JPS6229397B2 - - Google Patents

Info

Publication number
JPS6229397B2
JPS6229397B2 JP56044164A JP4416481A JPS6229397B2 JP S6229397 B2 JPS6229397 B2 JP S6229397B2 JP 56044164 A JP56044164 A JP 56044164A JP 4416481 A JP4416481 A JP 4416481A JP S6229397 B2 JPS6229397 B2 JP S6229397B2
Authority
JP
Japan
Prior art keywords
film
substrate
single crystal
silicon
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56044164A
Other languages
English (en)
Other versions
JPS57160993A (en
Inventor
Makoto Ishida
Tetsuo Nakamura
Yukio Yasuda
Sho Nishinaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP4416481A priority Critical patent/JPS57160993A/ja
Publication of JPS57160993A publication Critical patent/JPS57160993A/ja
Publication of JPS6229397B2 publication Critical patent/JPS6229397B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は基板に単結晶膜をヘテロ・エピタキシ
ヤル成長させる方法に関するものである。
一般に、ヘテロ・エピタキシヤル成長方法はサ
フアイア、スピネル等の絶縁性基板等に、基板と
は結晶構造、格子定数の異なるシリコン等の単結
晶膜を成長させるのに使用される。このヘテロ・
エピタキシヤル成長方法には、基板と成長膜との
結晶構造、格子定数の相違により、あるいは、基
板と成長膜との反応による生成物の成長膜への導
入等により、成長膜に格子欠陥が発生しやすいと
いう問題点がある。したがつて、ヘテロ・エピタ
キシヤル成長方法において、良質の単結晶膜を得
ることは極めて困難である。
例えば、近年、高速、低消費電力用集積回路材
料として注目されているSOS(silicon on
sapphire)は、SiH4ガスの熱分解による気相成
長法によつて製造されている。
しかし、この方法でSOSを製造する場合、シリ
コン単結晶膜の成長モードは核成長(nucleation
and growth)になるが、成長初期過程すなわち
サフアイア(Al2O3)基板がシリコン(Si)によつ
て覆われるまでの段階において、サフアイアとシ
リコン粒子との反応が活発に起り、Al―Si―Oの
化合物が形成されるために、核形成後の液滴様合
体による粒子間の方位の食い違い(mis―
orientation)の是正が妨げられる。その結果、シ
リコン単結晶中の欠陥密度が増大し、キヤリア移
動度が低下し、SOS基板の特性を低下させてい
た。また、アルミニウムのシリコン単結晶膜中へ
のオートドーピングの原因にもなつていた。な
お、このような問題点を解決するために、成長初
期段階を早い成長速度で成長させる方法が試みら
れていたが、本質的に上記の反応を抑制すること
はきわめて困難であつた。
本発明は上記従来技術の欠点を解消し、基板と
成長膜との反応を抑制して、良質の単結晶膜を成
長させることのできるヘテロ・エピタキシヤル成
長方法を提供するものである。
本発明は気相成長法により基板上に単結晶膜を
ヘテロ・エピタキシヤル成長させる方法におい
て、前記基板上に前記単結晶膜と同じ物質の多結
晶または非晶質の薄い膜をあらかじめ付着させて
から前記気相成長を行うことを特徴とするヘテ
ロ・エピタキシヤル成長方法である。
本発明によれば、基板上に多結晶または非晶質
の薄い膜をあらかじめ付着させるため、従来気相
成長時の初期過程で起つていた基板と成長膜との
反応が起らなくなり、良質の単結晶膜を成長させ
ることができる。
以下、本発明をSOSの製造に適用した場合の実
施例を説明する。
先ず、厚さ0.4mmのサフアイア基板を準備し、
前記基板の(0112)面上に厚さ約50〜300Åの
非晶質シリコンを4極DCスパツタリング法を用
いて付着させる。このときの条件は、例えば雰囲
気ガスAr:1.6×10-3torr、印加電圧:900V、マ
グネツト電流:5A、ターゲツト:単結晶シリコ
ン、堆積速度:100Å/分である。
次に、前記非晶質シリコンの付着したサフアイ
ア基板を高周波加熱炉を用いたCVD装置へ移
し、炉の温度を室温から反応温度にまで例えば5
分間で上昇させると、アニール効果により、前記
非晶質シリコンは多結晶シリコン膜に変わる。
第1図は、この状態の試料(ただしスパツタ法
で付着させた非晶質シリコンの厚さは約100Å)
をCVD装置から取り出し、電子顕微鏡で観察し
た写真である。シリコンのリングのパターンが見
えていることから、前記非晶質シリコンが多結晶
膜に変つていることが分る。
次に、反応温度950℃〜1050℃に温度を上げた
CVD装置内に、例えば10〜30c.c./分のSiH4ガス
と100c.c./分のH2ガスを流し、200〜1000Å/分
の堆積速度で前記サフアイア基板上に厚さ0.3〜
0.6μmの(001)面単結晶シリコン膜をヘテロ・
エピタキシヤル成長させる。
第2図は前記方法(ただし反応温度は980℃)
でヘテロ・エピタキシヤル成長させた試料(膜厚
は約1000Å)の電子顕微鏡写真である。一般に、
非晶質または多結晶のシリコン膜上には単結晶シ
リコン膜は成長しないと考えられがちであるが、
本実施例の方法によれば、この写真から明らかな
ように単結晶シリコン膜が成長することがわか
る。
本実施例において、サフアイア基板上にあらか
じめ非晶質シリコンを付着させる方法としては、
前記スパツタリング法以外にその他のPVD法
(例えば電子ビーム蒸着法)やプラズマCVD法な
どを用いることが可能である。また、非晶質の代
わりに最初から多結晶シリコンを付着させておい
てもよい。
なお、あらかじめ付着しておく非晶質または多
結晶のシリコン膜は比較的薄いものがよく、特に
100Å以下のものを使つた場合に、その後のCVD
法による成長工程で良好な単結晶シリコン膜を成
長させることができる。
本実施例によれば、サフアイア基板上にあらか
じめ多結晶または非晶質の薄いシリコン膜を付着
させてから、CVD法により単結晶シリコン膜を
成長させるため、従来、エピタキシヤル成長初期
過程で起つていたサフアイアとシリコン粒子との
反応が起らなくなり、Al−Si−Oの化合物はでき
なくなる。この場合における成長モードは核成長
でなく層成長になるものと考えられる。したがつ
て、この2つの効果により単結晶シリコンの欠陥
密度が非常に減少し、キヤリア移動度が向上す
る。また、アルミニウムのオートドーピングがき
わめて少なくなる。それ故、集積回路の材料とし
て優れた性質のSOS基板を得ることができる。
更に、本実施例では、生成された単結晶シリコ
ン膜の表面がきわめて平坦になることが確認され
ている。このことはLSIのような集積度の高い集
積回路を作る場合にきわめて有効である。
第3図は従来方法と本実施例方法による平坦性
を比較した光学顕微鏡写真(倍率:20倍)であ
る。写真の右上の部分はサフアイア基板上に直接
にCVD法で単結晶シリコンを成長させた場合の
表面を示し、その他の部分はあらかじめ非晶質シ
リコンを付着しておく本実施例の方法で単結晶シ
リコンを成長させた場合の表面を示すものであ
る。写真から分るように、本実施例の場合の方が
平坦性の良い鏡面となつており、非晶質シリコン
のない部分と境界がついている。
前記実施例ではSOSの製法について説明した
が、本発明の方法がその他のヘテロ・エピタキシ
ヤル成長に適用できることはもちろんである。
例えば、サフアイア基板の代わりにスピネルや
その他の基板を用いる場合にも本発明を適用する
ことができる。
また、基板上にあらかじめ薄い膜を付着させる
方法としては、前記のスパツタリング法、電子ビ
ーム蒸着法及びプラズマCVD法以外でも、基板
との反応生成物ができにくいような方法ならばよ
く、一般に非平衡状態で付着する方法を用いるこ
とができる。例えば、単結晶が成長しないような
低めの温度におけるCVD法で基板上にあらかじ
め薄い膜を付着し、その後温度を上げてエピタキ
シヤル成長させれば、同一のCVD用装置内で処
理できるので、より清浄な単結晶膜を成長させる
ことができる。前述た薄い膜の膜厚は10Å〜500
Åの範囲にあればよい。
以上詳細に説明したように、本発明は基板上に
単結晶膜を気相成長させるに先立ち、あらかじめ
他の方法で多結晶または非晶質の薄い膜を前記基
板表面に付着させておくことにより、欠陥密度が
少ないなどの優れた性質を有する単結晶膜を成長
させ得るものである。
【図面の簡単な説明】
第1図はサフアイア基板上にあらかじめ付着し
た非晶質シリコンがアニール後に多結晶化してい
ることを示す電子顕微鏡写真、第2図は本発明に
より試作されたSOSの単結晶シリコン膜の電子顕
微鏡写真及び第3図は前記単結晶シリコン膜の平
坦性を示すための光学顕微鏡写真である。

Claims (1)

    【特許請求の範囲】
  1. 1 所定の基板に単結晶膜を形成するヘテロ・エ
    ピタキシヤル成長方法において、前記単結晶膜を
    形成する物質と同じ物質の多結晶又は非晶質の膜
    を前記基板上に前記単結晶膜の成長温度より低い
    温度で、500Å程度までの厚さ付着した後、前記
    単結晶膜を前記成長温度で気相成長することを特
    徴とするヘテロ・エピタキシヤル成長方法。
JP4416481A 1981-03-27 1981-03-27 Heteroepitaxial growing method Granted JPS57160993A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4416481A JPS57160993A (en) 1981-03-27 1981-03-27 Heteroepitaxial growing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4416481A JPS57160993A (en) 1981-03-27 1981-03-27 Heteroepitaxial growing method

Publications (2)

Publication Number Publication Date
JPS57160993A JPS57160993A (en) 1982-10-04
JPS6229397B2 true JPS6229397B2 (ja) 1987-06-25

Family

ID=12683947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4416481A Granted JPS57160993A (en) 1981-03-27 1981-03-27 Heteroepitaxial growing method

Country Status (1)

Country Link
JP (1) JPS57160993A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196757A (ja) 1992-06-10 1994-07-15 Nichia Chem Ind Ltd 窒化インジウムガリウム半導体の成長方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5430872A (en) * 1977-08-12 1979-03-07 Hope Henry F Device of measuring area of slender strip material

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5430872A (en) * 1977-08-12 1979-03-07 Hope Henry F Device of measuring area of slender strip material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196757A (ja) 1992-06-10 1994-07-15 Nichia Chem Ind Ltd 窒化インジウムガリウム半導体の成長方法

Also Published As

Publication number Publication date
JPS57160993A (en) 1982-10-04

Similar Documents

Publication Publication Date Title
US5735949A (en) Method of producing electronic, electrooptical and optical components
EP0159252B1 (en) Process for the production of semiconductor devices by using silicon-on-isolation techniques
JPH01289108A (ja) ヘテロエピタキシャル成長方法
JPH11147794A (ja) 単結晶SiC及びその製造方法
JP2009543946A (ja) ワイドバンドギャップ半導体材料
Zorman et al. Characterization of polycrystalline silicon carbide films grown by atmospheric pressure chemical vapor deposition on polycrystalline silicon
US5205871A (en) Monocrystalline germanium film on sapphire
JP4301592B2 (ja) 窒化物半導体層付き基板の製造方法
US5364468A (en) Method for the growth of epitaxial metal-insulator-metal-semiconductor structures
US5753040A (en) Method for the growth of epitaxial metal-insulator-metal-semiconductor structures
JP3657036B2 (ja) 炭化ケイ素薄膜および炭化ケイ素薄膜積層基板の製造方法
JPS6229397B2 (ja)
US5438951A (en) Method of growing compound semiconductor on silicon wafer
JPH02139918A (ja) ヘテロ構造体の製造方法
JPS62132312A (ja) 半導体薄膜の製造方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
Grundmann et al. Antiphase-domain-free InP on Si (001): Optimization of MOCVD process
JPH0660401B2 (ja) シリコン薄膜製造方法
JPH06177046A (ja) ヘテロエピタキシャル成長方法
JPH01149483A (ja) 太陽電池
JP3688802B2 (ja) Soi構造体の製造方法
JPH0216720A (ja) 固相エピタキシヤル成長方法
JPH047819A (ja) GaAs薄膜
Asano et al. Heteroepitaxial growth of gaas films on caf2/si (511) structures prepared with rapid thermal annealing
JPH0897142A (ja) 半導体基板及びその製造方法