JP2560740B2 - エピタキシャル成長方法 - Google Patents
エピタキシャル成長方法Info
- Publication number
- JP2560740B2 JP2560740B2 JP62206930A JP20693087A JP2560740B2 JP 2560740 B2 JP2560740 B2 JP 2560740B2 JP 62206930 A JP62206930 A JP 62206930A JP 20693087 A JP20693087 A JP 20693087A JP 2560740 B2 JP2560740 B2 JP 2560740B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- substrate
- gallium arsenide
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔概要〕 Si基板上にGaAs層をエピタキシャル成長する方法に関
し、 モルフォロジーの良好なGaAs層を、集中した内部応力
に残すことなくSi基板上にエピタキシャル成長すること
を目的とし、 砒素雰囲気下で、シリコン基板もしくはシリコン層上
にガリウムを間欠的に供給して所定の原子層数のアモル
ファス状態の砒化ガリウム層を堆積する工程と、該砒化
ガリウム層を固相エピタキシャル成長により単結晶化す
る工程と、該砒化ガリウム層上の所定に原子層数のシリ
コン層を成長する工程とを順次循環して、該砒化ガリウ
ム単結晶層を次第に厚くした歪超格子を構成する。
し、 モルフォロジーの良好なGaAs層を、集中した内部応力
に残すことなくSi基板上にエピタキシャル成長すること
を目的とし、 砒素雰囲気下で、シリコン基板もしくはシリコン層上
にガリウムを間欠的に供給して所定の原子層数のアモル
ファス状態の砒化ガリウム層を堆積する工程と、該砒化
ガリウム層を固相エピタキシャル成長により単結晶化す
る工程と、該砒化ガリウム層上の所定に原子層数のシリ
コン層を成長する工程とを順次循環して、該砒化ガリウ
ム単結晶層を次第に厚くした歪超格子を構成する。
本発明はエピタキシャル成長方法、特にシリコン（S
i）基板上に砒化ガリウム（GaAs）層をエピタキシャル
成長する方法の改善に関する。
i）基板上に砒化ガリウム（GaAs）層をエピタキシャル
成長する方法の改善に関する。
GaAs等の化合物半導体を用いた半導体装置の開発が推
進されているが、既に実用化され或いは近く実用化され
る機運にあるものはその半導体基体全体が化合物半導体
であり、特に化合物半導体基板上にこれと同一もしくは
類似の組成の化合物半導体をエピタキシャル成長した構
造が多い。なおこの様な化合物半導体層の成長方法とし
て有機金属熱分解気相成長方法（MO−CVD法）、分子線
エピタキシャル成長方法（MBE法）等が急速に進歩して
いる。
進されているが、既に実用化され或いは近く実用化され
る機運にあるものはその半導体基体全体が化合物半導体
であり、特に化合物半導体基板上にこれと同一もしくは
類似の組成の化合物半導体をエピタキシャル成長した構
造が多い。なおこの様な化合物半導体層の成長方法とし
て有機金属熱分解気相成長方法（MO−CVD法）、分子線
エピタキシャル成長方法（MBE法）等が急速に進歩して
いる。
このGaAsを大面積のSa基板上にエピタキシャル成長さ
せれば、GaAS化合物半導体素子からなる集積回路装置な
どを経済的に実現し、更にはGaAsとSi双方の利点を兼ね
備える半導体装置を実現することが可能になると期待さ
れるが、SiとGaAsでは４％以上の格子不整合があるため
に、このエピタキシャル成長は甚だ困難である。
せれば、GaAS化合物半導体素子からなる集積回路装置な
どを経済的に実現し、更にはGaAsとSi双方の利点を兼ね
備える半導体装置を実現することが可能になると期待さ
れるが、SiとGaAsでは４％以上の格子不整合があるため
に、このエピタキシャル成長は甚だ困難である。
例えば（100）Si基板面上にGaAsを直接成長しようと
しても多結晶状態となり、目的とする単結晶層は得られ
ないが、Si基板上にGaAsをエピタキシャル成長する方法
として例えば下記の二段階成長法が既に知られている。
「秋山他，“MOCVD法によるSi上のGaAs成長”（Growth
of GaAs on Si by MOCVD）J.Crystal Growth 68（198
4）pp.21−26」 この方法では第２図に示す様に基板温度Tsubを制御し
て、バッファ層と目的とするGaAs層の成長を実施する。
すなわち例えば減圧MO−CVD法により、トリメチルガリ
ウム（TMG:Ga（CH3）３）、トリメチルアルミニウム（T
MA:Al（CH3）３）、アルシン（AsH3）を原材料として、
（100）Si基板面上に先ず比較的に低い温度（400〜730
℃）で厚さ200mm程度以下、例えば20mmに薄くGaAsを成
長し、次いで通常の成長温度（650〜730℃）まで昇温し
て、GaAsとAlGaAsとを交互に例えば各層の厚さ50mmで５
周期成長してバッファ層とし、この上に目的とするGaAs
層を成長している。
しても多結晶状態となり、目的とする単結晶層は得られ
ないが、Si基板上にGaAsをエピタキシャル成長する方法
として例えば下記の二段階成長法が既に知られている。
「秋山他，“MOCVD法によるSi上のGaAs成長”（Growth
of GaAs on Si by MOCVD）J.Crystal Growth 68（198
4）pp.21−26」 この方法では第２図に示す様に基板温度Tsubを制御し
て、バッファ層と目的とするGaAs層の成長を実施する。
すなわち例えば減圧MO−CVD法により、トリメチルガリ
ウム（TMG:Ga（CH3）３）、トリメチルアルミニウム（T
MA:Al（CH3）３）、アルシン（AsH3）を原材料として、
（100）Si基板面上に先ず比較的に低い温度（400〜730
℃）で厚さ200mm程度以下、例えば20mmに薄くGaAsを成
長し、次いで通常の成長温度（650〜730℃）まで昇温し
て、GaAsとAlGaAsとを交互に例えば各層の厚さ50mmで５
周期成長してバッファ層とし、この上に目的とするGaAs
層を成長している。
この二段階成長法で、例えば、450℃程度の低温で成
長したGaAsは当初は不定形であるが、基板を650℃以上
に昇温する過程でアニールして再結晶化させている。こ
のGaAs層上に目的とするGaAs層を成長してもモルフォロ
ジーがかなり良好となるが、成長条件が非常に厳しくて
再現性が得難いために、GaAs/AlGaAs超格子構造を介在
させてこの点を改善し、モルフォロジーを向上してい
る。
長したGaAsは当初は不定形であるが、基板を650℃以上
に昇温する過程でアニールして再結晶化させている。こ
のGaAs層上に目的とするGaAs層を成長してもモルフォロ
ジーがかなり良好となるが、成長条件が非常に厳しくて
再現性が得難いために、GaAs/AlGaAs超格子構造を介在
させてこの点を改善し、モルフォロジーを向上してい
る。
上述の二段階成長法では、低温で成長したGaAsがアニ
ールされて再結晶化する際にSi基板との界面近傍に格子
不整合による応力を生じ、これが半導体基体内部に残存
する。この内部応力は半導体装置が期待する特性に到達
し得ないこと或いは特性変動の要因となっており、バイ
ポーラトランジスタ、半導体レーザ等の縦方向に電流を
通ずる半導体装置では特に大きい問題である。
ールされて再結晶化する際にSi基板との界面近傍に格子
不整合による応力を生じ、これが半導体基体内部に残存
する。この内部応力は半導体装置が期待する特性に到達
し得ないこと或いは特性変動の要因となっており、バイ
ポーラトランジスタ、半導体レーザ等の縦方向に電流を
通ずる半導体装置では特に大きい問題である。
本発明は、この様な集中内部応力を残すことなくモル
フォロジーの良好なGaAs層をSi基板上にエピタキシャル
成長する成長方法を提供することを目的とする。
フォロジーの良好なGaAs層をSi基板上にエピタキシャル
成長する成長方法を提供することを目的とする。
前記問題点は、砒素雰囲気下で、シリコン基板もしく
はシリコン層上にガリウムを間欠的に供給して所定の原
子層数のアモルファス状態の砒化ガリウム層を堆積する
工程と、 該砒化ガリウム層を固相エピタキシャル成長により単
結晶化する工程と、 該砒化ガリウム層上に所定の原子層数のシリコン層を
成長する工程とを順次循環して、 該砒化ガリウム単結晶層を次第に厚くした歪超格子を
構成する本発明によるエピタキシャル成長方法により解
決される。
はシリコン層上にガリウムを間欠的に供給して所定の原
子層数のアモルファス状態の砒化ガリウム層を堆積する
工程と、 該砒化ガリウム層を固相エピタキシャル成長により単
結晶化する工程と、 該砒化ガリウム層上に所定の原子層数のシリコン層を
成長する工程とを順次循環して、 該砒化ガリウム単結晶層を次第に厚くした歪超格子を
構成する本発明によるエピタキシャル成長方法により解
決される。
本発明によるエピタキシャル成長は、第１図（ａ）に
例示する実施例の模式断面図の如く、Si基板１上でGaAs
/si歪超格子によって所要の厚さのGaAs層２に到達す
る。
例示する実施例の模式断面図の如く、Si基板１上でGaAs
/si歪超格子によって所要の厚さのGaAs層２に到達す
る。
このGaAs/Si歪超格子の構成は、そのGaAs層2n（ｎ＝
1,2,…N,,N＋１）の厚さをSi基板１に接する通常１原子
層の21から所要の厚さの2N＋１＝２まで次第に増大さ
せ、またSi層3n（ｎ＝1,2,…,N）は例えば全層を１〜２
原子層とする。
1,2,…N,,N＋１）の厚さをSi基板１に接する通常１原子
層の21から所要の厚さの2N＋１＝２まで次第に増大さ
せ、またSi層3n（ｎ＝1,2,…,N）は例えば全層を１〜２
原子層とする。
この成長の過程を第１図（ｂ）の模式的に例示する。
すなわちAs雰囲気下で、Si基板１もしくはSi層3n上に、
Gaを通常１原子層を相当する量ずつ間欠的に供給して所
定の原子層数のアモルファス状態のGaAs層2n＋１を堆積
し、このGaAs層2n＋１を固相エピタキシャル成長により
単結晶して、その上に所定の原子層数のSi層3n＋１を成
長することを順次循環実施するが、この様にアモルファ
スGaAs層の堆積とGaAs層の単結晶化を行うためには、基
板温度Tsubを図（ｂ）に例示する様に制御することが必
要である。
すなわちAs雰囲気下で、Si基板１もしくはSi層3n上に、
Gaを通常１原子層を相当する量ずつ間欠的に供給して所
定の原子層数のアモルファス状態のGaAs層2n＋１を堆積
し、このGaAs層2n＋１を固相エピタキシャル成長により
単結晶して、その上に所定の原子層数のSi層3n＋１を成
長することを順次循環実施するが、この様にアモルファ
スGaAs層の堆積とGaAs層の単結晶化を行うためには、基
板温度Tsubを図（ｂ）に例示する様に制御することが必
要である。
アモルファスGaAs層の堆積温度は単結晶成長を目的と
する前記従来例等より遥かに低く、例えば90℃程度が適
温であり、またこのアモルファス層を単結晶化する固相
エピタキシャル成長は、この基板温度から例えば350〜4
50℃程度まで10℃／分程度で昇温するアニールにより可
能である。
する前記従来例等より遥かに低く、例えば90℃程度が適
温であり、またこのアモルファス層を単結晶化する固相
エピタキシャル成長は、この基板温度から例えば350〜4
50℃程度まで10℃／分程度で昇温するアニールにより可
能である。
この様に堆積したGaAsがアモルファス状態であるこ
と、或いは単結晶化されたことは、RHEEDパターンがハ
ロー状態であること、或いはストリークパターンとなる
ことによりそれぞれ確認可能である。
と、或いは単結晶化されたことは、RHEEDパターンがハ
ロー状態であること、或いはストリークパターンとなる
ことによりそれぞれ確認可能である。
なおSi層3nの成長は通常GaAs層のアニール最終温度で
行うが、アモルファスGaAs層の堆積温度で行うことも可
能である。
行うが、アモルファスGaAs層の堆積温度で行うことも可
能である。
上述の如くGaAs/Si歪超格子を構成することにより格
子不整合による応力が分散、緩和され、限界層厚を遥か
に越える厚さで良質のGaAs層が実現されるが、更にプロ
セスが従来方法により低温であることにより、高温プロ
セスにおけるGaAsの熱劣化、成長温度と動作温度との差
による熱膨張などの問題が大幅に改善される。
子不整合による応力が分散、緩和され、限界層厚を遥か
に越える厚さで良質のGaAs層が実現されるが、更にプロ
セスが従来方法により低温であることにより、高温プロ
セスにおけるGaAsの熱劣化、成長温度と動作温度との差
による熱膨張などの問題が大幅に改善される。
以下本発明を実施例により具体的に説明する。
本実施例ではMBE法を適用するが、先ずその装置内
で、第１図（ｂ）に例示する如くSi基板１に例えば温度
1000〜1200℃、時間20分間程度の真空熱処理を行い、そ
の表面酸化膜を除去するとともに表面にある段差を２原
子層に揃えて、段差が奇数であれば発生する横方向でGa
とAsの位相が反転する領域（antiphase domain）の発生
を抑止する。
で、第１図（ｂ）に例示する如くSi基板１に例えば温度
1000〜1200℃、時間20分間程度の真空熱処理を行い、そ
の表面酸化膜を除去するとともに表面にある段差を２原
子層に揃えて、段差が奇数であれば発生する横方向でGa
とAsの位相が反転する領域（antiphase domain）の発生
を抑止する。
Asビームを照射して基板１の温度を例えば90℃まで降
下させ、GaビームをGaAs1原子層に相当する6.4×1014cm
-2程度照射する。ここで堆積したGaAs層21がアモルファ
ス状態であることはRHEEDパターンがハロー状であるこ
とから知られる。
下させ、GaビームをGaAs1原子層に相当する6.4×1014cm
-2程度照射する。ここで堆積したGaAs層21がアモルファ
ス状態であることはRHEEDパターンがハロー状であるこ
とから知られる。
次いで基板温度を例えば30℃／分程度の速度で350℃
まで昇温して、アモルファスGaAs層21をアニールし単結
晶化する。この単結晶化はRHEEDパターンがストリーク
パターンとなることで確認可能である。
まで昇温して、アモルファスGaAs層21をアニールし単結
晶化する。この単結晶化はRHEEDパターンがストリーク
パターンとなることで確認可能である。
本実施例ではこの基板温度350℃で、Siビームを２原
子層に相当する1.34×1015cm-2程度照射し、２原子層の
Si層31を成長する。
子層に相当する1.34×1015cm-2程度照射し、２原子層の
Si層31を成長する。
次いで基板１の温度を再び90℃まで降下させ、GaAs1
原子層に相当するGaビーム照射を間欠的なパルス状で２
回実施して２原子層のアモルファスGaAs層22を堆積し、
昇温してこれを単結晶化する。
原子層に相当するGaビーム照射を間欠的なパルス状で２
回実施して２原子層のアモルファスGaAs層22を堆積し、
昇温してこれを単結晶化する。
以下、Si層の成長、アモルファスGaAs層の堆積、単結
晶化、‥‥を順次循環するが、例えば本実施例では、Si
層3nは何れも２原子層とし、GaAs層2nは次第に厚くし
て、23は４原子層、24は８原子層、‥‥とし、例えばＮ
＝５周期のＮ＋１＝66相当する最終のGaAs層２（＝26）
は32原子層として、厚さ20nmに到達させている。
晶化、‥‥を順次循環するが、例えば本実施例では、Si
層3nは何れも２原子層とし、GaAs層2nは次第に厚くし
て、23は４原子層、24は８原子層、‥‥とし、例えばＮ
＝５周期のＮ＋１＝66相当する最終のGaAs層２（＝26）
は32原子層として、厚さ20nmに到達させている。
このGaAs層２はモルフォロジーが十分に良好であり、
かつ歪超格子の深さ方向についてもミスフィット転位が
なく、層状に成長した結晶が得られている。
かつ歪超格子の深さ方向についてもミスフィット転位が
なく、層状に成長した結晶が得られている。
なお上述の実施例では通常のMBE法を適用している
が、MO−MBE法あるいはMO−CVD法を適用しても同様の効
果を得ることが可能である。
が、MO−MBE法あるいはMO−CVD法を適用しても同様の効
果を得ることが可能である。
以上説明した如く本発明によれば、Si基板上に結晶性
の良好なGaAs層をエピタキシャル成長することが可能と
なり、かつ内部応力も緩和され、プロセスが低温化され
て、GaAs化合物半導体素子からなる集積回路装置などを
経済的に実現し、更にはGaAsとSi双方の利点を兼ね備え
る半導体装置を実現することが可能となるが、本発明の
効果は動作領域が深さ方向にも拡がるバイポーラ系など
のトランジスタ素子、或いは光半導体装置について特に
顕著である。
の良好なGaAs層をエピタキシャル成長することが可能と
なり、かつ内部応力も緩和され、プロセスが低温化され
て、GaAs化合物半導体素子からなる集積回路装置などを
経済的に実現し、更にはGaAsとSi双方の利点を兼ね備え
る半導体装置を実現することが可能となるが、本発明の
効果は動作領域が深さ方向にも拡がるバイポーラ系など
のトランジスタ素子、或いは光半導体装置について特に
顕著である。
第１図（ａ）は実施例の模式断面図、 第１図（ｂ）は実施例の経過の模式図、 第２図は従来例の経過の模式図である。 図において、 １はSi基板、 ２、2n（ｎ＝1,2,…,N,N＋１）はGaAs層、 3n（ｎ＝1,2,…,N）はSi層を示す。
Claims (1)
- 【請求項１】砒素雰囲気下で、シリコン基板もしくはシ
リコン層上にガリウムを間欠的に供給して所定の原子層
数のアモルファス状態の砒化ガリウム層を堆積する工程
と、 該砒化ガリウム層を固相エピタキシャル成長により単結
晶化する工程と、 該砒化ガリウム層上の所定に原子層数のシリコン層を成
長する工程とを順次環境して、 該砒化ガリウム単結晶層を次第に厚くした歪超格子を構
成することを特徴とするエピタキシャル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62206930A JP2560740B2 (ja) | 1987-08-20 | 1987-08-20 | エピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62206930A JP2560740B2 (ja) | 1987-08-20 | 1987-08-20 | エピタキシャル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6450413A JPS6450413A (en) | 1989-02-27 |
| JP2560740B2 true JP2560740B2 (ja) | 1996-12-04 |
Family
ID=16531407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62206930A Expired - Lifetime JP2560740B2 (ja) | 1987-08-20 | 1987-08-20 | エピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560740B2 (ja) |
-
1987
- 1987-08-20 JP JP62206930A patent/JP2560740B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6450413A (en) | 1989-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04223330A (ja) | 単結晶珪素基板上への化合物半導体単結晶の作製方法 | |
| CN112687525B (zh) | 一种提高超薄氮化镓场效应管晶体质量的外延方法 | |
| JP2003332234A (ja) | 窒化層を有するサファイア基板およびその製造方法 | |
| JP2560740B2 (ja) | エピタキシャル成長方法 | |
| JPH01315127A (ja) | ガリウムヒ素層の形成方法 | |
| JPH0822800B2 (ja) | ▲ｉｉｉ▼―ｖ族化合物半導体薄膜の形成方法 | |
| JP2003171200A (ja) | 化合物半導体の結晶成長法、及び化合物半導体装置 | |
| JPH02139918A (ja) | ヘテロ構造体の製造方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP3078927B2 (ja) | 化合物半導体薄膜の成長方法 | |
| EP0420516B1 (en) | Method for forming semiconductor thin film | |
| JPH0360173B2 (ja) | ||
| JPH04182386A (ja) | エピタキシャル成長基板サセプタ | |
| KR20150035413A (ko) | 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법 | |
| JP2747823B2 (ja) | ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JPH0551295A (ja) | 化合物半導体基板の製造方法 | |
| JPS61205693A (ja) | 結晶成長方法 | |
| JPH0214513A (ja) | 化合物半導体層の形成方法 | |
| JPS6369792A (ja) | 半導体エピタキシヤル成長法 | |
| JPH04186613A (ja) | 化合物半導体基板の製造方法 | |
| JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
| JPS63281420A (ja) | 化合物半導体基板の製造方法 | |
| JPS63239922A (ja) | エピタキシヤル成長結晶体 | |
| JPH04202097A (ja) | 半導体基体及びその製造方法 |