KR20150035413A - 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법 - Google Patents

격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법 Download PDF

Info

Publication number
KR20150035413A
KR20150035413A KR20140126921A KR20140126921A KR20150035413A KR 20150035413 A KR20150035413 A KR 20150035413A KR 20140126921 A KR20140126921 A KR 20140126921A KR 20140126921 A KR20140126921 A KR 20140126921A KR 20150035413 A KR20150035413 A KR 20150035413A
Authority
KR
South Korea
Prior art keywords
transition layer
lattice
transition
lattice spacing
substrate
Prior art date
Application number
KR20140126921A
Other languages
English (en)
Inventor
앤드류 엠. 하우리루크
대니얼 스턴스
Original Assignee
울트라테크 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울트라테크 인크. filed Critical 울트라테크 인크.
Publication of KR20150035413A publication Critical patent/KR20150035413A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride

Landscapes

  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

최종 필름이 결정질 기판의 표면 위에 직접 성장될 수 없는 경우에 결정질 기판을 사용하여 최종 필름을 에피택셜 성장시키는 방법이 개시된다. 이 방법은 결정질 기판 위에 전이층을 형성하는 단계를 포함한다. 전이층은 그 하부면과 상부면 사이에서 변화하는 격자 간격을 가진다. 전이층의 하부면에서의 격자 간격은 7%의 제1 격자 부정합 이내로 결정질 기판의 격자 간격에 정합한다. 전이층의 상부면에서의 격자 간격은 7%의 제2 격자 간격 이내로 최종 필름의 격자 간격에 정합한다. 이 방법은 또한 전이층의 상부면 위에 최종 필름을 형성하는 단계를 포함한다.

Description

격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법{EPITAXIAL GROWTH OF COMPOUND SEMICONDUCTORS USING LATTICE-TUNED DOMAIN-MATCHING EPITAXY}
본 발명은 화합물 반도체의 에피택셜 성장에 관한 것이며, 더 구체적으로는 격자-조정된(lattice-tuned) 도메인-매칭(domain-matching) 에피택시를 이용한 화합물 반도체의 에피택셜 성장에 관한 것이다.
Si 웨이퍼 위에 상이한 화합물 반도체의 디바이스-등급 헤테로에피택셜 필름을 형성하기 위한 프로세스에 개발에 대한 강한 시장 요구가 있다. 관심 있는 재료는 금속간 화합물 SiC, 및 SixGe1 -x, AlxGa1 - xN, GaxAl1 - xAs, InxGa1 - xAs, InxGa1-xP, 및 InxAl1-xAs와 같은 특정한 연속적인 합금 계열을 포함한다. 관심 있는 다른 재료는 ZnO와 같은 광전자 화합물을 포함한다. 이들 재료가 종종 종래의 실리콘보다 탁월한 전기 및 광-전자 특성을 갖는 것이 강력한 경제적 이익이다. 이 재료들의 응용 범위는 고전력(high-power) 트랜지스터 및 스위치에서부터 고 전자 이동도 트랜지스터, 레이저 다이오드, 태양전지, 및 검출기에 이른다.
안타깝게도, Si와 달리, 이 재료들은, 대형(예컨대, 300 mm) 결정질 웨이퍼를 형성하기 위해 후속적으로 처리될 수 있는 큰 결정질 불(boules)로 이 재료들을 성장시키는 것이 현재 불가능하기 때문에, 대량 생산을 할 수 없다. 그러므로, 결정질 실리콘 웨이퍼로 만들어진 실리콘 디바이스에 대해 수년 동안 발전해 온 규모의 경제 및 비용 감소를 이용하는 것이 현재로서는 불가능하다.
따라서, Si 웨이퍼 위에 단결정 화합물 반도체를 성장시키고, 그 다음 이것들을 기판으로 사용하여 더 복잡한 헤테로구조체(heterostructures)를 형성하는 방법이 필요하다. 이와 같은 방법에 의하면 상대적으로 낮은 비용으로 탁월한 전자 및 광전자 디바이스를 제조하는 것이 가능하다.
본 발명의 일 측면은, 모든 실제 목적을 위해, 결정질 기판의 구조체 위에 최종 필름이 직접 성장될 수 없는 상기 결정질 기판을 사용하여 상기 최종 필름을 에피택셜 성장시키는 방법이다. 상기 방법은 상기 결정질 기판의 표면 위에 전이층을 형성하는 단계를 포함한다. 상기 전이층은 그것의 상부면과 하부면 사이에서 변하는 격자 간격을 가진다. 전이층의 하부면에서의 격자 간격은 7%의 제1 격자 부정합 이내로 결정질 기판의 격자 간격과 정합한다. 전이층의 상부면에서의 격자 간격은 7%의 제2 격자 부정합 이내로 최종 필름의 격자 간격과 정합한다. 상기 방법은 또한 상기 전이층의 상부면 위에 최종 필름을 형성하는 단계를 포함한다. 상기 방법의 다양한 실시예에서, 제1 및 제2 격자 부정합은 2%, 또는 1% 또는 실질적으로 0% 일 수 있다.
본 발명의 또 다른 측면은 상부면과 격자 간격(aS)을 가진 결정질 기판을 사용하여 격자 간격(aF)을 가진 원하는 (최종) 필름을 에피택셜 성장시키는 방법이다. 상기 방법은: 상기 결정질 기판의 상부면 위에 하부면, 상부면, 두께(h), 및 격자 간격(aT(z))을 가진 1개 이상의 전이층을 형성하는 단계; 및 상기 전이층의 상부면 위에 상기 원하는 필름을 형성하는 단계를 포함하고, 상기 격자 간격(aF(z))은, 상기 1개 이상의 전이층의 상기 하부면에서의 격자 간격(aT(0))이 7%의 제1 격자 부정합 이내로 m·aT(0) = n·aS을 충족시키고, 상기 1개 이상의 전이층의 상부면에서의 격자 간격(aT(h))이 7% 이내의 제2 격자 부정합 이내로 i·aT(h) = j·aF 관계를 충족시키도록, 상기 1개 이상의 전이층의 상기 하부면 및 상부면 사이에서 변하고, 상기 n, m, i 및 j는 정수인 에피택셜 성장 방법이다. 본 발명의 다양한 실시예에서, 제1 및 제2 격자 부정합은 2%, 또는 1% 또는 실질적으로 0% 일 수 있다.
본 발명의 또 다른 측면은, 상기 결정질 기판이 Si, Ge, SiGe, AlN, GaN, SiC 및 다이아몬드로 구성된 그룹으로부터 선택된 재료를 포함하는 에피택셜 성장 방법이다.
본 발명의 또 다른 측면은, 상기 결정질 기판이 Si를 포함하고, 상기 전이층 형성 단계가 Si 기판에 Ge을 주입하는 단계 및 이어서 상기 주입된 Ge를 어닐링하는 단계를 포함하는 에피택셜 성장 방법이다.
본 발명의 또 다른 측면은, 상기 결정질 기판이 합금을 포함하는 에피택셜 성장 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계가 증발, 스퍼터링, 화학기상증착, 유기금속 화학기상증착, 원자층 피착, 및 레이저-보조 원자층 피착으로 구성된 피착 프로세스들의 그룹으로부터 선택된 피착 프로세스를 사용하는 것을 포함하는 에피택셜 성장 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층이 GexSi1 -x, GaxAl1 - xN, GaxAl1-xAs, InxGa1 - xAs, InxGa1 - xP, 및 InxAl1 - xAs로 구성된 재료들의 그룹으로부터 선택된 재료를 포함하는 에피택셜 성장 방법이다.
본 발명의 또 다른 측면은, 상기 결정질 기판 및 1개 이상의 전이층이 결정학적 정렬을 가지며, 상기 1개 이상의 전이층을 레이저 처리함으로써 상기 결정학적 정렬을 향상시키는 단계를 추가로 포함하는 에피택셜 성장 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계 동안 상기 1개 이상의 전이층을 레이저 처리하는 단계를 추가로 포함하는 에피택셜 성장 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층이 복수의 전이층을 포함하고, 상기 복수의 전이층의 1개 이상의 전이층이 일정한 격자 간격을 가지는 에피택셜 성장 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계가 도메인 정합 에피택시를 수행하는 단계를 포함하는 에피택셜 성장 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계가 격자-조정된 도메인 정합 에피택시를 수행하는 단계를 포함하는 에피택셜 성장 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계가 1 내지 10의 전이층을 형성하는 단계를 포함하는 에피택셜 성장 방법이다.
본 발명의 또 다른 측면은, 상기 결정질 기판이 상기 1개 이상의 전이층 형성단계 동안에 가열되는 에피택셜 성장 방법이다.
본 발명의 또 다른 측면은, 격자 간격(aF)을 가진 원하는 필름을 성장시키기 위한 템플릿 기판을 형성하는 방법이다. 상기 방법은: 격자 간격 aS를 갖는 결정질 기판의 상부면 위에 하부면, 상부면, 두께(h), 및 격자 간격(aF(z))을 가진 1개 이상의 전이층을 형성하는 단계를 포함하고, 상기 격자 간격(aT(z))은, 상기 1개 이상의 전이층의 상기 하부면에서의 격자 간격(aT(0))이 7%의 제1 격자 부정합 이내로 m·aT(0) = n·aS 관계를 충족시키고, 상기 1개 이상의 전이층의 상부면에서의 격자 간격(aT(h))이 7%의 제2 격자 부정합 이내로 i·aT(h) = j·aF 관계를 충족시키도록, 상기 1개 이상의 전이층의 상기 하부면 및 상부면 사이에서 변하고, 상기 n, m, i 및 j는 정수인 템플릿 기판 형성 방법이다. 본 발명의 다양한 실시예에서, 제1 및 제2 격자 부정합은 2%, 또는 1% 또는 실질적으로 0% 일 수 있다.
본 발명의 또 다른 측면은, 상기 결정질 기판이 Si, Ge, SiGe, AlN, GaN, SiC 및 다이아몬드로 구성된 그룹으로부터 선택된 재료를 포함하는 템플릿 기판 형성 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계가 증발, 스퍼터링, 화학기상증착, 유기금속 화학기상증착, 원자층 피착, 및 레이저-보조 원자층 피착으로 구성된 피착 프로세스들의 그룹으로부터 선택된 피착 프로세스를 사용하는 것을 포함하는 템플릿 기판 형성 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층이 GexSi1 -x, GaxAl1 - xN, GaxAl1-xAs, InxGa1 - xAs, InxGa1 - xP, 및 InxAl1 - xAs로 구성된 재료들의 그룹으로부터 선택된 재료를 포함하는 템플릿 기판 형성 방법이다.
본 발명의 또 다른 측면은, 상기 결정질 기판 및 1개 이상의 전이층이 결정학적 정렬을 가지며, 상기 1개 이상의 전이층을 레이저 처리함으로써 상기 결정학적 정렬을 향상시키는 단계를 추가로 포함하는 템플릿 기판 형성 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계 동안 상기 1개 이상의 전이층을 레이저 처리하는 단계를 추가로 포함하는 템플릿 기판 형성 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층이 복수의 전이층을 포함하고, 상기 복수의 전이층 중 1개 이상의 전이층은 일정한 격자 간격을 가지는 템플릿 기판 형성 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계가 도메인 정합 에피택시를 수행하는 단계를 포함하는 템플릿 기판 형성 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계가 격자-조정된 도메인 정합 에피택시를 수행하는 단계를 포함하는 템플릿 기판 형성 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계가 1 내지 10의 전이층을 형성하는 단계를 포함하는 템플릿 기판 형성 방법이다.
본 발명의 또 다른 측면은, 상기 결정질 기판이 상기 1개 이상의 전이층 형성단계 동안에 가열되는 템플릿 기판 형성 방법이다.
본 발명의 또 다른 측면은, 상기 전이층의 상부면 위에 상기 원하는 필름을 형성하는 단계를 추가로 포함하는 템플릿 기판 형성 방법이다.
본 발명의 또 다른 측면은, 표면과 기판 격자 간격을 가진 결정질 기판을 사용하여 최종 필름을 에피택셜 성장시키는 방법이다. 상기 방법은: 상기 결정질 기판의 표면 위에 격자 간격을 가진 1개 이상의 전이층을 형성하는 단계; 및 상기 전이층의 상부면 위에 상기 최종 필름을 형성하는 단계를 포함하고, 상기 격자 간격은, 상기 1개 이상의 전이층의 하부면에서의 격자 간격이 7%의 제1 격자 부정합 이내로 상기 결정질 기판의 격자 간격에 정합하고, 상기 1개 이상의 전이층의 상부면에서의 격자 간격이 7% 이내의 제2 격자 부정합 이내로 상기 최종 필름의 격자 간격에 정합하도록, 상기 1개 이상의 전이층의 상기 하부면 및 상부면 사이에서 변하는, 최종 필름의 에피택셜 성장 방법이다. 본 발명의 다양한 실시예에서, 제1 및 제2 격자 부정합은 2%, 또는 1% 또는 실질적으로 0% 일 수 있다.
본 발명의 또 다른 측면은, 상기 결정질 기판이 Si, Ge, SiGe, AlN, GaN, SiC 및 다이아몬드로 구성된 그룹으로부터 선택된 재료를 포함하는 방법이다.
본 발명의 또 다른 측면은, 상기 결정질 기판이 Si를 포함하고, 상기 전이층 형성 단계가 Si 기판에 Ge을 주입하는 단계 및 이어서 상기 주입된 Ge를 어닐링하는 단계를 포함하는 방법이다.
본 발명의 또 다른 측면은, 상기 결정질 기판은 합금을 포함하는 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계가 증발, 스퍼터링, 화학기상증착, 유기금속 화학기상증착, 원자층 피착, 및 레이저-보조 원자층 피착으로 구성된 피착 프로세스들의 그룹으로부터 선택된 피착 프로세스를 사용하는 것을 포함하는 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층이 GexSi1 -x, GaxAl1 - xN, GaxAl1-xAs, InxGa1 - xAs, InxGa1 - xP, 및 InxAl1 - xAs로 구성된 재료들의 그룹으로부터 선택된 재료를 포함하는 방법이다.
본 발명의 또 다른 측면은, 상기 결정질 기판 및 1개 이상의 전이층이 결정학적 정렬을 가지며, 상기 1개 이상의 전이층을 레이저 처리함으로써 상기 결정학적 정렬을 향상시키는 단계를 추가로 포함하는 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계 동안 상기 1개 이상의 전이층을 레이저 처리하는 단계를 추가로 포함하는 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층이 복수의 전이층을 포함하고, 상기 복수의 전이층 중 1개 이상의 전이층이 일정한 격자 간격을 가지는 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계가 도메인 정합 에피택시를 수행하는 단계를 포함하는 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계가 격자-조정된 도메인 정합 에피택시를 수행하는 단계를 포함하는 방법이다.
본 발명의 또 다른 측면은, 상기 1개 이상의 전이층 형성 단계가 1 내지 10의 전이층을 형성하는 단계를 포함하는 방법이다.
본 발명의 또 다른 측면은, 상기 결정질 기판이 상기 1개 이상의 전이층 형성단계 동안에 가열되는 방법이다.
본 발명에 의하면, Si 웨이퍼 위에 단결정 화합물 반도체를 성장시키고, 그 다음 이것들을 기판으로 사용하여 더 복잡한 헤테로구조체(heterostructures)를 형성하는 방법을 제공한다. 이와 같은 방법에 의하면 상대적으로 낮은 비용으로 탁월한 전자 및 광전자 디바이스를 제조하는 것이 가능하다.
첨부 도면은 본 발명의 이해를 돕기 위한 것으로서 본 명세서의 일부를 구성한다. 도면은 본 발명의 여러 실시예를 도시하고 상세한 설명과 함께 본 발명의 동작과 원리를 설명하는 역할을 한다. 따라서, 아래와 같은 첨부된 도면과 함께 발명의 상세한 설명을 참조함으로써 본 발명은 더욱 완전히 이해될 수 있을 것이다.
도 1은 예시적인 반도체 기판의 단면도이다.
도 2a는 도 1의 반도체 기판 위에 에피택셜 필름을 형성하는 프로세스에서 도 1의 반도체 기판의 단면도이다.
도 2b는 도 2a의 에피택셜 증착에 의해 반도체 기판 위에 형성된 필름을 도시한다.
도 3은 재료 조성에 대한 면내 격자 간격 "a"(Å) 및 DME 비율(수직 축)의 관계를 도시하는 그래프이다.
도 4a는 전이층이 격자-조정된 도메인 매칭 에피택시(LT-DME: lattice-tuned domain matching epitaxy)를 이용하여 형성되는 것을 도시하고, 전이층이 LT-DME 프로세스 동안에 선택적으로 레이저 처리되는 것을 도시한다.
도 4b는 도 1의 반도체 기판으로부터 형성된 실시예 템플릿(template) 기판의 단면도를 도시하고, 가변 격자 간격을 가진 전이층을 포함하며, 또한 전이층이 레이저 빔으로 선택적으로 레이저 처리되는 것을 도시한다.
도 4c는 도 4b에 도시된 것과 같은 LT-DME를 이용하여 반도체 기판의 표면 위에 형성된 소정 두께의 전이층의 근접도이고, 격자 간격 aT(z)이 전이층에 걸쳐 z=0부터 z=h까지 어떻게 변하는지 도시한다.
도 4d는 도 4c의 전이층의 격자 간격 aT(z)의 이상화된 그래프로서, 전이층을 형성하는 재료 층들의 재료 조성의 변화에 대응하는 방식으로 상기 전이층에 걸쳐 격자 간격이 어떻게 직선적으로 변하는지의 일 예를 도시한다.
도 4e는 출발기판과 그 위에 형성된 p 전이층을 포함하는 실시예 템플릿 기판의 단면도를 도시한다.
도 4f는 도 4e와 유사한 단면도로서, 상기 템플릿 기판의 최상부 전이층 위에 형성된 최종 필름을 도시한다.
도 5a는 출발기판과 전이층을 포함하는 실시예 템플릿 기판의 단면도로서, DME(domain-matching epitaxy) 프로세스를 이용하여 전이층을 상부에 최종 필름이 형성되는 것을 도시한다.
도 5b는 도 5a와 유사한 도면으로서 도 5a에 도시된 프로세스의 결과로서 생성된 구조체를 도시한다.
도 6은 원하는 필름이 직접 형성될 수 없는 출발기판을 이용하여 템플릿 기판 위에 원하는 최종 필름을 형성하는 실시예 방법의 흐름도이다.
도 7은 출발기판과 7개의 전이층을 포함하는 실시예 템플릿 기판의 단면도이다.
도 8은 원하는 필름이 직접 형성될 수 없는 출발기판을 이용하여 템플릿 기판 위에 원하는 최종 필름을 형성하는 또 다른 실시예 방법의 흐름도이다.
이제 본 발명의 바람직한 실시예를 도시하고 있는 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다. 가능한 한, 동일한 또는 유사한 참조 번호와 기호가 동일하거나 유사한 부분을 나타내도록 도면 전체에서 사용된다. 도면에서 축척은 필수적인 것은 아니며, 당해 기술분야의 숙련된 기술자는 본 발명의 주요 측면을 도시하기 위해 도면의 어느 부분이 간략화되었는지 인식할 수 있을 것이다.
첨부된 청구항들은 본 명세서의 일부를 구성하고, 참조에 의해 상세한 설명에 포함된다.
본 명세서에서 언급된 공개 또는 특허 문헌의 전체 내용은 참조에 의해 여기에 포함된다.
도면들 중 일부에서는, 기준을 위해 직각좌표계가 제시되며 이것은 방향 또는 방위를 한정하려는 의도는 아니다.
이하의 설명에서, 파라미터 "a'는 재료의 격자 간격 또는 격자 상수, 즉 상기 재료의 결정 구조체의 단위 셀들 사이의 거리를 일반적으로 표시하며, 또한 단위 셀을 형성하는 원자들 또는 종들(species) 사이의 간격을 표시한다. 파라미터 as는 기판의 격자 간격을 표시한다. 파라미터 aT(z)는 전이층의 가변(예컨대, 등급이 나뉜) 격자 간격을 표시하며; 파라미터 aF는 최상 전이층 위에 형성된 최종 필름의 격자 간격을 표시한다.
또한 아래 설명에서, i, j, m, 및 n은 정수이다.
아래에서 사용된 DME는 "Domain-Matching Epitaxy"의 약자이며, LT-DME는 "Lattice-Tuned Domain-Matching Epitaxy"의 약자이다.
아래 설명에서, 용어 "X% 이내"는 "X% 이하"를 의미한다.
본 발명의 일 형태는 Si 기판 위에 단결정 화합물을 성장시키는 것이다. 그러나, 본 발명의 이 형태는 Si 기판에만 본 발명을 한정하는 것으로 해석되지 말아야 한다. 이하에서 Si 기판에 대한 언급은 비용-효과적인 제조와 관련된 예시적인 것일 뿐이다. 제조 비용이 문제가 되지 않는 경우에, 다른 결정질 기판이 이용될 수 있으며, 예를 들면 Ge, SiC, Al2O3, GaN, 다이아몬드 등을 포함하는 것이 가능하고 상기 언급한 것에 한정되지 않는다. 여기서 설명되는 방법들은 실리콘이 아닌 결정질 기판에 대해서도 동일하게 적용된다.
도 1은 바디(11)와 상부면(14)을 가진 결정질 반도체 기판(이하, "기판"이라 함)(10)의 단면도를 도시한다. 일 실시예에서, 기판(10)은 Si 웨이퍼이며, 이것은 (1,1,1) 방위(orientation)와 3.84Å의 격가 간격(as)을 가진 입방(정방 정계) 결정 구조를 가진다. 아래 설명에서, 기판(10)은 다양한 실시예와 관련하여 Si 웨이퍼로 지칭된다. 기판(10)은 또한 아래에서 템플릿(template) 기판을 형성하는 것과 관련하여 "출발기판(starting substrate)"으로 지칭되며, 이하에서 더 상세히 설명된다.
기판(10)은, 도 2a 및 도 2b에 개략 도시한 것과 같이, 재료(종)(22)를 증착하는 종래 프로세스에 의해 디바이스-등급(device-grade)의 헤테로에피택셜 필름(heteroepitaxial film)(20)을 성장시키기 위해 사용된다. 도 2a에서 화살표 AD는 재료(22)의 증착 방향을 가리킨다. 기판(10)의 상부면(14)과 헤테로에피택셜 필름(20)은 기판-필름 인터페이스(24)를 정의한다. 도 2a는 기판(10)의 상부면(14)에 단일 층("헤테로레이어(heterolayer)")(22L)의 재료(22)가 있는 것을 보여준다. 헤테로에피택셜 필름(20)은 복수의 헤테로레이어(22L)로 구성된다.
기판(10) 위에 화합물 반도체의 디바이스-등급 헤테로에피택셜 필름(20)을 형성하는(즉, 증착하는 또는 성장시키는) 방법을 개발하는데 있어서 2개의 주요 장애가 있다. 첫째는, 기판(10)의 단결정 템플릿에 상응하게 증착 필름의 헤테로레이어(22L), 즉 헤테로에피택셜 필름(20)을 성장시키기 위한 열역학적 구동력이 있어야만 한다는 것이다. 이것은 통상, 기판-필름 인터페이스(14)에 대하여 높은 수준의 레지스트레이션(registration)이 존재하도록, 면내 결정 구조를 동형으로(isomorphic) 함으로써 또한 기판(10)과 헤테로에피택셜 필름(20)의 격자 간격을 정합시킴으로써, 달성된다. 둘째는, 열팽창 문제를 관리하는 것이다. 헤테로에피택셜 성장은 표면 이동도(surface mobility)를 촉진하기 위해 및 장거리 질서(long-range order)를 달성하기 위해 높은 온도를 필요로 한다. 만일 기판(10) 및 재료(22)의 열팽창 계수가 정합되지 않으면, 냉각된 헤테로에피택셜 필름(20) 내에 변형과 균열을 발생시킬 수 있는 큰 열적 잔류 응력이 있을 것이다.
헤테로에피택셜 성장은 기판(10)과 헤테로에피택셜 필름(20)의 표면 에너지와, 기판-필름 인터페이스(24)에서의 에너지 사이에 경쟁을 수반한다. 이 경쟁은 헤테로에피택셜 필름(20)에 대해 3개의 가능한 성장 모드를 제공한다. 프랭크-반 더 매버(Frank-Van der Merwe(FM)) 성장 모드는 인터페이스 에너지가 우세하고 헤테로에피택셜 필름(20)이 층층이(LbL: layer by layer) 순응적으로(conformally) 성장시킬 때 관찰된다. 스트란스키-크라스타노프(Stranski-Krastanov(SK)) 성장 모드는, 헤테로에피택셜 필름(20)이 섬들의 네트워크로 구성된 3D 모폴로지(morphology)의 형성을 시작하는 임계 두께까지, 층층이 성장한다. 최종적으로, 볼머-웨버(VW: Volmer-Weber) 성장 모드에서, 상기 섬들은 기판(10), 즉 Si 웨이퍼의 상부면(14)에 직접 형성된다. 상기 SK 및 VW 성장 모드는 고밀도의 결정경계(grain boundaries)를 가진 작은 도메인들로 헤테로레이어(22L)를 분할시킨다.
고품질 헤테로에피택셜 필름(20)을 성장시키기 위한 열쇠는 상기 FM 모드를 지지하는 조건을 찾는 것이다. 상기 도전은 레이어 성장이 기판(10)의 하부 결정질 템플릿과 상응하도록 기판-필름 인터페이스(24)를 조작하는 것이다. 특히, 성장하는 헤테로에피택셜 필름(20)과 기판(10)의 격자들 사이에 어느 정도의 레지스트레이션이 존재해야 한다. 이 조건에 대한 요건은 기판(10)과 헤테로에피택셜 필름(20)의 결정학적 평면들이 동일한 대칭을 가지는 것이다.
관심 있는 실시예 반도체 재료의 결정 구조가 아래의 표 1에 제시되어 있다. Ga-Al-N 화합물이 hcp(hexagonal close-pack)(Wurtzite) 구조체를 가지는 것을 알 수 있다. 이들 헤테로에피택셜 필름(20)은 언제나 (001) 방위로 성장하며, 면내 격자는 hcp 구성을 가진다. 만일 이들 헤테로에피택셜 필름(20)이 헤테로에피택셜하게 성장된다면, 사용된 기판(10)은 육방정계 대칭과 정합되어야 한다.
재료 방위 격자 간격(Å) 결정 구조
Si (111) 3.84 cubic (tetragonal)
Ge (111) 4.00 cubic (tetragonal)
3C-SiC (111) 3.06 cubic (zincblende)
AlxGa1 - xAs (111) 4.00 - 4.00 (x = 0 - 1) cubic (zincblende)
GaxAl1 - xN (001) 3.11 - 3.19 (x = 0 - 1) hcp (wurtzite)
InxGa1 - xAs (111) 4.00 - 4.28 (x = 0 - 1) cubic (zincblende)
InxGa1 - xP (111) 3.85 - 4.15 (x = 0 - 1) cubic (zincblende)
InxAl1 - xAs (111) 4.00 - 4.28 (x = 0 - 1) cubic (zincblende)
ZnO (001) 3.252 hcp (wurtzite)
다른 재료들(Si, Ge, SiC, GaAlAs, InGaP, InAlAs) 모두는 입방 결정질 구조를 가지며 상기 육방정계 대칭은 (111) 방위에서 얻어진다. 그러므로, 표 1의 재료(22)들 모두는 주어진 방위 내에 정합하는 면내 대칭을 가진다.
헤테로에피택셜 필름(20)은 다수의 상이한 기술(예컨대, PVD, CVD(chemical vapor deposition), 증발(evaporation), 스퍼터링(sputtering), 및 원자층 피착(ALD: atomic layer deposition))에 의해 피착될 수 있지만, FM 성장을 제공해야 하기 때문에 상기 ALD 프로세스가 유리하다.
전형적인 피착 프로세스에서, 피착된 종(22)의 에너지를 제어하는 것은 상기 피착 프로세스 중에 상이한 층들 사이의 인터페이스에서의 에너지를 제어하기 위해 중요하다. 에너지가 너무 작으면 피착된 재료(22)는 하부 기판(10)의 결정학적 그래프와 재정렬하는 것이 불가능하다. ALD에서, 상기 피착 프로세스의 에너지 장치(energetics)는, 피착 동안에 기판(10)의 온도를 제어함으로써, 또는 상기 피착 프로세스 동안에 또는 이후에 레이저 스파이크 어닐링을 실행함으로써, 제어될 수 있다. 단거리 오더(shorter-range order)는 화학반응에 의해 정의된다. 장거리 오더(long range order)는, 상승된 온도에 의해 또는 레이저 어닐리에 의해 공급될 수 있는 추가 에너지의 포함에 의해 정의된다. 레이저 스파이크 어닐링을 사용함으로써, 얇은 헤테로에피택셜 필름(20)에 조향되거나 상기 필름(20)에 의해 흡수된 에너지의 시간 및 크기는 잘 제어될 수 있다. 이것은 상기 피착된 재료(22) 및 그 에너지 장치 양자의 고유하고 독립적인 제어를 제공한다. 레이저-보조 ALD(LA-ALD)는 채용될 수 있는 그냥 하나의 피착 프로세스이지만, 성장 인터페이스의 전례없는 제어를 제공하고 저온(<400℃) 피착을 허용한다. 이것은 고온에서 기판(10) 위에 피착된 재료(22)에 대한 상이한 열팽창 계수와 관련된 문제를 경감시킨다.
헤테로에피택셜 필름(20)의 헤테로에피택셜 성장을 위한 다른 표준 요건은 격자 간격 (또는 격자 상수)("a")에서 정합이 존재해야 한다는 것이다. 이상적으로는 이것은 기판(10)의 상부면(14) 위에 헤테로레이어(22L)를 "잠그는(lock)" 기능을 하는 기판-필름 인터페이스(24)에 걸친 종(22)의 일대일 레지스트레이션에 대응할 것이다.
도 3은 면내 격자 간격("a")(Å)(수직 축)과 재료 조성 사이의 관계를 나타내는 그래프이다. 수평 실선은 재료(22)에 대한 합금의 격자 간격을 도시한다. 예를 들면, Si 및 Ge는 합금의 연속체를 형성할 수 있다; 100% Si에서, 격자 간격은 3.8Å이고 100% Ge에서, 격자 간격은 4.0Å이다. 점선 화살표는 DME를 사용한 성장 기회를 도시하며, 상기 DME 비율이 예시되어 있다. 예를 들어, SiC의 4:3 비율은 DME를 사용하여 Ga0 .2In0 .8P 위에 성장될 수 있다. GaInP 조성의 튜닝은 LT-DME를 예시한다.
Ga-Al-N, Ga-Al-As, In-Ga-As, In-Ga-P, 및 In-Al-As 시스템과 같이, Si-Ge은 연속 합금을 형성한다. 도 3은 Si 웨이퍼, 즉 기판(10)과 재료(22) SiC 및 Ga-Al-N 사이에 상대적으로 큰(~20%) 경자 부정합이 존재하는 것을 가리킨다. 그러나, 장거리 오더는 DME를 사용하여 격자 간격("a")의 정수를 정합시킴으로써 여전히 달성될 수 있다. DME에서, 기판(10)은 실온과 700℃ 사이에서 보통 가열된다. 또한, 기판(10)과 피착된 재료(22)는 상기 피착 후에 700℃까지 최대 약 30분 동안 보통 어닐링된다. 피착 동안 또는 이후에 상승된 온도는 피착된 종(22)에 충분한 표면 에너지를 공급하여 그 자체를 기판(10)과 재정렬하고 방위 설정한다. 일부 피착 방법은 피착된 재료(22)에 더 많은 에너지를 제공하며 따라서 피착 동안 또는 이후에 열처리가 거의 또는 전혀 필요 없다.
DME는 제1 및 제2 격자 상수의 정수를 정합시킴으로써 상이한 (제2) 격자 상수(a2)를 가지는 상이한 재료(22) 층이 위에 피착된 제1 격자 상수(a1)를 가지는 재료(22)의 하나의 헤테로레이어(22L)의 에피택셜 성장을 허용하는 것으로 설명되었다. 예를 들면, AIN은 a2=3.11Å의 격자 상수를 갖고, Si는 a1=3.84Å의 격자 상수를 가진다. 다행히, AIN의 5개의 격자 간격은 Si의 4개의 격자 간격에 가깝다. 구체적으로는, (5)*(3.11) = 15.55 Å이고 (4)*(3.84) = 15.36. 그 차이는 단지 0.19Å(15.5Å에서) 또는 1.2%이다. 이것은 Si 웨이퍼, 즉 기판(10) 위에 AIN 헤테로에피택셜 필름(20)의 에피택셜 성장을 허용하기에 충분히 가깝다. 다른 DME 예로는 Al2O3 위에 In2O3 성장; Si(100) 위에 NdNiO3 성장; Y2O3 위에 ZnO 성장; SiGe(30% Ge) 위에 GaN 성장; 및 Si 위에 SiC 성장을 포함한다.
복수의 제1 격자 간격(a1)이 복수의 제2 격자 간격(a2)의 7% 이내일 때,즉 격자 부정합이 7% 이내일 때, DME는 어떤 재료에 대해 최적으로 작동하는 것이 당해 기술분야에 알려져 있다. DME는 상기 격자 부정합이 더 작을 때, 예를 들면 2% 또는 1% 일 때 더 잘 작동하는 것으로 알려져 있다. 부정합이 작을수록, 전위결함(dislocation defect)이 더 적게 발생되기 때문에 제2 층의 성장이 더 양호하다. 이상적으로는, 최소의 결함을 가진 층을 성장시키기 위해 완전한 격자 정합을 원할 수도 있다.
일 실시예에서, 일반적인 DME 기준은 m*a1 = n*a2이 문턱 값(TH) 내에 있는 것이다. 어떤 재료의 경우에, 상기 문턱 값(TH)은 7% 정도 일 수 있지만, 이 재료들은 전형적으로 많은 전위 결함을 가지고 성장한다. DME 기준이 2% 이내 또는 1% 이내로 정합될 때 또는 본질적으로 완전할 때(즉, 격자 부정합이 실질적으로 0일 때, 또는 TH=0) 더 우수한 성장 조건이 발생한다. 이것은 에피택셜 성장될 수 있는 재료(22)의 개수를 확대하는데 대단한 향상을 나타내지만, 임의의 재료가 성장되는 것을 여전히 허용하지 않는다. 또한, Si 웨이퍼의 편재(ubiquity)는 Si 웨이퍼를 출발기판으로 하는 것을 상업상 바람직하게 한다. Si 웨이퍼, 즉 기판(10)의 경우에, 종래의 DME 프로세스는 그 격자 상수가 Si 웨이퍼 즉 기판(10)에 대한 전술한 문턱 조건을 충족시키는 재료에 제한된다.
격자-조정된 DME( LT - DME : Lattice - tuned DME )
본 발명의 일 측면은 본 명세서에서 "Lattice-tuned DME" 또는 LT-DME라고 지칭되는 DME의 수정된 버젼을 채용하는 것을 포함한다. 도 4a 내지 도 4f는 헤테로레이어(42L)를 형성하는 종(42)를 사용하여 전이층(40)을 형성하기 위해 기판(10)을 사용하여 수행된 실시예 LT-DME 프로세스를 도시한다.
LT-DME는 기판(10) 위에 전이층(40)의 헤테로에피택셜 성장이며, 여기서 상기 재료들(필름 또는 기판) 중 1개 이상은 연속 합금 시스템에 속한다. 상기 합금의 화학량(stoichiometry)은, 전이층(40) 및 기판(10)의 격자 간격이 최대 7%인 문턱 값(TH) 이내까지 제1 격자-정합 조건(m:n)을 실질적으로 충족시키도록, 전이층(40)의 격자 간격을 조정하기 위해 선택된다. 이것은 상기 비율이 1:1기고 격자 간격이 같은 특별한 경우를 포함한다.
상기 연속 합금 시스템에 의해 제공된 격자 간격의 연속체에 의하면, 전이층(40)의 격자 간격은 최종 필름, 즉 전이층(40) 상부에 형성될 헤테로에피택셜 필름(20)까지 제2 격자-정합 조건(i:j)(격자 부정합 문턱 값(TH) 이내까지)을 제공하기 위해 변경될 수 있다. 따라서, 최종 필름, 즉 헤테로에피택셜 필름(20)을 형성하기 위해 DME를 사용하여 성장될 수 있는 가능한 재료들의 개수는 크게 향상된다. 일 예로서, 상기 제1 및 제2 격자 부정합 조건(문턱 값(TH)에 의해 정의된 것)은 7% 이내 또는 2% 이내, 또는 1% 이내, 또는 실질적으로 0%(즉, 격자 부정합이 없음)이다. 일 실시예에서, 상기 제1 격자 부정합 조건은 상기 제2 격자 부정합 조건과 상이할 수 있다.
따라서, 종(42)의 조성은 전이층(40)이 헤테로레이어(42L)에 의해 정의된 것과 같이 변하는 합금 조성을 갖도록 LT-DME 프로세스 동안 변경된다. 어떤 헤테로레이어(42L)는 동일한 조성을 가질 수 있지만, 모든 헤테로레이어(42L)가 동일한 조성을 갖지는 않는다. 전이층(40)은 기판(10)과 원하는 최종 필름, 즉 헤테로에피택셜 필름(20) 사이에 위치하며(도 4f 참조), 상기 기판(10)과 원하는 최종 필름, 즉 헤테로에피택셜 필름(20)은 기판(10)의 상부면(14) 위에 직접 최종 필름, 즉 헤테로에피택셜 필름(20)을 형성하기 위해 종래의 DME를 수행하는 것을 일반적으로 배제하는 상이한 격자 간격을 가진다. LT-DME 프로세스는 기판(10)에 LT-DME 정합하도록 전이층(40)의 헤테로레이어(42L)의 합금의 초기 조성이 선택되는 허용한다. 그 다음 상기 화학량은 최종 층(20)에 LT-DME 정합되는 조성을 달성하기 위해 (예컨대, 헤테로레이어(42L)의 조성을 변경함으로써) 전이층(40)의 두께에 걸쳐 변경된다.
일 예로서, 전이층(40)은 연속적으로 변화하는 화학량을 가진다. 즉, 헤테로레이어(42L)는 기판(10)으로부터 최종 필름, 즉 헤테로에피택셜 필름(20)까지 그 화학량이 연속해서 변화한다. 그러나, 최종 층(20)에 결국 LT-DME 정합되는, 헤테로레이어(42L)에 대한 화학량의 어떤 합리적인 변화도 채택될 수 있다.
도 4a는 헤테로레이어(42L)를 처리하기 위해 레이저 빔(LB)이 사용되는 실시예를 도시하며, 그것들은 큰 화살표에 의해 표시된 LT-DME를 사용하여 피착되고 있고, 이하에서 더욱 상세히 설명된다. 도 4b는 출발기판으로서 Si 웨이퍼, 즉 기판(10)으로부터 형성된 실시예 템플릿 기판(50)의 단면도를 도시한다. 템플릿 기판(50)은 Si 웨이퍼, 즉 기판(10)의 상부면(14) 위에 형성된 1개 이상의 전이층(40)을 포함한다. 도 4b는 또한 전이층(40)이 피착된 후 전이층(40)이 레이저 빔(LB)에 의해 선택적으로 어닐링되는 일 예를 도시한다. 화살표(AS)는 레이저 빔(LB)이 스캔되는 방향을 표시한다.
일 예로서, 레이저 처리는 레이조-보조 원자층 피착(LA-ALD: laser-assisted atomic-layer depositio)과 같은 레이저 어닐링 프로세스를 포함한다. 본 명세서에 개시된 방법들에 사용하기에 적합한 실시예 LA-ALD 시스템 및 방법은 2013년 9월 22일자 출원된 미국 특허출원 제61/881,369호(발명의 명칭: "Method and apparatus for forming device quality gallium nitride layers on silicon substrates.")에 개시되어 있다. 전이층(40)의 레이저 처리는 Si 웨이퍼, 즉 기판(10)의 상부면(14)과 전이층(40) 사이의 결정학적 정렬(crystallographic alignment)을 향상시키기 위해 사용될 수 있다.
도 4c는, 도 4a에 도시된 것과 같이 재료(42)의 헤테로레이어(42L)를 가진, Si 웨이퍼, 즉 헤테로에피택셜 필름(20)의 상부면(14) 위에 형성되는 실시예 전이층(40)의 확대도이다. 기판(10)은, 기판(10)의 상부면(14)을 정의하고 또한 기판 격자 간격(as)을 가진 원자(12)들로 도시되어 있다.
전이층(40)은 하부면(43) 및 상부면(44)을 가진 바디(41)를 가진다. 하부면(43)은 Si 웨이퍼, 즉 기판(10)의 상부면(14)과 접속하고 웨이퍼-레이어 인터페이스(46)를 획정한다. 전이층(40)은 높이(두께)(h)와 z-방향에서 변화하는(예컨대 전이층의 하부면(43)(z=0)부터 상부면(44)(z=h)까지) 격자 간격(aT)을 형성하는 가변 구조(예컨대, 분류된(graded))를 가진다. z를 가진 전이층(40)의 격자 간격(aT)의 변화는 헤테로레이터(42L)와 불연속이지만, 전이층의 가변 격자 간격은 편의상 aT(z)으로 표시된다.
전이층(40)은 이온-주입 및 어닐링에 의해 기판(10) 내에 생성될 수 있다. 예를 들면, Ge이 Si 웨이퍼, 즉 기판(10) 내에 어닐링을 통해 주입될 수 있으며, SiGe의 전이층(40)이 만들어질 수 있다. Ge의 백분율은 도펀트 농도에 의해 결정된다. 이것에 의해 다양한 격자 간격이 생성될 수 있고, 추가의 전이층(40)을 성장시키기 위해 사용될 수 있다.
일 실시예에서, 전이층(40)의 가변 격자 간격 aT(z)은 재료가 헤테로레이어(42L)로서 피착될 때 종(재료)(42)을 구성하는 원소들의 혼합을 변경시킴으로써 형성된다. 도 4d는 LT-DME 전이층(40) 내에 형성될 수 있는 격자 간격 aT(z)의 예시적인 선형 변화의 이상화된 그래프이다. 웨이퍼-레이어 인터페이스(46)에서의 헤테로레이어(42L)는 기판(10)의 격자 간격(as)에 실질적으로 정합하는 격자 간격 aT(0)을 가진다(즉, 제1 격자 부정합 조건 이내까지). 이 실시예에서, 상기 전이의 격자 간격(aT)은 초기 값 as(0)부터 최종 값 aT(h)까지 증가한다. 상기 프로세스는 격자 간격이 그 초기 값으로부터 그 최종 값까지 감소하는 경우에 대해 동일하게 잘 작동한다.
다시 도 4c를 참조하면, 격자 간격 aT(z)이 변하도록, 예컨대 본 실시예에서 더 커지도록, 재료(42)를 구성하는 원소들의 혼합을 변경함으로써 다음 헤테로레이어 또는 헤테로레이어(42L)들이 형성된다. 주목할 것은 1개 이상의 헤테로레이어(42L)는 전이층(40)을 형성할 때 동일한 격자 간격 aT(z)을 가질 수 있다는 것이다. 이 성장 프로세스는 원하는 격자 간격 aT(h)이 전이층(40)의 상부면(44)에 얻어질 때까지 계속된다. 전이층(40)의 상부면(44)에서의 격자 간격 aT(z)은 "표면 격자 간격"이라고도 한다.
예를 들면, 전이층(40)은 합금으로서 Si1 - xGex로 표시되는 실리콘-게르마늄으로 불리는 단결정 재료(42)를 형성하기 위해 원소 Si 및 Ge를 결합함으로써 형성될 수 있다. Ge는 0%(x=0)부터 100%(x=1)까지 Si에 도입될 수 있다. 그 결과 원시 Si 웨이퍼 격자 간격(as)이 3.84Å(z=0에서)부터 최대 4.00Å(예컨대, aT(h), 또는 표면 격자 간격)까지의 범위에 이르는 전이층(40) 내에 격자 간격 aT(z)의 연속체가 얻어지며, 이것은 결정질 Ge에 대한 격자 간격이다. 또 다른 예에서, 질화 알루미늄(AlN)은 질화 갈륨(GaN)과 결합되어 AlN에 대하여 3.11Å부터 GaN에 대하여 3.19Å까지 격자 간격 aT(z)의 연속체를 가진 합금을 생성할 수 있다.
도 4e는 도 4b와 유사하며 템플릿 기판(50)이 출발기판과 복수(p)의 전이층(40), 예컨대 각각의 두께(h1, h2,...hP) 및 각각의 격자 간격(aT1(z), aT2(z),...aTP(z))을 가진 전이층(40-1, 40-2,...40-p)을 포함하는 일 실시예를 도시한다. 그와 같은 템플릿 기판(50)을 이하에서 설명한다. 도 4f는 도 4e와 유사하며 최상부의 전이층(40-p) 위에 형성된 최종 필름, 즉 헤테로애피택셜 필름(20)을 도시한다. 또한 도 4f는 최종 필름, 즉 헤테로애피택셜 필름(20)의 격자 간격(aF)을 도시하고 있다.
도 5a 및 도 5b를 참조하면, 일단 템플릿 기판(50)이 형성되면, 그것은 최종 격자 간격(aF)을 가진 원하는 최종 필름(20)을 (예컨대, 도 3의 점선 화살표로 표시된 것과 같이 LT-DME를 사용하여) 성장시키기 위해 사용될 수 있다. 최종 필름, 즉 헤테로애피택셜 필름(20)은, 실제에 있어서는, aS와 aF 사이의 격자 부정합의 크기 때문에 Si 웨이퍼, 즉 기판(10)의 상부면(14) 위에 직접 성장될 수 없을 수도 있음을 주목해야 한다. 원하는 필름(20)의 최종 격자 간격(aF)은 최상부의 전이층(40-p)의 표면 격자 간격 aTP(h)에 실질적으로 매칭한다(즉, 제2 격자 부정합 조건 이내까지).
도 6은 원하는 필름, 즉 실리콘 웨이퍼와 같이 기판(10) 위에 직접 달리 형성될 수 없는 헤테로애피택셜 필름(20)의 형성 방법의 일 실시예를 요약하는 흐름도(100)이다. 단계 S101에서, 원하는 필름, 즉 헤테로애피택셜 필름(20)의 최종 기판 간격(aF)이 문턱 값(TH) 이상 만큼 기판 격자 간격(aS)과 상이하게 설정된다. 문턱 값(TH)은 보통 재료에 좌우되며, 전술한 것과 같이 통상 약 7% 또는 어떤 경우에는 2%이다. 상기 격자 부정합에 대한 허용공차의 문턱 기준은 다음 식으로 요약된다: │aS-aF│/aS ≤ TH. 여기서 │x│는 x의 절대치를 나타낸다.
따라서, 단계 S101에서, 원하는 필름, 즉 헤테로애피택셜 필름(20)이, 모든 실제의 목적을 위해, 기판(10) 위에 직접 형성될 수 없음을 확인하도록 기준 (│aS-aF│/aS ＞ TH )이 수립된다. 선택된 문턱 값(TH)(예컨대, 7%, 2%, 1% 또는 실질적으로 0%) 아래가 되도록 격자 조정에 의해 격자 부정합을 감소시키는 것은 DME를 사용한 성장을 크게 향상시킨다. 일 실시예에서, LT-DME 프로세스의 목표는 전이층(40)과 최종 필름, 즉 헤테로애피택셜 필름(20) 상의 격자 부정합을 가능한 많이 감소시키는 것이다.
단계 S102는 상기 문턱-기판 기준(즉, │aF-aTP(zP)│/aTP ≤ TH)이 충족될 수 있도록 p 전이층(40)(즉, 전이층(40-1, 40-2,...40-p), 여기서 p=1,2,3,...)을 가진 템플릿 기판(50)을 형성하기 위해 출발기판으로서 기판(10)을 사용하는 것을 포함하며, aTP(zP)은 최상부 전이층(40-p)의 표면 격자 간격이며, 상기 전이층(40-p)은 z = zp에 위치한다(도 4e 참조). 전술한 것과 같이, 실시예들에서, (격자 부정합의 정도를 지시하는) 문턱 값(TH)은 7%, 2%, 1% 또는 실질적으로 0%이다.
그 다음 단계 S103은 격자 부정합 문턱 값(TH) 내에 유지하면서(즉, 제2 격자 부정합 조건을 충족시키면서; 도 4f 참조) 최상부 전이층(40-p) 위에 원하는 재료 층(22)의 필름, 즉 헤테로애피택셜 필름(20)을 성장시키는 것을 포함한다.
다시 도 3을 참조하면, 어떤 수평선들은, 양방향 점선 화살표에 의해 표시된 것과 같이, 아래의 재료에 대해 완전한(integral) 정합 기준을 충족하는 격자 간격에 대응하는 비율(m:n)(예컨대, 4:3)을 포함한다. 다양한 원소 및 화합물의 격자 간격은 검은색 선으로 표시되고, 그것들의 연속 합금은 검은색 화살표로 표시되어 있다. DME 프로세스는 표시된 것과 같이 m:n 비율을 사용하여 채용될 수 있다. 예를 들면, AlN은 5:4 비율을 사용하여 SiGe 합금(30% Ge) 위에 형성될 수 있다(m=5 GaN 격자 간격은 n=4 SiGe 격자 간격과 정합을 이룸).
Si에 대한 Ga-Al-N 시스템의 격자 정합 역시 수행될 수 있다. 가장 완전한 정합은 a1 = 3.90Å에서 AlN에 대해 5:4이며, 이것은 as = 3.90Å인 Si 간격보다 1.6% 더 크다. 그러나, 이 격자-간격 부정합은 Si을 30% Ge와 합금하여 전이층(40)을 형성하여 제거될 수 있으며, 그에 의해 거의 완벽한 격자 간격 부정합을 생성할 수 있다. 합금 Si-Ge의 격자 간격은 Si-Ge 조성 범위에서 매우 직선적으로 변한다. Ge를 Si에 주입한 후 어닐링함으로써, 템플릿 기판(50)에는 AlN 헤테로레이어(20)에 완전한 정합을 갖도록 조정된 격자 간격 aT1(z=h1)을 가진 제1 전이층(40-1)이 제공된다. 제2 전이층(40-2)은 AlN으로 시작되고 그 다음에 화학량 GaxAl1 - xAs는 격자 간격 aT2(z=h2)을 가진 어떤 특정 조성에 도달하도록 변경되며, 이것은 제3 전이층(40-3) 또는 원하는 필름(20)을 위한 성장 표면으로서 역할을 할 수 있다(도 4e 참조). 예를 들어, 제2 전이층(40-2)의 최종 조성을 3.99Å의 격자 간격을 가진 GaN이라 하자. 이것은 GaN 또는 GaAs의 최종 헤테로레이어(20)를 성장시키기 위한 성장 표면일 수 있다(a=4.00Å).
따라서, 본 명세서에서 개시된 방법들은 선택할 수 있는 매우 넓은 범위의 가용한 격자 간격들을 가질 수 있는 템플릿 기판(50)의 형성을 허용하는 일련의 전이층(40)을 형성하는 것을 포함한다. 복수의 전이층(40)의 사용은, 최상부 전이층(40-p)이 원하는 필름, 즉 헤테로에피택셜 필름(20)을 위한 재료(22)의 원하는 최종 격자 간격(aF)에 충분히 정합되는 표면 격자 간격을 가질 때까지, 격자 간격들의 범위가 점점 변경되는 것을 허용한다.
SixGe1 -x, AlxGa1 - xN, GaxAl1 - xAs, InxGa1 - xAs, InxGa1 - xP, InxAl1 - xAs, 및 ZnO을 포함하여, 1개 이상의 전이층(40)을 형성하는데 효과적으로 채택될 수 있는 다수의 상이한 합금들이 존재한다. 화합물 ZnO는 a=3.252Å의 격자 간격을 가진다. 통상, ZnO는 Si 웨이퍼, 즉 기판(10) 위에 성장될 수 없는데, 이는 상기 격자 부정합이 거의 17%이기 때문이다. 그러나 LT-DME는 ZnO 헤테로에피택셜 필름(20)을 성장시키기 위한 경로를 제공한다. 예를 들면, ZnO는 (m = 6) *(3.252 Å) ≒ (n = 5)*(3.9 Å)의 관계에 의해 S-Ge 결정(30% Ge 함유)과 정합할 수 있다. 이것은 n=5 격자 간격과 쌍을 이루는 m=6 격자 간격을 구비한 LT-DME 프로세스가 채용될 수 있음을 가리킨다. ZnO는, 모든 실제의 목적을 위해, 격자크기 부정합이 너무 크기 때문에 기판(10)의 상부면(14) 위에 직접 성장될 없음을 강조한다.
DME를 위해 바람직한 격자 상수를 얻기 위해 재료들은 다수의 상이한 방법으로 결합될 수 있다. 도 7을 참조하면, Si 웨이퍼, 즉 기판(10)으로 시작해서 Ge를 주입하고 z = z1에서 30%의 농도를 가진 SiGe 전이층(40-1)을 획정하여 표면 격자 간격(aT1(h1) ≒ 3.9Å)을 형성한다. 그 다음 격자 간격(aT2(z2) = 3.11Å)을 가진 제1 전이층(40-2)을 획정하기 위해 AlN이 5:4 DME 비율로 전이층(40-1) 위에 직접 성장될 수 있다.
다음, AlN을 GaN과 혼합하여 AlxGa1 - xN을 형성함으로써 격자 간격 aT3(z)을 가진 제3 전이층(40-3)이 제2 전이층(40-2) 위에 형성되며, 순수 GaN이 성장될 때까지 x를 연속적으로 변화시켜 자신의 제4 전이층(40-4)을 획정한다.
GaN 전이층(40)의 상부면(44)은 표면 격자 간격 aT4(z4) = 3.19Å을 가진다. 이 상부면(44)은 그 다음에 5:4 DME 비율을 사용하여 임의의 AlxGa1 - xAs 합금 성장시키기 위해 사용될 수 있으며, 그에 의해 aT5(z5) = 4.0Å의 격자 간격을 가진 제5 전이층(40-5)을 형성한다. 만일 GaAs 또는 AlAs가 그 다음에 제5 전이층(40-5) 위에 형성되면, 이 재료(42)들은 LT-DME를 사용하여 격자 간격 aT6(z)을 가진 제6 전이층(40-6)을 형성하여 InAs까지 계속해서 상승할 수 있으며 관련된 격자 간격 aT6(z6) = 4.28Å을 가진다. LT-DME는 또한 제5 GaN 전이층(40-5) 위에 In0 .5Ga0 .5P의 상이한 제6 전이층(40-6)을 성장시키기 위해 5:4 비율로 사용될 수 있다. 그 다음 제7 전이층(40-7)은 aT7(z7) = 4.15Å의 격자 간격을 가진 InP까지 상승하거나 aT7(z7) = 3.85Å의 격자 간격을 가진 GaP까지 하강할 수 있다.
일 실시예에서, 템플릿 기판(50)은 1개 내지 10개의 전이층(40)을 가진다. 2개 이상의 전이층(40)이 존재하는 실시예에서, 1개 이상의 전이층(40)은 일정한 격자 크기를 가진다. 일 실시예에서, 일정한 격자 크기를 가진 1개 이상의 전이층(40)은 LT-DME를 사용하여 형성된다.
본 명세서에 개시된 방법들은 GexSi1 -x, GaxAl1 - xN, GaxAl1 - xAs, InxGa1 - xAs, InxGa1-xP, 및 InxAl1 - xAs의 연속적인 합금 시스템을 채용한다. 이 합금 시스템들의 사용은 템플릿 기판(50)의 1개 이상의 전이층(40)의 격자 간격을 큰 범위 내의 정확히 지정된 값으로 조정하는 것을 허용하며, 구체적으로는 최상부 전이층(40-p)이 원하는 필름, 즉 헤테로에피택셜 필름(20)의 격자 간격(aF)에 대응하는 표면 격자 간격 aTp(zp)를 제2 격자 정합 조건 이내까지 가지는 것을 허용한다. LT-DME의 사용은 격자 간격을 조정하기 위한 메커니즘을 제공한다. 1개 이상의 연속적인 합금 시스템을 사용하는 LT-DME를 채용하는 것은 기판(10)으로 시작하는 다양한 화합물 반도체 재료의 헤테로에피택셜 성장을 위한 경로를 발견하는 것을 가능하게 한다.
도 8은 Si 웨이퍼, 즉 기판(10)으로 시작하는 aF의 격자 간격을 가진 원하는 (최종) 재료(A)의 원하는 필름, 즉 헤테로에피택셜 필름(20)을 성장시키는 실시예 방법을 요약하는 흐름도(200)이다. 제1 단계 S201은 원하는 재료(A)와 격자 간격을 확인하는 것을 포함한다. 예를 들어, 원하는 최종 재료(A)는 격자 간격이 aF= 3.72Å라고 간주한다.
단계 S202에서, 상기 재료(A)가 Si-Ge 합금에 LT-DME 정합될 수 있는지 여부를 조회한다. 이것은 격자 간격의 비율이 1:1인, 즉 격자 간격이 동일한 특별한 경우를 포함한다. 만일 대답이 '예'이면, 방법은 단계 S203으로 바로 진행하며, 여기서 Si-Ge 합금 전이층(40)이 재료(A)를 성장시키기 위해 사용된다. 그러나, Si-Ge 시스템은 격자 간격 as = 3.84 - 4.00 Å의 범위를 가지며, 따라서 정합이 불가능하고 상기 실시예에서 단계 S202의 조회에 대한 대답은 '아니오'이다.
단계 S202의 조회에 대한 대답이 '아니오'이기 때문에, 방법은 단계 S204로 진행하며, 이 단계에서는 "상기 합금들 중 하나는 Si-Ge 합금과 LT-DME 격자 정합을 갖는지와 같이, 상기 최종 재료가 연속적인 합금을 형성하는 시스템 내에 있는가?" 질문한다. 만일 대답이 '예'이면, 방법은 단계 S205로 진행하며 여기서 Si-Ge는 제1 전이층(40-1)을 형성하기 위해 사용되고, 재료의 합금(A-B)은 Si-Ge 위에 LT-DME에 의해 성장될 수 있다. 상기 조성은 재료(A)의 격자 간격에 정합시키기 위해 변경된다(예컨대, 연속적으로 조정된다(graded)). 이 경우에, 재료(A)는 연속 합금의 시스템 내에 있지 않은 것으로 가정하며, 따라서 대답은 "아니오"이며, 이 경우 상기 방법은 단계 S206으로 진행한다. 단계 S206은 재료(A-B)가 연속적인 합금 시스템 내에 있는 상이한 재료(C-D)에 LT-DME 정합될 수 있는지 질문한다. 이 경우에, GaN이 3.72Å의 DME 7:6 격자 간격을 갖기 때문에, 대답은 "예"이다. 상기 방법은 단계 S207로 진행하며, 이 단계는 Al-Ga-N 합금이 Si-Ge에 LT-DME 정합을 갖는지 여부를 질문한다. 사실, 합금 AlN은 3.89Å의 DME 5:4 격자 간격을 가지며, 이것은 Si0 .7Ge0 .3에 정합한다.
단계 S207의 질의 대한 대답이 "예"이므로, 상기 방법은 단계 S208로 진행하며, 이 단계는 다음과 같이 재료(A)를 성장시키기 위한 LT-DME 프로세스를 수행하는 것을 포함한다: 먼저 Si-Ge 전이층(40-1)을 성장시키고, 그 다음 조성이 순수 AlN부터 순수 GaN까지 변하는 Al-Ga0N 전이층을 피착하고, 최종적으로 GaN 기판(10) 위에 관심 있는 재료(A)를 피착한다.
주목할 것은 단계 S206 및 S207에서, 만일 질의에 대한 대답이 "아니오"라면, 적당한 정합이 존재하지 않으며 상기 방법은 단계 S210에서 종료한다.
이상에서 설명된 본 발명의 바람직한 실시예들에 대한 다양한 변형이 첨부된 청구항들에 정의된 것과 같은 본 발명의 사상 또는 범위를 벗어나지 않으면서 이루어질 수 있음은 당해 기술분야의 숙련자에게는 명백할 것이다. 따라서, 본 발명은 첨부된 청구항과 그 균등물의 범위 안에 있는 한 본 발명에 대한 변경과 변형을 포함하는 것으로 해석되어야 한다.
10: 기판 11: 바디(body)
14: 상부면 20: 헤테로에피택셜 필름
22: 재료(종) 22L: 헤테로레이어
24: 기판-필름 인터페이스 40: 전이층
42: 재료(종) 42L: 헤테로레이어
43: 하부면 44: 상부면
46: 웨이퍼-레이어 인터페이스 50: 템플릿 기판

Claims (44)

  1. 상부면과 격자 간격(aS)을 가진 결정질 기판을 사용하여 격자 간격(aF)을 가진 원하는 필름을 에피택셜 성장시키는 방법에 있어서:
    상기 결정질 기판의 상부면 위에 하부면, 상부면, 두께(h), 및 격자 간격(aT(z))을 가진 1개 이상의 전이층을 형성하는 단계; 및
    상기 전이층의 상부면 위에 상기 원하는 필름을 형성하는 단계를 포함하고,
    상기 격자 간격(aF(z))은, 상기 1개 이상의 전이층의 상기 하부면에서의 격자 간격(aT(0))이 7%의 제1 격자 부정합 이내로 m·aT(0) = n·aS을 충족시키고, 상기 1개 이상의 전이층의 상부면에서의 격자 간격(aT(h))이 7% 이내의 제2 격자 부정합 이내로 i·aT(h) = j·aF 관계를 충족시키도록, 상기 1개 이상의 전이층의 상기 하부면 및 상부면 사이에서 변하고,
    상기 n, m, i 및 j는 정수인, 에피택셜 성장 방법.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 격자 부정합 중 1개 이상은 2% 이내인, 에피택셜 성장 방법.
  3. 제 2 항에 있어서,
    상기 제1 및 제2 격자 부정합 중 1개 이상은 1% 이내인, 에피택셜 성장 방법.
  4. 제 1 항에 있어서,
    상기 결정질 기판은 Si, Ge, SiGe, AlN, GaN, SiC 및 다이아몬드로 구성된 그룹으로부터 선택된 재료를 포함하는, 에피택셜 성장 방법.
  5. 제 1 항에 있어서,
    상기 결정질 기판은 Si를 포함하고,
    상기 전이층 형성 단계는 Si 기판에 Ge을 주입하는 단계 및 이어서 상기 주입된 Ge를 어닐링하는 단계를 포함하는, 에피택셜 성장 방법.
  6. 제 1 항에 있어서,
    상기 결정질 기판은 합금을 포함하는, 에피택셜 성장 방법.
  7. 제 1 항에 있어서,
    상기 1개 이상의 전이층 형성 단계는 증발, 스퍼터링, 화학기상증착, 유기금속 화학기상증착, 원자층 피착, 및 레이저-보조 원자층 피착으로 구성된 피착 프로세스들의 그룹으로부터 선택된 피착 프로세스를 사용하는 것을 포함하는, 에피택셜 성장 방법.
  8. 제 1 항에 있어서,
    상기 1개 이상의 전이층은 GexSi1 -x, GaxAl1 - xN, GaxAl1 - xAs, InxGa1 - xAs, InxGa1-xP, 및 InxAl1 - xAs로 구성된 재료들의 그룹으로부터 선택된 재료를 포함하는, 에피택셜 성장 방법.
  9. 제 1 항에 있어서,
    상기 결정질 기판 및 1개 이상의 전이층은 결정학적 정렬을 가지며, 상기 1개 이상의 전이층을 레이저 처리함으로써 상기 결정학적 정렬을 향상시키는 단계를 추가로 포함하는, 에피택셜 성장 방법.
  10. 제 1 항에 있어서,
    상기 1개 이상의 전이층 형성 단계 동안 상기 1개 이상의 전이층을 레이저 처리하는 단계를 추가로 포함하는, 에피택셜 성장 방법.
  11. 제 1 항에 있어서,
    상기 1개 이상의 전이층은 복수의 전이층을 포함하고,
    상기 복수의 전이층의 1개 이상의 전이층은 일정한 격자 간격을 가지는, 에피택셜 성장 방법.
  12. 제 1 항에 있어서,
    상기 1개 이상의 전이층 형성 단계는 도메인 정합 에피택시를 수행하는 단계를 포함하는, 에피택셜 성장 방법.
  13. 제 1 항에 있어서,
    상기 1개 이상의 전이층 형성 단계는 격자-조정된 도메인 정합 에피택시를 수행하는 단계를 포함하는, 에피택셜 성장 방법.
  14. 제 1 항에 있어서,
    상기 1개 이상의 전이층 형성 단계는 1 내지 10의 전이층을 형성하는 단계를 포함하는, 에피택셜 성장 방법.
  15. 제 1 항에 있어서,
    상기 결정질 기판은 상기 1개 이상의 전이층 형성단계 동안에 가열되는, 에피택셜 성장 방법.
  16. 격자 간격(aF)을 가진 원하는 필름을 성장시키기 위한 템플릿 기판을 형성하는 방법에 있어서,
    격자 간격 aS를 갖는 결정질 기판의 상부면 위에 하부면, 상부면, 두께(h), 및 격자 간격(aF(z))을 가진 1개 이상의 전이층을 형성하는 단계를 포함하고,
    상기 격자 간격(aT(z))은, 상기 1개 이상의 전이층의 상기 하부면에서의 격자 간격(aT(0))이 7%의 제1 격자 부정합 이내로 m·aT(0) = n·aS 관계를 충족시키고, 상기 1개 이상의 전이층의 상부면에서의 격자 간격(aT(h))이 7%의 제2 격자 부정합 이내로 i·aT(h) = j·aF 관계를 충족시키도록, 상기 1개 이상의 전이층의 상기 하부면 및 상부면 사이에서 변하고,
    상기 n, m, i 및 j는 정수인, 템플릿 기판 형성 방법.
  17. 제 16 항에 있어서,
    상기 제1 및 제2 격자 부정합 중 1개 이상은 2% 이내인, 템플릿 기판 형성 방법.
  18. 제 17 항에 있어서,
    상기 제1 및 제2 격자 부정합 중 1개 이상은 1% 이내인, 템플릿 기판 형성 방법.
  19. 제 16 항에 있어서,
    상기 결정질 기판은 Si, Ge, SiGe, AlN, GaN, SiC 및 다이아몬드로 구성된 그룹으로부터 선택된 재료를 포함하는, 템플릿 기판 형성 방법.
  20. 제 16 항에 있어서,
    상기 1개 이상의 전이층 형성 단계는 증발, 스퍼터링, 화학기상증착, 유기금속 화학기상증착, 원자층 피착, 및 레이저-보조 원자층 피착으로 구성된 피착 프로세스들의 그룹으로부터 선택된 피착 프로세스를 사용하는 것을 포함하는, 템플릿 기판 형성 방법.
  21. 제 16 항에 있어서,
    상기 1개 이상의 전이층은 GexSi1 -x, GaxAl1 - xN, GaxAl1 - xAs, InxGa1 - xAs, InxGa1-xP, 및 InxAl1 - xAs로 구성된 재료들의 그룹으로부터 선택된 재료를 포함하는, 템플릿 기판 형성 방법.
  22. 제 16 항에 있어서,
    상기 결정질 기판 및 1개 이상의 전이층은 결정학적 정렬을 가지며, 상기 1개 이상의 전이층을 레이저 처리함으로써 상기 결정학적 정렬을 향상시키는 단계를 추가로 포함하는, 템플릿 기판 형성 방법.
  23. 제 16 항에 있어서,
    상기 1개 이상의 전이층 형성 단계 동안 상기 1개 이상의 전이층을 레이저 처리하는 단계를 추가로 포함하는, 템플릿 기판 형성 방법.
  24. 제 16 항에 있어서,
    상기 1개 이상의 전이층은 복수의 전이층을 포함하고,
    상기 복수의 전이층 중 1개 이상의 전이층은 일정한 격자 간격을 가지는, 템플릿 기판 형성 방법.
  25. 제 16 항에 있어서,
    상기 1개 이상의 전이층 형성 단계는 도메인 정합 에피택시를 수행하는 단계를 포함하는, 템플릿 기판 형성 방법.
  26. 제 16 항에 있어서,
    상기 1개 이상의 전이층 형성 단계는 격자-조정된 도메인 정합 에피택시를 수행하는 단계를 포함하는, 템플릿 기판 형성 방법.
  27. 제 16 항에 있어서,
    상기 1개 이상의 전이층 형성 단계는 1 내지 10의 전이층을 형성하는 단계를 포함하는, 템플릿 기판 형성 방법.
  28. 제 16 항에 있어서,
    상기 결정질 기판은 상기 1개 이상의 전이층 형성단계 동안에 가열되는, 템플릿 기판 형성 방법.
  29. 제 16 항에 있어서,
    상기 전이층의 상부면 위에 상기 원하는 필름을 형성하는 단계를 추가로 포함하는, 템플릿 기판 형성 방법.
  30. 표면과 기판 격자 간격을 가진 결정질 기판을 사용하여 최종 필름을 에피택셜 성장시키는 방법에 있어서:
    상기 결정질 기판의 표면 위에 격자 간격을 가진 1개 이상의 전이층을 형성하는 단계; 및
    상기 전이층의 상부면 위에 상기 최종 필름을 형성하는 단계를 포함하고,
    상기 격자 간격은, 상기 1개 이상의 전이층의 하부면에서의 격자 간격이 7%의 제1 격자 부정합 이내로 상기 결정질 기판의 격자 간격에 정합하고, 상기 1개 이상의 전이층의 상부면에서의 격자 간격이 7%의 제2 격자 부정합 이내로 상기 최종 필름의 격자 간격에 정합하도록, 상기 1개 이상의 전이층의 상기 하부면 및 상부면 사이에서 변하는, 에피택셜 성장 방법.
  31. 제 30 항에 있어서,
    상기 제1 및 제2 격자 부정합 중 1개 이상은 2% 이내인, 에피택셜 성장 방법.
  32. 제 31 항에 있어서,
    상기 제1 및 제2 격자 부정합 중 1개 이상은 1% 이내인, 에피택셜 성장 방법.
  33. 제 30 항에 있어서,
    상기 결정질 기판은 Si, Ge, SiGe, AlN, GaN, SiC 및 다이아몬드로 구성된 그룹으로부터 선택된 재료를 포함하는, 에피택셜 성장 방법.
  34. 제 30 항에 있어서,
    상기 결정질 기판은 Si를 포함하고,
    상기 전이층 형성 단계는 Si 기판에 Ge을 주입하는 단계 및 이어서 상기 주입된 Ge를 어닐링하는 단계를 포함하는, 에피택셜 성장 방법.
  35. 제 30 항에 있어서,
    상기 결정질 기판은 합금을 포함하는, 에피택셜 성장 방법.
  36. 제 30 항에 있어서,
    상기 1개 이상의 전이층 형성 단계는 증발, 스퍼터링, 화학기상증착, 유기금속 화학기상증착, 원자층 피착, 및 레이저-보조 원자층 피착으로 구성된 피착 프로세스들의 그룹으로부터 선택된 피착 프로세스를 사용하는 것을 포함하는, 에피택셜 성장 방법.
  37. 제 30 항에 있어서,
    상기 1개 이상의 전이층은 GexSi1-x, GaxAl1-xN, GaxAl1-xAs, InxGa1-xAs, InxGa1-xP, 및 InxAl1-xAs로 구성된 재료들의 그룹으로부터 선택된 재료를 포함하는, 에피택셜 성장 방법.
  38. 제 30 항에 있어서,
    상기 결정질 기판 및 1개 이상의 전이층은 결정학적 정렬을 가지며, 상기 1개 이상의 전이층을 레이저 처리함으로써 상기 결정학적 정렬을 향상시키는 단계를 추가로 포함하는, 에피택셜 성장 방법.
  39. 제 30 항에 있어서,
    상기 1개 이상의 전이층 형성 단계 동안 상기 1개 이상의 전이층을 레이저 처리하는 단계를 추가로 포함하는, 에피택셜 성장 방법.
  40. 제 30 항에 있어서,
    상기 1개 이상의 전이층은 복수의 전이층을 포함하고,
    상기 복수의 전이층 중 1개 이상의 전이층은 일정한 격자 간격을 가지는, 에피택셜 성장 방법.
  41. 제 30 항에 있어서,
    상기 1개 이상의 전이층 형성 단계는 도메인 정합 에피택시를 수행하는 단계를 포함하는, 에피택셜 성장 방법.
  42. 제 30 항에 있어서,
    상기 1개 이상의 전이층 형성 단계는 격자-조정된 도메인 정합 에피택시를 수행하는 단계를 포함하는, 에피택셜 성장 방법.
  43. 제 30 항에 있어서,
    상기 1개 이상의 전이층 형성 단계는 1 내지 10의 전이층을 형성하는 단계를 포함하는, 에피택셜 성장 방법.
  44. 제 30 항에 있어서,
    상기 결정질 기판은 상기 1개 이상의 전이층 형성단계 동안에 가열되는, 에피택셜 성장 방법.
KR20140126921A 2013-09-27 2014-09-23 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법 KR20150035413A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/040,326 US20150090180A1 (en) 2013-09-27 2013-09-27 Epitaxial growth of compound semiconductors using lattice-tuned domain-matching epitaxy
US14/040,326 2013-09-27

Publications (1)

Publication Number Publication Date
KR20150035413A true KR20150035413A (ko) 2015-04-06

Family

ID=52738848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140126921A KR20150035413A (ko) 2013-09-27 2014-09-23 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법

Country Status (6)

Country Link
US (1) US20150090180A1 (ko)
JP (2) JP2015096460A (ko)
KR (1) KR20150035413A (ko)
CN (1) CN104517817A (ko)
SG (1) SG10201405334TA (ko)
TW (1) TWI550689B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104947070B (zh) * 2015-06-01 2018-03-02 深圳大学 一种二硫化钼薄膜的制备方法及二硫化钼薄膜

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61106495A (ja) * 1984-10-29 1986-05-24 Matsushita Electric Ind Co Ltd ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法
JPH03203316A (ja) * 1989-12-29 1991-09-05 Showa Denko Kk エピタキシャルウェーハ及びその製造方法
US5225366A (en) * 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
JPH0488627A (ja) * 1990-07-31 1992-03-23 Oki Electric Ind Co Ltd エピタキシャル層の成長法
US5221413A (en) * 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
JPH04370920A (ja) * 1991-06-20 1992-12-24 Matsushita Electric Ind Co Ltd 化合物半導体のエピタキシャル成長方法
JPH06349733A (ja) * 1993-06-11 1994-12-22 Sumitomo Metal Ind Ltd 化合物半導体基板及びその製造方法
JPH088627A (ja) * 1994-06-23 1996-01-12 Mitsubishi Electric Corp ヘリカルアンテナの給電線固定方法
US5548128A (en) * 1994-12-14 1996-08-20 The United States Of America As Represented By The Secretary Of The Air Force Direct-gap germanium-tin multiple-quantum-well electro-optical devices on silicon or germanium substrates
JPH08222812A (ja) * 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JP2000124444A (ja) * 1998-10-12 2000-04-28 Hitachi Cable Ltd 半導体装置及びエピタキシャルウェハ
TWI246116B (en) * 2004-04-14 2005-12-21 Witty Mate Corp Process for growing ZnSe Epitaxy layer on Si substrate and semiconductor structure thereby
WO2009063288A1 (en) * 2007-11-15 2009-05-22 S.O.I.Tec Silicon On Insulator Technologies Semiconductor structure having a protective layer
US8575471B2 (en) * 2009-08-31 2013-11-05 Alliance For Sustainable Energy, Llc Lattice matched semiconductor growth on crystalline metallic substrates
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
US8957454B2 (en) * 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
CN103035794B (zh) * 2012-12-11 2015-11-11 广州市众拓光电科技有限公司 一种生长在Si衬底上的LED外延片及其制备方法

Also Published As

Publication number Publication date
CN104517817A (zh) 2015-04-15
JP2018078322A (ja) 2018-05-17
TWI550689B (zh) 2016-09-21
JP2015096460A (ja) 2015-05-21
US20150090180A1 (en) 2015-04-02
TW201519286A (zh) 2015-05-16
SG10201405334TA (en) 2015-04-29

Similar Documents

Publication Publication Date Title
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
CN104051232B (zh) 具有AlzGa1‑zN层的半导体晶片及其制造方法
CN109065438B (zh) AlN薄膜的制备方法
JPH01289108A (ja) ヘテロエピタキシャル成長方法
US9147734B2 (en) High quality GaN high-voltage HFETs on silicon
CN112687525A (zh) 一种提高超薄氮化镓场效应管晶体质量的外延方法
CN116666196A (zh) 无旋转畴的κ-Ga2O3薄膜及κ-(AlxGa1-x)2O3/κ-Ga2O3异质结的制备方法
JPH03132016A (ja) 結晶の形成方法
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
US7112243B2 (en) Method for producing Group III nitride compound semiconductor
KR20150035413A (ko) 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
US8455881B2 (en) Ge quantum dots for dislocation engineering of III-N on silicon
KR101037569B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
Jasinski Classic and novel methods of dislocation reduction in heteroepitaxial nitride layers
US8026517B2 (en) Semiconductor structures
WO2011105066A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
KR20160063360A (ko) 반도체 웨이퍼 및 반도체 웨이퍼의 제조 방법
CN113471062A (zh) Iii族氧化物薄膜制备方法及其外延片
JP2002211999A (ja) Ｉｉｉ族窒化物系化合物半導体の結晶成長基板の製造方法
CN113471064A (zh) 基于斜切角衬底的ⅲ族氧化物薄膜制备方法及其外延片
JPS62281415A (ja) 基板上に異種材料結晶膜を成長させる方法
JPH04130717A (ja) 結晶の形成方法
JPH03132015A (ja) 結晶の形成方法
JPH03132017A (ja) 結晶の形成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid