JPH06349733A - 化合物半導体基板及びその製造方法 - Google Patents

化合物半導体基板及びその製造方法

Info

Publication number
JPH06349733A
JPH06349733A JP14022993A JP14022993A JPH06349733A JP H06349733 A JPH06349733 A JP H06349733A JP 14022993 A JP14022993 A JP 14022993A JP 14022993 A JP14022993 A JP 14022993A JP H06349733 A JPH06349733 A JP H06349733A
Authority
JP
Japan
Prior art keywords
layer
alas
substrate
gaas
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14022993A
Other languages
English (en)
Inventor
Kosuke Asai
孝祐 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP14022993A priority Critical patent/JPH06349733A/ja
Publication of JPH06349733A publication Critical patent/JPH06349733A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 （修正有） 【構成】 Ｓｉ基板１１上に、厚さ０．０５〜０．５μ
ｍのＡｌＡｓ層１２、０．０３〜０．５μｍのＡｌＡｓ
x Ｐ1-x 層１３、０．０５〜０．５μｍのＡｌＰ層１
４、０．０３〜０．５μｍのＡｌＡｓ1-y Ｐy 層１５が
順次積層された中間層１８が形成され、中間層１８上に
エピタキシャルＧａＡｓ層１６が形成されている化合物
半導体基板。 【効果】 Ｓｉ基板１１とＡｌＡｓ層１２との界面に形
成される不整合転位により、Ｓｉ基板１１とＧａＡｓ層
１６との格子定数差によって生じる応力を緩和すること
ができ、ＧａＡｓ層１６中の欠陥密度を減少することが
できる。また高い剛性を有するＡｌＰ層１２が挿入され
ているため、高温（４００℃以上）においても不整合転
位がＧａＡｓ層１６にまで伝播するのを抑制することが
でき、熱的安定性を高めることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は光あるいは高速デバイス
用に適した化合物半導体基板、特にＳｉ基板上に化合物
半導体層をエピタキシャル成長させた化合物半導体基板
及びその製造方法に関する。
【０００２】
【従来の技術】Ｓｉ基板上にＧａＡｓ層をエピタキシャ
ル成長させた化合物半導体基板では、ＳｉとＧａＡｓと
の間に約４％の格子定数差と約２．５倍の熱膨張係数差
があるので、前記ＧａＡｓ層に応力が発生する。この応
力を開放するのために、前記界面やＧａＡｓ層内には不
整合転位が形成される（上田修: 応用物理;Vol61(No.
2),1992,p126/p133 ）。
【０００３】Ｓｉ基板上にＧａＡｓ層をエピタキシャル
成長させるには、一般的に二段階成長法が知られてい
る。これは、第１ステップでＳｉ基板上に膜厚の薄いＧ
ａＡｓバッファ層を低温で成長させ、第２ステップで前
記ＧａＡｓバッファ層上に膜厚の厚いＧａＡｓ層を高温
で成長させる方法である。
【０００４】しかし上記した二段階成長法では、成長後
の冷却過程で前記ＧａＡｓ層に引っ張り応力が発生する
ため、前記不整合転位が前記ＧａＡｓ層の上部へ伝播
し、あるいは前記ＧａＡｓ層内に新たな不整合転位が発
生し、その結果、前記ＧａＡｓ層の結晶性が劣化すると
いう問題があった（M.Tachikawa et al:Appl.Phys.Let
t.;Vol56(No.22),1990,p2225/p2227 ）。
【０００５】この問題を解決するため、ＧａＡｓ層内に
歪み超格子を導入する方法やＧａＡｓ層を低温で成長さ
せる低温成長法等が試みられている。図３は従来の歪み
超格子が導入された化合物半導体基板を模式的に示した
断面図であり、図中１１はシリコン基板を示している。
シリコン基板１１上に形成されたＧａＡｓ層１６ａ、１
６ｂの間には、例えばＩｎＧａＡｓ／ＧａＡｓＰ構造よ
り成る歪み超格子１７が導入されている。このように構
成された化合物半導体基板の場合、ＧａＡｓ層１６ｂの
表面を溶融ＫＯＨによりエッチングしたときのＥＰＤ
（Etch Pit Density: 欠陥密度）は、１０6 ／ｃｍ2 程
度になることが報告されている（T.Nishimura et al:Jp
n.J-Appl.Phys.;Vol26(No.7),1987,L1141/L1143 ）。
【０００６】また、ＩｎＧａＡｓ／ＧａＡｓ構造より成
る歪み超格子層１７が導入され、かつＧａＡｓ層１６
ａ、１６ｂを低温で成長させた化合物半導体基板の場
合、前記欠陥密度は７×１０4 ／ｃｍ2 となることが報
告されている（K.Nozawa et al:Jpn.J-Appl.Phys.;Vol3
0(No.4B),1991,L668/L671 ）。
【０００７】
【発明が解決しようとする課題】上記した化合物半導体
基板及びその製造方法においては、欠陥密度が大きく、
ＬＤ（レーザーダイオード）等の半導体デバイスに適用
し難いという課題があった。また熱的安定性が悪く、加
熱すると欠陥密度がさらに大幅に増大するという課題が
あった。
【０００８】本発明はこのような課題に鑑みなされたも
のであり、Ｓｉ基板とエピタキシャルＧａＡｓ層との間
に発生する応力を少なくすることができ、エピタキシャ
ルＧａＡｓ層における欠陥密度を小さくすることがで
き、また熱的に安定させることができる化合物半導体基
板及びその製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る化合物半導体基板は、Ｓｉ基板上に、厚
さ０．０５〜０．５μｍのＡｌＡｓ層、０．０３〜０．
５μｍのＡｌＡｓx Ｐ1-x 層（ｘは上層に向かうにした
がって１から０まで連続的に変化する変数を表す）、
０．０５〜０．５μｍのＡｌＰ層、０．０３〜０．５μ
ｍのＡｌＡｓ1-yＰy 層（ｙは上層に向かうにしたがっ
て１から０まで連続的に変化する変数を表す）が順次積
層された中間層が形成され、該中間層上にエピタキシャ
ルＧａＡｓ層が形成されていることを特徴としている。
【００１０】また本発明に係る化合物半導体基板の製造
方法は、Ｓｉ基板上に、厚さ０．０５〜０．５μｍのＡ
ｌＡｓ層を４００℃以下で成長させ、５００℃以上でア
ニール処理を施した後、０．０３〜０．５μｍのＡｌＡ
ｓx Ｐ1-x 層（ｘは上層に向かうにしたがって１から０
まで連続的に変化する変数を表す）、０．０５〜０．５
μｍのＡｌＰ層、０．０３〜０．５μｍのＡｌＡｓ1-y
Ｐy 層（ｙは上層に向かうにしたがって１から０まで連
続的に変化する変数を表す）とを順次４００℃以下で成
長させて中間層を形成し、該中間層上にＧａＡｓ層を４
００℃以下でエピタキシャル成長させることを特徴とし
ている。
【００１１】
【作用】本発明者の研究により、ＡｌＡｓ層、ＡｌＡｓ
X Ｐ1-X 層、ＡｌＰ層、ＡｌＡｓY-1 ＰY 層を成長させ
る場合、膜厚の下限をそれぞれ０．０５、０．０３、
０．０５、０．０３μｍに設定することにより、成長初
期に島状成長が生じた際においても、これが平坦化され
易いことが判明した。また膜厚の上限をそれぞれ０．５
μｍに設定すると、ＭＢＥ（Molecular Beam Epitaxy:
分子線エピタキシー）法やＡＬＥ（Atomic Layer Epita
xy: 原子層エピタキシー）法のように成長速度が遅い成
長方法を用いた際においても、全体的には効率的成長を
行なえることとなる。
【００１２】また、５００℃以上に加熱すると転位が移
動し易くなり、他方、４００℃以下の温度で成長させる
と転位が固定され、かつその形成が抑えられることとな
る。
【００１３】また、元素の周期表における III−Ｖ族の
中でＡｌＰは最も高い剪断弾性係数（剛性率）を有して
おり、前記ＡｌＰ層が前記ＧａＡｓ層と前記ＡｌＡｓ層
との間に挿入されると、前記ＡｌＰ層により不整合転位
が前記ＧａＡｓ層へ伝播するのが抑制され、したがって
熱的安定性を高め得ることとなる。
【００１４】また、前記ＡｌＡｓx Ｐ1-x 層の膜厚が前
記ＡｌＡｓ1-y Ｐy 層の膜厚より厚い場合、ＡｌＡｓx
Ｐ1-x 層／ＡｌＡｓ層／Ｓｉ基板に引っ張り応力が発生
し、ＧａＡｓ層／ＡｌＡｓ1-y Ｐy 層／ＡｌＰ層に圧縮
応力が発生する。他方、前記ＡｌＡｓx Ｐ1-x 層の膜厚
が前記ＡｌＡｓ1-y Ｐy 層の膜厚より薄い場合にはＡｌ
Ａｓx Ｐ1-x 層／ＡｌＡｓ層／Ｓｉ基板に圧縮応力が発
生し、ＧａＡｓ層／ＡｌＡｓ1-y Ｐy 層／ＡｌＰ層に引
っ張り応力が発生する。したがって、前記ＡｌＡｓx Ｐ
1-x 層と前記ＡｌＡｓ1-y Ｐy 層との膜厚が等しく、か
つ前記ＡｌＡｓx Ｐ1-x 層及びＡｌＡｓ1-y Ｐy 層にお
ける組成比ｘ、ｙが連続的に変化する場合には、化合物
半導体基板内の応力が全体的に少なくなる。なお、組成
比ｘ、ｙは膜厚に関して比例して変化するのがより好ま
しい。
【００１５】上記構成の化合物半導体基板によれば、Ｓ
ｉ基板上に、厚さ０．０５〜０．５μｍのＡｌＡｓ層、
０．０３〜０．５μｍのＡｌＡｓx Ｐ1-x 層、０．０５
〜０．５μｍのＡｌＰ層、０．０３〜０．５μｍのＡｌ
Ａｓ1-y Ｐy 層が順次積層された中間層が形成され、該
中間層上にエピタキシャルＧａＡｓ層が形成されている
ので、前記Ｓｉ基板と前記ＡｌＡｓ層との界面に形成さ
れる不整合転位により、前記Ｓｉ基板と前記ＧａＡｓ層
との格子定数差によって生じる応力が緩和され、前記Ｇ
ａＡｓ層中の欠陥密度が減少する。また高い剛性を有す
るＡｌＰ層が挿入されているため、高温（４００℃以
上）のプロセスでも、前記ＡｌＰ層により前記不整合転
位が前記ＧａＡｓ層にまで伝播するのが抑制され、熱的
安定性が高められることとなる。また前記ＡｌＰ層の上
下面に積層された前記ＡｌＡｓx Ｐ1-x 層及び前記Ａｌ
Ａｓ1-y Ｐy 層がそれぞれ同じ膜厚で形成され、かつ組
成比ｘ、ｙが連続的に変化することにより、前記ＡｌＰ
層の挿入により発生する応力が緩和されることとなる。
【００１６】また上記した化合物半導体基板の製造方法
によれば、Ｓｉ基板上に、厚さ０．０５〜０．５μｍの
ＡｌＡｓ層を４００℃以下で成長させ、５００℃以上で
アニール処理を施した後、０．０３〜０．５μｍのＡｌ
Ａｓx Ｐ1-x 層、０．０５〜０．５μｍのＡｌＰ層、
０．０３〜０．５μｍのＡｌＡｓ1-y Ｐy 層とを順次４
００℃以下で成長させて中間層を形成し、該中間層上に
ＧａＡｓ層を４００℃以下でエピタキシャル成長させる
ので、前記Ｓｉ基板と前記ＡｌＡｓ層との界面に形成さ
れる不整合転位密度が制御され、前記Ｓｉ基板と前記Ｇ
ａＡｓ層との格子定数差より生じる応力が緩和される。
さらに低温成長により熱膨張係数差から発生する新たな
不整合転位が減少し、前記ＧａＡｓ層の欠陥密度を減少
させ得ることとなる。また前記ＡｌＰ層の挿入により熱
的安定性を高め得るとともに、前記ＡｌＡｓx Ｐ1-x 層
及び前記ＡｌＡｓ1-y Ｐy 層をそれぞれ同じ膜厚で形成
し、かつ組成比ｘ、ｙをそれぞれ連続的に変化させるこ
とにより、前記ＡｌＰ層の挿入により発生する応力を緩
和し得ることとなる。
【００１７】
【実施例及び比較例】以下、本発明に係る化合物半導体
基板及びその製造方法の実施例を図面に基づいて説明す
る。なお、従来例と同一の機能を有する構成部品には同
一の符号を付すこととする。図１は実施例に係る化合物
半導体基板を模式的に示した断面図であり、図中１１は
Ｓｉ基板を示している。Ｓｉ基板１１は（１００）面か
ら［０１１］方向に３°オフしたものを用い、直径が４
インチ、厚さが５２５μｍの形状に形成されている。Ｓ
ｉ基板１１上には厚さが０．１μｍのＡｌＡｓ層１２、
厚さが０．１μｍのＡｌＡｓx Ｐ1-x 層１３、厚さが
０．１μｍのＡｌＰ層１４、厚さが０．１μｍのＡｌＡ
ｓ1-y Ｐy 層１５が順次積層された中間層１８が形成さ
れており、さらに中間層１８上には厚さが３．０μｍの
ＧａＡｓ層１６が形成されている。
【００１８】図２（ａ）〜（ｄ）は実施例に係る化合物
半導体基板の製造工程を模式的に示した断面図である。
エピタキシャル成長工程に先立ち、Ｓｉ基板１１に前処
理を施す。すなわち、まず石坂法によりＨＣｌ／Ｈ2 Ｏ
2 溶液でＳｉ基板１１表面に酸化膜を形成し、次に１％
のＨＦを用いてＳｉ基板１１表面の酸化膜を除去し、Ｓ
ｉ基板１１の表面に付着しているカーボン、重金属等を
除去するとともに、ＨまたはＦによりターミネート（終
端）処理を施す。この後、Ｓｉ基板１１をＭＢＥ装置に
搬入し、８５０℃以上で高温クリーニングを行なう。
【００１９】次に、ＭＥＥ（Migration Enhanced Epita
xy) 法によりエピタキシャル成長処理を施す。まず、Ａ
ｌ源に固体ソース、Ａｓ源に１００％のＡｓＨ3 を用
い、Ｓｉ基板１１上に膜厚が０．１μｍのＡｌＡｓ層１
２を３５０℃でエピタキシャル成長させる。すると、Ｓ
ｉ基板１１とＡｌＡｓ層１２との格子定数差により応力
が発生する（ａ）。次にＡｓを照射しつつ７５０℃で３
０分間ほどアニール処理を施す。すると、Ｓｉ基板１１
とＡｌＡｓ層１２との界面に不整合転位１９が形成され
る（ｂ）。さらに再び３５０℃にすると応力が緩和され
る（ｃ）。次にＡｌ源に固体ソース、Ａｓ及びＰ源に１
００％のＡｓＨ3 及びＰＨ3 を用い、組成比ｘが上層に
向かうにしたがって１から０まで連続的に変化するよう
にＡｓＨ3及びＰＨ3 の流量を調整しつつ、ＡｌＡｓ層
１２上に膜厚が０．１μｍのＡｌＡｓx Ｐ1-x 層１３を
３５０℃でエピタキシャル成長させる。次にＡｌ源に固
体ソース、Ｐ源に１００％のＰＨ3 を用い、ＡｌＡｓX
Ｐ1-X 層１３上に膜厚が０．１μｍのＡｌＰ層１４をエ
ピタキシャル成長させる。次にＡｌ源に固体ソース、Ａ
ｓ及びＰ源に１００％のＡｓＨ3 及びＰＨ3 を用い、上
層に向かうにしたがって組成比ｙが１から０まで連続的
に変化するようにＡｓＨ3 及びＰＨ3 の流量を調整しつ
つ、ＡｌＰ層１４上に膜厚が０．１μｍのＡｌＡｓ1-y
Ｐy 層１５を３５０℃でエピタキシャル成長させる。さ
らにＧａ源に固体ソース、Ａｓ源に１００％のＡｓＨ3
を用い、ＡｌＡｓ1-y Ｐy 層１５上に膜厚が３．０μｍ
のＧａＡｓ層１６を３５０℃でエピタキシャル成長させ
る（ｄ）。
【００２０】このように製造された化合物半導体基板を
用い、応力及び表面欠陥密度を測定した結果について説
明する。応力は２結晶のＸ線回析法により、ＧａＡｓ層
１６及びＳｉ基板１１の（４００）面から求めた。また
表面欠陥密度は試料を４５０℃に加熱して溶融したＫＯ
Ｈに浸漬し、エッチングによりＧａＡｓ層１６表面に生
じたピットを微分干渉顕微鏡（倍率８００倍）で観察
し、ＥＰＤを測定した。また熱的安定性を調べるため、
６００℃で１０分間のポストグロースアニール（成長後
の熱処理）を施したものと比較した。さらに、比較例と
して従来の低温成長法により製造されたものを用いた。
測定結果を下記の表１に示した。
【００２１】
【表１】
【００２２】表１から明らかなように、従来の低温成長
法により製造されたものに比べ、実施例に係る化合物半
導体基板では、Ｓｉ基板１１とエピタキシャルＧａＡｓ
層１６との間に発生する応力を少なくすることができ、
エピタキシャルＧａＡｓ層１６における欠陥密度を１×
１０4 ／ｃｍ2 までに小さくすることができ、また熱的
安定性の向上を図ることができた。
【００２３】この結果から明らかなように、実施例に係
る化合物半導体基板では、Ｓｉ基板１１上に、厚さ０．
１μｍのＡｌＡｓ層１２、０．１μｍのＡｌＡｓx Ｐ
1-x 層１３、０．１μｍのＡｌＰ層１４、０．１μｍの
ＡｌＡｓ1-y Ｐy 層が順次積層された中間層１８が形成
され、中間層１８上にエピタキシャルＧａＡｓ層１６が
形成されているので、Ｓｉ基板１１とＡｌＡｓ層１２と
の界面に形成される不整合転位１９により、Ｓｉ基板１
１とＧａＡｓ層１６との格子定数差によって生じる応力
を緩和することができ、ＧａＡｓ層１６中の欠陥密度を
減少することができた。また高い剛性を有するＡｌＰ層
１２が挿入されているため、高温（４００℃以上）のプ
ロセスでも、ＡｌＰ層１２により不整合転位１９がＧａ
Ａｓ層１６にまで伝播するのを抑制することができ、熱
的安定性を高めることができる。またＡｌＡｓx Ｐ1-x
層１３及びＡｌＡｓ1-y Ｐy 層１５がそれぞれ同じ膜厚
で形成され、かつ組成比ｘ、ｙが連続的に変化すること
により、ＡｌＡｓ層１２の挿入によって発生する応力を
緩和することができた。
【００２４】また実施例に係る化合物半導体基板の製造
方法では、Ｓｉ基板１１上に、厚さ０．１μｍのＡｌＡ
ｓ層１２を３５０℃で成長させ、７５０℃でアニール処
理を施した後、０．１μｍのＡｌＡｓx Ｐ1-x 層１３、
０．１μｍのＡｌＰ層１４、０．１μｍのＡｌＡｓ1-y
Ｐy 層１５とを順次３５０℃で成長させて中間層１８を
形成し、中間層１８上にＧａＡｓ層１６を３５０℃でエ
ピタキシャル成長させるので、Ｓｉ基板１１とＡｌＡｓ
層１２との界面に形成される不整合転位１９密度が制御
され、Ｓｉ基板１１とＧａＡｓ層１６との格子定数差よ
り生じる応力を緩和することができる。さらに低温成長
により熱膨張係数差から発生する新たな不整合転位を減
少させることができ、ＧａＡｓ層１６の欠陥密度を減少
することができた。またＡｌＰ層１２の挿入により熱的
安定性を高めることができるとともに、ＡｌＡｓx Ｐ
1-x 層１３及びＡｌＡｓ1-y Ｐy 層１５をそれぞれ同じ
膜厚で形成し、かつ組成比ｘ、ｙをそれぞれ連続的に変
化させることにより、ＡｌＡＳ層１２の挿入により発生
する応力を緩和することができた。
【００２５】本実施例ではエピタキシャル成長させるの
にＭＥＥ法を用いたが、別の実施例では、ＭＢＥ法、Ｍ
ＯＣＶＤ法、ＡＬＥ法等の方法を用いることができる。
【００２６】
【発明の効果】以上詳述したように本発明に係る化合物
半導体基板にあっては、Ｓｉ基板上に、厚さ０．０５〜
０．５μｍのＡｌＡｓ層、０．０３〜０．５μｍのＡｌ
ＡｓxＰ1-x 層、０．０５〜０．５μｍのＡｌＰ層、
０．０３〜０．５μｍのＡｌＡｓ1-y Ｐy 層が順次積層
された中間層が形成され、該中間層上にエピタキシャル
ＧａＡｓ層が形成されているので、前記Ｓｉ基板と前記
ＡｌＡｓ層との界面に形成される不整合転位により、前
記Ｓｉ基板と前記ＧａＡｓ層との格子定数差によって生
じる応力を緩和することができ、前記ＧａＡｓ層中の欠
陥密度を減少することができる。また高い剛性を有する
ＡｌＰ層が挿入されているため、高温（４００℃以上）
のプロセスでも、前記ＡｌＰ層により前記不整合転位が
前記ＧａＡｓ層にまで伝播するのを抑制することがで
き、熱的安定性を高めることができる。また前記ＡｌＡ
ｓ層の上下面に積層された前記ＡｌＡｓx Ｐ1-x 層及び
前記ＡｌＡｓ1-y Ｐy 層がそれぞれ同じ膜厚で形成さ
れ、かつ組成比ｘ、ｙが連続的に変化することにより、
前記ＡｌＡｓ層の挿入によって発生する応力を緩和する
ことができる。
【００２７】また本発明に係る化合物半導体基板の製造
方法にあっては、Ｓｉ基板上に、厚さ０．０５〜０．５
μｍのＡｌＡｓ層を４００℃以下で成長させ、５００℃
以上でアニール処理を施した後、０．０３〜０．５μｍ
のＡｌＡｓx Ｐ1-x 層、０．０５〜０．５μｍのＡｌＰ
層、０．０３〜０．５μｍのＡｌＡｓ1-y Ｐy 層とを順
次４００℃以下で成長させて中間層を形成し、該中間層
上にＧａＡｓ層を４００℃以下でエピタキシャル成長さ
せるので、前記Ｓｉ基板と前記ＡｌＡｓ層との界面に形
成される不整合転位密度を制御することができ、前記Ｓ
ｉ基板と前記ＧａＡｓ層との格子定数差より生じる応力
を緩和することができる。さらに低温成長により熱膨張
係数差から発生する新たな不整合転位を減少することが
でき、前記ＧａＡｓ層の欠陥密度を減少することができ
る。また前記ＡｌＰ層の挿入により熱的安定性を高める
ことができるとともに、前記ＡｌＡｓx Ｐ1-x 層及び前
記ＡｌＡｓ1-y Ｐy 層をそれぞれ同じ膜厚で形成し、か
つ組成比ｘ、ｙをそれぞれ連続的に変化させることによ
り、前記ＡｌＡｓ層の挿入によって発生する応力を緩和
することができる。
【図面の簡単な説明】
【図１】本発明に係る化合物半導体基板の実施例を模式
的に示した断面図である。
【図２】（ａ）〜（ｄ）は実施例に係る化合物半導体基
板の製造工程を模式的に示した断面図である。
【図３】従来の歪み超格子が導入された化合物半導体基
板を模式的に示した断面図である。
【符号の説明】
１１ Ｓｉ基板 １２ ＡｌＡｓ層 １３ ＡｌＡｓx Ｐ1-x 層 １４ ＡｌＰ層 １５ ＡｌＡｓ1-y Ｐy 層 １６ エピタキシャルＧａＡｓ層 １８ 中間層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 Ｓｉ基板上に、厚さ０．０５〜０．５μ
    ｍのＡｌＡｓ層、０．０３〜０．５μｍのＡｌＡｓx Ｐ
    1-x 層（ｘは上層に向かうにしたがって１から０まで連
    続的に変化する変数を表す）、０．０５〜０．５μｍの
    ＡｌＰ層、０．０３〜０．５μｍのＡｌＡｓ1-y Ｐy 層
    （ｙは上層に向かうにしたがって１から０まで連続的に
    変化する変数を表す）が順次積層された中間層が形成さ
    れ、該中間層上にエピタキシャルＧａＡｓ層が形成され
    ていることを特徴とする化合物半導体基板。
  2. 【請求項２】 Ｓｉ基板上に、厚さ０．０５〜０．５μ
    ｍのＡｌＡｓ層を４００℃以下で成長させ、５００℃以
    上でアニール処理を施した後、０．０３〜０．５μｍの
    ＡｌＡｓx Ｐ1-x 層（ｘは上層に向かうにしたがって１
    から０まで連続的に変化する変数を表す）、０．０５〜
    ０．５μｍのＡｌＰ層、０．０３〜０．５μｍのＡｌＡ
    ｓ1-y Ｐy 層（ｙは上層に向かうにしたがって１から０
    まで連続的に変化する変数を表す）とを順次４００℃以
    下で成長させて中間層を形成し、該中間層上にＧａＡｓ
    層を４００℃以下でエピタキシャル成長させることを特
    徴とする化合物半導体基板の製造方法。
JP14022993A 1993-06-11 1993-06-11 化合物半導体基板及びその製造方法 Pending JPH06349733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14022993A JPH06349733A (ja) 1993-06-11 1993-06-11 化合物半導体基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14022993A JPH06349733A (ja) 1993-06-11 1993-06-11 化合物半導体基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06349733A true JPH06349733A (ja) 1994-12-22

Family

ID=15263913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14022993A Pending JPH06349733A (ja) 1993-06-11 1993-06-11 化合物半導体基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06349733A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015096460A (ja) * 2013-09-27 2015-05-21 ウルトラテック インク 格子調整ドメイン−マッチングエピタキシーを用いた化合物半導体のエピタキシャル成長
JP2018516448A (ja) * 2014-12-23 2018-06-21 インテグレイテッド ソーラー 残留歪を相殺するｉｉｉ−ｖ族材料とシリコンウェハとの間の材料界面のエピタキシャル成長方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015096460A (ja) * 2013-09-27 2015-05-21 ウルトラテック インク 格子調整ドメイン−マッチングエピタキシーを用いた化合物半導体のエピタキシャル成長
JP2018516448A (ja) * 2014-12-23 2018-06-21 インテグレイテッド ソーラー 残留歪を相殺するｉｉｉ−ｖ族材料とシリコンウェハとの間の材料界面のエピタキシャル成長方法
JP2021073721A (ja) * 2014-12-23 2021-05-13 インテグレイテッド ソーラー 残留歪を相殺するｉｉｉ−ｖ族材料とシリコンウェハとの間の材料界面のエピタキシャル成長方法

Similar Documents

Publication Publication Date Title
JP2582506B2 (ja) 多層材料及びその製造方法
EP0331467B1 (en) Method of forming semiconductor thin film
JP5378634B2 (ja) 窒化ガリウムまたはガリウムとその他の金属との混合窒化物のクラックを含まない単結晶層、その製造方法、及びそれを有する電子または光電子装置
JP2669368B2 (ja) Ｓｉ基板上化合物半導体積層構造の製造方法
US6329063B2 (en) Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
US6464780B1 (en) Method for the production of a monocrystalline layer on a substrate with a non-adapted lattice and component containing one or several such layers
EP1595280B1 (en) Buffer structure for heteroepitaxy on a silicon substrate
WO1999001594A1 (en) Thermal mismatch compensation to produce free standing substrates by epitaxial deposition
JP2005303246A (ja) 新規なＳｉ基板上への高品質ＺｎＳｅエピタキシー層の成長方法
EP0367292B1 (en) Compound semiconductor substrate
US5252173A (en) Process for growing semiconductor layer on substrate
JPH06349733A (ja) 化合物半導体基板及びその製造方法
JP3868407B2 (ja) 化合物半導体層の形成方法
JP2719868B2 (ja) 半導体基体及びその製造方法
JPH1032165A (ja) 化合物半導体層の成長方法
JP2706592B2 (ja) 結晶基板の製造方法
JPH05267175A (ja) 化合物半導体基板
JPH0645249A (ja) ＧａＡｓ層の成長方法
JPH01312821A (ja) ヘテロエピタキシャル成長方法
JPH04199812A (ja) 半導体結晶成長方法
Soga et al. Growth of stress-released GaAs on GaAs/Si structure by metalorganic chemical vapor deposition
JP3403844B2 (ja) 化合物半導体基板の作製方法
CN115910750A (zh) 一种基于GaAs衬底生长GaSb单晶薄膜的制备方法
JP2696928B2 (ja) ヘテロエピタキシャル成長方法
JP2005033132A (ja) ＧａＮ基板の製造方法