JPH06349733A - 化合物半導体基板及びその製造方法 - Google Patents

化合物半導体基板及びその製造方法

Info

Publication number
JPH06349733A
JPH06349733A JP14022993A JP14022993A JPH06349733A JP H06349733 A JPH06349733 A JP H06349733A JP 14022993 A JP14022993 A JP 14022993A JP 14022993 A JP14022993 A JP 14022993A JP H06349733 A JPH06349733 A JP H06349733A
Authority
JP
Japan
Prior art keywords
layer
alas
substrate
gaas
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14022993A
Other languages
English (en)
Inventor
Kosuke Asai
孝祐 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP14022993A priority Critical patent/JPH06349733A/ja
Publication of JPH06349733A publication Critical patent/JPH06349733A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 (修正有) 【構成】 Si基板11上に、厚さ0.05〜0.5μ
mのAlAs層12、0.03〜0.5μmのAlAs
x1-x 層13、0.05〜0.5μmのAlP層1
4、0.03〜0.5μmのAlAs1-yy 層15が
順次積層された中間層18が形成され、中間層18上に
エピタキシャルGaAs層16が形成されている化合物
半導体基板。 【効果】 Si基板11とAlAs層12との界面に形
成される不整合転位により、Si基板11とGaAs層
16との格子定数差によって生じる応力を緩和すること
ができ、GaAs層16中の欠陥密度を減少することが
できる。また高い剛性を有するAlP層12が挿入され
ているため、高温(400℃以上)においても不整合転
位がGaAs層16にまで伝播するのを抑制することが
でき、熱的安定性を高めることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は光あるいは高速デバイス
用に適した化合物半導体基板、特にSi基板上に化合物
半導体層をエピタキシャル成長させた化合物半導体基板
及びその製造方法に関する。
【0002】
【従来の技術】Si基板上にGaAs層をエピタキシャ
ル成長させた化合物半導体基板では、SiとGaAsと
の間に約4%の格子定数差と約2.5倍の熱膨張係数差
があるので、前記GaAs層に応力が発生する。この応
力を開放するのために、前記界面やGaAs層内には不
整合転位が形成される(上田修: 応用物理;Vol61(No.
2),1992,p126/p133 )。
【0003】Si基板上にGaAs層をエピタキシャル
成長させるには、一般的に二段階成長法が知られてい
る。これは、第1ステップでSi基板上に膜厚の薄いG
aAsバッファ層を低温で成長させ、第2ステップで前
記GaAsバッファ層上に膜厚の厚いGaAs層を高温
で成長させる方法である。
【0004】しかし上記した二段階成長法では、成長後
の冷却過程で前記GaAs層に引っ張り応力が発生する
ため、前記不整合転位が前記GaAs層の上部へ伝播
し、あるいは前記GaAs層内に新たな不整合転位が発
生し、その結果、前記GaAs層の結晶性が劣化すると
いう問題があった(M.Tachikawa et al:Appl.Phys.Let
t.;Vol56(No.22),1990,p2225/p2227 )。
【0005】この問題を解決するため、GaAs層内に
歪み超格子を導入する方法やGaAs層を低温で成長さ
せる低温成長法等が試みられている。図3は従来の歪み
超格子が導入された化合物半導体基板を模式的に示した
断面図であり、図中11はシリコン基板を示している。
シリコン基板11上に形成されたGaAs層16a、1
6bの間には、例えばInGaAs/GaAsP構造よ
り成る歪み超格子17が導入されている。このように構
成された化合物半導体基板の場合、GaAs層16bの
表面を溶融KOHによりエッチングしたときのEPD
(Etch Pit Density: 欠陥密度)は、106 /cm2
度になることが報告されている(T.Nishimura et al:Jp
n.J-Appl.Phys.;Vol26(No.7),1987,L1141/L1143 )。
【0006】また、InGaAs/GaAs構造より成
る歪み超格子層17が導入され、かつGaAs層16
a、16bを低温で成長させた化合物半導体基板の場
合、前記欠陥密度は7×104 /cm2 となることが報
告されている(K.Nozawa et al:Jpn.J-Appl.Phys.;Vol3
0(No.4B),1991,L668/L671 )。
【0007】
【発明が解決しようとする課題】上記した化合物半導体
基板及びその製造方法においては、欠陥密度が大きく、
LD(レーザーダイオード)等の半導体デバイスに適用
し難いという課題があった。また熱的安定性が悪く、加
熱すると欠陥密度がさらに大幅に増大するという課題が
あった。
【0008】本発明はこのような課題に鑑みなされたも
のであり、Si基板とエピタキシャルGaAs層との間
に発生する応力を少なくすることができ、エピタキシャ
ルGaAs層における欠陥密度を小さくすることがで
き、また熱的に安定させることができる化合物半導体基
板及びその製造方法を提供することを目的としている。
【0009】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る化合物半導体基板は、Si基板上に、厚
さ0.05〜0.5μmのAlAs層、0.03〜0.
5μmのAlAsx1-x 層(xは上層に向かうにした
がって1から0まで連続的に変化する変数を表す)、
0.05〜0.5μmのAlP層、0.03〜0.5μ
mのAlAs1-yy 層(yは上層に向かうにしたがっ
て1から0まで連続的に変化する変数を表す)が順次積
層された中間層が形成され、該中間層上にエピタキシャ
ルGaAs層が形成されていることを特徴としている。
【0010】また本発明に係る化合物半導体基板の製造
方法は、Si基板上に、厚さ0.05〜0.5μmのA
lAs層を400℃以下で成長させ、500℃以上でア
ニール処理を施した後、0.03〜0.5μmのAlA
x1-x 層(xは上層に向かうにしたがって1から0
まで連続的に変化する変数を表す)、0.05〜0.5
μmのAlP層、0.03〜0.5μmのAlAs1-y
y 層(yは上層に向かうにしたがって1から0まで連
続的に変化する変数を表す)とを順次400℃以下で成
長させて中間層を形成し、該中間層上にGaAs層を4
00℃以下でエピタキシャル成長させることを特徴とし
ている。
【0011】
【作用】本発明者の研究により、AlAs層、AlAs
X1-X 層、AlP層、AlAsY-1Y 層を成長させ
る場合、膜厚の下限をそれぞれ0.05、0.03、
0.05、0.03μmに設定することにより、成長初
期に島状成長が生じた際においても、これが平坦化され
易いことが判明した。また膜厚の上限をそれぞれ0.5
μmに設定すると、MBE(Molecular Beam Epitaxy:
分子線エピタキシー)法やALE(Atomic Layer Epita
xy: 原子層エピタキシー)法のように成長速度が遅い成
長方法を用いた際においても、全体的には効率的成長を
行なえることとなる。
【0012】また、500℃以上に加熱すると転位が移
動し易くなり、他方、400℃以下の温度で成長させる
と転位が固定され、かつその形成が抑えられることとな
る。
【0013】また、元素の周期表における III−V族の
中でAlPは最も高い剪断弾性係数(剛性率)を有して
おり、前記AlP層が前記GaAs層と前記AlAs層
との間に挿入されると、前記AlP層により不整合転位
が前記GaAs層へ伝播するのが抑制され、したがって
熱的安定性を高め得ることとなる。
【0014】また、前記AlAsx1-x 層の膜厚が前
記AlAs1-yy 層の膜厚より厚い場合、AlAsx
1-x 層/AlAs層/Si基板に引っ張り応力が発生
し、GaAs層/AlAs1-yy 層/AlP層に圧縮
応力が発生する。他方、前記AlAsx1-x 層の膜厚
が前記AlAs1-yy 層の膜厚より薄い場合にはAl
Asx1-x 層/AlAs層/Si基板に圧縮応力が発
生し、GaAs層/AlAs1-yy 層/AlP層に引
っ張り応力が発生する。したがって、前記AlAsx
1-x 層と前記AlAs1-yy 層との膜厚が等しく、か
つ前記AlAsx1-x 層及びAlAs1-yy 層にお
ける組成比x、yが連続的に変化する場合には、化合物
半導体基板内の応力が全体的に少なくなる。なお、組成
比x、yは膜厚に関して比例して変化するのがより好ま
しい。
【0015】上記構成の化合物半導体基板によれば、S
i基板上に、厚さ0.05〜0.5μmのAlAs層、
0.03〜0.5μmのAlAsx1-x 層、0.05
〜0.5μmのAlP層、0.03〜0.5μmのAl
As1-yy 層が順次積層された中間層が形成され、該
中間層上にエピタキシャルGaAs層が形成されている
ので、前記Si基板と前記AlAs層との界面に形成さ
れる不整合転位により、前記Si基板と前記GaAs層
との格子定数差によって生じる応力が緩和され、前記G
aAs層中の欠陥密度が減少する。また高い剛性を有す
るAlP層が挿入されているため、高温(400℃以
上)のプロセスでも、前記AlP層により前記不整合転
位が前記GaAs層にまで伝播するのが抑制され、熱的
安定性が高められることとなる。また前記AlP層の上
下面に積層された前記AlAsx1-x 層及び前記Al
As1-yy 層がそれぞれ同じ膜厚で形成され、かつ組
成比x、yが連続的に変化することにより、前記AlP
層の挿入により発生する応力が緩和されることとなる。
【0016】また上記した化合物半導体基板の製造方法
によれば、Si基板上に、厚さ0.05〜0.5μmの
AlAs層を400℃以下で成長させ、500℃以上で
アニール処理を施した後、0.03〜0.5μmのAl
Asx1-x 層、0.05〜0.5μmのAlP層、
0.03〜0.5μmのAlAs1-yy 層とを順次4
00℃以下で成長させて中間層を形成し、該中間層上に
GaAs層を400℃以下でエピタキシャル成長させる
ので、前記Si基板と前記AlAs層との界面に形成さ
れる不整合転位密度が制御され、前記Si基板と前記G
aAs層との格子定数差より生じる応力が緩和される。
さらに低温成長により熱膨張係数差から発生する新たな
不整合転位が減少し、前記GaAs層の欠陥密度を減少
させ得ることとなる。また前記AlP層の挿入により熱
的安定性を高め得るとともに、前記AlAsx1-x
及び前記AlAs1-yy 層をそれぞれ同じ膜厚で形成
し、かつ組成比x、yをそれぞれ連続的に変化させるこ
とにより、前記AlP層の挿入により発生する応力を緩
和し得ることとなる。
【0017】
【実施例及び比較例】以下、本発明に係る化合物半導体
基板及びその製造方法の実施例を図面に基づいて説明す
る。なお、従来例と同一の機能を有する構成部品には同
一の符号を付すこととする。図1は実施例に係る化合物
半導体基板を模式的に示した断面図であり、図中11は
Si基板を示している。Si基板11は(100)面か
ら[011]方向に3°オフしたものを用い、直径が4
インチ、厚さが525μmの形状に形成されている。S
i基板11上には厚さが0.1μmのAlAs層12、
厚さが0.1μmのAlAsx1-x 層13、厚さが
0.1μmのAlP層14、厚さが0.1μmのAlA
1-yy 層15が順次積層された中間層18が形成さ
れており、さらに中間層18上には厚さが3.0μmの
GaAs層16が形成されている。
【0018】図2(a)〜(d)は実施例に係る化合物
半導体基板の製造工程を模式的に示した断面図である。
エピタキシャル成長工程に先立ち、Si基板11に前処
理を施す。すなわち、まず石坂法によりHCl/H2
2 溶液でSi基板11表面に酸化膜を形成し、次に1%
のHFを用いてSi基板11表面の酸化膜を除去し、S
i基板11の表面に付着しているカーボン、重金属等を
除去するとともに、HまたはFによりターミネート(終
端)処理を施す。この後、Si基板11をMBE装置に
搬入し、850℃以上で高温クリーニングを行なう。
【0019】次に、MEE(Migration Enhanced Epita
xy) 法によりエピタキシャル成長処理を施す。まず、A
l源に固体ソース、As源に100%のAsH3 を用
い、Si基板11上に膜厚が0.1μmのAlAs層1
2を350℃でエピタキシャル成長させる。すると、S
i基板11とAlAs層12との格子定数差により応力
が発生する(a)。次にAsを照射しつつ750℃で3
0分間ほどアニール処理を施す。すると、Si基板11
とAlAs層12との界面に不整合転位19が形成され
る(b)。さらに再び350℃にすると応力が緩和され
る(c)。次にAl源に固体ソース、As及びP源に1
00%のAsH3 及びPH3 を用い、組成比xが上層に
向かうにしたがって1から0まで連続的に変化するよう
にAsH3及びPH3 の流量を調整しつつ、AlAs層
12上に膜厚が0.1μmのAlAsx1-x 層13を
350℃でエピタキシャル成長させる。次にAl源に固
体ソース、P源に100%のPH3 を用い、AlAsX
1-X 層13上に膜厚が0.1μmのAlP層14をエ
ピタキシャル成長させる。次にAl源に固体ソース、A
s及びP源に100%のAsH3 及びPH3 を用い、上
層に向かうにしたがって組成比yが1から0まで連続的
に変化するようにAsH3 及びPH3 の流量を調整しつ
つ、AlP層14上に膜厚が0.1μmのAlAs1-y
y 層15を350℃でエピタキシャル成長させる。さ
らにGa源に固体ソース、As源に100%のAsH3
を用い、AlAs1-yy 層15上に膜厚が3.0μm
のGaAs層16を350℃でエピタキシャル成長させ
る(d)。
【0020】このように製造された化合物半導体基板を
用い、応力及び表面欠陥密度を測定した結果について説
明する。応力は2結晶のX線回析法により、GaAs層
16及びSi基板11の(400)面から求めた。また
表面欠陥密度は試料を450℃に加熱して溶融したKO
Hに浸漬し、エッチングによりGaAs層16表面に生
じたピットを微分干渉顕微鏡(倍率800倍)で観察
し、EPDを測定した。また熱的安定性を調べるため、
600℃で10分間のポストグロースアニール(成長後
の熱処理)を施したものと比較した。さらに、比較例と
して従来の低温成長法により製造されたものを用いた。
測定結果を下記の表1に示した。
【0021】
【表1】
【0022】表1から明らかなように、従来の低温成長
法により製造されたものに比べ、実施例に係る化合物半
導体基板では、Si基板11とエピタキシャルGaAs
層16との間に発生する応力を少なくすることができ、
エピタキシャルGaAs層16における欠陥密度を1×
104 /cm2 までに小さくすることができ、また熱的
安定性の向上を図ることができた。
【0023】この結果から明らかなように、実施例に係
る化合物半導体基板では、Si基板11上に、厚さ0.
1μmのAlAs層12、0.1μmのAlAsx
1-x 層13、0.1μmのAlP層14、0.1μmの
AlAs1-yy 層が順次積層された中間層18が形成
され、中間層18上にエピタキシャルGaAs層16が
形成されているので、Si基板11とAlAs層12と
の界面に形成される不整合転位19により、Si基板1
1とGaAs層16との格子定数差によって生じる応力
を緩和することができ、GaAs層16中の欠陥密度を
減少することができた。また高い剛性を有するAlP層
12が挿入されているため、高温(400℃以上)のプ
ロセスでも、AlP層12により不整合転位19がGa
As層16にまで伝播するのを抑制することができ、熱
的安定性を高めることができる。またAlAsx1-x
層13及びAlAs1-yy 層15がそれぞれ同じ膜厚
で形成され、かつ組成比x、yが連続的に変化すること
により、AlAs層12の挿入によって発生する応力を
緩和することができた。
【0024】また実施例に係る化合物半導体基板の製造
方法では、Si基板11上に、厚さ0.1μmのAlA
s層12を350℃で成長させ、750℃でアニール処
理を施した後、0.1μmのAlAsx1-x 層13、
0.1μmのAlP層14、0.1μmのAlAs1-y
y 層15とを順次350℃で成長させて中間層18を
形成し、中間層18上にGaAs層16を350℃でエ
ピタキシャル成長させるので、Si基板11とAlAs
層12との界面に形成される不整合転位19密度が制御
され、Si基板11とGaAs層16との格子定数差よ
り生じる応力を緩和することができる。さらに低温成長
により熱膨張係数差から発生する新たな不整合転位を減
少させることができ、GaAs層16の欠陥密度を減少
することができた。またAlP層12の挿入により熱的
安定性を高めることができるとともに、AlAsx
1-x 層13及びAlAs1-yy 層15をそれぞれ同じ
膜厚で形成し、かつ組成比x、yをそれぞれ連続的に変
化させることにより、AlAS層12の挿入により発生
する応力を緩和することができた。
【0025】本実施例ではエピタキシャル成長させるの
にMEE法を用いたが、別の実施例では、MBE法、M
OCVD法、ALE法等の方法を用いることができる。
【0026】
【発明の効果】以上詳述したように本発明に係る化合物
半導体基板にあっては、Si基板上に、厚さ0.05〜
0.5μmのAlAs層、0.03〜0.5μmのAl
Asx1-x 層、0.05〜0.5μmのAlP層、
0.03〜0.5μmのAlAs1-yy 層が順次積層
された中間層が形成され、該中間層上にエピタキシャル
GaAs層が形成されているので、前記Si基板と前記
AlAs層との界面に形成される不整合転位により、前
記Si基板と前記GaAs層との格子定数差によって生
じる応力を緩和することができ、前記GaAs層中の欠
陥密度を減少することができる。また高い剛性を有する
AlP層が挿入されているため、高温(400℃以上)
のプロセスでも、前記AlP層により前記不整合転位が
前記GaAs層にまで伝播するのを抑制することがで
き、熱的安定性を高めることができる。また前記AlA
s層の上下面に積層された前記AlAsx1-x 層及び
前記AlAs1-yy 層がそれぞれ同じ膜厚で形成さ
れ、かつ組成比x、yが連続的に変化することにより、
前記AlAs層の挿入によって発生する応力を緩和する
ことができる。
【0027】また本発明に係る化合物半導体基板の製造
方法にあっては、Si基板上に、厚さ0.05〜0.5
μmのAlAs層を400℃以下で成長させ、500℃
以上でアニール処理を施した後、0.03〜0.5μm
のAlAsx1-x 層、0.05〜0.5μmのAlP
層、0.03〜0.5μmのAlAs1-yy 層とを順
次400℃以下で成長させて中間層を形成し、該中間層
上にGaAs層を400℃以下でエピタキシャル成長さ
せるので、前記Si基板と前記AlAs層との界面に形
成される不整合転位密度を制御することができ、前記S
i基板と前記GaAs層との格子定数差より生じる応力
を緩和することができる。さらに低温成長により熱膨張
係数差から発生する新たな不整合転位を減少することが
でき、前記GaAs層の欠陥密度を減少することができ
る。また前記AlP層の挿入により熱的安定性を高める
ことができるとともに、前記AlAsx1-x 層及び前
記AlAs1-yy 層をそれぞれ同じ膜厚で形成し、か
つ組成比x、yをそれぞれ連続的に変化させることによ
り、前記AlAs層の挿入によって発生する応力を緩和
することができる。
【図面の簡単な説明】
【図1】本発明に係る化合物半導体基板の実施例を模式
的に示した断面図である。
【図2】(a)〜(d)は実施例に係る化合物半導体基
板の製造工程を模式的に示した断面図である。
【図3】従来の歪み超格子が導入された化合物半導体基
板を模式的に示した断面図である。
【符号の説明】
11 Si基板 12 AlAs層 13 AlAsx1-x 層 14 AlP層 15 AlAs1-yy 層 16 エピタキシャルGaAs層 18 中間層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 Si基板上に、厚さ0.05〜0.5μ
    mのAlAs層、0.03〜0.5μmのAlAsx
    1-x 層(xは上層に向かうにしたがって1から0まで連
    続的に変化する変数を表す)、0.05〜0.5μmの
    AlP層、0.03〜0.5μmのAlAs1-yy
    (yは上層に向かうにしたがって1から0まで連続的に
    変化する変数を表す)が順次積層された中間層が形成さ
    れ、該中間層上にエピタキシャルGaAs層が形成され
    ていることを特徴とする化合物半導体基板。
  2. 【請求項2】 Si基板上に、厚さ0.05〜0.5μ
    mのAlAs層を400℃以下で成長させ、500℃以
    上でアニール処理を施した後、0.03〜0.5μmの
    AlAsx1-x 層(xは上層に向かうにしたがって1
    から0まで連続的に変化する変数を表す)、0.05〜
    0.5μmのAlP層、0.03〜0.5μmのAlA
    1-yy 層(yは上層に向かうにしたがって1から0
    まで連続的に変化する変数を表す)とを順次400℃以
    下で成長させて中間層を形成し、該中間層上にGaAs
    層を400℃以下でエピタキシャル成長させることを特
    徴とする化合物半導体基板の製造方法。
JP14022993A 1993-06-11 1993-06-11 化合物半導体基板及びその製造方法 Pending JPH06349733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14022993A JPH06349733A (ja) 1993-06-11 1993-06-11 化合物半導体基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14022993A JPH06349733A (ja) 1993-06-11 1993-06-11 化合物半導体基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06349733A true JPH06349733A (ja) 1994-12-22

Family

ID=15263913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14022993A Pending JPH06349733A (ja) 1993-06-11 1993-06-11 化合物半導体基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06349733A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015096460A (ja) * 2013-09-27 2015-05-21 ウルトラテック インク 格子調整ドメイン−マッチングエピタキシーを用いた化合物半導体のエピタキシャル成長
JP2018516448A (ja) * 2014-12-23 2018-06-21 インテグレイテッド ソーラー 残留歪を相殺するiii−v族材料とシリコンウェハとの間の材料界面のエピタキシャル成長方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015096460A (ja) * 2013-09-27 2015-05-21 ウルトラテック インク 格子調整ドメイン−マッチングエピタキシーを用いた化合物半導体のエピタキシャル成長
JP2018516448A (ja) * 2014-12-23 2018-06-21 インテグレイテッド ソーラー 残留歪を相殺するiii−v族材料とシリコンウェハとの間の材料界面のエピタキシャル成長方法
JP2021073721A (ja) * 2014-12-23 2021-05-13 インテグレイテッド ソーラー 残留歪を相殺するiii−v族材料とシリコンウェハとの間の材料界面のエピタキシャル成長方法

Similar Documents

Publication Publication Date Title
JP2582506B2 (ja) 多層材料及びその製造方法
EP0331467B1 (en) Method of forming semiconductor thin film
JP5378634B2 (ja) 窒化ガリウムまたはガリウムとその他の金属との混合窒化物のクラックを含まない単結晶層、その製造方法、及びそれを有する電子または光電子装置
JP2669368B2 (ja) Si基板上化合物半導体積層構造の製造方法
US6329063B2 (en) Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
US6464780B1 (en) Method for the production of a monocrystalline layer on a substrate with a non-adapted lattice and component containing one or several such layers
EP1595280B1 (en) Buffer structure for heteroepitaxy on a silicon substrate
WO1999001594A1 (en) Thermal mismatch compensation to produce free standing substrates by epitaxial deposition
JP2005303246A (ja) 新規なSi基板上への高品質ZnSeエピタキシー層の成長方法
EP0367292B1 (en) Compound semiconductor substrate
US5252173A (en) Process for growing semiconductor layer on substrate
JPH06349733A (ja) 化合物半導体基板及びその製造方法
JP3868407B2 (ja) 化合物半導体層の形成方法
JP2719868B2 (ja) 半導体基体及びその製造方法
JPH1032165A (ja) 化合物半導体層の成長方法
JP2706592B2 (ja) 結晶基板の製造方法
JPH05267175A (ja) 化合物半導体基板
JPH0645249A (ja) GaAs層の成長方法
JPH01312821A (ja) ヘテロエピタキシャル成長方法
JPH04199812A (ja) 半導体結晶成長方法
Soga et al. Growth of stress-released GaAs on GaAs/Si structure by metalorganic chemical vapor deposition
JP3403844B2 (ja) 化合物半導体基板の作製方法
CN115910750A (zh) 一种基于GaAs衬底生长GaSb单晶薄膜的制备方法
JP2696928B2 (ja) ヘテロエピタキシャル成長方法
JP2005033132A (ja) GaN基板の製造方法