JPH01312821A - ヘテロエピタキシャル成長方法 - Google Patents
ヘテロエピタキシャル成長方法Info
- Publication number
- JPH01312821A JPH01312821A JP14392988A JP14392988A JPH01312821A JP H01312821 A JPH01312821 A JP H01312821A JP 14392988 A JP14392988 A JP 14392988A JP 14392988 A JP14392988 A JP 14392988A JP H01312821 A JPH01312821 A JP H01312821A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- crystal
- gaas
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000013078 crystal Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 abstract description 59
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 58
- 230000007547 defect Effects 0.000 abstract description 12
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヘテロエピタキシャル成長方法に関し、例え
ば、シリコン（Ｓｉ）基板上へのガリウムヒ素（ＧａＡ
ｓ）のへテロエピタキシャル成長に適用して好適なもの
である。
ば、シリコン（Ｓｉ）基板上へのガリウムヒ素（ＧａＡ
ｓ）のへテロエピタキシャル成長に適用して好適なもの
である。
本発明のへテロエピタキシャル成長方法は、シリコン基
板の表面に凹凸を形成した後、上記シリコン基板上にシ
リコンと異なる単結晶半導体層を形成するようにするこ
とによって、転位等の結晶欠陥密度が低い良質の単結晶
半導体層をシリコン基板上にヘテロエピタキシャル成長
させることができるようにしたものである。
板の表面に凹凸を形成した後、上記シリコン基板上にシ
リコンと異なる単結晶半導体層を形成するようにするこ
とによって、転位等の結晶欠陥密度が低い良質の単結晶
半導体層をシリコン基板上にヘテロエピタキシャル成長
させることができるようにしたものである。
ヘテロエピタキシャル成長は、格子定数の異なる基板を
用いてエピタキシャル層を成長させる技術である。 Ｓ
ｉ基板上へのＧａＡｓ層のへテロエピタキシャル成長は
その代表的な例であり、この場合のＳｉ基板としては（
００１）面方位の表面が平坦なものが通常用いられてい
る。しかしながら、ＧａＡｓの格子定数は５．６５３４
人であるのに対してＳｉの格子定数は５．４３０８６人
であり、それらの差は約４％と大きい。このため、Ｓｉ
基板上にＧａＡｓを直接成長させると、このＧａＡｓは
島状に成長し、層状のものは得られない。しかも、この
島状のＧａＡｓ中には、Ｓｉ基板との界面付近に転位等
の結晶欠陥が１０′ｚ個／ ＋ｊｆ程度も存在している
。従って、Ｓｉ基板上に単結晶ＧａＡｓ層を直接成長さ
せることは困難であると言ってよい。
用いてエピタキシャル層を成長させる技術である。 Ｓ
ｉ基板上へのＧａＡｓ層のへテロエピタキシャル成長は
その代表的な例であり、この場合のＳｉ基板としては（
００１）面方位の表面が平坦なものが通常用いられてい
る。しかしながら、ＧａＡｓの格子定数は５．６５３４
人であるのに対してＳｉの格子定数は５．４３０８６人
であり、それらの差は約４％と大きい。このため、Ｓｉ
基板上にＧａＡｓを直接成長させると、このＧａＡｓは
島状に成長し、層状のものは得られない。しかも、この
島状のＧａＡｓ中には、Ｓｉ基板との界面付近に転位等
の結晶欠陥が１０′ｚ個／ ＋ｊｆ程度も存在している
。従って、Ｓｉ基板上に単結晶ＧａＡｓ層を直接成長さ
せることは困難であると言ってよい。
応用物理、第５５巻、第１１号（１９８６）第１０６９
頁から第１０７３頁においては、上述の問題を解決する
ことを目的とする二段階成長法について論じられている
。この二段階成長法によれば、まずＳｉ基板上に非晶質
または多結晶の薄いＧａＡｓ層を成長させた後、これを
熱処理（アニール）することにより固相成長させて単結
晶化し、この単結晶化されたＧａＡｓ層の上に能動層と
なる単結晶ＧａＡｓ層を成長させる。
頁から第１０７３頁においては、上述の問題を解決する
ことを目的とする二段階成長法について論じられている
。この二段階成長法によれば、まずＳｉ基板上に非晶質
または多結晶の薄いＧａＡｓ層を成長させた後、これを
熱処理（アニール）することにより固相成長させて単結
晶化し、この単結晶化されたＧａＡｓ層の上に能動層と
なる単結晶ＧａＡｓ層を成長させる。
〔発明が解決しようとする課題］
しかしながら、上述の二段階成長法により成長された単
結晶ＧａＡｓ層中に存在する転位等の結晶欠陥密度は１
０’個／ＣＩＩＹ程度と依然として亮く、その品質は不
十分である。
結晶ＧａＡｓ層中に存在する転位等の結晶欠陥密度は１
０’個／ＣＩＩＹ程度と依然として亮く、その品質は不
十分である。
従って本発明の目的は、転位等の結晶欠陥密度が低い良
質の単結晶半導体層をシリコン基板上にヘテロエピタキ
シャル成長させることができるヘテロエピタキシャル成
長方法を提供することにある。
質の単結晶半導体層をシリコン基板上にヘテロエピタキ
シャル成長させることができるヘテロエピタキシャル成
長方法を提供することにある。
上記課題を解決するため、本発明のへテロエピタキシャ
ル成長方法は、シリコン基板（１）の表面に凹凸（１ａ
）を形成した後、シリコン基板（１）上にシリコンと異
なる単結晶半導体層（２）を形成するようにしている。
ル成長方法は、シリコン基板（１）の表面に凹凸（１ａ
）を形成した後、シリコン基板（１）上にシリコンと異
なる単結晶半導体層（２）を形成するようにしている。
本発明の原理を第１図に基づき説明する。
第１図に示すように、（００１）面方位のＳｉ基板１の
表面に三角形の断面形状を有する溝１ａを互いに平行に
多数形成することによりグレーティング（回折格子）状
とし、このＳｔ基板ｌ上にＧａＡｓを成長させる場合を
例にとって説明する。ここで、上記溝１ａの内面は（１
１１１面により構成されているものとする。
表面に三角形の断面形状を有する溝１ａを互いに平行に
多数形成することによりグレーティング（回折格子）状
とし、このＳｔ基板ｌ上にＧａＡｓを成長させる場合を
例にとって説明する。ここで、上記溝１ａの内面は（１
１１１面により構成されているものとする。
さて、第１図に示すように、溝１ａが形成された上記Ｓ
ｉ基板１上でＧａＡｓはまず＜ＩＩＮ方向に成長するが
、ある程度の厚さになるとく１１３〉方向の成長も始ま
り、この時点ではこれらの〈１１１〉方向及び＜１１３
＞方向の成長が同時に進行する。このため、この時点に
おける単結晶ＧａＡｓ層２０表面は（ｉｌｌ）面及び（
１１３）面により構成される。さらにＧａＡｓを成長さ
せると〈１１１〉方向の成長は起きなくなり、く１１３
＞方向の成長のみが起きる（第１図において一点鎖線で
示す状態）。その後、さらにＧａＡｓを成長させると、
＜１１３＞方向の成長に加えて（１１５＞方向の成長も
始まり、この時点ではこれらの＜１１３＞方向及びＮ
１５＞方向の成長が同時に進行する。
ｉ基板１上でＧａＡｓはまず＜ＩＩＮ方向に成長するが
、ある程度の厚さになるとく１１３〉方向の成長も始ま
り、この時点ではこれらの〈１１１〉方向及び＜１１３
＞方向の成長が同時に進行する。このため、この時点に
おける単結晶ＧａＡｓ層２０表面は（ｉｌｌ）面及び（
１１３）面により構成される。さらにＧａＡｓを成長さ
せると〈１１１〉方向の成長は起きなくなり、く１１３
＞方向の成長のみが起きる（第１図において一点鎖線で
示す状態）。その後、さらにＧａＡｓを成長させると、
＜１１３＞方向の成長に加えて（１１５＞方向の成長も
始まり、この時点ではこれらの＜１１３＞方向及びＮ
１５＞方向の成長が同時に進行する。
このようにして、単結晶ＧａＡｓ層２は、最初は〈ｌｌ
ｌ〉方向に成長するが、厚さが増大するにつれて〈１１
３＞方向、く１１５＞方向、＜１１７＞方向、−−−−
−−−というように、順次より高指数の方向への成長が
起き、その過程でＳｉ基板１の表面の溝ｌａが埋められ
る。その結果、ＧａＡｓを例えば数μｍ程度に厚く成長
させた段階では、単結晶ＧａＡｓ層２の成長方向は＜０
０１＞方向のみとなり、この単結晶ＧａＡｓ層２０表面
は（００１）面に平行になる。
ｌ〉方向に成長するが、厚さが増大するにつれて〈１１
３＞方向、く１１５＞方向、＜１１７＞方向、−−−−
−−−というように、順次より高指数の方向への成長が
起き、その過程でＳｉ基板１の表面の溝ｌａが埋められ
る。その結果、ＧａＡｓを例えば数μｍ程度に厚く成長
させた段階では、単結晶ＧａＡｓ層２の成長方向は＜０
０１＞方向のみとなり、この単結晶ＧａＡｓ層２０表面
は（００１）面に平行になる。
上述のようにしてＳｉ基板１上に単結晶ＧａＡｓ層２が
成長する場合、最初に成長する単結晶ＧａＡｓ層２中に
はこのＳｉ基板１との界面付近に転位が発生し、その後
の成長でこの転位はこの単結晶ＧａＡｓ層２を貫通する
。しかしながら、この貫通転位は、上述のように成長方
向がより高指数の方向に次々と変わって行く過程で（０
０１）方向から外れた方向、例えばＮ １０＞方向に曲
げられる結果、上層への貫通転位の伝播が抑えられる。
成長する場合、最初に成長する単結晶ＧａＡｓ層２中に
はこのＳｉ基板１との界面付近に転位が発生し、その後
の成長でこの転位はこの単結晶ＧａＡｓ層２を貫通する
。しかしながら、この貫通転位は、上述のように成長方
向がより高指数の方向に次々と変わって行く過程で（０
０１）方向から外れた方向、例えばＮ １０＞方向に曲
げられる結果、上層への貫通転位の伝播が抑えられる。
その結果、最終的に得られる単結晶ＧａＡｓ層２中の転
位等の結晶欠陥密度は低くなる。
位等の結晶欠陥密度は低くなる。
以上述べたことは、Ｓｉ基板１上にＧａＡｓ層以外の単
結晶半導体層をヘテロエピタキシャル成長させる場合に
ついても言えることである。
結晶半導体層をヘテロエピタキシャル成長させる場合に
ついても言えることである。
以上より、上記した手段によれば、転位等の結晶欠陥密
度が低い良質の単結晶半導体層をシリコン基板上にヘテ
ロエピタキシャル成長させることができる。
度が低い良質の単結晶半導体層をシリコン基板上にヘテ
ロエピタキシャル成長させることができる。
〔実施例Ｊ
以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は、Ｓｔ基板上へのＧａＡｓ層のへ
テロエピタキシャル成長に本発明を適用した実施例であ
る。
明する。この実施例は、Ｓｔ基板上へのＧａＡｓ層のへ
テロエピタキシャル成長に本発明を適用した実施例であ
る。
第２図Ａに示すように、まず例えば（００１１面方位の
Ｓｉ基板ｌの表面に例えば三角形の断面形状を有する溝
１ａを互いに平行にかつ等間隔に多数形成してグレーテ
ィング状とする。ここで、上記溝１ａの間隔及び深さは
１００〜１０００人の範囲内の値とするのが好ましく、
具体的にはそれぞれ例えば６００人程度とすることがで
きる。また、上記溝１ａの内面は（１１］、 １面によ
り構成されている。なお、上記グレーティングは、例え
ば従来公知のホログラフィ・バ′ノ露光により形成する
ことができる。
Ｓｉ基板ｌの表面に例えば三角形の断面形状を有する溝
１ａを互いに平行にかつ等間隔に多数形成してグレーテ
ィング状とする。ここで、上記溝１ａの間隔及び深さは
１００〜１０００人の範囲内の値とするのが好ましく、
具体的にはそれぞれ例えば６００人程度とすることがで
きる。また、上記溝１ａの内面は（１１］、 １面によ
り構成されている。なお、上記グレーティングは、例え
ば従来公知のホログラフィ・バ′ノ露光により形成する
ことができる。
次に第２図Ｂに示すように、上述のようにして表面にグ
レーティングが形成された上記５１基板１上に例えば有
機金属化学気相成長（ＭＯＣＶＤ）法により水素（■］
２）またはアルシン（Ａｓ Ｈ３）ガス雰囲気中で例え
ば成長温度４１０°Ｃで例えば厚さ２００人程度の非晶
質ＧａＡｓ層３を形成する。
レーティングが形成された上記５１基板１上に例えば有
機金属化学気相成長（ＭＯＣＶＤ）法により水素（■］
２）またはアルシン（Ａｓ Ｈ３）ガス雰囲気中で例え
ば成長温度４１０°Ｃで例えば厚さ２００人程度の非晶
質ＧａＡｓ層３を形成する。
次に、例えば７２０°Ｃでアニールを行うことにより上
記非晶質ＧａＡｓ層３を固相成長させて単結晶化し、単
結晶ＧａＡｓ層（図示せず）を形成する。この単結晶Ｇ
ａＡｓ層中の転位等の結晶欠陥密度は例えば１０’個／
ｃｄ程度以上と高い。
記非晶質ＧａＡｓ層３を固相成長させて単結晶化し、単
結晶ＧａＡｓ層（図示せず）を形成する。この単結晶Ｇ
ａＡｓ層中の転位等の結晶欠陥密度は例えば１０’個／
ｃｄ程度以上と高い。
次に、上記単結晶ＧａＡｓ層の上に例えば１述と同様な
ＭＯＣＶＤ法により例えば７５０〜７７０’Ｃ程度の成
長温度でさらにＧａＡｓを成長させる。その結果、第２
図Ｃに示すように、単結晶ＧａＡｓ層２が形成される。
ＭＯＣＶＤ法により例えば７５０〜７７０’Ｃ程度の成
長温度でさらにＧａＡｓを成長させる。その結果、第２
図Ｃに示すように、単結晶ＧａＡｓ層２が形成される。
この場合、既に述べたように、ＧａＡｓは最初は（１１
１＞方向に成長するが、ある程度の厚さになるとＨ１３
＞方向の成長も始まる。
１＞方向に成長するが、ある程度の厚さになるとＨ１３
＞方向の成長も始まる。
なお、第２図Ｃにおいては、非晶質ＧａＡｓ層２を単結
晶化することにより形成された単結晶ＧａＡｓ層の表面
を一点鎖線で示した。この時点におけるこの単結晶Ｇａ
Ａｓ層２中の結晶欠陥密度も例えば１０”個／４程度で
ある。
晶化することにより形成された単結晶ＧａＡｓ層の表面
を一点鎖線で示した。この時点におけるこの単結晶Ｇａ
Ａｓ層２中の結晶欠陥密度も例えば１０”個／４程度で
ある。
その後、さらにＧａＡｓを成長させると、く１１５〉方
向、（１１７＞方向、−・−・というように順次より高
指数の方向の成長が起き、最終的には＜ｏｏｉ＞方向に
のみ成長が起きる。その結果、ＧａＡｓを数μｍ程度（
例えば３．５μｍ程度）に厚く成長させた時点では、第
２図りに示すように、単結晶ＧａＡｓ層２の表面は（０
０１）面に平行となり、完全に平坦化される。
向、（１１７＞方向、−・−・というように順次より高
指数の方向の成長が起き、最終的には＜ｏｏｉ＞方向に
のみ成長が起きる。その結果、ＧａＡｓを数μｍ程度（
例えば３．５μｍ程度）に厚く成長させた時点では、第
２図りに示すように、単結晶ＧａＡｓ層２の表面は（０
０１）面に平行となり、完全に平坦化される。
本実施例によれば、非晶質ＧａＡｓ層３の単結晶化によ
り最初に形成された単結晶ＧａＡｓ層中の貫通転位は、
上述の成長過程で＜００１＞方向から外れた方向に曲げ
られる結果、上記単結晶ＧａＡｓ層上にＧａＡｓがさら
に成長する際にこの下層の単結晶ＧａＡｓ層中の貫通転
位が上層へ伝播するのを抑えることができる。このため
、最終的に得られる単結晶ＧａＡｓ層２中の貫通転位の
数は最初に比べて減少し、従ってこの単結晶ＧａＡｓ層
２中の転位等の結晶欠陥密度を例えば１０７個／ ｃｄ
程度に低くすることができる。これによって、転位等の
結晶欠陥密度が低い良質の単結晶ＧａＡｓ層２をＳｔ基
板１上にヘテロエピタキシャル成長させることができる
。
り最初に形成された単結晶ＧａＡｓ層中の貫通転位は、
上述の成長過程で＜００１＞方向から外れた方向に曲げ
られる結果、上記単結晶ＧａＡｓ層上にＧａＡｓがさら
に成長する際にこの下層の単結晶ＧａＡｓ層中の貫通転
位が上層へ伝播するのを抑えることができる。このため
、最終的に得られる単結晶ＧａＡｓ層２中の貫通転位の
数は最初に比べて減少し、従ってこの単結晶ＧａＡｓ層
２中の転位等の結晶欠陥密度を例えば１０７個／ ｃｄ
程度に低くすることができる。これによって、転位等の
結晶欠陥密度が低い良質の単結晶ＧａＡｓ層２をＳｔ基
板１上にヘテロエピタキシャル成長させることができる
。
本実施例により得られる良質な単結晶ＧａＡｓ層２を能
動層として用いることにより、高速半導体素子等の高性
能の半導体素子の作製が可能となる。
動層として用いることにより、高速半導体素子等の高性
能の半導体素子の作製が可能となる。
また、この高速半導体素子と光半導体素子とのモノリシ
ック化により、高性能の光電子集積回路（ＯＥＩＣ）の
実現が可能となる。
ック化により、高性能の光電子集積回路（ＯＥＩＣ）の
実現が可能となる。
以上、本発明の一実施例について具体的に説明したが、
本発明は上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
本発明は上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例においては、Ｓｉ基板１の表面に
三角形の断面形状を有する溝１ａを等間隔に多数形成し
てグレーティング状としているが、例えば各溝１ａの間
に平坦部を残すことも可能であるし、各溝１ａの断面形
状を三角形以外の形状とすることも可能である。より一
般的には、Ｓｉ基板１の表面に凹凸を形成しておけば良
い、また、この溝１ａの内面は必ずしも＜１１１＞面に
より構成されている必要はない。さらに、非晶質ＧａＡ
ｓ層３の代わりに多結晶のＧａＡｓ層を用いることも可
能である。さらにまた、単結晶ＧａＡｓ層２の成長は必
ずしも上述の実施例のように二段階成長法により行う必
要はない、また、上述の実施例で用いたＭＯＣＶＤ法の
代わりに分子線エピタキシー（ＭＢＥ）法を用いること
も可能である。
三角形の断面形状を有する溝１ａを等間隔に多数形成し
てグレーティング状としているが、例えば各溝１ａの間
に平坦部を残すことも可能であるし、各溝１ａの断面形
状を三角形以外の形状とすることも可能である。より一
般的には、Ｓｉ基板１の表面に凹凸を形成しておけば良
い、また、この溝１ａの内面は必ずしも＜１１１＞面に
より構成されている必要はない。さらに、非晶質ＧａＡ
ｓ層３の代わりに多結晶のＧａＡｓ層を用いることも可
能である。さらにまた、単結晶ＧａＡｓ層２の成長は必
ずしも上述の実施例のように二段階成長法により行う必
要はない、また、上述の実施例で用いたＭＯＣＶＤ法の
代わりに分子線エピタキシー（ＭＢＥ）法を用いること
も可能である。
さらに、上述の実施例においては、Ｓｉ基板上へのＧａ
Ａｓ層のへテロエピタキシャル成長に本発明を適用した
場合について説明したが、本発明は、ＧａＡｓ以外の単
結晶半導体層をＳｉ基板上にヘテロエピタキシャル成長
させる場合に適用することも可能である。
Ａｓ層のへテロエピタキシャル成長に本発明を適用した
場合について説明したが、本発明は、ＧａＡｓ以外の単
結晶半導体層をＳｉ基板上にヘテロエピタキシャル成長
させる場合に適用することも可能である。
以上述べたように、本発明によれば、シリコン基板の表
面に凹凸を形成した後、上記シリコン基板上にシリコン
と異なる単結晶半導体層を形成するようにしているので
、単結晶半導体層の成長過程で下層から上層への貫通転
位の伝播を抑えることができ、これによって転位等の結
晶欠陥密度が低い良質の単結晶半導体層をシリコン基板
上にヘテロエピタキシャル成長させることができる。
面に凹凸を形成した後、上記シリコン基板上にシリコン
と異なる単結晶半導体層を形成するようにしているので
、単結晶半導体層の成長過程で下層から上層への貫通転
位の伝播を抑えることができ、これによって転位等の結
晶欠陥密度が低い良質の単結晶半導体層をシリコン基板
上にヘテロエピタキシャル成長させることができる。
第１図は本発明の詳細な説明するための断面図、第２図
Ａ〜第２図りは本発明の一実施例によるヘテロエピタキ
シャル成長方法を工程順に説明するための断面図である
。 図面における主要な符号の説明 １：Ｓｉ基板、 １ａ：溝、 ２：単結晶ＧａＡｓ層
、３：非晶１ｊＧａＡｓ層。 代理人 弁理士 杉 浦 正 知 一９Ｓ２イそ４夕１］ 第２図Ａ −１（ｊンシ）？イタ１１ 第２図Ｂ 一瞥克例 １ 第２図Ｃ ↑ 一゛１艮ミｙ色イタ・） １第２図Ｄ
Ａ〜第２図りは本発明の一実施例によるヘテロエピタキ
シャル成長方法を工程順に説明するための断面図である
。 図面における主要な符号の説明 １：Ｓｉ基板、 １ａ：溝、 ２：単結晶ＧａＡｓ層
、３：非晶１ｊＧａＡｓ層。 代理人 弁理士 杉 浦 正 知 一９Ｓ２イそ４夕１］ 第２図Ａ −１（ｊンシ）？イタ１１ 第２図Ｂ 一瞥克例 １ 第２図Ｃ ↑ 一゛１艮ミｙ色イタ・） １第２図Ｄ
Claims (1)
- シリコン基板の表面に凹凸を形成した後、上記シリコ
ン基板上にシリコンと異なる単結晶半導体層を形成する
ようにしたことを特徴とするヘテロエピタキシャル成長
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143929A JP2687445B2 (ja) | 1988-06-11 | 1988-06-11 | ヘテロエピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143929A JP2687445B2 (ja) | 1988-06-11 | 1988-06-11 | ヘテロエピタキシャル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01312821A true JPH01312821A (ja) | 1989-12-18 |
| JP2687445B2 JP2687445B2 (ja) | 1997-12-08 |
Family
ID=15350369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63143929A Expired - Fee Related JP2687445B2 (ja) | 1988-06-11 | 1988-06-11 | ヘテロエピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687445B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302232A (en) * | 1992-01-31 | 1994-04-12 | Fujitsu Limited | (111) Group II-VI epitaxial layer grown on (111) silicon substrate |
| US5500389A (en) * | 1993-12-03 | 1996-03-19 | Electronics & Telecommunications Research Institute | Process for formation for hetero junction structured film utilizing V grooves |
| JP2006196631A (ja) * | 2005-01-13 | 2006-07-27 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US10459133B1 (en) * | 2018-04-26 | 2019-10-29 | Hewlett Packard Enterprise Development Lp | Grating with plurality of layers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281415A (ja) * | 1986-05-30 | 1987-12-07 | Nippon Telegr & Teleph Corp <Ntt> | 基板上に異種材料結晶膜を成長させる方法 |
| JPS6428808A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Method for growing epitaxial thin film crystal |
| JPH01170015A (ja) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | エピタキシャル成長方法 |
-
1988
- 1988-06-11 JP JP63143929A patent/JP2687445B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281415A (ja) * | 1986-05-30 | 1987-12-07 | Nippon Telegr & Teleph Corp <Ntt> | 基板上に異種材料結晶膜を成長させる方法 |
| JPS6428808A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Method for growing epitaxial thin film crystal |
| JPH01170015A (ja) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | エピタキシャル成長方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302232A (en) * | 1992-01-31 | 1994-04-12 | Fujitsu Limited | (111) Group II-VI epitaxial layer grown on (111) silicon substrate |
| US5394826A (en) * | 1992-01-31 | 1995-03-07 | Fujitsu Limited | Method of (111) group II-VI epitaxial layer grown on (111) silicon substrate |
| US5500389A (en) * | 1993-12-03 | 1996-03-19 | Electronics & Telecommunications Research Institute | Process for formation for hetero junction structured film utilizing V grooves |
| JP2006196631A (ja) * | 2005-01-13 | 2006-07-27 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US10459133B1 (en) * | 2018-04-26 | 2019-10-29 | Hewlett Packard Enterprise Development Lp | Grating with plurality of layers |
| US10795084B2 (en) | 2018-04-26 | 2020-10-06 | Hewlett Packard Enterprise Development Lp | Grating with plurality of layers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2687445B2 (ja) | 1997-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424243A (en) | Method of making a compound semiconductor crystal-on-substrate structure | |
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| JPS6012724A (ja) | 化合物半導体の成長方法 | |
| US5356510A (en) | Method for the growing of heteroepitaxial layers | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| CN1248288C (zh) | 制造氮化镓半导体层和相关结构的方法 | |
| US5279687A (en) | Preparing substrates by annealing epitaxial layers in the form of nesas and substrates so prepared | |
| JPH03160714A (ja) | 半導体装置及びその製造方法 | |
| JPH01312821A (ja) | ヘテロエピタキシャル成長方法 | |
| JPH04260321A (ja) | ヘテロエピタキシャル層の成長法 | |
| JP2000012467A (ja) | ＧａＡｓ層の形成方法 | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH04186824A (ja) | 半導体基板およびその製造方法 | |
| JP4747319B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| JPH01291420A (ja) | 半導体基板の製造方法 | |
| JP2727564B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
| JPS61241911A (ja) | 化合物半導体装置 | |
| JPH06232045A (ja) | 結晶基板の製造方法 | |
| JPS63192227A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| JPH01293611A (ja) | ヘテロエピタキシャル成長方法 | |
| JPS63281420A (ja) | 化合物半導体基板の製造方法 | |
| JPH033363A (ja) | 半導体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |