JPH03160714A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH03160714A
JPH03160714A JP1299758A JP29975889A JPH03160714A JP H03160714 A JPH03160714 A JP H03160714A JP 1299758 A JP1299758 A JP 1299758A JP 29975889 A JP29975889 A JP 29975889A JP H03160714 A JPH03160714 A JP H03160714A
Authority
JP
Japan
Prior art keywords
gaas
layer
crystal
crystal layer
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1299758A
Other languages
English (en)
Inventor
Kanetake Takasaki
高崎　金剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1299758A priority Critical patent/JPH03160714A/ja
Priority to US07/615,970 priority patent/US5107317A/en
Priority to DE69012520T priority patent/DE69012520T2/de
Priority to EP90312664A priority patent/EP0430562B1/en
Publication of JPH03160714A publication Critical patent/JPH03160714A/ja
Priority to US07/814,157 priority patent/US5183778A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体装置及びその製造方法に係り、特にシリコン（Ｓ
ｉ）基板上に砒化ガリウム（ＧａＡｓ）結晶薄膜及びそ
の形成方法に関し、 Ｓｉ基根上に戒長させたＧａＡｓ結晶に発生する欠陥の
密度〈結晶欠陥密度）をＩＸＩＯ’／ｃｎｆ以下に減少
させるための半導体装置及びその製造方法を提供するこ
とを目的とし、 シリコン層（１）を第１層としＧａＡｓ又はＧａＡｓを
含む化合物からなる結晶層（３）を第２層としてＩヱる
半導体装置において、前記第２層の結晶層（３）の中間
にゲルマニウム（Ｇｅ）を含む結晶層（４）を設けてな
ることを構或とする。
〔産業上の利用分野〕
本発明は半導体装置及びその製造方法に係り、特にシリ
コン（Ｓｉ）基板上に砒化ガリウム（ＧａＡｓ　）結晶
薄膜及びその形成方法に関する。
ＧａＡｓはＳ１に比較し、高速動作が可能であり、ＬＥ
Ｄ，レーザー等に使用し得る発光機能を有するため、そ
の有用性が広く認識されてはいるが大口径基板（ウエハ
ー）は得られにくく、また機械的な強度も乏しいために
実用化の面からＳ１に大きく遅れをとっている。そこで
大口径基板が得やすく機械的強度の面でも浸れた３１基
板上にＧａＡｓを戊長し、そこにデバイスを形成しよう
とする試みが最近活発になって来た。
〔従来の技術〕
３１基板上にＧａＡｓを形成するためにはＳｉ基板の表
面にＧａＡｓと格子定数の近いＧｅからなるバッファ層
を形成し、その上にＧａＡｓを形成する方法が知られて
いる。
また第４図に示すようにＳｉ基板１上に直接ＧａＡｓ結
晶層２を形成した場合には、その界面で格子定数や熱膨
張係数の違いから多くの欠陥５例えば歪み、転位等が存
在し、その欠陥が上記迄伝わり良好な電気的特性が得ら
れないことからそのＧａＡｓ結晶層に存在する約１０’
〜１０’／ｃｍの結晶欠陥を直接低減することも考えら
れている。それを実現するため例えばＳｉ基板上にＧａ
Ａｓ結晶を戊長させた後、例えば２００℃で１０分、続
いて８００℃で１０分の熱処理を何回か繰り返す熱サイ
クルアニールを実施したり、または所望の厚さの半分程
度或長した後、上記熱サイクルアニールを行い引き続き
ＧａＡｓ結晶或長を行っていた。
Ｃ発明が解決しようとする課題〕 Ｓｉ基板上にＧｅからなるバッファ層を形成した場合に
は、Ｓｉ　とＧｅとの格子定数の違い（約４％）から、
Ｓｉ　とＧｅとの界面で転位などが発生し易＜　、Ｇａ
Ａｓの結晶欠陥密度をＩ　ＸＩＯ８／ｃｒｄ以下にする
ことが困難であった。
また、上記のような熱サイクルアニールによるＧａＡｓ
結晶欠陥の低減法であっても、素子特性に影響を与えな
い結晶欠陥密度てあるＩ　ＸＩＯ６／ｃｒｌ程度にまで
下げることは困難であった。
本発明はＳｉ基板上に或長させたＧａＡｓ結晶に発生す
る欠陥の密度（結晶欠陥密度）をＩ　ＸＩＯ６／ｃｄ以
下に減少させるための半導体結晶及びその製造方法を提
供することを目的とする。
〔課題を解決するための手段〕
上記課題は本発明によれば シリコン層（１）を第１層としＧａＡｓ又はＧａＡｓを
含む化合物からなる結晶層（３）を第２層としてなる半
導体装置において、前記第２層の結晶層（３）の中間層
にゲルマニウム（Ｇｅ）を含む結晶層（４）を設けてな
ることを特徴とする半導体装置によって解決される。
更に上記課題は本発明によれば シリコン層（１）上にＧａＡｓ又はＧａＡｓを含む化合
物の結晶層（３）を形成する工程、 該シリコン層（１）上にＧａＡｓ又はＧａＡｓを含む第
１の化合物の結晶層（３ａ）を形成する工程、該第１の
化合物の結晶層（３ａ）上にゲルマニウム（Ｇｅ）を含
む結晶層（４）を形成する工程、該Ｇｅを含む結晶層（
４）上にＧａＡｓ又はＧａＡｓを含む第２の化合物の結
晶層（３ｂ）を形成する工程、 を含むことを特徴とする半導体装置の製造方法によって
解決される。
〔作　用〕
本発明では、Ｓｉ基板上のＧａＡｓを含む層中にＧｅを
含む層が介在している。一例としてＧｅ単結晶層をＧａ
Ａｓ中に介在させた場合を説明する。ＧａＡｓとＧｅと
では、結晶構造が異なる（ＧａＡｓは、Ｚｉｎｃｂｌｅ
ｎｄｅｓ　ｔｒｕｃｔｕｒｅ，　　Ｇｅ　はＤｉａｍｏ
ｎｄ　ｓｔｒｕｃｔｕｒｅ）ことから、下層から受け継
がれた欠陥の転位が表面（垂直方向）に向わず、横方向
（水平方向）に曲げられる、いわゆるブロッキング効果
が生じる。
これによって、Ｇｅ層の表面には下層からの欠陥が殆ん
ど出現しない。
そして、ＧａＡｓとＧｅは格子定数が近似している（Ｇ
ａＡｓの格子定数は約５．６５３人、Ｇｅの格子定数は
約５．６５８人＝約０．０９％の違い〉ことから、Ｇａ
ＡｓとＧｅとの界面で新たな欠陥が発生することは殆ん
ど無い。本発明では、上記２つの効果（プロッ？ング効
果、Ｇｅ　−ＧａＡｓ間の新たな欠陥の防止）によって
、Ｇｅ上のＧａＡｓは下層からの欠陥を殆んど受け継ぐ
こと無く戊長ずることが可能になる。
本発明で用いるＧａＡｓに代わる化合物としてはＧｅと
格子定数かは＼等しいＡＩＧａＡｓ　．　ＩｎＧａＡｓ
　．　ＧａＡｓＰ　，ｌｎＧａＡｓＰ等が好ましい。
またＧａＡｓ　（又はＧａＡｓを含む化合物）結晶中の
Ｇｅ介在層の厚さは５０ないし２０００人とするがＧｅ
介在層上に形成されるＧａＡｓ結晶中に発生する欠陥密
度が少ないために好ましい。同様にＧｅ介在層中（中間
層）の上、下それぞれのＧａＡｓ結晶層の厚さは１ない
し３■■■とするのが最も好ましいがこれに限られるも
のではない。また、Ｇｅ介在層の代わりに、ＳｉＧｅな
どＧｅを含む結晶性の層を使用しても、同様の効果を得
ることができる。
〔実施例〕
以下本発明の実施例を図面に基づいて説明する。
第１図は本発明の１実施例を示す模式断面図である。
第１図においてＳｉ基板（ウェハー）１の（１００）面
上に膜厚約１．５μの下層ＧａＡｓ結晶層３ａ１膜厚約
１０００人のＧｅ結晶層４そして、更にその上に膜厚約
１．５ｔｌｍの上層ＧａＡｓ結晶層３ｂが設けてある。
第１図の下層ＧａＡｓ結晶層３ａに発生している欠陥（
転位）５はＧｅ結晶層４で消失吸収され１部のみ伝播さ
れその欠陥５は上層ＧａＡｓ結晶層３ｂに至っては更に
減少しているのがわかる。
第２図はＧｅの下層及び上層のＧａＡｓ結晶を約１．５
一の厚さに或長させた際のＧｅの膜厚と上層のＧａＡｓ
結晶層の欠陥密度との関係を示す図である。
第２図からＧｅの結晶層の厚さは５ｏないし２０００人
において欠陥密度がＩＸＩＯ６／ｃｄとより低くなるこ
とがわかる。
一方、第３図は５００人の厚さにＧｅ結晶層を形威した
際の下層ＧａＡｓの膜厚と上層のＧａＡｓの欠陥密度と
の関係を示す図である。
第３図から下層ＧａＡｓ層が約１ないし３ＪＭの時に上
層のＧａＡｓ欠陥密度が１×ｌｏ６／ｃ［Ｉ！とより低
くなっているのがわかる。
以下第ｌ図の結晶層の製造方法を説明する。
まずＳｉ基板１（７）（１００）面上１：：　ＭＯＣＶ
Ｄ　＜有機金属化学気相成長）法によりトリメチルガリ
ウム（ＴＭＧ）、アルシン（ＡＳＨ３）を反応ガスとし
て、戊長温度約７００℃或長時間約３０分、或長圧力約
７５ｔｏｒｒで下層ＧａＡｓ結晶層３ａを約１．５Ｒの
厚さに或長させる。次に同じＭＯＣＶＤ装置を用いてゲ
ルマン（Ｇｅｌ２）と水素（Ｈ２）を反応ガスとして、
或長温度約４００℃、或長時間約１０分、或長圧力約７
５ｔｏｒｒで約１０００人の厚さに或長させる。その後
再び上記ＧａＡｓ結晶層３ａと同様の製造方法で上層Ｇ
ａＡｓ結晶層３ｂを約１．５μの厚さに或長させる。本
実施例ではＭＯＣＶＤ法によりＧａＡｓ，　Ｇｅを或長
させたがＭＢＥ（分子線エビタキシャル或長〉法によっ
ても或長させることが出来る。
〔発明の効果〕
以上説明したように本発明によれば中間にＧｅ結晶層を
介在させることによりＳｉ基板上に形成されたＧａＡｓ
絋晶層の欠陥を減少させることが可能になる。このこと
によりＧｅ上のＧａＡｓ結晶性そのものが向上し、形成
されるデバイスの諸特性の向上に寄与することができる
。
【図面の簡単な説明】
第１図は本発明の１実施例を示す模式断面図であり、 第２図はＧｅの下層及び上層のＧａＡｓ結晶を約１．５
−の厚さに或長させた際のＧｅの膜厚と上層のＧａＡｓ
結晶層の欠陥密度との関係を示す図であり、第３図は５
００人の厚さにＧｅ結晶層を形成した際の下層ＧａＡｓ
の膜厚と上層のＧａＡｓの欠陥密度との関係を示す図で
あり、 第４図従来技術を説明する模式断面図である。 ■・・・シリコン（Ｓｉ）基板、 ２・・・ＧａＡｓ結晶層、　　　　３ａ・・・下層Ｇａ
Ａｓ結晶層、３ｂ・・・上層ＧａＡｓ結晶層、４・・・
Ｇｅ結晶層、５・・・転位（欠陥〉。 １・・・Ｓ｛基板　　　　　　　４・・・Ｇｅ結晶層３
ｏ・・・Ｔ層ＧａＡｓ結晶層　　　５・・・欠陥（転位
）３ｂ・・・上層ＧａＡｓ結晶層 実施例 第１図 １０ ５０ １００１０００２■刃 Ｇｅ膜厚（Ｘ） １２ 下層ＧａＡｓ膜厚（，ｕｍ） （Ｇｅｌｔｌ厚５００人） ＄３図 ヘ 〕・・・５１基板 ２・・・ＧａＡｓ結晶層 ５・・・欠陥（転位） 従来例

Claims (1)

  1. 【特許請求の範囲】 １、シリコン層（１）を第１層としＧａＡｓ又はＧａＡ
    ｓを含む化合物からなる結晶層（３）を第２層としてな
    る半導体装置において、 前記第２層の結晶層（３）の中間にゲルマニウム（Ｇｅ
    ）を含む結晶層（４）を設けてなることを特徴とする半
    導体装置。 ２、シリコン層（１）上にＧａＡｓ又はＧａＡｓを含む
    化合物の結晶層（３）を形成する工程、 該シリコン層（１）上にＧａＡｓ又はＧａＡｓを含む第
    １の化合物の結晶層（３ａ）を形成する工程、該第１の
    化合物の結晶層（３ａ）上にゲルマニウム（Ｇｅ）を含
    む結晶層（４）を形成する工程、該Ｇｅを含む結晶層（
    ４）上にＧａＡｓ又はＧａＡｓを含む第２の化合物の結
    晶層（３ｂ）を形成する工程、 を含むことを特徴とする半導体装置の製造方法。
JP1299758A 1989-11-20 1989-11-20 半導体装置及びその製造方法 Pending JPH03160714A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1299758A JPH03160714A (ja) 1989-11-20 1989-11-20 半導体装置及びその製造方法
US07/615,970 US5107317A (en) 1989-11-20 1990-11-20 Semiconductor device with first and second buffer layers
DE69012520T DE69012520T2 (de) 1989-11-20 1990-11-20 Halbleiterheterostruktur und Verfahren zu ihrer Herstellung.
EP90312664A EP0430562B1 (en) 1989-11-20 1990-11-20 Semiconductor heterostructure and method of producing the same
US07/814,157 US5183778A (en) 1989-11-20 1991-12-30 Method of producing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1299758A JPH03160714A (ja) 1989-11-20 1989-11-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH03160714A true JPH03160714A (ja) 1991-07-10

Family

ID=17876621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1299758A Pending JPH03160714A (ja) 1989-11-20 1989-11-20 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US5107317A (ja)
EP (1) EP0430562B1 (ja)
JP (1) JPH03160714A (ja)
DE (1) DE69012520T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258182A (ja) * 1991-02-12 1992-09-14 Mitsubishi Electric Corp 半導体発光装置
CA2062134C (en) * 1991-05-31 1997-03-25 Ibm Heteroepitaxial layers with low defect density and arbitrary network parameter
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5326721A (en) * 1992-05-01 1994-07-05 Texas Instruments Incorporated Method of fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer
US5488350A (en) * 1994-01-07 1996-01-30 Michigan State University Diamond film structures and methods related to same
US5474808A (en) * 1994-01-07 1995-12-12 Michigan State University Method of seeding diamond
US5548128A (en) * 1994-12-14 1996-08-20 The United States Of America As Represented By The Secretary Of The Air Force Direct-gap germanium-tin multiple-quantum-well electro-optical devices on silicon or germanium substrates
US6211560B1 (en) 1995-06-16 2001-04-03 The United States Of America As Represented By The Secretary Of The Air Force Voltage tunable schottky diode photoemissive infrared detector
KR100537349B1 (ko) 1996-06-26 2006-02-28 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 발광 변환 소자를 포함하는 발광 반도체 소자
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
JP3268731B2 (ja) 1996-10-09 2002-03-25 沖電気工業株式会社 光電変換素子
JP3681236B2 (ja) * 1996-10-28 2005-08-10 沖電気工業株式会社 半導体装置
US6082200A (en) * 1997-09-19 2000-07-04 Board Of Trustees Operating Michigan State University Electronic device and method of use thereof
US20050196925A1 (en) * 2003-12-22 2005-09-08 Kim Sang H. Method of forming stress-relaxed SiGe buffer layer
US7902046B2 (en) * 2005-09-19 2011-03-08 The Board Of Trustees Of The Leland Stanford Junior University Thin buffer layers for SiGe growth on mismatched substrates
KR20120047583A (ko) * 2010-11-04 2012-05-14 삼성전자주식회사 태양 전지 및 이의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421294A (en) * 1977-07-19 1979-02-17 Mitsubishi Electric Corp Avalanche photo diode
JPS55118627A (en) * 1979-03-06 1980-09-11 Futaba Corp Compound semiconductor wafer and its manufacturing method
US4400221A (en) * 1981-07-08 1983-08-23 The United States Of America As Represented By The Secretary Of The Air Force Fabrication of gallium arsenide-germanium heteroface junction device
JPS61189621A (ja) * 1985-02-18 1986-08-23 Sharp Corp 化合物半導体装置
US4716445A (en) * 1986-01-17 1987-12-29 Nec Corporation Heterojunction bipolar transistor having a base region of germanium
US4872040A (en) * 1987-04-23 1989-10-03 International Business Machines Corporation Self-aligned heterojunction transistor
JP2716136B2 (ja) * 1988-01-14 1998-02-18 日本電気株式会社 半導体装置
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure

Also Published As

Publication number Publication date
DE69012520D1 (de) 1994-10-20
US5107317A (en) 1992-04-21
DE69012520T2 (de) 1995-02-02
EP0430562B1 (en) 1994-09-14
EP0430562A1 (en) 1991-06-05

Similar Documents

Publication Publication Date Title
JPH03160714A (ja) 半導体装置及びその製造方法
JPH01289108A (ja) ヘテロエピタキシャル成長方法
JPH0794420A (ja) 化合物半導体結晶基板の製造方法
US5252173A (en) Process for growing semiconductor layer on substrate
JPH02237021A (ja) 半導体装置の製造方法
JPH0752713B2 (ja) 化合物半導体の成長方法
US5183778A (en) Method of producing a semiconductor device
JPH04186824A (ja) 半導体基板およびその製造方法
JPH0342818A (ja) 化合物半導体装置とその製造方法
JPH02303118A (ja) 半導体結晶成長方法
JP2001126985A (ja) 化合物半導体基板
JPH05267175A (ja) 化合物半導体基板
JPH04182386A (ja) エピタキシャル成長基板サセプタ
JP2706592B2 (ja) 結晶基板の製造方法
JP3107646U (ja) 化合物半導体エピタキシャルウエハ
JPH0645249A (ja) ＧａＡｓ層の成長方法
JPH07273025A (ja) 半導体基板
JPH01312821A (ja) ヘテロエピタキシャル成長方法
JPH0536605A (ja) 化合物半導体基板の製造方法
JPS61284913A (ja) ＧａＡｓの選択エピタキシヤル成長方法
JPS63194322A (ja) 化合物半導体基板
JPH01123410A (ja) 化合物半導体基板及びその製造方法
JPH01184815A (ja) 半導体ウエハ及びその製造方法
JPH0425135A (ja) 半導体基板
JPH0737806A (ja) 半導体薄膜成長方法