JP3681236B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3681236B2 JP3681236B2 JP28552896A JP28552896A JP3681236B2 JP 3681236 B2 JP3681236 B2 JP 3681236B2 JP 28552896 A JP28552896 A JP 28552896A JP 28552896 A JP28552896 A JP 28552896A JP 3681236 B2 JP3681236 B2 JP 3681236B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- semiconductor layer
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 85
- 150000001875 compounds Chemical class 0.000 claims description 59
- 238000009792 diffusion process Methods 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 29
- 238000000926 separation method Methods 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 21
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 113
- 239000011229 interlayer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びこの装置に用いる半導体素子に関するものである。
【０００２】
【従来の技術】
半導体装置として、例えば文献Ｉ（光プリンタの設計、トリケップスＷＳ６、昭和６０年、ｐ．１２１〜１２６）に開示されているような発光ダイオード（ＬＥＤ）アレイがある。図６を参照して、従来のＬＥＤアレイの構造につき簡単に説明する。
【０００３】
従来のＬＥＤアレイ５０は、ｎ型ＧａＡｓ基板５１上にｎ型ＧａＡｓＰ層５２、開口部５５を有する拡散マスク５４を順次設けている。また、このＬＥＤアレイ５０は、開口部５５に露出しているｎ型ＧａＡｓＰ層５２の表面にｐ型拡散領域５６を設けている。
【０００４】
また、拡散マスク５４の表面及びｐ型拡散領域５６の面には、ｐ型電極５８を延在させて配設されている。一方、基板５１の裏面にはｎ型電極６０を設けている。
【０００５】
また、基板５１、すなわちウエーハをダイシングにより切り出された１つのチップ内にはＬＥＤアレイの発光部（ｐ型拡散領域）５６が横方向へ一列に配設されている。そして、ｐ型電極５８と拡散領域５６とは、電極配線を介して電気的に接続されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のＬＥＤアレイ５０は、ＬＥＤアレイの電極及び電極配線に注目して見ると、
▲１▼特に１２００ＤＰＩのような高密度ＬＥＤアレイを形成する場合、従来のように拡散領域に接続されている電極パッド（ボンディングパッドともいう。）とＬＥＤとを１対１にして配設したのでは、電極パッドの配線密度が高くなり、ｎ型ＧａＡｓＰ層５２の表面に電極配線を形成することが困難となる。
【０００７】
▲２▼また、ｐ型電極パッドの密度が高くなると、電極パッドの大きさも小型化せざるを得なくなり、ボンデイングワイヤ等による電極パッドとドライバＩＣとの接続が困難になる
という問題があった。
【０００８】
そこで、従来より高精細化電極配線が可能な半導体装置及びそれに用いる半導体素子の実現が望まれていた。
【０００９】
【課題を解決するための手段】
この発明の半導体装置によれば、下地上に、この下地と熱膨張係数の異なる材質からなる第１導電型の第１化合物半導体層と、第１化合物半導体層中に発光あるいは受光層として設けられた複数の第２導電型の拡散領域と、第１化合物半導体層と電気的に接続された第１導電型用電極と、複数の第２導電型の拡散領域と電気的に接続されている第２導電型用電極とを具え、第１導電型用電極と第２導電型用電極とは下地の表面に対して同じ側に配置され、第１化合物半導体層はそれぞれ同数の複数の第２導電型の拡散領域を含むブロック領域に分離される半導体装置において、下地と第１化合物半導体層との間に設けられたノンドープの半絶縁性化合物半導体層と、第１化合物半導体層から半絶縁性化合物半導体層の表面中に達して、ブロック領域の分離を行うための複数の分離領域と、各ブロック領域から１つずつ選ばれた拡散領域に対して共通の１つの電極配線が対応する関係で、全てのブロック領域内の拡散領域に対して電極を介して接続された複数の電極配線とを備え、半絶縁性化合物半導体層は、下地と第１化合物半導体層との熱膨張係数の違いによる応力を緩和するバッファ層を兼ねる材料で形成してある。
【００１０】
この発明では、半導体装置に、下地上に設けた半絶縁性化合物半導体層と拡散領域を含むブロック領域に分離するための分離領域とを設けているので、第１化合物半導体層を複数のブロック領域に分離・分割することができる。また、各ブロック領域内の１つずつ選ばれた拡散領域は、第２導電型電極、例えばｐ型電極を介して共通の１つの電極配線に接続されているので、従来のように拡散領域と同数の電極配線を設ける必要がなくなり、したがって、従来に比べ、電極配線数を低減することができる。このため、ｐ型電極用電極パッドも電極配線の個数だけ設ければ良いので、電極パッド数も従来に比べ、大幅に低減できる。例えば、１チップのＬＥＤアレイが１２個の拡散領域により構成されている場合を想定する。今、１つのブロック領域に拡散領域を４個ずつ配設したとすれば、各ブロック領域の１つの拡散領域はｐ型電極を介して共通の電極配線に接続されているので、ドライバーＩＣへ接続するための電極パッド数は、（１つのブロック領域の拡散領域の個数）／（１チップの拡散領域の個数）＝４／１２、すなわち、従来の１／３に低減できる。
【００１１】
したがって、ｐ型電極の配線密度が高くなっても、電極パッド数を低減することができるので、電極配線の形成が極めて容易になる。また、例えば１２００ＤＰＩのＬＥＤアレイに対しても電極配線のスペースに余裕ができるため、ＬＥＤアレイのｐ型電極パッドとドライバＩＣとの接続が極めて容易になる。
【００１２】
また、この発明では、好ましくは下地をシリコン基板により構成するのが良い。このように、下地としてシリコン基板を用いることにより、ウエーハをダイシングする際に基板が破壊されたり、基板中にクラックが生じたりすることがなくなる。また、ダイシングの際にダイシング速度を速くすることができるので、スループットが大幅に向上する。
このとき、第１化合物半導体層は、Ａｌ X Ｇａ 1-X Ａｓ層（ただし、ｘは組成比を表し、０＜ｘ＜１の値である。）であり、半絶縁性化合物半導体層はノンドープのＧａＡｓ層を含むものとするのがよい。
【００１３】
また、この発明では、好ましくは半絶縁性化合物半導体層を、下地側から順次にノンドープのＧａＡｓ層及びノンドープのＡｌ y Ｇａ 1-y Ａｓ層（ただし、ｙは組成比を表わし０＜ｙ＜１の値とする。）の二層構造により構成するのが良い。このように、半絶縁性化合物半導体層を二層構造にすることにより、下地と第１化合物半導体層との間の絶縁性を更に向上させることができる。
【００１４】
また、この発明では、好ましくは分離領域は、第１化合物半導体層から半絶縁性化合物半導体層に達するまでの深さを有する分離溝又は第１化合物半導体層の第１導電型とは異なる第２導電型の第１分離領域と半絶縁性化合物半導体層に第２導電型の不純物を拡散した第２分離領域との領域とにより構成するのが良い。
【００１５】
このように、この発明では、分離領域が分離溝又は第１及び第２分離領域によって第１化合物半導体層を分離する構成にしてある。このため、例えば第１化合物半導体層の拡散領域を発光させるためにｐ型電極及び共通電極間に電圧を印加して第１化合物半導体層に電流を流しても、ブロック領域同士の方向へは電流は流れないので、第１化合物半導体層を複数のブロック領域に電気的に分離することができる。
【００１８】
【発明の実施の形態】
以下、図を参照して、この発明の半導体装置及びその装置に用いる半導体素子の実施の形態につき説明する。なお、この実施の形態では、特に半導体装置として発光ダイオードアレイを例に取って説明する。図１〜図５は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるにすぎない。
【００１９】
［発光ダイオード（ＬＥＤ）アレイの構造］
図１〜図４を参照して、この発明の発光ダイオードアレイ（以下、ＬＥＤアレイと称する。）の構造につき説明する。なお、図１は、ＬＥＤアレイの層間絶縁膜を取り除いた状態で示した平面図である。図２の（Ａ）は、図１のＷ−Ｗ線、図２の（Ｂ）は図１のＸ−Ｘ線、及び図２の（Ｃ）は図１のＹ−Ｙ線に沿って切断した位置に対応する切口断面を示す図で、層間絶縁膜を設けた状態で示してある。なお、図２の（Ａ）は、拡散領域とｐ型電極との接続構造を説明するための図であり、図２の（Ｂ）は、分離領域の構造を説明するための図であり、図２の（Ｃ）は、拡散領域と共通電極との接続構造を説明するための図である。また、図１に付した斜線は断面を表わすものではなく、各構成成分の領域を明確にするために付した線である。
【００２０】
第１の実施の形態では、ＬＥＤアレイ１０の下地１２として、高抵抗のｎ型シリコン（Ｓｉ）基板を用いる（図２の（Ａ）、（Ｂ）及び（Ｃ））。
【００２１】
このｎ型シリコン基板１２上に半絶縁性化合物半導体層１５を設けている。そして、この半絶縁性化合物半導体層１５は、ノンドープのＧａＡｓ層１３とノンドープのＡｌy Ｇａ1-y Ａｓ層（ただし、ｙは組成比とし０＜ｙ＜１の値とする。）１４との二層構造により構成されている（図２の（Ａ）、（Ｂ）及び（Ｃ））。
【００２２】
このように、ｎ型シリコン基板１２上にＧａＡｓ層１３を設けることにより、ＧａＡｓ層１３はｎ型シリコン基板１２とｎ型Ａｌx Ｇａ1-x Ａｓ層（ただし、ｘは組成比とし０＜ｘ＜１とする。）１６との熱膨張係数の違いによりｎ型Ａｌx Ｇａ1-x Ａｓ層１６中に発生する応力を緩和させるバッファ層となるため、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６中に発生する結晶欠陥やクラックを防止する。
【００２３】
また、この発明では、ノンドープのＧａＡｓ層１３上にＡｌy Ｇａ1-y Ａｓ層（ｙ＞ｘ、ここでは例えばｙ＝０．２５とする。）１４を設けることにより、ｎ型Ｓｉ基板１２とｎ型Ａｌx Ｇａ1-x Ａｓ層１６との間を絶縁している。なお、ここでは、ＧａＡｓ層１３の厚さを約１μｍとし、Ａｌy Ｇａ1-y Ａｓ層１４の厚さを約０．５μｍとする（図２の（Ａ）、（Ｂ）及び（Ｃ））。
【００２４】
また、この実施の形態では、Ａｌy Ｇａ1-y Ａｓ層上に第１導電型の第１化合物半導体層１６を設けてある。ここでは、第１化合物半導体層１６をｎ型Ａｌx Ｇａ1-x Ａｓ層とする。ｎ型Ａｌx Ｇａ1-x Ａｓ層１６のＡｌ組成比ｘは、所望の発光波長により調節する。例えば、赤色光を得るには、組成比ｘを０．１５とする。なお、ここでは、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６の厚さを２μｍとする（図２の（Ａ）、（Ｂ）及び（Ｃ））。
【００２５】
また、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６の表面には、発光層となる複数のｐ型の拡散領域２０を設けている。この拡散領域２０は、亜鉛（Ｚｎ）拡散濃度を５×１０19原子／ｃｍ 3以上の濃度とし、拡散領域の深さは約１μｍとしてある（図２の（Ａ）及び（Ｂ））。
【００２６】
また、この実施の形態では、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６から半絶縁性化合物半導体層１５の表面中に達していて、それぞれ同数づつ拡散領域２０を含むブロック領域２３に分離するための複数の分離領域２２を設けている（図１及び図２の（Ｂ））。
【００２７】
次に、図３及び図４を参照して、上述した分離領域の構造につき説明する。
図３の（Ａ）は、第１の実施の形態の分離領域の構造を説明するための平面図、及び（Ｂ）は（Ａ）のＶ−Ｖ線に沿って切断した位置に対応する切口断面を示す断面図である。また、図３の（Ａ）及び（Ｂ）は、１つのチップ内のＬＥＤアレイの一部のみを示し、拡散領域２０や電極等は省略して描いてある。
【００２８】
分離領域２２は、拡散領域２０を所定の個数毎にグループに分けるために設けてある。第１の実施の形態では、分離領域２２を分離溝で構成した例である。この分離溝２２は、拡散領域２０が４個づつで１つのグループを形成するように飛び飛びに設けてあり、各溝２２は拡散領域２０同士の間に個別電極（図１参照）と平行に設けられており、溝の深さは、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６の表面からｎ型Ｓｉ基板１２の露出面までの深さとする。なお、ここでは、電気的な分離状態を高めるためにその深さをｎ型Ｓｉ基板１２の露出面までとしたが、良好な電気的分離が行えるならば、半絶縁性化合物半導体層１５の途中までの深さであっても良い。
【００２９】
次に、分離溝２２を形成する場合は、例えば開口部を有するエッチングマスク（図示せず）をｎ型Ａｌx Ｇａ1-x Ａｓ層１６上に形成し、その後、異方性エッチングによりＡｌＧａＡｓ／ＧａＡｓ層１５及びｎ型Ａｌx Ｇａ1-x Ａｓ層１６をエッチングして溝を形成してこの溝が分離溝２２となる（図３の（Ａ）及び（Ｂ））。
【００３０】
この実施の形態では、１つのブロック領域のｎ型Ａｌx Ｇａ1-x Ａｓ層１６に拡散領域２０が４個含むように分離溝２２を設けてある。このような分離溝２２をＬＥＤアレイ中に複数個設けることにより、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６を４個の拡散領域２０を含む複数のブロック領域（ここでは第１〜第３ブロック領域２３ａ，２３ｂ，２３ｃとする。）２３に電気的に分離することができる。また、ここでは、各ブロック領域２３内には同数の拡散領域２０を設けてある（図３の（Ａ）及び（Ｂ））。
【００３１】
次に、図４を参照して、第２の実施の形態の分離領域の構造につき説明につきする。
【００３２】
第２の実施の形態では、ノンドープＧａＡｓ層１３及びｎ型Ａｌx Ｇａ1-x Ａｓ層１６中に不純物を拡散させて分離領域３４を形成した例である。この分離領域３４は、第１分離領域３４ａと第２分離領域３４ｂとにより構成されている。ここでは、第１分離領域３４ａをｐ型Ａｌx Ｇａ1-x Ａｓ領域とし、第２分離領域３４ｂをｐ型ＧａＡｓ領域とする。
【００３３】
次に、第１及び第２分離領域３４ａ及び３４ｂを形成する場合は、例えば気相拡散により亜鉛（Ｚｎ）を拡散させてｎ型Ａｌx Ｇａ1-x Ａｓ層１６及びＧａＡｓ層１３を形成する。この実施の形態では、ＧａＡｓ層１３とＡｌx Ｇａ1-x Ａｓ層１６とを加えた厚さを約３μｍ程度に設定してあるため、適当なマスクを用いて気相拡散により容易にＡｌx Ｇａ1-x Ａｓ層１６の表面からＧａＡｓ層１３の表面に達するまでの分離領域３４を形成することができる。
【００３４】
次に、もう一度図１及び図２の（Ａ）〜（Ｃ）に戻って、この発明の構成要件である電極配線の構成につき説明する。
【００３５】
この発明では、各ブロック領域２３から１つずつ選ばれた拡散領域２０に対して共通の１つの電極配線が対応する関係で、全てのブロック領域２３（２３ａ，２３ｂ及び２３ｃ）内の拡散領域２０に対して電極（以下個別電極ともいう。）２６を介して接続された複数の電極配線３２を設けたものである。
【００３６】
この実施の形態では、１つのブロック領域２３内のｎ型Ａｌx Ｇａ1-x Ａｓ層１６には４個の拡散領域２０を設けているので、電極配線３２も拡散領域２０と同数の４個を配設してある。図１では、４つの電極配線３２をそれぞれ３２ａ，３２ｂ、３２ｃ，３２ｄの符号で示す。また、図１では、１つのブロック領域２３内の４つの個別電極２６をそれぞれ２６ａ，２６ｂ，２６ｃ及び２６ｄの符号で示す。そして、１つのブロック領域内の各拡散領域２０は、専用の個別電極２６を介在させてそれぞれ異なる電極配線３２と接続してある。そして、４つの電極配線３２ａ，３２ｂ，３２ｃ及び３２ｄは、それぞれ別個に電極パッド（図示せず）と接続されている。
【００３７】
この実施の形態では、電極配線３２ａと各ブロック領域の個別電極２６ａとが配線接続部３３ａを介して電気的に接続されており、電極配線３２ｂと各ブロック領域２３の個別電極２６ｂとが配線接続部３３ｂを介して電気的に接続されており、電極配線３２ｃと各ブロック領域の個別電極２６ｃとが配線接続部３３ｃを介して電気的に接続されており、電極配線３２ｄと各ブロック領域の個別電極２６ｄとが配線接続部３３ｄを介して電気的に接続されている。
【００３８】
そして、個別電極２６と電極配線３２との間には層間絶縁膜３０が設けられていて、配線接続部３３を介して個別電極２６と電極配線３２とが接続されている（図２の（Ａ））。電極配線３２ａ，３２ｂ，３２ｃ，３２ｄの各配線には、それぞれ少なくとも１つの電極パッド（図示せず）が接続されている。
【００３９】
また、ブロック領域２３（２３ａ，２３ｂ，２３ｃ）内では、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６上にこのｎ型Ａｌx Ｇａ1-x Ａｓ層１６と電気的に接続されたｎ型共通電極２８を設けてあり、この共通電極２８（２８ａ，２８ｂ，２８ｃ）は共通電極パッド２９に接続されている。
【００４０】
この発明のＬＥＤアレイによれば、各ブロック領域２３内の個別電極２６の１つを電極配線３２に接続する方式、すなわちマトリクス配線方式をとっているため、個別電極用電極パッド（図示せず）を従来に比べ、大幅に低減することが可能となる。
【００４１】
次に、上述したＬＥＤアレイを用いて発光層を発光させるときは、共通電極２８と、個別電極２６を接続した電極配線３２を選択して、電圧を印加することにより所定のＬＥＤの発光をオン・オフ制御させることができる。
【００４２】
上述したＬＥＤアレイでは、電極配線３２ａと個別電極２６との接続を１つのブロック領域の左側の電極２６ａを選んで共通の電極配線３２ａと接続する例につき説明したが、何らこのような接続に限定されるものではなく、例えば電極配線３２ａに第２ブロック領域２３ｂの電極２６ｂと第３ブロック領域２３ｃの電極２６ａが接続されていても良い。この場合は、第２ブロック領域の電極２６ｂは電極配線３２ａに接続し、電極２６ａを別の電極配線３２に接続する。
【００４３】
次に、図５を参照して、半導体装置に用いる半導体素子、特にＬＥＤ素子の構造につき説明する。なお、図５は、ＬＥＤアレイに用いるＬＥＤ素子の主要構造を説明するための断面図である。
【００４４】
このＬＥＤ素子は、下地１２と第１導電型の第１化合物半導体層１６との間に、半絶縁性化合物半導体層１５を設けてある。
【００４５】
この実施の形態では、既に述べたように、下地１２としてｎ型Ｓｉ基板を用い、第１化合物半導体層１６としてｎ型Ａｌx Ｇａ1-x Ａｓ層を用いる。なお、下地１２として、ｎ型Ｓｉ基板の代わりにＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒの略称）を用いても良い。このように、この発明では、下地としてｎ型Ｓｉ基板又はＳＯＩを用いているので、ダイシングの際に基板が破壊されにくくなり、製造工程中でのハンドリングが容易になる。
【００４６】
また、ダイシング工程において、基板が平坦でかつ基板（ウエーハ）中にクラックが生じないので、プロセス工程が自動化を図ることができる。また、フォトリソグラフィ工程での素子の精度や均一性も十分確保することができる。
【００４７】
また、ウエーハをダイシングする際にダイシング速度を速くできるので、スループットが大幅に向上する。また、チップカット工程において、ウエーハの破損が少なくなるので、精度の高いカッテングが可能となる。また、従来の化合物半導体基板では実現できなかった、３インチ（約７．６２ｃｍ）以上の大口径のウエーハが可能となるため、チップ長を従来よりも長くすることができる。また、従来の化合物半導体基板単独のものに比べて基板コストを安くできる等の種々の利点がある。
【００４８】
また、この実施の形態では、半絶縁性化合物半導体層１５を、ノンドープのＧａＡｓ層１３とノンドープのＡｌy Ｇａ1-y Ａｓ層１４との二層により構成している。そして、ここでは、Ａｌy Ｇａ1-y Ａｓ層１４の組成比ｙをｎ型Ａｌx Ｇａ1-x Ａｓ層１６の組成比ｘよりも大きいか又は等しくしてある。すなわち、１＞ｙ≧ｘ＞０とする。
【００４９】
このように、Ａｌy Ｇａ1-y Ａｓ層１４の組成比ｙをｎ型Ａｌx Ｇａ1-x Ａｓ層１６の組成比ｘよりも大きくすることにより、Ｓｉ基板１２とｎ型Ａｌx Ｇａ1-x Ａｓ層１６との間の絶縁抵抗を高くできる。このため、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６に電圧を印加して電流を流しＬＥＤを発光させる場合、Ｓｉ基板１２の方向へは電流は流れず、Ｓｉ基板１２とｎ型Ａｌx Ｇａ1-x Ａｓ層１６との間を電気的に分離することができる。
【００５０】
上述した実施の形態では、半導体装置として、ＬＥＤアレイに説明したが、ＬＥＤアレイの代わりに受光ダイオード等の素子にも適用して好適である。
【００５１】
また、上述した実施の形態では、ｎ型化合物半導体層にＡｌx Ｇａ1-x Ａｓ層を用いたが、この層に何ら限定されるものではなく、赤外光の発光波長を得るときはＡｌx Ｇａ1-x Ａｓ層の代わりにＧａＡｓ層を用いても良い。その場合、半絶縁性化合物半導体層としてはノンドープのＧａＡｓ層を用いるのが良い。
【００５２】
また、可視光の発振波長を得るときは、ＡｌＧａＡｓ層の代わりにＧａＩｎＡｓ層等の３元素の材料又はＧａＩｎＡｓＰ層等の４元素の材料を用いても良い。
【００５３】
【発明の効果】
上述した説明から明らかなように、この発明の半導体装置によれば、下地と第１化合物半導体層との間には半絶縁性化合物半導体層を設け、ブロック領域に分離するための分離領域を設け、かつ各ブロック領域内の拡散領域を第２導電型の電極を介して共通に接続する複数の電極配線を設けてある。また、各ブロック領域内の１つずつ選ばれた拡散領域は共通の電極配線に接続されているので、従来のように第２導電型の電極パッドを拡散領域の数だけ設ける必要がなくなる。このため、素子の表面に形成する第２導電型の電極パッドの個数を従来に比べ大幅に低減することができる。
【００５４】
また、第２導電型の電極パッドの密度が高くなっても、電極パッド数は少なくて済むため、電極パッドと接続されるドライバＩＣとの接続が容易になる。このため、製造工程での歩留が良くなり、製品のコストダウンを図ることが可能となる。
【００５５】
また、この発明の半導体装置は、各ブロック領域内の拡散領域は電極を介して電極配線と接続されており、かつ各ブロック領域内にそれぞれ共通電極を設けてあるので、電極配線及び共通電極を任意に選択して電圧を印加することによりチップマトリクス駆動が可能となる。
【図面の簡単な説明】
【図１】この発明のＬＥＤアレイの構造を説明するために供する平面図である。
【図２】（Ａ）〜（Ｃ）は、この発明のＬＥＤアレイの構造を切断した部分での切断面を示す各種断面図である。
【図３】（Ａ）〜（Ｂ）は、１つのチップ内に設ける分離領域の構造を説明するための模式的平面図及び断面図である。
【図４】１つのチップ内に設ける分離領域の構造を説明するための模式的断面図である。
【図５】この発明のＬＥＤ素子の構造を説明するために供する主要断面図である。
【図６】（Ａ）〜（Ｂ）は、従来のＬＥＤアレイの構造を説明するために供する平面図及びＬＥＤ素子の断面図である。
【符号の説明】
１０：ＬＥＤアレイ １２：ｎ型Ｓｉ基板
１３：ノンドープＧａＡｓ層
１４：ノンドープＡｌy Ｇａ1-y Ａｓ層
１５：半絶縁性化合物半導体層
１６：ｎ型Ａｌx Ｇａ1-x Ａｓ層
２０：Ｐ型拡散領域 ２２、３４：分離領域
２４：絶縁膜 ２６：個別電極
２８：共通電極 ３０：層間絶縁膜
３２：電極配線
【発明の属する技術分野】
この発明は、半導体装置及びこの装置に用いる半導体素子に関するものである。
【０００２】
【従来の技術】
半導体装置として、例えば文献Ｉ（光プリンタの設計、トリケップスＷＳ６、昭和６０年、ｐ．１２１〜１２６）に開示されているような発光ダイオード（ＬＥＤ）アレイがある。図６を参照して、従来のＬＥＤアレイの構造につき簡単に説明する。
【０００３】
従来のＬＥＤアレイ５０は、ｎ型ＧａＡｓ基板５１上にｎ型ＧａＡｓＰ層５２、開口部５５を有する拡散マスク５４を順次設けている。また、このＬＥＤアレイ５０は、開口部５５に露出しているｎ型ＧａＡｓＰ層５２の表面にｐ型拡散領域５６を設けている。
【０００４】
また、拡散マスク５４の表面及びｐ型拡散領域５６の面には、ｐ型電極５８を延在させて配設されている。一方、基板５１の裏面にはｎ型電極６０を設けている。
【０００５】
また、基板５１、すなわちウエーハをダイシングにより切り出された１つのチップ内にはＬＥＤアレイの発光部（ｐ型拡散領域）５６が横方向へ一列に配設されている。そして、ｐ型電極５８と拡散領域５６とは、電極配線を介して電気的に接続されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のＬＥＤアレイ５０は、ＬＥＤアレイの電極及び電極配線に注目して見ると、
▲１▼特に１２００ＤＰＩのような高密度ＬＥＤアレイを形成する場合、従来のように拡散領域に接続されている電極パッド（ボンディングパッドともいう。）とＬＥＤとを１対１にして配設したのでは、電極パッドの配線密度が高くなり、ｎ型ＧａＡｓＰ層５２の表面に電極配線を形成することが困難となる。
【０００７】
▲２▼また、ｐ型電極パッドの密度が高くなると、電極パッドの大きさも小型化せざるを得なくなり、ボンデイングワイヤ等による電極パッドとドライバＩＣとの接続が困難になる
という問題があった。
【０００８】
そこで、従来より高精細化電極配線が可能な半導体装置及びそれに用いる半導体素子の実現が望まれていた。
【０００９】
【課題を解決するための手段】
この発明の半導体装置によれば、下地上に、この下地と熱膨張係数の異なる材質からなる第１導電型の第１化合物半導体層と、第１化合物半導体層中に発光あるいは受光層として設けられた複数の第２導電型の拡散領域と、第１化合物半導体層と電気的に接続された第１導電型用電極と、複数の第２導電型の拡散領域と電気的に接続されている第２導電型用電極とを具え、第１導電型用電極と第２導電型用電極とは下地の表面に対して同じ側に配置され、第１化合物半導体層はそれぞれ同数の複数の第２導電型の拡散領域を含むブロック領域に分離される半導体装置において、下地と第１化合物半導体層との間に設けられたノンドープの半絶縁性化合物半導体層と、第１化合物半導体層から半絶縁性化合物半導体層の表面中に達して、ブロック領域の分離を行うための複数の分離領域と、各ブロック領域から１つずつ選ばれた拡散領域に対して共通の１つの電極配線が対応する関係で、全てのブロック領域内の拡散領域に対して電極を介して接続された複数の電極配線とを備え、半絶縁性化合物半導体層は、下地と第１化合物半導体層との熱膨張係数の違いによる応力を緩和するバッファ層を兼ねる材料で形成してある。
【００１０】
この発明では、半導体装置に、下地上に設けた半絶縁性化合物半導体層と拡散領域を含むブロック領域に分離するための分離領域とを設けているので、第１化合物半導体層を複数のブロック領域に分離・分割することができる。また、各ブロック領域内の１つずつ選ばれた拡散領域は、第２導電型電極、例えばｐ型電極を介して共通の１つの電極配線に接続されているので、従来のように拡散領域と同数の電極配線を設ける必要がなくなり、したがって、従来に比べ、電極配線数を低減することができる。このため、ｐ型電極用電極パッドも電極配線の個数だけ設ければ良いので、電極パッド数も従来に比べ、大幅に低減できる。例えば、１チップのＬＥＤアレイが１２個の拡散領域により構成されている場合を想定する。今、１つのブロック領域に拡散領域を４個ずつ配設したとすれば、各ブロック領域の１つの拡散領域はｐ型電極を介して共通の電極配線に接続されているので、ドライバーＩＣへ接続するための電極パッド数は、（１つのブロック領域の拡散領域の個数）／（１チップの拡散領域の個数）＝４／１２、すなわち、従来の１／３に低減できる。
【００１１】
したがって、ｐ型電極の配線密度が高くなっても、電極パッド数を低減することができるので、電極配線の形成が極めて容易になる。また、例えば１２００ＤＰＩのＬＥＤアレイに対しても電極配線のスペースに余裕ができるため、ＬＥＤアレイのｐ型電極パッドとドライバＩＣとの接続が極めて容易になる。
【００１２】
また、この発明では、好ましくは下地をシリコン基板により構成するのが良い。このように、下地としてシリコン基板を用いることにより、ウエーハをダイシングする際に基板が破壊されたり、基板中にクラックが生じたりすることがなくなる。また、ダイシングの際にダイシング速度を速くすることができるので、スループットが大幅に向上する。
このとき、第１化合物半導体層は、Ａｌ X Ｇａ 1-X Ａｓ層（ただし、ｘは組成比を表し、０＜ｘ＜１の値である。）であり、半絶縁性化合物半導体層はノンドープのＧａＡｓ層を含むものとするのがよい。
【００１３】
また、この発明では、好ましくは半絶縁性化合物半導体層を、下地側から順次にノンドープのＧａＡｓ層及びノンドープのＡｌ y Ｇａ 1-y Ａｓ層（ただし、ｙは組成比を表わし０＜ｙ＜１の値とする。）の二層構造により構成するのが良い。このように、半絶縁性化合物半導体層を二層構造にすることにより、下地と第１化合物半導体層との間の絶縁性を更に向上させることができる。
【００１４】
また、この発明では、好ましくは分離領域は、第１化合物半導体層から半絶縁性化合物半導体層に達するまでの深さを有する分離溝又は第１化合物半導体層の第１導電型とは異なる第２導電型の第１分離領域と半絶縁性化合物半導体層に第２導電型の不純物を拡散した第２分離領域との領域とにより構成するのが良い。
【００１５】
このように、この発明では、分離領域が分離溝又は第１及び第２分離領域によって第１化合物半導体層を分離する構成にしてある。このため、例えば第１化合物半導体層の拡散領域を発光させるためにｐ型電極及び共通電極間に電圧を印加して第１化合物半導体層に電流を流しても、ブロック領域同士の方向へは電流は流れないので、第１化合物半導体層を複数のブロック領域に電気的に分離することができる。
【００１８】
【発明の実施の形態】
以下、図を参照して、この発明の半導体装置及びその装置に用いる半導体素子の実施の形態につき説明する。なお、この実施の形態では、特に半導体装置として発光ダイオードアレイを例に取って説明する。図１〜図５は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるにすぎない。
【００１９】
［発光ダイオード（ＬＥＤ）アレイの構造］
図１〜図４を参照して、この発明の発光ダイオードアレイ（以下、ＬＥＤアレイと称する。）の構造につき説明する。なお、図１は、ＬＥＤアレイの層間絶縁膜を取り除いた状態で示した平面図である。図２の（Ａ）は、図１のＷ−Ｗ線、図２の（Ｂ）は図１のＸ−Ｘ線、及び図２の（Ｃ）は図１のＹ−Ｙ線に沿って切断した位置に対応する切口断面を示す図で、層間絶縁膜を設けた状態で示してある。なお、図２の（Ａ）は、拡散領域とｐ型電極との接続構造を説明するための図であり、図２の（Ｂ）は、分離領域の構造を説明するための図であり、図２の（Ｃ）は、拡散領域と共通電極との接続構造を説明するための図である。また、図１に付した斜線は断面を表わすものではなく、各構成成分の領域を明確にするために付した線である。
【００２０】
第１の実施の形態では、ＬＥＤアレイ１０の下地１２として、高抵抗のｎ型シリコン（Ｓｉ）基板を用いる（図２の（Ａ）、（Ｂ）及び（Ｃ））。
【００２１】
このｎ型シリコン基板１２上に半絶縁性化合物半導体層１５を設けている。そして、この半絶縁性化合物半導体層１５は、ノンドープのＧａＡｓ層１３とノンドープのＡｌy Ｇａ1-y Ａｓ層（ただし、ｙは組成比とし０＜ｙ＜１の値とする。）１４との二層構造により構成されている（図２の（Ａ）、（Ｂ）及び（Ｃ））。
【００２２】
このように、ｎ型シリコン基板１２上にＧａＡｓ層１３を設けることにより、ＧａＡｓ層１３はｎ型シリコン基板１２とｎ型Ａｌx Ｇａ1-x Ａｓ層（ただし、ｘは組成比とし０＜ｘ＜１とする。）１６との熱膨張係数の違いによりｎ型Ａｌx Ｇａ1-x Ａｓ層１６中に発生する応力を緩和させるバッファ層となるため、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６中に発生する結晶欠陥やクラックを防止する。
【００２３】
また、この発明では、ノンドープのＧａＡｓ層１３上にＡｌy Ｇａ1-y Ａｓ層（ｙ＞ｘ、ここでは例えばｙ＝０．２５とする。）１４を設けることにより、ｎ型Ｓｉ基板１２とｎ型Ａｌx Ｇａ1-x Ａｓ層１６との間を絶縁している。なお、ここでは、ＧａＡｓ層１３の厚さを約１μｍとし、Ａｌy Ｇａ1-y Ａｓ層１４の厚さを約０．５μｍとする（図２の（Ａ）、（Ｂ）及び（Ｃ））。
【００２４】
また、この実施の形態では、Ａｌy Ｇａ1-y Ａｓ層上に第１導電型の第１化合物半導体層１６を設けてある。ここでは、第１化合物半導体層１６をｎ型Ａｌx Ｇａ1-x Ａｓ層とする。ｎ型Ａｌx Ｇａ1-x Ａｓ層１６のＡｌ組成比ｘは、所望の発光波長により調節する。例えば、赤色光を得るには、組成比ｘを０．１５とする。なお、ここでは、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６の厚さを２μｍとする（図２の（Ａ）、（Ｂ）及び（Ｃ））。
【００２５】
また、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６の表面には、発光層となる複数のｐ型の拡散領域２０を設けている。この拡散領域２０は、亜鉛（Ｚｎ）拡散濃度を５×１０19原子／ｃｍ 3以上の濃度とし、拡散領域の深さは約１μｍとしてある（図２の（Ａ）及び（Ｂ））。
【００２６】
また、この実施の形態では、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６から半絶縁性化合物半導体層１５の表面中に達していて、それぞれ同数づつ拡散領域２０を含むブロック領域２３に分離するための複数の分離領域２２を設けている（図１及び図２の（Ｂ））。
【００２７】
次に、図３及び図４を参照して、上述した分離領域の構造につき説明する。
図３の（Ａ）は、第１の実施の形態の分離領域の構造を説明するための平面図、及び（Ｂ）は（Ａ）のＶ−Ｖ線に沿って切断した位置に対応する切口断面を示す断面図である。また、図３の（Ａ）及び（Ｂ）は、１つのチップ内のＬＥＤアレイの一部のみを示し、拡散領域２０や電極等は省略して描いてある。
【００２８】
分離領域２２は、拡散領域２０を所定の個数毎にグループに分けるために設けてある。第１の実施の形態では、分離領域２２を分離溝で構成した例である。この分離溝２２は、拡散領域２０が４個づつで１つのグループを形成するように飛び飛びに設けてあり、各溝２２は拡散領域２０同士の間に個別電極（図１参照）と平行に設けられており、溝の深さは、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６の表面からｎ型Ｓｉ基板１２の露出面までの深さとする。なお、ここでは、電気的な分離状態を高めるためにその深さをｎ型Ｓｉ基板１２の露出面までとしたが、良好な電気的分離が行えるならば、半絶縁性化合物半導体層１５の途中までの深さであっても良い。
【００２９】
次に、分離溝２２を形成する場合は、例えば開口部を有するエッチングマスク（図示せず）をｎ型Ａｌx Ｇａ1-x Ａｓ層１６上に形成し、その後、異方性エッチングによりＡｌＧａＡｓ／ＧａＡｓ層１５及びｎ型Ａｌx Ｇａ1-x Ａｓ層１６をエッチングして溝を形成してこの溝が分離溝２２となる（図３の（Ａ）及び（Ｂ））。
【００３０】
この実施の形態では、１つのブロック領域のｎ型Ａｌx Ｇａ1-x Ａｓ層１６に拡散領域２０が４個含むように分離溝２２を設けてある。このような分離溝２２をＬＥＤアレイ中に複数個設けることにより、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６を４個の拡散領域２０を含む複数のブロック領域（ここでは第１〜第３ブロック領域２３ａ，２３ｂ，２３ｃとする。）２３に電気的に分離することができる。また、ここでは、各ブロック領域２３内には同数の拡散領域２０を設けてある（図３の（Ａ）及び（Ｂ））。
【００３１】
次に、図４を参照して、第２の実施の形態の分離領域の構造につき説明につきする。
【００３２】
第２の実施の形態では、ノンドープＧａＡｓ層１３及びｎ型Ａｌx Ｇａ1-x Ａｓ層１６中に不純物を拡散させて分離領域３４を形成した例である。この分離領域３４は、第１分離領域３４ａと第２分離領域３４ｂとにより構成されている。ここでは、第１分離領域３４ａをｐ型Ａｌx Ｇａ1-x Ａｓ領域とし、第２分離領域３４ｂをｐ型ＧａＡｓ領域とする。
【００３３】
次に、第１及び第２分離領域３４ａ及び３４ｂを形成する場合は、例えば気相拡散により亜鉛（Ｚｎ）を拡散させてｎ型Ａｌx Ｇａ1-x Ａｓ層１６及びＧａＡｓ層１３を形成する。この実施の形態では、ＧａＡｓ層１３とＡｌx Ｇａ1-x Ａｓ層１６とを加えた厚さを約３μｍ程度に設定してあるため、適当なマスクを用いて気相拡散により容易にＡｌx Ｇａ1-x Ａｓ層１６の表面からＧａＡｓ層１３の表面に達するまでの分離領域３４を形成することができる。
【００３４】
次に、もう一度図１及び図２の（Ａ）〜（Ｃ）に戻って、この発明の構成要件である電極配線の構成につき説明する。
【００３５】
この発明では、各ブロック領域２３から１つずつ選ばれた拡散領域２０に対して共通の１つの電極配線が対応する関係で、全てのブロック領域２３（２３ａ，２３ｂ及び２３ｃ）内の拡散領域２０に対して電極（以下個別電極ともいう。）２６を介して接続された複数の電極配線３２を設けたものである。
【００３６】
この実施の形態では、１つのブロック領域２３内のｎ型Ａｌx Ｇａ1-x Ａｓ層１６には４個の拡散領域２０を設けているので、電極配線３２も拡散領域２０と同数の４個を配設してある。図１では、４つの電極配線３２をそれぞれ３２ａ，３２ｂ、３２ｃ，３２ｄの符号で示す。また、図１では、１つのブロック領域２３内の４つの個別電極２６をそれぞれ２６ａ，２６ｂ，２６ｃ及び２６ｄの符号で示す。そして、１つのブロック領域内の各拡散領域２０は、専用の個別電極２６を介在させてそれぞれ異なる電極配線３２と接続してある。そして、４つの電極配線３２ａ，３２ｂ，３２ｃ及び３２ｄは、それぞれ別個に電極パッド（図示せず）と接続されている。
【００３７】
この実施の形態では、電極配線３２ａと各ブロック領域の個別電極２６ａとが配線接続部３３ａを介して電気的に接続されており、電極配線３２ｂと各ブロック領域２３の個別電極２６ｂとが配線接続部３３ｂを介して電気的に接続されており、電極配線３２ｃと各ブロック領域の個別電極２６ｃとが配線接続部３３ｃを介して電気的に接続されており、電極配線３２ｄと各ブロック領域の個別電極２６ｄとが配線接続部３３ｄを介して電気的に接続されている。
【００３８】
そして、個別電極２６と電極配線３２との間には層間絶縁膜３０が設けられていて、配線接続部３３を介して個別電極２６と電極配線３２とが接続されている（図２の（Ａ））。電極配線３２ａ，３２ｂ，３２ｃ，３２ｄの各配線には、それぞれ少なくとも１つの電極パッド（図示せず）が接続されている。
【００３９】
また、ブロック領域２３（２３ａ，２３ｂ，２３ｃ）内では、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６上にこのｎ型Ａｌx Ｇａ1-x Ａｓ層１６と電気的に接続されたｎ型共通電極２８を設けてあり、この共通電極２８（２８ａ，２８ｂ，２８ｃ）は共通電極パッド２９に接続されている。
【００４０】
この発明のＬＥＤアレイによれば、各ブロック領域２３内の個別電極２６の１つを電極配線３２に接続する方式、すなわちマトリクス配線方式をとっているため、個別電極用電極パッド（図示せず）を従来に比べ、大幅に低減することが可能となる。
【００４１】
次に、上述したＬＥＤアレイを用いて発光層を発光させるときは、共通電極２８と、個別電極２６を接続した電極配線３２を選択して、電圧を印加することにより所定のＬＥＤの発光をオン・オフ制御させることができる。
【００４２】
上述したＬＥＤアレイでは、電極配線３２ａと個別電極２６との接続を１つのブロック領域の左側の電極２６ａを選んで共通の電極配線３２ａと接続する例につき説明したが、何らこのような接続に限定されるものではなく、例えば電極配線３２ａに第２ブロック領域２３ｂの電極２６ｂと第３ブロック領域２３ｃの電極２６ａが接続されていても良い。この場合は、第２ブロック領域の電極２６ｂは電極配線３２ａに接続し、電極２６ａを別の電極配線３２に接続する。
【００４３】
次に、図５を参照して、半導体装置に用いる半導体素子、特にＬＥＤ素子の構造につき説明する。なお、図５は、ＬＥＤアレイに用いるＬＥＤ素子の主要構造を説明するための断面図である。
【００４４】
このＬＥＤ素子は、下地１２と第１導電型の第１化合物半導体層１６との間に、半絶縁性化合物半導体層１５を設けてある。
【００４５】
この実施の形態では、既に述べたように、下地１２としてｎ型Ｓｉ基板を用い、第１化合物半導体層１６としてｎ型Ａｌx Ｇａ1-x Ａｓ層を用いる。なお、下地１２として、ｎ型Ｓｉ基板の代わりにＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒの略称）を用いても良い。このように、この発明では、下地としてｎ型Ｓｉ基板又はＳＯＩを用いているので、ダイシングの際に基板が破壊されにくくなり、製造工程中でのハンドリングが容易になる。
【００４６】
また、ダイシング工程において、基板が平坦でかつ基板（ウエーハ）中にクラックが生じないので、プロセス工程が自動化を図ることができる。また、フォトリソグラフィ工程での素子の精度や均一性も十分確保することができる。
【００４７】
また、ウエーハをダイシングする際にダイシング速度を速くできるので、スループットが大幅に向上する。また、チップカット工程において、ウエーハの破損が少なくなるので、精度の高いカッテングが可能となる。また、従来の化合物半導体基板では実現できなかった、３インチ（約７．６２ｃｍ）以上の大口径のウエーハが可能となるため、チップ長を従来よりも長くすることができる。また、従来の化合物半導体基板単独のものに比べて基板コストを安くできる等の種々の利点がある。
【００４８】
また、この実施の形態では、半絶縁性化合物半導体層１５を、ノンドープのＧａＡｓ層１３とノンドープのＡｌy Ｇａ1-y Ａｓ層１４との二層により構成している。そして、ここでは、Ａｌy Ｇａ1-y Ａｓ層１４の組成比ｙをｎ型Ａｌx Ｇａ1-x Ａｓ層１６の組成比ｘよりも大きいか又は等しくしてある。すなわち、１＞ｙ≧ｘ＞０とする。
【００４９】
このように、Ａｌy Ｇａ1-y Ａｓ層１４の組成比ｙをｎ型Ａｌx Ｇａ1-x Ａｓ層１６の組成比ｘよりも大きくすることにより、Ｓｉ基板１２とｎ型Ａｌx Ｇａ1-x Ａｓ層１６との間の絶縁抵抗を高くできる。このため、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６に電圧を印加して電流を流しＬＥＤを発光させる場合、Ｓｉ基板１２の方向へは電流は流れず、Ｓｉ基板１２とｎ型Ａｌx Ｇａ1-x Ａｓ層１６との間を電気的に分離することができる。
【００５０】
上述した実施の形態では、半導体装置として、ＬＥＤアレイに説明したが、ＬＥＤアレイの代わりに受光ダイオード等の素子にも適用して好適である。
【００５１】
また、上述した実施の形態では、ｎ型化合物半導体層にＡｌx Ｇａ1-x Ａｓ層を用いたが、この層に何ら限定されるものではなく、赤外光の発光波長を得るときはＡｌx Ｇａ1-x Ａｓ層の代わりにＧａＡｓ層を用いても良い。その場合、半絶縁性化合物半導体層としてはノンドープのＧａＡｓ層を用いるのが良い。
【００５２】
また、可視光の発振波長を得るときは、ＡｌＧａＡｓ層の代わりにＧａＩｎＡｓ層等の３元素の材料又はＧａＩｎＡｓＰ層等の４元素の材料を用いても良い。
【００５３】
【発明の効果】
上述した説明から明らかなように、この発明の半導体装置によれば、下地と第１化合物半導体層との間には半絶縁性化合物半導体層を設け、ブロック領域に分離するための分離領域を設け、かつ各ブロック領域内の拡散領域を第２導電型の電極を介して共通に接続する複数の電極配線を設けてある。また、各ブロック領域内の１つずつ選ばれた拡散領域は共通の電極配線に接続されているので、従来のように第２導電型の電極パッドを拡散領域の数だけ設ける必要がなくなる。このため、素子の表面に形成する第２導電型の電極パッドの個数を従来に比べ大幅に低減することができる。
【００５４】
また、第２導電型の電極パッドの密度が高くなっても、電極パッド数は少なくて済むため、電極パッドと接続されるドライバＩＣとの接続が容易になる。このため、製造工程での歩留が良くなり、製品のコストダウンを図ることが可能となる。
【００５５】
また、この発明の半導体装置は、各ブロック領域内の拡散領域は電極を介して電極配線と接続されており、かつ各ブロック領域内にそれぞれ共通電極を設けてあるので、電極配線及び共通電極を任意に選択して電圧を印加することによりチップマトリクス駆動が可能となる。
【図面の簡単な説明】
【図１】この発明のＬＥＤアレイの構造を説明するために供する平面図である。
【図２】（Ａ）〜（Ｃ）は、この発明のＬＥＤアレイの構造を切断した部分での切断面を示す各種断面図である。
【図３】（Ａ）〜（Ｂ）は、１つのチップ内に設ける分離領域の構造を説明するための模式的平面図及び断面図である。
【図４】１つのチップ内に設ける分離領域の構造を説明するための模式的断面図である。
【図５】この発明のＬＥＤ素子の構造を説明するために供する主要断面図である。
【図６】（Ａ）〜（Ｂ）は、従来のＬＥＤアレイの構造を説明するために供する平面図及びＬＥＤ素子の断面図である。
【符号の説明】
１０：ＬＥＤアレイ １２：ｎ型Ｓｉ基板
１３：ノンドープＧａＡｓ層
１４：ノンドープＡｌy Ｇａ1-y Ａｓ層
１５：半絶縁性化合物半導体層
１６：ｎ型Ａｌx Ｇａ1-x Ａｓ層
２０：Ｐ型拡散領域 ２２、３４：分離領域
２４：絶縁膜 ２６：個別電極
２８：共通電極 ３０：層間絶縁膜
３２：電極配線
Claims (5)
- 下地上に、該下地と熱膨張係数の異なる材質からなる第１導電型の第１化合物半導体層と、該第１化合物半導体層中に発光あるいは受光層として設けられた複数の第２導電型の拡散領域と、前記第１化合物半導体層と電気的に接続された第１導電型用電極と、前記複数の第２導電型の拡散領域と電気的に接続されている第２導電型用電極とを具え、前記第１導電型用電極と前記第２導電型用電極とは前記下地の表面に対して同じ側に配置され、前記第１化合物半導体層はそれぞれ同数の前記複数の第２導電型の拡散領域を含むブロック領域に分離される半導体装置において、
前記下地と前記第１化合物半導体層との間に設けられたノンドープの半絶縁性化合物半導体層と、
前記第１化合物半導体層から前記半絶縁性化合物半導体層の表面中に達して、前記ブロック領域の分離を行うための複数の分離領域と、
各ブロック領域から１つずつ選ばれた前記拡散領域に対して共通の１つの電極配線が対応する関係で、全ての前記ブロック領域内の前記拡散領域に対して前記電極を介して接続された複数の電極配線とを備え、
前記半絶縁性化合物半導体層は、前記下地と前記第１化合物半導体層との熱膨張係数の違いによる応力を緩和するバッファ層を兼ねる材料で形成したことを特徴とする半導体装置。 - 前記下地はシリコン基板により構成され、前記第１化合物半導体層は、Ａｌ X Ｇａ 1-X Ａｓ層（ただし、ｘは組成比を表し、０＜ｘ＜１の値である。）であり、前記半絶縁性化合物半導体層はノンドープのＧａＡｓ層を含むことを特徴とする請求項１に記載の半導体装置。
- 前記半絶縁性化合物半導体層は、前記下地側のノンドープのＧａＡｓ層及びノンドープのＡｌ y Ｇａ 1-y Ａｓ層（ただし、ｙは組成比を表し、０＜ｙ＜１の値である。）の二層により構成されたことを特徴とする請求項１に記載の半導体装置。
- 請求項１に記載の半導体装置において、前記分離領域は、前記第１化合物半導体層から前記半絶縁性化合物半導体層に達するまでの深さを有する分離溝で構成されて成ることを特徴とする半導体装置。
- 請求項１に記載の半導体装置において、前記分離領域を、前記第１化合物半導体層の第１導電型とは異なる第２導電型の第１分離領域と前記半絶縁性化合物半導体層に第２導電型の不純物を拡散させた第２分離領域との領域により構成して成ることを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28552896A JP3681236B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体装置 |
| EP97115174A EP0838861B1 (en) | 1996-10-28 | 1997-09-01 | Light-emitting-diode array and light-emitting-diode element |
| DE69720642T DE69720642T2 (de) | 1996-10-28 | 1997-09-01 | Anordnung von lichtemittierenden Dioden und lichtemittierende Diode |
| US08/924,832 US5917227A (en) | 1996-10-28 | 1997-09-05 | Light-emitting-diode array and light-emitting-diode element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28552896A JP3681236B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135513A JPH10135513A (ja) | 1998-05-22 |
| JP3681236B2 true JP3681236B2 (ja) | 2005-08-10 |
Family
ID=17692707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28552896A Expired - Fee Related JP3681236B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5917227A (ja) |
| EP (1) | EP0838861B1 (ja) |
| JP (1) | JP3681236B2 (ja) |
| DE (1) | DE69720642T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3681306B2 (ja) * | 1999-06-18 | 2005-08-10 | 沖電気工業株式会社 | 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ |
| JP2001068729A (ja) * | 1999-08-30 | 2001-03-16 | Kyocera Corp | Ｌｅｄアレイ |
| US6933546B2 (en) * | 2003-03-17 | 2005-08-23 | Freescale Semiconductor, Inc. | Semiconductor component |
| WO2007018360A1 (en) | 2005-08-09 | 2007-02-15 | Seoul Opto Device Co., Ltd. | Ac light emitting diode and method for fabricating the same |
| JP4735651B2 (ja) * | 2008-02-28 | 2011-07-27 | 沖電気工業株式会社 | 半導体発光装置及びｌｅｄアレイ |
| JP4954180B2 (ja) * | 2008-10-15 | 2012-06-13 | 株式会社沖データ | 半導体装置、ｌｅｄプリントヘッドおよび画像形成装置 |
| DE102010026518A1 (de) * | 2010-07-08 | 2012-01-12 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips |
| CN102339913B (zh) * | 2011-09-30 | 2013-06-19 | 映瑞光电科技(上海)有限公司 | 高压led器件及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4335501A (en) * | 1979-10-31 | 1982-06-22 | The General Electric Company Limited | Manufacture of monolithic LED arrays for electroluminescent display devices |
| US4482906A (en) * | 1982-06-30 | 1984-11-13 | International Business Machines Corporation | Gallium aluminum arsenide integrated circuit structure using germanium |
| JPS63170142A (ja) * | 1987-01-09 | 1988-07-14 | Shinko Electric Co Ltd | 航空機用荷役作業車両 |
| FR2620863B1 (fr) * | 1987-09-22 | 1989-12-01 | Thomson Csf | Dispositif optoelectronique a base de composes iii-v sur substrat silicium |
| US4956683A (en) * | 1988-03-14 | 1990-09-11 | Polaroid Corporation | Isolation of p-n junctions |
| JPH0817229B2 (ja) * | 1988-03-31 | 1996-02-21 | サンケン電気株式会社 | 半導体装置 |
| NL8901400A (nl) * | 1989-06-02 | 1991-01-02 | Philips Nv | Halfgeleiderinrichting met een stralingsgevoelig element. |
| JPH03160714A (ja) * | 1989-11-20 | 1991-07-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| EP0458409B1 (en) * | 1990-05-23 | 2002-02-20 | Uniphase Opto Holdings, Inc. | Radiation-emitting semiconductor device and method of manufacturing same |
| US5453386A (en) * | 1994-05-09 | 1995-09-26 | Motorola, Inc. | Method of fabrication of implanted LED array |
-
1996
- 1996-10-28 JP JP28552896A patent/JP3681236B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-01 EP EP97115174A patent/EP0838861B1/en not_active Expired - Lifetime
- 1997-09-01 DE DE69720642T patent/DE69720642T2/de not_active Expired - Lifetime
- 1997-09-05 US US08/924,832 patent/US5917227A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69720642T2 (de) | 2003-12-24 |
| EP0838861B1 (en) | 2003-04-09 |
| US5917227A (en) | 1999-06-29 |
| DE69720642D1 (de) | 2003-05-15 |
| JPH10135513A (ja) | 1998-05-22 |
| EP0838861A2 (en) | 1998-04-29 |
| EP0838861A3 (en) | 1999-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285801B2 (en) | LED with series-connected monolithically integrated mesas | |
| JP4030614B2 (ja) | フル・カラ−発光ダイオ−ド表示装置 | |
| JP5148336B2 (ja) | 発光ダイオードチップおよびその製造方法 | |
| JPH0644642B2 (ja) | 発光ダイオードアレイヘッドの製造方法 | |
| US7271421B2 (en) | Light-emitting diode array | |
| US20110079798A1 (en) | Light emitting apparatus | |
| US12062646B2 (en) | Slicing micro-LED wafer and slicing micro-LED chip | |
| JP3824497B2 (ja) | 発光素子アレイ | |
| JP3681236B2 (ja) | 半導体装置 | |
| JP2005072323A (ja) | 半導体装置 | |
| KR20010088929A (ko) | AlGaInN계 반도체 LED 소자 및 그 제조 방법 | |
| JPH0730149A (ja) | 発光ダイオードアレイチップ | |
| JP3340626B2 (ja) | 発光ダイオードアレイ及びその製造方法 | |
| JPH05145117A (ja) | Ｌｅｄモノリシツクドツトマトリツクスの製造方法 | |
| JP3053750B2 (ja) | 端面発光型ｌｅｄの製造方法 | |
| JPH0531955A (ja) | 半導体発光装置 | |
| US11735573B2 (en) | Slicing micro-LED wafer and slicing micro-LED chip | |
| JP2863979B2 (ja) | 半導体発光装置の製造方法 | |
| JP2001077431A (ja) | 発光素子アレイ | |
| JP3891833B2 (ja) | 半導体装置及びｌｅｄアレイ | |
| JP4036800B2 (ja) | 発光素子アレイ | |
| US6717184B2 (en) | Light-emitting element array having an element separating region | |
| KR920000329B1 (ko) | 발광소자 어레이 | |
| JPH11121791A (ja) | 半導体装置およびその製造方法 | |
| JP2000294830A (ja) | 発光素子アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |