JPH10135513A - 半導体装置及びその装置に用いる半導体素子 - Google Patents
半導体装置及びその装置に用いる半導体素子Info
- Publication number
- JPH10135513A JPH10135513A JP28552896A JP28552896A JPH10135513A JP H10135513 A JPH10135513 A JP H10135513A JP 28552896 A JP28552896 A JP 28552896A JP 28552896 A JP28552896 A JP 28552896A JP H10135513 A JPH10135513 A JP H10135513A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- semiconductor layer
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 105
- 150000001875 compounds Chemical class 0.000 claims abstract description 64
- 238000009792 diffusion process Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 abstract description 20
- 238000000034 method Methods 0.000 abstract description 6
- 239000011159 matrix material Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 113
- 239000011229 interlayer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 高精細化配線が可能な半導体装置を提供す
る。 【解決手段】 下地と第１化合物半導体層との間に設け
られた半絶縁性化合物半導体層と、第１化合物半導体層
から半絶縁性化合物半導体層の表面中に達していてそれ
ぞれ同数の拡散領域２０を含むブロック領域２３（２３
ａ，２３ｂ，２３ｃ）に分離するための複数の分離領域
２２と、各ブロック領域から１つづつ選ばれた拡散領域
に対して共通の１つの電極配線が対応する関係で、全て
のブロック領域内の拡散領域に対して電極２６を介して
接続された複数の電極配線３２（３２ａ，３２ｂ，３２
ｃ，３２ｄ）とを設けて構成する。
る。 【解決手段】 下地と第１化合物半導体層との間に設け
られた半絶縁性化合物半導体層と、第１化合物半導体層
から半絶縁性化合物半導体層の表面中に達していてそれ
ぞれ同数の拡散領域２０を含むブロック領域２３（２３
ａ，２３ｂ，２３ｃ）に分離するための複数の分離領域
２２と、各ブロック領域から１つづつ選ばれた拡散領域
に対して共通の１つの電極配線が対応する関係で、全て
のブロック領域内の拡散領域に対して電極２６を介して
接続された複数の電極配線３２（３２ａ，３２ｂ，３２
ｃ，３２ｄ）とを設けて構成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
この装置に用いる半導体素子に関するものである。
この装置に用いる半導体素子に関するものである。
【０００２】
【従来の技術】半導体装置として、例えば文献Ｉ（光プ
リンタの設計、トリケップスＷＳ６、昭和６０年、ｐ．
１２１〜１２６）に開示されているような発光ダイオー
ド（ＬＥＤ）アレイがある。図６を参照して、従来のＬ
ＥＤアレイの構造につき簡単に説明する。
リンタの設計、トリケップスＷＳ６、昭和６０年、ｐ．
１２１〜１２６）に開示されているような発光ダイオー
ド（ＬＥＤ）アレイがある。図６を参照して、従来のＬ
ＥＤアレイの構造につき簡単に説明する。
【０００３】従来のＬＥＤアレイ５０は、ｎ型ＧａＡｓ
基板５１上にｎ型ＧａＡｓＰ層５２、開口部を有する拡
散マスク５４を順次設けている。また、このＬＥＤアレ
イ５０は、開口部に露出しているｎ型ＧａＡｓＰ層５２
の表面にｐ型拡散領域５６を設けている。
基板５１上にｎ型ＧａＡｓＰ層５２、開口部を有する拡
散マスク５４を順次設けている。また、このＬＥＤアレ
イ５０は、開口部に露出しているｎ型ＧａＡｓＰ層５２
の表面にｐ型拡散領域５６を設けている。
【０００４】また、拡散マスク５４の表面及びｐ型拡散
領域５６の面には、ｐ型電極５８を延在させて配設され
ている。一方、基板５１の裏面にはｎ型電極６０を設け
ている。
領域５６の面には、ｐ型電極５８を延在させて配設され
ている。一方、基板５１の裏面にはｎ型電極６０を設け
ている。
【０００５】また、基板５１、すなわちウエーハをダイ
シングにより切り出された１つのチップ内にはＬＥＤア
レイの発光部（ｐ型拡散領域）５６が横方向へ一列に配
設されている。そして、ｐ型電極５８と拡散領域５６と
は、電極配線を介して電気的に接続されている。
シングにより切り出された１つのチップ内にはＬＥＤア
レイの発光部（ｐ型拡散領域）５６が横方向へ一列に配
設されている。そして、ｐ型電極５８と拡散領域５６と
は、電極配線を介して電気的に接続されている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ＬＥＤアレイ５０は、ＬＥＤアレイの電極及び電極配線
に注目して見ると、 特に１２００ＤＰＩのような高密度ＬＥＤアレイを形
成する場合、従来のように拡散領域に接続されている電
極パッド（ボンディングパッドともいう。）とＬＥＤと
を１対１にして配設したのでは、電極パッドの配線密度
が高くなり、ｎ型ＧａＡｓＰ層５２の表面に電極配線を
形成することが困難となる。
ＬＥＤアレイ５０は、ＬＥＤアレイの電極及び電極配線
に注目して見ると、 特に１２００ＤＰＩのような高密度ＬＥＤアレイを形
成する場合、従来のように拡散領域に接続されている電
極パッド（ボンディングパッドともいう。）とＬＥＤと
を１対１にして配設したのでは、電極パッドの配線密度
が高くなり、ｎ型ＧａＡｓＰ層５２の表面に電極配線を
形成することが困難となる。
【０００７】また、ｐ型電極パッドの密度が高くなる
と、電極パッドの大きさも小型化せざるを得なくなり、
ボンデイングワイヤ等による電極パッドとドライバＩＣ
との接続が困難になるという問題があった。
と、電極パッドの大きさも小型化せざるを得なくなり、
ボンデイングワイヤ等による電極パッドとドライバＩＣ
との接続が困難になるという問題があった。
【０００８】そこで、従来より高精細化電極配線が可能
な半導体装置及びそれに用いる半導体素子の実現が望ま
れていた。
な半導体装置及びそれに用いる半導体素子の実現が望ま
れていた。
【０００９】
【課題を解決するための手段】このため、第１発明の半
導体装置によれば、下地上に第１導電型の第１化合物半
導体層と、この第１化合物半導体層中に発光あるいは受
光層として設けられた第２導電型の拡散領域と、拡散領
域と電気的に接続されている第２導電型用電極とを具え
る半導体装置において、下地と第１化合物半導体層との
間に設けられた半絶縁性化合物半導体層と、第１化合物
半導体層から半絶縁性化合物半導体層の表面中に達して
いて、それぞれ同数の拡散領域を含むブロック領域に分
離するための複数の分離領域と、各ブロック領域から１
つづつ選ばれた拡散領域に対して共通の１つの電極配線
が対応する関係で、全てのブロック領域内の拡散領域に
対して電極を介して接続された複数の電極配線とを設け
て成ることを特徴とする。
導体装置によれば、下地上に第１導電型の第１化合物半
導体層と、この第１化合物半導体層中に発光あるいは受
光層として設けられた第２導電型の拡散領域と、拡散領
域と電気的に接続されている第２導電型用電極とを具え
る半導体装置において、下地と第１化合物半導体層との
間に設けられた半絶縁性化合物半導体層と、第１化合物
半導体層から半絶縁性化合物半導体層の表面中に達して
いて、それぞれ同数の拡散領域を含むブロック領域に分
離するための複数の分離領域と、各ブロック領域から１
つづつ選ばれた拡散領域に対して共通の１つの電極配線
が対応する関係で、全てのブロック領域内の拡散領域に
対して電極を介して接続された複数の電極配線とを設け
て成ることを特徴とする。
【００１０】このように、第１発明では、半導体装置
に、下地上に設けた半絶縁性化合物半導体層と拡散領域
を含むブロック領域に分離するための分離領域とを設け
ているので、第１化合物半導体層を複数のブロック領域
に分離・分割することができる。また、各ブロック領域
内の１つづつ選ばれた拡散領域は、第２導電型電極、例
えばｐ型電極を介して共通の１つの電極配線に接続され
ているので、従来のように拡散領域と同数の電極配線を
設ける必要がなくなり、したがって、従来に比べ、電極
配線数を低減することができる。このため、ｐ型電極用
電極パッドも電極配線の個数だけ設ければ良いので、電
極パッド数も従来に比べ、大幅に低減できる。例えば、
１チップのＬＥＤアレイが１２個の拡散領域により構成
されている場合を想定する。今、１つのブロック領域に
拡散領域を４個づつ配設したとすれば、各ブロック領域
の１つの拡散領域はｐ型電極を介して共通の電極配線に
接続されているので、ドライバーＩＣへ接続するための
電極パッド数は、（１つのブロック領域の拡散領域の個
数）／（１チップの拡散領域の個数）＝４／１２、すな
わち、従来の１／３に低減できる。
に、下地上に設けた半絶縁性化合物半導体層と拡散領域
を含むブロック領域に分離するための分離領域とを設け
ているので、第１化合物半導体層を複数のブロック領域
に分離・分割することができる。また、各ブロック領域
内の１つづつ選ばれた拡散領域は、第２導電型電極、例
えばｐ型電極を介して共通の１つの電極配線に接続され
ているので、従来のように拡散領域と同数の電極配線を
設ける必要がなくなり、したがって、従来に比べ、電極
配線数を低減することができる。このため、ｐ型電極用
電極パッドも電極配線の個数だけ設ければ良いので、電
極パッド数も従来に比べ、大幅に低減できる。例えば、
１チップのＬＥＤアレイが１２個の拡散領域により構成
されている場合を想定する。今、１つのブロック領域に
拡散領域を４個づつ配設したとすれば、各ブロック領域
の１つの拡散領域はｐ型電極を介して共通の電極配線に
接続されているので、ドライバーＩＣへ接続するための
電極パッド数は、（１つのブロック領域の拡散領域の個
数）／（１チップの拡散領域の個数）＝４／１２、すな
わち、従来の１／３に低減できる。
【００１１】したがって、ｐ型電極の配線密度が高くな
っても、電極パッド数を低減することができるので、電
極配線の形成が極めて容易になる。また、例えば１２０
０ＤＰＩのＬＥＤアレイに対しても電極配線のスペース
に余裕ができるため、ＬＥＤアレイのｐ型電極パッドと
ドライバＩＣとの接続が極めて容易になる。
っても、電極パッド数を低減することができるので、電
極配線の形成が極めて容易になる。また、例えば１２０
０ＤＰＩのＬＥＤアレイに対しても電極配線のスペース
に余裕ができるため、ＬＥＤアレイのｐ型電極パッドと
ドライバＩＣとの接続が極めて容易になる。
【００１２】また、この発明では、好ましくは下地をシ
リコン基板により構成するのが良い。このように、下地
としてシリコン基板を用いることにより、ウエーハをダ
イシングする際に基板が破壊されたり、基板中にクラッ
クが生じたりすることがなくなる。また、ダイシングの
際にダイシング速度を速くすることができるので、スル
ープットが大幅に向上する。
リコン基板により構成するのが良い。このように、下地
としてシリコン基板を用いることにより、ウエーハをダ
イシングする際に基板が破壊されたり、基板中にクラッ
クが生じたりすることがなくなる。また、ダイシングの
際にダイシング速度を速くすることができるので、スル
ープットが大幅に向上する。
【００１３】また、この発明では、好ましくは分離領域
は、第１化合物半導体層から半絶縁性化合物半導体層に
達するまでの深さを有する分離溝又は第１化合物半導体
層の第１導電型とは異なる第２導電型の第１分離領域と
半絶縁性化合物半導体層に第２導電型の不純物を拡散し
た第２分離領域との領域とにより構成するのが良い。
は、第１化合物半導体層から半絶縁性化合物半導体層に
達するまでの深さを有する分離溝又は第１化合物半導体
層の第１導電型とは異なる第２導電型の第１分離領域と
半絶縁性化合物半導体層に第２導電型の不純物を拡散し
た第２分離領域との領域とにより構成するのが良い。
【００１４】このように、この発明では、分離領域が分
離溝又は第１及び第２分離領域によって第１化合物半導
体層を分離する構成にしてある。このため、例えば第１
化合物半導体層の拡散領域を発光させるためにｐ型電極
及び共通電極間に電圧を印加して第１化合物半導体層に
電流を流しても、ブロック領域同士の方向へは電流は流
れないので、第１化合物半導体層を複数のブロック領域
に電気的に分離することができる。
離溝又は第１及び第２分離領域によって第１化合物半導
体層を分離する構成にしてある。このため、例えば第１
化合物半導体層の拡散領域を発光させるためにｐ型電極
及び共通電極間に電圧を印加して第１化合物半導体層に
電流を流しても、ブロック領域同士の方向へは電流は流
れないので、第１化合物半導体層を複数のブロック領域
に電気的に分離することができる。
【００１５】また、第２発明の半導体素子によれば、下
地上に第１導電型の第１化合物半導体層と、この第１化
合物半導体層中に発光あるいは受光層として設けられた
第２導電型の拡散領域とを具える半導体素子において、
下地と第１化合物半導体層との間に、少なくとも１つの
半絶縁性化合物半導体層を設けることを特徴とする。
地上に第１導電型の第１化合物半導体層と、この第１化
合物半導体層中に発光あるいは受光層として設けられた
第２導電型の拡散領域とを具える半導体素子において、
下地と第１化合物半導体層との間に、少なくとも１つの
半絶縁性化合物半導体層を設けることを特徴とする。
【００１６】このように、下地と第１化合物半導体層と
の間に、少なくとも１つの半絶縁性半導体層を設けるこ
とにより、下地と第１化合物半導体層との間を絶縁し分
離することができる。
の間に、少なくとも１つの半絶縁性半導体層を設けるこ
とにより、下地と第１化合物半導体層との間を絶縁し分
離することができる。
【００１７】また、この発明では、好ましくは半絶縁性
化合物半導体層を、下地側から順次にノンドープのＧａ
Ａｓ層及びノンドープのＡｌy Ｇａ1-y Ａｓ層（ただ
し、ｙは組成比を表わし０＜ｙ＜１の値とする。）の二
層構造により構成するのが良い。このように、半絶縁性
化合物半導体層を二層構造にすることにより、下地と第
１化合物半導体層との間の絶縁性を更に向上させること
ができる。
化合物半導体層を、下地側から順次にノンドープのＧａ
Ａｓ層及びノンドープのＡｌy Ｇａ1-y Ａｓ層（ただ
し、ｙは組成比を表わし０＜ｙ＜１の値とする。）の二
層構造により構成するのが良い。このように、半絶縁性
化合物半導体層を二層構造にすることにより、下地と第
１化合物半導体層との間の絶縁性を更に向上させること
ができる。
【００１８】
【発明の実施の形態】以下、図を参照して、この発明の
半導体装置及びその装置に用いる半導体素子の実施の形
態につき説明する。なお、この実施の形態では、特に半
導体装置として発光ダイオードアレイを例に取って説明
する。図１〜図５は、この発明が理解できる程度に各構
成成分の形状、大きさ及び配置関係を概略的に示してあ
るにすぎない。
半導体装置及びその装置に用いる半導体素子の実施の形
態につき説明する。なお、この実施の形態では、特に半
導体装置として発光ダイオードアレイを例に取って説明
する。図１〜図５は、この発明が理解できる程度に各構
成成分の形状、大きさ及び配置関係を概略的に示してあ
るにすぎない。
【００１９】［発光ダイオード（ＬＥＤ）アレイの構
造］図１〜図４を参照して、この発明の発光ダイオード
アレイ（以下、ＬＥＤアレイと称する。）の構造につき
説明する。なお、図１は、ＬＥＤアレイの層間絶縁膜を
取り除いた状態で示した平面図である。図２の（Ａ）
は、図１のＷ−Ｗ線、図２の（Ｂ）は図１のＸ−Ｘ線、
及び図２の（Ｃ）は図１のＹ−Ｙ線に沿って切断した位
置に対応する切口断面を示す図で、層間絶縁膜を設けた
状態で示してある。なお、図２の（Ａ）は、拡散領域と
ｐ型電極との接続構造を説明するための図であり、図２
の（Ｂ）は、分離領域の構造を説明するための図であ
り、図２の（Ｃ）は、拡散領域と共通電極との接続構造
を説明するための図である。また、図１に付した斜線は
断面を表わすものではなく、各構成成分の領域を明確に
するために付した線である。
造］図１〜図４を参照して、この発明の発光ダイオード
アレイ（以下、ＬＥＤアレイと称する。）の構造につき
説明する。なお、図１は、ＬＥＤアレイの層間絶縁膜を
取り除いた状態で示した平面図である。図２の（Ａ）
は、図１のＷ−Ｗ線、図２の（Ｂ）は図１のＸ−Ｘ線、
及び図２の（Ｃ）は図１のＹ−Ｙ線に沿って切断した位
置に対応する切口断面を示す図で、層間絶縁膜を設けた
状態で示してある。なお、図２の（Ａ）は、拡散領域と
ｐ型電極との接続構造を説明するための図であり、図２
の（Ｂ）は、分離領域の構造を説明するための図であ
り、図２の（Ｃ）は、拡散領域と共通電極との接続構造
を説明するための図である。また、図１に付した斜線は
断面を表わすものではなく、各構成成分の領域を明確に
するために付した線である。
【００２０】第１の実施の形態では、ＬＥＤアレイ１０
の下地１２として、高抵抗のｎ型シリコン（Ｓｉ）基板
を用いる（図２の（Ａ）、（Ｂ）及び（Ｃ））。
の下地１２として、高抵抗のｎ型シリコン（Ｓｉ）基板
を用いる（図２の（Ａ）、（Ｂ）及び（Ｃ））。
【００２１】このｎ型シリコン基板１２上に半絶縁性化
合物半導体層１５を設けている。そして、この半絶縁性
化合物半導体層１５は、ノンドープのＧａＡｓ層１３と
ノンドープのＡｌy Ｇａ1-y Ａｓ層（ただし、ｙは組成
比とし０＜ｙ＜１の値とする。）１４との二層構造によ
り構成されている（図２の（Ａ）、（Ｂ）及び
（Ｃ））。
合物半導体層１５を設けている。そして、この半絶縁性
化合物半導体層１５は、ノンドープのＧａＡｓ層１３と
ノンドープのＡｌy Ｇａ1-y Ａｓ層（ただし、ｙは組成
比とし０＜ｙ＜１の値とする。）１４との二層構造によ
り構成されている（図２の（Ａ）、（Ｂ）及び
（Ｃ））。
【００２２】このように、ｎ型シリコン基板１２上にＧ
ａＡｓ層１３を設けることにより、ＧａＡｓ層１３はｎ
型シリコン基板１２とｎ型Ａｌx Ｇａ1-x Ａｓ層（ただ
し、ｘは組成比とし０＜ｘ＜１とする。）１６との熱膨
張係数の違いによりｎ型Ａｌx Ｇａ1-x Ａｓ層１６中に
発生する応力を緩和させるバッファ層となるため、ｎ型
Ａｌx Ｇａ1-x Ａｓ層１６中に発生する結晶欠陥やクラ
ックを防止する。
ａＡｓ層１３を設けることにより、ＧａＡｓ層１３はｎ
型シリコン基板１２とｎ型Ａｌx Ｇａ1-x Ａｓ層（ただ
し、ｘは組成比とし０＜ｘ＜１とする。）１６との熱膨
張係数の違いによりｎ型Ａｌx Ｇａ1-x Ａｓ層１６中に
発生する応力を緩和させるバッファ層となるため、ｎ型
Ａｌx Ｇａ1-x Ａｓ層１６中に発生する結晶欠陥やクラ
ックを防止する。
【００２３】また、この発明では、ノンドープのＧａＡ
ｓ層１３上にＡｌy Ｇａ1-y Ａｓ層（ｙ＞ｘ、ここでは
例えばｙ＝０．２５とする。）１４を設けることによ
り、ｎ型Ｓｉ基板１２とｎ型Ａｌx Ｇａ1-x Ａｓ層１６
との間を絶縁している。なお、ここでは、ＧａＡｓ層１
３の厚さを約１μｍとし、Ａｌy Ｇａ1-y Ａｓ層１４の
厚さを約０．５μｍとする（図２の（Ａ）、（Ｂ）及び
（Ｃ））。
ｓ層１３上にＡｌy Ｇａ1-y Ａｓ層（ｙ＞ｘ、ここでは
例えばｙ＝０．２５とする。）１４を設けることによ
り、ｎ型Ｓｉ基板１２とｎ型Ａｌx Ｇａ1-x Ａｓ層１６
との間を絶縁している。なお、ここでは、ＧａＡｓ層１
３の厚さを約１μｍとし、Ａｌy Ｇａ1-y Ａｓ層１４の
厚さを約０．５μｍとする（図２の（Ａ）、（Ｂ）及び
（Ｃ））。
【００２４】また、この実施の形態では、Ａｌy Ｇａ
1-y Ａｓ層上に第１導電型の第１化合物半導体層１６を
設けてある。ここでは、第１化合物半導体層１６をｎ型
ＡｌxＧａ1-x Ａｓ層とする。ｎ型Ａｌx Ｇａ1-x Ａｓ
層１６のＡｌ組成比ｘは、所望の発光波長により調節す
る。例えば、赤色光を得るには、組成比ｘを０．１５と
する。なお、ここでは、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６
の厚さを２μｍとする（図２の（Ａ）、（Ｂ）及び
（Ｃ））。
1-y Ａｓ層上に第１導電型の第１化合物半導体層１６を
設けてある。ここでは、第１化合物半導体層１６をｎ型
ＡｌxＧａ1-x Ａｓ層とする。ｎ型Ａｌx Ｇａ1-x Ａｓ
層１６のＡｌ組成比ｘは、所望の発光波長により調節す
る。例えば、赤色光を得るには、組成比ｘを０．１５と
する。なお、ここでは、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６
の厚さを２μｍとする（図２の（Ａ）、（Ｂ）及び
（Ｃ））。
【００２５】また、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６の表
面には、発光層となる複数のｐ型の拡散領域２０を設け
ている。この拡散領域２０は、亜鉛（Ｚｎ）拡散濃度を
５×１０19原子／ｃｍ 3以上の濃度とし、拡散領域の深
さは約１μｍとしてある（図２の（Ａ）及び（Ｂ））。
面には、発光層となる複数のｐ型の拡散領域２０を設け
ている。この拡散領域２０は、亜鉛（Ｚｎ）拡散濃度を
５×１０19原子／ｃｍ 3以上の濃度とし、拡散領域の深
さは約１μｍとしてある（図２の（Ａ）及び（Ｂ））。
【００２６】また、この実施の形態では、ｎ型Ａｌx Ｇ
ａ1-x Ａｓ層１６から半絶縁性化合物半導体層１５の表
面中に達していて、それぞれ同数づつ拡散領域２０を含
むブロック領域２３に分離するための複数の分離領域２
２を設けている（図１及び図２の（Ｂ））。
ａ1-x Ａｓ層１６から半絶縁性化合物半導体層１５の表
面中に達していて、それぞれ同数づつ拡散領域２０を含
むブロック領域２３に分離するための複数の分離領域２
２を設けている（図１及び図２の（Ｂ））。
【００２７】次に、図３及び図４を参照して、上述した
分離領域の構造につき説明する。図３の（Ａ）は、第１
の実施の形態の分離領域の構造を説明するための平面
図、及び（Ｂ）は（Ａ）のＶ−Ｖ線に沿って切断した位
置に対応する切口断面を示す断面図である。また、図３
の（Ａ）及び（Ｂ）は、１つのチップ内のＬＥＤアレイ
の一部のみを示し、拡散領域２０や電極等は省略して描
いてある。
分離領域の構造につき説明する。図３の（Ａ）は、第１
の実施の形態の分離領域の構造を説明するための平面
図、及び（Ｂ）は（Ａ）のＶ−Ｖ線に沿って切断した位
置に対応する切口断面を示す断面図である。また、図３
の（Ａ）及び（Ｂ）は、１つのチップ内のＬＥＤアレイ
の一部のみを示し、拡散領域２０や電極等は省略して描
いてある。
【００２８】分離領域２２は、拡散領域２０を所定の個
数毎にグループに分けるために設けてある。第１の実施
の形態では、分離領域２２を分離溝で構成した例であ
る。この分離溝２２は、拡散領域２０が４個づつで１つ
のグループを形成するように飛び飛びに設けてあり、各
溝２２は拡散領域２０同士の間に個別電極（図１参照）
と平行に設けられており、溝の深さは、ｎ型Ａｌx Ｇａ
1-x Ａｓ層１６の表面からｎ型Ｓｉ基板１２の露出面ま
での深さとする。なお、ここでは、電気的な分離状態を
高めるためにその深さをｎ型Ｓｉ基板１２の露出面まで
としたが、良好な電気的分離が行えるならば、半絶縁性
化合物半導体層１５の途中までの深さであっても良い。
数毎にグループに分けるために設けてある。第１の実施
の形態では、分離領域２２を分離溝で構成した例であ
る。この分離溝２２は、拡散領域２０が４個づつで１つ
のグループを形成するように飛び飛びに設けてあり、各
溝２２は拡散領域２０同士の間に個別電極（図１参照）
と平行に設けられており、溝の深さは、ｎ型Ａｌx Ｇａ
1-x Ａｓ層１６の表面からｎ型Ｓｉ基板１２の露出面ま
での深さとする。なお、ここでは、電気的な分離状態を
高めるためにその深さをｎ型Ｓｉ基板１２の露出面まで
としたが、良好な電気的分離が行えるならば、半絶縁性
化合物半導体層１５の途中までの深さであっても良い。
【００２９】次に、分離溝２２を形成する場合は、例え
ば開口部を有するエッチングマスク（図示せず）をｎ型
Ａｌx Ｇａ1-x Ａｓ層１６上に形成し、その後、異方性
エッチングによりＡｌＧａＡｓ／ＧａＡｓ層１５及びｎ
型Ａｌx Ｇａ1-x Ａｓ層１６をエッチングして溝を形成
してこの溝が分離溝２２となる（図３の（Ａ）及び
（Ｂ））。
ば開口部を有するエッチングマスク（図示せず）をｎ型
Ａｌx Ｇａ1-x Ａｓ層１６上に形成し、その後、異方性
エッチングによりＡｌＧａＡｓ／ＧａＡｓ層１５及びｎ
型Ａｌx Ｇａ1-x Ａｓ層１６をエッチングして溝を形成
してこの溝が分離溝２２となる（図３の（Ａ）及び
（Ｂ））。
【００３０】この実施の形態では、１つのブロック領域
のｎ型Ａｌx Ｇａ1-x Ａｓ層１６に拡散領域２０が４個
含むように分離溝２２を設けてある。このような分離溝
２２をＬＥＤアレイ中に複数個設けることにより、ｎ型
Ａｌx Ｇａ1-x Ａｓ層１６を４個の拡散領域２０を含む
複数のブロック領域（ここでは第１〜第３ブロック領域
２３ａ，２３ｂ，２３ｃとする。）２３に電気的に分離
することができる。また、ここでは、各ブロック領域２
３内には同数の拡散領域２０を設けてある（図３の
（Ａ）及び（Ｂ））。
のｎ型Ａｌx Ｇａ1-x Ａｓ層１６に拡散領域２０が４個
含むように分離溝２２を設けてある。このような分離溝
２２をＬＥＤアレイ中に複数個設けることにより、ｎ型
Ａｌx Ｇａ1-x Ａｓ層１６を４個の拡散領域２０を含む
複数のブロック領域（ここでは第１〜第３ブロック領域
２３ａ，２３ｂ，２３ｃとする。）２３に電気的に分離
することができる。また、ここでは、各ブロック領域２
３内には同数の拡散領域２０を設けてある（図３の
（Ａ）及び（Ｂ））。
【００３１】次に、図４を参照して、第２の実施の形態
の分離領域の構造につき説明につきする。
の分離領域の構造につき説明につきする。
【００３２】第２の実施の形態では、ノンドープＧａＡ
ｓ層１３及びｎ型Ａｌx Ｇａ1-x Ａｓ層１６中に不純物
を拡散させて分離領域３４を形成した例である。この分
離領域３４は、第１分離領域３４ａと第２分離領域３４
ｂとにより構成されている。ここでは、第１分離領域３
４ａをｐ型Ａｌx Ｇａ1-x Ａｓ領域とし、第２分離領域
３４ｂをｐ型ＧａＡｓ領域とする。
ｓ層１３及びｎ型Ａｌx Ｇａ1-x Ａｓ層１６中に不純物
を拡散させて分離領域３４を形成した例である。この分
離領域３４は、第１分離領域３４ａと第２分離領域３４
ｂとにより構成されている。ここでは、第１分離領域３
４ａをｐ型Ａｌx Ｇａ1-x Ａｓ領域とし、第２分離領域
３４ｂをｐ型ＧａＡｓ領域とする。
【００３３】次に、第１及び第２分離領域３４ａ及び３
４ｂを形成する場合は、例えば気相拡散により亜鉛（Ｚ
ｎ）を拡散させてｎ型Ａｌx Ｇａ1-x Ａｓ層１６及びＧ
ａＡｓ層１３を形成する。この実施の形態では、ＧａＡ
ｓ層１３とＡｌx Ｇａ1-x Ａｓ層１６とを加えた厚さを
約３μｍ程度に設定してあるため、適当なマスクを用い
て気相拡散により容易にＡｌx Ｇａ1-x Ａｓ層１６の表
面からＧａＡｓ層１３の表面に達するまでの分離領域３
４を形成することができる。
４ｂを形成する場合は、例えば気相拡散により亜鉛（Ｚ
ｎ）を拡散させてｎ型Ａｌx Ｇａ1-x Ａｓ層１６及びＧ
ａＡｓ層１３を形成する。この実施の形態では、ＧａＡ
ｓ層１３とＡｌx Ｇａ1-x Ａｓ層１６とを加えた厚さを
約３μｍ程度に設定してあるため、適当なマスクを用い
て気相拡散により容易にＡｌx Ｇａ1-x Ａｓ層１６の表
面からＧａＡｓ層１３の表面に達するまでの分離領域３
４を形成することができる。
【００３４】次に、もう一度図１及び図２の（Ａ）〜
（Ｃ）に戻って、この発明の構成要件である電極配線の
構成につき説明する。
（Ｃ）に戻って、この発明の構成要件である電極配線の
構成につき説明する。
【００３５】この発明では、各ブロック領域２３から１
つづつ選ばれた拡散領域２０に対して共通の１つの電極
配線が対応する関係で、全てのブロック領域２３（２３
ａ，２３ｂ及び２３ｃ）内の拡散領域２０に対して電極
（以下個別電極ともいう。）２６を介して接続された複
数の電極配線３２を設けたものである。
つづつ選ばれた拡散領域２０に対して共通の１つの電極
配線が対応する関係で、全てのブロック領域２３（２３
ａ，２３ｂ及び２３ｃ）内の拡散領域２０に対して電極
（以下個別電極ともいう。）２６を介して接続された複
数の電極配線３２を設けたものである。
【００３６】この実施の形態では、１つのブロック領域
２３内のｎ型Ａｌx Ｇａ1-x Ａｓ層１６には４個の拡散
領域２０を設けているので、電極配線３２も拡散領域２
０と同数の４個を配設してある。図１では、４つの電極
配線３２をそれぞれ３２ａ，３２ｂ、３２ｃ，３２ｄの
符号で示す。また、図１では、１つのブロック領域２３
内の４つの個別電極２６をそれぞれ２６ａ，２６ｂ，２
６ｃ及び２６ｄの符号で示す。そして、１つのブロック
領域内の各拡散領域２０は、専用の個別電極２６を介在
させてそれぞれ異なる電極配線３２と接続してある。そ
して、４つの電極配線３２ａ，３２ｂ，３２ｃ及び３２
ｄは、それぞれ別個に電極パッド（図示せず）と接続さ
れている。
２３内のｎ型Ａｌx Ｇａ1-x Ａｓ層１６には４個の拡散
領域２０を設けているので、電極配線３２も拡散領域２
０と同数の４個を配設してある。図１では、４つの電極
配線３２をそれぞれ３２ａ，３２ｂ、３２ｃ，３２ｄの
符号で示す。また、図１では、１つのブロック領域２３
内の４つの個別電極２６をそれぞれ２６ａ，２６ｂ，２
６ｃ及び２６ｄの符号で示す。そして、１つのブロック
領域内の各拡散領域２０は、専用の個別電極２６を介在
させてそれぞれ異なる電極配線３２と接続してある。そ
して、４つの電極配線３２ａ，３２ｂ，３２ｃ及び３２
ｄは、それぞれ別個に電極パッド（図示せず）と接続さ
れている。
【００３７】この実施の形態では、電極配線３２ａと各
ブロック領域の個別電極２６ａとが配線接続部３３ａを
介して電気的に接続されており、電極配線３２ｂと各ブ
ロック領域２３の個別電極２６ｂとが配線接続部３３ｂ
を介して電気的に接続されており、電極配線３２ｃと各
ブロック領域の個別電極２６ｃとが配線接続部３３ｃを
介して電気的に接続されており、電極配線３２ｄと各ブ
ロック領域の個別電極２６ｄとが配線接続部３３ｄを介
して電気的に接続されている。
ブロック領域の個別電極２６ａとが配線接続部３３ａを
介して電気的に接続されており、電極配線３２ｂと各ブ
ロック領域２３の個別電極２６ｂとが配線接続部３３ｂ
を介して電気的に接続されており、電極配線３２ｃと各
ブロック領域の個別電極２６ｃとが配線接続部３３ｃを
介して電気的に接続されており、電極配線３２ｄと各ブ
ロック領域の個別電極２６ｄとが配線接続部３３ｄを介
して電気的に接続されている。
【００３８】そして、個別電極２６と電極配線３２との
間には層間絶縁膜３０が設けられていて、配線接続部３
３を介して個別電極２６と電極配線３２とが接続されて
いる（図２の（Ａ））。電極配線３２ａ，３２ｂ，３２
ｃ，３２ｄの各配線には、それぞれ少なくとも１つの電
極パッド（図示せず）が接続されている。
間には層間絶縁膜３０が設けられていて、配線接続部３
３を介して個別電極２６と電極配線３２とが接続されて
いる（図２の（Ａ））。電極配線３２ａ，３２ｂ，３２
ｃ，３２ｄの各配線には、それぞれ少なくとも１つの電
極パッド（図示せず）が接続されている。
【００３９】また、ブロック領域２３（２３ａ，２３
ｂ，２３ｃ）内では、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６上
にこのｎ型Ａｌx Ｇａ1-x Ａｓ層１６と電気的に接続さ
れたｎ型共通電極２８を設けてあり、この共通電極２８
（２８ａ，２８ｂ，２８ｃ）は共通電極パッド２９に接
続されている。
ｂ，２３ｃ）内では、ｎ型Ａｌx Ｇａ1-x Ａｓ層１６上
にこのｎ型Ａｌx Ｇａ1-x Ａｓ層１６と電気的に接続さ
れたｎ型共通電極２８を設けてあり、この共通電極２８
（２８ａ，２８ｂ，２８ｃ）は共通電極パッド２９に接
続されている。
【００４０】この発明のＬＥＤアレイによれば、各ブロ
ック領域２３内の個別電極２６の１つを電極配線３２に
接続する方式、すなわちマトリクス配線方式をとってい
るため、個別電極用電極パッド（図示せず）を従来に比
べ、大幅に低減することが可能となる。
ック領域２３内の個別電極２６の１つを電極配線３２に
接続する方式、すなわちマトリクス配線方式をとってい
るため、個別電極用電極パッド（図示せず）を従来に比
べ、大幅に低減することが可能となる。
【００４１】次に、上述したＬＥＤアレイを用いて発光
層を発光させるときは、共通電極２８と、個別電極２６
を接続した電極配線３２を選択して、電圧を印加するこ
とにより所定のＬＥＤの発光をオン・オフ制御させるこ
とができる。
層を発光させるときは、共通電極２８と、個別電極２６
を接続した電極配線３２を選択して、電圧を印加するこ
とにより所定のＬＥＤの発光をオン・オフ制御させるこ
とができる。
【００４２】上述したＬＥＤアレイでは、電極配線３２
ａと個別電極２６との接続を１つのブロック領域の左側
の電極２６ａを選んで共通の電極配線３２ａと接続する
例につき説明したが、何らこのような接続に限定される
ものではなく、例えば電極配線３２ａに第２ブロック領
域２３ｂの電極２６ｂと第３ブロック領域２３ｃの電極
２６ａが接続されていても良い。この場合は、第２ブロ
ック領域の電極２６ｂは電極配線３２ａに接続し、電極
２６ａを別の電極配線３２に接続する。
ａと個別電極２６との接続を１つのブロック領域の左側
の電極２６ａを選んで共通の電極配線３２ａと接続する
例につき説明したが、何らこのような接続に限定される
ものではなく、例えば電極配線３２ａに第２ブロック領
域２３ｂの電極２６ｂと第３ブロック領域２３ｃの電極
２６ａが接続されていても良い。この場合は、第２ブロ
ック領域の電極２６ｂは電極配線３２ａに接続し、電極
２６ａを別の電極配線３２に接続する。
【００４３】次に、図５を参照して、半導体装置に用い
る半導体素子、特にＬＥＤ素子の構造につき説明する。
なお、図５は、ＬＥＤアレイに用いるＬＥＤ素子の主要
構造を説明するための断面図である。
る半導体素子、特にＬＥＤ素子の構造につき説明する。
なお、図５は、ＬＥＤアレイに用いるＬＥＤ素子の主要
構造を説明するための断面図である。
【００４４】このＬＥＤ素子は、下地１２と第１導電型
の第１化合物半導体層１６との間に、半絶縁性化合物半
導体層１５を設けてある。
の第１化合物半導体層１６との間に、半絶縁性化合物半
導体層１５を設けてある。
【００４５】この実施の形態では、既に述べたように、
下地１２としてｎ型Ｓｉ基板を用い、第１化合物半導体
層１６としてｎ型Ａｌx Ｇａ1-x Ａｓ層を用いる。な
お、下地１２として、ｎ型Ｓｉ基板の代わりにＳＯＩ
（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒの略称）
を用いても良い。このように、この発明では、下地とし
てｎ型Ｓｉ基板又はＳＯＩを用いているので、ダイシン
グの際に基板が破壊されにくくなり、製造工程中でのハ
ンドリングが容易になる。
下地１２としてｎ型Ｓｉ基板を用い、第１化合物半導体
層１６としてｎ型Ａｌx Ｇａ1-x Ａｓ層を用いる。な
お、下地１２として、ｎ型Ｓｉ基板の代わりにＳＯＩ
（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒの略称）
を用いても良い。このように、この発明では、下地とし
てｎ型Ｓｉ基板又はＳＯＩを用いているので、ダイシン
グの際に基板が破壊されにくくなり、製造工程中でのハ
ンドリングが容易になる。
【００４６】また、ダイシング工程において、基板が平
坦でかつ基板（ウエーハ）中にクラックが生じないの
で、プロセス工程が自動化を図ることができる。また、
フォトリソグラフィ工程での素子の精度や均一性も十分
確保することができる。
坦でかつ基板（ウエーハ）中にクラックが生じないの
で、プロセス工程が自動化を図ることができる。また、
フォトリソグラフィ工程での素子の精度や均一性も十分
確保することができる。
【００４７】また、ウエーハをダイシングする際にダイ
シング速度を速くできるので、スループットが大幅に向
上する。また、チップカット工程において、ウエーハの
破損が少なくなるので、精度の高いカッテングが可能と
なる。また、従来の化合物半導体基板では実現できなか
った、３インチ（約７．６２ｃｍ）以上の大口径のウエ
ーハが可能となるため、チップ長を従来よりも長くする
ことができる。また、従来の化合物半導体基板単独のも
のに比べて基板コストを安くできる等の種々の利点があ
る。
シング速度を速くできるので、スループットが大幅に向
上する。また、チップカット工程において、ウエーハの
破損が少なくなるので、精度の高いカッテングが可能と
なる。また、従来の化合物半導体基板では実現できなか
った、３インチ（約７．６２ｃｍ）以上の大口径のウエ
ーハが可能となるため、チップ長を従来よりも長くする
ことができる。また、従来の化合物半導体基板単独のも
のに比べて基板コストを安くできる等の種々の利点があ
る。
【００４８】また、この実施の形態では、半絶縁性化合
物半導体層１５を、ノンドープのＧａＡｓ層１３とノン
ドープのＡｌy Ｇａ1-y Ａｓ層１４との二層により構成
している。そして、ここでは、Ａｌy Ｇａ1-y Ａｓ層１
４の組成比ｙをｎ型Ａｌx Ｇａ1-x Ａｓ層１６の組成比
ｘよりも大きいか又は等しくしてある。すなわち、１＞
ｙ≧ｘ＞０とする。
物半導体層１５を、ノンドープのＧａＡｓ層１３とノン
ドープのＡｌy Ｇａ1-y Ａｓ層１４との二層により構成
している。そして、ここでは、Ａｌy Ｇａ1-y Ａｓ層１
４の組成比ｙをｎ型Ａｌx Ｇａ1-x Ａｓ層１６の組成比
ｘよりも大きいか又は等しくしてある。すなわち、１＞
ｙ≧ｘ＞０とする。
【００４９】このように、Ａｌy Ｇａ1-y Ａｓ層１４の
組成比ｙをｎ型Ａｌx Ｇａ1-x Ａｓ層１６の組成比ｘよ
りも大きくすることにより、Ｓｉ基板１２とｎ型Ａｌx
Ｇａ1-x Ａｓ層１６との間の絶縁抵抗を高くできる。こ
のため、ｎ型Ａｌx Ｇａ１−ｘＡｓ層１６に電圧を印加
して電流を流しＬＥＤを発光させる場合、Ｓｉ基板１２
の方向へは電流は流れず、Ｓｉ基板１２とｎ型Ａｌｘ
Ｇａ1-x Ａｓ層１６との間を電気的に分離することがで
きる。
組成比ｙをｎ型Ａｌx Ｇａ1-x Ａｓ層１６の組成比ｘよ
りも大きくすることにより、Ｓｉ基板１２とｎ型Ａｌx
Ｇａ1-x Ａｓ層１６との間の絶縁抵抗を高くできる。こ
のため、ｎ型Ａｌx Ｇａ１−ｘＡｓ層１６に電圧を印加
して電流を流しＬＥＤを発光させる場合、Ｓｉ基板１２
の方向へは電流は流れず、Ｓｉ基板１２とｎ型Ａｌｘ
Ｇａ1-x Ａｓ層１６との間を電気的に分離することがで
きる。
【００５０】上述した実施の形態では、半導体装置とし
て、ＬＥＤアレイに説明したが、ＬＥＤアレイの代わり
に受光ダイオード等の素子にも適用して好適である。
て、ＬＥＤアレイに説明したが、ＬＥＤアレイの代わり
に受光ダイオード等の素子にも適用して好適である。
【００５１】また、上述した実施の形態では、ｎ型化合
物半導体層にＡｌx Ｇａ1-x Ａｓ層を用いたが、この層
に何ら限定されるものではなく、赤外光の発光波長を得
るときはＡｌx Ｇａ1-x Ａｓ層の代わりにＧａＡｓ層を
用いても良い。その場合、半絶縁性化合物半導体層とし
てはノンドープのＧａＡｓ層を用いるのが良い。
物半導体層にＡｌx Ｇａ1-x Ａｓ層を用いたが、この層
に何ら限定されるものではなく、赤外光の発光波長を得
るときはＡｌx Ｇａ1-x Ａｓ層の代わりにＧａＡｓ層を
用いても良い。その場合、半絶縁性化合物半導体層とし
てはノンドープのＧａＡｓ層を用いるのが良い。
【００５２】また、可視光の発振波長を得るときは、Ａ
ｌＧａＡｓ層の代わりにＧａＩｎＡｓ層等の３元素の材
料又はＧａＩｎＡｓＰ層等の４元素の材料を用いても良
い。
ｌＧａＡｓ層の代わりにＧａＩｎＡｓ層等の３元素の材
料又はＧａＩｎＡｓＰ層等の４元素の材料を用いても良
い。
【００５３】
【発明の効果】上述した説明から明らかなように、この
発明の半導体装置によれば、下地と第１化合物半導体層
との間には半絶縁性化合物半導体層を設け、ブロック領
域に分離するための分離領域を設け、かつ各ブロック領
域内の拡散領域を第２導電型の電極を介して共通に接続
する複数の電極配線を設けてある。また、各ブロック領
域内の１つづつ選ばれた拡散領域は共通の電極配線に接
続されているので、従来のように第２導電型の電極パッ
ドを拡散領域の数だけ設ける必要がなくなる。このた
め、素子の表面に形成する第２導電型の電極パッドの個
数を従来に比べ大幅に低減することができる。
発明の半導体装置によれば、下地と第１化合物半導体層
との間には半絶縁性化合物半導体層を設け、ブロック領
域に分離するための分離領域を設け、かつ各ブロック領
域内の拡散領域を第２導電型の電極を介して共通に接続
する複数の電極配線を設けてある。また、各ブロック領
域内の１つづつ選ばれた拡散領域は共通の電極配線に接
続されているので、従来のように第２導電型の電極パッ
ドを拡散領域の数だけ設ける必要がなくなる。このた
め、素子の表面に形成する第２導電型の電極パッドの個
数を従来に比べ大幅に低減することができる。
【００５４】また、第２導電型の電極パッドの密度が高
くなっても、電極パッド数は少なくて済むため、電極パ
ッドと接続されるドライバＩＣとの接続が容易になる。
このため、製造工程での歩留が良くなり、製品のコスト
ダウンを図ることが可能となる。
くなっても、電極パッド数は少なくて済むため、電極パ
ッドと接続されるドライバＩＣとの接続が容易になる。
このため、製造工程での歩留が良くなり、製品のコスト
ダウンを図ることが可能となる。
【００５５】また、この発明の半導体装置は、各ブロッ
ク領域内の拡散領域は電極を介して電極配線と接続され
ており、かつ各ブロック領域内にそれぞれ共通電極を設
けてあるので、電極配線及び共通電極を任意に選択して
電圧を印加することによりチップマトリクス駆動が可能
となる。
ク領域内の拡散領域は電極を介して電極配線と接続され
ており、かつ各ブロック領域内にそれぞれ共通電極を設
けてあるので、電極配線及び共通電極を任意に選択して
電圧を印加することによりチップマトリクス駆動が可能
となる。
【図１】この発明のＬＥＤアレイの構造を説明するため
に供する平面図である。
に供する平面図である。
【図２】（Ａ）〜（Ｃ）は、この発明のＬＥＤアレイの
構造を切断した部分での切断面を示す各種断面図であ
る。
構造を切断した部分での切断面を示す各種断面図であ
る。
【図３】（Ａ）〜（Ｂ）は、１つのチップ内に設ける分
離領域の構造を説明するための模式的平面図及び断面図
である。
離領域の構造を説明するための模式的平面図及び断面図
である。
【図４】１つのチップ内に設ける分離領域の構造を説明
するための模式的断面図である。
するための模式的断面図である。
【図５】この発明のＬＥＤ素子の構造を説明するために
供する主要断面図である。
供する主要断面図である。
【図６】（Ａ）〜（Ｂ）は、従来のＬＥＤアレイの構造
を説明するために供する平面図及びＬＥＤ素子の断面図
である。
を説明するために供する平面図及びＬＥＤ素子の断面図
である。
１０：ＬＥＤアレイ １２：ｎ型Ｓｉ基板 １３：ノンドープＧａＡｓ層 １４：ノンドープＡｌy Ｇａ1-y Ａｓ層 １５：半絶縁性化合物半導体層 １６：ｎ型Ａｌx Ｇａ1-x Ａｓ層 ２０：Ｐ型拡散領域 ２２、３４：分離領域 ２４：絶縁膜 ２６：個別電極 ２８：共通電極 ３０：層間絶縁膜 ３２：電極配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜野 広 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (10)
- 【請求項１】 下地上に第１導電型の第１化合物半導体
層と、該第１化合物半導体層中に発光あるいは受光層と
して設けられた第２導電型の拡散領域と、該拡散領域と
電気的に接続されている第２導電型用電極とを具える半
導体装置において、 前記下地と前記第１化合物半導体層との間に設けられた
半絶縁性化合物半導体層と、 前記第１化合物半導体層から該半絶縁性化合物半導体層
の表面中に達していてそれぞれ同数の前記拡散領域を含
むブロック領域に分離するための複数の分離領域と、 各ブロック領域から１つづつ選ばれた前記拡散領域に対
して共通の１つの電極配線が対応する関係で、全ての前
記ブロック領域内の前記拡散領域に対して前記電極を介
して接続された複数の電極配線とを設けて成ることを特
徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、
前記下地をシリコン基板により構成することを特徴とす
る半導体装置。 - 【請求項３】 請求項１に記載の半導体装置において、
前記分離領域は、前記第１化合物半導体層から前記半絶
縁性化合物半導体層に達するまでの深さを有する分離溝
で構成されて成ることを特徴とする半導体装置。 - 【請求項４】 請求項１に記載の半導体装置において、
前記分離領域を、前記第１化合物半導体層の第１導電型
とは異なる第２導電型の第１分離領域と前記半絶縁性化
合物半導体層に第２導電型の不純物を拡散させた第２分
離領域との領域により構成して成ることを特徴とする半
導体装置。 - 【請求項５】 請求項１に記載の半導体装置において、
前記ブロック領域には、前記第１化合物半導体層上に該
第１化合物半導体層と電気的に接続される第１導電型の
共通電極を具えていることを特徴とする半導体装置。 - 【請求項６】 下地上に第１導電型の第１化合物半導体
層と、該第１化合物半導体層中に発光あるいは受光層と
して設けられた第２導電型の拡散領域とを具える半導体
素子において、 前記下地と前記第１化合物半導体層との間に、少なくと
も１つの半絶縁性化合物半導体層を設けて成ることを特
徴とする半導体素子。 - 【請求項７】 請求項６に記載の半導体素子において、
前記第１化合物半導体層をＡｌx Ｇａ1-x Ａｓ層（ただ
し、ｘは組成比を表わし０＜ｘ＜１の値である。）とす
ること特徴とする半導体素子。 - 【請求項８】 請求項６に記載の半導体素子において、
前記半絶縁性化合物半導体層を、前記下地側から順次に
ノンドープのＧａＡｓ層及びノンドープのＡｌy Ｇａ
1-y Ａｓ層（ただし、ｙは組成比を表わし０＜ｘ＜１の
値である。）の二層構造により構成することを特徴とす
る半導体素子。 - 【請求項９】 請求項６に記載の半導体素子において、
前記第１化合物半導体層をＡｌx Ｇａ1-x Ａｓ層とし、
前記半絶縁性化合物半導体層の少なくとも１つをノンド
ープのＡｌｙ Ｇａ1-ｙ Ａｓ層とし、両者の組成比をｙ
≧ｘとすることを特徴とする半導体素子。 - 【請求項１０】 請求項６に記載の半導体素子におい
て、前記下地をシリコン基板により構成することを特徴
とする半導体素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28552896A JP3681236B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体装置 |
| DE69720642T DE69720642T2 (de) | 1996-10-28 | 1997-09-01 | Anordnung von lichtemittierenden Dioden und lichtemittierende Diode |
| EP97115174A EP0838861B1 (en) | 1996-10-28 | 1997-09-01 | Light-emitting-diode array and light-emitting-diode element |
| US08/924,832 US5917227A (en) | 1996-10-28 | 1997-09-05 | Light-emitting-diode array and light-emitting-diode element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28552896A JP3681236B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135513A true JPH10135513A (ja) | 1998-05-22 |
| JP3681236B2 JP3681236B2 (ja) | 2005-08-10 |
Family
ID=17692707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28552896A Expired - Fee Related JP3681236B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5917227A (ja) |
| EP (1) | EP0838861B1 (ja) |
| JP (1) | JP3681236B2 (ja) |
| DE (1) | DE69720642T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068729A (ja) * | 1999-08-30 | 2001-03-16 | Kyocera Corp | Ｌｅｄアレイ |
| JP2008135793A (ja) * | 2008-02-28 | 2008-06-12 | Oki Electric Ind Co Ltd | 半導体発光装置及びｌｅｄアレイ |
| JP2009021637A (ja) * | 2008-10-15 | 2009-01-29 | Oki Data Corp | 半導体装置、ｌｅｄプリントヘッドおよび画像形成装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3681306B2 (ja) * | 1999-06-18 | 2005-08-10 | 沖電気工業株式会社 | 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ |
| US6933546B2 (en) * | 2003-03-17 | 2005-08-23 | Freescale Semiconductor, Inc. | Semiconductor component |
| WO2007018360A1 (en) | 2005-08-09 | 2007-02-15 | Seoul Opto Device Co., Ltd. | Ac light emitting diode and method for fabricating the same |
| DE102010026518A1 (de) * | 2010-07-08 | 2012-01-12 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips |
| CN102339913B (zh) * | 2011-09-30 | 2013-06-19 | 映瑞光电科技(上海)有限公司 | 高压led器件及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4335501A (en) * | 1979-10-31 | 1982-06-22 | The General Electric Company Limited | Manufacture of monolithic LED arrays for electroluminescent display devices |
| US4482906A (en) * | 1982-06-30 | 1984-11-13 | International Business Machines Corporation | Gallium aluminum arsenide integrated circuit structure using germanium |
| JPS63170142A (ja) * | 1987-01-09 | 1988-07-14 | Shinko Electric Co Ltd | 航空機用荷役作業車両 |
| FR2620863B1 (fr) * | 1987-09-22 | 1989-12-01 | Thomson Csf | Dispositif optoelectronique a base de composes iii-v sur substrat silicium |
| US4956683A (en) * | 1988-03-14 | 1990-09-11 | Polaroid Corporation | Isolation of p-n junctions |
| JPH0817229B2 (ja) * | 1988-03-31 | 1996-02-21 | サンケン電気株式会社 | 半導体装置 |
| NL8901400A (nl) * | 1989-06-02 | 1991-01-02 | Philips Nv | Halfgeleiderinrichting met een stralingsgevoelig element. |
| JPH03160714A (ja) * | 1989-11-20 | 1991-07-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| DE69132934T2 (de) * | 1990-05-23 | 2002-08-29 | Uniphase Opto Holdings Inc | Strahlungsemittierende Halbleiteranordnung und Verfahren zum Herstellen derselben |
| US5453386A (en) * | 1994-05-09 | 1995-09-26 | Motorola, Inc. | Method of fabrication of implanted LED array |
-
1996
- 1996-10-28 JP JP28552896A patent/JP3681236B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-01 DE DE69720642T patent/DE69720642T2/de not_active Expired - Lifetime
- 1997-09-01 EP EP97115174A patent/EP0838861B1/en not_active Expired - Lifetime
- 1997-09-05 US US08/924,832 patent/US5917227A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068729A (ja) * | 1999-08-30 | 2001-03-16 | Kyocera Corp | Ｌｅｄアレイ |
| JP2008135793A (ja) * | 2008-02-28 | 2008-06-12 | Oki Electric Ind Co Ltd | 半導体発光装置及びｌｅｄアレイ |
| JP2009021637A (ja) * | 2008-10-15 | 2009-01-29 | Oki Data Corp | 半導体装置、ｌｅｄプリントヘッドおよび画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0838861B1 (en) | 2003-04-09 |
| JP3681236B2 (ja) | 2005-08-10 |
| DE69720642D1 (de) | 2003-05-15 |
| US5917227A (en) | 1999-06-29 |
| EP0838861A3 (en) | 1999-09-29 |
| EP0838861A2 (en) | 1998-04-29 |
| DE69720642T2 (de) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3634929A (en) | Method of manufacturing semiconductor integrated circuits | |
| US7285801B2 (en) | LED with series-connected monolithically integrated mesas | |
| US4241281A (en) | Light emitting diode display device | |
| US20070170444A1 (en) | Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same | |
| JPH0644642B2 (ja) | 発光ダイオードアレイヘッドの製造方法 | |
| US7271421B2 (en) | Light-emitting diode array | |
| CN114334923A (zh) | 显示屏、Micro-LED显示基板及其制备方法 | |
| JPH10135513A (ja) | 半導体装置及びその装置に用いる半導体素子 | |
| JP2005072323A (ja) | 半導体装置 | |
| US20220238494A1 (en) | Slicing micro-led wafer and slicing micro-led chip | |
| US20020153846A1 (en) | Array of light-emitting elements with multilayer wiring | |
| JPH0730149A (ja) | 発光ダイオードアレイチップ | |
| JP3340626B2 (ja) | 発光ダイオードアレイ及びその製造方法 | |
| US7754512B2 (en) | Method of fabricating semiconductor light-emitting devices with isolation trenches | |
| JPH10335699A (ja) | 化合物半導体発光素子とその製造方法 | |
| JPH10144955A (ja) | 発光素子アレイ及びその製造方法 | |
| JP2005347640A (ja) | 発光ダイオードアレイ | |
| JPH05145117A (ja) | Ｌｅｄモノリシツクドツトマトリツクスの製造方法 | |
| JP2001077431A (ja) | 発光素子アレイ | |
| US5866439A (en) | Method of fabricating an end face light emitting type light-emitting diode and a light-emitting diode array device | |
| US11735573B2 (en) | Slicing micro-LED wafer and slicing micro-LED chip | |
| JP2006351777A (ja) | 発光ダイオードアレイおよび発光ダイオードアレイの製造方法 | |
| JPH11121791A (ja) | 半導体装置およびその製造方法 | |
| US6717184B2 (en) | Light-emitting element array having an element separating region | |
| JP2863979B2 (ja) | 半導体発光装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |