JP3681306B2 - 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ - Google Patents
発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ Download PDFInfo
- Publication number
- JP3681306B2 JP3681306B2 JP17260999A JP17260999A JP3681306B2 JP 3681306 B2 JP3681306 B2 JP 3681306B2 JP 17260999 A JP17260999 A JP 17260999A JP 17260999 A JP17260999 A JP 17260999A JP 3681306 B2 JP3681306 B2 JP 3681306B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- light
- chip
- side electrode
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 claims description 175
- 239000004065 semiconductor Substances 0.000 claims description 79
- 238000002955 isolation Methods 0.000 description 67
- 239000010410 layer Substances 0.000 description 63
- 230000015572 biosynthetic process Effects 0.000 description 47
- 239000000758 substrate Substances 0.000 description 32
- 238000000034 method Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 26
- 238000000137 annealing Methods 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 230000007423 decrease Effects 0.000 description 13
- 239000012535 impurity Substances 0.000 description 12
- 238000000926 separation method Methods 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910007676 ZnO—SiO2 Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 230000000149 penetrating effect Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 229910001020 Au alloy Inorganic materials 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- -1 electrodes Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
Description
【０００１】
【発明の属する技術分野】
本発明は発光素子アレイに関し、特に発光素子アレイの光量調整に関するものである。本発明はまた、ＬＥＤアレイに関する。本発明はさらに、発光素子アレイ又はＬＥＤアレイを用いた電子写真プリンタに関する。
【０００２】
【従来の技術】
発光素子アレイは複数の発光素子を直線状に配置したものであり、発光素子として発光ダイオード（以下、ＬＥＤと記述する）を用いた発光素子アレイをＬＥＤアレイと称する。
【０００３】
図２１は、「ＬＥＤプリンタの設計」トリケップス社、６３ページに記載されている従来のＬＥＤアレイの構造を示す図であり、図２１(ａ)は断面図を示し、図２１(ｂ)は上面図を示している。図２１に示したＬＥＤアレイは、ｎ型ＧａＡｓ基板７１上のｎ型ＧａＡｓ0.6Ｐ0.4層７２にＺｎ等のｐ型不純物の選択拡散によって発光部７３がアレイ状に形成され、各発光部７３と電気的に接続されるＡｌ電極７４が絶縁層７６を挟んでｎ型ＧａＡｓ0.6Ｐ0.4層７２上部に形成されてワイヤボンド電極部８２に接続され、ｎ型ＧａＡｓ基板７１と電気的に接続されるＡｕ−Ｇｅ−Ｎｉ電極７５が下部に形成されている。このように形成されたＬＥＤアレイは、電子写真方式の光プリンタの光源として使用されている。
【０００４】
【発明が解決しようとする課題】
光プリンタにおいては高精細化が強く望まれていることから、それに伴いＬＥＤアレイの高密度化を図ることが必要となる。しかし、高密度化を図るためにＬＥＤアレイ内の発光部の間隔を狭くすると、ＬＥＤアレイの端部に位置する発光部とチップ端部との間隔が狭くなって、アレイの端部に位置する発光部から放射される有効な光量（チップ表面から略垂直方向に放出される光の量）が少なくなる。これは、発光部から少し傾いて放射された光のうちチップ表面に達する前にチップ端面に達する光が有効な光とならないからである。
【０００５】
図２２は、従来例におけるＬＥＤアレイの問題点を説明するための図であり、電極や配線等は省いている。図２２に示すように、チップ端部（ダイシング位置）がＡからＢに変更されると、チップ端の発光部２１から光が放射される領域がＡとＢとの距離の差に対応する領域の分だけ小さくなり、図の斜線で示した分だけチップ端の発光部２１から放射される光強度が小さくなってしまう。
【０００６】
また、光プリンタにおいては高速化が重要な課題であり、高速化のためには光源であるＬＥＤアレイの光量増加を図ることも必要となる。
【０００７】
このような点に鑑み本発明は、発光素子アレイのチップ内の光量ばらつきを低減することを目的とする。また、発光素子アレイの光量を増加させることも目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る発光素子アレイは、第１導電型半導体層に所定の深さの複数の第２導電型半導体領域が複数の発光部として形成されている発光素子アレイであって、前記発光部のうちの第１発光部と該第１発光部に隣接する第２発光部との間に、該第１発光部および該第２発光部のいずれにも接触しない光量調整部を有する。このとき、前記光量調整部をすべての前記発光部の間に形成することができる。
【０００９】
上記本発明の発光素子アレイは、前記光量調整部として、少なくとも前記第１導電型半導体層の途中まで到達する光量調整溝を備えることができる。このとき、前記光量調整溝を各発光部の一方の側にのみ形成することができる。また、前記光量調整溝を、当該発光素子アレイが備える各発光部の列のうち最もチップの一端に近い発光部の列方向のいずれの側にも形成せず、該チップの一端から奇数番目の発光部のうち最もチップの一端に近い発光部を除くものには該チップの一端側に形成し、該チップの一端から偶数番目の発光部には該チップの一端と反対側に形成することができる。
【００１０】
また、前記光量調整部として、少なくとも前記第１導電型半導体層の途中まで到達する光量調整拡散領域を備えることができる。
【００１１】
さらに、前記光量調整部として、少なくとも前記第１導電型半導体層の途中まで到達する光量調整溝と少なくとも前記第１導電型半導体層の途中まで到達する光量調整拡散領域とを備え、該光量調整溝と該光量調整拡散領域とを前記発光部の間に交互に形成することができる。
【００１２】
上記本発明の発光素子アレイは、前記発光部が複数のブロックに分割された多層配線構造を有し、ブロック相互間の光量調整部が素子分離領域を兼ねることができる。
【００１３】
このとき、前記ブロック間の光量調整部として、少なくとも前記第１導電型半導体層を貫通する光量調整溝を備えることができる。また、発光部間の前記光量調整部と前記ブロック間の光量調整部とで、当該発光素子アレイが備える各発光部の列と平行する方向の幅を同じにすることができる。さらに、発光部間の前記光量調整部または前記ブロック間の光量調整部を、当該発光素子アレイが備える各発光部の列のうち最もチップの一端に近い発光部の列方向のいずれの側にも形成せず、該チップの一端から奇数番目の発光部のうち最もチップの一端に近い発光部を除くものには該チップの一端側に形成し、該チップの一端から偶数番目の発光部には該チップの一端と反対側に形成することができ、該発光部間の光量調整部が光量調整溝を備え、該ブロック間の光量調整部が素子分離溝を備えている。
【００１４】
また、前記ブロック間の光量調整部として、少なくとも前記第１導電型半導体層を貫通する光量調整拡散領域を備えることができる。
【００１５】
さらに、前記ブロック間の光量調整部として、少なくとも前記第１導電型半導体層を貫通する光量調整溝と少なくとも前記第１導電型半導体層を貫通する光量調整拡散領域とを備え、該ブロック間の光量調整溝と該ブロック間の光量調整拡散領域とを交互に形成することができる。
【００１６】
上記本発明の発光素子アレイは、少なくとも前記第１導電型半導体層の途中まで到達する端部光量調整拡散領域を、チップ端に形成することができる。
【００１７】
【発明の実施の形態】
以下に、図面を用いて本発明の実施の形態について説明する。各実施の形態においては第１導電型をｎ型とし、第２導電型をｐ型とする場合について説明するが、第１導電型をｐ型とし、第２導電型をｎ型としても良い。また、基板、電極、不純物等の材料、組成等も各実施の形態のものに限られず、他のものを選択することができる。
【００１８】
また、各実施の形態においては光量調整部として光量調整溝および光量調整拡散領域を用いる場合について説明するが、光量調整部は溝や拡散領域に限られず、他のものを用いて形成しても良い。また、素子分離のための素子分離溝および素子分離拡散領域についても同様である。例えば、電極と同じＡｌ、Ａｕ等の金属材料を用いた遮光膜を光量調整部または素子分離領域として用いることができ、この場合には、光量調整溝または素子分離溝と同様の効果が得られる。
【００１９】
さらに、各実施の形態においては発光素子アレイとしてＬＥＤアレイを用いる場合について説明するが、発光素子はこれに限られず、発光レーザ等の他の素子を用いることができる。また、各実施の形態で用いる図においてはＬＥＤアレイの一部分のみを表しており、図によってＬＥＤアレイ全体の素子数等を限定するものではない。
【００２０】
( 第１の実施の形態 )
図１は、第１の実施の形態におけるＬＥＤアレイの構造を示す図であり、図１(ａ)は断面図を示し、図１(ｂ)は上面図を示している。図１に示したＬＥＤアレイは、第１導電型半導体基板１１上に形成された第１導電型半導体層１２上の所定の領域に、第１導電型半導体層１２の途中の深さまで到達する第２導電型半導体領域によってｐｎ接合を構成する発光部２１の列が形成され、各発光部２１上には各発光部２１のそれぞれに接続されるｐ側電極２６が形成され、第１導電型半導体基板１１下面にはｎ側電極２７が形成されている。また、ｐ側電極２６と一体のｐ側電極パッド２８およびｐ側電極配線６１が形成されている。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として形成されているが、ｐ側電極パッド２８のみが別体として形成されていてもよい。
【００２１】
そして、隣接する発光部２１相互間には、それぞれの発光部２１と接触することのないように光量調整溝３１が形成されている。第１導電型半導体層１２上のうち発光部２１および光量調整溝３１が形成されていない領域には、拡散マスク２２が形成されている。
【００２２】
光量調整溝３１が形成してあると、その隣に位置する発光部２１からの有効光量が少なくなる。これは、発光部２１から少し傾いて放射された光がチップの表面に達する前に光量調整溝３１に当たるからである。
【００２３】
図２〜図４は、第１の実施の形態におけるＬＥＤアレイの製造工程を示す図であり、図２および図３は断面図であり、図４は上面図である。
【００２４】
図２(ａ)に示すように、第１導電型半導体基板１１上に第１導電型半導体層１２を形成し、第１導電型半導体層１２上に拡散マスク２２を成膜して発光部形成予定領域５１に開口部を形成する。第１導電型半導体基板１１としては例えばｎ型ＧａＡｓ基板を用い、第１導電型半導体層１２としては例えばエピタキシャル成長したｎ型ＡｌＧａＡｓ層を用いることができる。また、拡散マスク２２としては例えばＳｉＮ膜を用いることができる。ＳｉＮ膜は、例えばＣＶＤ法によって成膜することができ、発光部形成予定領域５１の開口部は例えばフォトリソグラフィ法およびエッチング法によって形成することができる。
【００２５】
図２(ｂ)に示すように、発光部形成予定領域５１を含む拡散マスク２２上に拡散源膜２３を成膜する。拡散源膜２３としては例えばＺｎＯ−ＳｉＯ2膜を用いることができ、ＺｎＯ−ＳｉＯ2膜は例えばスパッタ法によって成膜することができる。
【００２６】
図２(ｃ)に示すように、拡散源膜２３上にアニールキャップ２４を成膜する。アニールキャップ２４としては例えばＡｌＮ膜を用いることができ、ＡｌＮ膜は例えばスパッタ法によって成膜することができる。
【００２７】
図２(ｄ)に示すように、第１導電型半導体層１２に第２導電型不純物の拡散領域５５（以下、拡散領域５５と記述する）を選択拡散で形成するためのアニールを行う。第２導電型不純物としては例えばＺｎを用いることができ、窒素大気圧下６５０℃で約３時間アニールすることによって、発光部形成予定領域５１に約１μｍの深さの拡散領域５５を形成することができる。形成された拡散領域５５は発光部２１となる。
【００２８】
図３(ａ)に示すように、アニールキャップ２４および拡散源膜２３を剥離する。アニールキャップ２４および拡散源膜２３の剥離は、選択エッチングによって行うことができる。
【００２９】
図３(ｂ)および図４(ａ)に示すように、隣接する各発光部２１の間に、各発光部２１と接触しないようにそれぞれ光量調整溝３１を形成する。光量調整溝３１は、例えばりん酸過水をエッチャントとして第１導電型半導体層１２を選択的にエッチングして形成することができる。
【００３０】
ここで、光量調整溝３１の長さ（発光部２１の列に直交する方向の寸法）および深さは任意に設定することができるが、光量ばらつきを抑制するという効果を得るためには、少なくとも発光部２１と同程度の長さおよび深さに形成することが望ましい。ただし、光量調整溝３１を深く形成するとその幅も広くなって発光部２１と接触しないように形成することが困難となるので、この点で深さに対する制約がある。
【００３１】
図３(ｃ)および図４(ｂ)に示すように、例えばリフトオフ法によってパターンを形成して、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１を成膜して形成する。ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１としては例えばＡｕ積層膜またはＡｌを用いることができる。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として同一の工程で形成するが、ｐ側電極パッド２８のみを後の工程で形成してもよい。
【００３２】
図３(ｄ)に示すように、第１導電型半導体基板１１下面にｎ側電極２７を成膜して形成する。ｎ側電極２７としては例えばＡｕ合金膜を用いることができる。
【００３３】
第１の実施の形態においては、隣接する各発光部間にそれぞれ光量調整溝を形成したが、光量調整溝は必ずしもすべての発光部間に形成する必要はなく任意の位置に任意の個数形成することができ、例えばチップの長手方向の中心部に１個所のみ形成することもできる。
【００３４】
図５は、第１の実施の形態におけるＬＥＤアレイの他の例を示す図であり、電極や配線等は省いている。図５においては、発光部２１相互間の領域のうちチップの一方の端部の発光部を除きひとつおきのものに光量調整溝３１が形成されている。すなわち、各発光部２１の一方の側に光量調整溝３１が形成され、他方の側には光量調整溝３１が形成されていない。このように構成することによって、発光部２１から放射される光のうち光量調整溝３１側に放射された光がチップの表面に達する前に光量調整溝３１に当たり有効な光とならない。したがって、すべての発光部２１間に光量調整溝３１を形成する場合と比較して、チップ端の光量低下の影響を低減しつつチップ内部の光量低下も約１／２に抑えることができ、なおかつチップ端の発光部の光量低下の影響も低減することができる。
【００３５】
第１の実施の形態で説明したように、隣接する発光部間に光量調整溝を形成することによって、チップ端における光量低下の影響を低減することができ、チップ端の発光部とチップ内の発光部との間の光量ばらつきを抑制することができる。
【００３６】
( 第２の実施の形態 )
図６は、第２の実施の形態におけるＬＥＤアレイの構造を示す図であり、図６(ａ)は断面図を示し、図６(ｂ)は上面図を示している。図６に示したＬＥＤアレイは、第１導電型半導体基板１１上に形成された第１導電型半導体層１２上の所定の領域に、第１導電型半導体層１２の途中の深さまで到達する第２導電型半導体領域によってｐｎ接合を構成する発光部２１の列が形成され、各発光部２１上には各発光部２１のそれぞれに接続されるｐ側電極２６が形成され、第１導電型半導体基板１１下面にはｎ側電極２７が形成されている。また、ｐ側電極２６と一体のｐ側電極パッド２８およびｐ側電極配線６１が形成されている。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として形成されているが、ｐ側電極パッド２８のみが別体として形成されていてもよい。
【００３７】
そして、隣接する発光部２１相互間には、それぞれの発光部２１と接触することのないように光量調整拡散領域４１が形成されている。第１導電型半導体層１２上のうち発光部２１および光量調整拡散領域４１が形成されていない領域には、拡散マスク２２が形成されている。
【００３８】
図７および図８は、第２の実施の形態におけるＬＥＤアレイの製造工程を示す断面図である。
【００３９】
図７(ａ)に示すように、第１導電型半導体基板１１上に第１導電型半導体層１２を形成し、第１導電型半導体層１２上に拡散マスク２２を成膜して発光部形成予定領域５１および光量調整部形成予定領域５２に開口部を形成する。第１導電型半導体基板１１としては例えばｎ型ＧａＡｓ基板を用い、第１導電型半導体層１２としては例えばエピタキシャル成長したｎ型ＡｌＧａＡｓ層を用いることができる。また、拡散マスク２２としては例えばＳｉＮ膜を用いることができる。ＳｉＮ膜は、例えばＣＶＤ法によって成膜することができ、発光部形成予定領域５１および光量調整部形成予定領域５２の開口部はフォトリソグラフィ法およびエッチング法によって形成することができる。
【００４０】
図７(ｂ)に示すように、発光部形成予定領域５１および光量調整部形成予定領域５２を含む拡散マスク２２上に拡散源膜２３を成膜する。拡散源膜２３としては例えばＺｎＯ−ＳｉＯ2膜を用いることができ、ＺｎＯ−ＳｉＯ2膜は例えばスパッタ法によって成膜することができる。
【００４１】
図７(ｃ)に示すように、拡散源膜２３上にアニールキャップ２４を成膜する。アニールキャップ２４としては例えばＡｌＮ膜を用いることができる。ＡｌＮ膜は例えばスパッタ法によって成膜することができる。
【００４２】
図７(ｄ)に示すように、第１導電型半導体層１２に第２導電型不純物の拡散領域５５を選択拡散で形成するためのアニールを行う。第２導電型不純物としては例えばＺｎを用いることができ、窒素大気圧下６５０℃で約３時間アニールすることによって、発光部形成予定領域５１および光量調整部形成予定領域５２に拡散領域５５を形成することができる。形成された拡散領域５５は、発光部２１および各発光部２１間の光量調整拡散領域４１となる。
【００４３】
ここで、光量調整拡散領域４１の長さ（発光部２１の列に直交する方向の寸法）および深さは任意に設定することができるが、光量を増加するという効果を得るためには、少なくとも発光部２１と同程度の長さおよび深さに形成することが望ましい。
【００４４】
図８(ａ)に示すように、アニールキャップ２４および拡散源膜２３を剥離する。アニールキャップ２４および拡散源膜２３の剥離は、選択エッチングによって行うことができる。
【００４５】
図８(ｂ)に示すように、例えばリフトオフ法によってパターンを形成して、ｐ側電極２６並びに図６(ｂ)に示したｐ側電極パッド２８およびｐ側電極配線６１を成膜して形成する。ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１としては例えばＡｕ系の積層膜またはＡｌを用いることができる。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として同一の工程で形成するが、ｐ側電極パッド２８のみを後の工程で形成してもよい。
【００４６】
図８(ｃ)に示すように、第１導電型半導体基板１１下面にｎ側電極２７を成膜して形成する。ｎ側電極２７としては例えばＡｕ合金膜を用いることができる。
【００４７】
第２の実施の形態においては、隣接する各発光部間にそれぞれ光量調整拡散領域を形成したが、光量調整拡散領域は必ずしもすべての発光部間に形成する必要はなく任意の位置に任意の個数形成することができる。
【００４８】
第２の実施の形態で説明したように、隣接する発光部間に光量調整拡散領域を形成することによって、発光部から拡散される光量を増加させることができる。これは、光量調整拡散領域と第１導電型半導体層との間のｐｎ接合のエネルギー障壁によって発光部からの注入キャリアの拡散がブロックされ、発光部と光量調整拡散領域との間の注入キャリア密度の上昇によって再結合確率が増加して発光効率が増加し、発光部の光量が増加するからであると考えられる。
【００４９】
( 第３の実施の形態 )
図９は、第３の実施の形態における多層配線型ＬＥＤアレイの構造を示す図であり、図９(ａ)は断面図を示し、図９(ｂ)は上面図を示している。図９に示した多層配線型ＬＥＤアレイは、高抵抗基板１３上に形成された第１導電型半導体層１２が素子分離領域によって複数のブロックに電気的に分離され、各ブロックごとに、第１導電型半導体層１２上の所定の領域に第１導電型半導体層１２の途中の深さまで到達する第２導電型半導体領域によってｐｎ接合を構成する複数の発光部２１の列が形成され、各発光部２１上にはｐ側電極２６が形成され、各ブロックごとに１個のｎ側電極パッド機能を持つｎ側コンタクト電極２９（以下、ｎ側電極パッド２９と記述する）が形成され、ブロック内の発光部２１と同数の共通配線６２がチップの長手方向に延設され、各共通配線６２ごとにｐ側電極パッド２８が形成され、各発光部２１がｐ側電極２６およびｐ側電極配線６１を介して対応する共通配線６２にコンタクト部６５で接続されている。ｐ側電極配線６１と共通配線６２との間には、例えばポリイミドの層間絶縁膜６３が形成されている。層間絶縁膜６３には、発光部２１および光量調整溝３１が形成されている部分、ｐ側電極パッド２８が形成されている部分、ｎ側電極パッド２９が形成されている部分ならびにコンタクト部６５に、それぞれ開口部６６が設けられている。また、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として形成されているが、ｐ側電極パッド２８のみが別体として形成されていてもよい。
【００５０】
そして、隣接する発光部２１相互間には、それぞれの発光部２１と接触することのないように光量調整溝３１が形成されている。また、素子分離領域は、高抵抗基板１３に到達するように素子分離溝３２によって形成されている。第１導電型半導体層１２上のうち発光部２１、光量調整溝３１および素子分離溝３２が形成されていない領域には、拡散マスク２２が形成されている。
【００５１】
図１０〜図１３は、第３の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図であり、図１０および図１１は断面図であり、図１２および図１３は上面図である。
【００５２】
図１０(ａ)に示すように、高抵抗基板１３上に第１導電型半導体層１２を形成し、第１導電型半導体層１２上に拡散マスク２２を成膜して発光部形成予定領域５１に開口部を形成する。高抵抗基板１３としては例えば半絶縁性ＧａＡｓ基板を用い、第１導電型半導体層１２としては例えばエピタキシャル成長したｎ型ＡｌＧａＡｓ層を用いることができる。また、拡散マスク２２としては例えばＳｉＮ膜を用いることができる。ＳｉＮ膜は、例えばＣＶＤ法によって成膜することができ、発光部形成予定領域５１の開口部は例えばフォトリソグラフィ法およびエッチング法によって形成することができる。
【００５３】
図１０(ｂ)に示すように、発光部形成予定領域５１を含む拡散マスク２２上に拡散源膜２３を成膜する。拡散源膜２３としては例えばＺｎＯ−ＳｉＯ2膜を用いることができ、ＺｎＯ−ＳｉＯ2膜は例えばスパッタ法によって成膜することができる。
【００５４】
図１０(ｃ)に示すように、拡散源膜２３上にアニールキャップ２４を成膜する。アニールキャップ２４としては例えばＡｌＮ膜を用いることができ、ＡｌＮ膜は例えばスパッタ法によって成膜することができる。
【００５５】
図１０(ｄ)に示すように、第１導電型半導体層１２に第２導電型不純物の拡散領域５５を選択拡散で形成するためのアニールを行う。第２導電型不純物としては例えばＺｎを用いることができ、窒素大気圧下６５０℃で約３時間アニールすることによって、発光部形成予定領域５１に拡散領域５５を形成することができる。形成された拡散領域５５は発光部２１となり、発光部２１において約１μｍの拡散深さを形成することができる。
【００５６】
図１１(ａ)に示すように、アニールキャップ２４および拡散源膜２３を剥離する。アニールキャップ２４および拡散源膜２３の剥離は、選択エッチングによって行うことができる。
【００５７】
図１１(ｂ)および図１２(ａ)に示すように、隣接する各発光部２１の間に、各発光部２１と接触しないようにそれぞれ光量調整溝３１および素子分離溝３２を形成する。光量調整溝３１および素子分離溝３２は例えばりん酸過水をエッチャントとして第１導電型半導体層１２を選択的にエッチングして形成することができる。
【００５８】
ここで、光量調整溝３１の長さ（発光部２１の列に直交する方向の寸法）および幅は任意に設定することができるが、光量ばらつきを抑制するという効果を得るためには、少なくとも発光部２１と同程度の長さとなり、素子分離溝３２の幅が光量調整溝３１の幅と等しくなるように形成することが望ましい。また、外部に出力される光量は光量調整溝３１の長さおよび幅によって決められるので、光量調整溝３１の深さ方向に対する制約はない。ただし、光量調整溝３１をあまり深く形成しすぎるとそれにつれて幅も広くなり、発光部２１と接触しないように形成することが困難となるので、この点に関しては深さに対する制約がある。
【００５９】
また、多層配線構造の素子分離領域を形成するための素子分離溝３２は、その長さがチップの一方の側部（長手方向に伸びた縁部）から他方の側部に至るように延設し、その深さが高抵抗基板１３まで到達するように形成する。
【００６０】
図１２(ｂ)に示すように、後に形成するｎ側電極パッド２９と第１導電型半導体層１２とのコンタクトをとるために、ｎ側電極形成予定領域５４の拡散マスク２２を剥離する。拡散マスク２２の剥離は、フォトリソグラフィ法およびエッチング法で行うことができる。
【００６１】
図１２(ｃ)に示すように、例えばリフトオフ法によってパターンを形成して、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１を成膜して形成する。ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１としては例えばＡｕ積層膜を用いることができる。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として同一の工程で形成するが、ｐ側電極パッド２８のみを後の工程で形成してもよい。
【００６２】
図１３(ａ)に示すように、例えばリフトオフ法によってパターンを形成して、ｎ側電極パッド２９を成膜して形成する。ｎ側電極パッド２９としては例えばＡｕ合金膜を用いることができる。
【００６３】
図１２(ｂ)〜図１３(ａ)において説明したｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１ならびにｎ側電極パッド２９の形成順序はこれに限定されず、ｎ側電極パッド２９の形成(図１３(ａ))よりも前にｎ側電極形成予定領域５４の拡散マスク２２の剥離(図１２(ｂ))を行えばよく、例えばｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１の形成の前にｎ側電極パッド２９を形成してもよく、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１の形成の後にｎ側電極形成予定領域５４を形成してもよい。
【００６４】
図１３(ｂ)に示すように、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１ならびにｎ側電極パッド２９を形成した後に、例えばフォトリソグラフィ法およびエッチング法によって、層間絶縁膜６３を形成する。このとき、発光部２１および光量調整溝３１が形成されている部分、ｐ側電極パッド２８が形成されている部分、ｎ側電極パッド２９が形成されている部分ならびに後に形成する共通配線６２とのコンタクト部６５にそれぞれ開口部６６を設けるように、パターン形成する。層間絶縁膜６３としては、例えばポリイミドを用いることができる。そして、例えばリフトオフ法によってパターンを形成して、共通配線６２を成膜して形成する。共通配線６２は、各ブロック間の所定のｐ側電極２６を互いに接続するためにチップの長手方向に延設され、コンタクト部６５でｐ側電極配線６１と接続される。
【００６５】
第３の実施の形態においては、隣接する各発光部間にそれぞれ光量調整溝を形成したが、光量調整溝は必ずしもすべての発光部間に形成する必要はなく任意の位置に任意の個数形成することができる。
【００６６】
図１４は、第３の実施の形態における多層配線型ＬＥＤアレイの他の例を示す図であり、電極や配線等は省いている。図１４においては、発光部２１相互間の領域のうちひとつおきのものに光量調整溝３１または素子分離溝３２が形成されている。すなわち、チップ長手方向の一方の端部、例えば図１４の左端から奇数番目の発光部（ただし上記一方の端部に最も近い発光部は除く）は光量調整溝３１が一方の側（図１４の左側）に形成され、上記一方の端部から偶数番目の発光部は光量調整溝３１が他方の側（図１４の右側）に形成されている。このように構成することによって、発光部２１から放射される光のうち光量調整溝３１側または素子分離溝３２に放射された光がチップの表面に達する前に光量調整溝３１または素子分離溝３２に当たり有効な光とならない。したがって、すべての発光部２１間に光量調整溝３１を形成する場合と比較して、チップ端の光量低下の影響を低減しつつチップ内部の光量低下も約１／２に抑えることができ、なおかつチップ端の発光部の光量低下の影響も低減することができる。また、光量調整溝３１および素子分離溝３２を光量調整のために用いることによって、多層配線型ＬＥＤアレイにおいても均等にチップ内の光量を調整することができる。
【００６７】
第３の実施の形態で説明したように、隣接する発光部間に光量調整溝を形成することによって、チップ端における光量低下の影響を低減することができ、チップ端の発光部とチップ内の発光部との間の光量の差を抑制することができる。また、素子分離領域を素子分離溝で形成することによって、各素子分離領域においても光量調整溝と同様の効果を得ることができる。
【００６８】
( 第４の実施の形態 )
図１５は、第４の実施の形態における多層配線型ＬＥＤアレイの構造を示す図であり、図１５(ａ)は断面図を示し、図１５(ｂ)は上面図を示している。図１５に示した多層配線型ＬＥＤアレイは、高抵抗基板１３上に形成された第１導電型半導体層１２が素子分離領域によって複数のブロックに電気的に分離され、各ブロックごとに、第１導電型半導体層１２上の所定の領域に第１導電型半導体層１２の途中の深さまで到達する第２導電型半導体領域によってｐｎ接合を構成する複数の発光部２１の列が形成され、各発光部２１上にはｐ側電極２６が形成され、各ブロックごとに１個のｎ側電極パッド２９が形成され、ブロック内の発光部２１と同数の共通配線６２がチップの長手方向に延設され、各共通配線６２ごとにｐ側電極パッド２８が形成され、各発光部２１がｐ側電極２６およびｐ側電極配線６１を介して対応する共通配線６２にコンタクト部６５で接続されている。ｐ側電極配線６１と共通配線６２との間には、例えばポリイミドの層間絶縁膜６３が形成されている。層間絶縁膜６３には、発光部２１および光量調整拡散領域４１が形成されている部分、ｐ側電極パッド２８が形成されている部分、ｎ側電極パッド２９が形成されている部分ならびにコンタクト部６５に、それぞれ開口部６６が設けられている。また、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として形成されているが、ｐ側電極パッド２８のみが別体として形成されていてもよい。
【００６９】
そして、隣接する発光部２１相互間には、それぞれの発光部２１と接触することのないように光量調整拡散領域４１が形成されている。また、素子分離領域は、高抵抗基板１３に到達するように素子分離拡散領域４２によって形成されている。第１導電型半導体層１２上のうち発光部２１、光量調整拡散領域４１および素子分離拡散領域４２が形成されていない領域には、拡散マスク２２が形成されている。
【００７０】
図１６〜図１９は、第４の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図であり、図１６および図１７は断面図であり、図１８および図１９は上面図である。
【００７１】
図１６(ａ)に示すように、高抵抗基板１３上に第１導電型半導体層１２を形成し、第１導電型半導体層１２上に拡散マスク２２を成膜して発光部形成予定領域５１、光量調整部形成予定領域５２および素子分離領域形成予定領域５３に開口部を形成する。高抵抗基板１３としては例えば半絶縁性ＧａＡｓ基板を用い、第１導電型半導体層１２としては例えばエピタキシャル成長したｎ型ＡｌＧａＡｓ層を用いることができる。また、拡散マスク２２としては例えばＳｉＮ膜を用いることができる。ＳｉＮ膜は、例えばＣＶＤ法によって成膜することができ、発光部形成予定領域５１の開口部は例えばフォトリソグラフィ法およびエッチング法によって形成することができる。
【００７２】
図１６(ｂ)に示すように、拡散マスク２２上に拡散制御膜２５を形成する。この拡散制御膜２５は拡散を浅くしたい部分に形成し、拡散を深くしたい部分には形成しない。例えば、発光部２１および光量調整拡散領域４１を浅く拡散し、素子分離拡散領域４２を深く拡散させる場合には、開口部のうち発光部形成予定領域５１および光量調整部形成予定領域５２を含み素子分離領域形成予定領域５３を含まない領域に拡散制御膜２５を形成する。ここでは、発光部２１と素子分離拡散領域４２との拡散深さを変える必要があるので、発光部形成予定領域５１上には拡散制御膜２５を形成し、素子分離領域形成予定領域５３には拡散制御膜２５を形成しないが、光量調整拡散領域４１はどちらでもよい。拡散制御膜２５としては例えばＳｉＮ膜を用いることができる。ＳｉＮ膜は例えばＣＶＤ法によって成膜することができ、拡散制御膜２５のパターニングは例えばフォトリソグラフィ法およびエッチング法によって行うことができる。
【００７３】
図１６(ｃ)に示すように、発光部形成予定領域５１、光量調整部形成予定領域５２および素子分離形成予定領域５３に拡散源膜２３を成膜する。拡散源膜２３としては例えばＺｎＯ−ＳｉＯ2膜を用いることができ、ＺｎＯ−ＳｉＯ2膜は例えばスパッタ法によって成膜することができる。
【００７４】
図１６(ｄ)に示すように、拡散源膜２３上にアニールキャップ２４を成膜する。アニールキャップ２４としては例えばＡｌＮ膜を用いることができ、ＡｌＮ膜は例えばスパッタ法によって成膜することができる。
【００７５】
図１７(ａ)に示すように、第１導電型半導体層１２に第２導電型不純物の拡散領域５５を選択拡散で形成するためのアニールを行う。第２導電型の不純物としては例えばＺｎを用いることができ、窒素大気圧下７００℃で約５時間アニールすることによって、発光部形成予定領域５１、光量調整部形成予定領域５２および素子分離形成予定領域５３に拡散領域５５を形成することができる。形成された拡散領域５５はそれぞれ発光部２１、光量調整拡散領域４１および素子分離拡散領域４２となり、発光部２１において約０.８μｍ、素子分離拡散領域４２において１.５μｍの拡散深さを形成することができる。
【００７６】
ここで、光量調整拡散領域４１の長さ（発光部２１の列に直交する方向の寸法）および深さは任意に設定することができるが、光量を増加するという効果を得るためには、少なくとも発光部２１と同程度の長さおよび深さに形成することが望ましく、素子分離拡散領域４２の深さ以下に形成することが望ましい。工程の複雑化を防ぐためには、例えば発光部２１または素子分離拡散領域４２と同じ深さに形成することが望ましい。
【００７７】
また、多層配線構造の素子分離領域を形成するための素子分離拡散領域４２は、その長さがチップの一方の側部（長手方向に伸びた縁部）から他方の側部に至るように延設し、その深さが高抵抗基板１３まで到達するように形成する。
【００７８】
図１７(ｂ)および図１８(ａ)に示すように、アニールキャップ２４、拡散源膜２３および拡散制御膜２５を剥離する。アニールキャップ２４、拡散源膜２３および拡散制御膜２５の剥離は、選択エッチングによって行うことができる。
【００７９】
図１８(ｂ)に示すように、後に形成するｎ側電極パッド２９と第１導電型半導体層１２とのコンタクトをとるために、ｎ側電極形成予定領域５４の拡散マスク２２を剥離する。拡散マスク２２の剥離は、フォトリソグラフィ法およびエッチング法で行うことができる。
【００８０】
図１８(ｃ)に示すように、例えばリフトオフ法によってパターンを形成して、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１を成膜して形成する。ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１としては例えばＡｕ系の積層膜を用いることができる。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として同一の工程で形成するが、ｐ側電極パッド２８のみを後の工程で形成してもよい。
【００８１】
図１９(ａ)に示すように、例えばリフトオフ法によってパターンを形成して、ｎ側電極パッド２９を成膜して形成する。ｎ側電極パッド２９としては例えばＡｕ合金膜を用いることができる。
【００８２】
図１８(ｂ)〜図１９(ａ)において説明したｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１ならびにｎ側電極パッド２９の形成順序はこれに限定されず、ｎ側電極パッド２９の形成(図１９(ａ))よりも前にｎ側電極形成予定領域５４の拡散マスク２２の剥離(図１８(ｂ))を行えばよく、例えばｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１の形成の前にｎ側電極パッド２９を形成してもよく、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１の形成の後にｎ側電極形成予定領域５４を形成してもよい。
【００８３】
図１９(ｂ)に示すように、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１ならびにｎ側電極パッド２９を形成した後に、例えばフォトリソグラフィ法およびエッチング法によって、層間絶縁膜６３を形成する。このとき、発光部２１および光量調整拡散領域４１が形成されている部分、ｐ側電極パッド２８が形成されている部分、ｎ側電極パッド２９が形成されている部分ならびに後に形成する共通配線６２とのコンタクト部６５にそれぞれ開口部６６を設けるように、パターン形成する。層間絶縁膜６３としては、例えばポリイミドを用いることができる。そして、例えばリフトオフ法によってパターンを形成して、共通配線６２を成膜して形成する。共通配線６２は、各ブロック間の所定のｐ側電極２６を互いに接続するためにチップの長手方向に延設され、コンタクト部６５でｐ側電極配線６１と接続される。
【００８４】
第４の実施の形態においては、隣接する各発光部間にそれぞれ光量調整拡散領域を形成したが、光量調整拡散領域は必ずしもすべての発光部間に形成する必要はなく任意の位置に任意の個数形成することができる。
【００８５】
第４の実施の形態で説明したように、隣接する発光部間に光量調整拡散領域を形成することによって、発光部から拡散される光量を増加させることができる。これは、光量調整拡散領域と第１導電型半導体層との間のｐｎ接合のエネルギー障壁によって発光部からの注入キャリアの拡散がブロックされ、発光部と光量調整拡散領域との間の注入キャリア密度の上昇によって再結合確率が増加して発光効率が増加し、発光部の光量が増加するからであると考えられる。また、素子分離領域を素子分離拡散領域で形成することによって、各素子分離領域においても光量調整拡散領域と同様の効果を得ることができる。
【００８６】
また、第３の実施の形態においては発光部間に光量調整溝を用い素子分離領域に素子分離溝を用いた場合について説明し、第４の実施の形態においては発光部間に光量調整拡散領域を用い素子分離領域に素子分離拡散領域を用いた場合について説明したが、発光部間に光量調整拡散領域を用い素子分離領域に素子分離溝を用いても良い。同様に、発光部間に光量調整溝を用い素子分離領域に素子分離拡散領域を用いても良い。
【００８７】
( 第５の実施の形態 )
上述した第１〜第４の実施の形態においては、光量調整部として光量調整溝または光量調整拡散領域のいずれかを用い、素子分離領域として素子分離溝または素子分離拡散領域を用いる場合について説明した。第５の実施の形態においては、光量調整部として光量調整溝および光量調整拡散領域の両方を用い、素子分離領域として素子分離溝および素子分離拡散領域の両方を用いる場合について説明する。
【００８８】
光量調整部は、例えば図９に示したような多層配線型ＬＥＤアレイにおいて、光量調整溝３１の一部を光量調整拡散領域とすることができる。このとき、光量調整溝と光量調整拡散領域とを交互に形成することによって、チップ内における光量ばらつきを抑制すると同時に、光量増加を図ることができる。
【００８９】
このとき、素子分離領域は、図９に示したように素子分離溝３２で形成しても良く、図１５に示したように素子分離拡散領域４２で形成しても良い。素子分離領域を素子分離溝で形成したときにはブロック端の発光部を挟んで形成される光量調整部を光量調整拡散領域で形成することによって、また素子分離領域を素子分離拡散領域で形成したときにはブロック端の発光部を挟んで形成される光量調整部を光量調整溝で形成することによって、光量調整部と素子分離領域とを含めて、溝と拡散領域とを交互に形成することができる。また、ブロック内の発光部の個数が奇数である場合にも、素子分離領域として素子分離溝と素子分離拡散領域とを交互に形成することによって、溝と拡散領域とを交互に形成することができる。このようにすることによって、チップ内における光量ばらつきを抑制すると同時に、光量増加を図ることができる。
【００９０】
第５の実施の形態における溝や拡散領域の長さ、幅および深さは、上述した第１〜第４の実施の形態と同様に設定することができる。
【００９１】
( 第６の実施の形態 )
図２０は、第６の実施の形態におけるＬＥＤアレイの構造を示す図であり、図２０(ａ)は断面図を示し、図２０(ｂ)は上面図を示している。図２０に示したＬＥＤアレイは、第１導電型半導体基板１１上に形成された第１導電型半導体層１２上の所定の領域に、第１導電型半導体層１２の途中の深さまで到達する第２導電型半導体領域によってｐｎ接合による発光部２１が形成され、各発光部２１上には各発光部２１のそれぞれに接続されるｐ側電極２６が形成され、第１導電型半導体基板１１下面にはｎ側電極２７が形成されている。また、ｐ側電極２６およびｐ側電極パッド２８がｐ側電極配線６１と一体に形成されている。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として形成されているが、ｐ側電極パッド２８のみが別体として形成されていてもよい。
【００９２】
そして、チップ端に形成されている発光部２１と接触することがないように、第２導電型の不純物の拡散によってチップ端に光量調整拡散領域４１が形成されている。このチップ端の光量調整拡散領域４１は、ダイシング位置５６に到達して形成されていても良い。
【００９３】
第６の実施の形態においては、チップ端のみに光量調整拡散領域を形成したが、第２の実施の形態と同様にチップ内の隣接する各発光部間にも光量調整拡散領域を形成することができ、また第１の実施の形態と同様にチップ内に光量調整溝を形成することもでき、チップ内の発光部間に光量調整溝または光量調整拡散領域を形成する場合には、その位置および個数を任意に形成することができる。また、第３および第４の実施の形態と同様に、素子分離領域にも素子分離溝または素子分離拡散領域を形成することができる。さらに、第５の実施の形態と同様に、光量調整溝と光量調整拡散領域とを組み合わせたり、素子分離溝と素子分離拡散領域とを組み合わせたりすることもできる。このときには、チップ端の最も近くに形成される光量調整部を光量調整溝とすることによって、溝と拡散とを交互に形成することができる。
【００９４】
第６の実施の形態における溝や拡散領域の長さ、幅および深さは、上述した第１〜第５の実施の形態と同様に設定することができる。
【００９５】
第６の実施の形態で説明したように、チップ端に光量調整拡散領域を形成することによって、チップ端の発光部から拡散される光量の低下を抑制することができる。これは、光量調整拡散領域と第１導電型半導体層との間のｐｎ接合のエネルギー障壁によって発光部からの注入キャリアの拡散がブロックされ、発光部と光量調整拡散領域との間の注入キャリア密度の上昇によって再結合確率が増加して発光効率が増加し、チップ端の発光部の光量が増加することによって、チップ端とダイシング位置との距離が短いためにチップ端の発光部から光が拡散される領域が小さくなり光量が低下することを補うからであると考えられる。
【００９６】
【発明の効果】
以上説明したように本発明によれば、発光素子アレイの隣接する２個の発光部の間にいずれの発光部にも接触しない光量調整部が形成されていることによって、発光素子アレイの発光部の光量を調整することができるという効果を有する。
【００９７】
また、光量調整部がすべての発光部の間に設けられていることによって、発光素子アレイのすべての発光部について均一に光量を調整することができるという効果を有する。
【００９８】
また、光量調整部として、少なくとも第１導電型半導体層の途中まで到達する光量調整溝が用いられていることによって、チップ端における光量低下の影響をチップ内において低減することができ、チップ端の発光部とチップ内の各発光部との間の光量ばらつきを抑制することができるという効果を有する。
【００９９】
また、光量調整部として、少なくとも第１導電型半導体層の途中まで到達する光量調整拡散領域が用いられていることによって、各発光部の発光効率を増加させて光量の増加を図ることができるという効果を有する。
【０１００】
また、光量調整部として、光量調整溝と光量調整拡散領域との両方が用いられ、光量調整溝と光量調整拡散領域とが発光部間に交互に設けられていることによって、発光素子アレイのチップ内における光量ばらつきを抑制すると同時に光量の増加を図ることができるという効果を有する。
【０１０１】
また、光量調整溝が各発光部の一方の側にのみ設けられていることによって、すべての発光部間に光量調整溝を形成する場合と比較して、チップ端の光量低下の影響を低減しつつチップ内部の光量低下も約１／２に抑えることができるという効果を有する。
【０１０２】
また、光量調整溝が、各発光部の列のうち最もチップの一端に近い発光部の列方向のいずれの側にも形成されず、チップの一端から奇数番目の発光部のうち最もチップの一端に近い発光部を除くものにはチップの一端側に形成され、チップの一端から偶数番目の発光部にはチップの一端と反対側に形成されていることによって、チップ端に最も近い発光部の光量低下を防ぎ、さらにチップ端の光量低下の影響を低減しつつチップ内部の光量低下も約１／２に抑えることができるという効果を有する。
【０１０３】
また、多層配線構造の素子分離領域にブロック間の光量調整部が設けられていることによって、多層配線構造の発光素子アレイの素子分離領域においても光量を調整することができるという効果を有する。
【０１０４】
また、ブロック間の光量調整部として、少なくとも第１導電型半導体層を貫通する光量調整溝が用いられていることによって、多層配線構造の発光素子アレイの素子分離領域においても、チップ端の発光部とチップ内の各発光部との光量ばらつきを抑制することができるという効果を有する。
【０１０５】
また、ブロック間の光量調整部として、少なくとも第１導電型半導体層を貫通する光量調整拡散領域が用いられていることによって、多層配線構造の発光素子アレイの素子分離領域においても、素子端部の発光部の発光効率を増加させて光量の増加を図ることができるという効果を有する。
【０１０６】
また、ブロック間の光量調整部として、光量調整溝と光量調整拡散領域との両方が用いられ、光量調整溝と光量調整拡散領域とが交互に設けられていることによって、多層配線構造の発光素子アレイの素子分離領域においても、光量ばらつきを抑制すると同時に光量の増加を図ることができるという効果を有する。
【０１０７】
また、発光部間の光量調整部とブロック間の光量調整部とで、各発光部の列と平行する方向の幅が同じであることによって、発光部間の光量調整部とブロック間の光量調整部とが均一に光量を調整することができ、さらに光量ばらつきを抑制することができるという効果を有する。
【０１０８】
また、発光部間の光量調整部またはブロック間の光量調整部が、各発光部の列のうち最もチップの一端に近い発光部の列方向のいずれの側にも形成されず、チップの一端から奇数番目の発光部のうち最もチップの一端に近い発光部を除くものにはチップの一端側に形成され、チップの一端から偶数番目の発光部にはチップの一端と反対側に形成され、光量調整部が光量調整溝または素子分離溝を備えていることによって、チップ端に最も近い発光部の光量低下を防ぎ、チップ端の光量低下の影響を低減しつつチップ内部の光量低下も約１／２に抑えることができ、多層配線型ＬＥＤアレイにおいても均等にチップ内の光量を調整することができるという効果を有する。
【０１０９】
また、光量調整拡散領域がチップ端に設けられていることによって、チップ端の発光部の光量が増加して、チップ端とダイシング位置との距離が短いためにチップ端の発光部から光が拡散される領域が小さくなり光量が低下することを補い、発光部間の光量ばらつきを抑制してチップ内の光量を均一にすることができるという効果を有する。
【０１１０】
このようにして、高密度であってもチップ端の発光部とチップ内の発光部との光量ばらつきを抑制して、チップ内の光量の均一化を図ることができるという効果を有する。また、多層配線構造の素子分離領域を拡散で形成した場合には段差のない構造とすることができるので、共通配線等の断線を防ぐことができ、信頼性の向上を図ることができる。さらに、発光部の光量の増加によって光プリンタの高速化を図ることができる。
【図面の簡単な説明】
【図１】 第１の実施の形態におけるＬＥＤアレイの構造を示す図
【図２】 第１の実施の形態におけるＬＥＤアレイの製造工程を示す図
【図３】 第１の実施の形態におけるＬＥＤアレイの製造工程を示す図
【図４】 第１の実施の形態におけるＬＥＤアレイの製造工程を示す図
【図５】 第１の実施の形態におけるＬＥＤアレイの他の例を示す図
【図６】 第２の実施の形態におけるＬＥＤアレイの構造を示す図
【図７】 第２の実施の形態におけるＬＥＤアレイの製造工程を示す断面図
【図８】 第２の実施の形態におけるＬＥＤアレイの製造工程を示す断面図
【図９】 第３の実施の形態における多層配線型ＬＥＤアレイの構造を示す図
【図１０】 第３の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１１】 第３の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１２】 第３の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１３】 第３の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１４】 第３の実施の形態における多層配線型ＬＥＤアレイの他の例を示す図
【図１５】 第４の実施の形態における多層配線型ＬＥＤアレイの構造を示す図
【図１６】 第４の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１７】 第４の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１８】 第４の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１９】 第４の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図２０】 第６の実施の形態におけるＬＥＤアレイの構造を示す図
【図２１】 従来例におけるＬＥＤアレイの構造を示す図
【図２２】 従来例におけるＬＥＤアレイの問題点を説明するための図
【符号の説明】
１１ 第１導電型半導体基板、 １２ 第１導電型半導体層、 １３ 高抵抗基板、 ２１ 発光部、 ２２ 拡散マスク、 ２３ 拡散源膜、 ２４ アニールキャップ、 ２５ 拡散制御膜、 ２６ ｐ側電極、 ２７ ｎ側電極、 ２８ ｐ側電極パッド、 ２９ ｎ側電極パッド、 ３１ 光量調整溝、 ３２素子分離溝、 ４１ 光量調整拡散領域、 ４２ 素子分離拡散領域、 ５１発光部形成予定領域、 ５２ 光量調整部形成予定領域、 ５３ 素子分離領域形成予定領域、 ５４ ｎ側電極形成予定領域、 ５５ 第２導電型不純物の拡散領域、 ５６ ダイシング位置、 ６１ ｐ側電極配線、 ６２ 共通配線、 ６３ 層間絶縁膜、 ６５ コンタクト部、 ６６ 開口部、 ７１ ｎ型ＧａＡｓ基板、 ７２ ｎ型ＧａＡｓ0.6Ｐ0.4層、 ７３ 発光部、 ７４ Ａｌ電極、 ７５ Ａｕ−Ｇｅ−Ｎｉ電極、 ７６ 絶縁層、 ８２ ワイヤボンド電極部
【発明の属する技術分野】
本発明は発光素子アレイに関し、特に発光素子アレイの光量調整に関するものである。本発明はまた、ＬＥＤアレイに関する。本発明はさらに、発光素子アレイ又はＬＥＤアレイを用いた電子写真プリンタに関する。
【０００２】
【従来の技術】
発光素子アレイは複数の発光素子を直線状に配置したものであり、発光素子として発光ダイオード（以下、ＬＥＤと記述する）を用いた発光素子アレイをＬＥＤアレイと称する。
【０００３】
図２１は、「ＬＥＤプリンタの設計」トリケップス社、６３ページに記載されている従来のＬＥＤアレイの構造を示す図であり、図２１(ａ)は断面図を示し、図２１(ｂ)は上面図を示している。図２１に示したＬＥＤアレイは、ｎ型ＧａＡｓ基板７１上のｎ型ＧａＡｓ0.6Ｐ0.4層７２にＺｎ等のｐ型不純物の選択拡散によって発光部７３がアレイ状に形成され、各発光部７３と電気的に接続されるＡｌ電極７４が絶縁層７６を挟んでｎ型ＧａＡｓ0.6Ｐ0.4層７２上部に形成されてワイヤボンド電極部８２に接続され、ｎ型ＧａＡｓ基板７１と電気的に接続されるＡｕ−Ｇｅ−Ｎｉ電極７５が下部に形成されている。このように形成されたＬＥＤアレイは、電子写真方式の光プリンタの光源として使用されている。
【０００４】
【発明が解決しようとする課題】
光プリンタにおいては高精細化が強く望まれていることから、それに伴いＬＥＤアレイの高密度化を図ることが必要となる。しかし、高密度化を図るためにＬＥＤアレイ内の発光部の間隔を狭くすると、ＬＥＤアレイの端部に位置する発光部とチップ端部との間隔が狭くなって、アレイの端部に位置する発光部から放射される有効な光量（チップ表面から略垂直方向に放出される光の量）が少なくなる。これは、発光部から少し傾いて放射された光のうちチップ表面に達する前にチップ端面に達する光が有効な光とならないからである。
【０００５】
図２２は、従来例におけるＬＥＤアレイの問題点を説明するための図であり、電極や配線等は省いている。図２２に示すように、チップ端部（ダイシング位置）がＡからＢに変更されると、チップ端の発光部２１から光が放射される領域がＡとＢとの距離の差に対応する領域の分だけ小さくなり、図の斜線で示した分だけチップ端の発光部２１から放射される光強度が小さくなってしまう。
【０００６】
また、光プリンタにおいては高速化が重要な課題であり、高速化のためには光源であるＬＥＤアレイの光量増加を図ることも必要となる。
【０００７】
このような点に鑑み本発明は、発光素子アレイのチップ内の光量ばらつきを低減することを目的とする。また、発光素子アレイの光量を増加させることも目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る発光素子アレイは、第１導電型半導体層に所定の深さの複数の第２導電型半導体領域が複数の発光部として形成されている発光素子アレイであって、前記発光部のうちの第１発光部と該第１発光部に隣接する第２発光部との間に、該第１発光部および該第２発光部のいずれにも接触しない光量調整部を有する。このとき、前記光量調整部をすべての前記発光部の間に形成することができる。
【０００９】
上記本発明の発光素子アレイは、前記光量調整部として、少なくとも前記第１導電型半導体層の途中まで到達する光量調整溝を備えることができる。このとき、前記光量調整溝を各発光部の一方の側にのみ形成することができる。また、前記光量調整溝を、当該発光素子アレイが備える各発光部の列のうち最もチップの一端に近い発光部の列方向のいずれの側にも形成せず、該チップの一端から奇数番目の発光部のうち最もチップの一端に近い発光部を除くものには該チップの一端側に形成し、該チップの一端から偶数番目の発光部には該チップの一端と反対側に形成することができる。
【００１０】
また、前記光量調整部として、少なくとも前記第１導電型半導体層の途中まで到達する光量調整拡散領域を備えることができる。
【００１１】
さらに、前記光量調整部として、少なくとも前記第１導電型半導体層の途中まで到達する光量調整溝と少なくとも前記第１導電型半導体層の途中まで到達する光量調整拡散領域とを備え、該光量調整溝と該光量調整拡散領域とを前記発光部の間に交互に形成することができる。
【００１２】
上記本発明の発光素子アレイは、前記発光部が複数のブロックに分割された多層配線構造を有し、ブロック相互間の光量調整部が素子分離領域を兼ねることができる。
【００１３】
このとき、前記ブロック間の光量調整部として、少なくとも前記第１導電型半導体層を貫通する光量調整溝を備えることができる。また、発光部間の前記光量調整部と前記ブロック間の光量調整部とで、当該発光素子アレイが備える各発光部の列と平行する方向の幅を同じにすることができる。さらに、発光部間の前記光量調整部または前記ブロック間の光量調整部を、当該発光素子アレイが備える各発光部の列のうち最もチップの一端に近い発光部の列方向のいずれの側にも形成せず、該チップの一端から奇数番目の発光部のうち最もチップの一端に近い発光部を除くものには該チップの一端側に形成し、該チップの一端から偶数番目の発光部には該チップの一端と反対側に形成することができ、該発光部間の光量調整部が光量調整溝を備え、該ブロック間の光量調整部が素子分離溝を備えている。
【００１４】
また、前記ブロック間の光量調整部として、少なくとも前記第１導電型半導体層を貫通する光量調整拡散領域を備えることができる。
【００１５】
さらに、前記ブロック間の光量調整部として、少なくとも前記第１導電型半導体層を貫通する光量調整溝と少なくとも前記第１導電型半導体層を貫通する光量調整拡散領域とを備え、該ブロック間の光量調整溝と該ブロック間の光量調整拡散領域とを交互に形成することができる。
【００１６】
上記本発明の発光素子アレイは、少なくとも前記第１導電型半導体層の途中まで到達する端部光量調整拡散領域を、チップ端に形成することができる。
【００１７】
【発明の実施の形態】
以下に、図面を用いて本発明の実施の形態について説明する。各実施の形態においては第１導電型をｎ型とし、第２導電型をｐ型とする場合について説明するが、第１導電型をｐ型とし、第２導電型をｎ型としても良い。また、基板、電極、不純物等の材料、組成等も各実施の形態のものに限られず、他のものを選択することができる。
【００１８】
また、各実施の形態においては光量調整部として光量調整溝および光量調整拡散領域を用いる場合について説明するが、光量調整部は溝や拡散領域に限られず、他のものを用いて形成しても良い。また、素子分離のための素子分離溝および素子分離拡散領域についても同様である。例えば、電極と同じＡｌ、Ａｕ等の金属材料を用いた遮光膜を光量調整部または素子分離領域として用いることができ、この場合には、光量調整溝または素子分離溝と同様の効果が得られる。
【００１９】
さらに、各実施の形態においては発光素子アレイとしてＬＥＤアレイを用いる場合について説明するが、発光素子はこれに限られず、発光レーザ等の他の素子を用いることができる。また、各実施の形態で用いる図においてはＬＥＤアレイの一部分のみを表しており、図によってＬＥＤアレイ全体の素子数等を限定するものではない。
【００２０】
( 第１の実施の形態 )
図１は、第１の実施の形態におけるＬＥＤアレイの構造を示す図であり、図１(ａ)は断面図を示し、図１(ｂ)は上面図を示している。図１に示したＬＥＤアレイは、第１導電型半導体基板１１上に形成された第１導電型半導体層１２上の所定の領域に、第１導電型半導体層１２の途中の深さまで到達する第２導電型半導体領域によってｐｎ接合を構成する発光部２１の列が形成され、各発光部２１上には各発光部２１のそれぞれに接続されるｐ側電極２６が形成され、第１導電型半導体基板１１下面にはｎ側電極２７が形成されている。また、ｐ側電極２６と一体のｐ側電極パッド２８およびｐ側電極配線６１が形成されている。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として形成されているが、ｐ側電極パッド２８のみが別体として形成されていてもよい。
【００２１】
そして、隣接する発光部２１相互間には、それぞれの発光部２１と接触することのないように光量調整溝３１が形成されている。第１導電型半導体層１２上のうち発光部２１および光量調整溝３１が形成されていない領域には、拡散マスク２２が形成されている。
【００２２】
光量調整溝３１が形成してあると、その隣に位置する発光部２１からの有効光量が少なくなる。これは、発光部２１から少し傾いて放射された光がチップの表面に達する前に光量調整溝３１に当たるからである。
【００２３】
図２〜図４は、第１の実施の形態におけるＬＥＤアレイの製造工程を示す図であり、図２および図３は断面図であり、図４は上面図である。
【００２４】
図２(ａ)に示すように、第１導電型半導体基板１１上に第１導電型半導体層１２を形成し、第１導電型半導体層１２上に拡散マスク２２を成膜して発光部形成予定領域５１に開口部を形成する。第１導電型半導体基板１１としては例えばｎ型ＧａＡｓ基板を用い、第１導電型半導体層１２としては例えばエピタキシャル成長したｎ型ＡｌＧａＡｓ層を用いることができる。また、拡散マスク２２としては例えばＳｉＮ膜を用いることができる。ＳｉＮ膜は、例えばＣＶＤ法によって成膜することができ、発光部形成予定領域５１の開口部は例えばフォトリソグラフィ法およびエッチング法によって形成することができる。
【００２５】
図２(ｂ)に示すように、発光部形成予定領域５１を含む拡散マスク２２上に拡散源膜２３を成膜する。拡散源膜２３としては例えばＺｎＯ−ＳｉＯ2膜を用いることができ、ＺｎＯ−ＳｉＯ2膜は例えばスパッタ法によって成膜することができる。
【００２６】
図２(ｃ)に示すように、拡散源膜２３上にアニールキャップ２４を成膜する。アニールキャップ２４としては例えばＡｌＮ膜を用いることができ、ＡｌＮ膜は例えばスパッタ法によって成膜することができる。
【００２７】
図２(ｄ)に示すように、第１導電型半導体層１２に第２導電型不純物の拡散領域５５（以下、拡散領域５５と記述する）を選択拡散で形成するためのアニールを行う。第２導電型不純物としては例えばＺｎを用いることができ、窒素大気圧下６５０℃で約３時間アニールすることによって、発光部形成予定領域５１に約１μｍの深さの拡散領域５５を形成することができる。形成された拡散領域５５は発光部２１となる。
【００２８】
図３(ａ)に示すように、アニールキャップ２４および拡散源膜２３を剥離する。アニールキャップ２４および拡散源膜２３の剥離は、選択エッチングによって行うことができる。
【００２９】
図３(ｂ)および図４(ａ)に示すように、隣接する各発光部２１の間に、各発光部２１と接触しないようにそれぞれ光量調整溝３１を形成する。光量調整溝３１は、例えばりん酸過水をエッチャントとして第１導電型半導体層１２を選択的にエッチングして形成することができる。
【００３０】
ここで、光量調整溝３１の長さ（発光部２１の列に直交する方向の寸法）および深さは任意に設定することができるが、光量ばらつきを抑制するという効果を得るためには、少なくとも発光部２１と同程度の長さおよび深さに形成することが望ましい。ただし、光量調整溝３１を深く形成するとその幅も広くなって発光部２１と接触しないように形成することが困難となるので、この点で深さに対する制約がある。
【００３１】
図３(ｃ)および図４(ｂ)に示すように、例えばリフトオフ法によってパターンを形成して、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１を成膜して形成する。ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１としては例えばＡｕ積層膜またはＡｌを用いることができる。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として同一の工程で形成するが、ｐ側電極パッド２８のみを後の工程で形成してもよい。
【００３２】
図３(ｄ)に示すように、第１導電型半導体基板１１下面にｎ側電極２７を成膜して形成する。ｎ側電極２７としては例えばＡｕ合金膜を用いることができる。
【００３３】
第１の実施の形態においては、隣接する各発光部間にそれぞれ光量調整溝を形成したが、光量調整溝は必ずしもすべての発光部間に形成する必要はなく任意の位置に任意の個数形成することができ、例えばチップの長手方向の中心部に１個所のみ形成することもできる。
【００３４】
図５は、第１の実施の形態におけるＬＥＤアレイの他の例を示す図であり、電極や配線等は省いている。図５においては、発光部２１相互間の領域のうちチップの一方の端部の発光部を除きひとつおきのものに光量調整溝３１が形成されている。すなわち、各発光部２１の一方の側に光量調整溝３１が形成され、他方の側には光量調整溝３１が形成されていない。このように構成することによって、発光部２１から放射される光のうち光量調整溝３１側に放射された光がチップの表面に達する前に光量調整溝３１に当たり有効な光とならない。したがって、すべての発光部２１間に光量調整溝３１を形成する場合と比較して、チップ端の光量低下の影響を低減しつつチップ内部の光量低下も約１／２に抑えることができ、なおかつチップ端の発光部の光量低下の影響も低減することができる。
【００３５】
第１の実施の形態で説明したように、隣接する発光部間に光量調整溝を形成することによって、チップ端における光量低下の影響を低減することができ、チップ端の発光部とチップ内の発光部との間の光量ばらつきを抑制することができる。
【００３６】
( 第２の実施の形態 )
図６は、第２の実施の形態におけるＬＥＤアレイの構造を示す図であり、図６(ａ)は断面図を示し、図６(ｂ)は上面図を示している。図６に示したＬＥＤアレイは、第１導電型半導体基板１１上に形成された第１導電型半導体層１２上の所定の領域に、第１導電型半導体層１２の途中の深さまで到達する第２導電型半導体領域によってｐｎ接合を構成する発光部２１の列が形成され、各発光部２１上には各発光部２１のそれぞれに接続されるｐ側電極２６が形成され、第１導電型半導体基板１１下面にはｎ側電極２７が形成されている。また、ｐ側電極２６と一体のｐ側電極パッド２８およびｐ側電極配線６１が形成されている。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として形成されているが、ｐ側電極パッド２８のみが別体として形成されていてもよい。
【００３７】
そして、隣接する発光部２１相互間には、それぞれの発光部２１と接触することのないように光量調整拡散領域４１が形成されている。第１導電型半導体層１２上のうち発光部２１および光量調整拡散領域４１が形成されていない領域には、拡散マスク２２が形成されている。
【００３８】
図７および図８は、第２の実施の形態におけるＬＥＤアレイの製造工程を示す断面図である。
【００３９】
図７(ａ)に示すように、第１導電型半導体基板１１上に第１導電型半導体層１２を形成し、第１導電型半導体層１２上に拡散マスク２２を成膜して発光部形成予定領域５１および光量調整部形成予定領域５２に開口部を形成する。第１導電型半導体基板１１としては例えばｎ型ＧａＡｓ基板を用い、第１導電型半導体層１２としては例えばエピタキシャル成長したｎ型ＡｌＧａＡｓ層を用いることができる。また、拡散マスク２２としては例えばＳｉＮ膜を用いることができる。ＳｉＮ膜は、例えばＣＶＤ法によって成膜することができ、発光部形成予定領域５１および光量調整部形成予定領域５２の開口部はフォトリソグラフィ法およびエッチング法によって形成することができる。
【００４０】
図７(ｂ)に示すように、発光部形成予定領域５１および光量調整部形成予定領域５２を含む拡散マスク２２上に拡散源膜２３を成膜する。拡散源膜２３としては例えばＺｎＯ−ＳｉＯ2膜を用いることができ、ＺｎＯ−ＳｉＯ2膜は例えばスパッタ法によって成膜することができる。
【００４１】
図７(ｃ)に示すように、拡散源膜２３上にアニールキャップ２４を成膜する。アニールキャップ２４としては例えばＡｌＮ膜を用いることができる。ＡｌＮ膜は例えばスパッタ法によって成膜することができる。
【００４２】
図７(ｄ)に示すように、第１導電型半導体層１２に第２導電型不純物の拡散領域５５を選択拡散で形成するためのアニールを行う。第２導電型不純物としては例えばＺｎを用いることができ、窒素大気圧下６５０℃で約３時間アニールすることによって、発光部形成予定領域５１および光量調整部形成予定領域５２に拡散領域５５を形成することができる。形成された拡散領域５５は、発光部２１および各発光部２１間の光量調整拡散領域４１となる。
【００４３】
ここで、光量調整拡散領域４１の長さ（発光部２１の列に直交する方向の寸法）および深さは任意に設定することができるが、光量を増加するという効果を得るためには、少なくとも発光部２１と同程度の長さおよび深さに形成することが望ましい。
【００４４】
図８(ａ)に示すように、アニールキャップ２４および拡散源膜２３を剥離する。アニールキャップ２４および拡散源膜２３の剥離は、選択エッチングによって行うことができる。
【００４５】
図８(ｂ)に示すように、例えばリフトオフ法によってパターンを形成して、ｐ側電極２６並びに図６(ｂ)に示したｐ側電極パッド２８およびｐ側電極配線６１を成膜して形成する。ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１としては例えばＡｕ系の積層膜またはＡｌを用いることができる。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として同一の工程で形成するが、ｐ側電極パッド２８のみを後の工程で形成してもよい。
【００４６】
図８(ｃ)に示すように、第１導電型半導体基板１１下面にｎ側電極２７を成膜して形成する。ｎ側電極２７としては例えばＡｕ合金膜を用いることができる。
【００４７】
第２の実施の形態においては、隣接する各発光部間にそれぞれ光量調整拡散領域を形成したが、光量調整拡散領域は必ずしもすべての発光部間に形成する必要はなく任意の位置に任意の個数形成することができる。
【００４８】
第２の実施の形態で説明したように、隣接する発光部間に光量調整拡散領域を形成することによって、発光部から拡散される光量を増加させることができる。これは、光量調整拡散領域と第１導電型半導体層との間のｐｎ接合のエネルギー障壁によって発光部からの注入キャリアの拡散がブロックされ、発光部と光量調整拡散領域との間の注入キャリア密度の上昇によって再結合確率が増加して発光効率が増加し、発光部の光量が増加するからであると考えられる。
【００４９】
( 第３の実施の形態 )
図９は、第３の実施の形態における多層配線型ＬＥＤアレイの構造を示す図であり、図９(ａ)は断面図を示し、図９(ｂ)は上面図を示している。図９に示した多層配線型ＬＥＤアレイは、高抵抗基板１３上に形成された第１導電型半導体層１２が素子分離領域によって複数のブロックに電気的に分離され、各ブロックごとに、第１導電型半導体層１２上の所定の領域に第１導電型半導体層１２の途中の深さまで到達する第２導電型半導体領域によってｐｎ接合を構成する複数の発光部２１の列が形成され、各発光部２１上にはｐ側電極２６が形成され、各ブロックごとに１個のｎ側電極パッド機能を持つｎ側コンタクト電極２９（以下、ｎ側電極パッド２９と記述する）が形成され、ブロック内の発光部２１と同数の共通配線６２がチップの長手方向に延設され、各共通配線６２ごとにｐ側電極パッド２８が形成され、各発光部２１がｐ側電極２６およびｐ側電極配線６１を介して対応する共通配線６２にコンタクト部６５で接続されている。ｐ側電極配線６１と共通配線６２との間には、例えばポリイミドの層間絶縁膜６３が形成されている。層間絶縁膜６３には、発光部２１および光量調整溝３１が形成されている部分、ｐ側電極パッド２８が形成されている部分、ｎ側電極パッド２９が形成されている部分ならびにコンタクト部６５に、それぞれ開口部６６が設けられている。また、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として形成されているが、ｐ側電極パッド２８のみが別体として形成されていてもよい。
【００５０】
そして、隣接する発光部２１相互間には、それぞれの発光部２１と接触することのないように光量調整溝３１が形成されている。また、素子分離領域は、高抵抗基板１３に到達するように素子分離溝３２によって形成されている。第１導電型半導体層１２上のうち発光部２１、光量調整溝３１および素子分離溝３２が形成されていない領域には、拡散マスク２２が形成されている。
【００５１】
図１０〜図１３は、第３の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図であり、図１０および図１１は断面図であり、図１２および図１３は上面図である。
【００５２】
図１０(ａ)に示すように、高抵抗基板１３上に第１導電型半導体層１２を形成し、第１導電型半導体層１２上に拡散マスク２２を成膜して発光部形成予定領域５１に開口部を形成する。高抵抗基板１３としては例えば半絶縁性ＧａＡｓ基板を用い、第１導電型半導体層１２としては例えばエピタキシャル成長したｎ型ＡｌＧａＡｓ層を用いることができる。また、拡散マスク２２としては例えばＳｉＮ膜を用いることができる。ＳｉＮ膜は、例えばＣＶＤ法によって成膜することができ、発光部形成予定領域５１の開口部は例えばフォトリソグラフィ法およびエッチング法によって形成することができる。
【００５３】
図１０(ｂ)に示すように、発光部形成予定領域５１を含む拡散マスク２２上に拡散源膜２３を成膜する。拡散源膜２３としては例えばＺｎＯ−ＳｉＯ2膜を用いることができ、ＺｎＯ−ＳｉＯ2膜は例えばスパッタ法によって成膜することができる。
【００５４】
図１０(ｃ)に示すように、拡散源膜２３上にアニールキャップ２４を成膜する。アニールキャップ２４としては例えばＡｌＮ膜を用いることができ、ＡｌＮ膜は例えばスパッタ法によって成膜することができる。
【００５５】
図１０(ｄ)に示すように、第１導電型半導体層１２に第２導電型不純物の拡散領域５５を選択拡散で形成するためのアニールを行う。第２導電型不純物としては例えばＺｎを用いることができ、窒素大気圧下６５０℃で約３時間アニールすることによって、発光部形成予定領域５１に拡散領域５５を形成することができる。形成された拡散領域５５は発光部２１となり、発光部２１において約１μｍの拡散深さを形成することができる。
【００５６】
図１１(ａ)に示すように、アニールキャップ２４および拡散源膜２３を剥離する。アニールキャップ２４および拡散源膜２３の剥離は、選択エッチングによって行うことができる。
【００５７】
図１１(ｂ)および図１２(ａ)に示すように、隣接する各発光部２１の間に、各発光部２１と接触しないようにそれぞれ光量調整溝３１および素子分離溝３２を形成する。光量調整溝３１および素子分離溝３２は例えばりん酸過水をエッチャントとして第１導電型半導体層１２を選択的にエッチングして形成することができる。
【００５８】
ここで、光量調整溝３１の長さ（発光部２１の列に直交する方向の寸法）および幅は任意に設定することができるが、光量ばらつきを抑制するという効果を得るためには、少なくとも発光部２１と同程度の長さとなり、素子分離溝３２の幅が光量調整溝３１の幅と等しくなるように形成することが望ましい。また、外部に出力される光量は光量調整溝３１の長さおよび幅によって決められるので、光量調整溝３１の深さ方向に対する制約はない。ただし、光量調整溝３１をあまり深く形成しすぎるとそれにつれて幅も広くなり、発光部２１と接触しないように形成することが困難となるので、この点に関しては深さに対する制約がある。
【００５９】
また、多層配線構造の素子分離領域を形成するための素子分離溝３２は、その長さがチップの一方の側部（長手方向に伸びた縁部）から他方の側部に至るように延設し、その深さが高抵抗基板１３まで到達するように形成する。
【００６０】
図１２(ｂ)に示すように、後に形成するｎ側電極パッド２９と第１導電型半導体層１２とのコンタクトをとるために、ｎ側電極形成予定領域５４の拡散マスク２２を剥離する。拡散マスク２２の剥離は、フォトリソグラフィ法およびエッチング法で行うことができる。
【００６１】
図１２(ｃ)に示すように、例えばリフトオフ法によってパターンを形成して、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１を成膜して形成する。ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１としては例えばＡｕ積層膜を用いることができる。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として同一の工程で形成するが、ｐ側電極パッド２８のみを後の工程で形成してもよい。
【００６２】
図１３(ａ)に示すように、例えばリフトオフ法によってパターンを形成して、ｎ側電極パッド２９を成膜して形成する。ｎ側電極パッド２９としては例えばＡｕ合金膜を用いることができる。
【００６３】
図１２(ｂ)〜図１３(ａ)において説明したｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１ならびにｎ側電極パッド２９の形成順序はこれに限定されず、ｎ側電極パッド２９の形成(図１３(ａ))よりも前にｎ側電極形成予定領域５４の拡散マスク２２の剥離(図１２(ｂ))を行えばよく、例えばｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１の形成の前にｎ側電極パッド２９を形成してもよく、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１の形成の後にｎ側電極形成予定領域５４を形成してもよい。
【００６４】
図１３(ｂ)に示すように、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１ならびにｎ側電極パッド２９を形成した後に、例えばフォトリソグラフィ法およびエッチング法によって、層間絶縁膜６３を形成する。このとき、発光部２１および光量調整溝３１が形成されている部分、ｐ側電極パッド２８が形成されている部分、ｎ側電極パッド２９が形成されている部分ならびに後に形成する共通配線６２とのコンタクト部６５にそれぞれ開口部６６を設けるように、パターン形成する。層間絶縁膜６３としては、例えばポリイミドを用いることができる。そして、例えばリフトオフ法によってパターンを形成して、共通配線６２を成膜して形成する。共通配線６２は、各ブロック間の所定のｐ側電極２６を互いに接続するためにチップの長手方向に延設され、コンタクト部６５でｐ側電極配線６１と接続される。
【００６５】
第３の実施の形態においては、隣接する各発光部間にそれぞれ光量調整溝を形成したが、光量調整溝は必ずしもすべての発光部間に形成する必要はなく任意の位置に任意の個数形成することができる。
【００６６】
図１４は、第３の実施の形態における多層配線型ＬＥＤアレイの他の例を示す図であり、電極や配線等は省いている。図１４においては、発光部２１相互間の領域のうちひとつおきのものに光量調整溝３１または素子分離溝３２が形成されている。すなわち、チップ長手方向の一方の端部、例えば図１４の左端から奇数番目の発光部（ただし上記一方の端部に最も近い発光部は除く）は光量調整溝３１が一方の側（図１４の左側）に形成され、上記一方の端部から偶数番目の発光部は光量調整溝３１が他方の側（図１４の右側）に形成されている。このように構成することによって、発光部２１から放射される光のうち光量調整溝３１側または素子分離溝３２に放射された光がチップの表面に達する前に光量調整溝３１または素子分離溝３２に当たり有効な光とならない。したがって、すべての発光部２１間に光量調整溝３１を形成する場合と比較して、チップ端の光量低下の影響を低減しつつチップ内部の光量低下も約１／２に抑えることができ、なおかつチップ端の発光部の光量低下の影響も低減することができる。また、光量調整溝３１および素子分離溝３２を光量調整のために用いることによって、多層配線型ＬＥＤアレイにおいても均等にチップ内の光量を調整することができる。
【００６７】
第３の実施の形態で説明したように、隣接する発光部間に光量調整溝を形成することによって、チップ端における光量低下の影響を低減することができ、チップ端の発光部とチップ内の発光部との間の光量の差を抑制することができる。また、素子分離領域を素子分離溝で形成することによって、各素子分離領域においても光量調整溝と同様の効果を得ることができる。
【００６８】
( 第４の実施の形態 )
図１５は、第４の実施の形態における多層配線型ＬＥＤアレイの構造を示す図であり、図１５(ａ)は断面図を示し、図１５(ｂ)は上面図を示している。図１５に示した多層配線型ＬＥＤアレイは、高抵抗基板１３上に形成された第１導電型半導体層１２が素子分離領域によって複数のブロックに電気的に分離され、各ブロックごとに、第１導電型半導体層１２上の所定の領域に第１導電型半導体層１２の途中の深さまで到達する第２導電型半導体領域によってｐｎ接合を構成する複数の発光部２１の列が形成され、各発光部２１上にはｐ側電極２６が形成され、各ブロックごとに１個のｎ側電極パッド２９が形成され、ブロック内の発光部２１と同数の共通配線６２がチップの長手方向に延設され、各共通配線６２ごとにｐ側電極パッド２８が形成され、各発光部２１がｐ側電極２６およびｐ側電極配線６１を介して対応する共通配線６２にコンタクト部６５で接続されている。ｐ側電極配線６１と共通配線６２との間には、例えばポリイミドの層間絶縁膜６３が形成されている。層間絶縁膜６３には、発光部２１および光量調整拡散領域４１が形成されている部分、ｐ側電極パッド２８が形成されている部分、ｎ側電極パッド２９が形成されている部分ならびにコンタクト部６５に、それぞれ開口部６６が設けられている。また、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として形成されているが、ｐ側電極パッド２８のみが別体として形成されていてもよい。
【００６９】
そして、隣接する発光部２１相互間には、それぞれの発光部２１と接触することのないように光量調整拡散領域４１が形成されている。また、素子分離領域は、高抵抗基板１３に到達するように素子分離拡散領域４２によって形成されている。第１導電型半導体層１２上のうち発光部２１、光量調整拡散領域４１および素子分離拡散領域４２が形成されていない領域には、拡散マスク２２が形成されている。
【００７０】
図１６〜図１９は、第４の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図であり、図１６および図１７は断面図であり、図１８および図１９は上面図である。
【００７１】
図１６(ａ)に示すように、高抵抗基板１３上に第１導電型半導体層１２を形成し、第１導電型半導体層１２上に拡散マスク２２を成膜して発光部形成予定領域５１、光量調整部形成予定領域５２および素子分離領域形成予定領域５３に開口部を形成する。高抵抗基板１３としては例えば半絶縁性ＧａＡｓ基板を用い、第１導電型半導体層１２としては例えばエピタキシャル成長したｎ型ＡｌＧａＡｓ層を用いることができる。また、拡散マスク２２としては例えばＳｉＮ膜を用いることができる。ＳｉＮ膜は、例えばＣＶＤ法によって成膜することができ、発光部形成予定領域５１の開口部は例えばフォトリソグラフィ法およびエッチング法によって形成することができる。
【００７２】
図１６(ｂ)に示すように、拡散マスク２２上に拡散制御膜２５を形成する。この拡散制御膜２５は拡散を浅くしたい部分に形成し、拡散を深くしたい部分には形成しない。例えば、発光部２１および光量調整拡散領域４１を浅く拡散し、素子分離拡散領域４２を深く拡散させる場合には、開口部のうち発光部形成予定領域５１および光量調整部形成予定領域５２を含み素子分離領域形成予定領域５３を含まない領域に拡散制御膜２５を形成する。ここでは、発光部２１と素子分離拡散領域４２との拡散深さを変える必要があるので、発光部形成予定領域５１上には拡散制御膜２５を形成し、素子分離領域形成予定領域５３には拡散制御膜２５を形成しないが、光量調整拡散領域４１はどちらでもよい。拡散制御膜２５としては例えばＳｉＮ膜を用いることができる。ＳｉＮ膜は例えばＣＶＤ法によって成膜することができ、拡散制御膜２５のパターニングは例えばフォトリソグラフィ法およびエッチング法によって行うことができる。
【００７３】
図１６(ｃ)に示すように、発光部形成予定領域５１、光量調整部形成予定領域５２および素子分離形成予定領域５３に拡散源膜２３を成膜する。拡散源膜２３としては例えばＺｎＯ−ＳｉＯ2膜を用いることができ、ＺｎＯ−ＳｉＯ2膜は例えばスパッタ法によって成膜することができる。
【００７４】
図１６(ｄ)に示すように、拡散源膜２３上にアニールキャップ２４を成膜する。アニールキャップ２４としては例えばＡｌＮ膜を用いることができ、ＡｌＮ膜は例えばスパッタ法によって成膜することができる。
【００７５】
図１７(ａ)に示すように、第１導電型半導体層１２に第２導電型不純物の拡散領域５５を選択拡散で形成するためのアニールを行う。第２導電型の不純物としては例えばＺｎを用いることができ、窒素大気圧下７００℃で約５時間アニールすることによって、発光部形成予定領域５１、光量調整部形成予定領域５２および素子分離形成予定領域５３に拡散領域５５を形成することができる。形成された拡散領域５５はそれぞれ発光部２１、光量調整拡散領域４１および素子分離拡散領域４２となり、発光部２１において約０.８μｍ、素子分離拡散領域４２において１.５μｍの拡散深さを形成することができる。
【００７６】
ここで、光量調整拡散領域４１の長さ（発光部２１の列に直交する方向の寸法）および深さは任意に設定することができるが、光量を増加するという効果を得るためには、少なくとも発光部２１と同程度の長さおよび深さに形成することが望ましく、素子分離拡散領域４２の深さ以下に形成することが望ましい。工程の複雑化を防ぐためには、例えば発光部２１または素子分離拡散領域４２と同じ深さに形成することが望ましい。
【００７７】
また、多層配線構造の素子分離領域を形成するための素子分離拡散領域４２は、その長さがチップの一方の側部（長手方向に伸びた縁部）から他方の側部に至るように延設し、その深さが高抵抗基板１３まで到達するように形成する。
【００７８】
図１７(ｂ)および図１８(ａ)に示すように、アニールキャップ２４、拡散源膜２３および拡散制御膜２５を剥離する。アニールキャップ２４、拡散源膜２３および拡散制御膜２５の剥離は、選択エッチングによって行うことができる。
【００７９】
図１８(ｂ)に示すように、後に形成するｎ側電極パッド２９と第１導電型半導体層１２とのコンタクトをとるために、ｎ側電極形成予定領域５４の拡散マスク２２を剥離する。拡散マスク２２の剥離は、フォトリソグラフィ法およびエッチング法で行うことができる。
【００８０】
図１８(ｃ)に示すように、例えばリフトオフ法によってパターンを形成して、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１を成膜して形成する。ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１としては例えばＡｕ系の積層膜を用いることができる。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として同一の工程で形成するが、ｐ側電極パッド２８のみを後の工程で形成してもよい。
【００８１】
図１９(ａ)に示すように、例えばリフトオフ法によってパターンを形成して、ｎ側電極パッド２９を成膜して形成する。ｎ側電極パッド２９としては例えばＡｕ合金膜を用いることができる。
【００８２】
図１８(ｂ)〜図１９(ａ)において説明したｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１ならびにｎ側電極パッド２９の形成順序はこれに限定されず、ｎ側電極パッド２９の形成(図１９(ａ))よりも前にｎ側電極形成予定領域５４の拡散マスク２２の剥離(図１８(ｂ))を行えばよく、例えばｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１の形成の前にｎ側電極パッド２９を形成してもよく、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１の形成の後にｎ側電極形成予定領域５４を形成してもよい。
【００８３】
図１９(ｂ)に示すように、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１ならびにｎ側電極パッド２９を形成した後に、例えばフォトリソグラフィ法およびエッチング法によって、層間絶縁膜６３を形成する。このとき、発光部２１および光量調整拡散領域４１が形成されている部分、ｐ側電極パッド２８が形成されている部分、ｎ側電極パッド２９が形成されている部分ならびに後に形成する共通配線６２とのコンタクト部６５にそれぞれ開口部６６を設けるように、パターン形成する。層間絶縁膜６３としては、例えばポリイミドを用いることができる。そして、例えばリフトオフ法によってパターンを形成して、共通配線６２を成膜して形成する。共通配線６２は、各ブロック間の所定のｐ側電極２６を互いに接続するためにチップの長手方向に延設され、コンタクト部６５でｐ側電極配線６１と接続される。
【００８４】
第４の実施の形態においては、隣接する各発光部間にそれぞれ光量調整拡散領域を形成したが、光量調整拡散領域は必ずしもすべての発光部間に形成する必要はなく任意の位置に任意の個数形成することができる。
【００８５】
第４の実施の形態で説明したように、隣接する発光部間に光量調整拡散領域を形成することによって、発光部から拡散される光量を増加させることができる。これは、光量調整拡散領域と第１導電型半導体層との間のｐｎ接合のエネルギー障壁によって発光部からの注入キャリアの拡散がブロックされ、発光部と光量調整拡散領域との間の注入キャリア密度の上昇によって再結合確率が増加して発光効率が増加し、発光部の光量が増加するからであると考えられる。また、素子分離領域を素子分離拡散領域で形成することによって、各素子分離領域においても光量調整拡散領域と同様の効果を得ることができる。
【００８６】
また、第３の実施の形態においては発光部間に光量調整溝を用い素子分離領域に素子分離溝を用いた場合について説明し、第４の実施の形態においては発光部間に光量調整拡散領域を用い素子分離領域に素子分離拡散領域を用いた場合について説明したが、発光部間に光量調整拡散領域を用い素子分離領域に素子分離溝を用いても良い。同様に、発光部間に光量調整溝を用い素子分離領域に素子分離拡散領域を用いても良い。
【００８７】
( 第５の実施の形態 )
上述した第１〜第４の実施の形態においては、光量調整部として光量調整溝または光量調整拡散領域のいずれかを用い、素子分離領域として素子分離溝または素子分離拡散領域を用いる場合について説明した。第５の実施の形態においては、光量調整部として光量調整溝および光量調整拡散領域の両方を用い、素子分離領域として素子分離溝および素子分離拡散領域の両方を用いる場合について説明する。
【００８８】
光量調整部は、例えば図９に示したような多層配線型ＬＥＤアレイにおいて、光量調整溝３１の一部を光量調整拡散領域とすることができる。このとき、光量調整溝と光量調整拡散領域とを交互に形成することによって、チップ内における光量ばらつきを抑制すると同時に、光量増加を図ることができる。
【００８９】
このとき、素子分離領域は、図９に示したように素子分離溝３２で形成しても良く、図１５に示したように素子分離拡散領域４２で形成しても良い。素子分離領域を素子分離溝で形成したときにはブロック端の発光部を挟んで形成される光量調整部を光量調整拡散領域で形成することによって、また素子分離領域を素子分離拡散領域で形成したときにはブロック端の発光部を挟んで形成される光量調整部を光量調整溝で形成することによって、光量調整部と素子分離領域とを含めて、溝と拡散領域とを交互に形成することができる。また、ブロック内の発光部の個数が奇数である場合にも、素子分離領域として素子分離溝と素子分離拡散領域とを交互に形成することによって、溝と拡散領域とを交互に形成することができる。このようにすることによって、チップ内における光量ばらつきを抑制すると同時に、光量増加を図ることができる。
【００９０】
第５の実施の形態における溝や拡散領域の長さ、幅および深さは、上述した第１〜第４の実施の形態と同様に設定することができる。
【００９１】
( 第６の実施の形態 )
図２０は、第６の実施の形態におけるＬＥＤアレイの構造を示す図であり、図２０(ａ)は断面図を示し、図２０(ｂ)は上面図を示している。図２０に示したＬＥＤアレイは、第１導電型半導体基板１１上に形成された第１導電型半導体層１２上の所定の領域に、第１導電型半導体層１２の途中の深さまで到達する第２導電型半導体領域によってｐｎ接合による発光部２１が形成され、各発光部２１上には各発光部２１のそれぞれに接続されるｐ側電極２６が形成され、第１導電型半導体基板１１下面にはｎ側電極２７が形成されている。また、ｐ側電極２６およびｐ側電極パッド２８がｐ側電極配線６１と一体に形成されている。ここで、ｐ側電極２６、ｐ側電極パッド２８およびｐ側電極配線６１は一体として形成されているが、ｐ側電極パッド２８のみが別体として形成されていてもよい。
【００９２】
そして、チップ端に形成されている発光部２１と接触することがないように、第２導電型の不純物の拡散によってチップ端に光量調整拡散領域４１が形成されている。このチップ端の光量調整拡散領域４１は、ダイシング位置５６に到達して形成されていても良い。
【００９３】
第６の実施の形態においては、チップ端のみに光量調整拡散領域を形成したが、第２の実施の形態と同様にチップ内の隣接する各発光部間にも光量調整拡散領域を形成することができ、また第１の実施の形態と同様にチップ内に光量調整溝を形成することもでき、チップ内の発光部間に光量調整溝または光量調整拡散領域を形成する場合には、その位置および個数を任意に形成することができる。また、第３および第４の実施の形態と同様に、素子分離領域にも素子分離溝または素子分離拡散領域を形成することができる。さらに、第５の実施の形態と同様に、光量調整溝と光量調整拡散領域とを組み合わせたり、素子分離溝と素子分離拡散領域とを組み合わせたりすることもできる。このときには、チップ端の最も近くに形成される光量調整部を光量調整溝とすることによって、溝と拡散とを交互に形成することができる。
【００９４】
第６の実施の形態における溝や拡散領域の長さ、幅および深さは、上述した第１〜第５の実施の形態と同様に設定することができる。
【００９５】
第６の実施の形態で説明したように、チップ端に光量調整拡散領域を形成することによって、チップ端の発光部から拡散される光量の低下を抑制することができる。これは、光量調整拡散領域と第１導電型半導体層との間のｐｎ接合のエネルギー障壁によって発光部からの注入キャリアの拡散がブロックされ、発光部と光量調整拡散領域との間の注入キャリア密度の上昇によって再結合確率が増加して発光効率が増加し、チップ端の発光部の光量が増加することによって、チップ端とダイシング位置との距離が短いためにチップ端の発光部から光が拡散される領域が小さくなり光量が低下することを補うからであると考えられる。
【００９６】
【発明の効果】
以上説明したように本発明によれば、発光素子アレイの隣接する２個の発光部の間にいずれの発光部にも接触しない光量調整部が形成されていることによって、発光素子アレイの発光部の光量を調整することができるという効果を有する。
【００９７】
また、光量調整部がすべての発光部の間に設けられていることによって、発光素子アレイのすべての発光部について均一に光量を調整することができるという効果を有する。
【００９８】
また、光量調整部として、少なくとも第１導電型半導体層の途中まで到達する光量調整溝が用いられていることによって、チップ端における光量低下の影響をチップ内において低減することができ、チップ端の発光部とチップ内の各発光部との間の光量ばらつきを抑制することができるという効果を有する。
【００９９】
また、光量調整部として、少なくとも第１導電型半導体層の途中まで到達する光量調整拡散領域が用いられていることによって、各発光部の発光効率を増加させて光量の増加を図ることができるという効果を有する。
【０１００】
また、光量調整部として、光量調整溝と光量調整拡散領域との両方が用いられ、光量調整溝と光量調整拡散領域とが発光部間に交互に設けられていることによって、発光素子アレイのチップ内における光量ばらつきを抑制すると同時に光量の増加を図ることができるという効果を有する。
【０１０１】
また、光量調整溝が各発光部の一方の側にのみ設けられていることによって、すべての発光部間に光量調整溝を形成する場合と比較して、チップ端の光量低下の影響を低減しつつチップ内部の光量低下も約１／２に抑えることができるという効果を有する。
【０１０２】
また、光量調整溝が、各発光部の列のうち最もチップの一端に近い発光部の列方向のいずれの側にも形成されず、チップの一端から奇数番目の発光部のうち最もチップの一端に近い発光部を除くものにはチップの一端側に形成され、チップの一端から偶数番目の発光部にはチップの一端と反対側に形成されていることによって、チップ端に最も近い発光部の光量低下を防ぎ、さらにチップ端の光量低下の影響を低減しつつチップ内部の光量低下も約１／２に抑えることができるという効果を有する。
【０１０３】
また、多層配線構造の素子分離領域にブロック間の光量調整部が設けられていることによって、多層配線構造の発光素子アレイの素子分離領域においても光量を調整することができるという効果を有する。
【０１０４】
また、ブロック間の光量調整部として、少なくとも第１導電型半導体層を貫通する光量調整溝が用いられていることによって、多層配線構造の発光素子アレイの素子分離領域においても、チップ端の発光部とチップ内の各発光部との光量ばらつきを抑制することができるという効果を有する。
【０１０５】
また、ブロック間の光量調整部として、少なくとも第１導電型半導体層を貫通する光量調整拡散領域が用いられていることによって、多層配線構造の発光素子アレイの素子分離領域においても、素子端部の発光部の発光効率を増加させて光量の増加を図ることができるという効果を有する。
【０１０６】
また、ブロック間の光量調整部として、光量調整溝と光量調整拡散領域との両方が用いられ、光量調整溝と光量調整拡散領域とが交互に設けられていることによって、多層配線構造の発光素子アレイの素子分離領域においても、光量ばらつきを抑制すると同時に光量の増加を図ることができるという効果を有する。
【０１０７】
また、発光部間の光量調整部とブロック間の光量調整部とで、各発光部の列と平行する方向の幅が同じであることによって、発光部間の光量調整部とブロック間の光量調整部とが均一に光量を調整することができ、さらに光量ばらつきを抑制することができるという効果を有する。
【０１０８】
また、発光部間の光量調整部またはブロック間の光量調整部が、各発光部の列のうち最もチップの一端に近い発光部の列方向のいずれの側にも形成されず、チップの一端から奇数番目の発光部のうち最もチップの一端に近い発光部を除くものにはチップの一端側に形成され、チップの一端から偶数番目の発光部にはチップの一端と反対側に形成され、光量調整部が光量調整溝または素子分離溝を備えていることによって、チップ端に最も近い発光部の光量低下を防ぎ、チップ端の光量低下の影響を低減しつつチップ内部の光量低下も約１／２に抑えることができ、多層配線型ＬＥＤアレイにおいても均等にチップ内の光量を調整することができるという効果を有する。
【０１０９】
また、光量調整拡散領域がチップ端に設けられていることによって、チップ端の発光部の光量が増加して、チップ端とダイシング位置との距離が短いためにチップ端の発光部から光が拡散される領域が小さくなり光量が低下することを補い、発光部間の光量ばらつきを抑制してチップ内の光量を均一にすることができるという効果を有する。
【０１１０】
このようにして、高密度であってもチップ端の発光部とチップ内の発光部との光量ばらつきを抑制して、チップ内の光量の均一化を図ることができるという効果を有する。また、多層配線構造の素子分離領域を拡散で形成した場合には段差のない構造とすることができるので、共通配線等の断線を防ぐことができ、信頼性の向上を図ることができる。さらに、発光部の光量の増加によって光プリンタの高速化を図ることができる。
【図面の簡単な説明】
【図１】 第１の実施の形態におけるＬＥＤアレイの構造を示す図
【図２】 第１の実施の形態におけるＬＥＤアレイの製造工程を示す図
【図３】 第１の実施の形態におけるＬＥＤアレイの製造工程を示す図
【図４】 第１の実施の形態におけるＬＥＤアレイの製造工程を示す図
【図５】 第１の実施の形態におけるＬＥＤアレイの他の例を示す図
【図６】 第２の実施の形態におけるＬＥＤアレイの構造を示す図
【図７】 第２の実施の形態におけるＬＥＤアレイの製造工程を示す断面図
【図８】 第２の実施の形態におけるＬＥＤアレイの製造工程を示す断面図
【図９】 第３の実施の形態における多層配線型ＬＥＤアレイの構造を示す図
【図１０】 第３の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１１】 第３の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１２】 第３の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１３】 第３の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１４】 第３の実施の形態における多層配線型ＬＥＤアレイの他の例を示す図
【図１５】 第４の実施の形態における多層配線型ＬＥＤアレイの構造を示す図
【図１６】 第４の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１７】 第４の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１８】 第４の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図１９】 第４の実施の形態における多層配線型ＬＥＤアレイの製造工程を示す図
【図２０】 第６の実施の形態におけるＬＥＤアレイの構造を示す図
【図２１】 従来例におけるＬＥＤアレイの構造を示す図
【図２２】 従来例におけるＬＥＤアレイの問題点を説明するための図
【符号の説明】
１１ 第１導電型半導体基板、 １２ 第１導電型半導体層、 １３ 高抵抗基板、 ２１ 発光部、 ２２ 拡散マスク、 ２３ 拡散源膜、 ２４ アニールキャップ、 ２５ 拡散制御膜、 ２６ ｐ側電極、 ２７ ｎ側電極、 ２８ ｐ側電極パッド、 ２９ ｎ側電極パッド、 ３１ 光量調整溝、 ３２素子分離溝、 ４１ 光量調整拡散領域、 ４２ 素子分離拡散領域、 ５１発光部形成予定領域、 ５２ 光量調整部形成予定領域、 ５３ 素子分離領域形成予定領域、 ５４ ｎ側電極形成予定領域、 ５５ 第２導電型不純物の拡散領域、 ５６ ダイシング位置、 ６１ ｐ側電極配線、 ６２ 共通配線、 ６３ 層間絶縁膜、 ６５ コンタクト部、 ６６ 開口部、 ７１ ｎ型ＧａＡｓ基板、 ７２ ｎ型ＧａＡｓ0.6Ｐ0.4層、 ７３ 発光部、 ７４ Ａｌ電極、 ７５ Ａｕ−Ｇｅ−Ｎｉ電極、 ７６ 絶縁層、 ８２ ワイヤボンド電極部
Claims (6)
- 第１導電型半導体層に所定の深さで、一列に複数の第２導電型半導体領域が発光部として形成されている発光素子アレイにおいて、
前記発光部のうちの第１発光部と該第１発光部に隣接する第２発光部との間に、該第１発光部と該第２発光部のいずれにも接触しない光量調整溝を有し、
前記複数の発光部のうち当該発光素子アレイのチップの一端に最も近い発光部は、該チップの一端から離れて設けられ、
前記光量調整溝は、前記複数の発光部間の領域のうち前記チップの一端に最も近い発光部が形成する領域を除き、次の領域からひとつおきに形成されている
ことを特徴とする発光素子アレイ。 - 第１導電型半導体層に所定の深さの、拡散により設けられた複数の第２導電型半導体領域が複数の発光部として形成されている発光素子アレイにおいて、
前記発光部のうちの第１発光部と該第１発光部に隣接する第２発光部との間に、該第１発光部および該第２発光部のいずれにも接触しないように、拡散により設けられた光量調整拡散領域を有し、
前記複数の発光部のうち当該発光素子アレイのチップの一端に最も近い発光部は、該チップの一端から離れて設けられ、
前記光量調整拡散領域は、前記発光部の列に直交する方向の寸法及び深さが、前記発光部と同程度に形成されている
ことを特徴とする発光素子アレイ。 - 第１導電型半導体層に所定の深さで、一列に複数の第２導電型半導体領域が発光部として形成されているＬＥＤアレイにおいて、
前記発光部のうちの第１発光部と該第１発光部に隣接する第２発光部との間に、該第１発光部と該第２発光部のいずれにも接触しない光量調整溝を有し、
前記複数の発光部のうち当該ＬＥＤアレイのチップの一端に最も近い発光部は、該チップの一端から離れて設けられ、
前記光量調整溝は、前記複数の発光部間の領域のうち前記チップの一端に最も近い発光部が形成する領域を除き、次の領域からひとつおきに形成されている
ことを特徴とするＬＥＤアレイ。 - 第１導電型半導体層に所定の深さの、拡散により設けられた複数の第２導電型半導体領域が複数の発光部として形成されているＬＥＤアレイにおいて、
前記発光部のうちの第１発光部と該第１発光部に隣接する第２発光部との間に、該第１発光部および該第２発光部のいずれにも接触しないように、拡散により設けられた光量調整拡散領域を有し、
前記複数の発光部のうち当該ＬＥＤアレイのチップの一端に最も近い発光部は、該チップの一端から離れて設けられ、
前記光量調整拡散領域は、前記発光部の列に直交する方向の寸法及び深さが、前記発光部と同程度に形成されている
ことを特徴とするＬＥＤアレイ。 - 請求項１又は２に記載の発光素子アレイを光源として用いた電子写真式プリンタ。
- 請求項３又は４に記載のＬＥＤアレイを光源として用いた電子写真式プリンタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17260999A JP3681306B2 (ja) | 1999-06-18 | 1999-06-18 | 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ |
| US09/595,248 US6583446B1 (en) | 1999-06-18 | 2000-06-15 | Array of light-emitting elements and emission-altering elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17260999A JP3681306B2 (ja) | 1999-06-18 | 1999-06-18 | 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007384A JP2001007384A (ja) | 2001-01-12 |
| JP3681306B2 true JP3681306B2 (ja) | 2005-08-10 |
Family
ID=15945054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17260999A Expired - Fee Related JP3681306B2 (ja) | 1999-06-18 | 1999-06-18 | 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6583446B1 (ja) |
| JP (1) | JP3681306B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10051159C2 (de) * | 2000-10-16 | 2002-09-19 | Osram Opto Semiconductors Gmbh | LED-Modul, z.B. Weißlichtquelle |
| KR100455288B1 (ko) * | 2002-03-08 | 2004-11-06 | 삼성전자주식회사 | 실리콘 발광소자를 이용한 평판형 표시장치 |
| JP2003282939A (ja) * | 2002-03-26 | 2003-10-03 | Oki Degital Imaging:Kk | 半導体発光装置及びその製造方法 |
| US7286147B2 (en) * | 2003-11-05 | 2007-10-23 | Seiko Epson Corporation | Line head and image forming device using the same |
| JP5156945B2 (ja) * | 2005-01-05 | 2013-03-06 | 国立大学法人佐賀大学 | 半導体素子製造方法 |
| US7525248B1 (en) * | 2005-01-26 | 2009-04-28 | Ac Led Lighting, L.L.C. | Light emitting diode lamp |
| JP5258167B2 (ja) * | 2006-03-27 | 2013-08-07 | 株式会社沖データ | 半導体複合装置、ｌｅｄヘッド、及び画像形成装置 |
| JP4255480B2 (ja) * | 2006-04-26 | 2009-04-15 | 株式会社沖データ | 半導体複合装置、ｌｅｄヘッド、及び画像形成装置 |
| JP4535053B2 (ja) * | 2006-10-12 | 2010-09-01 | ソニー株式会社 | 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器 |
| CN102760810B (zh) * | 2011-04-28 | 2015-01-07 | 展晶科技(深圳)有限公司 | 发光二极管晶粒及其制造方法 |
| JP6362337B2 (ja) * | 2014-01-21 | 2018-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2079612A5 (ja) * | 1970-02-06 | 1971-11-12 | Radiotechnique Compelec | |
| JPH0752779B2 (ja) * | 1987-12-09 | 1995-06-05 | 日立電線株式会社 | 発光ダイオードアレイ |
| JP2737563B2 (ja) * | 1992-08-18 | 1998-04-08 | 三菱電機株式会社 | 半導体発光装置 |
| JP3681236B2 (ja) * | 1996-10-28 | 2005-08-10 | 沖電気工業株式会社 | 半導体装置 |
-
1999
- 1999-06-18 JP JP17260999A patent/JP3681306B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-15 US US09/595,248 patent/US6583446B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6583446B1 (en) | 2003-06-24 |
| JP2001007384A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010007359A1 (en) | Low-cost, high-density light-emitting-diode array and fabrication method thereof | |
| JP2003258305A (ja) | 半導体素子アレイ | |
| JP3681306B2 (ja) | 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ | |
| TWI248216B (en) | Light-emitting diode array | |
| JP3824497B2 (ja) | 発光素子アレイ | |
| JPH11220164A (ja) | 発光素子アレイ及び発光素子 | |
| US7754512B2 (en) | Method of fabricating semiconductor light-emitting devices with isolation trenches | |
| JP3340626B2 (ja) | 発光ダイオードアレイ及びその製造方法 | |
| JP3185049B2 (ja) | 発光素子アレイ及びその製造方法 | |
| JP2005347640A (ja) | 発光ダイオードアレイ | |
| JPH03142974A (ja) | 半導体発光素子アレイ | |
| JP2000516035A (ja) | マトリックス装置構成のｌｅｄアレイ | |
| JP3891833B2 (ja) | 半導体装置及びｌｅｄアレイ | |
| JP3886345B2 (ja) | 発光ダイオードアレイ | |
| JP2000294830A (ja) | 発光素子アレイ | |
| JP2001196629A (ja) | 半導体発光装置及びその製造方法 | |
| JP4126757B2 (ja) | 半導体発光装置およびｌｅｄアレイ | |
| JP2002043622A (ja) | 発光素子アレイ | |
| JP2004158799A (ja) | 発光素子アレイ | |
| JP2000269546A (ja) | 光半導体素子 | |
| JP4036800B2 (ja) | 発光素子アレイ | |
| JP2555305Y2 (ja) | 発光ダイオードアレイ | |
| JP2001044504A (ja) | 発光ダイオードアレイ及びその製造方法 | |
| JPH08204230A (ja) | 端面発光型ｌｅｄアレイとその製造方法 | |
| JPH1174565A (ja) | 発光ダイオードアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3681306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |