JP5156945B2

JP5156945B2 - 半導体素子製造方法

Info

Publication number: JP5156945B2
Application number: JP2006550553A
Authority: JP
Inventors: 徹田中; 博司小川; 光弘西尾
Original assignee: NATIONAL UNIVERSITY CORPORATION SAGA UNIVERSITY
Current assignee: NATIONAL UNIVERSITY CORPORATION SAGA UNIVERSITY
Priority date: 2005-01-05
Filing date: 2005-01-05
Publication date: 2013-03-06
Anticipated expiration: 2025-01-05
Also published as: JPWO2006072976A1; US8304323B2; US20090209094A1; WO2006072976A1

Description

本発明は、半導体素子を製造する半導体素子製造方法に関し、特に不純物の熱拡散によるｐｎ接合を高精度に制御できる半導体素子製造方法に関する。

従来、この種の半導体素子製造方法として光電変換機能素子の製造に関して特開２０００−２２８４５０号公報に開示されるものがあり、これを図５に示す。同図において従来の半導体素子製造方法は、周期表第１２（２Ｂ）族元素のＺｎ及び第１６（６Ｂ）族元素のＴｅからなる化合物半導体結晶基板であるｐ型ＺｎＴｅ単結晶基板１０１を用い、当該基板１０１とは異なる導電型（ｎ型）を示す拡散源１０２を基板１０１表面に配置し、当該拡散源１０２に熱処理を施して、熱拡散によりｐｎ接合１０５を形成する方法において、上記基板１０１表面に配置した拡散源１０２は、拡散プロセス中に基板１０１表面から拡散源１０２により形成される基板１０１とは異なる導電型を示す準位を補償する欠陥が形成されることを阻止し、または、基板１０１表面の不純物をゲッタリングする物質（Ａｌ，Ｓｉ）で構成される。

このように従来の半導体素子製造方法は、上記基板１０１表面に配置した拡散源１０２が、拡散プロセス中に基板１０１表面から拡散源１０２により形成される基板１０１とは異なる導電型を示す準位を補償する欠陥が形成されることを阻止し、または、基板１０１表面の不純物をゲッタリングする効果を有するため、結晶表面の純度を上げることができ、自己補償効果を抑制してＩＩ−ＶＩ族化合物半導体の導電型の制御性を向上させることができる。

また、従来の他の半導体素子製造方法として特開２００３−２８２９４３号公報に開示されるものがあり、これを図６に示す。同図において従来の他の半導体素子製造方法は、ＩＩ−ＶＩ族化合物半導体結晶を基板とする光電変換機能素子の製造方法であって、第１の導電型の前記基板の表面に第２の導電型の薄膜を形成する工程において、該半導体を第１の導電型にする元素と該半導体を第２の導電型にする元素の両方をドーピングすることにより第１の導電型の薄膜を作製することによりｐｎ接合を形成する工程を少なくとも有する構成である。

このように従来の他の半導体素子製造方法は、ＩＩ−ＶＩ族化合物半導体に該半導体を第１の導電型にする元素と第２の導電型にする元素の両方をドーピングしその割合を調整することにより、所望の導電型を示す準位を補償する欠陥の形成、いわゆる自己補償効果を抑制することができ、ＩＩ−ＶＩ族化合物半導体の導電型の制御性を向上させることができるという優れた効果がある。この結果、発光輝度の高い光電変換機能素子の作製が可能となる。
特開２０００−２２８４５０号公報特開２００３−２８２９４３号公報

従来の半導体素子製造方法は以上のように構成されていたことから、熱拡散によるドーピングを行う際に、拡散深さ及び拡散濃度の調整を拡散温度と拡散時間により行っていたことから、前記拡散深さ及び拡散濃度を独立して精密且つ正確に調整できないという課題を有してた。

前記従来の各半導体素子製造方法により、例えばｐｎ接合型発光ダイオードを形成した場合には、ＩＩ−ＶＩ族化合物半導体のｐ型及びｎ型の伝導率を所定の値に制御することが困難であることから、発光輝度にばらつきが多く且つ発光輝度も低いという課題を有する。また、他の半導体機能素子を形成した場合にも、ｐ型及びｎ型の各伝導率を正確に制御できないことから、機能が安定せず適正な駆動ができないという課題を有していた。

本発明は、前記課題を解消するためになされたもので、ｐｎ接合領域における拡散深さ及び拡散濃度を独立且つ高精度に制御することにより高精度且つ高機能な半導体素子を製造できる半導体素子製造方法を提供することを目的とする。

本発明に係る半導体素子製造方法は、一の導電型にする元素からなる半導体結晶の基板表面に、前記一の導電型と異なる他の導電型にする元素からなる拡散源を形成し、当該拡散源を熱拡散によりドーピングして半導体素子を製造する半導体素子製造方法において、前記基板表面と拡散源との中間に、前記拡散源より半導体結晶に対する拡散係数が小さい物質の薄膜からなる拡散制御層を形成し、前記拡散源の元素が拡散制御層を介して熱拡散されるものである。

このように本発明においては、基板表面と拡散源との中間に、前記拡散源より半導体結晶における拡散係数が小さい物質の薄膜からなる拡散制御層を形成し、前記拡散源の元素が拡散制御層を介して熱拡散されるようにしていることから基板と拡散源との境界部分に形成される基板の導電型と異なる導電型の半導体領域における拡散深さ及び拡散濃度を独立且つ高精度に制御できることとなり、半導体素子を高精度且つ高機能に製造できる。

また、本発明に係る半導体素子製造方法は必要に応じて、前記拡散制御層が、酸化膜又は窒化膜として形成されるものである。
このように本発明においては、前記拡散制御層が、酸化膜又は窒化膜として形成されることから、酸化膜又は窒化膜の材料物質を選択し、又はその厚みを設定することにより基板と拡散源との間に形成される半導体領域における拡散深さ及び拡散濃度を独立且つ高精度に制御できることとなり、半導体素子を高精度且つ高機能に製造できる。

また、本発明に係る半導体素子製造方法は必要に応じて、前記拡散制御層における拡散源の元素の固溶限及び拡散係数に応じて、薄膜の厚みを調整するよう形成されるものである。
このように本発明においては、拡散源の元素の固溶源及び拡散係数に応じて、前記拡散制御層の厚みを調整することにより、半導体領域における拡散深さ及び拡散濃度を独立且つ高精度に制御できることとなり、半導体素子を高精度且つ高機能に製造できる。

また、本発明に係る半導体素子製造方法は必要に応じて、前記拡散制御層の薄膜が、０．１ｎｍから１００ｎｍの膜厚で形成されるものである。
このように本発明においては、前記拡散制御層の薄膜が、０．１ｎｍから１００ｎｍの膜厚で形成されることから薄膜の膜厚を特定して半導体領域における拡散深さ及び拡散濃度を独立且つ高精度に制御できることとなり、半導体素子を高精度且つ高機能に製造できる。

また、本発明に係る半導体素子製造方法は必要に応じて、前記基板をＩＩ−ＶＩ族化合物半導体とし、前記拡散源をｎ型不純物とし、前記拡散制御層をｎ型不純物より拡散係数が小さい物質からなる薄膜とするものである。
このように本発明においては、前記基板をＩＩ−ＶＩ族化合物半導体とし、前記拡散源をｎ型不純物とし、前記拡散制御層をｎ型不純物より拡散係数が小さい物質からなる薄膜とすることから、発光ダイオードの製造を拡散深さと拡散濃度とを独立且つ高精度に制御できることとなり、純緑色を均一な輝度で、且つ高精度に出力する発光ダイオードを製造できる。

（本発明の第１の実施形態）
以下、本発明の第１の実施形態に係る半導体素子製造方法を緑色発光ダイオードの製造に応用した場合について、図１ないし図３に基づいて説明する。この図１は本実施形態に係る半導体素子製造方法の製造動作説明図、図２は図１に記載の半導体素子製造方法の製造処理工程における動作フローチャート、図３は図１に記載の半導体素子製造方法の熱拡散処理におけるＡｌ濃度−拡散深さの特性図、図４は図２記載の特性図に対応する従来の半導体素子製造方法の特性図を示す。

前記各図において本実施形態に係る半導体素子製造方法は、ｐ型の導電型を有する亜鉛Ｚｎ及びテルルＴｅからなる金属化合物半導体（以下、ｐ型ＺｎＴｅという。）の基板１の表面に、ｎ型の導電型にするアルミニウムＡｌからなる拡散源３を形成し、この拡散源３を熱拡散によりドーピングしてｐｎ接合の発光ダイオードを製造する工程であって、前記基板１の表面と拡散源３との中間に、拡散源３のアルミニウムＡｌよりＺｎＴｅにおける拡散係数が小さい物質からなる拡散制御層２（例えば、前記基板１の亜鉛Ｚｎ、テルルＴｅ及び前記拡散源３のアルミニウムＡｌを酸化させた酸化膜）を形成し、前記拡散源３の加熱によりアルミニウムＡｌが拡散制御層２の酸化膜を介して基板１へ熱拡散してドーピングする構成である。

次に、前記構成に基づく半導体素子製造方法の発光ダイオード製造動作について説明する。まず、基板１の表面をケミカルエッチングにより数μｍから数十μｍの厚さで除去して結晶に残留する加工歪層を除去する（ステップ１）。このケミカルエッチングは、エッチャントとして酸系又はアルカリ系のいずれでもよく、基板１のＺｎＴｅ表面に酸化膜が形成され、この酸化膜を除去される工程を繰り返して行われる。
このエッチングされた基板１を真空蒸着装置（図示を省略する。）内にセットし、この装置内に１×１０^−８Ｔｏｒｒ以下の圧力まで真空排気する（ステップ２）。この真空状態で基板１を水素ラジカルにより表面のクリーニング処理を実行する（ステップ３）。このクリーニング処理は反射高速電子線回折により処理状態を確認することもできる。
前記クリーニング処理された基板１の表面に酸素ラジカルを照射することにより、この表面の亜鉛Ｚｎ及びテルルＴｅを酸化させて約１０ｎｍの酸化膜として拡散制御層２を形成する（ステップ４）。

前記基板１の表面に拡散制御層２を介してアルミニウムＡｌを堆積して拡散源３を形成する（ステップ５）。この拡散源３の堆積により、前記亜鉛Ｚｎ及びテルルＴｅを酸化させた酸素が、さらに積層される拡散源３のアルミニウムＡｌを酸化させてＡｌ酸化膜を形成し、このＡｌ酸化膜も前記亜鉛Ｚｎ及びテルルＴｅの酸化膜と共に、全体として数十ｎｍの厚みの酸化膜として拡散制御層２を構成する。

前記拡散制御層２、拡散源３が積層された基板１を拡散炉にセットし、水素雰囲気中で３８０℃を５時間維持した加熱条件で、拡散源３のアルミニウムＡｌが酸化膜の拡散制御層２を介して基板１へ熱拡散処理されてドーピングを行う（ステップ６）。この熱拡散処理において図３（Ａ）、（Ｂ）に示すように拡散源３のアルミニウムＡｌ１００％の濃度が酸化膜の拡散制御層２を介して段階的に熱拡散し、この拡散制御層２の膜厚及び拡散制御層２におけるＡｌの拡散係数等に応じてその濃度を減少しながら基板１のｐ型ＺｎＴｅ内へｎ型の不純物であるＡｌを熱拡散させ、その拡散深さを調整できることとなる。
即ち、拡散制御層２の膜厚等により基板１のｐ型ＺｎＴｅがｎ型ＺｎＴｅとして形成されるためのＡｌの表面濃度をＱ（％）から１００（％）の間とするのに対し、従来の半導体素子製造方法ではＡｌ濃度−拡散深さの特性図に示すようにＲ（％）（Ｒ＞Ｑ）から１００（％）の間という狭い範囲でしか調整できないことが解る。

このように本実施形態に係る半導体素子製造方法が酸化膜からなる拡散制御層２により広い範囲で調整できることから、この拡散制御層２の厚み、物性を任意に調整することにより基板１への拡散深さを予め特定してｎ型ＺｎＴｅのドーピング領域及び濃度を独立且つ高精度に正確に作製することができる。
この熱拡散処理後は基板１の裏面にｐ型用オーム性電極５としてパラジウムを堆積し、合金化処理を行って発光ダイオードを作成する（ステップ７）。

このように製造された発光ダイオードは、従来の発光ダイオードである酸化膜を設けない場合に比べ、発光輝度が格段に高く、またチップ間のばらつきがほとんどないことが分かった。これは当初予測した通り、Ａｌが酸化膜の拡散制御層２を介して拡散することにより酸化膜の拡散制御層２が無い場合に比べて拡散濃度が低くなり、適度なｎ型ＺｎＴｅを形成できているものと考えられる。この拡散源３のＡｌ濃度を二次イオン質量分析により分析した結果、この予想を裏付ける分析結果が得られた。また、従来の技術におけるウェットエッチングしたＺｎＴｅ基板上にＡｌを直接堆積する方法に比べてばらつきが改善される理由は、直接堆積した場合にはウェットエッチング後真空装置内にセットされるまでの過程でＺｎＴｅの表面が不均一に酸化・汚染されることに対して、本実施形態で示したように、基板１の清浄処理後に酸化膜の拡散制御層２を堆積することにより均一な表面が形成され、その後形成される拡散源３も均一なものになるためである。

（本発明の他の実施形態）
本発明の他の実施形態に係る半導体素子製造方法として以下の通り各々構成することができる。
前記拡散制御層２は、前記拡散制御層における拡散源３の元素の固溶限が大きくなる程、薄膜の厚みが厚くなるよう形成することもできる。
このように本実施形態においては、酸化膜又は窒化膜の材料物質を選択し、又はその厚みを設定することにより基板１と拡散制御層２との間に形成される半導体領域における拡散深さ及び拡散濃度を独立且つ高精度に制御できることとなり、半導体素子を高精度且つ高機能に製造できる。

前記実施形態においては、拡散制御層２を形成する酸化膜が数ｎｍから数十ｎｍと非常に薄いことから、この拡散制御層２の酸化膜中を電流がトンネル効果により流れて電気特性に影響を及ぼすことは無かったが、何等かの影響を及ぼす場合は、熱拡散後この拡散制御層２の酸化膜を除去する構成とすることもできる。
また、本実施形態では酸化膜を例に述べたが、酸化膜に限定されるものではなく、Ａｌ等のドナー不純物に比べて半導体内における拡散速度の遅い元素で形成される膜、例えば窒化膜で形成することもできる。また、その厚さを制御することにより、拡散源３中の不純物を制御する構成とすることもできる。

また、他の実施形態に係る半導体素子製造方法は、ＺｎＴｅの発光ダイオード製造に限定されるものではなく、ＺｎＯ、ＺｎＳｅ，ＣｄＴｅなどＩＩ−ＶＩ族化合物半導体やＧａＡｓ、ＩｎＡｓ、ＧａＮ、ＩｎＮなどのＩＩＩ−Ｖ族化合物半導体をベースとした光電子デバイスの製造、Ｓｉ、Ｃ、Ｇｅ、ＳｉＣなどの半導体をベースとした光電子デバイスの製造など、熱拡散により製造される全ての電子デバイスに応用することができる。
なお、本発明の他の実施形態に係る半導体素子製造方法は、拡散源３を構成する任意の導電型の元素が金属Ａｌに限定されるものではなく、Ａｌを含む合金、Ｇａ、Ｉｎ、Ｃｌ、Ｂｒ、Ｉ、Ｂまたは、それらを含む混合物であっても良い。

本発明の第１の実施形態に係る半導体素子製造方法における製造動作説明図である。図１に記載の半導体素子製造方法の製造処理工程における動作フローチャートである。図３は図１に記載の半導体素子製造方法の熱拡散処理におけるＡｌ濃度−拡散深さの特性図である。図２記載の特性図に対応する従来の半導体素子製造方法の特性図である。従来の半導体素子製造方法過程の概略を示す参考図である。従来の半導体素子製造方法の動作説明図である。

符号の説明

１，４基板
２拡散制御層
３拡散源
５ｐ型用オーム性電極
１０１ｐ型ＺｎＴｅ単結晶基板
１０２拡散源
１０３，１０４拡散層
１０５ｐｎ接合

Claims

ｐ型ＺｎＴｅからなる半導体結晶の基板表面に、ｎ型の導電型にするアルミニウム元素からなる拡散源を形成し、当該拡散源を熱拡散によりドーピングして半導体素子を製造する半導体素子製造方法において、
前記基板表面と拡散源との中間に、亜鉛、テルル及びアルミニウムの酸化膜の薄膜からなる拡散制御層を形成し、
前記拡散源の元素が拡散制御層を介して熱拡散され、前記拡散制御層における前記拡散源の元素の固溶限及び拡散係数に応じて、前記薄膜の厚みを調整するよう形成されることを
特徴とする半導体素子製造方法。
前記請求項１に記載の半導体素子製造方法において、
前記拡散制御層の薄膜が、０．１ｎｍから１００ｎｍの膜厚で形成されることを
特徴とする半導体素子製造方法。