CN110350028B - 一种氮掺杂氧化镓薄膜结构及其制备方法 - Google Patents

一种氮掺杂氧化镓薄膜结构及其制备方法 Download PDF

Info

Publication number
CN110350028B
CN110350028B CN201910588142.7A CN201910588142A CN110350028B CN 110350028 B CN110350028 B CN 110350028B CN 201910588142 A CN201910588142 A CN 201910588142A CN 110350028 B CN110350028 B CN 110350028B
Authority
CN
China
Prior art keywords
gallium oxide
thin film
nitrogen
oxide thin
doped gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910588142.7A
Other languages
English (en)
Other versions
CN110350028A (zh
Inventor
方志来
蒋卓汛
闫春辉
吴征远
张国旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naweilang Technology Shenzhen Co ltd
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN201910588142.7A priority Critical patent/CN110350028B/zh
Publication of CN110350028A publication Critical patent/CN110350028A/zh
Application granted granted Critical
Publication of CN110350028B publication Critical patent/CN110350028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors

Abstract

本发明公开了一种氮掺杂氧化镓薄膜结构及其制备方法,在化学气相沉积设备中,通过热氧化生长的方式,在特定氧含量的环境下,自氮化镓薄膜上表面向氮化镓薄膜下表面生长氮掺杂的氧化镓薄膜。该制备方法工艺简单,可控性好,重复率高,氧化镓薄膜粗糙度低且生长迅速。

Description

一种氮掺杂氧化镓薄膜结构及其制备方法
技术领域
本发明属于半导体材料技术领域,具体涉及一种氮掺杂氧化镓薄膜结构及其制备方法。
背景技术
基于硅材料的功率半导体器件经过多年发展,器件的性能已经趋近硅材料的理论极限,而随着功率转换电路和系统需求的日益增加,目前功率半导体器件正进入以碳化硅、氮化镓、氧化锌、金刚石、氮化铝以及氧化镓为代表的第三代宽禁带半导体时代。其中,氧化镓作为一种超宽禁带半导体,具有五种同分异构体,其中单斜晶系β-氧化镓最为稳定,一般制备的氧化镓薄膜经过高温退火处理后都为单斜晶系β相结构。β-氧化镓的禁带宽度为4.9eV,在深紫外区域的透过率可达80%,是一种潜在的紫外光电器件的电极材料以及紫外探测材料。
目前,用氧化镓制作的场效应晶体管显示出耐压高、泄漏电流小的特性,与碳化硅和氮化镓相比,在低成本、高耐压、低损耗方面显示出较大的潜力。现阶段采用掺锡或者掺硅的方法可以顺利的制备n型氧化镓薄膜,但p型氧化镓薄膜则因为掺杂困难以及掺杂难以激活的问题,限制着氧化镓薄膜在例如同质p-n结、异质p-n结及需空穴注入的光电器件等方面的应用。
近年来对p型氧化镓薄膜的研究主要集中在氮替位氧形成的氮掺杂氧化镓薄膜和锌替位镓形成的锌掺杂氧化镓薄膜,制备p型氧化镓薄膜的主要方法有:磁控溅射法、脉冲激光沉积法等,可都面对成本昂贵、工艺复杂、生长缓慢的问题。如何快捷有效的制备p型氧化镓薄膜,是摆在氧化镓研究前的一项重要课题。
发明内容
本发明旨在提供一种工艺简单、可控性好、重复性高的氮掺杂氧化镓薄膜结构及其制备方法,通过对制备过程中的退火温度、氧含量等参数的调控,实现氮替位氧,从而形成p型氧化镓薄膜。
一种氮掺杂氧化镓薄膜结构,包括氮化镓薄膜及位于氮化镓薄膜上的p型氮掺杂氧化镓薄膜;所述p型氮掺杂氧化镓薄膜的载流子浓度为1×109~1×1017/cm3
优选的,所述氮化镓薄膜生长在蓝宝石衬底上。
优选的,所述p型氮掺杂氧化镓薄膜的载流子浓度为1×109~1×1012/cm3
优选的,所述氮化镓薄膜厚度为1~4μm。
一种氮掺杂氧化镓薄膜结构制备方法,包括:在化学气相沉积设备中,通过热氧化生长方式,自氮化镓薄膜上表面向氮化镓薄膜下表面扩散生长p型氮掺杂的氧化镓薄膜,所述p型氮掺杂的氧化镓薄膜的载流子浓度为1×109~1×1017/cm3
优选的,所述热氧化生长方式在特定含氧量条件下进行;所述特定氧含量为1.0×10-12~1.0×10-6mol/L。
优选的,通过调控热氧化生长的时间调控制得的p型氧化镓薄膜的厚度。
优选的,所述的氮掺杂氧化镓薄膜结构制备方法,包括如下步骤:
步骤1:将氮化镓薄膜放置于化学气相沉积设备腔体中,维持腔体内压强1.01×104~1.01×105Pa;
步骤2:持续通入吹扫气体;
步骤3:使腔体内氧含量达到1.0×10-12~1.0×10-6mol/L;
步骤4:高温退火生长p型氮掺杂的氧化镓薄膜。
优选的,所述步骤2中持续通入的吹扫气体为任一惰性气体;所述气体流量为100~400sccm。
优选的,所述步骤4中高温退火温度为900~1200℃,退火时间30~360分钟。
优选的,通过调控退火温度和氧含量调控p型氮掺杂氧化镓薄膜的载流子浓度。
优选的,所述氮掺杂氧化镓薄膜用于制备日盲探测器、气敏探测器、功率器件、同质p-n结、异质p-n结、场效应晶体管、发光器件或紫外光电子器件的透明电极。
本发明具备的有益效果:
(1)成功制备出p型掺氮的β-氧化镓薄膜,扩展了氧化镓材料的应用;
(2)薄膜尺寸可达2cm×2cm,粗糙度可低至1nm,利于氧化镓基器件制作;
(3)薄膜厚度可控;
(4)氮掺杂量可控;
(5)工艺简单,重复性高,可推广至其它III族氮化物。
附图说明
图1为实施例1提供的p型氮掺杂氧化镓薄膜结构示意图。
图2为实施例1提供的p型氮掺杂氧化镓薄膜结构二次离子质谱图。
图3为实施例1提供的p型氮掺杂氧化镓薄膜结构扫描电镜图和原子力显微镜图。
图4为实施例1提供的p型氮掺杂氧化镓薄膜结构的拉曼光谱图。
图5为实施例1提供的p型氮掺杂氧化镓薄膜结构的X射线衍射图。
图6为实施例1提供的p型氮掺杂氧化镓薄膜结构的截面扫描电镜图。
图7为实施例1提供的p型氮掺杂氧化镓薄膜结构的截面扫描电镜图。
图8为实施例2提供的低粗糙度的p型氮掺杂氧化镓薄膜结构的扫描电镜和原子力显微镜图。
图9为实施例2和3提供的p型氮掺杂氧化镓薄膜结构的霍尔测试。
图10为实施例1-3提供的p型氮掺杂氧化镓薄膜结构生长方法示意图。
衬底1,氮化镓薄膜2,p型氮掺杂氧化镓薄膜3
具体实施方法
实施例1:
本实施例提供一种氮掺杂氧化镓薄膜结构及其制备方法。
一种氮掺杂氧化镓薄膜结构,包括生长在蓝宝石衬底上的氮化镓薄膜及氮化镓薄膜上的p型氮掺杂氧化镓薄膜;所述p型氮掺杂氧化镓薄膜的载流子浓度为1×109~1×1011/cm3。所述p型氮掺杂氧化镓薄膜为β-氧化镓薄膜,氮化镓薄膜厚度为1~4μm。
薄膜结构示意图如图1所示,薄膜结构的二次离子质谱图如图2所示,从元素的三维分布中可以看到,制备的氧化镓薄膜中有明显掺杂的氮元素。薄膜结构表面扫描电镜图和原子力显微镜图如图3所示。薄膜结构拉曼光谱图如图4所示,较氧化镓块体,p型氮掺杂氧化镓薄膜拉曼位移较小,反映出薄膜的内部应力小。薄膜结构的X射线衍射图如图5所示,由图可知p型氮掺杂氧化镓薄膜为
Figure BDA0002115174480000041
β-氧化镓薄膜。
一种氮掺杂氧化镓薄膜结构制备方法,包括如下步骤:
1)形成特定环境
放置厚度为1~4μm的氮化镓薄膜于化学气相沉积设备腔体中,使腔体内形成特定的氧含量1.0×10-12~1.0×10-6mol/L,维持化学气相沉积设备腔体内压强稳定在1.01×105Pa,并持续通入流量为700sccm的吹扫气体氩气,持续通入90分钟,使腔体内始终保持1.0×10-12~1.0×10-6mol/L少氧环境。
2)热氧化生长p型氮掺杂的氧化镓薄膜
达到特定的1.0×10-12~1.0×10-6mol/L少氧环境后,氩气流量减少为200sccm,并维持化学气相沉积设备腔体压强稳定。将腔体快速升温至1100℃,维持1100℃退火60分钟,自氮化镓薄膜上表面向氮化镓薄膜下表面扩散生长p型氮掺杂的氧化镓薄膜,退火时间延长至120分钟,生长的p型氮掺杂的氧化镓薄膜厚度增加,生长方式如图10所示。
维持1100℃退火60分钟制得的p型氮掺杂氧化镓薄膜截面扫描电镜图如图6所示,生长的氧化镓薄膜厚度为1.4μm;维持1100℃退火时间120分钟制得的p型氮掺杂氧化镓薄膜截面扫描电镜图如图7所示,生长的氧化镓薄膜厚度为2μm,通过调控生长时间,可以调控生成的氧化镓薄膜厚度。
制得的p型氮掺杂氧化镓薄膜结构用于制备日盲探测器、气敏探测器、功率器件、同质p-n结、异质p-n结、场效应晶体管、发光器件或紫外光电子器件的透明电极。
实施例2:
本实施例提供一种低粗糙度的p型氮掺杂氧化镓薄膜结构制备方法,包括如下步骤:
1)形成特定环境
将厚度为1-4μm的氮化镓薄膜放入化学气相沉积设备腔体中,将腔体中的气压抽至1×10-2~1Pa,再充入吹扫气体氩气将腔体内气压升至1.01×105Pa,重复此操作3次以稀释设备腔体中的氧含量,使氧含量达到1.0×10-12~1.0×10-6mol/L的少氧环境。
2)热氧化生长p型氮掺杂的氧化镓薄膜
达到特定的1.0×10-12~1.0×10-6mol/L少氧环境后,氩气流量减少为100sccm,并维持化学气相沉积设备腔体压强稳定。将腔体快速升温至1000℃,维持1000℃退火60分钟后,氮化镓薄膜表面自远离衬底的表面向靠近衬底的表面扩散式生长出低粗糙度的氧化镓薄膜,生长方式如图10所示。
如图9所示霍尔测试结果,制备的氧化镓薄膜载流子类型为p型,载流子浓度为7.37×109/cm3。制备得到的p型氮掺杂氧化镓薄膜结构表面扫描电镜与原子力显微镜图如图8所示,由原子力显微镜图可知,表面粗糙度为5nm,生长的氧化镓薄膜较实施例1具有更低的粗糙度,更利于器件制备。
实施例3:
本实施例提供一种高掺杂氮的p型氧化镓薄膜结构制备方法,包括如下步骤:
1)形成特定环境
将厚度为1~4μm的氮化镓薄膜放入化学气相沉积设备腔体中,将腔体中的气压抽至1×10-2~1Pa,再充入吹扫气体氩气将腔体内气压升至1.01×105Pa,重复此操作2次以稀释设备腔体中的氧含量,使氧含量达到1.0×10-10~1.0×10-6mol/L的少氧环境。
(2)热氧化生长p型氮掺杂的氧化镓薄膜达到1.0×10-10~1.0×10-6mol/L的少氧环境特定的少氧环境后,氩气流量减少为100sccm,并维持化学气相沉积设备腔体压强稳定。将腔体快速升温至1100℃,维持1100℃退火60分钟后,氮化镓薄膜表面自远离衬底的表面向靠近衬底的表面扩散式生长出高掺杂氮的p型氧化镓薄膜,生长方式如图10所示。
高掺杂氮的p型氧化镓薄膜的霍尔测试结果如图9所示,制备的氧化镓薄膜载流子类型为p型,载流子浓度为4.06×1011/cm3,高于实施例2。因此,可通过对退火温度、氧含量进行优化,达到调控氮掺杂量的效果。
以上内容是结合优选技术方案对本发明所做的进一步说明,所描述的实例是本发明的一部分实例,而不是全部实例。对于本发明所属技术领域的研究人员来说,在不脱离构思的前提下还可以做出简单推演和替换,在没有做出创造性劳动前提下所获得的其他实例,都属于本发明保护的范围。

Claims (8)

1.一种氮掺杂氧化镓薄膜结构制备方法,其特征在于,在化学气相沉积设备中,通过热氧化生长方式,自氮化镓薄膜上表面向氮化镓薄膜下表面扩散生长p型氮掺杂的氧化镓薄膜,所述p型氮掺杂的氧化镓薄膜的载流子浓度为1×109~1×1017/cm3
所述氮掺杂氧化镓薄膜结构包括氮化镓薄膜及位于氮化镓薄膜上的p型氮掺杂氧化镓薄膜。
2.根据权利要求1所述的氮掺杂氧化镓薄膜结构制备方法,其特征在于,所述热氧化生长方式在特定含氧量条件下进行;所述特定含氧量为1.0×10-12~1.0×10-6mol/L。
3.根据权利要求1所述的氮掺杂氧化镓薄膜结构制备方法,其特征在于,通过调控热氧化生长的时间调控制得的p型氧化镓薄膜的厚度。
4.根据权利要求1所述的氮掺杂氧化镓薄膜结构制备方法,其特征在于,包括如下步骤:步骤1:将氮化镓薄膜放置于化学气相沉积设备腔体中,维持腔体内压强1.01×104~1.01×105Pa;步骤2:持续通入吹扫气体;步骤3:使腔体内含氧量达到1.0×10-12~1.0×10-6mol/L;步骤4:高温退火生长p型氮掺杂的氧化镓薄膜。
5.根据权利要求4所述的氮掺杂氧化镓薄膜结构制备方法,其特征在于,所述步骤2中持续通入的吹扫气体为任一惰性气体;所述气体流量为100~400sccm。
6.根据权利要求4所述的氮掺杂氧化镓薄膜结构制备方法,其特征在于,步骤4中高温退火温度为900~1200℃,退火时间30~360分钟。
7.根据权利要求4所述的氮掺杂氧化镓薄膜结构制备方法,其特征在于,通过调控退火温度和含氧量调控p型氮掺杂氧化镓薄膜的载流子浓度。
8.根据权利要求1所述的氮掺杂氧化镓薄膜结构制备方法,其特征在于,所述氮掺杂氧化镓薄膜用于制备日盲探测器、气敏探测器、功率器件、同质p-n结、异质p-n结、场效应晶体管、发光器件或紫外光电子器件的透明电极。
CN201910588142.7A 2019-07-02 2019-07-02 一种氮掺杂氧化镓薄膜结构及其制备方法 Active CN110350028B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910588142.7A CN110350028B (zh) 2019-07-02 2019-07-02 一种氮掺杂氧化镓薄膜结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910588142.7A CN110350028B (zh) 2019-07-02 2019-07-02 一种氮掺杂氧化镓薄膜结构及其制备方法

Publications (2)

Publication Number Publication Date
CN110350028A CN110350028A (zh) 2019-10-18
CN110350028B true CN110350028B (zh) 2022-04-05

Family

ID=68178076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910588142.7A Active CN110350028B (zh) 2019-07-02 2019-07-02 一种氮掺杂氧化镓薄膜结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110350028B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111024745A (zh) * 2019-11-20 2020-04-17 深圳第三代半导体研究院 一种高掺杂半导体掺杂浓度的测算方法
CN111081825A (zh) * 2019-12-20 2020-04-28 浙江大学 一种msm型日盲紫外探测器的制备方法
CN111341839B (zh) * 2020-01-19 2022-01-25 深圳第三代半导体研究院 一种p型氮掺杂氧化镓薄膜及其制备方法
CN111415979A (zh) * 2020-02-28 2020-07-14 深圳第三代半导体研究院 一种垂直异质p-n结结构器件及其制备方法
CN111415977B (zh) * 2020-02-28 2022-02-15 深圳第三代半导体研究院 一种氮化水平异质p-n结结构器件及其制备方法
CN111415978B (zh) * 2020-02-28 2022-02-15 深圳第三代半导体研究院 一种氧化水平异质p-n结结构器件及其制备方法
CN113823707B (zh) * 2020-06-03 2023-12-22 中国科学院苏州纳米技术与纳米仿生研究所 基于氧化镓与氮化镓的集成式器件及其制备方法
CN114597281B (zh) * 2022-02-26 2024-01-30 太原理工大学 掺β-Ga2O3和P型金刚石的紫外探测器的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103469173A (zh) * 2013-09-12 2013-12-25 大连理工大学 空穴导电特性氧化镓膜的制备方法及空穴导电特性氧化镓膜
WO2018199241A1 (ja) * 2017-04-27 2018-11-01 国立研究開発法人情報通信研究機構 Ga2O3系半導体素子
CN109346400A (zh) * 2018-10-17 2019-02-15 吉林大学 一种高质量Ga2O3薄膜及其异质外延制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103469173A (zh) * 2013-09-12 2013-12-25 大连理工大学 空穴导电特性氧化镓膜的制备方法及空穴导电特性氧化镓膜
WO2018199241A1 (ja) * 2017-04-27 2018-11-01 国立研究開発法人情報通信研究機構 Ga2O3系半導体素子
CN109346400A (zh) * 2018-10-17 2019-02-15 吉林大学 一种高质量Ga2O3薄膜及其异质外延制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Deep acceptors and their diffusion in Ga2O3;Hartwin Peelaers等;《APL Materials》;20190208;第19卷;全文 *
J.􀃭S. Lee等.High Concentration N-Doping into Ga2O3 Films by Using Pulsed-Laser Deposition with NO Plasma.《Compound semiconductor week 2019》.2019, *
Properties and electronic structure of heavily oxygen-doped GaN crystals;Akira Miura等;《Chemical physics letters》;20071208;第451卷;全文 *

Also Published As

Publication number Publication date
CN110350028A (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
CN110350028B (zh) 一种氮掺杂氧化镓薄膜结构及其制备方法
US9537030B2 (en) Method of fabricating a solar cell with a tunnel dielectric layer
US7846822B2 (en) Methods for controlling dopant concentration and activation in semiconductor structures
JP6352939B2 (ja) 酸窒化シリコン誘電層を備える太陽電池のエミッタ領域
JP2023063338A (ja) 金属含有材料の高圧アニーリングプロセス
US8124502B2 (en) Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
JP2010503190A (ja) 半導体基板に対して同時にドーピングおよび酸化を実行する方法および当該方法の利用
CN111341839B (zh) 一种p型氮掺杂氧化镓薄膜及其制备方法
CN111354838B (zh) 太阳能电池及其制备方法、n型掺杂硅膜的处理方法
WO2010046284A1 (en) Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
JP2009010383A (ja) 亜鉛酸化物半導体およびこれを製造するための方法
US20100126580A1 (en) CdTe deposition process for solar cells
US5580663A (en) Electro-luminescent material, solid state electro-luminescent device and process for fabrication thereof
JPH03173423A (ja) Pn接合素子の製造方法
Sarubbi et al. CVD delta-doped boron surface layers for ultra-shallow junction formation
WO2015130334A1 (en) Silicon solar cells with epitaxial emitters
TW201533921A (zh) 具有磊晶射極之矽太陽能電池
KR20020077557A (ko) 아연산화물 반도체 제조 방법
CN115763230A (zh) 一种p型氧化镓薄膜及其制备方法和应用
JP2006019648A (ja) 鉄シリサイド発光素子及びその製造方法
Pan et al. ZnO based light emitting diodes growth and fabrication
JP2009158702A (ja) 発光デバイス
Chou A comparative study of lateral SiCN/porous silicon and vertical SiCN/porous silicon junctions for sensing ultraviolet light
JP5156945B2 (ja) 半導体素子製造方法
CN117013361A (zh) 基于p型氮化镓的欧姆接触生成方法及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230413

Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA

Address before: Taizhou building, 1088 Xueyuan Avenue, Xili University Town, Nanshan District, Shenzhen, Guangdong 518051

Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230629

Address after: Building 1, Building 409, No. 1310 Kukeng Sightseeing Road, Kukeng Community, Guanlan Street, Longhua District, Shenzhen City, Guangdong Province, 518109

Patentee after: Naweilang Technology (Shenzhen) Co.,Ltd.

Address before: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA