JPH03173423A - Ｐｎ接合素子の製造方法 - Google Patents
Ｐｎ接合素子の製造方法Info
- Publication number
- JPH03173423A JPH03173423A JP1313727A JP31372789A JPH03173423A JP H03173423 A JPH03173423 A JP H03173423A JP 1313727 A JP1313727 A JP 1313727A JP 31372789 A JP31372789 A JP 31372789A JP H03173423 A JPH03173423 A JP H03173423A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- impurity
- conductivity type
- semiconductor layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000012535 impurity Substances 0.000 claims abstract description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000001179 sorption measurement Methods 0.000 claims abstract description 24
- 239000007790 solid phase Substances 0.000 claims abstract description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 35
- 229910052796 boron Inorganic materials 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 24
- 239000007789 gas Substances 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 241001122767 Theaceae Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- VMPVEPPRYRXYNP-UHFFFAOYSA-I antimony(5+);pentachloride Chemical compound Cl[Sb](Cl)(Cl)(Cl)Cl VMPVEPPRYRXYNP-UHFFFAOYSA-I 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66151—Tunnel diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Light Receiving Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ＰＮ接合素子の製造方法に関し、特にＰ
Ｎ接合型整流素子、ＰＮ接合型トンネル整流素子、ＰＮ
接合型光電変換素子あるいはＰＮ接合型容量素子の製造
方法に関する。
Ｎ接合型整流素子、ＰＮ接合型トンネル整流素子、ＰＮ
接合型光電変換素子あるいはＰＮ接合型容量素子の製造
方法に関する。
従来のＰＮ接合素子は、−導電型の半導体層の表面に反
対導電型の不純物をイオン注入あるいは伝統的な拡散技
術を用いて導入する事により製造されていた。
対導電型の不純物をイオン注入あるいは伝統的な拡散技
術を用いて導入する事により製造されていた。
しかしながらイオン注入による不純物ドーピングには、
注入される不純物イオンが持つ運動エネルギーによって
半導体層表面に損傷が生じるという問題点や、チャネリ
ングの発生により浅い拡散層の形成が容易でない事、あ
るいは注入される不純物原子がその加速エネルギーによ
って決まる分散ををする正規分布状に分布する為深い部
分に急峻な濃度プロファイルを形成する事ができないと
いう問題点があった。又伝統的な拡散技術を用いた場合
には一般的に半導体層表面の酸化膜を介して不純物ドー
ピングを行なう為、拡散濃度及び接合深さを正確に制御
できないという問題点があった。
注入される不純物イオンが持つ運動エネルギーによって
半導体層表面に損傷が生じるという問題点や、チャネリ
ングの発生により浅い拡散層の形成が容易でない事、あ
るいは注入される不純物原子がその加速エネルギーによ
って決まる分散ををする正規分布状に分布する為深い部
分に急峻な濃度プロファイルを形成する事ができないと
いう問題点があった。又伝統的な拡散技術を用いた場合
には一般的に半導体層表面の酸化膜を介して不純物ドー
ピングを行なう為、拡散濃度及び接合深さを正確に制御
できないという問題点があった。
上述した従来の技術の問題点に鑑み、本発明は新しい不
純物ドーピング技術を利用して特性的に優れたＰＮ接合
素子の製造を行なう為の方法を提供する事を目的とする
。
純物ドーピング技術を利用して特性的に優れたＰＮ接合
素子の製造を行なう為の方法を提供する事を目的とする
。
第１図は上記目的を達成する為に発明されたＰＮ接合素
子の製造方法を示す工程図である。第１図（Ａ）に示す
工程において、第一導電型の半導体層１を用意する。第
一導電型の半導体層１の表面には通常不活性膜２が存在
している。この不活性膜２は第一導電型の半導体層１が
シリコン単結晶からなる場合にはその自然酸化膜である
。
子の製造方法を示す工程図である。第１図（Ａ）に示す
工程において、第一導電型の半導体層１を用意する。第
一導電型の半導体層１の表面には通常不活性膜２が存在
している。この不活性膜２は第一導電型の半導体層１が
シリコン単結晶からなる場合にはその自然酸化膜である
。
第１図（Ｂ）に示す工程において、真空中に基板を加熱
放置する事により第一導電型の半導体層の表面に存在す
る不活性膜を除去し第一導電型の半導体層１の活性面を
露出する。この露出工程は次に行なう吸着工程の前処理
として重要なものである。
放置する事により第一導電型の半導体層の表面に存在す
る不活性膜を除去し第一導電型の半導体層１の活性面を
露出する。この露出工程は次に行なう吸着工程の前処理
として重要なものである。
第１図（Ｃ）に示す工程において、露出した活性面に対
して不純物成分を有する気体を供給する事により不純物
吸着膜３を形成する。この工程は、例えばシリコンから
なる第一導電型半導体層１の活性面に対して不純物成分
ボロンを有する気体ジボランを供給する事によりボロン
を含む不純物吸着膜あるいはボロンの吸着膜３を形成す
る事により行なわれる。ジボランの分解及び不純物吸着
を行なう為に第一導電型半導体層１は加熱されている。
して不純物成分を有する気体を供給する事により不純物
吸着膜３を形成する。この工程は、例えばシリコンから
なる第一導電型半導体層１の活性面に対して不純物成分
ボロンを有する気体ジボランを供給する事によりボロン
を含む不純物吸着膜あるいはボロンの吸着膜３を形成す
る事により行なわれる。ジボランの分解及び不純物吸着
を行なう為に第一導電型半導体層１は加熱されている。
第１図（Ｄ）に示す工程において、不純物吸着膜３を拡
散源として第一導電型の半導体層１のバルク中へ不純物
の固相拡散を行ない、第二導電型の半導体層を形成する
事によりＰＮ接合を設ける。
散源として第一導電型の半導体層１のバルク中へ不純物
の固相拡散を行ない、第二導電型の半導体層を形成する
事によりＰＮ接合を設ける。
この不純物拡散は加熱により行なわれる。又不純物吸着
膜３に含まれる不純物の吸着量を制御する事により第二
導電型の半導体層４の深さ方向における不純物濃度プロ
ファイルを自由に制御する事ができる。そして不純物の
吸着量の制御は基板温度を選択し、且つ供給される不純
物ガスの蒸気圧及び供給時間を調節して行なわれる。
膜３に含まれる不純物の吸着量を制御する事により第二
導電型の半導体層４の深さ方向における不純物濃度プロ
ファイルを自由に制御する事ができる。そして不純物の
吸着量の制御は基板温度を選択し、且つ供給される不純
物ガスの蒸気圧及び供給時間を調節して行なわれる。
最後に第１図（Ｅ）に示す工程において、第一及び第二
導電型の半導体層１及び４に一対の電極５及び６を各々
接続する事によりＰＮ接合素子を完成する。上述したＰ
Ｎ接合素子の製造方法により、例えばＰＮ接合型整流素
子、ＰＮ接合型トンネル整流素子、ＰＮ接合型光電変換
素子あるいはＰＮ接合型容量素子を得る事ができる。
導電型の半導体層１及び４に一対の電極５及び６を各々
接続する事によりＰＮ接合素子を完成する。上述したＰ
Ｎ接合素子の製造方法により、例えばＰＮ接合型整流素
子、ＰＮ接合型トンネル整流素子、ＰＮ接合型光電変換
素子あるいはＰＮ接合型容量素子を得る事ができる。
第２図は第１図に説明したＰＮ接合素子の製造工程を一
貫して実施する為の製造装置のブロック図である。図示
する様に、第一導電型の半導体層が形成された基板ＩＯ
は石英製の真空チャンバＩ２の内部中央付近にセットさ
れる。基板ｌＯの温度は赤外線ランプ加熱方式あるいは
抵抗加熱方式を用いた加熱系１３を制御する事により、
所定の温度に設定する事が可能である。チャンバ１２の
内部はターボ分子ポンプを主゛排気ポンプとした複数の
ポンプから構成された高真空排気系１４を用いて高真空
に排気可能となっている。チャンバ１２内部の真空度は
圧力計１５を用いて常時モニタリングされている。
貫して実施する為の製造装置のブロック図である。図示
する様に、第一導電型の半導体層が形成された基板ＩＯ
は石英製の真空チャンバＩ２の内部中央付近にセットさ
れる。基板ｌＯの温度は赤外線ランプ加熱方式あるいは
抵抗加熱方式を用いた加熱系１３を制御する事により、
所定の温度に設定する事が可能である。チャンバ１２の
内部はターボ分子ポンプを主゛排気ポンプとした複数の
ポンプから構成された高真空排気系１４を用いて高真空
に排気可能となっている。チャンバ１２内部の真空度は
圧力計１５を用いて常時モニタリングされている。
シリコン基板ｌＯの搬送は、チャンバ１２に対してゲー
トバルブｌｅａを介して接続されたロード室１７とチャ
ンバ１２との間で、ゲートバルブｔｅａを開いた状態で
搬送機構１８を用いて行なわれる。なお、ロード室１７
は、基板１０のロード室１７への出入れ時と搬送時を除
いて、通常はゲートバルブ１８ｂを開いた状態でロード
室排気系１９により高真空排気されている。チャンバ１
２にはガス導入制御系２０を介してガス供給源２１が接
続されている。ガス供給源２１はＰＮ接合素子の製造に
必要な種々の原料ガスを貯蔵する複数のガスボンベを内
蔵している。ガス供給源２１からチャンバ１２へ導入さ
れる原料ガスの種類、蒸気圧及び導入時間等はガス導入
制御系２０を用いて精密にコントロールする事が可能で
ある。この装置を用いて清浄化工程、不純物付着工程及
び不純物拡散工程の一連の処理が一貫して行なわれる。
トバルブｌｅａを介して接続されたロード室１７とチャ
ンバ１２との間で、ゲートバルブｔｅａを開いた状態で
搬送機構１８を用いて行なわれる。なお、ロード室１７
は、基板１０のロード室１７への出入れ時と搬送時を除
いて、通常はゲートバルブ１８ｂを開いた状態でロード
室排気系１９により高真空排気されている。チャンバ１
２にはガス導入制御系２０を介してガス供給源２１が接
続されている。ガス供給源２１はＰＮ接合素子の製造に
必要な種々の原料ガスを貯蔵する複数のガスボンベを内
蔵している。ガス供給源２１からチャンバ１２へ導入さ
れる原料ガスの種類、蒸気圧及び導入時間等はガス導入
制御系２０を用いて精密にコントロールする事が可能で
ある。この装置を用いて清浄化工程、不純物付着工程及
び不純物拡散工程の一連の処理が一貫して行なわれる。
第３図は第２図に示す製造装置を用いて第１図に示すＰ
Ｎ接合素子の製造を行なった場合における実際のプロセ
スシーケンスチャートである。第３図において横軸は時
間を示し、縦軸は基板温度とチャンバ内部の圧力を示し
ている。
Ｎ接合素子の製造を行なった場合における実際のプロセ
スシーケンスチャートである。第３図において横軸は時
間を示し、縦軸は基板温度とチャンバ内部の圧力を示し
ている。
第２図及び第３図を用いて本発明の作用をシリコンから
なるＮ型の半導体層に対してＰ型の不純物であるボロン
をドーピングしＰ型の半導体層を形成する場合を例にと
って説明する。まず基板の上に形成されたＮ型の半導体
層の表面の清浄化を行なう。基板をバックグランド圧力
がＩ Ｘ ｌＯ’Ｐａ以下に保持された真空チャンバの
中央部にセットし、基板温度を８５０℃まで昇温させる
。基板温度が８５０℃で安定した状態において水素ガス
を、例えばチャンバ内部の圧力が１．３Ｘ ｌＯ’Ｐａ
になる様な条件で所定時間導入する。これによりＮ型の
半導体層の表面に形成されていた自然酸化膜が除去され
、化学的に活性なシリコン表面が露出する。
なるＮ型の半導体層に対してＰ型の不純物であるボロン
をドーピングしＰ型の半導体層を形成する場合を例にと
って説明する。まず基板の上に形成されたＮ型の半導体
層の表面の清浄化を行なう。基板をバックグランド圧力
がＩ Ｘ ｌＯ’Ｐａ以下に保持された真空チャンバの
中央部にセットし、基板温度を８５０℃まで昇温させる
。基板温度が８５０℃で安定した状態において水素ガス
を、例えばチャンバ内部の圧力が１．３Ｘ ｌＯ’Ｐａ
になる様な条件で所定時間導入する。これによりＮ型の
半導体層の表面に形成されていた自然酸化膜が除去され
、化学的に活性なシリコン表面が露出する。
続いて基板温度を例えば８２５℃まで下降させボロンあ
るいはボロンを含む化合物の吸着膜を形成する。即ち表
面の清浄化が完了した後、水素ガスの導入を停止しＮ型
の半導体層の活性表面にボロンを含む化合物ガスである
ジボラン（Ｂ２Ｈ６）を供給する。例えばチャンバの圧
力が１．３ＸｌＯ’Ｐａとなる様な条件で一定時間導入
する事によって、ボロンあるいはボロンを含む化合物の
吸着膜が堆積される。但し、この実施例において用いる
ジボランはＮ２を用いて５％の濃度に希釈されている。
るいはボロンを含む化合物の吸着膜を形成する。即ち表
面の清浄化が完了した後、水素ガスの導入を停止しＮ型
の半導体層の活性表面にボロンを含む化合物ガスである
ジボラン（Ｂ２Ｈ６）を供給する。例えばチャンバの圧
力が１．３ＸｌＯ’Ｐａとなる様な条件で一定時間導入
する事によって、ボロンあるいはボロンを含む化合物の
吸着膜が堆積される。但し、この実施例において用いる
ジボランはＮ２を用いて５％の濃度に希釈されている。
最後に吸着膜を堆積した後ジボランガスの導入を停止し
、真空中でアニールを行なう。これにより不純物吸着膜
を拡散源とした不純物の固相拡散が行なわれＮ型の半導
体層のバルク中にＰ型半導体層が形成される。この時同
時に不純物原子の活性化も行なわれる。この結果ＰＮ接
合が形成される。
、真空中でアニールを行なう。これにより不純物吸着膜
を拡散源とした不純物の固相拡散が行なわれＮ型の半導
体層のバルク中にＰ型半導体層が形成される。この時同
時に不純物原子の活性化も行なわれる。この結果ＰＮ接
合が形成される。
この発明では、ボロンの吸着量及びアニール条件（基板
加熱温度と加熱時間）を制御する事によって、所望の不
純物濃度及びＰＮ接合深さををするＰ型半導体層を形成
する事ができる。
加熱温度と加熱時間）を制御する事によって、所望の不
純物濃度及びＰＮ接合深さををするＰ型半導体層を形成
する事ができる。
第４図はこの様にして得られたＰＮ接合部の不純物濃度
プロファイルを示す。このプロファイルは二次イオン質
量分析計を用いて得られたものである。分析精度を高め
る為に、Ｐ型半導体層の上部は約４５０人の厚さを有す
るアモルファスシリコン層で被覆されている。従って、
第４図においては元のＰ型半導体層の表面は横軸で約４
５ｎｍ付近の位置にある。第４図から明らかな様に、Ｐ
Ｎ接合の深さは極めて浅く、約７００人となっている事
がわかる。この様に、この発明を用いる事により接合深
さが（１，１μ以下の浅い接合を容易に形成する事がで
きる。さらにＰ型不純物であるボロンの深さ方向におけ
る拡散濃度プロファイルは極めて急峻でありＰ型頭域と
Ｎ型領域が接近した空乏層の幅が小さいＰＮ接合部を形
成する事ができる。
プロファイルを示す。このプロファイルは二次イオン質
量分析計を用いて得られたものである。分析精度を高め
る為に、Ｐ型半導体層の上部は約４５０人の厚さを有す
るアモルファスシリコン層で被覆されている。従って、
第４図においては元のＰ型半導体層の表面は横軸で約４
５ｎｍ付近の位置にある。第４図から明らかな様に、Ｐ
Ｎ接合の深さは極めて浅く、約７００人となっている事
がわかる。この様に、この発明を用いる事により接合深
さが（１，１μ以下の浅い接合を容易に形成する事がで
きる。さらにＰ型不純物であるボロンの深さ方向におけ
る拡散濃度プロファイルは極めて急峻でありＰ型頭域と
Ｎ型領域が接近した空乏層の幅が小さいＰＮ接合部を形
成する事ができる。
これらの特徴は電気的特性の優れたＰＮ接合素子を得る
上で重要である。
上で重要である。
第５図はＰ型頭域におけるボロンの拡散ピーク濃度とジ
ボランガスの導入圧力及び導入時間との関係を示すグラ
フである。グラフから明らかな様に、ジボランガスの導
入圧力が高いほどボロンピーク濃度が増加し、ジボラン
ガスの導入時間が長いほどボロンピーク濃度が増加して
いる。ボロンピーク濃度の増加はボロンの吸着量の増加
に対応しているものである。これらジボランガスの導入
パラメータを調節する事によりＰ型頭域における不純物
濃度を自由に設定する事が可能である。
ボランガスの導入圧力及び導入時間との関係を示すグラ
フである。グラフから明らかな様に、ジボランガスの導
入圧力が高いほどボロンピーク濃度が増加し、ジボラン
ガスの導入時間が長いほどボロンピーク濃度が増加して
いる。ボロンピーク濃度の増加はボロンの吸着量の増加
に対応しているものである。これらジボランガスの導入
パラメータを調節する事によりＰ型頭域における不純物
濃度を自由に設定する事が可能である。
以下図面を参照して本発明にかかるＰＮ接合素子の製造
方法の好適な実施例を詳細に説明する。
方法の好適な実施例を詳細に説明する。
第６図は本発明をＰＮ接合型トンネル整流素子の製造に
応用した実施例を示す工程図である。第６図（Ａ）に示
す工程において、Ｎ 型のシリコン基板６１の上にマス
ク６２が形成され素子領域を規定する。マスク６２は例
えばシリコン窒化膜あるいはシリコン酸化膜の堆積及び
エツチングにより形成される。
応用した実施例を示す工程図である。第６図（Ａ）に示
す工程において、Ｎ 型のシリコン基板６１の上にマス
ク６２が形成され素子領域を規定する。マスク６２は例
えばシリコン窒化膜あるいはシリコン酸化膜の堆積及び
エツチングにより形成される。
第６図（Ｂ）に示す工程において、Ｎ型のシリコン基板
６１の素子領域に存在する自然酸化膜を除去した後ジボ
ランガスを用いてボロンを含む吸着膜６３を形成する。
６１の素子領域に存在する自然酸化膜を除去した後ジボ
ランガスを用いてボロンを含む吸着膜６３を形成する。
第６図（Ｃ）に示す工程において、不純物ボロンの拡散
及び活性化を行ない高濃度の不純物ボロンを含有するＰ
型拡散領域６４を形成する。この様にしてＰ ／Ｎ
接合を得る事ができる。
及び活性化を行ない高濃度の不純物ボロンを含有するＰ
型拡散領域６４を形成する。この様にしてＰ ／Ｎ
接合を得る事ができる。
最後に第６図（Ｄ）に示す工程において、電極６５及び
６Ｂが配線されＰＮ接合型トンネル整流素子が完成する
。
６Ｂが配線されＰＮ接合型トンネル整流素子が完成する
。
本実施例においては、ボロンの深さ方向における拡散濃
度プロファイルが極めて急峻である為、得られたＰ
／Ｎ 接合は殆んど階段状となる。
度プロファイルが極めて急峻である為、得られたＰ
／Ｎ 接合は殆んど階段状となる。
その結果Ｐ ／Ｎ 接合領域における空乏層幅が非
常に狭くなり、トンネル効果を得る事ができる。
常に狭くなり、トンネル効果を得る事ができる。
即ち両電極間に低い電圧を印加する事により極めて狭い
空乏領域にキャリアがトンネル現象で流れ出す事が可能
となる。
空乏領域にキャリアがトンネル現象で流れ出す事が可能
となる。
第７図は本発明を一般的なＰＮ接合型整流素子の製造に
応用した実施例を示す工程図である。第７図（Ａ）に示
す様に、Ｎ＋型の領域７１とＮ−型の領域７２を重ねた
積層構造の上にマスク７３を形成して素子領域を設ける
。
応用した実施例を示す工程図である。第７図（Ａ）に示
す様に、Ｎ＋型の領域７１とＮ−型の領域７２を重ねた
積層構造の上にマスク７３を形成して素子領域を設ける
。
第７図（Ｂ）に示す工程において、Ｎ−型の領域７２の
表面を清浄化し活性面を露出させた後にジボランガスを
供給してボロンを含む不純物膜７４を形成する。
表面を清浄化し活性面を露出させた後にジボランガスを
供給してボロンを含む不純物膜７４を形成する。
第７図（Ｃ）に示す工程において、加熱を行ない不純物
ボロンをＮ−型の領域７２に対して固相拡散しＰ 型の
領域７５を形成する。この様にして、素子領域にＰ”
／Ｎ−接合を設ける事ができる。この接合により通常の
整流作用が得られる。この方法により製造されたＰ
／Ｎ ダイオードはＰ＋とＮ−との界面付近の濃度プ
ロファイルが急峻である為、Ｐ 層への空乏層の伸びが
殆んど生じる事がなく、従ってＰ 層の抵抗値の電圧依
存性が殆んどないという特徴を有する。
ボロンをＮ−型の領域７２に対して固相拡散しＰ 型の
領域７５を形成する。この様にして、素子領域にＰ”
／Ｎ−接合を設ける事ができる。この接合により通常の
整流作用が得られる。この方法により製造されたＰ
／Ｎ ダイオードはＰ＋とＮ−との界面付近の濃度プ
ロファイルが急峻である為、Ｐ 層への空乏層の伸びが
殆んど生じる事がなく、従ってＰ 層の抵抗値の電圧依
存性が殆んどないという特徴を有する。
最後に第７図（Ｄ）に示す工程において、一対の電極７
Ｂ及び７７が配線されＰＮ接合型整流素子が完成する。
Ｂ及び７７が配線されＰＮ接合型整流素子が完成する。
この実施例によれば、半導体ウェハ全面に対して同時に
不純物ボロンのドーピングを行なう事ができるので多数
のＰＮ接合型整流素子を半導体ウェハ上に能率よく形成
する事ができる。その結果、製造装置のスループットが
従来のイオン注入を用いた場合に比べ大きくなる。又不
純物の吸着量を多くＬＰ＋領域表面近傍の不純物濃度を
高くできるのでコンタクト抵抗を小さくする事が可能で
ある。
不純物ボロンのドーピングを行なう事ができるので多数
のＰＮ接合型整流素子を半導体ウェハ上に能率よく形成
する事ができる。その結果、製造装置のスループットが
従来のイオン注入を用いた場合に比べ大きくなる。又不
純物の吸着量を多くＬＰ＋領域表面近傍の不純物濃度を
高くできるのでコンタクト抵抗を小さくする事が可能で
ある。
第８図は本発明をＰＮ接合型容量素子の製造に応用した
実施例を示す断面図である。図示する様に、ＰＮ接合型
容量素子はＮ＋型のシリコン基板８１と、マスク８２を
介して本発明にかかる方法により不純物ボロンを高濃度
に注入して得られたＰ＋型拡散領域８３と、一対の配線
電極８４及び８５とから構成されている。
実施例を示す断面図である。図示する様に、ＰＮ接合型
容量素子はＮ＋型のシリコン基板８１と、マスク８２を
介して本発明にかかる方法により不純物ボロンを高濃度
に注入して得られたＰ＋型拡散領域８３と、一対の配線
電極８４及び８５とから構成されている。
第９図（Ａ）はこの様にして注入された不純物ボロンの
深さ方向における濃度プロファイルを模式的に示してい
る。不純物ボロンの濃度プロファイルが極めて急峻に変
化している為、Ｐ 領域８３とＮ 領域８１の間のＰ
／Ｎ 接合は殆んど階段状となっており、接合界面
における空乏層幅が非常に狭い。従ってこの空乏層を静
電容量として利用する事により従来に比べ容量の大きな
ＰＮ接合型容量素子を得る事ができる。
深さ方向における濃度プロファイルを模式的に示してい
る。不純物ボロンの濃度プロファイルが極めて急峻に変
化している為、Ｐ 領域８３とＮ 領域８１の間のＰ
／Ｎ 接合は殆んど階段状となっており、接合界面
における空乏層幅が非常に狭い。従ってこの空乏層を静
電容量として利用する事により従来に比べ容量の大きな
ＰＮ接合型容量素子を得る事ができる。
第９図（Ｂ）は比較例として従来のイオン注入により不
純物ボロンをドーピングした場合における拡散濃度プロ
ファイルである。この濃度プロファイルはなだらかであ
りＰ ／Ｎ 接合は傾斜状となっており、上から順
にＰ ＰＰ ／Ｎ ＮＮの接合となっている。そ
の為空乏層幅が比較的大きくそれに反比例して得られる
容量値は小さなものである。
純物ボロンをドーピングした場合における拡散濃度プロ
ファイルである。この濃度プロファイルはなだらかであ
りＰ ／Ｎ 接合は傾斜状となっており、上から順
にＰ ＰＰ ／Ｎ ＮＮの接合となっている。そ
の為空乏層幅が比較的大きくそれに反比例して得られる
容量値は小さなものである。
又空乏層幅が電圧に大きく依存する為に、Ｐ＋層の抵抗
値が電圧に対して変動する事も問題である。
値が電圧に対して変動する事も問題である。
第１０図は本発明をＰＮ接合型光電変換素子いわゆるフ
ォトダイオードの製造に応用した実施例を示す断面図で
ある。図示する様に、Ｎ型のシリコン基板１０１の上面
にＰ 型の不純物拡散層１０２が形成されておりＰＮ接
合を設けている。Ｐ＋型領域１０２は本発明に従ってジ
ボランガスの供給、ボロンの吸着及びボロンの固相拡散
によって得られたものである。本実施例の場合において
は、ボロン吸着量を制御し且つ拡散処理を短時間で行な
う事により非常に深度の浅いＰＮ接合を形成する様にし
ている。Ｐ 型領域１０２の上には透明電極１０３が形
成されており受光面を規定している。又Ｎ型のシリコン
基板１０１の裏面にはイオン注入法あるいはブリデボ拡
散で形成されたＮ＋層１０５と対向電極１０４が形成さ
れている。この実施例においてはＰＮ接合深度を極めて
浅くする事により短波長側の入射光に対して感度を上げ
る事ができる。
ォトダイオードの製造に応用した実施例を示す断面図で
ある。図示する様に、Ｎ型のシリコン基板１０１の上面
にＰ 型の不純物拡散層１０２が形成されておりＰＮ接
合を設けている。Ｐ＋型領域１０２は本発明に従ってジ
ボランガスの供給、ボロンの吸着及びボロンの固相拡散
によって得られたものである。本実施例の場合において
は、ボロン吸着量を制御し且つ拡散処理を短時間で行な
う事により非常に深度の浅いＰＮ接合を形成する様にし
ている。Ｐ 型領域１０２の上には透明電極１０３が形
成されており受光面を規定している。又Ｎ型のシリコン
基板１０１の裏面にはイオン注入法あるいはブリデボ拡
散で形成されたＮ＋層１０５と対向電極１０４が形成さ
れている。この実施例においてはＰＮ接合深度を極めて
浅くする事により短波長側の入射光に対して感度を上げ
る事ができる。
第１１図は本発明をＰＮ接合型光電変換素子の製造に応
用した他の実施例を示す断面図である。この実施例の場
合にはＮ型のシリコン基板１１１の表面に凹凸を設け、
その凹凸に沿ってＰ＋型の不純物拡散層１１２を形成し
ている。本発明によれば、ボロンのドーピングはジボラ
ンの分解生成物としてのボロンの化学吸着に基いている
のでイオン注入の様に方向性がなく、基板１１１の凹凸
に沿って均一なＰ 型不純物拡散層１１２を形成する事
ができる。Ｐ 型拡散層１１２の表面には透明電極１１
３が配設されており受光面を規定する。又シリコン基板
１１１の裏面にはイオン注入あるいはプリデポ拡散で形
成されたＮ 層と対向電極１１４が形成されている。こ
の実施例においては、基板表面に凹凸を設けた事により
有効受光面積が拡大しているので受光感度を向上させる
事ができる。
用した他の実施例を示す断面図である。この実施例の場
合にはＮ型のシリコン基板１１１の表面に凹凸を設け、
その凹凸に沿ってＰ＋型の不純物拡散層１１２を形成し
ている。本発明によれば、ボロンのドーピングはジボラ
ンの分解生成物としてのボロンの化学吸着に基いている
のでイオン注入の様に方向性がなく、基板１１１の凹凸
に沿って均一なＰ 型不純物拡散層１１２を形成する事
ができる。Ｐ 型拡散層１１２の表面には透明電極１１
３が配設されており受光面を規定する。又シリコン基板
１１１の裏面にはイオン注入あるいはプリデポ拡散で形
成されたＮ 層と対向電極１１４が形成されている。こ
の実施例においては、基板表面に凹凸を設けた事により
有効受光面積が拡大しているので受光感度を向上させる
事ができる。
以上説明した実施例においてはＰ型の不純物をドーピン
グする為にジボランガスを用いたが、他にトリメチルガ
リウム（ＴＭＧ）や三塩化ホウ素（８０ｇ３）などに代
表される■族元素の化合物もを効である。又逆にＮ型の
不純物をドーピングする場合には原料ガス化合物として
アルシン（Ａ ｓ Ｈａ ） 、三塩化リン（２０ｇ３
）、五塩化アンチモン（ＳｂＣＮ ）、ホスフィン（
ＰＨ３）などを利用する事ができる。
グする為にジボランガスを用いたが、他にトリメチルガ
リウム（ＴＭＧ）や三塩化ホウ素（８０ｇ３）などに代
表される■族元素の化合物もを効である。又逆にＮ型の
不純物をドーピングする場合には原料ガス化合物として
アルシン（Ａ ｓ Ｈａ ） 、三塩化リン（２０ｇ３
）、五塩化アンチモン（ＳｂＣＮ ）、ホスフィン（
ＰＨ３）などを利用する事ができる。
表面清浄化の為の基板温度としては一般的に８００℃な
いし１２００℃の範囲が好ましく、又吸着膜形成の基板
温度としては４００℃ないし９５０℃の範囲が好ましい
。
いし１２００℃の範囲が好ましく、又吸着膜形成の基板
温度としては４００℃ないし９５０℃の範囲が好ましい
。
さらに本実施例においては活性面に対して直接不純物吸
着膜を形成していたが、下地処理としてシリコンエピタ
キシャル成長層を介在させてもよく、逆に不純物吸着膜
の上にシリコンエピタキシャル成長層を被覆してもよい
。あるいは吸着膜及びシリコンエピタキシャル成長膜を
交互に形成する事により積層構造としてもよい。これら
の構造を採用する事により不純物拡散領域の導電率を向
上させる事ができ、又拡散層内の深さ方向における不純
物濃度を一様にする事ができる。
着膜を形成していたが、下地処理としてシリコンエピタ
キシャル成長層を介在させてもよく、逆に不純物吸着膜
の上にシリコンエピタキシャル成長層を被覆してもよい
。あるいは吸着膜及びシリコンエピタキシャル成長膜を
交互に形成する事により積層構造としてもよい。これら
の構造を採用する事により不純物拡散領域の導電率を向
上させる事ができ、又拡散層内の深さ方向における不純
物濃度を一様にする事ができる。
以上説明した様に、本発明によれば、不純物吸着膜を拡
散源とした固相拡散によりＰＮ接合を形成するので、Ｐ
Ｎ接合を殆んど階段状にする事ができトンネルダイオー
ドや容量素子を極めて容易に製造する事ができるという
効果がある。さらにイオン注入では得られない極めて浅
いＰＮ接合を得る事ができるので、短波長側に対して感
度の優れたフォトダイオードを製造する事ができるとい
う効果がある。
散源とした固相拡散によりＰＮ接合を形成するので、Ｐ
Ｎ接合を殆んど階段状にする事ができトンネルダイオー
ドや容量素子を極めて容易に製造する事ができるという
効果がある。さらにイオン注入では得られない極めて浅
いＰＮ接合を得る事ができるので、短波長側に対して感
度の優れたフォトダイオードを製造する事ができるとい
う効果がある。
第１図はＰＮ接合素子の製造工程図、第２図はＰＮ接合
素子製造装置のブロック図、第３図はＰＮ接合素子製造
のプロセスシーケンスチャート、第４図はＰＮ接合領域
における不純物濃度プロファイル、第５図はＰＮ接合領
域におけるボロンピーク濃度と不純物ガス導入圧力及び
導入時間との関係を示すグラフ、第６図はＰＮ接合型ト
ンネル整流素子の製造工程図、第７図はＰＮ接合型整流
素子の製造工程図、第８図はＰＮ接合型容量素子の断面
図、第９図は不純物濃度のプロファイル、第１０図はＰ
Ｎ接合型光電変換素子の断面図、及び第１１図はＰＮ接
合型光電変換素子の断面図である。 １・・・第一導電型の半導体層 ２・・・不活性膜 ３・・・不純物吸着膜４
・・・第二導電型の半導体層 ５・・・電極 ６・・・電極 出 願 人 セイコー電子工業株式会社 代 理 人
素子製造装置のブロック図、第３図はＰＮ接合素子製造
のプロセスシーケンスチャート、第４図はＰＮ接合領域
における不純物濃度プロファイル、第５図はＰＮ接合領
域におけるボロンピーク濃度と不純物ガス導入圧力及び
導入時間との関係を示すグラフ、第６図はＰＮ接合型ト
ンネル整流素子の製造工程図、第７図はＰＮ接合型整流
素子の製造工程図、第８図はＰＮ接合型容量素子の断面
図、第９図は不純物濃度のプロファイル、第１０図はＰ
Ｎ接合型光電変換素子の断面図、及び第１１図はＰＮ接
合型光電変換素子の断面図である。 １・・・第一導電型の半導体層 ２・・・不活性膜 ３・・・不純物吸着膜４
・・・第二導電型の半導体層 ５・・・電極 ６・・・電極 出 願 人 セイコー電子工業株式会社 代 理 人
Claims (1)
- 【特許請求の範囲】 １、第一導電型の半導体層の表面に存在する不活性膜を
除去し半導体層の活性面を露出する第一工程と、 活性面に対して第二導電型の不純物成分を有する気体を
供給する事により不純物吸着膜を形成する第二工程と、 不純物吸着膜を拡散源として第一導電型の半導体層中に
不純物の固相拡散を行ない第二導電型の半導体層を形成
する事によりＰＮ接合を設ける第三工程と、 第一及び第二導電型の半導体層に電極を接続する第四工
程とからなるＰＮ接合素子の製造方法。 ２、第二工程は、シリコンからなる第一導電型半導体層
の活性面に対して不純物成分ボロンを有する気体ジボラ
ンを供給する事によりボロンを含む不純物吸着膜を形成
する工程である請求項１に記載の製造方法。 ３、請求項１に記載する製造方法によって製造されるＰ
Ｎ接合型整流素子。 ４、請求項１に記載する製造方法によって製造されるＰ
Ｎ接合型トンネル整流素子。 ５、請求項１に記載する製造方法によって製造されるＰ
Ｎ接合型光電変換素子。 ６、請求項１に記載する製造方法によって製造されるＰ
Ｎ接合型容量素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313727A JP2906260B2 (ja) | 1989-12-01 | 1989-12-01 | Ｐｎ接合素子の製造方法 |
| EP19900122649 EP0430167A3 (en) | 1989-12-01 | 1990-11-27 | Method or producing pn junction device |
| US08/210,769 US5514620A (en) | 1989-12-01 | 1994-03-21 | Method of producing PN junction device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313727A JP2906260B2 (ja) | 1989-12-01 | 1989-12-01 | Ｐｎ接合素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173423A true JPH03173423A (ja) | 1991-07-26 |
| JP2906260B2 JP2906260B2 (ja) | 1999-06-14 |
Family
ID=18044793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1313727A Expired - Lifetime JP2906260B2 (ja) | 1989-12-01 | 1989-12-01 | Ｐｎ接合素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5514620A (ja) |
| EP (1) | EP0430167A3 (ja) |
| JP (1) | JP2906260B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532185A (en) * | 1991-03-27 | 1996-07-02 | Seiko Instruments Inc. | Impurity doping method with adsorbed diffusion source |
| WO2013153695A1 (ja) * | 2012-04-09 | 2013-10-17 | 三菱電機株式会社 | 光電変換装置の製造方法および光電変換装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391932A (ja) * | 1989-09-04 | 1991-04-17 | Canon Inc | 半導体装置の製造方法 |
| JPH07240534A (ja) * | 1993-03-16 | 1995-09-12 | Seiko Instr Inc | 光電変換半導体装置及びその製造方法 |
| JP3069631B2 (ja) * | 1994-08-24 | 2000-07-24 | セイコーインスツルメンツ株式会社 | 光電変換半導体装置の製造方法 |
| US5882991A (en) * | 1996-09-20 | 1999-03-16 | Texas Instruments Incorporated | Approaches for shallow junction formation |
| US5753563A (en) * | 1997-07-30 | 1998-05-19 | Chartered Semiconductor Manufacturing Ltd. | Method of removing particles by adhesive |
| KR20000066564A (ko) * | 1999-04-19 | 2000-11-15 | 장용화 | 다목적 다이오드 센서 및 그 제조 방법 |
| JP3706811B2 (ja) * | 2000-06-14 | 2005-10-19 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法、及び半導体製造装置 |
| US6518085B1 (en) | 2000-08-09 | 2003-02-11 | Taiwan Semiconductor Manufacturing Company | Method for making spectrally efficient photodiode structures for CMOS color imagers |
| US7332750B1 (en) | 2000-09-01 | 2008-02-19 | Fairchild Semiconductor Corporation | Power semiconductor device with improved unclamped inductive switching capability and process for forming same |
| KR100446622B1 (ko) * | 2002-01-10 | 2004-09-04 | 삼성전자주식회사 | 실리콘 광소자 및 이를 적용한 발광 디바이스 장치 |
| KR100940530B1 (ko) * | 2003-01-17 | 2010-02-10 | 삼성전자주식회사 | 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치 |
| KR100612875B1 (ko) * | 2004-11-24 | 2006-08-14 | 삼성전자주식회사 | 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치 |
| KR20060059327A (ko) * | 2004-11-27 | 2006-06-01 | 삼성전자주식회사 | 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3247032A (en) * | 1962-06-20 | 1966-04-19 | Continental Device Corp | Method for controlling diffusion of an active impurity material into a semiconductor body |
| NL6501786A (ja) * | 1964-02-26 | 1965-08-27 | ||
| JPS5145951B2 (ja) * | 1972-06-07 | 1976-12-06 | ||
| US4242691A (en) * | 1978-09-18 | 1980-12-30 | Mitsubishi Denki Kabushiki Kaisha | MOS Semiconductor device |
| JPS5674921A (en) * | 1979-11-22 | 1981-06-20 | Toshiba Corp | Manufacturing method of semiconductor and apparatus thereof |
| JPS57149770A (en) * | 1981-03-11 | 1982-09-16 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS61292358A (ja) * | 1985-06-19 | 1986-12-23 | Fujitsu Ltd | Ｍｉｓ型電界効果トランジスタの製造方法 |
| US4791074A (en) * | 1986-08-29 | 1988-12-13 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor apparatus |
| US4951601A (en) * | 1986-12-19 | 1990-08-28 | Applied Materials, Inc. | Multi-chamber integrated process system |
| JPS63166219A (ja) * | 1986-12-26 | 1988-07-09 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07120635B2 (ja) * | 1986-12-26 | 1995-12-20 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS63239939A (ja) * | 1987-03-27 | 1988-10-05 | Toshiba Corp | 半導体基体内への不純物導入方法及び装置 |
| JPS62271475A (ja) * | 1987-04-03 | 1987-11-25 | Hitachi Ltd | 半導体装置 |
| US4861729A (en) * | 1987-08-24 | 1989-08-29 | Matsushita Electric Industrial Co., Ltd. | Method of doping impurities into sidewall of trench by use of plasma source |
| US4855258A (en) * | 1987-10-22 | 1989-08-08 | Ncr Corporation | Native oxide reduction for sealing nitride deposition |
| JPH01125935A (ja) * | 1987-11-11 | 1989-05-18 | Seiko Instr & Electron Ltd | 半導体装置の製造方法 |
| KR910009030B1 (ko) * | 1987-12-30 | 1991-10-28 | 후지쓰 가부시끼가이샤 | 얇은 접합의 형성방법 및 상기 얇은 접합을 갖는 반도체장치 |
| JPH01192159A (ja) * | 1988-01-27 | 1989-08-02 | Mitsubishi Electric Corp | 半導体装置 |
| US4940505A (en) * | 1988-12-02 | 1990-07-10 | Eaton Corporation | Method for growing single crystalline silicon with intermediate bonding agent and combined thermal and photolytic activation |
| AU5977190A (en) * | 1989-07-27 | 1991-01-31 | Nishizawa, Junichi | Impurity doping method with adsorbed diffusion source |
-
1989
- 1989-12-01 JP JP1313727A patent/JP2906260B2/ja not_active Expired - Lifetime
-
1990
- 1990-11-27 EP EP19900122649 patent/EP0430167A3/en not_active Ceased
-
1994
- 1994-03-21 US US08/210,769 patent/US5514620A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532185A (en) * | 1991-03-27 | 1996-07-02 | Seiko Instruments Inc. | Impurity doping method with adsorbed diffusion source |
| WO2013153695A1 (ja) * | 2012-04-09 | 2013-10-17 | 三菱電機株式会社 | 光電変換装置の製造方法および光電変換装置 |
| JPWO2013153695A1 (ja) * | 2012-04-09 | 2015-12-17 | 三菱電機株式会社 | 光電変換装置の製造方法および光電変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0430167A3 (en) | 1993-08-11 |
| JP2906260B2 (ja) | 1999-06-14 |
| EP0430167A2 (en) | 1991-06-05 |
| US5514620A (en) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093704A (en) | Semiconductor device having a semiconductor region in which a band gap being continuously graded | |
| US6391749B1 (en) | Selective epitaxial growth method in semiconductor device | |
| US5925574A (en) | Method of producing a bipolar transistor | |
| JPH03173423A (ja) | Ｐｎ接合素子の製造方法 | |
| US20030141565A1 (en) | Diode | |
| US20120322199A1 (en) | Patterned doping for polysilicon emitter solar cells | |
| US5366922A (en) | Method for producing CMOS transistor | |
| US4338481A (en) | Very thin silicon wafer base solar cell | |
| US8642450B2 (en) | Low temperature junction growth using hot-wire chemical vapor deposition | |
| KR20110086833A (ko) | 반도체 소자 제조 방법, 반도체 소자 및 반도체 소자 제조 설비 | |
| JP3079575B2 (ja) | 半導体装置の製造方法 | |
| US7981778B2 (en) | Directional solid phase crystallization of thin amorphous silicon for solar cell applications | |
| JPH03173420A (ja) | 半導体内壁に対する不純物の注入方法 | |
| JP2920546B2 (ja) | 同極ゲートｍｉｓトランジスタの製造方法 | |
| JP2848404B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体層の形成方法 | |
| JP2928929B2 (ja) | 不純物ドーピング方法 | |
| JPS58161381A (ja) | 半導体装置作製方法 | |
| JPH04229664A (ja) | 光起電力装置及びその製造方法 | |
| CA2031251A1 (en) | Method of doping impurity into semiconductor films and patterned semiconductor strip | |
| JP2876414B2 (ja) | 拡散抵抗素子の製造方法 | |
| KR20200056629A (ko) | 감응도가 향상된 다결정실리콘층을 포함하는 광검출기 및 이의 제조방법 | |
| JPH03178127A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0376019B2 (ja) | ||
| EP0431616A2 (en) | Method of producing CMOS transistor | |
| JPH03173422A (ja) | 半導体膜に対する不純物の注入方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |