JPH03178127A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法

Info

Publication number
JPH03178127A
JPH03178127A JP31855689A JP31855689A JPH03178127A JP H03178127 A JPH03178127 A JP H03178127A JP 31855689 A JP31855689 A JP 31855689A JP 31855689 A JP31855689 A JP 31855689A JP H03178127 A JPH03178127 A JP H03178127A
Authority
JP
Japan
Prior art keywords
layer
silicon
substrate
impurity
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31855689A
Other languages
English (en)
Inventor
Hiroaki Takasu
博昭 鷹巣
Kenji Aoki
健二 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP31855689A priority Critical patent/JPH03178127A/ja
Publication of JPH03178127A publication Critical patent/JPH03178127A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置用基板の製造方法に関し、特に絶
縁層の表面に素子領域となるシリコン半導体膜層を堆積
したいわゆるSOI基板の製造方法に関する。
〔従来の技術〕
従来から半導体装置の集積度を向上し、半導体装置の動
作速度を改善するために、いわゆるSO■基板が用いれ
ている。SOI基板は二酸化シリコンからなる絶縁層の
上に、シリコン単結晶膜層からなる素子領域を有する構
造となっている0通常、絶縁層と半導体層の間には高濃
度の不純物層が介在されており、接合界面における空乏
層の反転闇値電圧を高くし半導体層に形成される素子の
電気的分離をはかっている。
〔発明が解決しようとする課題〕
従来、かかる高濃度不純物層の形成はイオン注入法によ
り行われていた。すなわち、半導体膜層の表面に加速さ
れた不純物イオンを打ち込むことにより不純物拡散層を
設けていた。しかしながら、イオン注入法では拡散濃度
プロファイルを半導体膜層の表面に極めて浅く限定する
ことが不可能であった。このため、半導体膜層の厚みも
不純物拡散層の濃度プロファイルに応して比較的大きく
とる必要があった。このため、半導体膜層に形成される
素子の動作の高速化を妨げる要因となっていた。
〔課題を解決するための手段〕
上述した従来の問題点に鑑み、本発明は極めて浅い不純
物拡散層を形成することのできる新規な不純物ドーピン
グ方法を用いてSOI基板を製造する方法を提供するこ
とを目的とする。
上記目的を達成するために、本発明にかかるSOI基板
の製造方法は、N4型あるいはP1型のシリコン仮基板
層の上に単結晶シリコン堆積層を形成する第一の工程か
ら始まる。続いて第二工程において、シリコン堆積層の
表面に活性面を形成する。この工程は、シリコン堆積層
の表面を被覆している自然酸化膜を除去することにより
行われる。第三工程において、該活性面に対して不純物
成分を有する気体を供給し不純物を含む吸着膜を形成す
る。この工程は、たとえば不純物成分ボロンを有する気
体ジボランを供給し不純物ボロンを含む吸着膜を形成す
ることにより行われる。第四工程において、吸着膜を拡
散源としてシリコン堆積層に対して不純物の限定的固相
拡散を行い極めて浅い不純物拡散層を形成する。第五工
程において、不純物拡散層の上に二酸化シリコン層を形
成する。この工程は、不純物拡散層表面の熱酸化により
二酸化シリコン下地層を形成する工程と、該下地層に二
酸化シリコン基板層を堆積する工程とを含んでいる。第
六工程において二酸化シリコン層の上にシリコン本基板
層を接着する。この工程は、たとえば陽極接合によりシ
リコン本基板層を接着することにより行われる。最後に
第七工程において、シリコン仮基板層を除去しシリコン
堆積層の表面を露出しSol基板を製造する。この工程
は、たとえば研摩及び選択性エツチングにより仮基板を
除去することにより行われる。
〔作用〕
本発明によれば、素子領域となるシリコン堆積層の一面
を活性化し、この活性化面に対して不純物を所定量吸着
し、さらに吸着した不純物をシリコン堆積層に拡散する
ことにより不純物拡散層を形成している。不純物の吸着
量を制御することにより、不純物拡散層を極めて浅く形
成することができる。そのため、シリコン堆積層をあら
かじめ薄く形成することが可能となる。この薄いシリコ
ン堆積層に対して半導体素子を形成することにより、半
導体素子動作の高速化をはかることができる。
〔実施例〕
以下図面を参照して、本発明にかかるSOI基板の製造
方法の好適な実施例を詳細に説明する。
第1図はSOI基板の製造方法を示す工程図である。第
1図(A)に示す工程において、シリコン仮基板層1を
準備する。この基板層1は仮のものであって、最終的に
は除去される。この除去のために、選択性イオンエツチ
ングを用いるので、仮基板層1は高濃度に不純物を含む
N゛型あるいはP゛型のシリコンから構成されている。
シリコン仮基板層1の上に、素子領域となるシリコン堆
積層2を形成する。このシリコン堆積層2はたとえばP
−型のシリコンから構成されている。このシリコン堆積
N2はたとえばエピタキシャル成長法により1200人
程度0厚みに堆積される。エピタキシャル成長はシラン
ガスおよび水素ガスを用いた減圧化学気相成長により行
われる。このシリコン堆積N2の表面は不活性被膜3で
通常被覆されている。この不活性被膜3はシリコンの自
然酸化膜である。
第1図(B)に示す工程において、シリコン堆積1!2
の一面に存在する不活性被膜3が除去される。
この除去処理は、加熱化真空状態に放置して行われる。
除去処理を促進するために還元性のガスたとえば水素ガ
スを供給をしてもよい、この不活性被膜除去処理は、の
ちに行われる不純物吸着処理の前工程として重要である
第1図(C)に示す工程において、シリコン堆積112
の活性面に対して、不純物吸着膜4を堆積する。この工
程は、例えばP型の不純物成分ボロンを有する気体ジボ
ランを供給し不純物ボロンを含む吸着膜を形成して行わ
れる。このとき、仮基板層1を加熱する必要がある。ジ
ボランガスの供給圧力及び供給時間を調節することによ
り吸着膜4の爆圧を極めて薄く制御するようにしている
第1図(D))に示す工程において、吸着膜4を拡散源
としたシリコン堆積I12に対する不純物の限定的固相
拡散を行い不純物拡散層5を形成する。
この拡散処理はシリコン仮基板層1を真空状態で所定時
間加熱することにより行われる。不純物吸着膜4に含ま
れるボロンの量を制御することにより、不純物拡散層5
の層圧をたとえば200人に設定することが可能である
。不純物拡散層5はP型の不純物ボロンが高濃度に注入
されたP9型の拡散層である。
続いて第1図CF、)の示す工程において、不純物拡散
層5の上に二酸化シリコン層を形成する。この二酸化シ
リコン層は、二酸化シリコン下地層6と二酸化シリコン
基板Ji7の2層構造を有する。
まず、不純物拡散層5の表面を熱酸化し、100人程人
程二酸化シリコン下地層6を形成する。この下地層6は
シリコン堆積層2との界面の状態を良好に保つために介
在するものである0Mいて下地層6の上に二酸化シリコ
ン基板層7が堆積される。
この堆積はたとえば化学気相成長法により行われ膜厚は
約1nである。
第1図(F)の示す工程において、シリコン本基板層8
が二酸化シリコン基板層7の一面に接着される。この接
着はたとえば陽極接合により行われる。
最後に第1図(G)の示す工程において、最下層に存在
するシリコン基板層1が除去される。シリコン仮基板層
lの除去は研摩及び選択性エツチングにより行われる。
すなわち、まず研摩により大部分のシリコン仮基板層1
を除去した後、選択性エツチング液を用いて、残された
シリコン仮基板層1の除去を行う、シリコン仮基板層1
はN“型あるいはP゛型の高濃度シリコンにより構成さ
れており、その上部に存在するシリコン堆積層2はたと
えばP−型のシリコンから構成されているので、エツチ
ングは事実上、シリコン仮基板層1とシリコン堆積層2
との界面で停止する。すなわち、高濃度シリコンのエツ
チングは低濃度シリコンのエツチングに比べて極めて速
やかに進行するからである。この工程により、SO■基
板が充放する。
Sol基板は第1図(G)に示す状態から裏返した形で
半導体素子の形成に用いられる。すなわち、Sol基板
は裏返した状態で、上から順に素子領域を形成するシリ
コン堆積層2、不純物拡散層5、二酸化シリコン下地層
6、二酸化シリコン基板層7、シリコン本基板層8の順
に配列されている。
第1図(H)に示す工程において、シリコン堆積層2に
対して半導体素子が形成される。この例において、絶縁
ゲート電界効果トランジスタが形成されている。絶縁ゲ
ート電界効果トランジスタは、シリコン堆積層2に形成
された高濃度不純物領域からなる一対のソース領域9及
びドレイン領域lOと、シリコン堆積層2の表面に順次
重ねて形成されたゲート絶縁膜11及びゲート電極12
とから構成されている0図示するように、ソース領域9
及びドレイン領域10の間に規定されるチャネル領域の
下には、P型の高濃度不純物拡散層5が配置している。
この不純物拡散層5はチャネルストッパ領域として、チ
ャネル領域のパンチスルーや短チヤネル現象を効果的に
抑制することができる。また、シリコン堆積層2と二酸
化シリコン基板層の界面に介在しているので、界面にお
ける空乏層反転の闇値電圧を高める機能を有し、いわゆ
るバンクチャネルを効果的に防止することができる。こ
のバックチャネルはシリコン本基板層8を介してチャネ
ル領域に対して裏側から印加される電圧によりトランジ
スタが誤動作を生ずる現象をいう。
以上の説明から明らかなように、本発明にかかるSol
基板の製造方法の要部は、シリコン堆積層の一面を活性
化し、不純物を吸着しこの不純物を拡散することにより
極めて薄い不純物拡散層を形威する一連の処理にある。
第2図はかかる一連の処理を行うための拡散装置のブロ
ック図である。
図示するように、拡散装置は石英製の真空チャンバ13
を有する。チャンバ13は、シリコン堆積層が形威され
たシリコン仮基板層からなる基板14を収納するように
なっている。基板14の温度は赤外線ランプ加熱方式あ
るいは抵抗加熱方式を用いた加熱系15を制御すること
により、所定の温度に保持可能となっている。チャンバ
13の内部はターボ分子ポンプを主排気ポンプとした複
数のポンプから構成された高真空排気系16を用いて高
真空に配置可能となっている。チャンバ13の内部の真
空度は圧力計17を用いて常時モニタリングされている
基板14の搬送は、チャンバ13に対してゲートバルブ
18aを介して接続されたロード室19とチャンバ13
との間で、ゲートバルブ18aを開いた状態で搬送機$
120を用いて行われる。なお、ロード室19は、基板
14のロード室19への出入れ時と搬送時を除いて、通
常はゲートバルブ18bを開いた状態でロード室排気系
21により高真空排気されている。チャンバ13にはガ
ス導入制御系22を介してガス供給源23が接続されて
いる。ガス供給源23は、シリコン堆積層の活性化、不
純物吸着及び不純物拡散の一連の処理に必要なガスを貯
蔵する複数のボンベを備えている。ガス供給源23から
チャンバ13へ導入されるガスの種類、導入量、導入時
間はガス導入制御系22を用いてコントロールされてい
る。
第2図を参照して、シリコン堆積層の一面に対してP型
の不純物であるボロンを注入し、極めて薄いP型の高濃
度不純物層を形成する方法について詳細に説明する。ま
ず、シリコン堆積層表面の清浄化を行う、基板14はバ
ンクグランド圧力がlXl0−’Pa以下の真空チャン
バ13の中央部にセントされ、基板温度がたとえば85
0℃において水素ガスを、たとえばチャンバ13の内部
の圧力がlXl0−”Paになるような条件で一定時間
導入する。これにより、シリコン堆積層の表面に形威さ
れていた自然酸化膜が除去され、化学的に活性なシリコ
ン表面が露出する0次に、シリコン堆積層の活性面に対
してボロンあるいはボロンを含む化合物の吸着膜を形成
する。すなわち、シリコン堆積層表面の清浄化が完了し
た後、水素ガスの導入を停止し、基板温度を例えば80
0℃に設定し、その設定温度に到達安定した後、シリコ
ン堆積層の活性面に対しボロンを含む化合物ガスである
ジボランを、たとえば真空チャンバ13の圧力がI X
l0−’Paとなるような条件で一定時間導入する。こ
の処理により、ボロンあるいはボロンを含む化合物の吸
着膜がシリコン堆積層の活性面に形威される。続いて、
アニール処理が行われる。すなわち、吸着膜を形威した
後、ジボランガスを導入を停止し、基板14を真空中で
加熱する。これにより、吸着膜に含まれる不純物ボロン
を拡散源とした固相拡散が行われ、シリコン堆積層の一
面に極めて薄い不純物拡散層が形威される。不純物拡散
が行われると同時に不純物原子の活性化も行われる。ボ
ロンの吸着量及びアニール条件(基板加熱温度と加熱時
間)を制御することによって、所望の不純物濃度及び拡
散深さを有する不純物拡散層を得ることができる。
以上の説明から明らかなように、この不純物拡散方法は
、化学的に活性なシリコン堆積層表面に少なくとも半導
体のドーパントとなる不純物現象を含んだ物質の吸着膜
を形威し、その吸着膜を不鈍物拡散源としてシリコン堆
積層のバルク中への不純物ドーピングをを行うところに
その原理的特徴を有している。発明者の詳細の研究によ
れば、シリコン堆積層の自然酸化膜上においては活性面
上に比べて、吸着膜がほとんど形成されていない、ある
いは少なくとも一桁以上少ない量の吸着不純物しか残ら
ないことが分かっている。したがって、本発明を実施す
るにおいて、高濃度不純物拡散層を形成する前に、前処
理としてシリコン堆積層の表面を活性化することは極め
て重要である。
以上の述べた実施例においては、シリコン堆積層の一面
に対してP型の薄い不純物拡散層を形成するためにジボ
ランガスを用いた。しかしながら、P型のドーピングガ
スとしてはこの他にたとえばトリメチルガリウム(TN
G)や三塩化ホウ素(BCj!、)等に代表される■族
元素の化合物も有効である。
同様にシリコン堆積層に対するN型のドーピングガスと
しては、アルシン(At1.三酸化リン(PC1s) 
五塩化アンチモン(SbC1s) 1 ホスフィン(P
Hs)等を利用することもできる。
発明者の行ったこれまでの研究において、シリコン堆積
層表面の清浄化のための基板温度としては、バックグラ
ンド圧力及び雰囲気ガスとの関連を含めて、800℃乃
至1200℃の範囲が適当である。
また不純物吸着のための基板温度としては、400℃乃
至950℃の範囲が適当である。さらにアニルのための
基板温度としては、吸着処理のための基板温度と同程度
の範囲が適当である。
〔発明の効果〕
以上述べてきたように、本発明によれば、SO■基板の
製造方法において素子領域となるシリコン堆積層の表面
に極めて浅く高濃度不純物拡散層を形成することができ
るので、素子領域となるシリコン堆積層の厚みをあらか
じめ小さく設定することができる。このため、素子領域
に形成される絶縁ゲート電界効果トランジスタ等の動作
速度を向上することができるという効果がある。この高
濃度不純物拡散層は、シリコン堆積層と二酸化シリコン
基板層の間に介在しているので、素子領域に形成された
絶縁ゲート電界効果トランジスタのバンクチャネル減少
を防止することができるという効果がある。また、高濃
度不純物拡散層は、絶縁ゲート電界効果トランジスタの
チャネル領域の下に配置されることとなるので、チャネ
ル領域のバンチスルー及び短チヤネル現象を有効に抑制
することができるという効果もある。また、この高濃度
不純物拡散層はバックチャネルの発生も防止している。
【図面の簡単な説明】
第1図はSol基板の製造工程図及び第2図はSOI基
板の製造に用いられる拡散装置のブロック図である。 シリコン仮基板層 シリコン堆積層 不活性被膜 不純物吸着膜 不純物拡散層 二酸化シリコン下地層 二酸化シリコン基板層 シリコン本基板層 ソース領域 ドレイン領域 ゲート絶縁膜 ゲート電極

Claims (6)

    【特許請求の範囲】
  1. (1)シリコン仮基板層の上にシリコン堆積層を形成す
    る第一工程と、 シリコン堆積層の表面に活性面を形成する第二工程と、 活性面に対して不純物成分を有する気体を供給し不純物
    を含む吸着膜を形成する第三工程と、吸着膜を拡散源と
    してシリコン堆積層に対して不純物の限定的固相拡散を
    行い不純物拡散層を形成する第四工程と、 不純物拡散層の上に二酸化シリコン層を形成する第五工
    程と、 二酸化シリコン層の上にシリコン本基板層を接着する第
    六工程と、 シリコン仮基板層を除去しシリコン堆積層の表面を露出
    する第七工程とからなるSOI基板の製造方法。
  2. (2)第二工程は、シリコン堆積層の表面を被覆してい
    る自然酸化膜を除去する工程を含む請求項1に記載の製
    造方法。
  3. (3)第三工程は、不純物成分ボロンを有する気体ジボ
    ランを供給し不純物ボロンを含む吸着膜を形成する工程
    である請求項1に記載の製造方法。
  4. (4)第五工程は、不純物拡散層表面の熱酸化により二
    酸化シリコン下地層を形成する工程と、該下地層に二酸
    化シリコン基板層を堆積する工程を含む請求項1に記載
    の製造方法。
  5. (5)第六工程は、陽極接合によりシリコン本基板層を
    接着する工程である請求項1に記載の製造方法。
  6. (6)第七工程は、研摩及び選択性エッチングにより仮
    基板を除去する工程である請求項1に記載の製造方法。
JP31855689A 1989-12-06 1989-12-06 Soi基板の製造方法 Pending JPH03178127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31855689A JPH03178127A (ja) 1989-12-06 1989-12-06 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31855689A JPH03178127A (ja) 1989-12-06 1989-12-06 Soi基板の製造方法

Publications (1)

Publication Number Publication Date
JPH03178127A true JPH03178127A (ja) 1991-08-02

Family

ID=18100450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31855689A Pending JPH03178127A (ja) 1989-12-06 1989-12-06 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JPH03178127A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153791A (ja) * 2008-11-20 2010-07-08 National Institute For Materials Science ホウ素ドープ半導体ナノワイヤ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153791A (ja) * 2008-11-20 2010-07-08 National Institute For Materials Science ホウ素ドープ半導体ナノワイヤ及びその製造方法

Similar Documents

Publication Publication Date Title
US4966861A (en) Vapor deposition method for simultaneously growing an epitaxial silicon layer and a polycrystalline silicone layer over a selectively oxidized silicon substrate
US5925574A (en) Method of producing a bipolar transistor
US5366922A (en) Method for producing CMOS transistor
US5338697A (en) Doping method of barrier region in semiconductor device
JPH08500938A (ja) 放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング
JP2928930B2 (ja) 不純物ドーピング装置
JPH03173423A (ja) Pn接合素子の製造方法
JP3130906B2 (ja) 半導体内壁に対する不純物の注入方法
JP2920546B2 (ja) 同極ゲートmisトランジスタの製造方法
JPH03178127A (ja) Soi基板の製造方法
JP3263058B2 (ja) 半導体内壁に対する不純物の注入方法
JP2926344B2 (ja) 電界効果トランジスタの製造方法
JP3023481B2 (ja) 半導体膜に対する不純物の注入方法
JP2928929B2 (ja) 不純物ドーピング方法
JP2867046B2 (ja) 相補型絶縁ゲート電界効果トランジスタの製法
JP2934665B2 (ja) 半導体装置の製造方法
JPS5917529B2 (ja) 半導体装置の製造方法
JP2973011B2 (ja) 半導体素子分離領域の形成方法
EP0430166A2 (en) Method of doping impurity into semiconductor films and patterned semiconductor strip
JPH03178137A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPH0266938A (ja) 半導体装置の製造方法
JP2926419B2 (ja) 半導体装置の製造方法
JP2876414B2 (ja) 拡散抵抗素子の製造方法
JPS60101928A (ja) エピタキシヤル層の形成方法
JPH04333239A (ja) 不純物拡散領域の形成方法