JPWO2013153695A1 - 光電変換装置の製造方法および光電変換装置 - Google Patents

光電変換装置の製造方法および光電変換装置 Download PDF

Info

Publication number
JPWO2013153695A1
JPWO2013153695A1 JP2014510016A JP2014510016A JPWO2013153695A1 JP WO2013153695 A1 JPWO2013153695 A1 JP WO2013153695A1 JP 2014510016 A JP2014510016 A JP 2014510016A JP 2014510016 A JP2014510016 A JP 2014510016A JP WO2013153695 A1 JPWO2013153695 A1 JP WO2013153695A1
Authority
JP
Japan
Prior art keywords
semiconductor layer
photoelectric conversion
forming
conversion device
intrinsic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014510016A
Other languages
English (en)
Inventor
晋作 山口
晋作 山口
勝俊 菅原
勝俊 菅原
慎一 安井
慎一 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014510016A priority Critical patent/JPWO2013153695A1/ja
Publication of JPWO2013153695A1 publication Critical patent/JPWO2013153695A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

第1導電型の半導体領域を有するn型単結晶シリコン基板1上に第2導電型の半導体層を形成する工程を含み、pn接合を形成して、光電変換装置を製造する方法であって、前記半導体層を形成する工程が、プラズマCVD法により真性半導体層4aiを形成する工程と、前記真性半導体層4aiの表面にドーパントが化学吸着するように、前記ドーパントを含むドーピングガス(DG)を供給し、前記真性半導体層4aiをドーピングして、前記導電型の半導体層を形成するドーピング工程とを含む。

Description

本発明は、光電変換装置の製造方法および光電変換装置に関する。
シリコン太陽電池の導電膜形成において、一般的にプラズマCVD(PECVD:Plasma-Enhanced Chemical Vapor Deposition)法によってドーピングガスをプラズマ中で分解するが、プラズマ発生に伴ってドーパントを含むイオンがRF電場によって加速され、導電膜の下層(i型半導体層、基板等)までドーパントが侵入して下層を劣化させてセル変換効率向上を妨げる。そこで、特許文献1では、基板上にテトラヘドラル非晶質カーボン層を形成した後に、p−i−n、または、n−i−p型半導体を堆積させて太陽電池を形成する方法が提案されている。
特許第3284151号公報
しかしながら、上記特許文献1の技術によれば、不純物拡散の抑制のために用いるテトラヘドラル非晶質カーボン層は、FCVA(Filtered Cathodic Vacuum Arc)法によって形成されるため、専用の製造装置と専用の工程を要し、コスト上昇が不可避である。さらに、テトラヘドラル非晶質カーボン層をp−i型半導体層界面に挿入するのではなく、基板とp−i−n型半導体層との界面に挿入する構造であるため、p−i型半導体層界面での不純物拡散を抑制出来ず、セル変換効率の向上効果が薄い。また、上記特許文献1では、n−i−p型半導体層順に膜を形成することでp−i型半導体層界面での不純物拡散が抑制される、との記載があるが、本発明者らが行った実験結果によると、シリコン基板上へi型半導体層、p型半導体層の順に形成しても、i型半導体層および基板への不純物拡散は抑制し得ないことを確認した。
本発明は、上記に鑑みてなされたもので、製造が容易でかつ、界面での不純物拡散を抑制することができ、光電変換効率の高い光電変換装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、第1導電型の半導体領域を有する基板上に第2導電型の半導体層を形成する工程を含み、pn接合を形成して、光電変換装置を製造する方法であって、前記半導体層を形成する工程が、真性半導体層を形成する工程と、前記真性半導体層の表面にドーパントが化学吸着するように、前記ドーパントを含むドーピングガスを供給し、前記真性半導体層をドーピングして、前記第2導電型の半導体層を形成するドーピング工程とを含むことを特徴とする。
本発明によれば、特殊な装置あるいは工程を要することなく、第1導電型の半導体層の下層(i型半導体層、基板等)へのドーパントの侵入、および、下層劣化の抑制が可能となるため、コストの高騰を招くことなく開放端電圧、フィルファクター、および、光電変換効率の向上をはかることができる。
図1は、本発明の実施の形態1による光電変換装置の製造方法によるp型半導体層形成後の光電変換装置の断面の模式図である。 図2−1は、本発明の実施の形態1による光電変換装置の製造工程を示す工程断面図(i型アモルファスシリコン層形成後を示す模式図)である。 図2−2は、本発明の実施の形態1による光電変換装置の製造工程を示す工程断面図(p型化のためのi型アモルファスシリコン層形成プロセス中の様子を示す模式図)である。 図2−3は、本発明の実施の形態1による光電変換装置の製造工程を示す工程断面図(i型アモルファスシリコン層のp型化プロセス中の様子を示す模式図)である。 図2−4は、本発明の実施の形態1による光電変換装置の製造工程を示す工程断面図(p型化のためのi型アモルファスシリコン層形成プロセス中の様子を示す模式図)である。 図2−5は、本発明の実施の形態1による光電変換装置の製造工程を示す工程断面図(2層目のi型アモルファスシリコン層のp型化プロセス中の様子を示す模式図)である。 図3は、本発明の実施の形態1による光電変換装置の製造工程における、i型半導体層、および、p型半導体層の形成プロセスを示すフローチャートである。 図4は、本発明の実施の形態1による光電変換装置の製造工程における基板温度プロファイルを示す図である。 図5は、本発明の実施の形態1による光電変換装置を示す模式図である。 図6は、本発明の実施の形態1による光電変換装置の製造プロセスと、従来のプロセスとで作製したサンプルの、SIMSによるドーパント侵入評価結果を示す図である。 図7は、p型化に寄与するi型アモルファスシリコン膜の一回の製膜あたりの厚みと電気特性との関係を表す図である。
以下に、本発明にかかる光電変換装置の製造方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、以下の実施の形態で用いられる光電変換装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
実施の形態1.
図1は、本発明の実施の形態1による光電変換装置の製造方法によって形成された光電変換装置におけるp型半導体層(アモルファスシリコン層)形成後の断面を示す模式図である。図2−1〜図2−5は、同光電変換装置の製造工程を示す工程断面図である。本実施の形態1の方法では、表面に第1導電型の半導体領域を有する基板としてのn型単結晶シリコン基板1表面に、pn接合を形成して光電変換装置を形成するに際し、プラズマCVD法により真性半導体層としてi型アモルファスシリコン層4i(4ai〜4di)を形成する工程と、このi型アモルファスシリコン層4ai〜4diの表面にドーパントが化学吸着するように、このドーパントとしてのボロンを含むドーピングガスであるジボランガスを供給し、i型アモルファスシリコン層4ai〜4diをドーピングして、第2導電型の半導体層としてp型アモルファスシリコン層4(4a〜4d)を形成するドーピング工程とを含むことを特徴とする。これらi型アモルファスシリコン層4ai〜4diの各形成工程とこれに不純物ガスを化学吸着することによりドーピングしてp型化する各ドーピング工程とは、1層毎に実施される。ここで化学吸着とは、加熱されたi型アモルファスシリコン層などの真性半導体層の最表面へドーピングガスを接触させると、ドーピングガスが熱分解し、真性半導体層の最表面もしくは真性半導体層の内部の未結合手を持つ原子と結合して活性化ドーパントとして振舞う状態をさすものとする。
表面が所望の導電型の半導体層である基板としては、p型またはn型の結晶系シリコン基板を用いるが、通常、スライスにより切り出されたものであるため、表面に自然酸化膜、およびスライス時のダメージなどの構造的欠陥、金属等による汚染をはらんでいることが多い。このため、まずはこのダメージ層の除去も兼ねて、n型単結晶シリコン基板1を酸または加熱したアルカリ溶液中、例えば水酸化ナトリウム水溶液に浸漬して表面をエッチングすることにより、インゴットからn型単結晶シリコン基板1を切り出す時に発生してn型単結晶シリコン基板1の表面近くに存在するダメージ領域を取り除く。
以下ではヘテロ接合型単結晶シリコンセルの作製を想定し、n型単結晶シリコン基板1を用いた場合について説明する。
n型単結晶シリコン基板1の洗浄、ダメージ層エッチング後、n型単結晶シリコン基板1内の不純物を除去するためにゲッタリングを行う。処理温度1000℃程度のリンの熱拡散を行ない、この熱拡散により形成されたリンガラス層に不純物を偏析させ、リンガラス層をフッ化水素等でエッチングする。
ゲッタリング後、n型単結晶シリコン基板1表面での光反射損失を低減させる目的で、アルカリ溶液および添加剤を用いたウェットエッチングによりテクスチャーを形成する(図示せず)。アルカリ溶液には水酸化カリウム、水酸化ナトリウム等を、添加剤にはイソプロピルアルコール等を用いる。
また、ダメージ除去と同時に、n型単結晶シリコン基板1の受光面側の表面にテクスチャー構造として微小凹凸を形成してもよい。このようなテクスチャー構造をn型単結晶シリコン基板1の受光面側に設けることで、太陽電池セルの表面側で光の多重反射を生じさせ、光電変換装置に入射する光を効率的にn型単結晶シリコン基板1の内部に吸収させることができ、実効的に反射率を低減して変換効率を向上させることができる。
なお、本実施の形態はn型半導体層の形成に特徴を有するものであるので、テクスチャー構造の形成方法や形状については、特に制限するものではない。例えば、イソプロピルアルコールを含有させたアルカリ水溶液や主にフッ酸、硝酸の混合液からなる酸エッチングを用いる方法、部分的に開口を設けたマスク材をn型単結晶シリコン基板1の表面に形成して該マスク材を介したエッチングによりn型単結晶シリコン基板1の表面にハニカム構造や逆ピラミッド構造を得る方法、或いは反応性ガスエッチング(RIE:Reactive Ion Etching)を用いた手法など、何れの手法を用いてもよい。
テクスチャー形成後、ヘテロ接合界面となるn型単結晶シリコン基板1表面のパーティクル、有機物汚染、金属汚染を除去するために基板洗浄を実施する。洗浄には、いわゆるRCA洗浄や、SPM、HPM、DHF洗浄、アルコール洗浄等を用いる。
基板洗浄後、ヘテロ接合、及び、pn、nn+接合を形成するために、半導体基板としてn型単結晶シリコン基板1を載置した製膜トレーをCVD製膜室内のCVD装置ステージに載置して、CVD装置内に、マスフローコントローラー、および、シャワープレート電極を介してプロセスガスを供給し、PECVD法ではシャワープレート電極とCVD装置ステージとの間にRF電源によって電圧を印加して触媒線CVD法では装置内の加熱された触媒線に起因する熱によって、プロセスガスを分解し、基板表面へi型半導体層、および、p型半導体層を形成し、基板裏面へi型半導体層、および、n型半導体層を形成する。
n型単結晶シリコン基板1表面へのpn接合の形成方法について説明する。pn接合の形成工程は、図2−1〜図2−5に工程断面図を示すとおりである。pn接合の形成工程のフローチャートは図3に示すとおりである。また、基板温度の温度プロファイルを図4に示す。i型アモルファスシリコン層2の形成工程S、i型アモルファスシリコン層4iの形成工程S2、p型化のための化学吸着工程Sにおける基板温度はすべて165℃に設定した。実際には、i型アモルファスシリコン層4iの形成工程S2、p型化のための化学吸着工程S3を連続して4回繰り返すが、ここでは最初の1回分のみを示し、他は省略している。
まず、n型単結晶シリコン基板1をプラズマCVD(PECVD)装置に搬送する(ステップS101)。そして、図2−1に示すように、n型単結晶シリコン基板1表面にi型アモルファスシリコン層2を形成する。形成に際しては、一般的なプラズマCVD法と同様、シャワープレート電極から流れ出すシランガスや水素ガスを、電極間に電圧を印加して分解し、n型単結晶シリコン基板1上へi型アモルファスシリコン層2を堆積させて行う。
続いてp型半導体層としてp型アモルファスシリコン層4を形成するが、まず、プラズマCVD法により、i型アモルファスシリコン層4aiを形成する(図2−2:ステップS102)。Pはガスプラズマである。この後このi型アモルファスシリコン層4aiにドーピングガスDGを供給して、ドーパントを化学吸着させi型アモルファスシリコン層4aiをp型アモルファスシリコン層4aとする(図2−3:ステップS103)。そしてドーピングガスDGの供給を停止し、製膜室を真空ポンプにより真空排気する(ステップS104)。この工程は膜厚2nmのi型アモルファスシリコン層4ai〜4diをガスプラズマP中で順次1層ずつ形成する。そして、1層形成する度にドーピングガスDGを供給し、ドーパントを化学吸着させる工程(図2−3、図2−5など4回)を繰り返す。このようにしてp型アモルファスシリコン層4(4a、4b、4c、4d)が形成され、光電変換装置のpn接合が形成される。ここでは、シャワープレート電極から流れ出すシランガス、水素ガスを電極間に電圧を印加して分解し、n型単結晶シリコン基板1上へi型半導体膜としてi型アモルファスシリコン層を堆積させた後、シランガス、水素ガスの供給とRFパワーの印加を停止し、ドーピングガスDGを装置内へ供給し、i型アモルファスシリコン層の表面へ化学吸着させる。これら一連の工程は同一チャンバー内で基板温度を一定にし、ドーピングガスDGの切り替えによって実施することができる。
i型半導体膜(アモルファスシリコン層)の膜厚は2nm以下、0.1nm以上、成膜時の膜厚のずれを考慮すると、好ましくは1nm以下0.5nm以上とすることが望ましい。厚みを2nm以下として図3に示したプロセスフローでp型アモルファスシリコン層4を形成することで、p型半導体層の膜厚方向のドーパント濃度ムラが解消され、ヘテロセルのp型膜として良好な電気特性が得られる。一例として図7に、p型化に寄与するi型アモルファスシリコン膜の一回の製膜あたりの厚みと電気特性との関係を表す。p型化に寄与するi型アモルファスシリコン膜の一回の製膜あたりの厚みが2nm以下で暗導電率が光電変換装置のp層として機能するレベルに達し、その厚みを減らすに連れ、電気特性は向上する。なお、p型アモルファスシリコン膜の仕上がり厚みは10nmである。また、0.1nm以上とすることで、下層へのドーパントの拡散が抑制できる。
ドーピングガスとしては、ジボランまたはトリメチルボロンを用いることが望ましい。これらのガスはいずれも比較的低温下で分解可能である。好ましくは、100〜200℃程度でも熱分解反応が良好なジボランを用いる方が良い。また、ジボランまたはトリメチルボロンを用いてドーピングガスの化学吸着をさせる場合、ジボランガスまたはトリメチルボロンガス自体のドーパント濃度、供給時間、処理時の基板加熱温度、供給時のチャンバ内圧力を調整することで、一回当りのドーピングガス供給によってなるp型化に寄与する真性半導体膜表面のボロン密度を1×1014/cm2以下とすることができ、ボロン同士の重合反応による電気抵抗の増加を抑制することができる。
上記の製膜パラメータを変化させることでボロン同士の重合反応が起こるが、これは、i型半導体膜の最表面に対するドーピングガス供給量と密接な関係があると考えられる。ドーパント濃度、供給時間、チャンバ内圧力が過度な状態にあるとき、すなわち、ドーパントの供給量が過大であると、i型半導体膜の最表面に存在する未結合手を持つシリコンと結合した後、その表面において更に、ボロン同士の重合反応が始まると考えられるからである。しかし、p型化に寄与する真性半導体膜表面のボロン密度が1×109/cm2以上でなければ、p型化が不十分となり、光電変換装置のp層として機能しないため、ボロン密度が上記範囲内となるように、ドーパントガスの供給量を調整するよう、プロセスを制御すればよい。
ここで、化学吸着工程における基板加熱温度は、p型化しようとするi型半導体膜の製膜温度である100〜200℃とすると、プロセスフローを通して温度を変更することなく、ガスの切り替えのみで、簡易に実施できる上、ドーピングガスの熱分解も十分可能となる。基板温度を一定にすることで、温度制御に要する時間を大幅に短縮することができ、基本的に、全製膜工程を同一温度でガスの切り替えのみで実現可能となる。また、上記製膜温度を50℃未満とすると、ドーピングガスの熱分解効率が低下し、p型化に寄与する真性半導体膜のボロン密度が著しく低下し、光電変換装置のp層として機能しない。一方、上記製膜温度を250℃よりも高温にすると、下地の層または基板最表面での変質、例えば水素結合の乖離、すなわち欠陥が生じ、セル変換効率を著しく低下させる。以上の理由から、上記製膜温度を50℃以上、250℃以下となるようにプロセスを制御すればよい。
p型化に寄与する真性半導体膜でボロンを効率的に活性化させるため、ここで言うp型化に寄与する真性半導体膜は、水素化真性半導体とすべきである。ここで、水素化真性半導体は、水素含有量が2at%以上、一般的には10〜20at%程度であり、水素化していない真性半導体膜は、水素含有量が1at%以下程度と非常に少ない。この水素含有量は膜中の水素結合量と比例するが、本実施の形態のプロセスを適用すると、その水素結合部分においてボロンが置換する、もしくは、未結合手にボロンが結合を形成する。そのため、水素化真性半導体は水素化していない真性半導体に比べて水素含有量も未結合手も多く、本発明のプロセスを適用したときにボロンの活性度が大きい。ただし、水素含有量が多くなりすぎると、電気伝導に関与する電荷の易動度が低下して光電変換装置のp層として機能しなくなる。上記事由を考慮して、水素化真性半導体の膜中水素密度としては、2at%以上、30at%以下とすればよい。なお、以上のことから、p型化に寄与する真性半導体膜の形成方法としては、比較的低温下で成膜可能なPECVD法、触媒線CVD法が望ましく、高温工程を必要とする、熱CVD法は不適である。
なお、本実施の形態の方法でn型単結晶シリコン基板1上に形成したp型アモルファスシリコン層4を用いてヘテロ接合型光電変換セルを形成した基板10を作製した場合、BF-STEMおよびHAADF-STEM評価により、p型半導体層の下層の構造乱れ、および、膜の緻密性を観察、および、3次元アトムプローブ法によるテクスチャー構造の一斜面上におけるボロン元素のデプスプロファイリングをすることで実施の有無を判別できる。
このようにしてヘテロ接合、及び、pn、nn+接合を形成した後、スパッタ法や蒸着法等により、ヘテロ接合型光電変換セルを形成した基板10の表裏面に透光性導電膜(TCO)として、酸化インジウム錫や酸化インジウムを形成する。ここでは、デポアップ方式や、マスクを用いた製膜方法を用い、基板側面に導電膜が形成されないようにし、p層とn層との間の絶縁分離をはかる。
そして最後に、集電電極を形成する。表面の集電電極8として、基板10の表面10Sに表面透光性導電膜5上にスパッタ法や蒸着法あるいはスクリーン印刷法等によりアルミニウムや銀等のパターンを形成する。また、裏面の集電電極9として、スパッタ法や蒸着法あるいは印刷法等により、裏面透光性導電膜6上にアルミニウムや銀等を形成する。このようにして図5に示す光電変換装置100が形成される。7は裏面反射膜である。この裏面反射膜7は基板10の裏面10Rに設けられ、n型単結晶シリコン基板1の裏面10Rに到達した光を反射する。
具体的には、p型アモルファスシリコン層4上に電極ペーストである銀ペーストをスクリーン印刷し、乾燥させる。一方裏面側にも、電極ペーストであるアルミニウムペーストをスクリーン印刷し、例えば200℃程度で乾燥させる当該印刷・乾燥処理を施す。
なお、透光性導電膜としては、酸化インジウム錫(ITO:Indium Tin Oxide)の他、酸化亜鉛(ZnO)、酸化錫(SnO)および酸化ジルコニウム(ZrO)等の結晶性金属酸化物を主成分とする透光性の導電性酸化膜や、これらの透光性の導電性酸化膜にアルミニウム(Al)を添加した膜等の透光性の膜によって構成される。また、透光性電極層は、ドーパントとしてアルミニウム(Al)、ガリウム(Ga)、インジウム(In)、ホウ素(B)、イットリウム(Y)、シリコン(Si)、ジルコニウム(Zr)、チタン(Ti)から選択した少なくとも1種類以上の元素を用いたZnO膜、ITO膜、SnO膜、またはこれらを積層して形成した透光性導電膜であってもよく、透光性を有する導電膜であればよい。
以上説明してきたように、本実施の形態の光電変換装置によれば、下層(i型半導体層、基板等)へのドーパントの侵入、および、下層劣化の抑制が可能となるため、コストの高騰を招くことなく開放端電圧、フィルファクター、および、光電変換効率の向上をはかることができる。
本実施の形態において、i型半導体膜をシリコンベースの材料とする場合、アモルファス層、あるいは結晶系薄膜のいずれをも選択することができる。アモルファス層を用いた場合にはパッシベーション特性を強化することができる。一方、結晶系薄膜を用いた場合には光透過性を強化することができる。
また、このi型半導体膜の製膜温度は、アモルファスシリコン膜、または、微結晶シリコン膜であれば、一般によく知られるように、100〜200℃程度とすることで膜中水素量を低減させる、または、結晶性を高めることができ、良質なシリコン膜が得られるため、この範囲で製膜するのが望ましい。製膜温度が100℃以下の低温となると、欠陥が多くなり、その結果、膜中水素量が増大する。いいかえると、製膜温度が低いとアモルファスシリコン膜中の結合ネットワーク中に水素が過剰となり、疎な膜、即ち、欠陥を多く含む膜が形成される。
さらにまた、製膜方法としては、プラズマCVD法が望ましいが、プラズマCVD法に限定されることなく、触媒線CVD法、フォトCVD法、スパッタ法、蒸着法、液体塗布法など、適宜変更可能である。
<実施例1>
次に同光電変換装置の実施例について説明する。ミラー研磨を施したn型単結晶シリコン基板1を用いて、ミラー面へ下記の条件でi型アモルファスシリコン層、p型アモルファスシリコン層の順に堆積させて、非製膜面からSIMS評価を行った。その結果を図6に示す。A1は本実施の形態1の光電変換装置におけるボロンB濃度を示す曲線である。R1は従来例の光電変換装置におけるボロンB濃度を示す曲線である。A2は本実施の形態1の光電変換装置における水素の二次イオン強度を示す曲線である。R2は従来例の光電変換装置における水素の二次イオン強度を示す曲線である。A3は本実施の形態1の光電変換装置におけるシリコン濃度を示す曲線である。R3は従来例の光電変換装置におけるシリコン濃度を示す曲線である。A4は本実施の形態1の光電変換装置におけるインジウム濃度を示す曲線である。R4は従来例の光電変換装置におけるインジウム濃度を示す曲線である。
i型アモルファスシリコン層の形成条件は、RFパワー密度を32mW/cm2、製膜温度を165℃、製膜圧力を150Pa、電極間距離を15mm、シランガス流量を10sccm、水素ガス流量を100sccmとした。
p型アモルファスシリコン層の形成条件は、i型アモルファスシリコン膜の形成工程と、ジボランガスを化学吸着させるp型化工程とに分けて説明する。まず、i型アモルファスシリコン膜の形成条件は、RFパワー密度を32mW/cm2、製膜温度を165℃、製膜圧力を300Pa、電極間距離を15mm、シランガス流量を10sccm、水素ガス流量を100sccmとした。次に、ジボランガスを化学吸着させるp型化条件は、基板温度を165℃、プロセス圧力を150Pa、電極間距離を15mm、ジボランガス流量を0.3sccm、キャリアガスの役割を担う水素ガスの流量を50sccmとした。
<実施例2>
また、上記実施例1のpn接合の形成された、n型単結晶シリコン基板1を用い、結晶シリコンとアモルファスシリコンのヘテロ接合を有する光電変換装置100を、図5に示すように、p型アモルファスシリコン層以外は実施の形態1に記載の方法と同様に形成する。ここでは、表面透光性導電膜5及び裏面透光性導電膜6として、酸化インジウム錫層を形成し、表面及び裏面の集電電極8、9として、銀層およびアルミニウム層を形成する。そしてさらに基板10の裏面10Rには裏面反射膜7を形成した。
このようにして形成された光電変換装置に対し、電気特性を評価した。
<比較例1>
p型アモルファスシリコン層の形成条件以外は、実施例1と同様にサンプルを作製し、同様の評価を実施した。p型アモルファスシリコン層の形成条件は、RFパワー密度を32mW/cm2、製膜温度を165℃、圧力を150Pa、電極間距離を15mm、シランガス流量を10sccm、水素ガス流量を100sccm、ジボランガス流量を0.1sccmとした。
<比較例2>
p型アモルファスシリコン層の形成条件以外は、実施例2と同様にして光電変換装置を作製し、同様に電気特性を評価した。なお、p型アモルファスシリコン層の形成条件は、比較例1と同様とした。
まずは、実施例1と比較例1の評価結果を示す。図6における本実施の形態1の光電変換装置におけるボロンB濃度を示す曲線A1と同比較例の曲線R1との比較から、従来のp型アモルファスシリコン層の形成方法である比較例では、i型アモルファスシリコン層へのボロンの拡散が実施例に比べて深く、拡散量も多いことが明確である。また、p型アモルファスシリコン層(半導体層)の下層に侵入する不純物量が侵入長1nm以内でp型アモルファスシリコン層中の不純物量の1/10以下となっている。ここで本実施の形態1の光電変換装置における水素の二次イオン強度を示す曲線A2および、同従来例の光電変換装置における水素の二次イオン強度を示す曲線R2とは、水素イオン濃度レベルにより、アモルファスシリコン層の特定に用いられる。また本実施の形態1の光電変換装置におけるシリコン濃度を示す曲線A3および、同従来例の光電変換装置におけるシリコン濃度を示す曲線R3とは、シリコン濃度レベルにより、TCOとの界面の特定に用いられる。また本実施の形態1の光電変換装置におけるIn濃度を示す曲線A4および、同従来例の光電変換装置におけるIn濃度を示す曲線R4とは、In濃度レベルにより、TCO中のIn濃度を検出することによりTCOとの界面の特定に用いられる。
次に、実施例2と比較例2の評価結果を示す。表1には実施例2と比較例2で挙げた光電変換装置の短絡電流密度Jsc、開放端電圧Voc、フィルファクターFF、変換効率Effを、比較例2で規格化した値を記載している。ここで、実施例2では、Voc、および、FFが向上していることによってEffが向上している。これは、p型アモルファスシリコン膜の下層にあたる、i型アモルファスシリコン膜、n型単結晶シリコン基板へのボロンイオンなどの注入が抑制され、欠陥の生成が抑制されたことにより、その部分での少数キャリア再結合が抑制された効果を示すものである。
Figure 2013153695
なお、前記実施の形態では、n型単結晶シリコン基板に適用した場合について説明したが、この方法及び装置は、p型単結晶シリコン基板はいうまでもなく、多結晶シリコン、シリコンゲルマニウムなど、結晶系シリコン基板をはじめとする結晶系半導体基板を用いた光電変換装置に適用可能である。
また、前記実施の形態では、第2導電型の半導体層としてアモルファスシリコン層に適用した場合について説明したが、アモルファスシリコン、微結晶シリコンあるいはアモルファスシリコン合金、微結晶シリコン合金などのアモルファスあるいは微結晶半導体薄膜への適用が可能である。さらにまた、アモルファス薄膜、微結晶薄膜に混じってわずかに結晶性薄膜が形成されている場合もある。
以上のように、本発明にかかる光電変換装置は、低温形成が可能で、高効率の光電変換装置の形成に有用であり、特に、薄型の光電変換装置の形成に適している。
1 n型単結晶シリコン基板、2 i型アモルファスシリコン層、4i(4ai,4bi) i型アモルファスシリコン層、4(4a,4b,4c,4d) p型アモルファスシリコン層、5 表面透光性導電膜、6 裏面透光性導電膜、7 裏面反射膜、8 表面の集電電極、9 裏面の集電電極、10 基板、10S 表面、10R 裏面、100 光電変換装置、P ガスプラズマ、DG ドーピングガス。
上述した課題を解決し、目的を達成するために、本発明は、第1導電型の半導体領域を有する基板上に第2導電型の半導体層を形成する工程を含み、pn接合を形成して、光電変換装置を製造する方法であって、半導体層を形成する工程が、真性半導体層を形成する工程と、真性半導体層の表面にドーパントが化学吸着するように、前記ドーパントを含むドーピングガスを供給し、前記真性半導体層をドーピングして、第2導電型の半導体層を形成するドーピング工程とを含み、真性半導体層を形成する工程および、ドーピング工程は、基板温度が50℃以上、250℃以下で実行されることを特徴とする。

Claims (15)

  1. 第1導電型の半導体領域を有する基板上に第2導電型の半導体層を形成する工程を含み、pn接合を形成して、光電変換装置を製造する方法であって、
    前記第2導電型の半導体層を形成する工程が、
    真性半導体層を形成する工程と、
    前記真性半導体層の表面にドーパントが化学吸着するように、前記ドーパントを含むドーピングガスを供給し、前記真性半導体層をドーピングして、前記第2導電型の半導体層を形成するドーピング工程とを含むことを、
    特徴とする光電変換装置の製造方法。
  2. 前記真性半導体層を形成する工程は、
    アモルファスまたは微結晶の真性半導体層を形成する工程であることを、
    特徴とする請求項1に記載の光電変換装置の製造方法。
  3. 前記真性半導体層を形成する工程は、
    水素化されたアモルファスまたは微結晶の真性半導体層を形成する工程であることを、
    特徴とする請求項1に記載の光電変換装置の製造方法。
  4. 前記第2導電型の半導体層を形成する工程は、
    前記真性半導体層を形成する工程と、
    前記ドーピング工程とを交互に複数回繰り返し実行するように構成されたことを、
    特徴とする請求項1から3のいずれか1項に記載の光電変換装置の製造方法。
  5. 前記真性半導体層を形成する工程は、プラズマCVD法による製膜工程であり、
    一回当りに製膜される真性半導体膜の膜厚が2nm以下であることを、
    特徴とする請求項1〜4のいずれか1項に記載の光電変換装置の製造方法。
  6. 前記ドーピング工程は、ドーピングガスとしてジボランまたは、トリメチルボロンを用いる工程であることを、
    特徴とする請求項1〜5のいずれか1項に記載の光電変換装置の製造方法。
  7. 前記ドーピング工程は、
    前記真性半導体膜表面のボロン密度が1×1014/cm2以下となるように、ドーピングガスを化学吸着させる工程であることを、
    特徴とする請求項6に記載の光電変換装置の製造方法。
  8. 前記真性半導体層を形成する工程と、前記ドーピング工程とは、同一の基板温度で実行されることを、
    特徴とする請求項1〜7のいずれか1項に記載の光電変換装置の製造方法。
  9. 前記真性半導体層を形成する工程および、前記ドーピング工程は、基板温度が50℃以上、250℃以下で実行されることを、
    特徴とする請求項1〜8のいずれか1項に記載の光電変換装置の製造方法。
  10. 前記真性半導体層を形成する工程および、前記ドーピング工程は、基板温度が100℃以上、200℃以下で実行されることを、
    特徴とする請求項9に記載の光電変換装置の製造方法。
  11. 前記水素化真性半導体層は、2at%以上、30at%以下の水素を含有する真性半導体層であることを、
    特徴とする請求項1〜10のいずれか1項に記載の光電変換装置の製造方法。
  12. 前記基板が第1導電型の結晶系シリコン基板であり、
    前記第2導電型の半導体層を形成する工程に先立ち、
    前記結晶系シリコン基板上に第1の真性半導体層を形成する工程を含み、
    前記第2導電型の半導体層を形成する工程が、
    前記第1の真性半導体層上に第2の真性半導体層を形成する工程と、
    前記第2の真性半導体層に対し、第2導電型のドーパントをドーピングする工程とを含み、
    第1導電型−真性−第2導電型半導体層の積層構造体からなる光電変換部を形成することを、
    特徴とする請求項1に記載の光電変換装置の製造方法。
  13. 請求項1〜12のいずれか1項に記載の光電変換装置の製造方法で形成された光電変換装置であって、
    前記第2導電型の半導体層の下層に侵入する不純物量が侵入長1nm以内で前記半導体層中の不純物量の1/10以下であることを、
    特徴とする光電変換装置。
  14. 請求項13に記載の光電変換装置であって、
    前記結晶系シリコン基板が単結晶または多結晶シリコン基板であり、
    前記第2導電型半導体層が、アモルファスシリコン半導体層またはアモルファスシリコン合金半導体層であることを、
    特徴とする光電変換装置。
  15. 請求項13または14に記載の光電変換装置であって、
    前記第2導電型半導体層の膜中水素濃度が2at%以上、30at%以下であることを、
    特徴とする光電変換装置。
JP2014510016A 2012-04-09 2012-11-13 光電変換装置の製造方法および光電変換装置 Pending JPWO2013153695A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014510016A JPWO2013153695A1 (ja) 2012-04-09 2012-11-13 光電変換装置の製造方法および光電変換装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012088518 2012-04-09
JP2012088518 2012-04-09
JP2014510016A JPWO2013153695A1 (ja) 2012-04-09 2012-11-13 光電変換装置の製造方法および光電変換装置

Publications (1)

Publication Number Publication Date
JPWO2013153695A1 true JPWO2013153695A1 (ja) 2015-12-17

Family

ID=49327294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014510016A Pending JPWO2013153695A1 (ja) 2012-04-09 2012-11-13 光電変換装置の製造方法および光電変換装置

Country Status (2)

Country Link
JP (1) JPWO2013153695A1 (ja)
WO (1) WO2013153695A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173423A (ja) * 1989-12-01 1991-07-26 Seiko Instr Inc Pn接合素子の製造方法
JP2010520638A (ja) * 2007-03-06 2010-06-10 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 原子層堆積の技術

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173423A (ja) * 1989-12-01 1991-07-26 Seiko Instr Inc Pn接合素子の製造方法
JP2010520638A (ja) * 2007-03-06 2010-06-10 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 原子層堆積の技術

Also Published As

Publication number Publication date
WO2013153695A1 (ja) 2013-10-17

Similar Documents

Publication Publication Date Title
JP5546616B2 (ja) トンネル酸化物を有する後面接合太陽電池
JP4070483B2 (ja) 光起電力装置並びにその製造方法
US8872020B2 (en) Heterojunction solar cell based on epitaxial crystalline-silicon thin film on metallurgical silicon substrate design
US20140283902A1 (en) Back junction solar cell with tunnel oxide
US9214576B2 (en) Transparent conducting oxide for photovoltaic devices
CN110707159A (zh) 一种正背面全面积接触钝化的p型晶硅太阳电池及其制备方法
WO2012020682A1 (ja) 結晶シリコン系太陽電池
JP2008021993A (ja) 全背面接点構成を含む光起電力デバイス及び関連する方法
JP5058184B2 (ja) 光起電力装置の製造方法
US8283559B2 (en) Silicon-based dielectric stack passivation of Si-epitaxial thin-film solar cells
US20110068367A1 (en) Double-sided heterojunction solar cell based on thin epitaxial silicon
US10084099B2 (en) Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
WO2022142343A1 (zh) 太阳能电池及其制备方法
TW201403852A (zh) 對於光致劣化具有改良抗性之矽基太陽能電池
CN218788382U (zh) 一种高效异质结太阳能电池
JP3702240B2 (ja) 半導体素子及びその製造方法
JPWO2014148499A1 (ja) 光発電素子
JP6109107B2 (ja) 太陽電池およびその製造方法
TWI390755B (zh) 太陽能電池的製造方法
Raval et al. Industrial silicon solar cells
WO2024060933A1 (zh) 太阳电池及其制备方法
CN106887483A (zh) 硅基异质接面太阳能电池及其制备方法
JP2014072416A (ja) 太陽電池およびその製造方法、太陽電池モジュール
JP5975841B2 (ja) 光起電力素子の製造方法及び光起電力素子
WO2013153695A1 (ja) 光電変換装置の製造方法および光電変換装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150825