JP2009010383A - 亜鉛酸化物半導体およびこれを製造するための方法 - Google Patents

亜鉛酸化物半導体およびこれを製造するための方法 Download PDF

Info

Publication number
JP2009010383A
JP2009010383A JP2008167336A JP2008167336A JP2009010383A JP 2009010383 A JP2009010383 A JP 2009010383A JP 2008167336 A JP2008167336 A JP 2008167336A JP 2008167336 A JP2008167336 A JP 2008167336A JP 2009010383 A JP2009010383 A JP 2009010383A
Authority
JP
Japan
Prior art keywords
zinc oxide
thin film
oxide thin
metal catalyst
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008167336A
Other languages
English (en)
Inventor
Seong Ju Park
スンジュ、パク
Min Suk Oh
ミンソク、オ
Dae Kyu Hwang
デギュ、ファン
Min Ki Kwon
ミンギ、クォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gwangju Institute of Science and Technology
Original Assignee
Gwangju Institute of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gwangju Institute of Science and Technology filed Critical Gwangju Institute of Science and Technology
Publication of JP2009010383A publication Critical patent/JP2009010383A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/903—Catalyst aided deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

【課題】亜鉛酸化物半導体を形成するための方法、およびこれによって製造される亜鉛酸化物半導体を提供する。
【解決手段】ｎ型半導体の電気的特性を有する亜鉛酸化物薄膜上に金属触媒層を導入し、これを熱処理してｐ型半導体の電気的特性を有する亜鉛酸化物薄膜に改質する。熱処理過程により、亜鉛酸化物薄膜内に存在する水素原子は、金属触媒によって除去される。したがって、金属触媒および熱処理によって薄膜内の水素原子が除去され、キャリアである正孔の濃度は増加する。すなわち、ｎ型の亜鉛酸化物薄膜は、高濃度のｐ型亜鉛酸化物半導体に改質されるのである。
【選択図】図１

Description

本発明は、亜鉛酸化物半導体に関し、より詳しくは、ｐ型の亜鉛酸化物半導体を製造する方法、およびこれによって製造されたｐ型亜鉛酸化物半導体に関する。
亜鉛酸化物半導体は、II−VI族半導体であって、六方晶系ウルツ鉱（Ｗｕｒｚｉｔｅ）構造を有する。これは、発光素子として現在使用中であるＧａＮ系列と類似した構造を有しており、光源として国内外で多くの研究が進められている。
特に、亜鉛酸化物半導体は、常温での光学的バンドギヤップが３．３７ｅＶであって、近赤外線領域の光源として活用が可能であり、これは、青色発光素子を用いた白色発光ダイオードの光源として活用が可能であるという利点を有する。また、常温でのエキシトン結合エネルギーがＧａＮに比べて高く、エキシトンを用いた光素子分野に活用される場合には高い光学利得を期待することができる。この他にも、優れた伝導性と透明性によって、透明電極、音声アコースティック波長素子（Ｓｏｕｎｄ Ａｃｏｕｓｔｉｃ Ｗａｖｅ Ｄｅｖｉｃｅ）、バリスタ素子（Ｖａｒｉｓｔｏｒ Ｄｅｖｉｃｅ）など多くの光電素子に応用されている。
しかしながら、亜鉛酸化物半導体は、実際の薄膜形成工程において化学量論的に蒸着がなされず、亜鉛の過剰や酸素の不足に起因して、タイプの半導体特性を自然に有するようになる。ｎ型亜鉛酸化物半導体の製造に関する研究は、現在に至るまで多くの発展を遂げているが、光素子または光電素子に必須的なｐ型亜鉛酸化物半導体の製造は完全に成功できずにいる。
光素子の場合には、必ず正孔と電子が結合しながら励起されたエネルギーに相応して光を発散するようになる。また、ｐ型薄膜トランジスタの場合には、チャンネルの形成が正孔によってなされなければならないため、良質のｐ型亜鉛酸化物半導体の製造なしでは上述した電子素子を製造することができない。
このようなｐ型亜鉛酸化物半導体薄膜の製作が困難である理由は、正孔をｔｏｉｄ形成させる１族と５族元素の溶解度が亜鉛酸化物内部で極めて低いためである。また、薄膜成長中に混入する水素がドーパント−Ｈ（水素）または○（酸素）−Ｈ（水素）複合体を形成して薄膜内部に電子を供与するため正孔を補償する。したがって、薄膜内部に正孔を形成し難いという問題が発生する。
［Ｃ．Ｇ Ｖａｎ ｄｅ Ｗａｌｌｅ ｅｔ ａｌ，Ｎａｔｕｒｅ ４２３，６２６（２００３）］。
最近まで様々な研究グループから報告されたｐ型亜鉛酸化物半導体薄膜の製造方法は、次の通りである。
日本のＹａｍａｍｏｔｏグループ［Ｔ.Ｙａｍａｍｏｔｏ ｅｔ ａｌ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｐａｒｔ２ ３８，Ｌ１６６（１９９９）］では、５族元素であるＮと３族元素であるＧａまたはＡ１などを同時にドーピングする方法でｐ型亜鉛酸化物半導体を製作できるということを理論的に提示した。
また、Ｍ．Ｊｏｓｅｐｈグループ［Ｍ．Ｊｏｓｅｐｈ ｅｔ ａｌ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｐａｒｔ２ ３８，Ｌ１２０５（１９９９）］では、３族元素であるＧａと５族元素であるＮを活用して、４×１０１９／ｃｍ３のキャリア濃度を有するｐ型亜鉛酸化物半導体薄膜を製造した。しかし、このようなドーピング方法は、再現性が極めて低下する短所を有していると報告されており、安定的かつ信頼性のあるｐ型亜鉛酸化物半導体製造方法としては認められずにいる。
他の方法として、Ｔ．Ａｏｋｉグループ［Ｔ．Ａｏｋｉ ｅｔ ａｌ．Ａｐｐｌ Ｐｈｙｓ．Ｌｅｔｔ．７６，３２５７（２０００）］では、Ｚｎ３Ｐ２という物質を電子ビームを用いて蒸着させた後にレーザを用いて熱処理することでｐ型の亜鉛酸化物半導体を製造したが、電気的特性を評価するホール効果を用いた測定では失敗したと報告されている。
さらに他の方法として、Ｙ．Ｒ．Ｒｙｕグループ［Ｙ．Ｒ．Ｒｙｕ ｅｔ ａｌ，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ２１６，３３０（２０００）］では、５族元素のヒ素（Ａｓ）をドーピングしたｐ型亜鉛酸化物薄膜の製造を報告し、最近になって最適なドーパントとして見なされた窒素をドーピングするｐ型亜鉛酸化物半導体薄膜の製造も報告された［Ｄ．Ｃ．Ｌｏｏｋ，Ａｐｐｌ．Ｐｈｙｓ，Ｌｅｔｔ，８１，１８３０（２００２）］。しかし、時間の経過に伴って、ｐ型半導体の電気的特性を有する半導体薄膜が再び、型または絶縁体の電気的特性を有する半導体薄膜に変化すると報告されるなど、安定性が大きく低下するものと知られている。
また、Ｋ．Ｋ．Ｋｉｍグループ［Ｋ．Ｋ．Ｋｉｍ ｅｔ ａｌ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８３，６３（２００３）］では、リン（Ｐ２Ｏ５）をドーピングした後に窒素の雰囲気で８００℃以上の高温に急速熱処理することでｐ型亜鉛酸化物半導体薄膜を製造することを報告した。しかし、８００℃以上の高温急速熱処理過程によってｐ型亜鉛酸化物薄膜の表面に酸素空孔が生成され、これによって表面破壊現象が発生する場合がある。
また、日本国特許公開第２０００−２４４０１４号公報では、金属を用いて発光層下部にバッファ層を形成する技術が開示されている。日本国特許公開第２００２−１６０８８号公報では、４５０℃以上でアニーリングを実行し、アニーリングによってｐ型不純物を活性化する技術が開示されている。また、韓国公開特許第２００２−７７５５７号公報では、ｐ型ドーパントを活性化するために急速熱処理工程を用いる技術を開示しており、韓国公開特許第２００７−２２９９１号公報では、ｐ型ドーパントとして銅を用いてこれを熱処理する技術が開示されている。
しかしながら、前記のような公報によって開示される技術は、高濃度のｐ型亜鉛酸化物薄膜を製造するには一定の限界がある。すなわち、薄膜内部の欠陥を一部分だけ治癒することができる程度であり、ドーパントを完全に活性化して高濃度のｐ型半導体の電気的特性を取得するには限界がある技術である。
前記のような問題点を解決するために、本発明は、ｐ型の亜鉛酸化物半導体を製造する方法を提供することを第１目的とする。また、本発明は、前記第１目的によって得られる型亜鉛酸化物半導体を提供することを第２目的とする。
前記第１目的を達成するための本発明は、基板上に１族元素または５族元素が含まれた亜鉛酸化物薄膜を形成する段階；前記亜鉛酸化物薄膜上に金属触媒層を形成する段階；および前記金属触媒層が形成された基板を熱処理し、前記亜鉛酸化物薄膜をｐ型半導体の電気的特性を有する亜鉛酸化物半導体に転換させる段階を含むｐ型亜鉛酸化物半導体の形成方法を提供する。
前記第２目的を達成するための本発明は、基板上に１族元素または５族元素が含まれた亜鉛酸化物薄膜を形成する段階；前記亜鉛酸化物薄膜上に金属触媒層を形成する段階；および前記金属触媒層が形成された基板を熱処理する段階を用い、前記亜鉛酸化物薄膜内に存在する水素原子を除去し、ｎ型の前記亜鉛酸化物薄膜がｐ型半導体の電気的特性を有するように改質された亜鉛酸化物半導体を提供する。
また、本発明は、多様な変更を加えることができ、様々な形態を有することができるため、特定の実施形態を図面に例示して本文に詳細に説明しようとする。しかし、これは、本発明を特定の開示形態に対して限定しようとするものではなく、本発明の思想および技術範囲に含まれるすべての変更、均等物ないし代替物を含むものとして理解されなければならない。各図面を説明しながら、類似した参照符号を類似した構成要素に対して用いた。
ある構成要素が他の構成要素の「上部」にある、或いは「下部」にあると言及されたときには、その他の構成要素に直接的に形成されている場合もあるが、中間に他の構成要素が存在する場合もあると理解されなければならない。
本願で用いた用語は、単に特定の実施形態を説明するために用いられたものであり、本発明を限定しようとする意図はない。単数の表現は、文脈上で明白に相違して意味していない限り、複数の表現を含む。本出願において「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定しようとするものであり、１つまたはそれ以上の他の特徴、数字、ステップ、動作、構成要素、部分品、またはこれらを組み合わせたものなどの存在または付加の可能性をあらかじめ排除しないものであると理解されなければならない。
別途に定義されない限り、技術的あるいは科学的な用語を含んでここで用いられるすべての用語は、本発明が属する技術分野において通常の知識を有する当業者にとって一般的に理解されるものと同じ意味を有している。一般的に用いられる辞書に定義されているものと同じ用語は、関連技術の文脈上で有する意味と一致する意味を有するものと解釈されなければならず、本出願で明白に定義しない限り、理想的あるいは過度に形式的な意味として解釈されない。
前記のような本発明によれば、ｎ型半導体の電気的特性または絶縁体の電気的特性を有する亜鉛酸化物薄膜は、金属触媒層および熱処理によってｐ型半導体の電気的特性を有する亜鉛酸化物薄膜に容易に転換される。したがって、光素子および電子素子に必須的な正孔の生成および供給が可能となり、発光ダイオード、レーザダイオード、およびｐ型透明薄膜トランジスタなどの光素子および電子素子の開発が可能となる。
以下、添付の図面を参照しながら、本発明の好ましい実施形態についてより詳細に説明する。
＜実施例＞
図１は、本発明の好ましい実施形態によってｐ型亜鉛酸化物半導体薄膜を製造する方法を説明するためのフローチャートである。
図２は、本発明の好ましい実施形態に係るｐ型亜鉛酸化物半導体を示した断面図である。
図１および図２を参照すれば、基板１００を反応チヤンバに投入する（Ｓ１００）。基板１００としては、シリコン基板、サファイア基板、亜鉛酸化物基板、可僥性高分子基板、ガラス基板、または透明導電性酸化物が蒸着されたガラス基板であり得る。
次に、１族または５族元素が添加された酸化亜鉛物薄膜１２０を形成する（Ｓ２００）。前記酸化亜鉛物薄膜１２０は、１族元素、５族元素、または５族元素の酸化物をドーパントとして用いて形成する。例えば、前記酸化亜鉛物薄膜１２０は、酸化リン（Ｐ２Ｏ５）が０．００１％〜４０％の比重で添加された固相の酸化亜鉛をターゲットとして、ＲＦおよび直流マグネトロンスパッタリングで形成されたり、パルスレーザ蒸着法で形成されることができる。また、プラズマ状態のソースを用いて元素の酸化物と亜鉛酸化物の反応性を向上させることができるため、形成された亜鉛酸化物薄膜１２０に５族元素またはその酸化物の注入量を増加させることができ、ドーピング効果を向上させることができる。
次に、ドーパントが含有された亜鉛酸化物薄膜１２０上に金属触媒層１４０を形成する（Ｓ３００）。前記金属触媒層１４０は、Ｎｉ、Ａｕ、Ｐｔ、Ｐｂ、Ｍｇ、Ｃｕ、Ｚｎ、Ａｇ、Ｓｃ、ＣＯ、Ｒｈ、Ｌｉ、Ｂｅ、Ｃａ、Ｒｕ、Ｔｉ、Ｔａ、Ｎａ、Ｌａ元素のうちから選択される少なくともいずれか１つまたはこれらの合金で構成される。また、前記金属触媒層１４０は、多層で構成されることができる。
前記金属触媒層１４０の厚さは、０．１ｎｍ〜１０００ｎｍで形成されることが好ましい。
また、前記金属触媒層１４０は、電子ビーム蒸着器（ｅ−ｂｅａｍ ｅｖａｐｏｒａｔｏｒ）、熱蒸着器（ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｏｒ）、スパッタリング蒸着器、またはパルスレーザ蒸着器で形成されることが好ましい。
次に、金属触媒層１４０が形成された基板１００に熱処理を行って水素原子を亜鉛酸化物薄膜１２０から除去し、ドーパントを活性化させる（Ｓ４００）。前記基板１００に対する熱処理は、亜鉛酸化物薄膜１２０を形成するためのチャンバにおいてその場（ｉｎ ｓｉｔｕ）で進めることもでき、別途のチャンバで進めることもできる。熱処理によって亜鉛酸化物薄膜１２０に添加された１族元素または５族元素は活性化され、Ｐ型ドーパントとして作用する。特に、亜鉛酸化物薄膜１２０上に形成された金属触媒層１４０は、薄膜成長中に混入し得る水素によって形成されたドーパント−Ｈ、Ｏ−Ｈ複合体が効果的に解離されるようにする。したがって、１族元素または５族元素は容易に活性化される。前記熱処理は、窒素、酸素、空気、および不活性気体のうちの少なくとも１つを含む気体雰囲気のチャンバ内で進められることが好ましい。
また、チヤンバ内の温度は、５０℃〜１５００℃で１秒〜３０分間維持し、亜鉛酸化物薄膜１２０と金属触媒層１４０が順次に形成された基板１００に対して熱処理が実行されるようにする。
図３は、金属触媒層を用いた場合に、熱処理温度によって亜鉛酸化物薄膜における水素濃度の変化を示したグラフである。図３を参照すれば、まず、酸化リン（Ｐ２Ｏ５）が０．０１％の比重で含有された酸化亜鉛化合物ターゲットを用い、ＲＦマグネトロンスパッタリング法で５００℃の薄膜成長温度でサファイア基板上にリンまたは酸化リンがドーピングされた亜鉛酸化物薄膜を形成する。
次に、亜鉛酸化物薄膜が形成された基板を反応チャンバに投入し、亜鉛酸化物薄膜上に１０ｎｍの厚さのＮｉ触媒金属層を電子ビーム蒸着器で形成させる。
上述した方法で形成されたｐ型亜鉛酸化物薄膜の活性化のために、チャンバ内の圧域を７×１０−７ Ｔｏｒｒの真空度で維持し、常温から８００℃までの温度変化によって亜鉛酸化物薄膜の水素濃度を測定した。
また、同一の条件でリンまたは酸化リンがドーピングされた亜鉛酸化物薄膜を形成し、Ｎｉ触媒金属層を導入しない半導体薄膜を形成し、同一の真空度と同一の温度範囲で熱処理を行って亜鉛酸化物薄膜の水素濃度を測定した。
前記図３において、Ｎｉ金属触媒層が導入された場合に、亜鉛酸化物薄膜は、３００℃〜４００℃で水素濃度が著しく減少することを知ることができる。これにより、金属触媒層が導入されて熱処理が行われる場合に、亜鉛酸化物薄膜の水素濃度が急激に減少することを知ることができる。
図４は、温度を変化させて熱処理を行う場合に、亜鉛酸化物薄膜内部に搬送子がどれくらい存在するかを示したグラフである。図４を参照すれば、まず、リンまたは酸化リンがドーピングされた亜鉛酸化物薄膜を形成した後に、常温から５００℃まで熱処理を行う。３００℃未満の温度では、金属触媒層の導入の可否とは関係なく水素が十分に外部に拡散されず、キャリアである正孔の濃度が極めて低いことを知ることができる。これは、内部に存在する水素によって正孔の発生が微小に起こり、電気的特性を評価するホール効果を十分に誘発できないためであると推測される。したがって、３００℃未満の熱処理では、ドーピングされた亜鉛酸化物薄膜が実質的に絶縁体に近い特性を示す。
また、リンまたは酸化リンがドーピングされた亜鉛酸化物薄膜を形成した後に、金属触媒層を形成せずに熱処理を行った場合には、熱処理温度とは関係なく、５００℃までは実質的な絶縁体の特性を示すことを知ることができる。
しかし、リンまたは酸化リンがドーピングされた亜鉛酸化物薄膜を形成した後に、Ｎｉからなる金属触媒層を形成した場合には、熱処理温度が３００℃において正孔濃度が２．５７×１０１４／ｃｍ３としてｐ型半導体の電気的特性を示す。また、熱処理温度が５００℃である場合には、正孔の濃度が７．６１×１０１５／ｃｍ３として高いｐ型半導体の電気的特性を示すことを知ることができる。また、亜鉛酸化物薄膜上に金属触媒層を形成せず、約５００℃で熱処理を行った場合には、正孔の濃度が３．８×１０１４／ｃｍ３であることを知ることができる。このような２つのデータを比較してみれば、導入された金属触媒層によって、亜鉛酸化物薄膜が高濃度のｐ型半導体の特性を示すことを知ることができる。
図５は、本発明の実施形態によって亜鉛酸化物薄膜の深さに係る水素濃度を示したグラフである。図５を参照すれば、金属触媒層の導入の可否によって、亜鉛酸化物薄膜内部の水素の濃度が大きく変わることを知ることができる。
すなわち、リンまたは酸化リンがドーピングされた亜鉛酸化物薄膜で熱処理を行わないサンプル（ａｓ ｇｒｏｗｎ）は、亜鉛酸化物薄膜全体に渡って約２×１０２０／ｃｍ３の水素濃度を示す。また、リンまたは酸化リンがドーピングされた亜鉛酸化物薄膜で金属触媒層を導入せずに８００℃で２分間熱処理を行った場合には、水素の濃度が約６×１０１９／ｃｍ３であることを知ることができる。これは、亜鉛酸化物薄膜で熱処理によって水素の濃度がある程度減少することを知ることができる。
また、リンまたは酸化リンがドーピングされた亜鉛酸化物薄膜上に金属触媒層を導入して８００℃で２分間熱処理を行った場合に、薄膜の水素濃度が全体的に著しく減少することを知ることができる。すなわち、亜鉛酸化物薄膜の濃度は、深さに関係なく比較的一定しており、約１．５×１０１７／ｃｍ３であることを知ることができる。
上述したように、絶縁体の電気的特性を示す亜鉛酸化物薄膜に金属触媒層が導入されて熱処理が行われる場合には、ドーパント−ＨまたはＯ−Ｈ複合体の形成を防ぎ、薄膜内の化学結合によって形成された複合体を分解する。さらに、ドーパントを活性化させてｐ型半導体の電気的特性を示す亜鉛酸化物薄膜に転換させる。したがって、金属触媒層の導入により、亜鉛酸化物薄膜は高いキャリア濃度を維持し、ｐ型亜鉛酸化物半導体として形成されることができる。
上述したように、本発明の好ましい実施形態を参照して説明したが、該当の技術分野において熟練した当業者にとっては、特許請求の範囲に記載された本発明の思想および領域から逸脱しない範囲内で、本発明を多様に修正および変更させることができることを理解することができるであろう。
本発明の好ましい実施形態によってｐ型亜鉛酸化物半導体薄膜を製造する方法を説明するためのフローチャートである。 本発明の好ましい実施形態に係るｐ型亜鉛酸化物半導体を示した断面図である。 金属触媒層を用いた場合に、熱処理温度によって亜鉛酸化物薄膜における水素濃度の変化を示したグラフである。 温度を変化させて熱処理を行う場合に、亜鉛酸化物薄膜内部にキャリアがどれくらい存在するかを示したグラフである。 本発明の実施形態によって亜鉛酸化物薄膜の深さに係る水素濃度を示したグラフである。
符号の説明
１００：基板
１２０：亜鉛酸化物薄膜
１４０：金属触媒層

Claims (8)

  1. 基板上に１族元素または５族元素が含まれた亜鉛酸化物薄膜を形成する段階と、
    前記亜鉛酸化物薄膜上に金属触媒層を形成する段階；および
    前記金属触媒層が形成された基板を熱処理し、前記亜鉛酸化物薄膜をｐ型半導体の電気的特性を有する亜鉛酸化物半導体に転換させる段階を含むｐ型亜鉛酸化物半導体の形成方法。
  2. 前記金属触媒層は、Ｎｉ、Ａｕ、Ｐｔ、Ｐｂ、Ｍｇ、Ｃｕ、Ｚｎ、Ａｇ、Ｓｃ、ＣＯ、Ｒｈ、Ｌｉ、Ｂｅ、Ｃａ、Ｒｕ、Ｔｉ、Ｔａ、Ｎａ、およびＬａのうちから選択される少なくともいずれか１つまたはこれらの合金を有することを特徴とする、請求項１に記載のｐ型亜鉛酸化物半導体の形成方法。
  3. 前記熱処理は、５０℃〜１５００℃で１秒〜３０分間行われることを特徴とする、請求項１に記載のｐ型亜鉛酸化物半導体の形成方法。
  4. 前記熱処理は、４００℃〜８００℃で行われることを特徴とする、請求項３に記載のｐ型亜鉛酸化物半導体の形成方法。
  5. 前記熱処理は、窒素、酸素、空気、および不活性気体のうちの少なくとも１つを含む気体雰囲気のチャンバ内で進められることを特徴とする、請求項３に記載のｐ型亜鉛酸化物半導体の形成方法。
  6. 基板上に１族元素または５族元素が含まれた亜鉛酸化物薄膜を形成する段階と、
    前記亜鉛酸化物薄膜上に金属触媒層を形成する段階；および
    前記金属触媒層が形成された基板を熱処理する段階とを用い、前記亜鉛酸化物薄膜内に存在する水素原子を除去し、ｎ型の前記亜鉛酸化物薄膜がＰ型半導体の電気的特性を有するように改質した亜鉛酸化物半導体。
  7. 前記金属触媒層は、Ｎｉ、Ａｕ、Ｐｔ、Ｐｂ、Ｍｇ、Ｃｕ、Ｚｎ、Ａｇ、Ｓｃ、ＣＯ、Ｒｈ、Ｌｉ、Ｂｅ、Ｃａ、Ｒｕ、Ｔｉ、Ｔａ、Ｎａ、およびＬａのうちから選択される少なくともいずれか１つまたはこれらの合金を有することを特徴とする、請求項６に記赦の亜鉛酸化物半導体。
  8. 前記熱処理は、４００℃〜８００℃で行われ、窒素、酸素、空気、および不活性気体のうちの少なくとも１つを含む気体雰囲気のチャンバ内で進められることを特徴とする、請求項６に記載の亜鉛酸化物半導体。
JP2008167336A 2007-06-26 2008-06-26 亜鉛酸化物半導体およびこれを製造するための方法 Pending JP2009010383A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063270A KR100884883B1 (ko) 2007-06-26 2007-06-26 아연산화물 반도체 및 이를 제조하기 위한 방법

Publications (1)

Publication Number Publication Date
JP2009010383A true JP2009010383A (ja) 2009-01-15

Family

ID=40159281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008167336A Pending JP2009010383A (ja) 2007-06-26 2008-06-26 亜鉛酸化物半導体およびこれを製造するための方法

Country Status (3)

Country Link
US (1) US7842539B2 (ja)
JP (1) JP2009010383A (ja)
KR (1) KR100884883B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009298689A (ja) * 2008-06-12 2009-12-24 Commiss Energ Atom ＺｎＯ試料の非放射再結合中心を不動態化する方法及びそれによって用意された不動態のＺｎＯ試料
JP2016066804A (ja) * 2009-11-13 2016-04-28 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102443297B1 (ko) * 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011058865A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101797253B1 (ko) * 2009-12-04 2017-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI447820B (zh) * 2010-12-27 2014-08-01 Nat Inst Chung Shan Science & Technology Preparation of P - type Zinc Oxide Thin Films
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9379254B2 (en) * 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JPWO2013080506A1 (ja) * 2011-11-28 2015-04-27 パナソニックＩｐマネジメント株式会社 半導体素子
KR102417572B1 (ko) * 2020-12-01 2022-07-06 광주과학기술원 강유전성 및 자성 특성을 갖는 복합 박막 구조체, 및 이를 포함하는 멤커패시터, 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399392B2 (ja) * 1999-02-19 2003-04-21 株式会社村田製作所 半導体発光素子、およびその製造方法
JP2003282434A (ja) * 2002-03-20 2003-10-03 Ngk Insulators Ltd ＺｎＯ系エピタキシャル成長基板、ＺｎＯ系エピタキシャル下地基板、及びＺｎＯ系膜の製造方法
JP2004304166A (ja) * 2003-03-14 2004-10-28 Rohm Co Ltd ＺｎＯ系半導体素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470155B1 (ko) * 2003-03-07 2005-02-04 광주과학기술원 아연산화물 반도체 제조방법
KR100588486B1 (ko) * 2003-09-05 2006-06-12 광주과학기술원 ｐ형 아연 산화물 반도체의 오믹 접촉 형성방법
KR100696529B1 (ko) * 2005-08-02 2007-03-19 삼성에스디아이 주식회사 금속원소를 포함하는 광전변환소자용 전극 및 이를 채용한염료감응 태양전지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399392B2 (ja) * 1999-02-19 2003-04-21 株式会社村田製作所 半導体発光素子、およびその製造方法
JP2003282434A (ja) * 2002-03-20 2003-10-03 Ngk Insulators Ltd ＺｎＯ系エピタキシャル成長基板、ＺｎＯ系エピタキシャル下地基板、及びＺｎＯ系膜の製造方法
JP2004304166A (ja) * 2003-03-14 2004-10-28 Rohm Co Ltd ＺｎＯ系半導体素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009298689A (ja) * 2008-06-12 2009-12-24 Commiss Energ Atom ＺｎＯ試料の非放射再結合中心を不動態化する方法及びそれによって用意された不動態のＺｎＯ試料
JP2016066804A (ja) * 2009-11-13 2016-04-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10083823B2 (en) 2009-11-13 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor

Also Published As

Publication number Publication date
US20090001363A1 (en) 2009-01-01
KR100884883B1 (ko) 2009-02-23
US7842539B2 (en) 2010-11-30
KR20080114068A (ko) 2008-12-31

Similar Documents

Publication Publication Date Title
JP2009010383A (ja) 亜鉛酸化物半導体およびこれを製造するための方法
JP3945782B2 (ja) 半導体発光素子及びその製造方法
JP5176254B2 (ja) ｐ型単結晶ＺｎＯ
Richters et al. Enhanced surface-excitonic emission in ZnO/Al2O3 core–shell nanowires
KR100470155B1 (ko) 아연산화물 반도체 제조방법
JP5360789B2 (ja) ｐ型酸化亜鉛薄膜及びその作製方法
JP2022105014A (ja) Ｉｉｉａ族窒化物成長システムおよび方法
KR101137632B1 (ko) 금속산화물 나노구조체의 제조방법 및 금속산화물 나노구조체가 구비된 전자소자
US11393680B2 (en) Method of manufacturing p-type gallium oxide by intrinsic doping, the thin film obtained from gallium oxide and its use
KR102418187B1 (ko) 금속 칼코겐 화합물 박막의 제조 방법
KR20180051893A (ko) h-BN을 보호층으로 사용하는 봉지 재료 및 이의 제조방법
Yohannes et al. Growth of p-type Cu-doped GaN films with magnetron sputtering at and below 400° C
WO2006038567A1 (ja) ｐ型Ｇａ２Ｏ３膜の製造方法およびｐｎ接合型Ｇａ２Ｏ３膜の製造方法
KR100947748B1 (ko) Ｐ형의 전기적 특성을 갖는 아연산화물 반도체 제조방법
KR100750932B1 (ko) 기판 분해 방지막을 사용한 단결정 질화물계 반도체 성장및 이를 이용한 고품위 질화물계 발광소자 제작
JP2008300421A (ja) Ｉｉｉ−ｖ族窒化物半導体の製造方法およびｉｉｉ−ｖ族窒化物半導体
JP2006348244A (ja) 酸化亜鉛紫外発光体、酸化亜鉛紫外発光体薄膜、およびそれらの製造方法
JP2007129271A (ja) 半導体発光素子及びその製造方法
EP2009683A2 (en) Zinc oxide semiconductor and method of manufacturing the same
KR100734810B1 (ko) 산화아연계 발광 소자의 제조 방법 및 그에 의해 제조된산화아연계 발광 소자
KR20070030507A (ko) ｐ형 산화아연(ＺｎＯ) 박막 제조방법 및 이를 이용한산화아연계 광전소자 제조방법
KR100850780B1 (ko) 질화물계 반도체 발광소자의 제조방법
Chi et al. Solar-blind UV Schottky barrier photodetectors formed by Au/Ni on β-(Al x Ga 1− x) 2 O 3/AlGaN heterostructures
CN113410350A (zh) 深紫外发光元件及其制备方法
JP2000049378A (ja) 発光素子用窒化物半導体及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120326

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120522