JP2008300421A - Iii−v族窒化物半導体の製造方法およびiii−v族窒化物半導体 - Google Patents

Iii−v族窒化物半導体の製造方法およびiii−v族窒化物半導体 Download PDF

Info

Publication number
JP2008300421A
JP2008300421A JP2007142108A JP2007142108A JP2008300421A JP 2008300421 A JP2008300421 A JP 2008300421A JP 2007142108 A JP2007142108 A JP 2007142108A JP 2007142108 A JP2007142108 A JP 2007142108A JP 2008300421 A JP2008300421 A JP 2008300421A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
group iii
semiconductor layer
ohmic electrode
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007142108A
Other languages
English (en)
Inventor
Daiki Mori
大樹 森
Fumitake Nakanishi
文毅 中西
Akira Yamaguchi
章 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2007142108A priority Critical patent/JP2008300421A/ja
Publication of JP2008300421A publication Critical patent/JP2008300421A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】再現性よく低いコンタクト抵抗を得られるオーミック電極を容易に製造できるIII−V族窒化物半導体の製造方法およびIII−V族窒化物半導体を提供する。
【解決手段】III−V族窒化物半導体の製造方法は、準備工程と、成長工程と、電極形成工程とを備え、内部を真空に維持したチャンバ150内で、成長工程と電極形成工程とを連続して実施する。準備工程では、基板を準備する。成長工程では、基板上に、窒素元素を含むIII−V族窒化物半導体からなる半導体層を成長させる。電極形成工程では、半導体層に接触するようにオーミック電極を蒸着により形成する。
【選択図】図3

Description

本発明はIII−V族窒化物半導体の製造方法およびIII−V族窒化物半導体に関し、より特定的には熱処理を行なわずにIII−V族窒化物半導体を製造できるIII−V族窒化物半導体の製造方法およびIII−V族窒化物半導体に関する。
GaN(窒化ガリウム)系結晶層などのIII−V族窒化物半導体は、ワイドバンドギャップ半導体として、青色発光素子をはじめ多くのデバイス用材料として期待されている。デバイスの実現には、オーミック電極の作製が必要である。
たとえば、非特許文献1には、p型GaN層上に厚さが5×10-9mのニッケル(Ni)層を形成し、ニッケル層上に厚さが5×10-9mの金(Au)層を形成し、酸素雰囲気中で熱処理を行なってIII−V族窒化物半導体を製造することが開示されている。非特許文献1によれば、4×10-6Ωcm2のコンタクト抵抗が得られたことが開示されている。
ここで、上記非特許文献1に開示の方法でオーミック電極が実現するメカニズムは以下のように考えられていることが記載されている。すなわち、p型GaN層とAu層との間に配置されたNi層が、p型GaN層の表面を覆うGaOxなどの酸化物と反応し、透明なNiOの形態で生成される。そして、NiOとNi上に形成されたAuとの反転が起き、NiOが最表面に移動することによって、Auとp型GaN層とが直接コンタクトする。
また、非特許文献2には、サファイヤ基板上にGaNバッファ層を形成し、GaNバッファ層上にアンドープGaN層を形成し、アンドープGaN層上にマグネシウム(Mg)がドープされたp型GaN層を形成し、p型GaN層上にMgがドープされたp型In0.19Ga0.81Nコンタクト層をMOCVD(Metal Organic Chemical Vapor Deposition)法により形成し、熱処理を行ない、Pd(パラジウム)/Au金属を蒸着により形成してIII−V族窒化物半導体を製造していることが開示されている。非特許文献2によれば、1.1×10-6Ωcm2のコンタクト抵抗が得られたことが開示されている。
Jin-Kuo Ho,et al. "Low resistance ohmic contacts to p-type GaN achieved by the oxidation of Ni/Au films",J.A.P. Vol.86,No.8(1999)pp4491-4497 K.Kumakura et al. "Low-resistance nonalloyed ohmic contact to p-type GaN using strained InGaN contact layer",A.P.L. Vol.79,No.16(2001)ppL2588-L2590
しかしながら、上記非特許文献1および2に開示の方法によってIII−V族窒化物半導体を製造すると、再現性良く低いコンタクト抵抗を得ることができないという問題がある。
また、上記非特許文献1では、Ni/Au層を形成後に、オーミック特性を得るために熱処理を行なう必要がある。また、上記非特許文献2では、コンタクト層を形成後に、原料およびキャリアガスに水素を使っているので、p型In0.19Ga0.81Nコンタクト層に入り込んでしまう水素を除去するために熱処理を行なう必要がある。すなわち、上記特許文献1および2では、III−V族窒化物半導体を製造するためには、熱処理を行なう工程が必須である。
それゆえ本発明の目的は、再現性よく低いコンタクト抵抗を得られるオーミック電極を容易に製造できるIII−V族窒化物半導体の製造方法およびIII−V族窒化物半導体を提供することである。
本願発明者は、鋭意研究の結果、上記特許文献1および2で再現性よく低いコンタクト抵抗を得られない理由は、オーミック電極と半導体層との間に自然に形成される酸化物が完全に除去できず、電流に対する障壁が十分に低下しないことに起因することを見出した。
そこで、本発明のIII−V族窒化物半導体の製造方法は、準備工程と、成長工程と、電極形成工程とを備え、内部を真空に維持したチャンバ内で、成長工程と電極形成工程とを連続して実施する。準備工程では、基板を準備する。成長工程では、基板上に、窒素(N)元素を含むIII−V族窒化物半導体からなる半導体層を成長させる。電極形成工程では、半導体層に接触するようにオーミック電極を蒸着により形成する。
本発明のIII−V族窒化物半導体の製造方法によれば、内部を真空に維持したチャンバ内で、成長工程と電極形成工程とを連続して実施するので、半導体層とオーミック電極との間に酸素が混入することを防止できる。そのため、半導体層とオーミック電極との界面に介在する酸化物などの絶縁物を低減できるので、絶縁物によって半導体層とオーミック電極との接触を妨げることを防止できる。よって、半導体層とオーミック電極との障壁を低下させることができるので、再現性よく低いコンタクト抵抗を得られる。
また、成長工程で水素などの不純物の混入を防止できるので、成長工程で熱処理を行なう必要がない。また、電極形成工程で半導体層とオーミック電極との間に酸素の混入を防止できるので、合金化するための熱処理を行なう必要がない。そのため、成長工程および電極形成工程での熱処理を省略することができるので、オーミック電極を容易に製造できる。
なお、上記「真空」とは、10-4Torr以下を意味する。この圧力を維持できれば、不活性ガスを含んでいてもよい。
また、上記「連続して」とは、大気にさらすことなく真空状態で行なうことを意味する。すなわち、成長工程と電極形成工程とを真空状態で行なうことができれば、時間的に間をあけずに実施しても、時間をあけて実施してもよい。
上記III−V族窒化物半導体の製造方法において好ましくは、電極形成工程では、オーミック電極の少なくとも一部として、金または金を含む合金からなる薄膜が半導体層と接触して形成される。
金または金を含む合金は酸素との反応性が低いので、半導体層とオーミック電極との界面に生じる絶縁物をより抑制できる。そのため、再現性よく、より低いコンタクト抵抗を得られる。
なお、上記薄膜は、オーミック電極の全部を構成していてもよく、一部を構成していてもよい。また、オーミック電極の一部を構成している場合には、金または金を含む合金からなる薄膜が半導体層と接触して形成され、薄膜上に他の金属からなる薄膜が形成されている。
上記III−V族窒化物半導体の製造方法において好ましくは、薄膜の厚みは5nm以上50nm以下である。
5nm以上とすることによって、金または金を含む合金の効果が十分に発現される。50nm以下とすることによって、金または金を含む合金の格子歪みが、薄膜と接触して形成されている半導体層へ及ぼす影響が小さいので、欠陥を抑制できる。また、製造されるIII−V族窒化物半導体が光素子に用いられる場合には、発光層からの光吸収を抑制できる観点から、薄膜の厚みは薄い方が好ましい。
上記III−V族窒化物半導体の製造方法において好ましくは、成長工程では、p型半導体層を成長させる工程を含み、電極形成工程では、p型半導体層に接触するようにオーミック電極を形成する。
一般的に、窒化ガリウムなどのワイドギャップ半導体では、n型半導体層と比較してp型半導体層に接触するように形成するオーミック電極は、キャリア密度が非常に低いため、オーミック電極の形成が難しい。しかし、本発明ではp型半導体層とオーミック電極との間に生成される絶縁物を低減できるので、特にp型半導体層に接触するようにオーミック電極を形成する方法に好適に用いることができる。
上記III−V族窒化物半導体の製造方法において好ましくは、p型半導体層においてオーミック電極と接触している表面を含む部分の組成は、InxGa(1-x)Nの組成式においてxが0.05以上0.3以下である。
xを0.05以上とすることによって、窒化ガリウムと比較してバンドギャップが小さくなるので、オーミック接触を取りやすくなる。xを0.3以下とすることによって、InxGa(1-x)Nからなる層の歪みが大きくなりすぎないため、格子不整合による緩和を防止でき、低いコンタクト抵抗の再現性をより妨げない。
上記III−V族窒化物半導体の製造方法において好ましくは、p型半導体層においてオーミック電極と接触している表面を含む部分の厚みは、1nm以上15nm以下である。
厚みを1nm以上とすることによって、Inの効果を発現できる。厚みを15nm以下とすることによって、歪みを抑制できるとともに、格子不整による緩和を防止できるので、半導体層中に欠陥が入り良好なオーミックコンタクトを取るために必要なp型キャリアの減少を抑制できる。
上記III−V族窒化物半導体の製造方法において好ましくは、成長工程では、p型半導体層を分子線エピタキシー法(MBE:Molecular Beam Epitaxy)により成長させる。
これにより、真空状態を維持して成長工程および電極形成工程とを容易に実施できる。
本発明のIII−V族窒化物半導体は、III−V族窒化物半導体の製造方法によって製造されたIII−V族窒化物半導体であって、半導体層とオーミック電極との界面の酸素濃度が1×1020cm-3以下である。
本発明のIII−V族窒化物半導体は、半導体層とオーミック電極との界面の酸素濃度が上記のように低いため、界面に介在する絶縁体が少ない。そのため、低いコンタクト抵抗が得られる。
本発明のIII−V族窒化物半導体の製造方法およびIII−V族窒化物半導体によれば、再現性よく低いコンタクト抵抗を得られるオーミック電極を容易に製造できるIII−V族窒化物半導体を製造することができる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
図1は、本発明の実施の形態におけるIII−V族窒化物半導体を示す概略断面図である。図1を参照して、本発明の実施の形態におけるIII−V族窒化物半導体を説明する。
図1に示すように、III−V族窒化物半導体10は、基板11と、基板11上に形成された窒素元素を含むIII−V族窒化物半導体からなる半導体層12と、半導体層12に接触するように形成されたオーミック電極13と、基板11において半導体層12が形成された面と反対の面上に形成された電極14とを備えている。
具体的には、基板11は、GaN基板を用いているが特にこれに限定されず、他のIII−V族窒化物半導体からなってもよいしサファイヤなどからなっていてもよい。基板11は、格子不整合による転位を防止する観点から、III−V族窒化物からなっていることが好ましく、GaNからなっていることがより好ましい。
半導体層12は、窒素元素を含むIII−V族窒化物半導体からなる。半導体層12は、たとえばGaNやAlGaN(窒化アルミニウムガリウム)からなっている。また、半導体層12は、複数の層からなっていてもよい。
半導体層12においてオーミック電極13と接触している部分は、p型半導体であることが好ましい。この場合、p型半導体層においてオーミック電極13と接触している表面を含む部分の組成は、InxGa(1-x)Nの組成式においてxが0.05以上0.3以下であることが好ましい。また、オーミック電極13と接触している表面を含む部分のp型半導体層の厚みは、1nm以上10nm以下であることが好ましい。
オーミック電極13は、半導体層12上に接触して形成されている。オーミック電極13の少なくとも一部として、金または金を含む合金からなる薄膜が半導体層と接触して形成されていることが好ましい。オーミック電極13は、単層の薄膜であってもよいし、多層の薄膜であってもよい。オーミック電極13が多層の薄膜からなる場合には、半導体層12と接触している部分が金または金合金からなる薄膜であることが好ましい。オーミック電極13は、たとえばPdおよびAuが積層された薄膜や、PdおよびAuとZn(亜鉛)との合金が積層された薄膜などを用いることができる。
電極14は、オーミック電極であることが好ましい。なお、図1に示す電極14は、基板11がたとえばGaN基板である場合を示しており、基板11がサファイヤなどからなっている場合には、たとえば基板11と半導体層12との間にn型層を形成し、このn型層において基板11と対向する面上に電極14を形成する。
III−V族窒化物半導体10は、半導体層12とオーミック電極13との界面10aの酸素濃度が1×1020cm-3以下であり、好ましくは1×1017cm-3以下である。なお、酸素濃度は、SIMS(Secondary Ion-microprobe Mass Spectrometer:二次イオン質量分析)法により測定される値である。上記非特許文献1および2に開示の方法によれば、オーミック電極を形成する際に半導体層とオーミック電極との界面に酸素が必然的に混入することから、界面の濃度は1×1022cm-3程度となる。しかし、実施の形態におけるIII−V族窒化物半導体10では、オーミック電極13を形成する際に半導体層12とオーミック電極13との界面10aに酸素が混入しないことから、上記のような低い酸素濃度を達成できる。界面10aの酸素濃度を1×1020cm-3以下とすることによって、半導体層12中の酸素濃度と実質的に同一となり、オーミック電極13の形成に伴い生じる酸素が含まれないので、再現性よく低いコンタクト抵抗が得られる。界面10aの酸素濃度を1×1017cm-3以下とすることによって、酸素濃度が低い半導体層12中の酸素濃度と実質的に同一となるので、再現性よく一層低いコンタクト抵抗が得られる。
次に、図1〜図3を参照して、本発明の実施の形態におけるIII−V族窒化物半導体の製造方法について説明する。なお、図2は、本発明の実施の形態におけるIII−V族窒化物半導体の製造方法を示すフローチャートである。図3は、本発明の実施の形態におけるIII−V族窒化物半導体の製造方法に用いるMBE装置を示す概略図である。
まず、図1および図2に示すように、基板11を準備する準備工程(S10)を実施する。準備工程(S10)では、上述したような基板11を準備することが好ましい。
次に、図1〜図3に示すように、基板11上に、窒素元素を含むIII−V族窒化物半導体からなる半導体層12を成長させる成長工程(S20)を実施する。成長工程(S20)では、内部を真空に維持したチャンバ150内で実施する。
具体的には、成長工程(S20)では、半導体層12を分子線エピタキシー法により成長させることが好ましい。分子線エピタキシー法は、たとえば図3に示すMBE装置を用いて行なう。図3に示すように、MBE装置は、チャンバ150の内部に配置されるホルダー101と、マニピュレータ102と、チャンバ150の外部に配置されるセル111〜118と、抵抗加熱部材121〜126と、RHEED131と、シャッター141〜147とを備えている。チャンバ150の内部は、窒素ガスを導入しない場合には1×10-9Torr以下に、窒素ガスを導入する場合には1×10-5Torr以上1×10-4Torr以下に維持できる。
ホルダー101は、基板11を保持するための部材であり、たとえばモリブデン(Mo)からなる。ホルダー101はマニピュレータ102と呼ばれる基板加熱装置に保持される。セル111〜116は、In(インジウム)、Al(アルミニウム)、Ga(ガリウム)、Si(シリコン)、MgおよびBe(ベリリウム)の少なくとも一方、およびAuの各原料を基板11上に供給するための部材である。セル117は、Nを基板11上に供給するための部材である。セル118は原料を増やすときなどに対応できる予備のセルである。セル111〜116は、抵抗加熱部材121〜126をそれぞれ有しており、抵抗加熱部材121〜126は、セル111〜116内の原料を高温に昇温させる。シャッター141〜147は、セル111〜116内の原料を基板11に供給する場合には開け、供給しない場合には閉めることによって、原料の供給を制御するための部材である。
実施の形態における成長工程(S20)では、まず、基板11をホルダー101に保持させる。そして、基板11の温度が目的温度になるように、マニピュレータ102を加熱させる。そして、抵抗加熱部材121〜126により必要なセル111〜116を昇温する。そして、抵抗加熱部材121〜126により昇温されたセル111〜116の各原料蒸気のうち選択された原料蒸気を基板11上に供給する。窒素はRFガンを用いて高周波磁場を印加し、活性化(プラズマ化)してセル117から供給する。
なお、成長工程(S20)では、エピタキシャル成長する表面はRHEED131(反射高速電子線回折:Reflection High Energy Electron Diffraction)を用いて観察を行なうことが好ましい。これは基板11に低角で電子線を入射させ、反射された回折像を観察して表面状態の情報を得る手法である。
成長工程(S20)では、p型半導体層を成長させる工程を含み、後述する電極形成工程(S30)では、p型半導体層に接触するようにオーミック電極13を形成することが好ましい。すなわち、成長工程(S20)では、半導体層12において基板11と対向する表面と反対側の表面を含む層をp型にする工程を含んでいることが好ましい。これにより、半導体層12の少なくとも最上層はp型となり、後述する電極形成工程(S30)においてオーミック電極13は熱処理を実施せずにオーミック電極にすることは難しいp型電極となる。p型半導体層を形成するために、たとえばMgおよびBeの少なくとも一方を含むセル115を開ける。
p型半導体層を形成する場合には、p型半導体層において後述する電極形成工程(S30)で形成されるオーミック電極13と接触する表面を含む部分の組成は、InxGa(1-x)Nの組成式においてxが0.05以上0.3以下であることが好ましい。すなわち、p型半導体を半導体層12において基板11と対向する表面と反対側の表面を含む層の組成は、InxGa(1-x)Nの組成式においてxが0.05以上0.3以下であることが好ましく、xが0.05以上0.15以下であることがより好ましい。InxGa(1-x)Nからなるp型半導体層を形成するために、たとえばIn、Ga、Nを内部に含むセル111,113,117のシャッター141,143,147をさらに開ける。xを0.05以上とすることによって、GaNよりバンドギャップが小さくなるので、オーミック接触を取りやすくなる。一方、xを0.3以下とすることによって、InxGa(1-x)Nからなる層の歪みが大きくなりすぎないため、格子不整合による緩和を防止でき、低いコンタクト抵抗の再現性をより妨げない。xを0.15以下とすることによって、低いコンタクト抵抗の再現性をより向上する。
p型半導体層においてオーミック電極13と接触している表面を含む部分の厚みは、1nm以上15nm以下であることが好ましく、5nm以上15nm以下であることがより好ましい。厚みを1nm以上とすることによって、Inの効果を発現できる。厚みを5nm以上とすることによって、Inの効果をより発現できる。一方、厚みを15nm以下とすることによって、歪みを抑制できるとともに、格子不整合による緩和を防止できるので、半導体層中に欠陥が入り良好なオーミックコンタクトを取るために必要なp型キャリアの減少を抑制できる。
なお、成長工程(S20)において、セル111〜116のシャッター141〜146の開閉を制御することによって、所望の組成および厚みを有する半導体層12を形成できる。半導体層12は、単一の層であっても複数の層であってもよい。
次に、図1〜図3に示すように、半導体層12に接触するようにオーミック電極13を蒸着により形成する電極形成工程(S30)を実施する。電極形成工程(S30)は、内部を真空に維持したチャンバ150内で実施する。また、成長工程(S20)と電極形成工程(S30)とを連続して実施する。すなわち、成長工程(S20)と電極形成工程(S30)との間に大気に曝されることはない。
電極形成工程(S30)では、たとえば、成長工程(S20)により基板11上に形成された半導体層12上に、セル116を開けて金からなる原料蒸気を供給する。これにより、電極形成工程(S30)は、内部を真空に維持したチャンバ内で、成長工程(S20)と連続して実施される。
電極形成工程(S30)では、オーミック電極13の少なくとも一部として、金または金を含む合金からなる薄膜が半導体層12と接触して形成されることが好ましい。半導体層12と接触して形成される薄膜は、上述したような材料が挙げられる。
また、薄膜が形成される場合には、薄膜の厚みは5nm以上50nm以下であることが好ましく、20nm以上50nm以下であることがより好ましい。5nm以上とすることによって、金または金を含む合金の効果が十分に発現できる。20nm以上とすることによって、金または金を含む合金の効果をより十分に発現できる。一方、50nm以下とすることによって、金または金を含む合金の格子歪みが、薄膜と接触して形成されている半導体層12へ及ぼす影響が小さいので、欠陥を抑制できる。50nm以下とすることによって、半導体層12に生じる欠陥をより抑制できる。なお、製造されるIII−V族窒化物半導体が光デバイスに用いられる場合には、発光層からの光吸収を抑制できる観点から、薄膜の厚みは薄い方が好ましい。
なお、電極形成工程(S30)では、形成される金属は金に限定されない。たとえば、予備のセル118に他の金属を導入することによって、金との積層膜や、金を含まないオーミック電極13を形成できる。
次に、電極14を基板11において半導体層12が形成された面と反対の面に形成する工程を実施する。電極14の形成方法については、特に限定されず、一般公知の方法で形成できる。たとえば、電極形成工程(S30)実施後に、基板11においてホルダー101に保持させる面を反転させて、続けてMBE装置により電極14を形成してもよい。また、電極14を形成する工程は、成長工程(S20)後に実施することが好ましいが、基板11を準備する工程で実施してもよい。
以上の工程(S10〜S30)を実施することによって、図1に示す実施の形態におけるIII−V族窒化物半導体10を製造できる。なお、実施の形態では、図3に示すMBE装置を用いて製造したが、特にこれに限定されない。たとえば、内部を真空に維持できるチャンバを複数有しており、成長工程(S20)および電極形成工程(S30)を実施する際に大気にさらされることなくチャンバ間を基板11または基板11と半導体層12とからなる積層体を移動させてもよい。
以上説明したように、本発明の実施の形態におけるIII−V族窒化物半導体10の製造方法は、内部を真空に維持したチャンバ150内で、成長工程(S20)と電極形成工程(S30)とを連続して実施している。これにより、半導体層12とオーミック電極13との間に酸素が混入することを防止できる。そのため、半導体層12とオーミック電極13との界面10aに介在する酸化物などの絶縁物を低減できるので、絶縁物によって半導体層12とオーミック電極13との接触を妨げることを防止できる。よって、半導体層12とオーミック電極13との障壁を低下させることができるので、再現性よく低いコンタクト抵抗を得られる。
また、成長工程(S20)で水素などの不純物の混入を防止できるので、成長工程(S20)で熱処理を行なう必要がない。また、電極形成工程(S30)で半導体層12とオーミック電極13との間に酸素の混入を防止できるので、合金化するための熱処理を行なう必要がない。そのため、成長工程(S20)および電極形成工程(S30)での熱処理を省略することができるので、オーミック電極13を容易に製造できる。
このようにして製造されたIII−V族窒化物半導体10を注入電流密度の高いIII−V族窒化物半導体レーザなどの発光素子として用いる場合には、コンタクト抵抗が低減されているので、発熱によるデバイスの劣化を防止でき、特性を向上できる。
[実施例]
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
(実施例1〜4)
実施例1〜4では、実施の形態におけるIII−V族窒化物半導体の製造方法に従って、図4に示すIII−V族窒化物半導体を製造した。なお、図4は、実施例1〜4におけるIII−V族窒化物半導体を示す概略断面図である。
具体的には、図3および図4に示すように、まず、基板21を準備する準備工程(S10)を実施した。準備工程(S10)では、GaNからなる基板を準備した。
次に、基板21上に、窒素元素を含むIII−V族窒化物半導体からなる半導体層12を成長させる成長工程(S20)を実施した。成長工程(S20)では、図3に示すMBE装置を用いて、半導体層12を分子線エピタキシー法により成長させた。
詳細には、MBE装置のチャンバ150の内部を1.5×10-5Torrに維持した。そして、GaおよびAuを導入したセル113,116を、それぞれ目的温度に向けて昇温させた。Gaの目的温度は、フラックス値が1.4×10-6Torrとなる温度とした。Auの目的温度は、1250℃とした。
そして、基板21をMBE装置のホルダー101に保持した後、基板21をマニピュレータ102により昇温した。基板21の温度が700℃に到達後、基板温度を700℃に保持して、表面の酸化物を分解させるサーマルクリーニングを行なった。サーマルクリーニングの過程は、RHEED131でチェックし、電子線回折パターンがストリーク状になった時点でサーマルクリーニングを終了した。なお、RHEED131でストリーク状になると、結晶表面が原子オーダーで平坦・清浄であることを示すものである。
そして、サーマルクリーニング実施中に、窒素プラズマ化装置に窒素を導入して、プラズマを立てる作業を行ない、活性化窒素を供給する準備を行なった。
そして、サーマルクリーニング終了とともに、成長工程(S20)前に昇温して安定化させていたGa、Mg、およびNのセル113,115,117のシャッター143,145,147を同時に開け、半導体層12として、p型GaNからなるp型バッファ層22と、p型GaNからなるp型コンタクト層23の成長をスタートさせた。これにより、基板21上に1μmのp型バッファ層22と、p型バッファ層22上に100nmのp型コンタクト層とを形成した。
なお、成長工程(S20)を実施中は、RHEED131による回折パターンを数十分置きに観察し、半導体層12の成長に異常がないか、およびIII族元素に対するV族元素の供給比(V/III)が目的(設定)から大きく外れていないかを確認した。成長工程(S20)を2時間行なって、半導体層12の厚みがそれぞれ上記の厚みになるように成長させた。その後、全てのセル111〜117のシャッター141〜147を閉じて、成長工程(S20)を終了した。
次に、半導体層12を構成するp型コンタクト層23に接触するようにオーミック電極を蒸着により形成する電極形成工程(S30)を実施した。電極形成工程(S30)は、成長工程(S20)と同じMBE装置内でチャンバ150内を同じ圧力に維持し、成長工程(S20)後に時間をあけずに実施した。
具体的には、Auのシャッター146を開けて、Auをp型コンタクト層23上に蒸着させた。実施例1〜4では、金からなる薄膜を厚さがそれぞれ5nm、10nm、20nm、および50nmとなるように蒸着させた。
そして、基板21の温度を降温した。さらに窒素のプラズマ化も停止し、MBE装置内部への窒素ガス供給を停止した。そして、基板21の温度が十分低下したところで、基板21を載せたホルダー101をMBE成長室の外部へ取り出した。
以上の工程(S10〜S30)を実施することにより、実施例1〜4におけるGaN基板と、GaN基板上に形成されたp型バッファ層22と、p型バッファ層22上に形成されたp型コンタクト層23と、p型コンタクト層23上に形成されたオーミック電極とを備えるIII−V族窒化物半導体20を製造した。
(測定方法)
実施例1〜4のIII−V族窒化物半導体の製造方法によって製造されたIII−V族窒化物半導体のp型コンタクト層とオーミック電極とのコンタクト抵抗を、以下のようにして測定した。まず、TLM(Transmission. Line Model)パターンをレジストで形成した。そして、TLMパターン以外のオーミック電極をヨウ化カリウムでエッチングを行なった。そして、TLMでコンタクト抵抗を測定した。その結果を表1に示す。
また、実施例1〜4のIII−V族窒化物半導体において、p型コンタクト層23とオーミック電極24との界面をSIMSにより観察した。
Figure 2008300421
(測定結果)
表1に示すように、実施例1〜4のIII−V族窒化物半導体は、コンタクト抵抗が5.1×10-4(Ωcm2)以下の低い値となった。また、厚みが50nmのオーミック電極を形成した実施例4では、コンタクト抵抗が7.0×10-5(Ωcm2)と非常に低い値となった。
また、実施例1〜4のp型コンタクト層23とオーミック電極24との界面をSIMSにより観察した結果、成長工程(S20)および電極形成工程(S30)で熱処理を実施しなかったが、直接コンタクト接触をしていたことがわかった。
なお、従来のIII−V族窒化物半導体のコンタクト抵抗は7×10-3(Ωcm2)程度であり、非特許文献1および2に開示の方法で得られる実施例1と同じ構造のIII−V族窒化物半導体のコンタクト抵抗については、平均的には7×10-3(Ωcm2)程度であった。そのため、本発明のIII−V族窒化物半導体の製造方法によれば、再現性よく、低いコンタクト抵抗を容易に得られることが確認できた。
(実施例5〜19)
実施例5〜19は、基本的には実施例1〜4のIII−V族窒化物半導体の製造方法と同様に実施したが、形成したp型コンタクト層23をp型InGaNにした点においてのみ異なる。
具体的には、実施例1〜4と同様に基板21を準備する工程を実施した。次に、基板21上に、窒素元素を含むIII−V族窒化物半導体からなる半導体層12を成長させる成長工程(S20)を実施した。成長工程(S20)では、MBE装置のチャンバ150の内部を1.5×10-5Torrに維持した。そして、In、GaおよびAuを導入したセル111,113,116を、それぞれ目的温度に向けて昇温させた。GaおよびAuの目的温度は、実施例1〜4と同じであり、Inの目的温度は、フラックス値が1.2×10-8Torrとなる温度とした。そして、実施例1〜4と同様に、基板21を昇温し、窒素プラズマ操作を行ない、サーマルクリーニングを行なった。そして、サーマルクリーニング終了とともに、成長工程(S20)前に昇温して安定化させていたGa、Mg、およびNのセル113,115,117のシャッター143,145,147を同時に開け、p型GaNからなるp型バッファ層22の成長をスタートさせた。そして、p型バッファ層22を2時間成長させて、基板21上にp型GaNからなるp型バッファ層22を3μm形成した。
そして、Inを導入したセル111のシャッター141をさらに開けて、p型InGaNからなるp型コンタクト層23の成長をスタートさせた。そして、実施例5〜19について、下記の表2に記載の組成および厚みになるように、p型コンタクト層23を形成した。これにより、基板21上に、半導体層12として、厚さが3μmのp型GaNからなるp型バッファ層22と、p型バッファ層22上にp型InGaNからなるp型コンタクト層23とを形成した。
次に、半導体層12に接触するようにオーミック電極24を蒸着により形成する電極形成工程(S30)を実施した。具体的には、Auのシャッター146を開けて、20秒間、Auをp型コンタクト層23上に厚さが20nmとなるように蒸着させた。これにより、実施例5〜19におけるIII−V族窒化物半導体を製造した。
(測定方法)
実施例5〜19により製造されたIII−V族窒化物半導体のp型コンタクト層とオーミック電極とのコンタクト抵抗を、実施例1〜4と同様に測定した。その結果を表2および図5に示す。なお、図5は、本発明の実施例5〜19におけるコンタクト層にInxGa(1-x)Nを用いたときのコンタクト層とコンタクト抵抗との関係を示す図である。図5において、縦軸はコンタクト抵抗(単位:Ωcm2)を示し、横軸は、コンタクト層の厚み(単位:nm)を示す。
また、実施例5〜19のIII−V族窒化物半導体において、p型コンタクト層23とオーミック電極24との界面を、実施例1〜4と同様にSIMSにより観察した。
Figure 2008300421
(測定結果)
表2および図5に示すように、実施例5〜19のIII−V族窒化物半導体は、コンタクト抵抗が8.0×10-5(Ωcm2)以下の低い値となった。特に、p型コンタクト層23のInxGa(1-x)Nの組成式においてxが0.05以上0.15以下である実施例5〜19は、Inを含まない実施例1〜4よりもコンタクト抵抗を低減できた。さらに、p型コンタクト層23の厚みが5nm以上10nmでコンタクト抵抗を非常に低減できた。
また、実施例5〜19のp型コンタクト層23とオーミック電極24との界面をSIMSにより観察した結果、熱処理を実施しなかったが、不純物の堆積は見られず、直接コンタクト接触をしていた。
そのため、本発明のIII−V族窒化物半導体の製造方法によれば、p型半導体層においてオーミック電極24と接触している表面を含む部分の組成が、InxGa(1-x)Nの組成式においてxが0.05以上0.3以下であると、再現性よく、より低いコンタクト抵抗を容易に得られることが確認できた。
以上に開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
本発明のIII−V族窒化物半導体の製造方法により製造されたIII−V族窒化物半導体は、再現性よく低いコンタクト抵抗を得られる。そのため、本発明により得られるIII−V族窒化物半導体をレーザなどの発光素子に用いると、形成されたオーミック電極は熱処理を行なわなくても実用上十分な特性を示し、発光素子の発熱により劣化を抑制できる。よって、本発明により製造されたIII−V族窒化物半導体は、注入電流密度が高い発光素子などに好適に用いることができる。
本発明の実施の形態におけるIII−V族窒化物半導体を示す概略断面図である。 本発明の実施の形態におけるIII−V族窒化物半導体の製造方法を示すフローチャートである。 本発明の実施の形態におけるIII−V族窒化物半導体の製造方法に用いるMBE装置を示す概略図である。 実施例1〜4におけるIII−V族窒化物半導体を示す概略断面図である。 本発明の実施例5〜19におけるコンタクト層にInxGa(1-x)Nを用いたときのコンタクト層とコンタクト抵抗との関係を示す図である。
符号の説明
10,20 III−V族窒化物半導体、10a 界面、11,21 基板、12 半導体層、13,24 オーミック電極、14 電極、22 p型バッファ層、23 p型コンタクト層、101 ホルダー、102 マニピュレータ、111 〜118 セル、121〜126 抵抗加熱部材、141〜147 シャッター、150 チャンバ。

Claims (8)

  1. 基板を準備する準備工程と、
    前記基板上に、窒素元素を含むIII−V族窒化物半導体からなる半導体層を成長させる成長工程と、
    前記半導体層に接触するようにオーミック電極を蒸着により形成する電極形成工程とを備え、
    内部を真空に維持したチャンバ内で、前記成長工程と前記電極形成工程とを連続して実施する、III−V族窒化物半導体の製造方法。
  2. 前記電極形成工程では、前記オーミック電極の少なくとも一部として、金または金を含む合金からなる薄膜が前記半導体層と接触して形成される、請求項1に記載のIII−V族窒化物半導体の製造方法。
  3. 前記薄膜の厚みは5nm以上50nm以下である、請求項2に記載のIII−V族窒化物半導体の製造方法。
  4. 前記成長工程では、p型半導体層を成長させる工程を含み、
    前記電極形成工程では、前記p型半導体層に接触するように前記オーミック電極を形成する、請求項1〜3のいずれかに記載のIII−V族窒化物半導体の製造方法。
  5. 前記p型半導体層において前記オーミック電極と接触している表面を含む部分の組成は、InxGa(1-x)Nの組成式においてxが0.05以上0.3以下である、請求項4に記載のIII−V族窒化物半導体の製造方法。
  6. 前記p型半導体層において前記オーミック電極と接触している表面を含む部分の厚みは、1nm以上15nm以下である、請求項4または5に記載のIII−V族窒化物半導体の製造方法。
  7. 前記成長工程では、前記p型半導体層を分子線エピタキシー法により成長させる、請求項1〜6のいずれかに記載のIII−V族窒化物半導体の製造方法。
  8. 請求項1〜7のIII−V族窒化物半導体の製造方法によって製造されたIII−V族窒化物半導体であって、
    前記半導体層と前記オーミック電極との界面の酸素濃度が1×1020cm-3以下である、III−V族窒化物半導体。
JP2007142108A 2007-05-29 2007-05-29 Iii−v族窒化物半導体の製造方法およびiii−v族窒化物半導体 Pending JP2008300421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007142108A JP2008300421A (ja) 2007-05-29 2007-05-29 Iii−v族窒化物半導体の製造方法およびiii−v族窒化物半導体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007142108A JP2008300421A (ja) 2007-05-29 2007-05-29 Iii−v族窒化物半導体の製造方法およびiii−v族窒化物半導体

Publications (1)

Publication Number Publication Date
JP2008300421A true JP2008300421A (ja) 2008-12-11

Family

ID=40173692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007142108A Pending JP2008300421A (ja) 2007-05-29 2007-05-29 Iii−v族窒化物半導体の製造方法およびiii−v族窒化物半導体

Country Status (1)

Country Link
JP (1) JP2008300421A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082392A (ja) * 2009-10-08 2011-04-21 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
WO2012032960A1 (ja) 2010-09-08 2012-03-15 住友電気工業株式会社 Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子
JP2012064663A (ja) * 2010-09-14 2012-03-29 Advanced Power Device Research Association 窒化物半導体装置およびその製造方法
JP2013062322A (ja) * 2011-09-12 2013-04-04 Sumitomo Electric Ind Ltd 窒化物半導体発光素子を作製する方法
CN104160521A (zh) * 2012-02-14 2014-11-19 索尼公司 半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335622A (ja) * 1992-05-27 1993-12-17 Asahi Chem Ind Co Ltd 半導体発光装置
JPH10135575A (ja) * 1996-09-06 1998-05-22 Toshiba Corp 窒化物系半導体素子及びその製造方法
JPH11330546A (ja) * 1998-05-12 1999-11-30 Fuji Electric Co Ltd Iii族窒化物半導体およびその製造方法
JP2002314131A (ja) * 2001-04-10 2002-10-25 Showa Denko Kk 透光性電極及びその製造方法並びにそれを用いたiii族窒化物半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335622A (ja) * 1992-05-27 1993-12-17 Asahi Chem Ind Co Ltd 半導体発光装置
JPH10135575A (ja) * 1996-09-06 1998-05-22 Toshiba Corp 窒化物系半導体素子及びその製造方法
JPH11330546A (ja) * 1998-05-12 1999-11-30 Fuji Electric Co Ltd Iii族窒化物半導体およびその製造方法
JP2002314131A (ja) * 2001-04-10 2002-10-25 Showa Denko Kk 透光性電極及びその製造方法並びにそれを用いたiii族窒化物半導体発光素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082392A (ja) * 2009-10-08 2011-04-21 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
WO2012032960A1 (ja) 2010-09-08 2012-03-15 住友電気工業株式会社 Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子
CN103098241A (zh) * 2010-09-08 2013-05-08 住友电气工业株式会社 Iii族氮化物半导体发光元件的制造方法及iii族氮化物半导体发光元件
JP2012064663A (ja) * 2010-09-14 2012-03-29 Advanced Power Device Research Association 窒化物半導体装置およびその製造方法
JP2013062322A (ja) * 2011-09-12 2013-04-04 Sumitomo Electric Ind Ltd 窒化物半導体発光素子を作製する方法
CN104160521A (zh) * 2012-02-14 2014-11-19 索尼公司 半导体器件

Similar Documents

Publication Publication Date Title
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
JP3945782B2 (ja) 半導体発光素子及びその製造方法
KR100884883B1 (ko) 아연산화물 반도체 및 이를 제조하기 위한 방법
JP2000216164A (ja) 半導体装置の製造方法
US20110089418A1 (en) Zinc oxide based compound semiconductor device
JP4455890B2 (ja) 半導体装置の製造方法
JP2011181762A (ja) 半導体装置の製造方法
JP2008300421A (ja) Iii−v族窒化物半導体の製造方法およびiii−v族窒化物半導体
JPH11126758A (ja) 半導体素子製造方法
FR2853141A1 (fr) Appareil a semi-conducteur, procede pour faire croitre un semi-conducteur a nitrure et procede de production d'un appareil a semi-conducteur
Rogers et al. ZnO thin film templates for GaN-based devices
JP2011146636A (ja) 半導体素子及び半導体素子を作製する方法
JP4803634B2 (ja) p型Ga2O3膜の製造方法およびpn接合型Ga2O3膜の製造方法
JP5451320B2 (ja) ZnO系化合物半導体素子
JPH11354458A (ja) p型III−V族窒化物半導体およびその製造方法
JP5428023B2 (ja) 化合物半導体基板、化合物半導体基板の製造方法及び半導体デバイス
JP2007251027A (ja) ZnO系化合物半導体、それを用いた発光素子及びそれらの製造方法
JP5136615B2 (ja) Iii族窒化物半導体発光素子を製造する方法
JP5682938B2 (ja) 半導体発光素子
JP2008211197A (ja) 酸化物基板の清浄化方法及び酸化物半導体薄膜の製造方法
JP5482771B2 (ja) Iii族窒化物半導体発光素子を製造する方法
JP2012059874A (ja) ZnO系半導体層の製造方法及びZnO系半導体発光素子の製造方法
JP2011091077A (ja) ZnO系化合物半導体素子
JP2008192767A (ja) 半導体膜を製造する方法
JP5547989B2 (ja) ZnO系半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023