JP5136615B2 - Ｉｉｉ族窒化物半導体発光素子を製造する方法 - Google Patents

Ｉｉｉ族窒化物半導体発光素子を製造する方法 Download PDF

Info

Publication number
JP5136615B2
JP5136615B2 JP2010201116A JP2010201116A JP5136615B2 JP 5136615 B2 JP5136615 B2 JP 5136615B2 JP 2010201116 A JP2010201116 A JP 2010201116A JP 2010201116 A JP2010201116 A JP 2010201116A JP 5136615 B2 JP5136615 B2 JP 5136615B2
Authority
JP
Japan
Prior art keywords
group iii
nitride semiconductor
iii nitride
substrate
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010201116A
Other languages
English (en)
Other versions
JP2012059891A (ja
Inventor
晋 吉本
史典 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010201116A priority Critical patent/JP5136615B2/ja
Priority to EP11823436.8A priority patent/EP2615651A4/en
Priority to PCT/JP2011/069488 priority patent/WO2012032960A1/ja
Priority to CN2011800434749A priority patent/CN103098241A/zh
Priority to US13/821,857 priority patent/US20130207076A1/en
Priority to TW100131546A priority patent/TW201232810A/zh
Publication of JP2012059891A publication Critical patent/JP2012059891A/ja
Application granted granted Critical
Publication of JP5136615B2 publication Critical patent/JP5136615B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、III族窒化物半導体発光素子を製造する方法、及びIII族窒化物半導体発光素子に関する。
特許文献１には、製造方法がIII−Ｖ族窒化物半導体の製造方法が記載されている。この方法によれば、再現性よく低いコンタクト抵抗を得られるオーミック電極を製造できる。
非特許文献１には、ｐ型ＧａＮへのオーミック接触が記載されている。Ｎｉ／Ａｕからなる金属がｐ型ＧａＮ上に堆積される。この後に、熱処理により、アモルファスＮｉ−Ｇａ−Ｏ相及び大きなＡｕグレインと共に、ＮｉＯに金属ニッケルを変換する。
特開２００８−３００４２１号公報
Jin-Kuo Ho et al., JOURNAL OF APPLIED PHYSICS, VOL. 86, No. 8, 1999, "Low-resistance ohmic contacts to p-type GaN achieved by the oxidation of Ni/Au films"
窒化ガリウムといった窒化ガリウム系半導体の非ｃ面への更に良いオーミック接触を得ることが望まれている。発明者の知見によれば、窒化ガリウムといった窒化ガリウム系半導体の非ｃ面，すなわち半極性面は、酸素を含む雰囲気に露出されたとき、ｃ面に比べて容易に酸化される。
この知見によれば、電極膜が接合する窒化ガリウム系半導体表面の酸素濃度を低減することが重要であることを示す。しかしながら、製造工程において酸素の混入は容易に生じる。また、発明者の別の知見によれば、半極性面においては、酸素とガリウムとの結合を切断することは容易ではない。このように、金属／半導体の界面における酸素濃度の低減は、窒化ガリウム系半導体層の半極性面に固有の性質と深く関連していると考えられる。
本発明は、このような事情を鑑みて為されたものであり、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造する方法を提供することを目的とする。また、本発明は、良好なオーミック接触を有するIII族窒化物半導体発光素子を提供することを目的とする。
本発明の一側面は、III族窒化物半導体発光素子を製造する方法である。この方法は、（ａ）真空チャンバ内において摂氏３００度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板をガリウム雰囲気にさらす工程と、（ｂ）前記真空チャンバ内において前記エピタキシャル基板の主面に電極のための導電膜を成膜して、基板生産物を形成する工程とを備える。前記エピタキシャル基板の前記主面は、窒化ガリウム系半導体からなる半極性の主面を有し、前記エピタキシャル基板は、III族窒化物半導体からなる活性層を含む。
この製造方法によれば、真空チャンバ内において摂氏３００度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板をガリウム雰囲気にさらす。このさらす工程に先立ってエピタキシャル基板のIII族窒化物半導体の表面に酸化物が形成されているけれども、さらす工程においてガリウムが窒化ガリウム系半導体の半極性主面へ供給されて半極性主面の表面にあるガリウム酸化物は還元されて、融点の低いガリウム酸化物に改質される。このときの反応は次のように表される。
Ga2O3 + 4Ga → 3Ga2O。
このガリウム酸化物Ga2Oは、その融点に応じてさらす工程における基板温度の作用により、窒化ガリウム系半導体から真空チャンバの中空内に放出される。これ故に、半極性主面が電極膜と接合を形成することに先立って、酸素との結合性に富む半極性主面へのガリウム照射により半極性主面付近における酸素濃度を低減できる。したがって、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造できる。
本発明の一側面に係る製造方法は、基板の主面の上に半導体領域を成長して、前記エピタキシャル基板を形成する工程を更に備えることができる。前記基板の前記主面はIII族窒化物半導体からなる。前記半導体領域は、第１導電型のIII族窒化物半導体層、前記活性層、及び第２導電型のIII族窒化物半導体層を含み、前記エピタキシャル基板は前記基板を含み、前記基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜し、前記エピタキシャル基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜することが好ましい。
この製造方法によれば、傾斜角が１０度以上８０度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。
本発明の一側面に係る製造方法では、前記エピタキシャル基板は、前記活性層の上に設けられたｐ型窒化ガリウム系半導体層を含み、前記ｐ型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含み、前記ｐ型窒化ガリウム系半導体層の主面は前記エピタキシャル基板の前記主面を構成することが好ましい。
この製造方法によれば、ｐ型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。
本発明の一側面に係る製造方法では、前記導電膜は，Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlのいずれかを含むことが好ましい。この製造方法では、Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlの少なくともいずれかを含むことが好適である。
本発明の一側面に係る製造方法では、前記基板温度は、前記エピタキシャル基板の形成における成膜温度のうちの最低温度以下であることが好ましい。この製造方法によれば、さらす工程における改質処理により生じる可能性のある活性層への熱ストレスを低減できる。
本発明の一側面に係る製造方法では、前記最低温度は摂氏９００度以下であることが好ましい。この製造方法によれば、ガリウム酸化物が様々な融点を有することを利用して、半極性主面における酸素濃度の低減が可能である。ガリウム酸化物としては、例えば以下のものがある。Ｇａ２Ｏ３は比較的高い融点（例えば摂氏１７２５度、１気圧、ＲＴ）を有するが、Ｇａ２Ｏは比較的低い融点（例えば摂氏５００度、１×１０−６Ｔｏｒｒ）を有する。
本発明の一側面に係る製造方法では、前記活性層はＩｎＧａＮ層を含み、前記エピタキシャル基板の前記基板温度は、前記活性層の前記ＩｎＧａＮ層の成長温度以下であることが好ましい。この製造方法によれば、活性層のＩｎＧａＮ層の品質が、さらす工程における熱処理により低下することを避けることができる。
本発明の一側面に係る製造方法は、前記基板生産物を前記真空チャンバから取り出した後に、前記電極にパターン形成を行う工程を更に備えることができる。当該方法は、前記導電膜を成膜した後に前記電極のためのアロイを行わないことで好ましい。この製造方法によれば、電極のためのアロイを行わないようにもできる。
本発明の一側面に係る製造方法では、前記基板の前記III族窒化物半導体はＧａＮであることが好ましい。また、本発明の一側面に係る製造方法では、前記エピタキシャル基板の前記主面はＧａＮからなることが好ましい。
本発明の一側面に係る製造方法は、前記エピタキシャル基板を前記真空チャンバ内に配置した後に前記活性層の上にIII族窒化物半導体の成膜を行って、前記エピタキシャル基板を形成する工程を更に備えることができる。この製造方法によれば、この成膜によって成長されたIII族窒化物半導体の酸素濃度を低減できる。
本発明の一側面に係る製造方法では、前記エピタキシャル基板をガリウム雰囲気にさらした後に、III族窒化物半導体の成膜を行うことなく、前記導電膜の成膜を行われることが好ましい。この製造方法によれば、改質により提供された半極性面の上にオーミック電極を形成できる。
本発明の一側面に係る製造方法では、前記エピタキシャル基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜することが好適である。この角度範囲での半極性面は酸化されやすいステップを有する。
本発明の一側面に係る製造方法では、前記導電膜が接触を成す窒化ガリウム系半導体層における酸素濃度は、１×１０１８ｃｍ−３以下であることができる。この製造方法によれば、電極が接合を成す窒化ガリウム系半導体領域の酸素濃度を低減できる。
本発明の別の側面に係るIII族窒化物半導体発光素子は、（ａ）第１導電型III族窒化物半導体層と、（ｂ）前記第１導電型III族窒化物半導体層の主面の上に設けられた活性層と、（ｃ）前記活性層の主面の上に設けられたIII族窒化物半導体層と、（ｄ）前記III族窒化物半導体層と接合を成す電極とを備える。前記III族窒化物半導体層は第２導電型を有し、前記接合は、前記第１導電型III族窒化物半導体層のｃ軸に直交する基準面に対して傾斜している。
このIII族窒化物半導体発光素子によれば、上記の接合が第１導電型III族窒化物半導体層のｃ軸に直交する基準面に対して傾斜しているので、電極は第２のIII族窒化物半導体層の半極性面に接合する。この半極性面に電極が接合を成すので、この接合は良好なオーミック特性を示す。
本発明の別の側面に係るIII族窒化物半導体発光素子では、前記接合は、前記基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜することができる。このIII族窒化物半導体発光素子によれば、１０度以上８０度以下の範囲の角度で傾斜する半極性面は、ｃ面（極性面）に比べて容易に酸化されるので、上記側面が好適に適用される。
本発明の別の側面に係るIII族窒化物半導体発光素子は、前記電極は，Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlのいずれかを含むことができる。このIII族窒化物半導体発光素子では、Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlの少なくともいずれかを含むことが好適である。
本発明の別の側面に係るIII族窒化物半導体発光素子は、III族窒化物半導体からなる主面を有する支持基体を更に備えることができる。前記支持基体の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜し、前記第１導電型III族窒化物半導体層、前記活性層、及び前記III族窒化物半導体層は、前記支持基体の前記主面の法線の方向に配列される。
このIII族窒化物半導体発光素子によれば、１０度以上８０度以下の範囲の角度で傾斜した半極性面上に順に配列された半導体層を含む半導体積層の半極性上面に良好なオーミック接触が提供される。
本発明の別の側面に係るIII族窒化物半導体発光素子では、前記支持基体の前記III族窒化物半導体はＧａＮであることが好ましい。また、本発明の別の側面に係るIII族窒化物半導体発光素子では、前記III族窒化物半導体層の主面はＧａＮからなることが好ましい。
本発明の別の側面に係るIII族窒化物半導体発光素子は、前記活性層は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、前記活性層は、360ｎｍ以上600ｎｍ以下の波長範囲にピーク発光波長を有するように設けられる。
このIII族窒化物半導体発光素子によれば、360ｎｍ以上600ｎｍ以下の波長範囲における駆動電圧を下げることができる。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明の一側面によれば、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造する方法が提供される。また、本発明の別の側面によれば、良好なオーミック接触を有するIII族窒化物半導体発光素子が提供される。
図１は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。 図２は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。 図３は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。 図４は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。 図５は、ＧａＮ領域と金属（金）との界面付近の透過型電子顕微鏡（ＴＥＭ）像を示す図面である。 図６は、電極形成のための下地の窒化ガリウム系半導体領域における酸素濃度を二次イオン質量分析（ＳＩＭＳ）法で測定した結果を示す図面である。 図７は、電流−電圧特性を示す図面である。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII族窒化物半導体発光素子を製造する方法、及びIII族窒化物半導体発光素子に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図１〜図４は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。図１の（ａ）部に示されるように、工程Ｓ１０１では基板１１を準備する。基板１１は、III族窒化物半導体からなる主面１１ａを有する。主面１１ａは、III族窒化物半導体のｃ軸の方向に延在する基準軸（ベクトルＶＣによって示される）に直交する平面に対して傾斜し、これ故に、半極性を示す。基板１１のIII族窒化物半導体は、例えばＧａＮ等からなることができる。
図１の（ｂ）部に示されるように、工程Ｓ１０２では、半導体発光素子のための半導体積層１３を成長炉１０ａで基板１１上に成長して、エピタキシャル基板Ｅを形成する。引き続き一実施例を説明する。基板１１を成長炉１０ａに配置した後に、成長炉１０ａにアンモニア及び水素を供給して基板１１の主面１１ａのサーマルクリーニングを行う。この後に、成長炉１０ａにおいて、基板１１の主面１１ａ上に順に複数のIII族窒化物半導体層を成長する。成長炉１０ａに成長法としては、例えば有機金属気相成長法が使用可能である。
半導体積層１３は、ｎ型III族窒化物半導体領域１５といった第１導電型のIII族窒化物半導体層、活性層１７、及びｐ型III族窒化物半導体領域１９といった第２導電型のIII族窒化物半導体層を含む。ｎ型III族窒化物半導体領域１５は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、等からなることができる。ｐ型III族窒化物半導体領域１９は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、等からなることができ、また電子ブロック層２７及びｐ型クラッド層２９を含むことができる。ｐ型III族窒化物半導体領域１９は、必要な場合にはｐ型コンタクト層を含むことができる。活性層１７は例えば量子井戸構造２１を有しており、量子井戸構造２１は、交互に配列された障壁層２３及び井戸層２５を含むことができる。障壁層２３のバンドギャップは井戸層２５のバンドギャップより大きい。障壁層２３は例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができ、井戸層２５は例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができる。
工程Ｓ１０２において基板１１の主面１１ａの上に半導体積層１３を成長してエピタキシャル基板を形成することにおいて、基板１１の主面１１ａは、該III族窒化物半導体のｃ軸に沿って延びる基準軸Ｃｘに直交する面から１０度以上８０度以下の範囲の角度で傾斜することが好ましい。また、エピタキシャル基板Ｅの主面は、基準軸Ｃｘに直交する面から１０度以上８０度以下の範囲の角度で傾斜することが好ましい。これらの傾斜角が１０度以上８０度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。
エピタキシャル基板Ｅの主面における傾斜角は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜することが好適である。この角度範囲での半極性面は酸化されやすいステップを有する。
図１の（ｃ）部に示されるように、工程Ｓ１０３では、エピタキシャル基板Ｅを成長炉１０ａから取り出すと、酸素を含む大気にエピタキシャル基板Ｅがさらされる。この結果、エピタキシャル基板Ｅの表面に露出された窒化ガリウム系半導体面に自然酸化物酸化ガリウム１２が形成される。
成長炉１０ａからエピタキシャル基板Ｅを取り出した後に、図２の（ａ）部に示されるように、工程Ｓ１０４では処理装置１０ｂにエピタキシャル基板Ｅを配置する。
次いで、図２の（ｂ）に示されるように、工程Ｓ１０５では、エピタキシャル基板Ｅを処理装置１０ｂで加熱する。加熱の条件の一例では、加熱温度は例えば摂氏７５０度であり、熱処理時間は30分であり、熱処理の雰囲気は例えばGa雰囲気である。この温度範囲は例えば摂氏３００度以上であることができ、この温度以下である場合，Ga酸化物Ga2O3がより蒸気圧の高いGa2Oに還元されないからである。また、この温度範囲は例えば摂氏９００度以下の範囲であることができ、これは活性層17へのダメージを避けるためである。熱処理の雰囲気は例えばGa雰囲気であることができる。
エピタキシャル基板Ｅの加熱の後に、真空を破ることなく、図２の（ｃ）に示されるように、工程Ｓ１０６では、ガリウムを含む雰囲気を処理装置１０ｂのチャンバ内に形成して、この雰囲気にエピタキシャル基板Ｅの表面１３ａをさらす。この処理の雰囲気は、窒化ガリウム系半導体の成長を避けるために雰囲気は窒素を含まないことが好ましい。この処理における基板温度の範囲は例えば摂氏３００度以上であることができ、この温度以下である場合，Ga酸化物Ga2O3がより蒸気圧の高いGa2Oに還元されないからである。また、この温度範囲は例えば摂氏９００度以下の範囲であることができ、これは活性層17へのダメージを避けるためである。この熱処理のための持続時間は例えば30分である。
この加熱工程及びさらす工程のための基板温度は、エピタキシャル基板Ｅの形成における成膜温度のうちの最低温度以下であることが好ましい。加熱工程及びさらす工程における改質処理により生じる可能性のある活性層への熱ストレスを低減できる。活性層はＩｎＧａＮ層を含むとき、エピタキシャル基板Ｅの基板温度は、例えば、活性層のＩｎＧａＮ井戸層の成長温度以下であることが好ましい。活性層のＩｎＧａＮ層の品質が、加熱工程及びさらす工程における熱処理により低下することを避けることができる。
この工程の一実施例では、エピタキシャル基板Ｅの表面１３ａをさらすことは、ガリウムフラックス３１を表面１３ａに照射することによって可能である。
ガリウムと酸素との化合物には様々な形態がある。そして、ガリウム酸化物が様々な融点を有する。この融点の違いを利用して、半極性主面における酸素濃度の低減が可能である。ガリウム酸化物としては、例えば以下のものがある。Ｇａ２Ｏ３の融点（例えば摂氏１７２５度、１気圧、ＲＴ）は比較的高いが、Ｇａ２Ｏの融点（例えば摂氏５００度、１×１０−６Ｔｏｒｒ）は比較的低い。
これまでの工程では、エピタキシャル基板Ｅを処理装置１０ｂの真空チャンバ内に配置した後に、加熱及びＧａ照射による改質処理を行ってきた。この後に、必要な場合には、図３の（ａ）に示されるように、工程Ｓ１０７では、真空を破ることなく、処理装置１０ｂの真空チャンバにおいて、活性層１７を含む半導体積層１３の上に窒化ガリウム系半導体層３３を成長して、新たなエピタキシャル基板Ｅ２を形成することができる。この方法によれば、この成膜によって成長されたIII族窒化物半導体の酸素濃度を低減できる。
窒化ガリウム系半導体層３３の上には、後の工程おいて電極のための金属が堆積されるので、窒化ガリウム系半導体層３３には所望の導電型のドーパント、例えばマグネシウム、亜鉛といったｐ型ドーパントを添加することが好ましい。ｐ型ドーパント濃度は例えば1×1016ｃｍ−３以上1×1021ｃｍ−３以下であることができる。この製造方法によれば、ｐ型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。
ガリウム雰囲気を除いた後に、図３の（ｂ）に示されるように、工程Ｓ１０７では、真空を破ることなく、処理装置１０ｂの真空チャンバにおいてエピタキシャル基板Ｅ２の主面に電極のための導電膜３５を成膜して、基板生産物ＳＰを形成する。
この製造方法によれば、処理装置１０ｂの真空チャンバ内において摂氏３００度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板Ｅをガリウム雰囲気にさらす。このさらす工程に先立ってエピタキシャル基板ＥのIII族窒化物半導体の表面に酸化ガリウムGa2O3が形成されているけれども、さらす工程においてガリウムが窒化ガリウム系半導体半極性主面１３ａへ供給されて酸化ガリウムGa2O3は改質されて、半極性主面では融点の低いＧａ酸化物Ga2Oに改質される。このＧａ酸化物Ga2Oは、その融点に応じて、さらす工程における基板温度の作用により成長炉１０ａの真空チャンバの中空内に窒化ガリウム系半導体表面から放出される。これ故に、半極性主面１３ａが電極膜と接合を形成することに先立って、酸素との結合性に富む半極性主面１３ａへのＧａ照射により半極性主面付近における酸素濃度を低減できる。したがって、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造できる。
本実施の形態では、エピタキシャル基板Ｅをガリウム雰囲気にさらした後に、III族窒化物半導体の成膜を行うことなく、導電膜３５といった金属の成膜を行ってもよい。この方法によれば、改質により提供された半極性面１３ａの上にオーミック電極を形成できる。
導電膜３５は，Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlのいずれかを含むことが好ましい。この製造方法では、Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlの少なくともいずれかを含むことが好適である。
図３の（ｃ）部に示されるように、工程Ｓ１０９において、エピタキシャル基板Ｅ２を処理装置１０ｂから取り出すと、酸素を含む大気にエピタキシャル基板Ｅ２がさらされる。しかしながら、窒化ガリウム系半導体からなる半極性面は既に導電膜３５で覆われているので、基板生産物ＳＰの表面には、金属膜が露出されている。処理装置１０ｂから基板生産物ＳＰを取り出した後に、図３の（ｃ）部に示されるように、酸素を含む大気中に置かれる。
基板生産物ＳＰを処理装置１０ｂの真空チャンバから取り出した後に、図４の（ａ）部に示されるように、工程Ｓ１１０では、導電膜３５にパターン形成を行って、電極３７を形成する。当該方法は、導電膜３５を成膜した後に電極３７のためのアロイを行わない。電極３７のためのアロイを行わないことにより、加熱による電極劣化や電極と半導体の界面異常を防ぐという利点がある。
図４の（ｂ）部に示されるように、工程Ｓ１１１では、基板１１の裏面１１ｂに電極３９を形成する。電極３９の形成に先立って、所望の厚さを得るために基板１１の裏面を研磨して、研磨された裏面を形成することができる。これらの工程により、基板生産物ＳＰ３が作製される。
この後に、基板生産物ＳＰ３の分離を行って、III族窒化物半導体発光素子４１を得る。III族窒化物半導体発光素子４１は、第１導電型III族窒化物半導体層４３と、第１導電型III族窒化物半導体層４３の主面の上に設けられた活性層４５と、活性層４５の主面の上に設けられた第１のIII族窒化物半導体層４９と、第１のIII族窒化物半導体層４９の主面の上に設けられる第２のIII族窒化物半導体層５１と、第２のIII族窒化物半導体層５１の主面の上に設けられる電極５３とを備える。第２のIII族窒化物半導体層５１は第１のIII族窒化物半導体層４９に第１の接合Ｊ１を成す。電極５３と、第２のIII族窒化物半導体層５１と第２の接合Ｊ２を成す。
第１及び第２の接合Ｊ１、Ｊ２は、第１導電型III族窒化物半導体層４３のｃ軸ＶＣ４３に直交する基準面に対して傾斜する。活性層４５の主面は、第１導電型III族窒化物半導体層４３のｃ軸ＶＣ４３に直交する基準面に対して傾斜する。活性層４５を構成する井戸層４５ｂ及び障壁層４５ａは、第１導電型III族窒化物半導体層４３のｃ軸ＶＣ４３に直交する基準面に対して傾斜する平面に沿って延在する。第１及び第２のIII族窒化物半導体層４９、５１は第２導電型を有する。
このIII族窒化物半導体発光素子４１によれば、第２の接合Ｊ２がｃ軸ＶＣ４３に直交する基準面に対して傾斜しているので、電極５３は第２のIII族窒化物半導体層５１の半極性面に接合する。この半極性面５１ａに電極５３が接合を成すので、第２の接合Ｊ２は良好なオーミック特性を示す。
第１及び第２の接合Ｊ１、Ｊ２は、主面５５ａに対して実質的に平行であり、第１及び第２の接合Ｊ１、Ｊ２は、基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜することが好ましい。
III族窒化物半導体発光素子４１は、支持基体５５を更に備えることができ、支持基体５５はIII族窒化物半導体からなる主面５５ａを有する。支持基体５５の主面５５ａは、該III族窒化物半導体のｃ軸ＶＣ５５に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜する。III族窒化物半導体層４３、活性層４５、第１のIII族窒化物半導体層４９、及び第２のIII族窒化物半導体層５１は、支持基体５５の主面５５ａの法線Ｎｘの方向に配列される。
支持基体５５の主面５５ａは、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜することが好適である。この角度範囲での半極性面は酸化されやすいステップを有する。
良好なオーミック性を得るために、第２のIII族窒化物半導体層５１における酸素濃度は１×１０１８ｃｍ−３以下であることが好ましい。
活性層４５は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、活性層４５は例えば５００ｎｍ以上５４０ｎｍ以下の波長範囲にピーク発光波長を有するように設けられる。
図５は、ＧａＮ領域と電極（金属）との界面付近の透過型電子顕微鏡（ＴＥＭ）像を示す図面である。図５の（ａ）部を参照すると、ｃ面上に金（Ａｕ）膜を形成した際に形成される接合を示す。図５の（ｂ）部を参照すると、｛２０−２１｝面上に金膜を形成した際に形成される接合を示す。図５の（ｂ）部の接合には、金（Ａｕ）と｛２０−２１｝−ＧａＮとの界面に暗く写る層が観察され、この暗層は、図５の（ｂ）部における界面の暗層に比べて厚い。この暗層は、界面における酸化物を示している。図５から理解されるように、半極性面では酸化物層がｃ面に比べて厚い。
（実施例１）
図６は、電極形成のための下地の窒化ガリウム系半導体領域における酸素濃度を二次イオン質量分析（ＳＩＭＳ）法で測定した結果を示す図面である。二次イオン質量分析の評価のために、以下のデバイス構造が準備された。横軸の左側から右側（深さ０．３μｍから０．７μｍの方向）の方法に以下の層が｛２０−２１｝ＧａＮ基板上に順に配列される。
ud-GaN：630nm。
p-GaN：50nm。
p-GaN：400nm。
n-GaN：1000nm。
図６に示された破線ＪＣ線までのエピタキシャル基板を準備する。エピタキシャル基板は、｛２０−２１｝ＧａＮ基板、ｎ型ＧａＮ層（１０００ｎｍ）、ｐ型ＧａＮ層（４００ｎｍ）、ｐ型ＧａＮ層（５０ｎｍ）を含む。ｎ型ＧａＮ層（１０００ｎｍ）、ｐ型ＧａＮ層（４００ｎｍ）、及びｐ型ＧａＮ層（５０ｎｍ）は｛２０−２１｝ＧａＮ基板上に成長される。ｐ型ＧａＮ層（５０ｎｍ）の表面は、酸素を含む大気にさらされる。上記の構造を有するエピ基板Ａ１、Ａ２を準備した。分子エピタキシ（ＭＢＥ）装置にエピ基板Ａ１を配置した後に、Ｇａフラックスを照射することなく、ｐ型ＧａＮ層（５０ｎｍ）上にアンドープＧａＮ（６３０ｎｍ）層をＭＢＥ法で成長してエピ基板Ｂ１を形成した。また、分子エピタキシ（ＭＢＥ）装置にエピ基板Ａ２を配置した後に、Ｇａフラックスを照射した後に続けてｐ型ＧａＮ層（５０ｎｍ）上にアンドープＧａＮ（６３０ｎｍ）層をＭＢＥ法で成長してエピ基板Ｂ２を形成した。
ガリウム照射の条件例は以下のものである。
基板温度：摂氏７５０度。
Ｇａフラックス量：１．４×１０−６Ｔｏｒｒ（１Ｔｏｒｒは１３３．３２２パスカルで換算される）。
照射時間：３０分。
図６を参照すると、Ｇａフラックス照射無しの測定結果Ｂ１の表面には、ＳＩＭＳ分析において酸素ピーク（１×１０１９ｃｍ−３を超え１×１０２０ｃｍ−３に近いピーク値）と、ＭＢＥ法で成長されたＧａＮ層において平坦な酸素濃度（１×１０１８ｃｍ−３より大きな定常値）が観察される。
また、図６を参照すると、Ｇａフラックス照射有りの測定結果Ｂ２の表面には、ＳＩＭＳ分析において酸素ピークは全く観察されず、測定結果Ｂ１における酸素ピーク（１×１０１９ｃｍ−３を超え１×１０２０ｃｍ−３に近いピーク値）は消失している。
図６の結果は、Ｇａフラックスの照射を行うことにより、酸素を含む大気に触れることにより形成されたガリウム酸化物を低減できることを示す。Ｇａフラックスの照射に引き続いて導電膜を形成することにより、ガリウム酸化物の量が低減された半極性面に、電極のための導電膜を形成できる。また、Ｇａフラックスの照射に引き続いて窒化ガリウム系半導体膜を形成することにより、この半導体膜中の酸素濃度を低減でき、低い酸素濃度の窒化ガリウム系半導体膜の半極性面に、電極のための導電膜を形成できる。
図７は、電流−電圧特性を示す図面である。図７の（ａ）部は、測定に用いたデバイス構造を示す。エピタキシャル基板は、｛２０−２１｝ＧａＮ基板、ｎ型ＧａＮ層（１０００ｎｍ）、ｐ型ＧａＮ層（４００ｎｍ）、第１ｐ型ＧａＮ層（５０ｎｍ）及び第２ｐ型ＧａＮ層（５０ｎｍ）を含む。ｎ型ＧａＮ層（１０００ｎｍ）、ｐ型ＧａＮ層（４００ｎｍ）、第１ｐ型ＧａＮ層（５０ｎｍ）及び第２ｐ型ＧａＮ層（５０ｎｍ）は｛２０−２１｝ＧａＮ基板上に成長される。第１ｐ型ＧａＮ層（５０ｎｍ）の表面は、酸素を含む大気にさらされる。第１ｐ型ＧａＮ層（５０ｎｍ）上に、Ｇａフラックスを照射することなく、ＭＢＥ装置を用いて第２ｐ型ＧａＮ層（５０ｎｍ）を成長すると共に、第２ｐ型ＧａＮ層（５０ｎｍ）上に金電極を形成して基板生産物Ｃ１を作製した。また、ＭＢＥ装置を用いてＧａフラックスを照射した後に、続けて第２ｐ型ＧａＮ層（５０ｎｍ）を成長すると共に、第２ｐ型ＧａＮ層（５０ｎｍ）上に金電極を形成して基板生産物Ｃ２を作製した。厚さ２０００ｎｍの金電極を含む上記の構造を有する基板生産物Ｃ１、Ｃ２を作製した。
図７の（ｂ）部に示されるように、Ｇａフラックスの適用により、オーミック特性の改善及び駆動電圧の低減が可能であることが理解される。本実施の形態によれば、接触抵抗は1×１０−３Ω・ｃｍ２以下である。なお、金の反応性は低く、これ故に金電極の利用は、酸化膜の影響の調査に好適である。したがって、電極の材料としては金に限定されることはない。
電極が接合する窒化ガリウム系半導体における酸素プロファイルは、Ｇａ照射によって変化する。具体的には、Ｇａ照射によって電極／半導体膜界面における酸化膜の量が低減される。本明細書に開示された実験の他に様々な実験を行っており、これらの実験結果を含めて、金属／半導体の界面における酸素濃度は、該金属が接合する窒化ガリウム系半導体層の内部（界面から100ｎｍの深さ）における酸素濃度の１０倍以下である。半導体層の種類は変化していない。
（実施例２）
発明者らは、Ｇａ照射における真空度と基板温度との関係をシミュレーションにより見積もった。シミュレーションはOutotec Research Oy社製HSC Chemistryという化学反応／平衡の計算ソフトウェアを利用して導出した。見積もりを以下に示す。
雰囲気圧力、加熱温度（摂氏）。
7.50E-02、摂氏1070度以上。
7.50E-03、摂氏860度以上。
7.50E-04、摂氏710度以上。
7.50E-05、摂氏610度以上。
7.50E-06、摂氏540度以上。
7.50E-07、摂氏490度以上。
7.50E-08、摂氏450度以上。
7.50E-09、摂氏400度以上。
7.50E-10、摂氏370度以上。
7.50E-11、摂氏340度以上。
7.50E-12、摂氏310度以上。
7.50E-13、摂氏290度以上。
表示「7.50E-13」は“７．５０×１０−１３”を示す。この見積もりによれば、Ｇａ照射中における真空度の値を小さくする（高真空）につれて、基板温度を小さくできる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
以上説明したように、本実施の形態によれば、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造する方法が提供される。また、本実施の形態によれば、良好なオーミック接触を有するIII族窒化物半導体発光素子が提供される。
１０ａ…成長炉、１０ｂ…処理装置、１１…基板、１２…自然酸化物酸化ガリウム、１３…半導体積層、１３ａ…半導体積層の表面、Ｅ、Ｅ２…エピタキシャル基板、１５…ｎ型III族窒化物半導体領域、１７…活性層、１９…ｐ型III族窒化物半導体領域、２１…量子井戸構造、２３…障壁層、２５…井戸層、２７…電子ブロック層、２９…ｐ型クラッド層、３１…ガリウムフラックス、３３…窒化ガリウム系半導体層、３５…導電膜、ＳＰ３…基板生産物、４１…III族窒化物半導体発光素子、４３…第１導電型III族窒化物半導体層、４５…第１導電型III族窒化物半導体層、４７…活性層、４９…第１のIII族窒化物半導体層、５１…第２のIII族窒化物半導体層、５３…電極、Ｊ１、Ｊ２…接合、５５…支持基体。

Claims (13)

  1. III族窒化物半導体発光素子を製造する方法であって、
    真空チャンバ内において摂氏３００度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板をガリウム雰囲気にさらす工程と、
    前記真空チャンバ内において前記エピタキシャル基板の主面に電極のための導電膜を成膜して、基板生産物を形成する工程と、
    を備え、
    前記エピタキシャル基板の前記主面は、窒化ガリウム系半導体からなる半極性の主面を有し、
    前記エピタキシャル基板は、III族窒化物半導体からなる活性層を含む、III族窒化物半導体発光素子を製造する方法。
  2. 基板の主面の上に半導体領域を成長して、前記エピタキシャル基板を形成する工程を更に備え、
    前記基板の前記主面はIII族窒化物半導体からなり、
    前記半導体領域は、第１導電型のIII族窒化物半導体層、前記活性層、及び第２導電型のIII族窒化物半導体層を含み、
    前記エピタキシャル基板は前記基板を含み、
    前記基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜し、
    前記エピタキシャル基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜する、請求項１に記載されたIII族窒化物半導体発光素子を製造する方法。
  3. 前記エピタキシャル基板は、前記活性層の上に設けられたｐ型窒化ガリウム系半導体層を含み、
    前記ｐ型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含み、
    前記ｐ型窒化ガリウム系半導体層の主面は前記エピタキシャル基板の前記主面を構成する、請求項１又は請求項２に記載されたIII族窒化物半導体発光素子を製造する方法。
  4. 前記導電膜は，Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlのいずれかを含む、請求項１〜請求項３のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  5. 前記基板温度は、前記エピタキシャル基板の形成における成膜温度のうちの最低温度以下である、請求項１〜請求項４のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  6. 前記基板温度は摂氏９００度以下である、請求項１〜請求項５のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  7. 前記活性層はＩｎＧａＮ層を含み、
    前記エピタキシャル基板の前記基板温度は、前記活性層の前記ＩｎＧａＮ層の成長温度以下である、請求項１〜請求項６のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  8. 前記基板生産物を前記真空チャンバから取り出した後に、前記電極にパターン形成を行う工程を更に備え、
    当該方法は、前記導電膜を成膜した後に前記電極のためのアロイを行わない、請求項１〜請求項７のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  9. 前記基板の前記III族窒化物半導体はＧａＮであり、
    前記エピタキシャル基板の前記主面はＧａＮからなる、請求項１〜請求項８のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  10. 前記エピタキシャル基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜する、請求項１〜請求項９のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  11. 前記導電膜の成膜は、前記エピタキシャル基板をガリウム雰囲気にさらした後に、III族窒化物半導体の成膜を行うことなく行われる、請求項１〜請求項１０のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  12. 前記エピタキシャル基板をガリウム雰囲気にさらした後に前記真空チャンバ内において前記活性層の上に窒化ガリウム系半導体の成膜を行う工程を更に備える、請求項１〜請求項１１のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  13. 前記導電膜が接触を成す窒化ガリウム系半導体層における酸素濃度は、１×１０１８ｃｍ−３以下である、請求項１〜請求項１１のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
JP2010201116A 2010-09-08 2010-09-08 Ｉｉｉ族窒化物半導体発光素子を製造する方法 Expired - Fee Related JP5136615B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010201116A JP5136615B2 (ja) 2010-09-08 2010-09-08 Ｉｉｉ族窒化物半導体発光素子を製造する方法
EP11823436.8A EP2615651A4 (en) 2010-09-08 2011-08-29 PROCESS FOR PRODUCING GROUP III NITRIDE SEMICONDUCTOR ELECTROLUMINESCENT ELEMENT AND GROUP III NITRIDE SEMICONDUCTOR ELECTROLUMINESCENT ELEMENT
PCT/JP2011/069488 WO2012032960A1 (ja) 2010-09-08 2011-08-29 Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子
CN2011800434749A CN103098241A (zh) 2010-09-08 2011-08-29 Iii族氮化物半导体发光元件的制造方法及iii族氮化物半导体发光元件
US13/821,857 US20130207076A1 (en) 2010-09-08 2011-08-29 Method for fabricating group iii nitride semiconductor light emitting device, and group iii nitride semiconductor light emitting device
TW100131546A TW201232810A (en) 2010-09-08 2011-09-01 Method for manufacturing group iii nitride semiconductor light-emitting element and group iii nitride semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010201116A JP5136615B2 (ja) 2010-09-08 2010-09-08 Ｉｉｉ族窒化物半導体発光素子を製造する方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011270266A Division JP5482771B2 (ja) 2011-12-09 2011-12-09 Ｉｉｉ族窒化物半導体発光素子を製造する方法

Publications (2)

Publication Number Publication Date
JP2012059891A JP2012059891A (ja) 2012-03-22
JP5136615B2 true JP5136615B2 (ja) 2013-02-06

Family

ID=45810562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010201116A Expired - Fee Related JP5136615B2 (ja) 2010-09-08 2010-09-08 Ｉｉｉ族窒化物半導体発光素子を製造する方法

Country Status (6)

Country Link
US (1) US20130207076A1 (ja)
EP (1) EP2615651A4 (ja)
JP (1) JP5136615B2 (ja)
CN (1) CN103098241A (ja)
TW (1) TW201232810A (ja)
WO (1) WO2012032960A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5892495B2 (ja) * 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
US10475930B2 (en) * 2016-08-17 2019-11-12 Samsung Electronics Co., Ltd. Method of forming crystalline oxides on III-V materials

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148342A (ja) * 1995-11-21 1997-06-06 Sony Corp Ｉｉ−ｖｉ族化合物半導体の成長方法
JPH11177134A (ja) * 1997-12-15 1999-07-02 Sharp Corp 半導体素子の製造方法及び半導体素子、並びに発光素子の製造方法及び発光素子
US6853663B2 (en) * 2000-06-02 2005-02-08 Agilent Technologies, Inc. Efficiency GaN-based light emitting devices
JP2002141283A (ja) * 2000-08-08 2002-05-17 Matsushita Electric Ind Co Ltd 半導体基板、その製造方法、半導体装置及びパターン形成方法
JP4593067B2 (ja) * 2002-10-31 2010-12-08 古河電気工業株式会社 半導体材料の積層構造の製造方法
KR100707167B1 (ko) * 2003-07-11 2007-04-13 삼성전자주식회사 고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP2008227540A (ja) * 2003-12-03 2008-09-25 Sumitomo Electric Ind Ltd 発光装置
WO2006009413A1 (en) * 2004-07-23 2006-01-26 Gwangju Institute Of Science And Technology Top-emitting light emitting diodes and method of manufacturing thereof
JP2006253500A (ja) * 2005-03-11 2006-09-21 Kanagawa Acad Of Sci & Technol 固体表面の酸素除去方法、結晶成長方法、半導体製造方法及び半導体装置
JP2008300421A (ja) * 2007-05-29 2008-12-11 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族窒化物半導体の製造方法およびｉｉｉ−ｖ族窒化物半導体
JP2010123920A (ja) * 2008-10-20 2010-06-03 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP4375497B1 (ja) * 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法

Also Published As

Publication number Publication date
EP2615651A1 (en) 2013-07-17
US20130207076A1 (en) 2013-08-15
JP2012059891A (ja) 2012-03-22
TW201232810A (en) 2012-08-01
EP2615651A4 (en) 2015-02-25
WO2012032960A1 (ja) 2012-03-15
CN103098241A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
JP4023121B2 (ja) ｎ型電極、ＩＩＩ族窒化物系化合物半導体素子、ｎ型電極の製造方法、及びＩＩＩ族窒化物系化合物半導体素子の製造方法
JP2015082662A (ja) 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法
WO2006109760A1 (ja) 半導体素子およびその製造方法
WO2014045882A1 (ja) Ｌｅｄ素子及びその製造方法
JPH11177134A (ja) 半導体素子の製造方法及び半導体素子、並びに発光素子の製造方法及び発光素子
JP2015082641A (ja) Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法
JP5749888B2 (ja) 半導体素子及び半導体素子を作製する方法
JP5136615B2 (ja) Ｉｉｉ族窒化物半導体発光素子を製造する方法
JP5685555B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2001015852A (ja) ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
JP5482771B2 (ja) Ｉｉｉ族窒化物半導体発光素子を製造する方法
US20090020771A1 (en) III-Nitride Semiconductor Light Emitting Device And Method For Manufacturing The Same
US8415707B2 (en) Group III nitride semiconductor device
US7713770B2 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
KR101528098B1 (ko) 전자 빔 빗각 증착과 열처리를 이용하는 질화갈륨 계열 발광 다이오드 제조 방법
JP2003188414A (ja) 半導体発光素子の製造方法
JP2010245109A (ja) Ｉｉｉ族窒化物系半導体素子、及び電極を作製する方法
KR101026059B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101101954B1 (ko) 확산방지층을 가지는 전극구조체를 구비한 수직형 구조의 그룹 Ⅲ족 ｎ형 질화물계 반도체 소자 및 이를 포함하는 발광다이오드 소자
JP2000277440A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ
TW457730B (en) Light-emitting device and method for fabricating the same
JP3560561B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP2020027905A (ja) 積層体及びその製造方法
JP4872422B2 (ja) ｐｎ接合ダイオード及びｐｎ接合ダイオードの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees