TW201232810A - Method for manufacturing group iii nitride semiconductor light-emitting element and group iii nitride semiconductor light-emitting element - Google Patents

Method for manufacturing group iii nitride semiconductor light-emitting element and group iii nitride semiconductor light-emitting element Download PDF

Info

Publication number
TW201232810A
TW201232810A TW100131546A TW100131546A TW201232810A TW 201232810 A TW201232810 A TW 201232810A TW 100131546 A TW100131546 A TW 100131546A TW 100131546 A TW100131546 A TW 100131546A TW 201232810 A TW201232810 A TW 201232810A
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
substrate
group iii
emitting device
semiconductor light
Prior art date
Application number
TW100131546A
Other languages
English (en)
Inventor
Susumu Yoshimoto
Fuminori Mitsuhashi
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201232810A publication Critical patent/TW201232810A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

201232810 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種第III族氮化物半導體發光元件之製造 方法、及第III族氮化物半導體發光元件。 【先前技術】 專利文獻1中記載有一種第III-V族氮化物半導體之製造 方法。根據該方法，可製造出獲得再現性佳且接觸電阻低 之歐姆電極。 非專利文獻1中記載了對p型GaN之歐姆接觸。包含Ni/Au 之金屬堆積於p型GaN上。然後，藉由熱處理，與非晶質 Ni-Ga-Ο相及較大之Au晶粒一併，將金屬錄轉化為NiO。 先行技術文獻 專利文獻 專利文獻1:日本專利特開2008-300421號公報 非專利文獻 非專利文獻 1 : Jin-Kuo Ho et al.，JOURNAL OF APLIED PHYSICS, VOL· 86, No. 8，1999，「Low-resistance ohmic contacts to p-type GaN achieved by the oxidation of Ni/Au films」 【發明内容】 發明所欲解決之問題 業界期望獲得對氮化鎵等氮化鎵系半導體之非c面之更 優異之歐姆接觸。根據發明者之見解，氮化鎵等氮化鎵系 半導體之非C面、即半極性面’在曝露於含氧之環境中時， 比C面更容易被氧化。
S 158540.doc 201232810 根據该見解’表明重要的疋降低電極骐所接合之氮化錄 系半導體表面之氧濃度。然而，製造步驟中容易發生氧之 混入。又，根據發明者之另一見解，於半極性面中，切斷 氧與鎵之鍵結並不容易。如此，認為金屬/半導體之界面中 之氧濃度之降低與氮化鎵系半導體層之半極性面所固有之 性質有較深關聯性。 本發明係鑒於上述情況而完成者，其目的在於提供一種 具有良好之歐姆接觸之第III族氮化物半導體發光元件之製 造方法》又，本發明之目的在於提供一種具有良好之歐姆 接觸之第III族氮化物半導體發光元件。 解決問題之技術手段 本發明之一態樣為一種第ΙΠ族氮化物半導體發光元件之 製造方法。該方法包括下述步驟：（a)於真空腔室内以攝氏 3 〇〇度以上之基板溫度，不進行第IIU^氮化物半導體之成膜 而將遙晶基板曝露於鎵環境中，及（b)於上述真空腔室内在 上述磊晶基板之主面成膜用於電極之導電膜，從而形成基 板生產物。上述磊晶基板之上述主面具有氮化鎵系半導體 構成之半極性’上述磊晶基板包括包含第III族氮化物半導 體之活性層。 根據該製造方法’於真空腔室内以攝氏300度以上之基板 溫度’不進行第ΙΠ族氮化物半導體之成膜而將磊晶基板曝 露於鎵環境中。儘管在該曝露步驟之前於磊晶基板之第m 無氮化物半導體之表面形成有氧化物’但曝露步驟中將鎵 供給至氮化鎵系半導體之半極性主面，位於半極性主面之 158540.doc 201232810 表面之鎵氧化物被還原，從而被改質為熔點低之鎵氧化 物。此時之反應表示為如下。
Ga2〇3+4Ga—>3Ga2〇 0 該鎵氧化物Ga2〇根據其熔點並藉由曝露步驟中之基板溫 度之作用，而自氮化鎵系半導體向真空腔室之中空内放 出。因此，在半極性主面與電極膜形成接合之前，藉由對 虽於與氧之鍵結性之半極性主面照射鎵而可降低半極性主 面附近之氧漢度》因此，可製造出具有良好之歐姆接觸之 第III族氮化物半導體發光元件。 本發明之一態樣之製造方法可更包括於基板之主面上成 長半導體區域而形成上述磊晶基板之步驟。上述基板之上 述主面包含第III族氮化物半導體。宜為上述半導體區域包 括第1導電型之第III族氮化物半導體層、上述活性層、及第 2 V電型之第III族氮化物半導體層，上述蟲晶基板包括上述 基板’上述基板之上述主面以10度以上80度以下之範圍之 角度自與沿該第III族氮化物半導體之C軸延伸之基準軸正 父之面傾斜，上述磊晶基板之上述主面以10度以上80度以 下之範圍之角度自與沿該第ΙΠ族氮化物半導體之c轴延伸 之基準軸正交之面傾斜。 根據該製造方法，當傾斜角為1〇度以上8〇度以下之範圍 時，氮化鎵系半導體之半極性面富於與氧之鍵結性。因此， 於形成歐姆電極時，氧之降低較為重要。 本發明之一態樣之製造方法中，宜為上述磊晶基板包括 设置於上述活性層上之Ρ型氮化鎵系半導體層，上述Ρ型氮
S 158540.doc 201232810 化鎵系半導體層含有鎂作為摻雜劑，上述P型氮化鎵系半導 體層之主面構成上述遙晶基板之上述主面β 根據該製造方法’可形成與Ρ型氮化鎵系半導體層形成歐 姆接觸之電極。 本發明之一態樣之製造方法中，宜為上述導電膜包含
Au ' Pd、Ni、Rh、Al、Ti、Zn、Cu、In、Ta、Pt、Τ1 中之 任一者。該製造方法中，宜為包含Au、Pd、Ni、Rh、A卜 Ti、Zn、Cu、In、Ta、Pt、Tl之至少任一者。 本發明之一態樣之製造方法中，宜為上述基板溫度為上 述磊晶基板之形成時之成膜溫度中之最低溫度以下。根據 該製造方法，可減少藉由曝露步驟中之改質處理而可能產 生之對活性層之熱應力。 本發明之一態樣之製造方法中，宜為上述最低溫度為攝 氏900度以下。根據該製造方法，利用鎵氧化物具有各種炼 點，而可降低半極性主面中之氧濃度。關於鎵氧化物，例 如有以下者。Ga；2〇3具有相對高之熔點（例如攝氏1725度，1 氣壓’ RT) ’而Ga2〇具有相對低之溶點（例如攝氏5〇q度， lxio·6 Torr)。 本發明之一態樣之製造方法中’宜為上述活性層包含 InGaN層，上述蟲晶基板之上述基板溫度為上述活性層之上 述InGaN層之成長溫度以下。根據該製造方法，可避免活性 層之InGaN層之品質因曝露步驟中之熱處理而下降。 本發明之一態樣之製造方法可更包括於將上述基板生產 物自上述真空腔室取出後，於上述電極進行圖案形成之步 158540.doc 201232810 驟。該方法宜為於成膜上述導電膜後不進行用於上述電極 之合金化。根據該製造方法，亦可不進行用於電極之合金 化。 本發明之一態樣之製造方法中’宜為上述基板之上述第 III族氮化物半導體為GaN。又，本發明之一態樣之製造方 法且為上述蟲晶基板之上述主面包含GaN。 本發明之一態樣之製造方法可更包括於將上述磊晶基板 配置於上述真空腔室内之後於上述活性層上進行第hi族氮 化物半導體之成膜’從而形成上述磊晶基板之步驟。根據 該製造方法，可降低藉由該成膜而成長之第Ιπ族氮化物半 導體之氧濃度。 本發明之一態樣之製造方法中，宜為於將上述磊晶基板 曝露於鎵環境中之後，不進行第m族氮化物半導體之成 膜，而進行上述導電膜之成膜《根據該製造方法，可於藉 由改質所提供之半極性面上形成歐姆電極。 本發明之一態樣之製造方法中’宜為上述磊晶基板之上 述主面以63度以上80度以下之範圍之角度自與沿該第m族 氮化物半導體之c軸延伸之基準轴正交之面傾斜。該角度範 圍内之半極性面具有容易被氧化之階差。 1發明之一態樣之t造方法中，與上述導電膜形成接觸 之氮化鎵系半導體層中之氧濃度可為1><1〇18 em_3以下。根 據該製造方法，可降低與電極形成接合之氮化鎵系半導體 區域之氧濃度。 本發明之另一態樣之第m族氮化物半導體發光元件包
S 158540.doc 201232810 括：（a)第1導電型第m族氮化物半導體層，（b)設置於上述 第1導電型第III族氮化物半導體層之主面上之活性層，（c) 設置於上述活性層之主面上之第ΠΙ族氮化物半導體層，及 (d)與上述第in族氮化物半導體層形成接合之電極。上述第 III族氮化物半導體層具有第2導電型，上述接合相對於與上 述第1導電型第III族氮化物半導體層之c軸正交之基準面傾 斜0 根據該第III族氮化物半導體發光元件，因上述接合相對 於與第1導電型第III族氮化物半導體層之C軸正交之基準面 傾斜’故電極接合於第2第III族氮化物半導體層之半極性 面。因電極與該半極性面形成接合’故該接合顯示出良好 之歐姆特性。 本發明之另一態樣之第III族氮化物半導體發光元件中， 上述接合可以10度以上80度以下之範圍之角度自與上述基 準軸正交之面傾斜。根據該第III族氮化物半導體發光元 件’以10度以上80度以下之範圍之角度傾斜之半極性面比c 面（極性面）更容易被氧化，因而上述態樣較佳。 本發明之另一態樣之第III族氮化物半導體發光元件中， 上述電極可包含 Au、Pd、Ni、Rh、Al、Ti、Zn、Cu、In、 Ta、Pt、T1中之任一者。該第III族氮化物半導體發光元件 中，可包含 Au、Pd、Ni、Rh、Al、Ti、Zn ' Cu、In、Ta、 Pt、Tl之至少任一者。 本發明之另一態樣之第in族氮化物半導體發光元件可更 包括具有包含第III族氮化物半導體之主面之支持基體。上 158540.doc 201232810 述支持基體之上述主面以10度以上80度以下之範圍之角度 自與沿該第ΙΠ族氮化物半導體之c軸延伸之基準軸正交之 面傾斜，上述第1導電型第III族氮化物半導體層、上述活性 層、及上述第III族氮化物半導體層在上述支持基體之上述 主面之法線之方向上排列。 根據該第III族氮化物半導體發光元件，包含在以1〇度以 上80度以下之範圍之角度傾斜之半極性面上依次排列之半 導體層的半導體積層之半極性上表面提供良好之歐姆接 觸。 本發明之另一態樣之第ΙΠ族氮化物半導體發光元件中， 宜為上述支持基體之上述第ΠΙ族氮化物半導體為GaN。 又，本發明之另一態樣之第III族氮化物半導體發光元件 中，宜為上述第III族氮化物半導體層之主面包含〇^。 本發明之另一態樣之第ΙΠ族氮化物半導體發光元件中， 上述活性層包括包含作為第m族構成元素之銦之氮化録系 半導體層，上述活性層設為在360 nm以上600 nmw下之波 長範圍内具有波峰發光波長。 根據該第m族氮化物半導體發光元件，可降低36〇胆以 上600 nm以下之波長範圍内之驅動電壓。 本發月之上述目的及其他目的、特徵、以及優點係根據 參照隨附圖式而開展之本發明之良好實施形態之以下之詳 細記述而更容易明白。 發明之效果 如以上說明般 158540.doc 根據本發明之一態樣，提供一種具有良 s 201232810 好之歐姆接觸之第ΠΙ族氮化物半導體發光元件之製造方 法。又’根據本發明之另一態樣，提供一種具有良好之歐 姆接觸之第III族氮化物半導體發光元件。 【實施方式】 本發明之見解可藉由參照作為例示而表示之隨附圖式並 考慮以下之詳細記述而容易理解。繼而，一面參照隨附圖 式，一面說明本發明之第⑴族氮化物半導體發光元件之製 造方法、及第III族氮化物半導體發光元件之實施形態。於 可能之情形時’對相同部分附上相同之符號。 圖1〜圖4係模式性地表示本實施形態之第ΙΠ族氮化物半 導體發光元件之製造方法之主要步驟的圖式。如圖丨之0) 部所示，步驟S101中準備基板u。基板u具有包含第m族 氮化物半導體之主面11 a。主面i丨a相對於與沿第Jχ族氮化 物半導體之c軸之方向延伸之基準軸（由向量¥(：而表示）正 交之平面傾斜，因此顯示出半極性。基板u之第m族氮化 物半導體例如可包含GaN等。 如圖1之（b)部所示，步驟S102令，於成長爐i〇a中，將用 於半導體發光元件之半導體積層13在基板u上成長，從而 形成磊晶基板E。繼而對一實施例進行說明。於將基板“ 配置於成長爐之後，對成長爐心供給氨氣及氫氣從而 進行基板U之主面lla之熱清洗。之後，於成長爐他中， 在基板11之主面lla上依次成長複數之第m族氮化物半導 體層。於成長爐可使用例如有機金屬氣相成長法作為 成長法。 158540.doc •10· 201232810 半導體積層13包含η型第III族氮化物半導體區域15等第1 導電型之第III族氮化物半導體層、活性層17、及p型第ΠΙ 族氮化物半導體區域19等第2導電型之第ΠΙ族氮化物半導 體層。η型第III族氮化物半導體區域15例如可包含GaN、 AlGaN、InAlGaN等。p型第III族氮化物半導體區域19例如 可包含GaN、AlGaN、InAlGaN等，而且可包含電子阻撞層 27及p型包覆層29。p型第III族氮化物半導體區域19於必要 之情形時可包含p型接觸層。活性層17例如具有量子井構造 21，量子井構造21可包含交替排列之障壁層23及井層25。 障壁層23之帶隙比井層25之帶隙大。障壁層23例如可包含
GaN、InGaN、InAlGaN等，井層 25例如可包含GaN、InGaN、
InAlGaN 等。 步驟S102中在基板Π之主面1U上成長半導體積層13而 形成屋晶基板時，基板11之主面11a宜以10度以上80度以下 之範圍之角度自與沿該第III族氮化物半導體之c軸延伸之 基準軸Cx正交之面傾斜。又，磊晶基板e之主面宜以丨〇度以 上80度以下之範圍之角度自與基準軸cx正交之面傾斜。當 該等傾斜角為10度以上80度以下之範圍時，氮化鎵系半導 體之半極性面富於與氧之鍵結性。因此，於形成歐姆電極 時’氛之降低較為重要。 遙晶基板E之主面中之傾斜角宜以63度以上go度以下之 範圍之角度自與沿該第III族氮化物半導體之c軸延伸之基 準軸正交之面傾斜。該角度範圍内之半極性面具有容易被 氧化之階差。 158540.doc 201232810 如圖1之⑷部所示，步驟S103中，若將蟲晶基板E自成長 爐10a中取出，則磊晶基板E曝露於含氧之大氣中。其結果， 於路出在磊晶基板E之表面之氮化鎵系半導體面形成有自 然氧化物之氧化鎵1 2。 於將磊晶基板E自成長爐10a t取出後，如圖2之（a)部所 示，步驟S104中於處理裝置1〇b中配置磊晶基板E。 其次，如圖2之（b)部所示，步驟31〇5中，於處理裝置i〇b 中加熱磊晶基板E。於加熱之條件之一例令，加熱溫度例如 為攝氏750度，熱處理時間為3〇分鐘，熱處理之環境例如為 Ga環境。該溫度範圍例如可為攝氏3〇〇度以上，其原因在於 當為該溫度以下時，Ga氧化物Ga2〇3無法還原為蒸氣壓更高 之GaaO。又，該溫度範圍例如可為攝氏9〇〇度以下之範圍， 這樣是為了避免對活性層17之損傷。熱處理之環境例如可 為Ga環境。 於磊晶基板E之加熱之後，不破壞真空，而如圖2之（^部 所示，步驟S106中，於處理裝置10b之腔室内形成含鎵之環 土兄’將蟲晶基板E之表面13a曝露於該環境中。就該處理之 環境而言，為了避免氮化鎵系半導體之成長，環境中宜不 δ有氣氣。s亥處理中之基板溫度之範圍例如可為攝氏3〇〇 度以上，其原因在於當為該溫度以下時，Ga氧化物 無法還原為蒸氣壓更向之Ga〗◦。又，該溫度範圍例如可為 攝氏9 0 0度以下之紅圍’這樣是為了避免對活性層17之損 傷。該熱處理所需之持續時間例如為30分鐘。 該加熱步驟及曝露步驟所需之基板溫度宜為蟲晶基板£ 158540.doc -12- 201232810 之形成時之成膜溫度中之最低溫度以下，從而可減少藉由 加熱步驟及曝露步驟中之改質處理而可能產生之對活性層 之熱應力。於活性層包含化⑽層時，遙晶基板£之基板溫 度宜為例如活性層之InGaN井層之成長溫度以下，從而可避 免活性層之InGaN層之品質因加熱步驟及曝露步驟中之熱 處理而下降。 /步驟之-實施例中’就曝露蟲晶基板E之表面⑴而 石，可藉由對表面13a照射鎵助焊劑31而實現。 鎵與氧之化合物有各種形m，鎵氧化物具有各種 ^。利用該溶點之不同，半極性主面中之氧濃度之降低 ^可能。關於鎵氧化物，例如有以下者。叫〇3之溶點（例 ^氏㈣度，i氣壓，RT)相對較高，而Ga2〇之溶點（例如 攝氏500度，ixio-eTorr)相對較低。 ^為止之步驟中，於將蟲晶基板£配置於處理裝置⑽
^腔室内之後’藉由加熱及Ga照射進行改質處理。然 二：必要之情形時’如圖3之⑷部所示，步驟S ，壞真空，而於處理裝置之真空腔室中，在包含活性層 之半導體積層13上成長氮化鎵系半導 曰 成新的蟲晶基板…根據該方法，可降低：從而可形 長之第ΙΠ族氮化物半導體之氧濃h…^成膜而成 於氮化鎵系半導體層33上堆 屬，因此可向氮化嫁系半導體層：中步添=用於電極之金 之摻雜劑，例如鎂、鋅等_換雜 』望之導電型 可為1X10丨6cm·3以上lxl〇2〗c ·3 摻雜劑濃度例如 cm以下。根據該製造方法，可
】58540.doc S 201232810 形成與p型氮化鎵系半導體層形成歐姆接觸之電極 於除去録環境後，如圖3之⑻部所示，步驟S107中，不 破壞真空’而於處理裝置·之真空腔室中，在蟲晶基板Μ 之主面成臈用於電極之導電膜35’從而形成基板生產物S卜 根據該製造方法’於處理裝置⑽之真空腔室内以攝氏 300度以上之基板溫度，不進行第m族氮化物半導體之成膜 而將蟲晶基板E曝露於鎵環境中。儘管在該曝露步驟之前於 蟲晶基板E之第则氮化物半導體之表面形成有氧化鎵 以2〇3,曝露步驟中將鎵供給至氮化㈣半導體半極性主面 13a而氧化鎵Ga2〇3被?文質，從而於半極性主面改質為熔點 低之Ga氧化物Ga2〇e該Ga氧化物根據其溶點，藉由曝 露步驟中之基板溫度之作用而於成長爐心之真空腔室之 中空内自II化鎵系、半導體表面放出。因此，在半極性主面 13a與電極膜形成接合之前，藉由對富㈣氧之鍵結性之半 極性主面13a照射Ga而可降低半極性主面附近之氧濃度。因 此，可製造出具有良好之歐姆接觸之第出族氮化物半導體 發光元件。 本實施形態中，於將磊晶基板丑曝露於鎵環境中之後，亦 可不進行第III族氮化物半導體之成膜，而進行導電膜35等 金屬之成膜。根據該方法’可於藉由改質所提供之半極性 面13 a上形成歐姆電極。 導電膜35可包含 Au、Pd、Ni、Rh、Al、Ti、Zn、Cu、In、 Ta、Pt、T1中之任一者。該製造方法中，可包含…心 Ni、Rh、Al、Ti、Zn、Cu、In' Ta、Pt、耵之至少任一者。 158540.doc -14. 201232810 如圖3之（c)部所示，步驟SI09中，若將磊晶基板E2自處 理裝置10b中取出’則磊晶基板E2會曝露於含氧之大氣中。 然而’包含氮化鎵系半導體之半極性面已由導電膜35所覆 蓋’因此於基板生產物81>之表面，金屬膜露出。自處理裝 置10b中取出之基板生產物sp如圖3之（c)部所示，置於含氧 之大氣中。 於將基板生產物SP自處理裝置10b之真空腔室中取出 後’如圖4之（a)部所示，步驟S11〇中，於導電膜35進行圖案 形成，從而形成電極37。該方法係於成膜導電膜35後不進 行用於電極37之合金化。藉由不進行用於電極37之合金 化’而具有防止加熱所引起之電極劣化或電極與半導體之 界面異常之優點。 如圖4之（b)部所示，步驟sill中，於基板11之背面1115形 成電極39。在電極39之形成之前，為了獲得所期望之厚度 而對基板11之背面進行研磨，從而可形成經研磨之背面。 藉由該等步驟製作基板生產物SP3。 然後，進行基板生產物SP3之分離，獲得第ΙΠ族氮化物半 導體發光元件41。第III族氮化物半導體發光元件41包括： 第1導電型第III族氮化物半導體層43，設置於第1導電型第 ΠΙ族氮化物半導體層杓之主面上之活性層45，設置於活性 層45之主面上之第1第ΠΙ族氮化物半導體層49,設置於第1 第III族氮化物半導體層49之主面上之第2第III族氮化物半 導體層5卜及設置於第2第III族氮化物半導體層51之主面上 之電極53。第2第III族氮化物半導體層51係與第1第in族氣
S 158540.doc -15- 201232810 化物半導體層49形成第1接合n。電極53與第2第⑴族氮化 物半導體層51形成第2接合J2。 第1及第2接合Jl、J2相對於與第丨導電型第m族氮化物半 導體層43之c軸VC43正交之基準面傾斜。活性層“之主面 相對於與第！導電型第m族氮化物半導體層432c*vc43 正交之基準面傾斜。構成活性層45之井層45b及障壁層45a 沿相對於與第1導電型第ΠΙ族氮化物半導體層43之〇軸 VC43正交之基準面傾斜的平面延伸。第！及第2第m族氮化 物半導體層49、51具有第2導電型。 根據δ亥第III族氮化物半導體發光元件41，因第2接合J2 相對於與c轴VC43正交之基準面傾斜，故電極53接合於第2 第III族氮化物半導體層51之半極性面。因電極53與該半極 性面51a形成接合’故第2接合J2顯示出良好之歐姆特性。 第1及第2接合J1、J2相對於主面55 a實質平行，第1及第2 接合Jl、J2宜以10度以上80度以下之範圍之角度自與基準 轴正交之面傾斜。 第III族氮化物半導體發光元件41可更包括支持基體55， 支持基體55具有包含第III族氮化物半導體之主面55a。支持 基體55之主面55a以10度以上80度以下之範圍之角度自與 沿該第III族氮化物半導體之c軸VC5 5延伸之基準轴正交之 面傾斜。第III族氮化物半導體層43、活性層45、第1第III 族氮化物半導體層49、及第2第III族氮化物半導體層51在支 持基體5 5之主面5 5 a之法線Nx之方向上排列。 支持基體55之主面55a宜以63度以上80度以下之範圍之 158540.doc -16· 201232810 角度自與沿該第m族氮化物半導體之c軸延伸之基準軸正 交之面傾斜。該角度範圍内之半極性面具有容易被氧化之 階差》 為了獲得良好之歐姆性，第2第m族氮化物半導體層51 中之氧濃度宜為1x10丨8 cm-3以下。 一 /舌|·生層45包括包含作為第hi族構成元素之钢之氮化鎵系 半導體層，活性層45設為例如於500 nm以上54〇 nm以下之 波長範圍内具有波峰發光波長。 圖5係表示GaN區域與電極（金屬）之界面附近之穿透式電 子顯微鏡（TEM，transmission electr〇n micr〇sc〇pe)像之圖 式。若參照圖5之（a)部，則表示於c面上形成金（Au)膜時所 形成之接合。若參照圖5之（b)部，則表示於{2〇_21}面上形 成金膜時所形成之接合。圖5之（b)部之接合中，在金（Au) 與{20-21}-GaN之界面觀察到反映得較暗之層，該暗層比圖 5之（b)部中之界面之暗層厚。該暗層表示界面中之氧化物。 如根據圖5所理解般，半極性面中氧化物層比c面厚。 (實施例1) 圖6表示利用次級離子質量分析（SIMS，sec〇ndai>y丨^ mass Spectrometry)法測定用於電極形成之基底之氮化鎵系 半導體區域中的氧濃度之結果之圖式。為了進行次級離子 質量分析之評估，準備以下之器件構造。於自橫軸之左側 至右側（澡度0.3 μιη至〇 · 7 μπι之方向）之方法中，將以下之層 在{20-21} GaN基板上依次排列。 ud-GaN : 630 nm 〇
C 158540.doc •17- 201232810 p-GaN : 50 nm。 p-GaN : 400 nm ° n-GaN : 1000 nm。 準備直至圖6所不之虛線JC線為止之蟲晶基板。蟲晶基板 包括{20-21}GaN基板、η型 GaN層（1000 nm)、p型 GaN層（400 nm)、及 p型 GaN層（50 nm)。η型 GaN層（1000 nm)、p型 GaN 層（400 nm)、及ρ型GaN層（50 nm)係於{20-2 1 }GaN基板上成 長。p型GaN/# (50 nm)之表面曝露於含氧之大氣中。準備具 有上述構造之磊晶基板Al、A2。於在分子束磊晶（MBE， molecular beam epitaxial)裝置中配置兹晶基板A1後，不照 射Ga助焊劑，於ρ型GaN層（50 nm)上利用MBE法成長非摻雜 GaN(63 0 nm)層從而形成蠢晶基板B1。又，於在分子束蟲晶 (MBE)裝置中配置磊晶基板A2後，照射Ga助焊劑後繼續於ρ 型GaN層（50 nm)上利用MBE法成長非摻雜GaN(630 nm)層 從而形成蟲晶基板B 2。 鎵照射之條件例為以下者。 基板溫度：攝氏750度。 〇&助焊劑量：1，4><1〇-6丁〇1*1'(11'〇1'1*以 133.322帕斯卡換算）。 照射時間：30分鐘。 參照圖6，於未照射Ga助焊劑之測定結果B1之表面，於 SIMS分析中觀察到氧波峰（超過lxlO19 cm_3而接近於lxl02Q cm-3之波峰值），於利用MBE法成長之GaN層中觀察到平坦 之氧濃度（比lxlO18 cm·3大之定常值）。 又，參照圖6，於照射Ga助焊劑之測定結果B2之表面， 158540.doc -18· 201232810 於SIMS分析中未觀察到任何氧波峰，測定結果B1中之氧波 峰（超過ΙχΙΟ19 cnT3而接近lxl〇2G cm·3之波峰值）消失。 圖6之結果表示藉由進行Ga助焊劑之照射，可減少因與含 氧之大氣接觸所形成之鎵氧化物。藉由繼Ga助焊劑之照射 後形成導電膜，而可於鎵氧化物之量降低之半極性面形成 用於電極之導電膜。又，藉由繼Ga助焊劑之照射後形成氣 化鎵系半導體膜，而可降低該半導體膜中之氧濃度，從而 可於氧濃度低之氮化鎵系半導體膜之半極性面形成用於電 極之導電膜。 圖7係表示電流-電壓特性之圖式。圖7之〇)部表示測定中 所使用之器件構造。磊晶基板包括{20-21 }GaN基板、
GaN層（looo nm)、ρ型 GaN層（400 nm)、第 lp型 GaN層（5〇 nm) 及第 2p型 GaN層（50 nm)。η型 GaN層（1000 nm)、p型 GaN; (400 nm)、第 lp型 GaN層（50 nm)及第 2p型 GaN層（50 nm)係 於{20-21}GaN基板上成長。第lpsGaN層（5〇 nm)2表面曝 露於含氧之大氣中。於第1?型（}&1^層（5〇nm)上不照射“助 焊劑，而使用MBE裝置成長第邛型（}心層（5〇 nm)，並且於 第2p型GaN層（50 nm)上形成金電極而製作基板生產物^。 又，使用MBE裝置照射Ga助焊劑後，繼而成長第2p型GaN 層（50 nm) ’並且於第2{)型GaN層⑼謂）上形成金電極而製 作基板生產物C2。製作具有包含厚度2〇〇〇 nm之金電極之上 述構造的基板生產物C1、C2。 如圖7之（b)部所可理解為藉由以助㈣之應用，能 夠改善歐姆特性及降低驅動電壓。根據本實施形態，接觸
S 158540.doc •19- 201232810 低，因此金 。因此，關 電阻為1X10·3
金之反應性低， 電極之利用對於氧化膜之影響之調查而言較佳。因 於電極之材料不限於金。 電極所接合之化鎵系半導體中之氧分佈根據〇&照射而變 化。具體而言，藉由Ga照射而降低電極/半導體臈界面中之 氧化膜之量。除本說明書中所揭示之實驗之外亦進行各種 實驗，包含該等實驗結果在内，金屬/半導體之界面中之氧 濃度為該金屬所接合之氮化鎵系半導體層之内部（距離界 面100 nm之深度）的氧濃度之10倍以下。半導體層之種類不 (實施例2) 發明者等人藉由模擬而估計Ga照射中之真空度與基板溫 度之關係。模擬係利用Outotec Research Oy公司製造之HSC Chemistry之化學反應/平衡之計算軟體而導出。以下表示所 估計之情況。 環境壓力，加熱溫度（攝氏）。 7.50E-02，攝氏1〇70度以上。 7.50E-03，攝氏860度以上。 7.50E-04，攝氏710度以上。 7.50E-05 ’攝氏610度以上。 7.50E-06 ’攝氏540度以上。 7.50E-07，攝氏490度以上。 7.50E-08 ’攝氏450度以上。 7.50E-09，攝氏400度以上。 158540.doc •20· 201232810 7.50E-10，攝氏370度以上。 7.50E-11 ’攝氏34〇度以上。 7.50E-12，攝氏310度以上。 7.50E-13 ’攝氏290度以上。 7.5〇E-13」表不「7·5〇χ1〇·丨3」。根據該估計，隨著減小 Ga照射中之真空度之值（高真空），可減小基板溫度。 於較佳之實施形態中圖示並說明了本發明之原理，但業 者認識到本發料麟其原理可變更配置及詳細内容而獲 得。本發明並不限定於本實施形態所揭示之特定之構成。 因此，來自專利請求之範圍及其精神之範@之所有修正及 變更均可申請權利。 產業上之可利用性 如以上所說明般，根據本實施形態’提供一種具有良好 之歐姆接觸之第111族氮化物半導體發光元件之製造方法。 又根據本實施形態，提供一種具有良好之歐姆接觸之第 ΠΙ族氮化物半導體發光元件。 【圖式簡單說明】 圖l(a)-(c)係杈式性地表示本實施形態之第m族氮化物 半V體U元件之製造方法之主要步驟的圖式； 圖2(a)-(eHf、_式性地表示本實施形態之第m族氮化物 半導體發光it件之製造方法之主要步驟的圖式； 圖3⑷-⑷係換式性地表示本實施形態之第III族氮化物 半導體發光元件之製造方法之主要步驟的圖式； 圖4(a)-(c)係模式性地表示本實施形態之第m族氮化物
S ]58540.doc -21 · 201232810 半導體發光元件之製造方法之主要步驟的圖式； 圖5(a)、（b)係表示GaN區域與金屬（金）之界面附近之穿透 式電子顯微鏡（TEM)像之圖式； 圖6係表不利用次級離子質量分析（SIMS)法測定用於電 極形成之基底之氮化鎵系半導體區域中的氧濃度之結果的 圖式；及 圖7(a)、（b)係表示電流-電壓特性之圖式。 【主要元件符號說明】 10a 成長爐 10b 處理裝置 11 基板 11a' 55a 主面 12 自然氧化物氧化鎵 13 半導體積層 13a 半導體積層之表面 E、E2 爲晶基板 15 η型第III族氮化物半導體區域 17 活性層 19 Ρ型第III族氮化物半導體區域 21 量子井構造 23 、 45a 障壁層 25 ' 45b 井層 27 電子阻擋層 29 Ρ型包覆層 158540.doc -22- 201232810 31 鎵助焊劑 33 氮化鎵系半導體層 35 導電膜 SP ' SP3 基板生產物 41 第III族氮化物半導體發光元件 43 第1導電型第III族氮化物半導體層 45 第1導電型第III族氮化物半導體層 47 活性層 49 第1第III族氮化物半導體層 51 第2第ΠΙ族氮化物半導體層 51a 半極性面 53 電極 55 支持基體 B1 未照射Ga助焊劑之測定結果 B2 照射Ga助焊劑之測定結果 J1、J2 接合 JC 虛線 SP ' SP3 基板生產物 VC 向量 VC43 第1導電型第III族氮化物半導體層43之C軸 VC55 第III族氮化物半導體之c軸 158540.doc -23· 1

Claims (1)

  1. 201232810 七、申請專利範圍： 1. 一種第ΙΠ族氮化物半導體發光元件之製造方法，其包括 下述步驟： 於真空腔室内以攝氏300度以上之基板溫度，不進行第 III族氮化物半導體之成膜而將磊晶基板曝露於鎵環境 中；及 於上述真空腔室内，在上述磊晶基板之主面成膜用於 電極之導電膜，從而形成基板生產物；且 上述蟲晶基板之上述主面具有氮化録系半導體構成之 半極性， 上述磊晶基板包括包含第III族氮化物半導體之活性 層。 2.如請求項1之第III族氮化物半導體發光元件之製造方 法’其更包括於基板之主面上成長半導體區域而形成上 述磊晶基板之步驟； 上述基板之上述主面包含第III族氮化物半導體； 上述半導體區域包括第1導電型之第III族氮化物半導 體層、上述活性層、及第2導電型之第III族氮化物半導體 層； 上述磊晶基板包括上述基板； 上述基板之上述主面係以1〇度以上80度以下之範圍之 角度自與沿該第III族氮化物半導體之c軸延伸之基準軸 正交之面傾斜； 上述磊晶基板之上述主面係以1 〇度以上80度以下之範 C 158540.doc 201232810 圍之角度自與沿該第III族氮化物半導體之c軸延伸之基 準軸正交之面傾斜。 3.如請求項1或2之第ΠΙ族氮化物半導體發光元件之製造方 法’其中上述磊晶基板包括設置於上述活性層上之p型氮 化鎵系半導體層； 上述P型氮化鎵系半導體層含有鎂作為摻雜劑； 上述P型氮化鎵系半導體層之主面構成上述磊晶基板 之—述主面。 4‘如請求項1至3中任一項之第in族氮化物半導體發光元件 之製造方法’其中上述導電膜包含Au、Pd、Ni、Rh、A1、 Ti、Zn、Cu、In、Ta、Pt、T1 中之任一者。 5. 如請求項1至4中任一項之第ΠΙ族氮化物半導體發光元件 之製造方法，其中上述基板溫度為上述磊晶基板之形成 時之成膜溫度中之最低溫度以下。 6. 如請求項1至5中任一項之第ΠΙ族氮化物半導體發光元件 之製造方法，其令上述基板溫度為攝氏9〇〇度以下c 7. 如請求項1至6中任一項之第ΙΠ族氮化物半導體發光元件 之製造方法’其中上述活性層包括InGaN層； 上辻·猫日日基板之上述基板溫度為上述活性層之上述 InGaN層之成長溫度以下。 8. 如請求項1至7中任一項之第ΠΙ族氮化物半導體發光元件 之製造方法，其更包括於將上述基板生產物自上述真空 腔室取出後，於上述電極進行圖案形成之步驟； 該方法係於成膜上述導電膜後不進行用於上述電極之 I58540.doc • 2 - 201232810 合金化。 9·如請求項1至8中任一項之第ΠΙ族氮化物半導體發光元件 之製造方法，其中上述基板之上述第III族氮化物半導體 為 GaN ; 上述磊晶基板之上述主面包含GaN。 10.如請求項1至9中任一項之第πι族氮化物半導體發光元件 之製造方法，其中上述磊晶基板之上述主面係以63度以 上80度以下之範圍之角度自與沿該第ΙΠ族氮化物半導體 之c軸延伸之基準軸正交之面傾斜。 11 ·如請求項1至1 〇中任一項之第m族氮化物半導體發光元 件之製造方法’其中於將上述磊晶基板曝露於鎵環境中 之後，不進行第III族氮化物半導體之成膜，而進行上述 導電膜之成膜。 12.如請求項1至11中任一項之第ΠΙ族氮化物半導體發光元 件之製造方法，其更包括於將上述磊晶基板曝露於鎵環 燒中之後，於上述真空腔室内，在上述活性層上進行氮 化鎵系半導體之成膜之步驟。 13. 如凊求項1至11中任一項之第ΠΙ族氮化物半導體發光元 件之製造方法，其中與上述導電膜形成接觸之氮化鎵系 半導體層中之氧濃度為lxio18 cm-3以下。 14. -種第III族氮化物半導體發光元件，其包括： 第1導電型第III族氮化物半導體層； '舌性層，其係設置於上述第1導電型第III族氮化物半導 體層之主面上； C 158540.doc 201232810 第in族氮化物半導體層，其係設置於上述活性層之主 面上； 電極，其係與上述第III族氮化物半導體層形成接合；且 上述第III族氮化物半導體層具有第2導電型， 上述接合係相對於與上述第1導電型第III族氮化物半 導體層之c軸正交之基準面傾斜。 15·如請求項14之第III族氮化物半導體發光元件，其中 上述接合係以1 0度以上80度以下之範圍之角度自與沿 上述c轴之方向延伸之基準軸正交之面傾斜。 16. 如請求項14或15之第III族氮化物半導體發光元件，其中 上述電極包含 Au、Pd、Ni、Rh、Α卜 Ti、Zn、Cu、In、 Ta、Pt、T1中之任一者。 17. 如請求項14至16中任一項之第in族氮化物半導體發光元 件，其更包括具有包含第in族氮化物半導體之主面之支 持基體； 上述支持基體之上述主面係以10度以上8〇度以下之範 圍之角度自與沿該第III族氮化物半導體之c軸延伸之基 準轴正交之面傾斜； 上述第1導電型第ΠΙ族氮化物半導體層、上述活性層、 及上述第III族氮化物半導體層係於上述支持基體之上述 主面之法線之方向上排列。 18. 如請求項14至17中任一項之第⑴族氮化物半導體發光元 件’其中上述支持基體之上述第HI族氮化物半導體為 GaN ； 158540.doc 201232810 上述第III族氮化物半導體層之主面包含GaN。 19. 如請求項14至18中任一項之第III族氮化物半導體發光元 件，其中上述第III族氮化物半導體層中之氧濃度為lxl〇!8 cm·3以下。 20. 如請求項14至19中任一項之第ΠΙ族氮化物半導體發光元 件’其中上述活性層包括包含作為第⑴族構成元素之銦 之氮化鎵系半導體層。 s 158540.doc
TW100131546A 2010-09-08 2011-09-01 Method for manufacturing group iii nitride semiconductor light-emitting element and group iii nitride semiconductor light-emitting element TW201232810A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010201116A JP5136615B2 (ja) 2010-09-08 2010-09-08 Ｉｉｉ族窒化物半導体発光素子を製造する方法

Publications (1)

Publication Number Publication Date
TW201232810A true TW201232810A (en) 2012-08-01

Family

ID=45810562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131546A TW201232810A (en) 2010-09-08 2011-09-01 Method for manufacturing group iii nitride semiconductor light-emitting element and group iii nitride semiconductor light-emitting element

Country Status (6)

Country Link
US (1) US20130207076A1 (zh)
EP (1) EP2615651A4 (zh)
JP (1) JP5136615B2 (zh)
CN (1) CN103098241A (zh)
TW (1) TW201232810A (zh)
WO (1) WO2012032960A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5892495B2 (ja) * 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
US10475930B2 (en) * 2016-08-17 2019-11-12 Samsung Electronics Co., Ltd. Method of forming crystalline oxides on III-V materials

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148342A (ja) * 1995-11-21 1997-06-06 Sony Corp Ｉｉ−ｖｉ族化合物半導体の成長方法
JPH11177134A (ja) * 1997-12-15 1999-07-02 Sharp Corp 半導体素子の製造方法及び半導体素子、並びに発光素子の製造方法及び発光素子
US6853663B2 (en) * 2000-06-02 2005-02-08 Agilent Technologies, Inc. Efficiency GaN-based light emitting devices
JP2002141283A (ja) * 2000-08-08 2002-05-17 Matsushita Electric Ind Co Ltd 半導体基板、その製造方法、半導体装置及びパターン形成方法
JP4593067B2 (ja) * 2002-10-31 2010-12-08 古河電気工業株式会社 半導体材料の積層構造の製造方法
KR100707167B1 (ko) * 2003-07-11 2007-04-13 삼성전자주식회사 고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법
JP2008227540A (ja) * 2003-12-03 2008-09-25 Sumitomo Electric Ind Ltd 発光装置
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
US7880176B2 (en) * 2004-07-23 2011-02-01 Samsung Led Co., Ltd. Top-emitting light emitting diodes and methods of manufacturing thereof
JP2006253500A (ja) * 2005-03-11 2006-09-21 Kanagawa Acad Of Sci & Technol 固体表面の酸素除去方法、結晶成長方法、半導体製造方法及び半導体装置
JP2008300421A (ja) 2007-05-29 2008-12-11 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族窒化物半導体の製造方法およびｉｉｉ−ｖ族窒化物半導体
JP2010123920A (ja) * 2008-10-20 2010-06-03 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP4375497B1 (ja) * 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法

Also Published As

Publication number Publication date
WO2012032960A1 (ja) 2012-03-15
CN103098241A (zh) 2013-05-08
JP5136615B2 (ja) 2013-02-06
JP2012059891A (ja) 2012-03-22
EP2615651A1 (en) 2013-07-17
EP2615651A4 (en) 2015-02-25
US20130207076A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
TWI323044B (zh)
TWI447959B (zh) 製造氮化物半導體晶體層的方法
TWI476947B (zh) An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer
TW201108486A (en) Method for fabricating wafer products and method for fabricating gallium nitride semiconductor photonic elements
TW201110414A (en) Group iii nitride semiconductor optical element and epitaxial substrate
JP4558846B1 (ja) 窒化物系半導体素子およびその製造方法
JP5758880B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
WO2008012877A1 (fr) DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI
US20040094756A1 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
JP2010267950A (ja) 窒化物系半導体素子およびその製造方法
TW201007838A (en) Semiconductor structures
TW201135975A (en) Techniques for achieving low resistance contacts to nonpolar and semipolar p-type (Al, Ga, In)N
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP2015082612A (ja) 窒化物発光素子および窒化物発光素子の製造方法
JP5749888B2 (ja) 半導体素子及び半導体素子を作製する方法
JP5776021B2 (ja) 窒化物系半導体素子及び光源
TW201232810A (en) Method for manufacturing group iii nitride semiconductor light-emitting element and group iii nitride semiconductor light-emitting element
JP4843123B2 (ja) 窒化物系半導体素子およびその製造方法
TW200822190A (en) Method of manufacturing semiconductor device
US8415707B2 (en) Group III nitride semiconductor device
Wong et al. Polarity inversion of N-face GaN by plasma-assisted molecular beam epitaxy
JP5482771B2 (ja) Ｉｉｉ族窒化物半導体発光素子を製造する方法
JP2010166012A (ja) オーミック電極、半導体装置、オーミック電極の製造方法および半導体装置の製造方法
Cho et al. Impact of plasma treatment of n-Al 0.87 Ga 0.13 N: Si surfaces on V/Al/Ni/Au contacts in far-UVC LEDs
JP3592300B2 (ja) 窒化ガリウム系化合物半導体発光素子