JP2005191530A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2005191530A
JP2005191530A JP2004279980A JP2004279980A JP2005191530A JP 2005191530 A JP2005191530 A JP 2005191530A JP 2004279980 A JP2004279980 A JP 2004279980A JP 2004279980 A JP2004279980 A JP 2004279980A JP 2005191530 A JP2005191530 A JP 2005191530A
Authority
JP
Japan
Prior art keywords
emitting device
light emitting
light
layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004279980A
Other languages
English (en)
Inventor
Yoichi Nagai
陽一 永井
Makoto Kiyama
誠 木山
Takao Nakamura
孝夫 中村
Takashi Sakurada
隆 櫻田
Katsushi Akita
勝史 秋田
Koji Uematsu
康二 上松
Ayako Ikeda
亜矢子 池田
Koji Katayama
浩二 片山
Susumu Yoshimoto
晋 吉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34467843&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2005191530(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004279980A priority Critical patent/JP2005191530A/ja
Priority to CA002488596A priority patent/CA2488596A1/en
Priority to SG200407012A priority patent/SG112077A1/en
Priority to EP04028630A priority patent/EP1538680A3/en
Priority to US11/001,414 priority patent/US7190004B2/en
Priority to TW093137551A priority patent/TWI351773B/zh
Priority to KR1020040101099A priority patent/KR100955634B1/ko
Priority to CN2004100982980A priority patent/CN1624944B/zh
Publication of JP2005191530A publication Critical patent/JP2005191530A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

【課題】 小型化ができ、また構造が簡単なために製造が容易で、大きな発光効率を長期間安定して得ることができる発光素子を提供する。
【解決手段】 比抵抗０．５Ω・ｃｍ以下の窒化物半導体基板１と、窒化物半導体基板の第１の主表面の側に、ｎ型窒化物半導体層２と、窒化物半導体基板から見てｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層６と、ｎ型窒化物半導体層及びｐ型窒化物半導体層の間に位置する発光層４とを備え、窒化物半導体基板１及びｐ型窒化物半導体層６のいずれか一方を光を放出するトップ側に、また他方をダウン側に実装し、そのトップ側に位置する電極が１つで構成される。
【選択図】 図２

Description

本発明は、発光装置に関し、より具体的には窒化物半導体から形成される発光装置に関するものである。なお、以後の説明において「発光装置」は、とくに断らない限り、「発光素子（チップ）」又は「その発光素子が含まれる発光素子の実装構造」をさす。
白色発光ダイオード(ＬＥＤ:Light Emitting Diode)は、携帯電話を含む携帯情報端末などの表示装置の照明に盛んに用いられている。携帯情報端末の表示装置の光源にＬＥＤを用いる場合、とくに発光特性を良好にすることが求められる。このため、後述するサファイア基板を用い、ＧａＮ系発光素子を組み込んでｎダウン（ｐトップ）実装したサイドビュー型ＬＥＤの作製にあたり、発光むらを防止する構成が提案されている（特許文献１参照）。この提案によれば、光取出側（トップ側）から発光装置を平面的に見たとき矩形の対向するコーナ部にそれぞれ位置する２つの電極が、サイドビュー型ＬＥＤの厚さ方向に沿うような配置、すなわちコーナ部で立つ配置などが開示されている。
また、ＬＥＤは、今後、大きな空間または大面積の照明に用いられる可能性をも秘めているが、大面積の照明及び携帯情報端末のような用途を問わず、ＬＥＤの光の出力効率を大きくする必要がある。
図５１に、現在、提案されているＧａＮ系ＬＥＤの構造を示す（特許文献２）。このＧａＮ系ＬＥＤでは、サファイア基板１０１の上にｎ型ＧａＮ層１０２を設け、そのｎ型ＧａＮ層１０２とｐ型ＧａＮ層１０４との間に量子井戸構造１０３を形成している。発光はこの量子井戸構造１０３で発生する。ｐ型ＧａＮ層１０４の上にはｐ電極１０５がオーミック接触するように形成され、また、ｎ型ＧａＮ層１０２にはｎ電極１０６がオーミック接触するように形成されている。
これらｐ電極１０５及びｎ電極１０６は、はんだボール１０７，１０８を介在させて実装部品１０９に接続されている。実装部品（サブマウント部品）１０９はＳｉ基板から構成され、外部からのサージ電圧から保護するための回路が形成されている。すなわち、Ｇａ、Ａｌ、ＩｎなどのＩＩＩ族窒化物半導体についての回路故障の主要な要因が、過渡電圧や静電放電などのサージ電圧であることを重視して、発光素子に大きな順電圧及び逆電圧が印加されないように、発光素子保護のための電力分路回路をツェナーダイオードなどで形成している。サージ電圧からの保護についてはこのあと詳しく説明する。
上記のＧａＮ系ＬＥＤは、サファイア基板１０１の裏面側から光を放出するように（ａ１）ｐ型ＧａＮ層１０４をダウン実装し、かつ（ａ２）ｎ型ＧａＮ層１０２にｎ電極層１０６を形成している点に特徴を有する。このＧａＮ系ＬＥＤの構造は、図５１に見るとおり、非常に複雑である。このような複雑な構造の原因となる（ａ２）ｎ型ＧａＮ層１０２にｎ電極層を形成した理由は、サファイア基板１０１が絶縁体なのでサファイア基板にｎ型電極を設けることができないからである。
上述のサファイア基板を用いた発光素子だけでなく、発光素子に用いられるＧａＡｓ系、ＧａＰ系、ＧａＮ系の化合物半導体では、過渡電圧及び静電放電からの保護回路を発光素子に併設する提案が、これまで度々なされてきた（特許文献３−５参照）。とくにＧａＮ系化合物半導体では、逆方向の耐圧が５０Ｖ程度と低くく、また順方向電圧も１５０Ｖ程度の耐圧しかないために、上記保護のための電力分路回路を設けることが重要視されている。すなわち、上記ＧａＮ系などの素子をサブマウントのＳｉ基板上に形成し、そのＳｉ基板にツェナーダイオードなどを含む保護回路を形成する。上記のような多くの保護回路の提案は、Ｇａ、Ａｌ、ＩｎなどのＩＩＩ族窒化物半導体についての回路故障の主要な要因が、過渡電圧や静電放電などのサージ電圧であることを示す証左であるといえる。
また、上述の保護回路を設けた発光素子とは別に、導電体としたＳｉＣ基板上にＧａＮ系発光素子を形成した例も知られている。すなわち、（ＳｉＣ基板の裏面ｎ電極／ＳｉＣ基板／ｎ型ＧａＮ層／量子井戸積層構造（発光層）／ｐ型ＧａＮ層／ｐ電極）の積層構造を用いて、ｐ型ＧａＮ層から光を放出する構造のＬＥＤも、広く用いられている。
特開２０００−２２３７５１号公報 特開２００３−８０８３号公報 特開２０００−２８６４５７号公報 特開平１１−５４８０１号公報 特開平１１−２２０１７６号公報
一方、上記の図５１に示すサファイア基板を用いたＧａＮ系ＬＥＤでは、構造が複雑となり、製造コストが高くなることは避けられない。多様な照明の用途に需要を開拓するためには、ＬＥＤは安価であることが必須であるので、上記の構造は好ましくない。また、ダウン実装面の側に、ｐ電極１０５と、ｎ電極１０６とが配置されるため、電極の面積、とくにｐ電極の面積が制限を受ける。大電流を流して高出力を得るためには、ｐ電極はとくに大面積とすることが望ましいが、図５１に示す構造では制限を受け、この結果、光出力に制限を受けることになる。さらに、電流にともなって発生する熱を逃がす上でも、片側の面に２つの電極層を配置することは好ましくない。
また、ｎ型ＧａＮ層１０２を基板と平行方向に電流が流れる際の抵抗が大きく、発熱や駆動電圧ひいては消費電力の増加の原因ともなる。とくに、成膜工程の短縮化を目的にｎ型ＧａＮ層の厚みを薄くすると、上記の発熱や消費電力増加の問題のほかに、そのｎ型ＧａＮ膜の露出の歩留りが非常に悪くなる。
また、上記のサファイア基板を用いた発光素子を含めて発光素子全般に言えることであるが、放熱面積が制限され、また、熱抵抗（単位面積当たり単位エネルギー投入による温度上昇）も大きいため、１発光素子当たり注入電流を大きくとることができない。とくにサファイア基板を用いた場合には、上述のようにｐ電極の面積が制限を受けるため、余裕がほとんどない熱設計をするのが通例である。
さらに、上記サファイア基板を用いたＧａＮ系ＬＥＤの場合には、放熱面積が制約されるため、少しでも電気抵抗を下げて発熱量を低減するために、ｐ電極とｎ電極とを櫛型状に入り組ませて接触面積を拡大する構造を採用する事態に追い込まれる。このような櫛型形状の電極は加工が容易ではなく、確実に製造コスト上昇につながる。
上述のように、発光素子において熱的条件の設計は基本的な重要性を持ち、大出力を得ようとする場合、上記のような熱的条件によって制約を受け、それを少しでも緩和するために複雑な電極形状をあえて採用せざるをえない。
さらに、次のような問題がある。サファイア基板上に形成されたＧａＮ系発光素子をダウン実装して、サファイア基板の裏面を光の放出面にする場合、サファイアの屈折率が１．８程度であり、ＧａＮの屈折率が２．４程度であるので、光を発生し伝播させてきたＧａＮ層とサファイア基板との界面で、所定の入射角以上の光は全反射して、外に出ない。すなわち、入射角θ≧sin-1（1.8/2.4）≒４２°の範囲の光は、ＧａＮ層内に止まり、外に出ない。このため、サファイア基板の主面における発光効率が低下する。しかし、発光効率の問題も重要であるが、それだけに止まらない。上記全反射した光はＧａＮ層を伝播し、ＧａＮ層の側部から出射される。上記の全反射する光量はかなりの割合を占め、また、ＧａＮ層は薄いため、側部から出射される光のエネルギー密度は高くなる。ＧａＮ層の側部に位置してその光に照射される封止樹脂は損傷を受け、発光素子の寿命を短縮するという問題を生じる。
また、ｐ層側から光を取り出す（ＳｉＣ基板裏面ｎ電極／ＳｉＣ基板／ｎ型ＧａＮ層／量子井戸積層構造（発光層）／ｐ型ＧａＮ層／ｐ電極）の構造のＧａＮ系ＬＥＤでは、ｐ電極の光吸収率が大きいため光を効率よく外に放出することができない。ｐ電極の被覆率を減少させ、すなわち開口率を増大させて光の放出量を増やそうとすると、ｐ型ＧａＮ層は電気抵抗が高いため電流をｐ型ＧａＮ層全体にゆきわたらせて流すことができない。このため発光を量子井戸構造の全体にわたって活性化することができず、発光出力が低下する。また、電気抵抗が上昇し、発熱や電源容量の問題を生じる。さらに、電流をｐ型ＧａＮ層全体に一様に流すことを目的にｐ型ＧａＮ層の厚みを厚くすると、このｐ型ＧａＮ層による光の吸収が大きく、出力が制約される。
本発明は、構造が簡単であるために製造が容易で、大きな発光効率を長時間にわたって安定して得ることができ、かつ小型化が容易にできる発光装置を提供することを目的とする。
本発明の発光装置は、比抵抗０．５Ω・ｃｍ以下の窒化物半導体基板と、窒化物半導体基板の第１の主表面の側に、ｎ型窒化物半導体層と、窒化物半導体基板から見てｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層と、ｎ型窒化物半導体層及びｐ型窒化物半導体層の間に位置する発光層とを備える。そして、窒化物半導体基板及びｐ型窒化物半導体層のいずれか一方を光を放出するトップ側に、また他方をダウン側に実装し、そのトップ側に位置する電極が１つで構成されている。
上記の発光装置では、光を放出するトップ側に１つの電極を配置するので、電極に妨げられずに多くの光量を取り出すことができる。また、１つの電極を配置するだけでよいので、ＬＥＤの小型化、とくにサイドビュー型ＬＥＤの薄肉化を容易に行なうことができ、携帯電話を含む携帯情報端末の小型化を可能にする。なお、１つで構成される電極にパッド電極などが組み合わされて配置される場合もあるが、平面的に見て１領域で構成されていれば１つで構成されているとする。以後の説明でも同様である。
上記の配置では、ｐ電極側をダウン実装する場合、ｎ型窒化物半導体基板の裏面側が光放出面になるので、たとえばｎ型窒化物半導体基板にＧａＮ基板を用いた場合、電気抵抗を低くできるので小さなｎ電極を設ければよく、同じ電力投入量でも大きな光出力を得ることができる。すなわち、ｐ電極側をダウン実装する場合、電気抵抗の低い窒化物半導体基板の裏面（第２の主表面）にｎ電極を設けるので、小さな被覆率すなわち大きな開口率でｎ電極を設けても電流を窒化物半導体基板全体にゆきわたらせて流すことができる。このため、放出面で光を吸収される率が小さくなり、発光効率を高くすることができる。光の放出は第２の主表面だけでなく側面からなされてもよいことは言うまでもない。以下の発光素子においても同様である。
また、電流が非常に大きくない場合などでは、ｐ型窒化物半導体層の側を光放出面にしてもよい。
さらに、ＧａＮ基板が導電性に優れることから、サージ電圧に対する保護回路をとくに設ける必要がなく、また耐圧性も非常に優れたものにできる。
また、複雑な加工工程を行なうことがないので、製造コストを低減することも容易化される。
なお、上記の窒化物半導体基板はｎ導電型であることを前提とする。また、窒化物半導体「基板」は、独立して持ち運びできる厚みが相応に厚い板状物体をさし、持ち運びにおいて単独ではそれ自身の形状を保ち難い「膜」や「層」とは区別される。このあと説明する、ＧａＮ基板及びＡｌＮ基板についても同様である。
本発明の他の発光装置は、転位密度が１０8／ｃｍ2以下の窒化物半導体基板ＧａＮ基板と、ＧａＮ基板の第１の主表面の側に、ｎ型窒化物半導体層のｎ型ＡｌxＧａ1-xＮ層（０≦x≦１）と、ＧａＮ基板から見てｎ型ＡｌxＧａ1-xＮ層より遠くに位置するｐ型ＡｌxＧａ1-xＮ層（０≦x≦１）と、ｎ型ＡｌxＧａ1-xＮ層及びｐ型ＡｌxＧａ1-xＮ層の間に位置する発光層とを備える。そして、ＧａＮ基板の第１の主表面と反対側の主表面である第２の主表面に接してｎ電極を、またｐ型ＡｌxＧａ1-xＮ層に接してｐ電極を有し、ｎ電極及びｐ電極のいずれか一方を光を放出するトップ側に、また他方をダウン側に実装し、そのトップ側に位置する電極が１つで構成されている。
この構成によれば、やはり光を放出するトップ側に１つの電極を配置するので、電極に妨げられずに多くの光量を取り出すことができる。また、１つの電極を配置するだけでよいので、ＬＥＤの小型化、とくに薄肉化を容易に行なうことができ、携帯情報端末の小型化を可能にする。
また、ＧａＮ基板は電気抵抗を低減することは容易なので、上述の発光装置における作用効果に加えて、ＧａＮ基板の転位密度が、１０8／ｃｍ2以下であるので結晶性が高いこと、及びｐ側ダウン実装した場合、高い開口率により第２の主表面からの光出力を高めることができる。また、側面からも光を放出する。
高い電流を流すのでなければ、ｐ側トップ実装（ｎ側ダウン実装）して耐圧性能の向上、発熱抑制、サージ電圧に対する保護回路の不要性、製造コストの低減などの利点を得ることができることは言うまでもない。
また、屈折率の連続性が保たれるので、上述した全反射の問題も生じない。
本発明のさらに別の発光装置は、熱伝導率が１００Ｗ／（ｍ・Ｋ）以上の窒化物半導体基板ＡｌＮ基板と、前記ＡｌＮ基板の第１の主表面の側に、ｎ型窒化物半導体層のｎ型ＡｌxＧａ1-xＮ層（０≦x≦１）と、前記ＡｌＮ基板から見て前記ｎ型ＡｌxＧａ1-xＮ層より遠くに位置するｐ型ＡｌxＧａ1-xＮ層（０≦x≦１）と、前記ｎ型ＡｌxＧａ1-xＮ層及びｐ型ＡｌxＧａ1-xＮ層の間に位置する発光層とを備える。そして、ＡｌＮ基板の第１の主表面と反対側の主表面である第２の主表面に接してｎ電極を、またｐ型ＡｌxＧａ1-xＮ層に接してｐ電極を有し、ｎ電極及びｐ電極のいずれか一方を光を放出するトップ側に、また他方をダウン側に実装し、そのトップ側に位置する電極が１つで構成されている。
ＡｌＮは非常に熱伝導率が高く、放熱性に優れているため、上記のｐ型ＡｌxＧａ1-xＮ層からリードフレーム等に熱を伝達して、発光素子における温度上昇を抑制することができる。また、上記ＡｌＮ基板からも熱を放散し、温度上昇の抑制に貢献することができる。なお、上記のＡｌＮ基板は導電性を持たせるために不純物を導入した導電性ＡｌＮ基板を前提とする。上記高い熱伝導率による性能向上に加えて、上述の本発明の発光装置に得られる利点を得ることができる。
本発明の上述の装置とは別の発光装置は、比抵抗０．５Ω・ｃｍ以下の窒化物半導体基板と、窒化物半導体基板の第１の主表面の側に、ｎ型窒化物半導体層と、窒化物半導体基板から見てｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層と、ｎ型窒化物半導体層及びｐ型窒化物半導体層の間に位置する発光層とを備える。そして、窒化物半導体基板の第１の主表面と反対側の主表面である第２の主表面に接してｎ電極を配置し、そのｎ電極をダウン側に実装し、ｐ型窒化物半導体層を光を放出するトップ側に配置する。
上記の構成によれば、ｐ側トップ実装（ｎ側ダウン実装）して耐圧性能の向上、発熱抑制、サージ電圧に対する保護回路の不要性、製造コストの低減などの利点を得ることができる。また、屈折率の連続を確保することができ、上記全反射の問題も生じない。上記発光装置は、上述のように、発光素子（チップ）そのものとしてもよいし、また発光素子を組み込んだ発光素子の実装構造ととってもよい。
本発明の上記の発光装置とはさらに別の発光装置では、転位密度が１０8／ｃｍ2以下のＧａＮ基板と、ＧａＮ基板の第１の主表面の側に、ｎ型窒化物半導体層と、ＧａＮ基板から見てｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層と、ｎ型窒化物半導体層及びｐ型窒化物半導体層の間に位置する発光層とを備える。そして、ＧａＮ基板をダウン側に実装し、ｐ型窒化物半導体層を光を放出するトップ側に有する。
上記の構成によれば、低転位密度特有の高電流域で高い発光効率を得ることができる。また、上記ｐトップ実装の発光装置と同様に、耐圧性能の向上、発熱抑制、サージ電圧に対する保護回路の不要性、製造コストの低減などの利点を得ることができる。また、屈折率の連続を確保することができ、上記全反射の問題も生じない。上記と同様に、本発光装置は、発光素子（チップ）そのものとしてもよいし、また発光素子を組み込んだ発光素子の実装構造ととってもよい。
次に図面を用いて本発明の実施の形態について説明する。
実施例１では、ＧａＮ基板にｐ側トップ（ｎ側ダウン）実装し、ＧａＮ基板の裏面にｎ電極を設けた本発明例の発光装置と、従来の発光装置とを用いてサイドビュー型ＬＥＤを作製し、サイズ及び光出力、輝度について比較を行なった。
（本発明例Ａ）
図１は本発明例Ａの発光素子の積層構造を示す図である。ＧａＮ基板１の表面（第１主面）に下から順にエピタキシャル成膜され、ｎ型ＧａＮ層２／ｎ型ＡｌxＧａ1-xＮ層３／（ＡｌxＧａ1-xＮ／ＡｌxＩｎyＧａ1-x-yＮ）mの多重量子井戸層（活性層）４／ｐ型ＡｌxＧａ1-xＮ層５／ｐ型ＧａＮ層６、の積層構造が形成されている。多重量子井戸層は（ＧａxＮ／ＩｎxＧａ1-xＮ）mで構成される場合もある。重ねる組数ｍは通常３にするが、より多くてもよい。光放出面はｐ型ＧａＮ層６の表面であり、この表面６ａに後述するｐ電極が設けられる。また、ＧａＮ基板の裏面１ａにｎ電極が設けられる。
次に上記本発明例Ａの発光装置の製造方法について詳細に説明する。
（１） Ｃ面から０．５°ずらしたＧａＮのオフ基板を使用した。比抵抗は０．０１Ω・ｃｍであり、転位密度は１Ｅ７／ｃｍ2、基板厚みは４００μｍである。ただし、上記のＧａＮ基板は次に述べるｎ電極を形成する前に、厚み２００μｍに減厚した。
（２） ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)法によりＧａＮ基板のＧａ面上に、ＧａＮバッファ層（図１では省略）／Ｓｉドープｎ型ＧａＮ層２／Ｓｉドープｎ型クラッドＡｌ0.2Ｇａ0.8Ｎ層３／ＧａＮとＩｎ0.15Ｇａ0.85Ｎから構成される３組のＭＱＷ(Multi-Quantum Well)層４／Ｍｇドープｐ型クラッドＡｌ0.2Ｇａ0.8Ｎ層５／Ｍｇドープｐ型ＧａＮ層６を順にエピタキシャル成長させた（図１）。
（３） 発光波長は４５０ｎｍ、低温４．２ＫでのＰＬ(Photo Luminescence)強度と室温２９８ＫでのＰＬ強度とを比較することにより便宜的に算出した内部量子効率は５０％であった。
（４） このウェハを活性化処理して、Ｍｇドープｐ型層５の低抵抗化を行なった。ホール測定によるキャリア濃度は、Ｍｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎ層５が５Ｅ１７／ｃｍ3、Ｍｇドープｐ型ＧａＮ層６が１Ｅ１８／ｃｍ3であった。
（５） ｐ電極はまず、フォトリソグラフィ技術と蒸着とにより、ｐ型ＧａＮ層６に厚み４ｎｍのＮｉと、厚み４ｎｍのＡｕの順に２層構造を形成し、間隔Ｌ2を３５０μｍおきとして、３００μｍ□の透明電極１２をつけた（図２及び図３参照）。これを不活性雰囲気中で加熱処理することにより接触抵抗を５Ｅ-４Ω・ｃｍ2とした。さらにフォトリソグラフィ技術と蒸着とにより３５０μｍおきに透明電極１２の中心に直径１００μｍのパッド電極（図示せず）をつけた。
（６） 図２を参照して、ＧａＮ基板１のＮ面１ａの全面にｎ電極１１をつけた。ｎ電極は、ＧａＮ基板に接して、Ｔｉ２０ｎｍ／Ａｌ１００ｎｍ／Ｔｉ２０ｎｍ／Ａｕ２００ｎｍの順に積層構造に形成した。ｎ電極は直径Ｄを有し、素子の中心に間隔Ｌ2のピッチで位置する。これを不活性雰囲気中で加熱処理することにより、接触抵抗を１Ｅ-５Ω・ｃｍ2以下とした。
（７） このウェハをさらに、フォトリソグラフィ技術とＲＩＥとにより、Ｍｇドープｐ型層側からＳｉドープｎ型層までＣｌ系ガスで、図２及び図３に示すようにエッチングすることにより、所定の形状になるように幅Ｌ3の素子分離溝２５を設けた。
（８） その後に所定の形状になるように、スクライブを行なって劈開面５０に沿って分離し、チップ化したものを発光素子とした。これによって得た発光素子は３２５μｍ□である。ＭＱＷ発光部の面積が０．０９ｍｍ2に対し、ｐ側パッド電極が直径１００μｍであるので、光取出面のｐパッド電極に覆われていない部分の割合（開口率）は、９１％である。
（サイドビュー型ＬＥＤ）
図４及び図５は、実施例１における本発明例Ａの発光装置であるサイドビュー型ＬＥＤ３０を示す図である。図４は斜視図であり、また図５は正面図である。このサイドビュー型ＬＥＤには上記の作製方法で作製された発光素子（チップ）１０が搭載されている。発光素子１０は矩形の辺が水平になるように配置され、その矩形の中心に位置するｐ側パッド電極２２にＡｕ線３１が電気的に接続されている。このＡｕ線３１の他端は、リードフレーム３２の光放出面側に突き出したリード部３２ｂの電極（図示せず）に電気的に接続されている。ＧａＮ基板の裏面に設けられたｎ電極は、リードフレームのチップ配置部３２ａに接触して電気的に接続されている。リードフレーム３２にはチップから後方に出射された光を前方へと反射する凹面状反射鏡が設けられ、チップ１０はその凹状曲面の焦点に位置するのがよい。
このようなサイドビュー型ＬＥＤを携帯情報端末の表示画面の照明用光源に用いる場合、その厚みまたは高さＳが重視される。
（９） 上述したように、上記発光素子は反射鏡を有するリードフレームの中心部にｐ層側から光を取出すように搭載されている。ｐ型パッド電極２２は素子の中心にあり、また同じトップ側にｎ電極を設ける必要がないので、ワイヤボンディングするためのスペースを考慮しても、実装後のＬＥＤランプの厚みＳを０．５ｍｍとすることができた。
（１０） また搭載にあたっては、発光素子からの放熱性を良くするために、発光素子のＧａＮ基板が接着剤を介在させて全面マウント部と接するように搭載した。また接着剤は熱伝導の良いＡｇ系のものを、またリードフレームも熱伝導の良いＣｕＷ系のものを選択した。これらの方策により、得られた熱抵抗は８℃／Ｗである。
（１１） さらにこのｎ電極側に蛍光剤を搭載した後に、エポキシ樹脂３３によりチップ及びＡｕ線３１を樹脂封止し、白色に発光するランプを作製した。たとえばチップから出る青色光を受けて、蛍光剤が黄色の蛍光を発して、全体で白色光を発光するように設計される。蛍光剤には４５０ｎｍの光出力１Ｗ当たり１８０ｌｍが得られる蛍光剤を使用した。筐体３７のサイド面に開けられたサイドウィンドウ３４に面する樹脂３３は、レンズ作用を発現するように楕円曲面状となっており、チップから出た光がサイドウィンドウの長径方向により大きく拡大し、短径方向にはあまり拡大しない曲面とされている。
（比較例Ｂ）
図６は比較例Ｂの発光装置の積層構造を示す図である。上述の特許文献１のサイドビュー型ＬＥＤにはこの比較例Ｂの発光装置が用いられている。比較例Ｂの発光装置の積層構造は、サファイア基板１０１の上に、上記本発明例Ａと同じ、ｎ型ＧａＮ層２／ｎ型ＡｌxＧａ1-xＮ層３／（ＡｌxＧａ1-xＮ／ＡｌxＩｎyＧａ1-x-yＮ）mの多重量子井戸層（活性層）４／ｐ型ＡｌxＧａ1-xＮ層５／ｐ型ＧａＮ層６、なる積層構造が形成されている。多重量子井戸層は（ＧａxＮ／ＩｎxＧａ1-xＮ）mで構成される場合もある。光放出面は、本発明例Ａと同じｐ型ＧａＮ層６の表面６ａであり、ｐ電極はその表面６ａに設けられる。しかし、サファイア基板１０１は絶縁体であるためｎ電極をサファイア基板に設けることはできない。このため、積層構造を縁部を表面６ａからｎ型ＧａＮ層２の層内まで削って、ｎ型ＧａＮ層２を露出させ、その露出させたｎ型ＧａＮ層２の面にｎ電極を設ける。
次に上記比較例Ｂの発光装置の製造方法について詳細に説明する。
（１） Ｃ面から０．２°ずらしたサファイアの絶縁オフ基板１０１を使用した。基板厚みは４００μｍとした。ただし、本発明例Ａと同様に、電極の形成前に厚み２００μｍに減厚した。
（２）-（４） 上記本発明例Ａの（２）-（４）と同じとした。
（５） 比較例Ｂの場合、基板が絶縁体であるためｎ電極はｐ電極と同じ成長膜側に設ける必要がある。そこで、図６の積層構造を有するウェハをさらに、フォトリソグラフィ技術とＲＩＥ(Reactive Ion Etching)とにより、Ｍｇドープｐ型層６からＳｉドープｎ型層２までＣｌ系ガスでエッチングすることにより、ｎ電極を設けるためにｎ型ＧａＮ層２を露出させ、発明例Ａと同様の素子分離を行なうための溝１２５を設けた（図７及び図８参照）。素子のサイズは３２５μｍ□で、ｐ型ＧａＮ層６の上にはｐ電極１１２が形成される。露出した部分のｎ型ＧａＮ２は、平面的に見て１つの素子当たり１５０μｍ□の形状を有する。露出したｎ型ＧａＮ層の上には、フォトリソグラフィ技術と蒸着とにより直径１００μｍのｎ電極１１１を形成した。厚み、熱処理、接触抵抗は本発明例Ａと同じであった。
（６）及び（７） ｐ電極は次のように形成した。まず、素子３２５μｍ□のうち、平面的に見て、素子分離に必要な分離代を除いた３００μｍ□から、さらにｎ型ＧａＮ層２の露出部１５０μｍ□を除いた「く」の字形、またはＬ字形の部分に相当する、ｐ型ＧａＮ層６の上に透明電極層１１２をつけた。厚み、熱処理、接触抵抗は発明例Ａと同じである。ｐ側パッド電極は、透明電極層の中央付近に直径１００μｍの電極層を形成した。
（８） その後に所定の形状になるよう、スクライブを行ない、チップ化したものを発光素子とした。得た発光素子は３２５μｍ□である。ＭＱＷ発光部の面積が０．０６７５ｍｍ2に対し、ｐパッド電極が直径１００μｍであるので、光取出面のｐパッド電極に覆われていない部分の割合（開口率）は、８８％である。
（サイドビュー型ＬＥＤ）
図９及び図１０は、実施例１の比較例Ｂにおける発光装置であるサイドビュー型ＬＥＤを示す図である。図９は斜視図であり、また図１０は正面図である。このサイドビュー型ＬＥＤ１３０には上記の作製方法で作製された発光素子（チップ）１１０が搭載されている。発光素子１１０は矩形の対角線が水平になるように配置され、その矩形の中心に位置するｐ側パッド電極２２にＡｕ線３１ａが、またｎ電極１１１にＡｕ線３１ｂが電気的に接続されている。Ａｕ線３１ａの他端は、リードフレーム３２の光放出面側に突き出したリード部３２ｂの電極（図示せず）に電気的に接続され、Ａｕ線３１ｂの他端は、リードフレームのチップ配置部３２ａの電極に電気的に接続されている。リードフレーム３２にはチップから後方に出射された光を前方へと反射する凹面状反射鏡が設けられ、チップ１１０はその凹状曲面の焦点に位置するのがよい。
（９） 上述したように、発光素子（チップ）を反射鏡を有するリードフレームの中心部にｐ層側から光を取出すように搭載した。この場合、トップ側にｎ電極とｐ電極とが両方とも配置されるので、各々をワイヤボンディングするスペースを設けるためにチップをＬＥＤランプの長手方向に対して４５°傾けて設置した。このため発明例Ａと同様の実装を行なっても、ランプの厚みは４５°傾けた分およそ０．１４ｍｍ厚くなり、厚みＳは０．６４ｍｍとなった。
（１０） また搭載にあたっては、発明例Ａと同様に発光素子からの放熱性を良くするために、発光素子のサファイア基板が全面マウント部と接するように搭載した。ただし、接着剤、リードフレーム材質は発明例Ａと同じである。基板の違いによる熱抵抗は１０．４℃／Ｗと発明例Ａの１．３倍と悪くなった。
（１１） 発明例Ａと同じようにして白色発光ランプを作製した。
（実験内容及びその結果）
まず青色光の出力の比較をするために、蛍光剤を設置しない状態（樹脂封止は実施）の発明例Ａと比較例Ｂとを、積分球内に搭載した後に所定の電流を印加し、発光させた。その発光を集光したディテクタから出力される光出力値を図１１及び図１２に示す。電流がリークすることなくＭＱＷ層に注入され、ＭＱＷ層での非発光性再結合が比較的少なく、また発熱による素子の温度上昇が小さいような比較的理想的な状態では、光出力値は印加した電流の増加に比例して増加する。たとえば電流２０ｍＡの注入では発明例Ａ及び比較例Ｂともに８ｍＷの出力が得られた。さらに５倍の電流１００ｍＡを印加した場合、発明例Ａでは５倍の４０ｍＷの出力が得られたが、比較例Ｂでは出力２４ｍＷしか得られなかった（図１１）。
この理由として次の理由が考えられる。すなわち、本発明例Ａでは発熱面積が比較例Ｂに比べて広く、同じ電流注入量でも単位面積当たりの発熱量が小さいこと（注入電流１００ｍＡのときのＭＱＷ発光部での電流密度は、本発明例Ａでは１１１Ａ／ｃｍ2、比較例Ｂでは１４８Ａ／ｃｍ2）、比較例Ｂのサファイア基板に比して比較的熱伝導の良いＧａＮ基板を用いたこと、またｎ電極をＧａＮ基板のＮ面側に設けたために電流密度が極端に大きくなる部位がない構造であることを挙げることができる。
一方、本発明例Ａの上記特徴を逆から見ることになるが、比較例Ｂでは、放熱面積が発明例Ａよりも小さい上に、ｎ電極をｎ型ＧａＮ層を露出させた上に設けたためにｎ型ＧａＮ層中を層に沿って流れる電流の密度が極端に大きくなり過ぎて発熱がさらに増加したこと、などを挙げることができる。
さらに、メカニズムは必ずしも明らかではないが、基板に比較的低い転位密度のＧａＮ基板を用いることにより、ＭＱＷなどのエピタキシャル成長膜の結晶性がよく、高電流注入時の発光効率の低下が起こらないことも理由に挙げることができる。
そこで、熱の影響を分離するために、同じく蛍光剤を設置しないで樹脂封止した状態で、同様にパルス電流による試験を行なった。このとき、印加時間１μｓとした。印加電流１００ｍＡでduty比を１００％から徐々に下げてゆき出力を測定したところ、本発明例Ａ及び比較例Ｂともにduty比を下げるにつれ出力が上昇した。しかし、duty比５％から１％の間ではともに出力が一定となり飽和したので熱の影響がなくなったと判断した。
この結果を基に、同様にduty比１％でパルス印加電流値を変えてゆき、出力から外部量子効率を算出した結果を図１３に示す。図１３によれば、比較例Ｂでは電流の増加とともに外部量子効率が減少してゆく。これに比べて、本発明例Ａでは１００ｍＡまでほぼ一定であった。
上記のように、仮にチップサイズを大きくして放熱面積を同じにし、ｐダウン実装して基板を介した放熱差が出ないようにしたとしても、比較例Ｂでは、本発明例Ａに特有の低い転位密度の基板に形成されたエピタキシャル成長膜の結晶性に由来する高電流域での高出力、を得ることができない。
また本発明例Ａは、比較例Ｂと異なりｎ電極とｐ電極とが対向する位置にあるため電気的短絡のおそれがない。一方、比較例Ｂではｎ電極とｐ電極とが同じ側に位置するので、たとえば短絡を防止するためにｐ電極とｎ電極との間に電気的絶縁するための膜を設ける必要性を生じる場合がある。本発明例では、その必要性がないので、余計な製造コストの増加を防ぐことができる。
上記の光出力の結果は、発光波長４５０ｎｍでの一例を示したにすぎず、発光波長や層構造を変えた場合でも、本発明例Ａでは比較例に比して同様の効果を得ることができる。また、発光装置の基板としての特性が同等であれば、ＧａＮ基板の代わりにＡｌxＧａ1-xＮ基板を用いても同様の効果があることは言うまでもない。
次に、蛍光剤を設けた、本発明例Ａと比較例Ｂとについて光出力と等価な輝度を求めた結果を図１４及び図１５に示す。図１４に示すように、電流１００ｍＡを印加した場合、本発明例Ａでは７．２ｌｍの輝度が得られたが、比較例Ｂでは４.３ｌｍしか得られなかった。
このように比較例Ｂに対して、本発明例は同じチップサイズでもサイドビュー形ＬＥＤランプの厚みを薄く、小型化できるとともに高出力を得ることができる。比較例Ｂでランプの厚みを薄くすることを目的にチップサイズを小さくしようとしても、ｎ電極を設けるためのエッチングスペースやｐパッド電極部の一定面積が必要となる結果、開口率が極端に小さくなり十分な光出力または輝度を得ることができない。
また、比較例Ｂでは、チップの辺をサイドビュー型ＬＥＤランプの長手方向と平行に配置しようとした場合でも、チップの対向する２つのコーナの一方にｎ電極が、また他方にｐ電極があるので、ワイヤボンディングを行なうためのスペースが余分に必要となり、サイドビュー形ＬＥＤランプの厚みを発明例Ａと同等にまで薄くことはできない。
次に、上記の本発明例Ａ及び比較例Ｂについて静電耐圧の試験を行なった。静電耐圧試験は、発光素子と、静電気がチャージされたコンデンサとを対向させて両者間に放電を生じさせ、放電が生じたときの両者間の電圧を測定する。
結果は、比較例Ｂではおよそ１００Ｖの静電圧で破壊が発生した。一方、本発明例Ａではおよそ８０００Ｖまで破壊することはなかった。したがって、本発明例Ａでは比較例Ｂの約８０倍の静電耐圧を有することがわかった。
本発明の実施例２では、本発明例Ｃ、本発明例Ｄ及び比較例Ｅについてｐダウン実装して、ｎ型層またはｎ型半導体基板裏面を光放出面とした点に特徴がある。本発明例Ｄは転位密度が１Ｅ９／ｃｍ2であり、とくに窒化物半導体基板の転位密度を低くするタイプの本発明の発光装置に対して転位密度が範囲外になるが、その他のタイプの本発明の発光装置に属する。本実施例では、比較例Ｅはサファイア基板を用いて、サファイア基板の積層構造側にｎ電極及びｐ電極を設け、それら２つの電極をダウン実装することを試みたが、ｎ電極に本発明例Ｃ、Ｄと同様のサイズのものを形成できなかったので、作製を途中まで進めただけで終わった。比較はもっぱら本発明例Ｃと本発明例Ｄとの間で行ない、したがって転位密度の影響を検証することになった。
（本発明例Ｃ）
本発明例Ｃの断面図を図１６に、また平面図を図１７に示す。
（１） Ｃ面から０．５°ずらしたＧａＮのオフ基板を使用した。比抵抗０．０１Ω・ｃｍ、転位密度１Ｅ６／ｃｍ2、基板厚み４００μｍのものを使用した。ただし、本発明例Ａと同様に、電極形成前に厚み２００μｍに減厚した。
（２）-（４） 本発明例Ａと同じ処理を加えた。
（５） ＧａＮ基板のＮ面には、全面にフォトリソグラフィ技術と蒸着とにより２５０μｍおきに素子の中心に直径１００μｍのｎ電極をつけた。ｎ電極は、ＧａＮ基板に接して、Ｔｉ２０ｎｍ／Ａｌ１００ｎｍ／Ｔｉ２０ｎｍ／Ａｕ２００ｎｍの順に成膜し積層構造とした。これを不活性ガス雰囲気中で加熱処理することにより、接触抵抗を１Ｅ-５Ω・ｃｍ2以下とした。
（６） ｐ電極はｐ型ＧａＮ層全面に厚み４ｎｍのＮｉと、厚み４ｎｍのＡｕとを順に成膜して２層構造とした。これを不活性雰囲気中で加熱処理することにより、接触抵抗を５Ｅ-４Ω・ｃｍ2とした。
（７） このウェハをさらにフォトリソグラフィ技術とＲＩＥとにより、Ｍｇドープｐ型層側からＳｉドープｎ型層までＣｌ系ガスでエッチングすることにより、所定の形状の素子分離溝を設けた。
（８） その後に所定の形状になるよう、スクライブを行ない、チップ化したものを発光素子とした。得た発光素子は２２５μｍ□である。ＭＱＷ発光部の面積が０.０４ｍｍ2に対し、ｎパッド電極が直径１００μｍであるので、光取出面のｎパッド電極に覆われていない部分の割合（開口率）は、８０％である（図１６及び図１７参照）。
（サイドビュー型ＬＥＤ）
（９） この発光素子を、図１８に示すように反射鏡を有するリードフレームマウント部３２ａの中心部にｎ層側から光を取出すようｐダウン実装し、サイドビュー型ＬＥＤを作製した（図１９参照）。リードフレームへの搭載には導電性接着剤１４を用いた。ｎパッド電極１１は素子の中心に位置する。比較例Ｂのようにトップ側にｐ電極及びｎ電極をともに設ける必要がないので、ワイヤボンディングするためのスペースを考慮しても、実装後のサイドビュー型ＬＥＤランプの厚みを薄くすることができ、上記厚みＳを０．４ｍｍとすることができた。
（１０） また搭載にあたっては、発光素子からの放熱性を良くするために、上述のように、発光素子のＧａＮ基板が全面マウント部と接するように搭載した。また導電性接着剤１４は熱伝導の良いＡｇ系のものを、またリードフレームも熱伝導の良いＣｕＷ系のものを用いた。この結果、得られた熱抵抗は９℃／Ｗであった。
（１１） さらにこのｎ電極側に蛍光剤を搭載した後にエポキシ系樹脂により樹脂封止を行なって、白色に発光するランプを作製した。これには４５０ｎｍの光出力１Ｗ当たり１８０ｌｍが得られる蛍光剤を使用した。
（本発明例Ｄ）
（１） Ｃ面から０．５°ずらしたＧａＮのオフ基板を使用した。比抵抗０．０１Ω・ｃｍ、転位密度１Ｅ９／ｃｍ2、基板厚み４００μｍのものを使用した。ただし、本発明例Ａ、Ｃと同様に、厚み２００μｍに減厚した。
（２）-（１１） 本発明例Ｃと同じ処理を加えた。
（比較例Ｅ）
（１） Ｃ面から０．２°ずらしたサファイア基板の絶縁オフ基板を使用した。転位密度１Ｅ７／ｃｍ2、基板厚み４００μｍのものを使用した。ただし、本発明例Ａ，Ｃ，Ｄと同様に厚み２００μｍに減厚した。
（２）-（４） 本発明例Ａと同じとした。
（５） 比較例Ｅでは、サファイア基板が絶縁体であるためｎ電極はｐ電極と同じ積層構造側に設ける必要がある。そこで、上記の処理を施したウェハをさらに、フォトリソグラフィ技術とＲＩＥとにより、Ｍｇドープｐ型層側からＳｉドープｎ型層までＣｌ系ガスでエッチングすることにより、ｎ電極を設けるためのｎ型ＧａＮ層露出と比較例Ｂと同様の素子分離溝を設けた。素子のサイズは２２５μｍ□で、その中で露出させた部分のｎ型ＧａＮ層の広さは１つの素子当たり１５０μｍ□である。露出させたｎ型ＧａＮ層上には、フォトリソグラフィ技術と蒸着とにより直径１００μｍのｎ電極を設けた。厚み、熱処理、接触抵抗は比較例Ｂと同じとした。
（６） 電極は、まず、素子２２５μｍ□のうち、素子分離に必要な分離代を除いた２００μｍ□から、さらにｎ型ＧａＮ層の露出部１５０μｍ□を除いた「く」の字形またはＬ字形の部分に相当する、ｐ型ＧａＮ層の部分に透明電極を形成した。厚み、熱処理、接触抵抗は比較例Ｂと同じとした。パッド電極は「く」の字形またはＬ字形の透明電極の頂点部の中央付近に直径１００μｍのものを設けようとしたが、５０μｍ□のスペースしかなく、比較例Ｂと同様の電極パターンのチップは作製することができなかった。
（実験内容及びその結果）
実施例１と同じように蛍光剤を搭載しない樹脂封止のみを行なった状態で、光出力を測定した結果、本発明例Ｃ及び本発明例Ｄでは、印加電流２０ｍＡでともに７ｍＷの出力を、また印加電流５０ｍＡでは各々１７.５ｍＷ及び１０.５ｍＷの出力を得た。本発明例Ｃは、本発明例Ｄに比して転位密度が３桁程度低く、この低転位密度に起因して、本発明例Ｄより高い発光出力を得ることができる。本発明例Ｃと本発明例Ｄとでは、発熱や放熱は同じであるため、この差が熱の影響でないことを確認するため、duty比１％、印加時間１μｓの１００μｓサイクルのパルス電流を印加して比較したが、同様に印加電流５０ｍＡでは各々１７.５ｍＷ及び１０.５ｍＷの出力を得た。したがって、メカニズムは必ずしも明らかではないが、熱の影響ではなく上記転位密度の差によって、高電流での発光出力の差が得られたものと考えられる。
また発光波長や層構造を変えた場合、及び蛍光剤を設けて白色とした場合、本発明例Ｃでは印加電流２０ｍＡで１.２６ｌｍ、また印加電流５０ｍＡで３.１５ｌｍを、そして本発明例Ｄでは印加電流２０ｍＡで１.２６ｍｌ、また印加電流５０ｍＡで１.８９ｌｍという結果を得た。すなわち、上記と同様に、低転位密度の効果が得られることを実験により確認した結果が得られた。
また、比較例Ｅの場合、上述のようにスペースがないために、本発明例Ａ、Ｃや比較例Ｂと同じ直径１００μｍの電極をつけることができなかった。仮にｎ型ＧａＮ層の露出部のサイズやｎ電極、ｐパッド電極のサイズを小さくして、本発明例Ｃ、Ｄと同じサイズのｎ電極などを形成できたとしても、大きさにもよるが、電極部での発熱や、ＭＱＷでの過大電流密度による発熱、ｐ電極の開口率の確保難といった問題が生じ、本発明例Ｃほどの、さらには本発明例Ｄほどの光出力を得ることはできないと考えられる。
本発明の実施例３では、上記本発明例Ｃに非鏡面加工を施した発光装置である本発明例Ｆについて、発光層と実装部（リードフレームなど）との間に反射層を設けた発光装置について、光出力など性能を検証した。
（本発明例Ｆ）
図２０は、非鏡面処理が施された本発明に発光素子１０から光が放出されるイメージを示す図である。光放出面であるＧａＮ基板の裏面（Ｎ面）及び側面と、積層構造の側面とに非鏡面処理が施されている。すなわち、ＧａＮ基板のＮ面及び素子端面を非鏡面とした。比較のために、図２１に、鏡面のままの発光素子１０から光が放出されるイメージを示す。
非鏡面とする方法はＲＩＥなどのドライエッチやウェットエッチによる方法、機械的に研磨する方法などがあるが、本発明では、エッチャントとしてＫＯＨ水溶液を用いたウェットエッチによる方法を適用した。本発明例Ｆでは、濃度４ｍｏｌ／ｌ（ｍｏｌ／ｄｍ3）のＫＯＨ水溶液を、温度を４０℃に保った状態で十分に攪拌した後にウェハを３０分間超音波洗浄機の中に浸漬し、ＧａＮ基板のＮ面及び素子端面を非鏡面とした。
本発明の実施例４では、本発明例Ｃのリードフレームと発光素子との間に設けた反射層の影響を調査した。
（本発明例Ｇ）
本発明例Ｇは、図２２に示すように、ｐ電極の下に高反射膜３５を配置した点に特徴がある。ｐ電極１２は、成膜時にｐ型ＧａＮ層６の上に、厚み４ｎｍのＮｉと、厚み４ｎｍのＡｕと、厚み１００ｎｍのＡｇの順に成膜し、３層の積層膜を形成した（実装の際、ｐダウン実装するので上下が逆になる）。これを不活性雰囲気中で加熱処理することにより、接触抵抗を５Ｅ-４Ω・ｃｍ2とした。
また、上記電極の３層膜のうち、厚み４ｎｍのＮｉ膜と、厚み４ｎｍのＡｕ膜とをガラス板につけて同じ熱処理をした後に透過率を測定した。Ｎｉ側から波長４５０ｎｍの入射光を照射したところ、その透過率は７０％であった。また、厚み１００ｎｍのＡｇ膜をガラス板につけて反射率を測定した。波長４５０ｎｍの入射光を照射したところ、その反射率は８８％であった。そこで、厚み４ｎｍのＮｉ膜と、厚み４ｎｍのＡｕ膜と、厚み１００ｎｍのＡｇ膜とを順に積層して３層構造をガラス板上に形成し、上述の熱処理をした後に反射率を測定した。波長４５０ｎｍの入射光を照射したところ、反射率は４４％であった。これは波長４５０ｎｍの入射光が４ｎｍ厚のＮｉ膜と、４ｎｍ厚のＡｕ膜とを、透過率７０％で透過した後、Ａｇ層で８８％の反射率で反射し、再び４ｎｍ厚のＮｉと４ｎｍ厚のＡｕ膜とを透過率７０％で透過したとして算出した反射率とよく一致する。
（本発明例Ｈ）
本発明例Ｈは、図２２に示す本発明例Ｇの発光素子と同様に、ｐ電極の下に高反射膜を配置した点に特徴がある。ｐ電極１２は、ｐ型ＧａＮ層６に４ｎｍ厚のＮｉ膜と、４ｎｍ厚のＡｕ膜と、１００ｎｍ厚のＡｌ膜と、１００ｎｍ厚のＡｕ膜とを順に全面に成膜して形成した。これを不活性雰囲気中で加熱処理することにより、接触抵抗を５Ｅ−４Ω・ｃｍ2とした。
上記積層膜のうち、４ｎｍ厚のＮｉ膜と、４ｎｍ厚のＡｕ膜とをガラス板につけて同じ熱処理をした後に透過率を測定した。その結果、Ｎｉ側からの４５０ｎｍの入射光に対して７０％の透過率を得た。さらに１００ｎｍ厚のＡｌ膜をガラス板につけて反射率を測定した結果、４５０ｎｍの入射光に対して８４％を得た。そこで４ｎｍ厚のＮｉ膜、４ｎｍ厚のＡｕ膜、１００ｎｍ厚のＡｌ膜、の順に成膜した積層構造をガラス板に形成した。その後、上記と同じ熱処理をした後に反射率を測定した。その結果、４５０ｎｍの入射光に対して４２％の反射率を得た。これは波長４５０ｎｍの入射光が４ｎｍ厚のＮｉ膜と、４ｎｍ厚のＡｕ膜とを７０％の透過率で透過した後、Ａｌ膜で４２％の反射率で反射し、再び４ｎｍ厚のＮｉ膜と、４ｎｍ厚のＡｕ膜とを７０％の透過率で透過したとして算出した反射率とよく一致する。
（本発明例Ｉ）
本発明例Ｉは、本発明例Ｃのｐ電極に高反射率の材料Ｒｈを用いた点に特徴がある（図２３参照）。ｐ電極１２は、成膜時にｐ型ＧａＮ層６の上に、そのｐ型ＧａＮ層に対してオーミック接触し、かつ高反射率のＲｈを１００ｎｍ厚で全面に成膜することにより形成した。接触抵抗は５Ｅ−４Ω・ｃｍ2であった。
このｐ電極のＲｈ膜をガラス板に成膜して透過率を測定した結果、４５０ｎｍの入射光に対して６０％であった。
（実験内容及びその結果）
実施例１−２と同様に、各試験体について光出力を測定した結果、本発明例Ｆ、Ｇ、Ｈ、Ｉは、それぞれ２０ｍＡの印加で８.１ｍＷ、８.４ｍＷ、８.４ｍＷ、９.１ｍＷの青色光を得た。反射材を配置しない本発明例Ｃでは、７ｍＷであった。また蛍光剤を配置して白色光を放出した場合、それぞれ２０ｍＡの印加で１.４５ｌｍ、１.５１ｌｍ、１.５１ｌｍ、１.６４ｌｍの輝度を得た。反射材を配置しない本発明例Ｃでは、１.２６ｌｍであった。
上記の結果より、表面を非鏡面化した本発明例Ｆ、ｐ電極の下に高反射膜を有する本発明例Ｇ、Ｈ、及びｐ電極に高反射材を用いた本発明例Ｉは、すべて発明例Ｃよりもさらに高い光出力を得ることができる。
非鏡面化は、発光波長を変えた場合でも同様の効果があることは言うまでもない。なお、ＫＯＨ水溶液を使用する場合、濃度が０．１〜８ｍｏｌ／ｌ（ｍｏｌ／ｄｍ3）、温度が２０〜８０℃の範囲で行なうと同様の効果が得られることが実験により明らかにされている。
反射電極の場合、発光波長を変えた場合、Ａｇ層やＡｌ層での反射率やＡｕ及びＮｉ層での吸収率が変わるので効果の程度は一概には言えないが、いずれの波長でも効果があることは言うまでもない。またＲｈの代わりに同等以上の仕事関数を持ち、同等以上の反射率がある元素を用いて同等以上の効果を得ることも可能である。
本発明の実施例５では、窒化物半導体基板を種々変化させ、厚みを薄くしたＧａＮ基板及びＡｌxＧａ1-xＮ基板を用いて窒化物半導体基板の影響を検証した。また、厚みが薄く、横に細長いサイドビュー型ＬＥＤランプにおける特性を調査するため、厚みを薄くしたＧａＮ基板の光放出面の形状の影響を検討した。
（本発明例Ｊ）
本発明例ＪではＧａＮ基板の厚みを薄くした点に特徴がある。また、この後に説明するように、光放出面の形状を正方形に加えて細長くしたものも含めて調査した。
（１） Ｃ面から０．５°ずらしたＧａＮのオフ基板を使用した。比抵抗０．０１Ω・ｃｍ、転位密度１Ｅ７／ｃｍ2、基板厚み１００μｍとした。
（２） ＭＯＣＶＤ法でＧａＮ基板のＧａ面上に、ＧａＮバッファ層、Ｓｉドープｎ型ＧａＮ層、Ｓｉドープｎ型クラッドＡｌ0.2Ｇａ0.8Ｎ層、ＧａＮとＩｎ0.05Ｇａ0.95Ｎから構成される３組のＭＱＷ層、Ｍｇドープｐ型クラッドＡｌ0.2Ｇａ0.8Ｎ層、Ｍｇドープｐ型ＧａＮ層を順に成長させた。
（３） 発光波長３８０ｎｍ、低温４．２ＫでのＰＬ強度と室温２９８ＫでのＰＬ強度とを比較することにより便宜的に算出した内部量子効率は５０％であった。
（４）-（７） 発明例Ｃと同じ処理を行なった。
（８） 所定の形状になるよう、スクライブを行ない、チップ化したものを発光素子とした。発光素子は、図２４（ａ）及び図２４（ｂ）に示すように、光放出面、すなわち基板１の裏面１ａが２５０μｍ□のものと２５０μｍ×１ｍｍとを作製した。ＭＱＷ発光部の面積は、上記基板から素子分離溝を除いたものと同じであり、それぞれ０．０５１ｍｍ2（２２５μｍ□）及び０．２２ｍｍ2（２２５μｍ×９７５μｍ）となる。ｎ電極が直径１００μｍであるので、光取出面（光放出面）のｎ電極に覆われていない部分の割合（開口率）は、それぞれ８５％及び９６％である。
（サイドビュー型ＬＥＤ）
（９） この発光素子を反射鏡を有するリードフレームの中心部にｎ層側から光を取り出すようｐダウン実装した（図２５及び図２６参照）。ｎ電極は発光素子の中心にあり、また同じトップ側にｐ電極を設ける必要がないので、ワイヤボンディングするためのスペースを考慮しても、実装後のサイドビュー型ＬＥＤランプの厚みを薄くでき、厚みＳを０.４２５ｍｍとすることができた。図２６は、２５０μｍ×１ｍｍと細長い面の基板上に形成された発光素子を搭載したサイドビュー型ＬＥＤランプを示す図である。
（１０） また搭載にあたっては、発光素子からの放熱性を良くするために、発光素子のＧａＮ基板が全面マウント部と接するように高熱伝導性接着剤を用いて搭載した。接着剤は熱伝導の良いＡｇ系のものを、またリードフレームも熱伝導の良いＣｕＷ系のものを選択した。これにより、得られた熱抵抗は９℃／Ｗである。
（１１） さらにこのｎ電極側に蛍光剤を搭載した後にエポキシ系樹脂により樹脂封止を行なって、白色に発光するランプを作製した。これには３８０ｎｍの光出力１Ｗ当たり１８０ｌｍが得られる蛍光剤を使用した。
（本発明例Ｋ）
本発明例Ｋでは、窒化物半導体基板にＡｌxＧａ1-xＮ基板を用いた点に特徴がある。
（１） Ｃ面から０．５°ずらしたＡｌxＧａ1-xＮのオフ基板を使用した。比抵抗０．０１Ω・ｃｍ、転位密度１Ｅ７／ｃｍ2、基板厚み１００μｍのものを使用した。基板のＡｌ組成はｘ＝０．２、０．５、１と３種類のものを作製した。
（２）-（１１） 発明例Ｊと同様の処理を行なった。
（比較例Ｌ）
（１） Ｃ面から０．５°ずらしたＧａＮのオフ基板を使用した。比抵抗０．０１Ω・ｃｍ、転位密度１Ｅ７／ｃｍ2、基板厚み１ｍｍ（１０００μｍ）のものを使用した。
（２）-（１１） 発明例Ｊと同様の処理を行なった。なお、本比較例Ｌでは、本発明例Ｊのようにスクライブした後にブレークしてチップ化するのが困難なため、切断によりチップ化した。
（実験内容及びその結果）
まず、基板厚みが上記実施例１-３のものより薄い、本発明例Ｊ（ＧａＮ基板１００μｍ厚）及び本発明例Ｋ（ＡｌxＧａ1-xＮ；ｘ＝０．２，０．５，１．０）と、非常に厚い比較例Ｌ(ＧａＮ基板１０００μｍ厚）の各々の基板を用意し、図２７（ａ）及び図２７（ｂ）に示すようにして波長３８０ｎｍの入射光に対する透過率を測定した。本発明例Ｊ及びＫについては、光放出面が２５０μｍ□と２５０μｍ×１ｍｍとの２種類について測定した。その結果、図２８に示すように、それぞれ本発明例Ｊが７０％（光放出面の形状２種類ともに同じ）、本発明例Ｋが９０％（光放出面の形状２種類ともに同じ、かつｘ＝０．２，０．５，１．０の３種類すべて同じ）及び比較例Ｌが１０％であった。
そこで蛍光剤を搭載せず、樹脂封止のみを行なったものと、蛍光剤を搭載して白色化した本発明例Ｊと、本発明例Ｋと、比較例Ｌとを、積分球内に搭載した後に所定の電流を印加して集光されディテクタから出力される光出力値の比較及び輝度の比較を行なった。
電流２０ｍＡを印加したところ、本発明例Ｊ、本発明例Ｋ、及び比較例Ｌの順に、４．２ｍＷ（輝度０．７６ｌｍ：発光素子のサイズ２種類ともに同じ）、５．４ｍＷ（輝度０．９７ｌｍ：発光素子の形状２種類ともに同じ、かつｘの３種類すべて同じ）及び０．６ｍＷ（輝度０．１１ｌｍ）の出力が得られた。また電流２４０ｍＡを印加したところ、本発明例Ｊ及びＫについて発光素子のサイズが２５０μｍ□のものは（電流密度４７４Ａ／ｃｍ2）、熱の影響で時間の経過とともに光出力が小さくなってゆき、電流相応の光出力が得られなかった。しかし、２５０μｍ□×１ｍｍのものは本発明例Ｊでは２０ｍＡ印加時の１２倍の５０ｍＷ（９.１ｌｍ）が、また本発明例Ｋではやはり２０ｍＡ印加時の１２倍の６４ｍＷ（１１.６ｌｍ）が得られた。
上記の結果において、２０ｍＡ印加時の光出力の差は基板の透過率の差によるものである。ＧａＮ基板の場合、波長４００ｎｍより短波長域で光の透過率が極端に小さくなるため、波長域が４００ｎｍより短波長の場合、本発明例Ｋのように基板をＡｌxＧａ1-xＮ基板とすることにより、一層高い光の取り出しを得ることができる。また、ＧａＮ基板を薄くすることによっても、高い光の取り出しを得ることができる。しかし、ｎ型層で電流を均一に広げる観点から、厚みは薄すぎても均一な発光が得られず十分な出力が得られなかったり、光が局所的に集まり樹脂を局所的に劣化させる場合がある。一方、厚すぎると前述のように取出し効率が悪くなるため、発光波長にもよるが、厚みは５０μｍ〜５００μｍが望ましい。たとえば２５０μｍ□×１ｍｍチップのように１ｍｍ近く均一に電流を広げようとする場合、厚み５０〜１００μｍとすることがより望ましいことがこれまでの実験により判明している。
また本発明例のようにＧａＮ基板の厚みが薄いものを使用することにより、ＧａＮ基板の製造コストを低くすることができ、より低コストの発光素子を製造することが可能となる。この結果、発光波長によらず低コスト化できることは言うまでもない。さらにたとえば本発明例の２５０μｍ□×１ｍｍのようにチップの光放出面を長方形とすることにより、サイドビュー型ＬＥＤランプの厚みＳを０．４２５ｍｍと薄くしたままで面積を大きくすることができ、面積に応じた高出力を得ることができる。長手側の寸法は前述のように、ｎ型層で均一に電流が広がるように基板の厚みを厚くすればするほど寸法を長くすることが可能であることは言うまでもない。
本発明の実施例６の発光素子は、ＧａＮ基板の酸素濃度と比抵抗および光の透過率との関係を把握したことに基づいている。その関係に基づいてｐダウン実装、すなわちＧａＮ基板を光放出面とする発光素子において、所定の光放出面積の場合に最適なＧａＮ基板厚みと酸素濃度との関係を樹立した点に特徴がある。上述のようにｐダウン実装では光放出面がＧａＮ基板となるので、つぎに示すように、比抵抗と光透過率とに大きな影響を有する酸素濃度はとくに重要である。
図２９は、ＧａＮ基板の比抵抗に及ぼす酸素濃度の影響を示す図である。図２９より、比抵抗０.５Ωｃｍ以下は、酸素濃度１Ｅ１７個／ｃｍ3以上とすることにより実現できる。また、図３０は、ＧａＮ基板４００μｍのときの波長４５０ｎｍの光の透過率に及ぼす酸素濃度の影響を示す図である。同図より酸素濃度が２Ｅ１９個／ｃｍ3を超えると波長４５０ｎｍの光の透過率が急激に低下することが分かる。図２９と図３０とから、酸素濃度の増大は、ＧａＮ基板の比抵抗を減少させ、発光面を拡大するのに有効であるが光の透過率を低下させることが分かる。したがって、ｐダウン実装される発光素子に用いられるＧａＮ基板としては酸素濃度、ＧａＮ基板の厚さ、発光の平面サイズをどのように設定するかが非常に重要となる。
図３１は、既述の本発明例ＣのＧａＮ基板の厚みおよび酸素濃度を変化させ、（ＧａＮ基板＋エピタキシャル積層構造）を形成し、それをｐダウン実装して作製したランプにおける光出力および電流が均一に流れる平面サイズを測定した結果を示す図である。ランプの光出力についていえば、厚みが厚いほど、また酸素濃度が高いほど光出力は低下する傾向にある。また電流が均一に流れる最大の平面サイズについていえば、厚みが厚いほど、また酸素濃度が高いほど大きくなる傾向にある。
図３１から、たとえば電流が均一に流れる平面サイズが一辺０．５ｍｍ（一辺１ｍｍ）の正方形とする場合、光出力として発明例Ｃの大きさで２０ｍＡ印加時に７ｍＷ相当以上を得たいとき、厚み５０μｍのＧａＮ基板では酸素濃度を３Ｅ１８個／ｃｍ3以上（一辺１ｍｍ正方形では７Ｅ１８個／ｃｍ3以上）とすれば、本発明例Ｃの大きさで２０ｍＡ印加時に光出力７ｍＷ以上を確保した上で、均一な発光を得ることができる。つまり本発明例Ｃの発光層の大きさ一辺２００μｍの正方形における２０ｍＡ印加と電流密度を合わせた場合、一辺０．５ｍｍ（一辺１ｍｍ）の正方形では１２５ｍＡ（５００ｍＡ）印加に相当し、１２５ｍＡ（５００ｍＡ）印加時に印加電流に比例して光出力４４ｍＷ（１７５ｍＷ）以上確保した上で、均一な発光を得ることができる。
また、厚み２００μｍのＧａＮ基板では、上記厚み５０μｍの場合と同じ目標性能としたとき、一辺０．５ｍｍ正方形では１Ｅ１８個／ｃｍ3以上（一辺１ｍｍ正方形の場合、酸素濃度２Ｅ１８個／ｃｍ3以上）とすればよい。ただし、厚み２００μｍでは酸素濃度を１Ｅ１９個／ｃｍ3以下にしないと本発明例Ｃの大きさで２０ｍＡ印加時に７ｍＷ相当以上の光出力を得ることができない。
さらに、厚み４００μｍのＧａＮ基板では、一辺０．５ｍｍ正方形の領域を電流が均一に流れる酸素濃度５Ｅ１７個／ｃｍ3以上に比して、いかなる酸素濃度でも本発明例Ｃの大きさで２０ｍＡ印加時に７ｍＷ相当以上には至らない。ただし酸素濃度１Ｅ１９個／ｃｍ3以下であれば、本発明例Ｃの大きさで２０ｍＡ印加時に６ｍＷ相当以上は確保でき極端に光出力が小さくなることなく、均一な発光を得ることができる。
また、図３１によれば、ＧａＮ基板の厚みが１００μｍ〜３００μｍの場合、一辺０．５ｍｍの正方形に均一に電流を流し、本発明例Ｃの大きさで２０ｍＡ印加時に７ｍＷ相当以上の出力を得ることを可能にする酸素濃度範囲は実用上十分広いことが分かる。厚み１００μｍでは酸素濃度が２Ｅ１８個／ｃｍ3より高く２Ｅ１９個／ｃｍ3より低い酸素濃度で可能であることが分かる。また厚み３００μｍでは６Ｅ１７個／ｃｍ3より高く５Ｅ１８個／ｃｍ3より低い酸素濃度で可能である。
同様に、図３１によれば、ＧａＮ基板の厚みが２００μｍ〜３００μｍの場合、一辺２ｍｍの正方形に均一に電流を流し、本発明例Ｃの大きさで２０ｍＡ印加時に７ｍＷ相当以上の出力を得ることを可能にする酸素濃度範囲についても実用上十分広いことが分かる。
次に具体的な実施例について説明する。実施例では次の試験体を用いた。
（本発明例Ｓ１）：１Ｅ１９個／ｃｍ3の酸素濃度によりｎ型化されている厚み２００μｍのＧａＮ基板を用いた。このＧａＮ基板の比抵抗は０.００７Ωｃｍであり、波長４５０ｎｍの光に対する透過率は８５％である。上記ＧａＮ基板を用いて発光素子に組み上げるに際し、上記以外の部分は既述の本発明例Ｃと同じ条件とした。すなわち、ＧａＮ基板の平面サイズは、光放出面が１辺の長さ０.２ｍｍの正方形となるようにとり正方形となるようにとり（実施例２の（１）参照）、（ａ２）ＭＯＣＶＤでＧａＮ基板の第１の主面であるＧａ面上に次の積層構造を形成した。（Ｓｉドープｎ型ＧａＮ層／クラッド層のＳｉドープｎ型Ａｌ0.2Ｇａ0.8Ｎ層／ＧａＮ層とＩｎ0.15Ｇａ0.85Ｎ層との２層構造が３層重ねられたＭＱＷ／クラッド層のＭｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎ層／Ｍｇドープｐ型ＧａＮ層）の積層構造を有する。
（比較例Ｔ１）：厚み４００μｍであり、酸素濃度５Ｅ１９個／ｃｍ3によりｎ型化されているＧａＮ基板を用いた。このＧａＮ基板の比抵抗は０.００２Ωｃｍであり、波長４５０ｎｍの光に対する透過率は３５％である。上記以外の条件は本発明例Ｓ１と同じである。
（比較例Ｔ２）：厚み４００μｍであり、酸素濃度２Ｅ１６個／ｃｍ3によりｎ型化されているＧａＮ基板を用いた。このＧａＮ基板の比抵抗は１.０Ωｃｍであり、波長４５０ｎｍの光に対する透過率は９０％である。上記以外の条件は本発明例Ｓ１と同じである。
（試験およびその結果）：上記試験体のｐダウン実装の発光素子を組み上げて２０ｍＡの電流を印加したところ、本発明例Ｓ１では７ｍＷの光出力を得ることができた。これに比して比較例Ｔ１では２．９ｍＷ、また比較例Ｔ２では５ｍＷの光出力しか得ることができなかった。比較例Ｔ１の２．９ｍＷという光出力は、そのＧａＮ基板の透過率に応じた出力ということができる。比較例Ｔ２について出光面であるＧａＮ基板の第２主面側から発光の状態を観察したところ、面内に発光の強弱が認められた。すなわちｎ電極の周囲において発光強度が極端に強く、ｎ電極から遠ざかるにつれて急激に発光強度は弱くなる。これは、ＧａＮ基板の比抵抗が大きいためにｎ電極を経由する電流が発光素子の面内に十分に広がらなかったからである。このため、発光は電流が集中するｐ電極周囲でのみ生じた。この結果、比較例Ｔ２の発光素子全体の発光出力は、本発明例Ｓ１より劣るものとなった。
本発明の実施例７は、ｐダウン実装の発光素子におけるＧａＮ基板内の転位束の密度を限定して光出力を高めた点に特徴がある。ＧａＮ基板の形成の際に、大部分の領域の結晶性を高めるために、不可避的に発生する転位を集中化して集めて離散的に転位束を分布させることにより、その間の大部分の領域のＧａＮ基板の結晶性を高める。ｐダウン実装の発光素子ではＧａＮ基板が光放出側に配置されるために、転位束の密度が所定値（転位束密度４Ｅ２個／ｃｍ2）を超えると発光装置の製造歩留まりに、推定を超えて劇的に影響するという事象を確認することができた。
上記ＧａＮ基板の転位束は、図３２に示すようにｐ型ＧａＮ層などエピタキシャル膜のｐ型ＧａＮ層６にも継承され、エピタキシャル膜上にコア６１として現れる。したがって、転位束密度とコア密度とはほぼ一致する。このコア６１は、エピタキシャル膜の成膜条件によっては、図３３に示すような孔状凹部となる。この孔状凹部の密度が、ＧａＮ基板を放出面とするｐダウン実装発光装置では、製造歩留まりに劇的に影響する。
用いた試験体は次のとおりである。
（本発明例Ｓ２）：転位束が、平均して５００μｍ×５００μｍ当たり１個分布しているＧａＮ基板を用いた。これは転位束密度４Ｅ６個／ｍ2に（４Ｅ２個／ｃｍ2）対応する。他の条件は、本発明例Ｓ１と同じである。
（比較例Ｔ３）：比較例には転位束が１０μｍ×１０μｍ当たり１個分布しているＧａＮ基板を用いた。これは転位束密度１Ｅ１０個／ｍ2（１Ｅ６個／ｃｍ2）の密度に対応する。他の条件は本発明例Ｓ２と同じとした。
（試験およびその結果）：上記のＧａＮ基板を実生産ベースでそれぞれ複数の発光素子に組み上げた。各試験体に２０ｍＡの電流を印加し、光出力が７ｍＷ以上得られる歩留まりを調査した。その結果、本発明例Ｓ２では歩留まり９７％であったが、比較例Ｔ３では歩留まり７５％であった。すなわち転位束密度が４Ｅ６個／ｍ2以下であれば、製造可能な歩留まりとすることができるが、上記密度を超えると実際に商業ベースで継続的に製造することが不可能となる。
光出力が７ｍＷに満たないデバイスとしての発光素子を分解してチップを取り出し調査した。取り出したチップを適当な酸溶液で電極を取り除き、ｐ型半導体層側から観察すると、ＧａＮ基板の転位束が位置する箇所においてエピタキシャル成長層が形成されていないものが複数例、観察された。転位束が位置する箇所では、直径１μｍ程度の孔状凹部が観察された。上記孔状凹部は、光出力が７ｍＷ以上のものには認められなかった。
また、上記の試験体に対して、両電極を形成した段階において、２０ｍＡの電流を印加したところ、上記孔状凹部を含む発光素子は駆動電圧がすべて１Ｖ未満であった。これは、孔状凹部を電極が埋めてｐ電極側とｎ電極側の層同士が電気的に短絡しており、その結果、電流が活性層全体に広がって十分な量供給されないために低い光出力となったと考えられる。
歩留りが転位束密度によるので、チップサイズが大きいほど歩留りが悪くなる。比較例Ｔ３では光放出面が２００μｍ□だったので歩留り７５％に留まったが４００μｍ□だと歩留り５０％程度にまで低下することが発明者の実験により確認されている。
（実施例８−１)
本発明の実施例８−１は、ＧａＮ基板とｎ型ＡｌＧａＮクラッド層３との間に、ｎ型ＡｌＧａＮバッファ層とｎ型ＧａＮバッファ層とを配置した点に特徴がある。通常、基板には反りがあるが、ＧａＮ基板ではとくに反りが大きい。このためＧａＮ基板では、オフ角も図３４に示すように、基板面内で大きく変動する。図３４は、２０ｍｍ×２０ｍｍのＧａＮ基板のｃ面からのオフ角分布例を示している。このＧａＮ基板にエピタキシャル膜を形成して発光素子に個片化し、ＧａＮ基板を光放出面側（トップ側）にして光出力を測定すると、コーナに位置してオフ角が０.０５°レベルと小さい領域Ｒ１、およびオフ角が１.５°レベルと大きい領域Ｒ２に形成された発光装置は、２０ｍＡの印加電流に対して光出力８ｍＷ以上を得ることができない。これは、ＧａＮ基板上に形成されたエピタキシャル膜の結晶性がよくないことに起因している。このため、図３５に示すように、ＧａＮ基板１とＡｌＧａＮクラッド層３との間に、両者の中間の格子定数を有するｎ型ＡｌＧａＮバッファ層７１と、ｎ型ＧａＮバッファ層２とを配置して格子定数の相違を緩和する試みを行った。より具体的には、ｎ型ＡｌＧａＮバッファ層７１を上記位置に配置した点に特徴がある。
用いた試験体は次のとおりである。
（本発明例Ｓ３）：用いたＧａＮ基板は、図３４に示すように２０ｍｍ×２０ｍｍの面内で、ｃ面からのオフ角度が０.０５°の領域から１.５°の領域へと連続して変化している。このＧａＮ基板の比抵抗は０.０１Ω・ｃｍであり、転位密度は１Ｅ７／ｃｍ2であり、厚みは４００μｍである。このようにオフ角度分布があるＧａＮ基板を用いて、実施例１の本発明例Ａのエピタキシャル層製造工程にしたがって、上記２０ｍｍ×２０ｍｍの基板の各位置から発光素子を作製した。このとき図３５に示すように、ＧａＮ基板１とｎ型ＧａＮバッファ層２との間に厚み５０ｎｍのＡｌ0.15Ｇａ0.85Ｎバッファ層を配置した。
（比較例Ｔ４）：ＧａＮ基板は２０ｍｍ×２０ｍｍの面内で、ｃ面からのオフ角度が０.０５°の領域から１.５°の領域へと連続したものを用いた。このＧａＮ基板の比抵抗は０.０１Ω・ｃｍであり、転位密度は１Ｅ７／ｃｍ2であり、厚みは４００μｍである。実施例１の本発明例Ａのエピタキシャル層製造工程にしたがって各位置から複数の発光素子を作製した。比較例Ｔ4では、ＧａＮ基板１に接してｎ型ＧａＮ層を形成し、ＧａＮ基板とｎ型ＧａＮ層との間にＡｌ0.15Ｇａ0.85Ｎバッファ層を配置しなかった。
（試験およびその結果）：発光素子に２０ｍＡの電流を印加したとき、本発明例Ｓ3では２０ｍｍ×２０ｍｍのＧａＮ基板の上記領域Ｒ１，Ｒ２を含む０.０５〜１.５°の領域で、光出力８ｍＷ以上を得ることができた（図３６参照）。しかし比較例Ｔ４では、オフ角度０.１°〜１.０°の領域上に形成された発光素子においてのみ光出力８ｍＷ以上を得ることができた。０.０５°および１.５°のオフ角レベルでは光出力８ｍＷに未達であった。これは、本発明例Ｓ３では、オフ角度が大きく変動するＧａＮ基板を用いても、上記のようにＡｌ0.15Ｇａ0.85Ｎバッファ層を配置することにより結晶性に優れたエピタキシャル層を形成できるからである。
（実施例８−２）
本発明の実施例８−２は、実施例８−１と同じくＧａＮ基板とｎ型ＡｌＧａＮクラッド層３との間に、ｎ型ＡｌＧａＮバッファ層とｎ型ＧａＮバッファ層とを配置することで、実施例１０のようなＧａＮ基板の転位束の部分にエピタキシャル膜を形成したときに生じる図４１に示した孔状凹部をなくした点に特徴がある。
（本発明例Ｓ２−２）
比較例Ｔ３と同様、転位束が１０μｍ×１０μｍ当たり１個分布している直径２インチのＧａＮ基板を用いた。これは転位束密度１Ｅ６個／ｃｍ2の密度に対応する。図４３に示すように、ＧａＮ基板１とｎ型ＧａＮバッファ層２との間に厚み５０ｎｍのＡｌ0.15Ｇａ0.85Ｎバッファ層を配置した。他の条件は本発明例Ｓ２と同じとした。
（試験およびその結果）
エピタキシャル層を生成した後、微分干渉顕微鏡およびＳＥＭ（走査型電子顕微鏡）でエピタキシャル層側のウエハ面内を観察したが図４１のような孔状凹部はひとつもなかった。上記の直径２インチのＧａＮ基板を外周から縁5mm程度を除き、全て発光素子に組み上げた。発光素子を５０個に１個の割合で抜取り２０ｍＡの電流を印加し、光出力が８ｍＷ以上得られる歩留まりを調査した。歩留まりは１００％であった。
本発明の実施例９は、ＭＱＷ４／ｐ型ＡｌＧａＮクラッド層５／ｐ型ＧａＮ層６の外側に電導性を高めたｐ型ＡｌＧａＮ層を配置して、ダウン側に配置されるｐ電極として反射率の高いＡｇ電極層のみを全面に配置した点に特徴がある。したがって仕事関数等を考慮した他の金属電極を設けていない。この構成によりダウン側底部において高い反射率を有するため、他の金属電極を用いた場合に生じる光の吸収が小さくなり、光放出効率を高めることができる。
試験体は次のとおりである。
（本発明例Ｓ４（図３７参照））：本発明例Ｃにおけるエピタキシャル積層構造と同様に、ＧａＮ基板の第１の主面であるＧａ面上に次の積層構造を有する（／ＭＱＷ４／クラッド層のＭｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎ層５／Ｍｇドープｐ型ＧａＮ層６／厚み５ｎｍのＭｇドープＩｎＧａＮ層７２）。
上記の積層構造ではＭｇドープｐ型ＧａＮ層６に接して厚み５ｎｍのＭｇドープＩｎＧａＮ層７２を有する点に特徴がある。さらに本発明例Ｓ4では、ダウン側に配置されるｐ電極としてＮｉ/Ａｕ電極層を形成せずに、代わりに厚みが１００ｎｍのＡｇ層７３を形成した。
（比較例Ｔ５）：ダウン側に配置されるｐ電極として、Ｎｉ／Ａｕ電極層に接してさらに厚み１００ｎｍのＡｇ電極層を配置した。
（試験およびその結果）：本発明例Ｓ4では、ｐ型ＧａＮ層６に接してｐ型ＩｎＧａＮ層７２があるためにアクセプタレベルが低くなる。このためキャリア濃度が増加し、それほど仕事関数が大きくないＡｇ反射膜７３をｐ電極としてｐ型ＩｎＧａＮ層７２に接して配置しても、Ａｇ反射膜７３とｐ型ＩｎＧａＮ層７２との接触抵抗はそれほど大きくならない。本発明例Ｓ4の発光素子の駆動電圧と、比較例Ｔ５の発光素子の駆動電圧とを比較したが、差は０.０５Ｖ未満であり、有意な差を認めることはできなかった。
本発明例Ｓ４では、２０ｍＡの電流を印加したとき１０．１ｍＷの光出力を得ることができたのに比して、比較例Ｔ５では８．４ｍＷであった。なお、本発明例Ａと同じ（ＧａＮ基板＋エピタキシャル積層構造）をｐダウン実装したランプの光出力は７ｍＷであった。
上記のように本発明例Ｓ４において大きな光出力が得られるのは、発光層からｐ半導体層側に向かう光が、Ｎｉ／Ａｕ電極層がないためにＮｉ／Ａｕ電極層で吸収されることはなく、反射率８８％のＡｇ層に反射されるためである。一方、比較例Ｔ５では、ｐ電極層における光の反射率＝Ｎｉ／Ａｕによる吸収７０％×Ａｇ反射率×再吸収７０％＝４４％と低いものになる。この結果、本発明例Ｓ４では、外部に取り出すことができた光出力が、比較例Ｔ５の１.２倍に達した。
なお、本実施例ではｐ電極にＡｇ膜を用いたが、そのほか反射率が高くｐ型ＩｎＧａＮ層７２との接触抵抗がそれほど高くなければどのような材料を用いてもよく、たとえばＡｌ、Ｒｈを用いることができる。
本発明の実施例１０では、ダウン側に配置されるｐ電極を、ｐ型ＧａＮ層との接触抵抗が小さいＮｉ／Ａｕ層を離散的に配置し、その間隙を埋めるようにＡｇ膜を被覆して形成することにより光出力を向上させた点に特徴がある。図３８はｐ電極に着目した断面図である。エピタキシャル層のダウン側底面に、所定のピッチでＮｉ／Ａｕ電極層１２ａが離散的に配置されている。さらにその間を埋め、エピタキシャル層のダウン側底面およびＮｉ／Ａｕ電極層１２ａを被覆するようにＡｇ層７３が配置されている。図３９は、ｐ電極の上側部分を透してｐ電極を見た平面図である。
また、離散的なＮｉ／Ａｕ電極層１２ａの典型的なピッチは３μｍである。ピッチ３μｍは、通常のｐ型ＧａＮ層やｐ型ＡｌＧａＮクラッド層では、その比抵抗から電流が広がる範囲の直径がせいぜい６μｍであることに基づいている。すなわちピッチ３μｍとすることにより、１つの離散電極から隣りの離散電極に電流が届く。電流を電極層にわたって抜けのないように流すためには、ピッチ３μｍ以下とするのがよいが、あまりピッチを小さくすると離散配置のＮｉ／Ａｕ電極層により光の有効取出量が減ることになる。
たとえば離散的に配置されたＮｉ/Ａｕ電極の面積率が２０％のとき、図３８および図３９に示すｐ電極の構造によれば、光の反射率（計算）＝反射率８８％×面積率８０％＋反射率４０％×面積率２０％＝７８％（計算）が得られる。本試算をベースにして実際に上記構造のｐ電極を作製し、光出力を測定した。試験体は次のとおりである。
（本発明例Ｓ５）：実施例２の本発明例Ｃと同じ製造工程にしたがってエピタキシャル積層構造を作製したが、ｐ電極の作製工程において、ｐ型ＧａＮ層に接して厚み４ｎｍのＮｉ層を形成し、その上に厚み４ｎｍのＡｕ層を全面に形成した。次いで、レジストマスクをもちいてパターニングし、離散的に分布したＮｉ／Ａｕ電極を形成した（図３８、３９参照）。次いで、不活性ガス雰囲気中で加熱処理することにより、接触抵抗を５Ｅ-４Ω・ｃｍ2とした。このあと、Ｎｉ／Ａｕ電極の間隙を埋め込み、かつＮｉ／Ａｕ電極を覆うように全面にＡｇ層を形成し、反射電極とした。離散的に配置されたＮｉ／Ａｕ層のｐ型ＧａＮ層における占有率は２０％とし、Ａｇの占有率は８０％とした。また、Ｎｉ／Ａｕ電極層１２のピッチは３μｍとした（図４０参照）。
（比較例Ｔ６）：実施例２の本発明例Ｃと同じ製造工程にしたがって積層構造をＧａＮ基板上に形成した。ただしｐ電極は、ｐ型ＧａＮ層に接して全面にＮｉ／Ａｕ層を配置し、熱処理を行った。次いで、本発明例Ｃの構成と異なり、さらにＮｉ／Ａｕ層に接してＡｇ層を全面に形成した（図４１参照）。
比較のために本発明例Ｃの発光素子について、ダウン側に向かった光の反射挙動を図４２に示す。
（試験およびその結果）：上記のように作製された各発光素子に電流２０ｍＡを印加して光出力を測定した。本発明例Ｓ５では１０．１ｍＷの光出力が得られたが、比較例Ｔ６では８．４ｍＷであった。また、活性層からマウント側（ダウン側）に向かった光のうちｐ電極で反射されて出射面から出射される比率は、本発明例では８６％に達する（図４０参照）。これに対して比較例Ｔ６では６７％であった（図４１）。一方、本発明例Ｃの発光素子における上記の比率は４０％であった（図４２）。
本発明例Ｓ５ではダウン側に向かった光は、ｐ電極の８０％を占有するＡｇにより、その８０％分が８８％の反射率で反射され、またｐ電極の２０％を占めるＮｉ／Ａｕ層によりその２０％分が４０％を超える反射率（単純に反射率４０％ではない）で反射される。この結果、本発明例Ｓ５では上記の比率は８６％となる。比較例Ｔ６では、Ｎｉ／Ａｕ層のダウン側に位置するＡｇ層によってさらに反射され、その反射分があるために本発明例Ｃよりも大きな比率となる。
なお、比較例Ｔ６は、最も広くは本発明例に属することは言うまでもない。本実施例を説明するため便宜上比較例としているだけである。
上記のＮｉ／Ａｕ電極層は、Ｐｔ電極層またはＰｄ電極層で置き換えてもよい。また、反射電極Ａｇ層は、Ｐｔ層またはＲｈ層で置き換えてもよい。
同様にＮｉ/Ａｕ電極の面積率が１０％のとき２０ｍＡ印加時の光出力は１０．３ｍＷ、Ｎｉ/Ａｕ電極の面積率が４０％のとき２０ｍＡ印加時の光出力は９．３ｍＷとその面積率に応じて比較例Ｔ６よりも大きい光出力が得られるが、Ｎｉ/Ａｕ電極の面積率が１０％未満の２％の場合光出力は比較例Ｔ６と同じ８．４ｍＷしか得られずＮｉ／Ａｕ電極の周りで極端に発光が強いむらがあることが発明者の実験で確認されている。
本発明の実施例１１は、ＧａＮ基板からエピタキシャル層に伝播した並行した複数の板状結晶反転領域を除去し、その板状結晶反転領域の間隙領域ごとにダウン側に配置されるｐ電極を配置した点に特徴がある。ＧａＮ基板には、ＧａＮ基板の厚み方向に並行に分布してストライプ状にＧａＮ基板の主面に現れ、その結晶反転領域がエピタキシャル層２，３，４，５，６に伝播する。図４３、図４４に示す板状結晶反転領域は主面上で格子状に配置されている。
本実施例では、上記エピタキシャル層中の結晶反転領域を完全除去し、またＧａＮ基板の結晶反転領域を第１主面側の所定深さに至るまで除去し、各エピタキシャル層を隔て、隔てられたエピタキシャル層ごとにｐ電極を設けた点に特徴がある（図４５参照）。板状結晶反転領域は、図４３に示すように板状結晶反転領域が主面上で交差する格子状結晶反転領域から形成されていてもよいし、あとで説明するように主面上で一定方向に揃って分布する並行配置でもよい。板状結晶反転領域は、転位が高密度に密集する領域である。図３２に示す転位束またはコア６１と類似しているが、転位束はひも状または太さのある線状であるのに対して、板状結晶反転領域５１は、厚みを有して面状に配置する。
（本発明例Ｓ６）：図４３、図４４に示すＧａＮ基板では、エピタキシャル層側の第１の主表面は面方位が（０００１）面つまりｃ面である。この第１の主表面と面対称の関係にある結晶反転領域は、（０００-１）面つまり-ｃ面であり、ｃ軸が反転して成長している。ｃ面では表面はＧａ原子が配列されたＧａ面であり、結晶反転領域ではその表面はＮ原子が配列されたＮ面である。本発明例Ｓ6では、第１の主表面において１００μｍおきに幅３０μｍの結晶反転領域が格子状に配列されたＧａＮ基板を用いた。結晶反転領域は、ＧａＮ基板上に形成されたエピタキシャル膜に伝播する。
上記ＧａＮ基板を用いて、本発明例Ｃにおける積層構造と同じ製造方法で本発明例Ｓ６の積層構造を形成した。ｐ電極を形成する工程では、ｐ型ＧａＮ層に図４４のように伝播した結晶反転領域のみを被覆するマスクパターンを用いて、マスク間隙のｃ面の領域のみにｐ電極層を形成したのち、マスクパターンを取り除いた。
次いで、上記ＧａＮ基板の第２の主面（裏面）全面にマスクを被覆した半導体基板を、８Ｎ（規定）８０℃のＫＯＨ中に保持して、第１の主面側の結晶反転領域をｐ型ＧａＮ層などのエピタキシャル層を経てＧａＮ基板の中にまでエッチングして除去して溝５２を設けた。板状結晶反転領域５１は転位密度が高い転位密集部なのでＫＯＨによるエッチングが容易である。ＧａＮ基板内のエッチング深さは、エピタキシャル層とＧａＮ基板との界面からＧａＮ基板側に１５０μｍ入った位置までである。このあとマスクを取り除き、溝５２を埋め込むように絶縁膜を堆積した（図４５）。
（試験および試験結果）：上記の本発明例Ｓ６を発光素子に組み上げ、２０ｍＡの電流を印加したところ、８．４ｍＷの光出力を得ることができた。これは本発明例Ｃの発光素子の光出力７ｍＷの１.２倍である。
上述したように、本発明例Ｓ６では板状結晶反転領域が格子状に配列されていたが、板状結晶反転領域は格子状である必要はなく、図４６および図４７に示すように、ＧａＮ基板の主面に一定方向に沿って並列的にのみ配置された板状結晶反転領域であってもよい。また点状（実際は面または小円状）の結晶反転領域が規則的に存在する基板を使用した場合でも、エッチング孔の大きさや深さに応じて発明例Ｓ６同様に本発明例Ｃよりも大きい光出力を得ることができる。
本発明の実施例１２では、図４８に示すように、半導体チップの上方に、ＧａＮ基板１に対面するように蛍光板４６を配置して樹脂１５によって封止した点に特徴がある。ｐダウン実装における放射面となるＧａＮ基板に対面させて蛍光板を配置した構成に、斬新さがある。用いた試験体は、図４８に示す本発明例Ｓ７、Ｓ８および比較例Ｔ７である。
（本発明例Ｓ７）：本発明例Ｓ７は基本的には、エピタキシャル積層構造を形成する段階では、本発明例Ｃにおいて対応する処理と同じ処理を行なった。その後に所定の形状になるようにスクライブを行ない、チップ化したものを発光装置とした。得た発光装置は２２５μｍ□である。図４８に示すように、ｐダウン搭載したチップの上に蛍光板４６をＧａＮ基板１裏面に対面するように配置し、エポキシ系樹脂１５で封止して白色発光装置とした。
上記の蛍光板４６は、次の製造方法で作製した。ハロゲン輸送法によりＩ（ヨウ素）が拡散された塊状のＺｎＳＳｅ結晶を作製し、この塊状ＺｎＳＳｅ結晶をＺｎ、Ｃｕ雰囲気中で加熱することにより、ＺｎＳＳｅ内部にＣｕを拡散させた。ついでこの塊状ＺｎＳＳｅ結晶を粗い研磨盤を用いて厚さ０.５ｍｍまで研磨したのち、リードフレームに収まる形状に切り出した。上記の方法で作製された蛍光板の表面および裏面の粗さは、Ｒmax＝１μｍであった。
（本発明例Ｓ８）：本発明例Ｓ８では、上記蛍光板４６のＧａＮ基板に対面する表面４６ａに凹凸を形成した（図４９参照）。凹凸の高さは２μｍとし、凹凸の平均的なピッチは５μｍとした。他の構造は、本発明例Ｓ７と同じとした。
（比較例Ｔ７）：図５０に示すように、ｐトップ搭載したチップの上方に蛍光板４６をチップに対面するように配置し、エポキシ系樹脂１５で封止して白色発光装置とした。
（試験および試験結果）：上記のＧａＮ基板から組み上げた発光装置に電流２０ｍＡを印加したとき、得られた発光の輝度はつぎのとおりであった。本発明例Ｓ７では１.３９１ｍ、本発明例Ｓ８では１．５１１ｍといずれも高い輝度を得ることができた。一方、比較例Ｔ７の輝度は１．０５１ｍであった。上記の結果は、ｐダウン搭載においてＧａＮ基板に対面して蛍光板を配置する方が、ｐトップ搭載に蛍光板を配置するよりも高い輝度を確保できることを示すものであり、蛍光板のＧａＮ基板に対面する表面を租面化することによりさらに輝度を向上させることが判明した。
次に、上記の実施例と重複するものもあるが本発明の実施例を羅列的に挙げて説明する。
上記のＧａＮ基板は酸素ドープによりｎ型化されており、酸素濃度が、酸素原子１Ｅ１７個／ｃｍ3〜２Ｅ１９個／ｃｍ3の範囲にあり、ＧａＮ基板の厚みが１００μｍ〜６００μｍであるようにできる。
上述のように酸素濃度１Ｅ１７個／ｃｍ3以上とすることにより、ＧａＮ基板の比抵抗を向上することができ、ｐ電極から導入された電流をＧａＮ基板に十分広げることができ、活性層の広さを十分使って発光を生じさせることができる。また酸素濃度２Ｅ１９個／ｃｍ3以下とすることにより、波長４５０ｎｍの光に対して６０％以上の透過率を確保することができ、放射面となるＧａＮ基板における透過率を高め、光出力を確保することができる。上記の酸素濃度範囲は、ｐダウン搭載した構造においてＧａＮ基板の厚みが１００μｍ〜６００μｍの場合、とくに有効に作用する。
また、上記の酸素濃度が、酸素原子２Ｅ１８個／ｃｍ3〜５Ｅ１８個／ｃｍ3の範囲にあり、前記ＧａＮ基板の厚みが１００μｍ〜３００μｍの範囲にあり、前記第２の主表面の光を放出する面の矩形状の面の両方の辺が０．５ｍｍ以下の範囲にあるようにできる。
この構成により、発光面の全域にわたって発光させ、かつ十分な光出力を得ることができる。
また、上記の酸素濃度が、酸素原子３Ｅ１８個／ｃｍ3〜５Ｅ１８個／ｃｍ3の範囲にあり、前記ＧａＮ基板の厚みが２００μｍ〜３００μｍの範囲にあり、前記第２の主表面の光を放出する矩形状の面の両方の辺がら２ｍｍ以下の範囲にあり、前記第２の主表面の光を放出する面の矩形状の面の両方の辺が０．５ｍｍ以下の範囲にあるようにできる。
この構成により、チップサイズが最大２ｍｍ□と大きくした場合でも発光面の全域にわたって発光させ、かつ十分な光出力を得ることができる。
上記のＧａＮ基板の大部分の領域の結晶性を高めるために、その形成時に不可避的に生成する転位を離散的にひも状に集中化して基板厚み方向に沿って分布させてできた転位束が、ＧａＮ基板の第１の主表面に平均４Ｅ６個／ｃｍ2以下の密度で分布するＧａＮ基板を用いてもよい。
この構成により、所定値以上の光出力を有する発光素子を高い製造歩留まりで製造することができる。
上記の転位束が第１の主表面に平均４Ｅ２個／ｃｍ2以下の密度で分布し、第２の主表面の光を放出する面の短辺が２００μｍ〜４００μｍの範囲にあるようにしてもよい。
上記のような小型の発光素子では、転位束を含む場合、その特性劣化は避けられず、歩留まり低下に直結する。上記のように転位束の密度を低下させることにより、歩留まり低下を、実用上許容できる範囲にとどめることができる。
また、上記のＧａＮ基板とｎ型ＡｌxＧａ1-xＮ層（０≦x≦１）との間において、ＧａＮ基板に接してｎ型ＡｌＧａＮバッファ層が、またそのｎ型ＡｌＧａＮバッファ層に接してｎ型ＧａＮバッファ層が位置し、そのｎ型ＧａＮバッファ層に接してｎ型ＡｌxＧａ1-xＮ層（０≦x≦１）が位置する構成としてもよい。
上記のようなヘテロエピタキシャル積層構造の場合、ＧａＮ基板と活性層のクラッド層であるｎ型ＡｌxＧａ1-xＮ層（０≦x≦１）との間に、上記のようにｎ型ＡｌＧａＮバッファ層とｎ型ＧａＮバッファ層とを配置してもよい。
上記のようなＧａＮ基板とクラッド層との間に、ｎ型ＧａＮバッファ層だけでなくｎ型ＡｌＧａＮバッファ層を加えることにより、結晶性の良好なヘテロエピタキシャル積層構造を形成することができる。
とくに上記の積層構造は、ＧａＮ基板において、オフ角が０.１０°以下の領域と１.０°以上の領域とを有するような場合に、用いるのがよい。
この構成により、ＧａＮ基板が反っており、上記のようにオフ角が変動する場合においても、ｎ型ＧａＮ層に加えてｎ型ＡｌＧａＮバッファ層を配置することにより、結晶性に優れたヘテロエピタキシャル積層構造を得ることができる。
上記のｐ型ＡｌxＧａ1-xＮ層（０≦x≦１）に接してダウン側に位置するｐ型ＧａＮバッファ層と、そのｐ型ＧａＮバッファ層に接して位置するｐ型ＩｎＧａＮコンタクト層とを備えてもよい。
上記の構成により、ｐ電極層が載せられるその下層に電気伝導度に優れたｐ型ＩｎＧａＮコンタクト層を配置することができ、ｐ電極層として仕事関数などを最重要視してその材料を選択する必要性が小さくなる。このため、たとえば反射率などを最重要視してｐ電極の材料を選択することができる。
上記のｐ型ＩｎＧａＮコンタクト層のＭｇ濃度が、Ｍｇ原子１Ｅ１８個／ｃｍ3〜１Ｅ２１個／ｃｍ3の範囲にあるようにできる。
上記の構成により、電気伝導度を十分確保でき、ｐ電極に導入された電流をエピタキシャル膜の全体にわたって広げることができる。
上記のｐ型ＩｎＧａＮコンタクト層に接してＡｇ層から構成されるｐ電極層を有する構成としてもよい。
上記の構成により、搭載部すなわち発光素子底部からの反射率を大きくしてロスされる光を少なくすることにより、光出力を大きくすることができる。
上記のＧａＮ基板は、その厚み方向とそのＧａＮ基板面内とにわたって連続して延びる板状結晶反転領域を有し、そのＧａＮ基板内の板状結晶反転領域と、ＧａＮ基板上に形成されたｎ型およびｐ型窒化物半導体層に伝播した板状結晶反転領域とが、ｐ型窒化物半導体層側からｎ型窒化物半導体層を経てＧａＮ基板内にいたる位置まで除去され、その除去されたあとに残ったｐ型窒化物半導体層に接して、各ｐ型窒化物半導体層ごとにｐ電極が設けられているようにできる。
この構成によれば光取り出し面を増大できるので光出力を向上させることができる。
上記のｐ型窒化物半導体層に接してそのｐ型窒化物半導体層の表面にわたって離散的に配置される第１のｐ電極と、その第１のｐ電極の間隙を充填して、ｐ型窒化物半導体層と第１のｐ電極とを被覆するＡｇからなる第２のｐ電極とを備えてもよい。
この構成により、ｐ電極に導入された電流を面内にわたって十分広げた上で、反射率を高めて光出力を向上させることができる。
上記の離散的に配置される第１のｐ電極のｐ型窒化物半導体層の表面における被覆率が、１０〜４０％の範囲にあるようにしてもよい。
この構成により、電気伝導度を確保した上で導入された電流を面内にわたって広げることができる。上記被覆率が１０％未満では電流をエピタキシャル層にわたって抜けなく流すことができない。また、４０％を超えると離散的に配置されたｐ電極層による光の取出し効率に対する悪影響を無視できなくなる。
上記の窒化物半導体基板から離れて窒化物半導体基板の第２の主表面に対面するように蛍光板が配置されてもよい。
ｐダウン搭載の光放射部を構成する窒化物半導体基板の直上に蛍光板を配置することにより、蛍光板の裏面で反射して戻ってきた光が窒化物半導体表面で再反射され、蛍光板側に向かうようにできる。この結果、光出力を向上させることができる。
上記の蛍光板の窒化物半導体基板の第２の主表面に面する表面が凹凸化処理されるようにできる。
上記の構成により、さらに光の取り出し効率を高めることができる。
上記の発光装置は樹脂により密封され、発光装置のいずれかの部分及び上記の樹脂のいずれかの部分に蛍光体を含み、蛍光体は光を受けて蛍光を発し、樹脂から外部に放出される光が白色光とされていてもよい。
この構成により、本発明の上述の利点を備えた、白色光を発光する装置を簡単に得ることができる。
また上記のトップ側に位置する１つの電極が、各層を平面的に見て発光装置の中央部に位置するようにしてもよい。
上記の構成により、ワイヤボンディングを行なうスペースを十分でき、かつサイドビュー型ＬＥＤを形成した場合に厚みを薄くすることができる。
また、上記の発光装置が、その発光装置を組み込んで形成したサイドビュー型ＬＥＤランプの厚みが０．５ｍｍ以下、又は０．４ｍｍ以下となるように構成されていてもよい。
この結果、例えば携帯電話を含む携帯情報端末などの表示装置を小型化することができる。
上記の発光装置の静電耐圧が３０００Ｖ以上あるようにしてもよい。
この構成により、外部からのサージ電圧に対して耐久性を有し、安定して高性能を維持することができる。また、外部からのサージ電圧から発光装置を保護する保護装置を設ける必要がなくなる。すなわち、上記の窒化物半導体基板と、ｐ型窒化物半導体層の側との間に加わる過渡電圧または静電放電から発光素子を保護するための保護回路をとくに備えなくてもよい。とくに上記過渡電圧または静電放電に対処するための、ツェナーダイオードを含む電力分路回路を備えなくてもよくなる。
また、上記の発光装置は４Ｖ以下の電圧を印加することにより発光するようにしてもよい。
電気伝導度が高い、すなわち電気抵抗の小さい窒化物半導体基板を用いることにより、低い電圧印加で発光に十分な電流を発光層に注入し、発光させることができる。このため、より少ない個数の電池の搭載で済むので、発光素子を組み込んだ照明装置の小型化、軽量化、低コスト化に資することができる。また、消費電力の抑制にも有効である。
上記の窒化物半導体基板の厚みが５０μｍ以上５００μｍ以下であるようにしてもよい。
この構成により、点状または小面積のｎ電極から電子を流す場合、電子はＧａＮ基板またはｎ型窒化物半導体基板の表面から内部に入るにしたがって広がってゆく。このため、ＧａＮ基板またはｎ型窒化物半導体基板は厚いほうが望ましい。上記基板の厚みが５０μｍ未満ではｎ電極の面積を小さくした場合、量子井戸構造の活性層に到達したときに十分に広がらず、活性層において発光しない部分または発光が十分でない部分を生じる。上記の基板の厚みを５０μｍ以上とすることにより、低い電気抵抗によりｎ電極の面積を小さくしても上記基板内において電流が十分な広がりをみせて、活性層での発光部分を十分拡大することができる。より好ましくは７５μｍ以上とするのがよい。しかし、あまり厚くしすぎると基板による吸収が無視できなくなるので、５００μｍ以下にする。さらに、４００μｍ以下、より好ましくは３００μｍ以下とする。
上記のトップ側における電極は占有率５０％未満であり、その開口率または透明部分が５０％以上あるようにしてもよい。
この構成により、光放出面からの光の放出効率を高めることができる。開口率は大きいほどｎ電極で吸収される光量が減るので光出力を増大させることができる。このため、開口率は、より望ましくは７５％以上、さらに望ましくは９０％以上とするのがよい。
上記のトップ側の面の少なくとも一辺を３５０μｍ以下としてもよい。この構成により、サイドビュー型ＬＥＤの高さを０．５ｍｍ以下に小型化することができる。
さらに、上記トップ側の面の少なくとも一辺を２５０μｍ以下としてもよい。この構成により、サイドビュー型ＬＥＤの高さを０．４ｍｍ以下に小型化することができる。
上記のトップ側の面を縁どり、相対向する辺がともに４００μｍ以上の長さを有するようにしてもよい。
上記構成により、矩形の相対向する２辺の間隔を一定に保ったまま光放出面を細長くすることができ、その結果、面積を増大させ、光出力を増大させることができる。
上記のトップ側の面を縁どり、相対向する辺が１．６ｍｍ以下の長さを有するようにしてもよい。
窒化物半導体基板の最小厚みを５０μｍとしてｐダウン実装するとき、光放出面の中央に位置する１つの電極から電流を注入して、矩形の短辺に沿う方向だけでなく細長い方向にわたっても電流を発光層全面に行き渡らせるためには、細長い方向の長さを１．６ｍｍ以下にするのがよい。
上記の熱抵抗が３０℃／Ｗ以下となるように構成されてもよい。
発光装置は温度上昇により発光効率が低下し、また、過度に温度上昇が生じる場合には、発光装置が損傷を受ける。このため、発光装置において、温度または熱抵抗は重要な設計要素である。従来、熱抵抗はほぼ６０℃／Ｗとされていた（上記特許文献１）。しかし、上記のように、熱抵抗が３０℃／Ｗ以下となるように設定することにより、発光装置への投入電力を十分行なっても発光効率の低下をいちじるしく生じたり、また発光装置の損傷を生じることがなくなる。上記のような熱抵抗の半減化は、上記のように比抵抗の小さいＧａＮ基板を用いることによりはじめて実現されたのである。
さらに、連続発光状態で最も温度が上昇する部分の温度が、１５０℃以下であるようにしてもよい。
この構成により、最も温度が上昇する部分、すなわち発光層の温度を１５０℃以下にして、十分高い発光効率を確保することができる。さらに従来の発光素子に比較して寿命の大幅延長を得ることが可能になる。
上記のｎ型窒化物半導体層の厚みを３μｍ以下としてもよい。
このｎ型窒化物半導体層は、窒化物半導体基板の上にエピタキシャル成長させるものであり、むやみに厚くすると成膜処理に長時間を要し、原料費用も増大する。上記のようにｎ型窒化物半導体層の厚みを３μｍ以下とすることにより、大きなコスト減を得ることができる。さらに望ましくは２μｍ以下とするのがよい。
上記のｐ型窒化物半導体層がダウン実装されており、光放出面である、上記の窒化物半導体基板の第２の主表面（裏面）において、電極が被覆していない部分に非鏡面処理が施されていてもよい。
この構成により、第２の主表面、すなわち放出面において、発光層で発生した光が全反射により上記基板内に閉じ込められ効率が低下するのを防ぐことができる。積層構造の側面にも非鏡面処理を施してもよいことは言うまでもない。
上記の非鏡面処理が施された表面が、水酸化カリウム（ＫＯＨ）水溶液、水酸化ナトリウム（ＮａＯＨ）水溶液、アンモニア（ＮＨ3）水溶液またはその他のアルカリ水溶液を用いて非鏡面化された表面としてもよい。
上記の非鏡面化処理によりＧａＮ基板のＮ面だけを凹凸の大きな表面を能率よく得ることができる。Ｇａ面側はエッチングされない。
上記の非鏡面処理が施された表面が、硫酸（Ｈ2ＳＯ4）水溶液、塩酸（ＨＣｌ）水溶液、リン酸（Ｈ2ＰＯ4）水溶液、フッ酸（ＨＦ）水溶液及びその他の酸水溶液の少なくとも１つを用いて非鏡面化された表面であってもよい。
また、上記の非鏡面処理が施された表面が、反応性イオンエッチング（Reactive Ion Etching:RIE)を用いて非鏡面化された表面であってもよい。これにより、ドライプロセスにより面積の寸法精度に優れた非鏡面を得ることができる。さらには、ドライエッチングのＲＩＥおよびアルカリ水溶液による湿式エッチングのいずれによっても、フォトリソグラフィ技術と組み合わせることにより、所定の凹凸間隔を得ることができる。
上記の実装側に配置される電極が反射率０．５以上の反射率の材質で形成されていてもよい。
この構成により、実装面側での光の吸収を防ぎ、上記基板の第２の主面に向けて反射する光量を多くすることができる。この反射率はより高いほうが好ましく、０．７以上とするのがよい。
上記の窒化物半導体基板の第２の主表面を覆うように蛍光体が配置されていてもよい。また、窒化物半導体基板に蛍光を発する不純物および欠陥の少なくとも一方を含ませてもよい。
上記の構成により、ともに白色ＬＥＤを形成することができる。
本発明の発光装置は、上記に挙げたいずれかの発光装置の構造を２つ以上含み、それらの発光装置の構造が直列接続されていてもよい。
上記の構成により、高電圧電源を用いて、上述の高効率の発光装置を複数、リードフレーム等に搭載した照明部品を得ることができる。
また、本発明の別の発光装置は、上述の発光装置の構造を２つ以上含み、それらの発光装置の構造が並列接続されていてもよい。
上記の構成により、高電流電源を用いて、上述の高効率の発光装置から構成される照明部品を得ることができる。
本発明のさらに別の発光装置と、それらの発光装置を発光させるための電源回路とを含み、電源回路において、発光装置が２つ以上並列に接続された２以上の並列部が直列に接続される構成をとってもよい。
この構成により、個々の発光装置の発光条件を満たしながら照明部品の容量と電源容量との整合をとることが可能になる。なお、上記の電源回路では、照明装置の容量を可変とする場合、並直切換部を備え、その並直切換部により、発光装置に印加される配線が切り換えられてもよい。
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
本発明の発光素子は、導電性の高い窒化物半導体基板を用いることにより、ｐダウン実装及びｎダウン実装によらず（１）光放出面に電極を１つだけ設けることが可能となり、サイドビュー型ＬＥＤに組み上げたとき薄厚化を一層推進することができる。また、（２）上記導電性の高い窒化物半導体基板を用い、かつｎダウン実装することにより小型化した発光素子を得ることができる。さらにｐダウン実装した場合には、（３）放熱性に優れ、複雑な電極構造を設ける必要がなく、大出力の発光を可能にし、（４）導電性に優れ、過渡電圧や静電放電から発光素子を保護するための保護回路を設ける必要がなく、大面積発光及び静電耐圧に優れ、（５）発光層から基板にかけて屈折率の大から小への大きな不連続性がないため、発光層から放出面にいたる間で全反射が生じ難く、したがって全反射に起因する、効率低下や側面部の樹脂劣化がなく、（６）その構造が簡単なために、製造しやすく安価であり、メインテナンス性にも優れている。このため、今後、携帯電話などを含めた携帯情報端末の照明部品に広範に利用されることが期待される。
本発明の実施例１における本発明例Ａの積層構造を示す図である。 本発明例Ａの製造においてウエハに素子分離溝を設けた状態を示す図である。 図２の平面図である。 本発明例Ａの発光素子を搭載したサイドビュー型ＬＥＤランプを示す斜視図である。 図４のサイドビュー型ＬＥＤランプの正面図である。 本発明の実施例１における比較例Ｂの積層構造を示す図である。 比較例Ｂの製造においてウエハに素子分離溝を設けた状態を示す図である。 図７の平面図である。 比較例Ｂの発光素子を搭載したサイドビュー型ＬＥＤランプを示す斜視図である。 図９のサイドビュー型ＬＥＤランプの正面図である。 実施例１における印加電流と光出力との関係を示す図である。 実施例１におけるＭＱＷでの電流密度と光出力との関係を示す図である。 発熱の影響を除いたときの外部量子効率の比較を示す図である。 実施例１で蛍光剤を搭載したときの白色ＬＥＤにおける印加電流と輝度との関係を示す図である。 実施例１で蛍光剤を搭載したときの白色ＬＥＤにおけるＭＱＷでの電流密度と輝度との関係を示す図である。 本発明の実施例２における本発明例Ｃの積層構造を示す図である。 図１６の平面図である。 本発明の実施例２における本発明例Ｃの実装構造を示す図である。 本発明例Ｃのサイドビュー型ＬＥＤの正面図である。 本発明の実施例３の本発明例Ｆにおける光の取り出しのイメージを示す図である。 非鏡面処理がない発光素子の光の取り出しのイメージを示す図である。 本発明の実施例４における本発明例Ｇ、Ｈの実装構造を示す図である。 本発明の実施例４における本発明例Ｉの実装構造を示す図である。 本発明の実施例５における本発明例Ｊ、Ｋの窒化物半導体基板の形状を示す図であり、（ａ）は正方形であり、（ｂ）は細長い長方形を示す図である。 本発明例Ｊ及びＫの実装構造を示す図である。 本発明例Ｊ及びＫの発光素子を搭載したサイドビュー型ＬＥＤの正面図である。 本発明の実施例５において各窒化物半導体基板の透過率を測定する方法を説明する図である。 本発明の実施例５における各窒化物半導体基板の透過率を示す図である。 本発明の実施例６においてＧａＮ基板の比抵抗に及ぼす酸素濃度の影響を示す図である。 本発明の実施例６においてＧａＮ基板の光（波長４５０ｎｍ）の透過率に及ぼす酸素濃度の影響を示す図である。 厚みおよび酸素濃度を変化させたＧａＮ基板から発光素子を作製したときのその発光素子の光出力および電流が均一に流れる平面サイズを示す図である。 本発明の実施例７におけるＧａＮ基板中のコアがエピタキシャル層に継承された状態を示す図である。 孔状凹部となったエピタキシャル層に継承されたコアを示す図である。 本発明の実施例８において、２０ｍｍ×２０ｍｍのＧａＮ基板のｃ面からのオフ角度分布を示す図である。 本発明の実施例８における、ＧａＮ基板とＡｌＧａＮクラッド層との間にバッファ層を配置した構造を示す図である。 本発明の実施例８において、光出力８ｍＷ以上を得ることができるオフ角範囲を広げた結果を示す図である。 本発明の実施例９における発光素子を示す図である。 本発明の実施例１０における発光素子のｐ電極に着目した断面図である。 図３８の発光素子のｐ電極を透視した平面図である。 実施例１０の本発明例Ｓ５における発光および反射を示す図である。 実施例１０の比較例Ｔ６における発光および反射を示す図である。 実施例１０の比較例として挙げられた本発明例Ａにおける発光および反射を示す図である。 本発明の実施例１１において、板状結晶反射領域が格子状に現れているＧａＮ基板の主面を示す図である。 図４３の板状結晶反射領域を示すＧａＮ基板の断面図である。 本発明の実施例１１の本発明例Ｓ６を示す断面図である。 本発明の実施例１１に含まれる、図４３とは別の並列配置の板状結晶領域を示す平面図である。 図４６の断面図である。 本発明の実施例１２の本発明例Ｓ７における発光および反射を示す断面図である。 本発明の実施例１２における他の実施例である本発明例Ｓ８での発光および反射を示す断面図である。 比較例Ｔ７における発光および反射を示す断面図である。 従来のＬＥＤを示す図である。
符号の説明
１ ＧａＮ基板、１ａ ＧａＮ基板の裏面、２ ｎ型ＧａＮ層、３ ｎ型ＡｌxＧａ1-xＮ層、４ ＭＱＷ（発光層）、５ ｐ型ＡｌxＧａ1-xＮ層、６ ｐ型ＧａＮ層、１０ チップ（発光素子）、１１ ｎ電極、１２ ｐ電極、１２ａ 離散配置のＮｉ/Ａｕのｐ電極、１４ 導電性接着剤、１５ エポキシ系樹脂、２２ ｐパッド電極、２５ 素子分離溝、３０ サイドビュー型ＬＥＤ、３１，３１ａ，３１ｂ 金線、３２ａ リードフレームのマウント部、３２ｂ リードフレームのリード部、３３ 樹脂、３４ サイドビュー型ＬＥＤの窓、３５ 高反射膜、３７ 筐体、４６ 蛍光板、４６ａ 蛍光板の凹凸面、５０ チップ境界、５１ 板状結晶反転領域、５２ トレンチ、６１ コア（孔状凹部）、７１ ｎ型ＡｌＧａＮバッファ層、７２ ｐ型ＩｎＧａＮ層、７３ Ａｇ電極層、Ｒ1 オフ角０.０５°領域、Ｒ２ オフ角１.４４°領域、Ｓ サイドビュー型ＬＥＤの厚み（高さ）。

Claims (51)

  1. 比抵抗０．５Ω・ｃｍ以下の窒化物半導体基板と、前記窒化物半導体基板の第１の主表面の側に、ｎ型窒化物半導体層と、前記窒化物半導体基板から見て前記ｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層と、前記ｎ型窒化物半導体層及びｐ型窒化物半導体層の間に位置する発光層とを備え、
    前記窒化物半導体基板及びｐ型窒化物半導体層のいずれか一方を光を放出するトップ側に、また他方をダウン側に実装し、そのトップ側に位置する電極が１つで構成される、発光装置。
  2. 転位密度が１０8／ｃｍ2以下の窒化物半導体基板ＧａＮ基板と、前記ＧａＮ基板の第１の主表面の側に、ｎ型窒化物半導体層のｎ型ＡｌxＧａ1-xＮ層（０≦x≦１）と、前記ＧａＮ基板から見て前記ｎ型ＡｌxＧａ1-xＮ層より遠くに位置するｐ型ＡｌxＧａ1-xＮ層（０≦x≦１）と、前記ｎ型ＡｌxＧａ1-xＮ層及びｐ型ＡｌxＧａ1-xＮ層の間に位置する発光層とを備え、
    前記ＧａＮ基板の前記第１の主表面と反対側の主表面である第２の主表面に接してｎ電極を、また前記ｐ型ＡｌxＧａ1-xＮ層に接してｐ電極を有し、
    前記ｎ電極及びｐ電極のいずれか一方を光を放出するトップ側に、また他方をダウン側に実装し、そのトップ側に位置する電極が１つで構成される、発光装置。
  3. 前記ＧａＮ基板はトップ側に実装され、酸素ドープによりｎ型化されており、その酸素濃度が、酸素原子１Ｅ１７個／ｃｍ3〜２Ｅ１９個／ｃｍ3の範囲にあり、前記ＧａＮ基板の厚みが１００μｍ〜６００μｍである、請求項２に記載の発光装置。
  4. 前記ＧａＮ基板はトップ側に実装され、酸素ドープによりｎ型化されており、その酸素濃度が、酸素原子２Ｅ１８個／ｃｍ3〜５Ｅ１８個／ｃｍ3の範囲にあり、前記ＧａＮ基板の厚みが１００μｍ〜３００μｍの範囲にあり、前記第２の主表面の光を放出する面の矩形状の面の両方の辺が０．５ｍｍ以下の範囲にある、請求項２に記載の発光装置。
  5. 前記ＧａＮ基板はトップ側に実装され、酸素ドープによりｎ型化されており、その酸素濃度が、酸素原子３Ｅ１８個／ｃｍ3〜５Ｅ１８個／ｃｍ3の範囲にあり、前記ＧａＮ基板の厚みが２００μｍ〜３００μｍの範囲にあり、前記第２の主表面の光を放出する矩形状の面の両方の辺が２ｍｍ以下の範囲にある、請求項２に記載の発光装置。
  6. 前記ＧａＮ基板の大部分の領域の結晶性を高めるために、その形成時に不可避的に生成する転位を離散的にひも状に集中化して基板厚み方向に沿って分布させてできた転位束が、前記ＧａＮ基板の第１の主表面に平均４Ｅ６個／ｃｍ2以下の密度で分布している、請求項２〜５のいずれかに記載の発光装置。
  7. 前記転位束が前記第１の主表面に平均４Ｅ２個／ｃｍ2以下の密度で分布し、前記第２の主表面の光を放出する面の短辺が２００μｍ〜４００μｍの範囲にある、請求項６に記載の発光装置。
  8. 前記ＧａＮ基板と前記ｎ型ＡｌxＧａ1-xＮ層（０≦x≦１）との間において、前記ＧａＮ基板に接してｎ型ＡｌＧａＮバッファ層が、またそのｎ型ＡｌＧａＮバッファ層に接してｎ型ＧａＮバッファ層が位置し、そのｎ型ＧａＮバッファ層に接して前記ｎ型ＡｌxＧａ1-xＮ層（０≦x≦１）が位置している、請求項２〜７のいずれかに記載の発光装置。
  9. 前記ＧａＮ基板は、オフ角が０.１０°以下の領域と１.０°以上の領域とを有する、請求項８に記載の発光装置。
  10. 前記ｐ型ＡｌxＧａ1-xＮ層（０≦x≦１）に接してダウン側に位置するｐ型ＧａＮバッファ層と、そのｐ型ＧａＮバッファ層に接して位置するｐ型ＩｎＧａＮコンタクト層とを備える、請求項２〜９のいずれかに記載の発光装置。
  11. 前記ｐ型ＩｎＧａＮコンタクト層のＭｇ濃度が、Ｍｇ原子１Ｅ１８個／ｃｍ3〜１Ｅ２１個／ｃｍ3の範囲にある、請求項１０に記載の発光装置。
  12. 前記ｐ型ＩｎＧａＮコンタクト層に接してＡｇ、Ａｌ、またはＲｈ層から構成されるｐ電極層を有する、請求項１０または１１に記載の発光装置。
  13. 前記ＧａＮ基板は、その厚み方向とそのＧａＮ基板面内の１方向とに沿って連続して平面状に延びる板状結晶反転領域を有し、そのＧａＮ基板内の板状結晶反転領域と、前記ＧａＮ基板上に形成された前記ｎ型およびｐ型窒化物半導体層に伝播した板状結晶反転領域とが、前記ｐ型窒化物半導体層側から前記ｎ型窒化物半導体層を経て前記ＧａＮ基板内にいたる位置まで除去され、その除去されたあとに残ったｐ型窒化物半導体層に接して、各ｐ型窒化物半導体層ごとにｐ電極が設けられている、請求項２〜１２のいずれかに記載の発光装置。
  14. 前記板状結晶反転領域をＫＯＨ水溶液で除去した、請求項１３に記載の発光装置。
  15. 熱伝導率が１００Ｗ／（ｍ・Ｋ）以上の窒化物半導体ＡｌＮ基板と、前記ＡｌＮ基板の第１の主表面の側に、ｎ型窒化物半導体層のｎ型ＡｌxＧａ1-xＮ層（０≦x≦１）と、前記ＡｌＮ基板から見て前記ｎ型ＡｌxＧａ1-xＮ層より遠くに位置するｐ型ＡｌxＧａ1-xＮ層（０≦x≦１）と、前記ｎ型ＡｌxＧａ1-xＮ層及びｐ型ＡｌxＧａ1-xＮ層の間に位置する発光層とを備え、
    前記ＡｌＮ基板の前記第１の主表面と反対側の主表面である第２の主表面に接してｎ電極を、また前記ｐ型ＡｌxＧａ1-xＮ層に接してｐ電極を有し、
    前記ｎ電極及びｐ電極のいずれか一方を光を放出するトップ側に、また他方をダウン側に実装し、そのトップ側に位置する電極が１つで構成される、発光装置。
  16. 前記ｐ型窒化物半導体層に接してそのｐ型窒化物半導体層の表面にわたって離散的に配置される第１のｐ電極と、その第１のｐ電極の間隙を充填して、前記ｐ型窒化物半導体層と前記第１のｐ電極とを被覆するＡｇ、Ａｌ、またはＲｈからなる第２のｐ電極とを備える、請求項１〜１５のいずれかに記載の発光装置。
  17. 前記第１のｐ電極の前記ｐ型窒化物半導体層の表面における被覆率が、１０〜４０％の範囲にある、請求項１６に記載の発光装置。
  18. 比抵抗０．５Ω・ｃｍ以下の窒化物半導体基板と、前記窒化物半導体基板の第１の主表面の側に、ｎ型窒化物半導体層と、前記窒化物半導体基板から見て前記ｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層と、前記ｎ型窒化物半導体層及びｐ型窒化物半導体層の間に位置する発光層とを備え、
    前記窒化物半導体基板をダウン側に実装し、前記ｐ型窒化物半導体層を光を放出するトップ側に有する、発光装置。
  19. 転位密度が１０8／ｃｍ2以下のＧａＮ基板と、前記ＧａＮ基板の第１の主表面の側に、ｎ型窒化物半導体層と、前記ＧａＮ基板から見て前記ｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層と、前記ｎ型窒化物半導体層及びｐ型窒化物半導体層の間に位置する発光層とを備え、
    前記ＧａＮ基板をダウン側に実装し、前記ｐ型窒化物半導体層を光を放出するトップ側に有する、発光装置。
  20. 前記ＧａＮ基板の大部分の領域の結晶性を高めるために、その形成時に不可避的に生成する転位を離散的にひも状に集中化して基板厚み方向に沿って分布させてできた転位束が、前記ＧａＮ基板の第１の主表面に平均４Ｅ６個／ｃｍ2以下の密度で分布している、請求項１９に記載の発光装置。
  21. 前記転位束が前記第１の主表面に平均４Ｅ２個／ｃｍ2以下の密度で分布し、前記第２の主表面の光を放出する面の短辺が２００μｍ〜４００μｍの範囲にある、請求項２０に記載の発光装置。
  22. 前記ＧａＮ基板と前記ｎ型ＡｌxＧａ1-xＮ層（０≦x≦１）との間において、前記ＧａＮ基板に接してｎ型ＡｌＧａＮバッファ層が、またそのｎ型ＡｌＧａＮバッファ層に接してｎ型ＧａＮバッファ層が位置し、そのｎ型ＧａＮバッファ層に接して前記ｎ型ＡｌxＧａ1-xＮ層（０≦x≦１）が位置している、請求項１９〜２１のいずれかに記載の発光装置。
  23. 前記ＧａＮ基板は、オフ角が０.１０°以下の領域と１.０°以上の領域とを有する、請求項２２に記載の発光装置。
  24. 前記発光装置は樹脂により密封され、前記発光装置のいずれかの部分及び前記樹脂のいずれかの部分に蛍光体を含み、前記蛍光体は前記光を受けて蛍光を発し、前記樹脂から外部に放出される光が白色光とされる、請求項１〜２３のいずれかに記載の発光装置。
  25. 前記トップ側に位置する１つの電極が、前記各層を平面的に見て前記発光装置の中央部に位置する、請求項１〜２４のいずれかに記載の発光装置。
  26. 前記発光装置が、その発光装置を組み込んで形成したサイドビュー型ＬＥＤランプの厚みが０．５ｍｍ以下となるように構成されている、請求項１〜２５のいずれかに記載の発光装置。
  27. 前記発光装置が、その発光装置を組み込んで形成したサイドビュー型ＬＥＤランプの厚みが０．４ｍｍ以下となるように構成されている、請求項１〜２６のいずれかに記載の発光装置。
  28. 前記発光装置の静電耐圧が３０００Ｖ以上ある、請求項１〜２７のいずれかに記載の発光装置。
  29. 前記窒化物半導体基板と、前記ｐ型窒化物半導体層の側との間に加わる過渡電圧または静電放電から前記発光装置を保護するための保護回路をとくに備えない、請求項１〜２８のいずれかに記載の発光装置。
  30. 前記過渡電圧または静電放電に対処するための、ツェナーダイオードを含む電力分路回路を備えない、請求項２９に記載の発光装置。
  31. 前記発光装置は４Ｖ以下の電圧を印加することにより発光する、請求項１〜３０のいずれかに記載の発光装置。
  32. 前記窒化物半導体基板の厚みが５０μｍ以上５００μｍ以下である、請求項１〜３１のいずれかに記載の発光装置。
  33. 前記トップ側における電極は占有率５０％未満であり、その開口率または透明部分が５０％以上ある、請求項１〜３２のいずれかに記載の発光装置。
  34. 前記トップ側の面の少なくとも一辺が３５０μｍ以下である、請求項１〜３３のいずれかに記載の発光装置。
  35. 前記トップ側の面の少なくとも一辺が２５０μｍ以下である、請求項１〜３４のいずれかに記載の発光装置。
  36. 前記トップ側の面を縁どり、相対向する辺がともに４００μｍ以上の長さを有する、請求項３４または３５に記載の発光装置。
  37. 前記トップ側の面を縁どり、相対向する辺が１．６ｍｍ以下の長さを有する、請求項３４〜３６のいずれかに記載の発光装置。
  38. 熱抵抗が３０℃／Ｗ以下となるように構成されている、請求項１〜３７のいずれかに記載の発光装置。
  39. 連続発光状態で最も温度が上昇する部分の温度が、１５０℃以下である、請求項１〜３８のいずれかに記載の発光装置。
  40. 前記ｎ型窒化物半導体層の厚みが３μｍ以下である、請求項１〜３９のいずれかに記載の発光装置。
  41. 前記ｐ型窒化物半導体層がダウン実装されており、光放出面である、前記窒化物半導体基板の第２の主表面において、前記電極が被覆していない部分に非鏡面処理が施されている、請求項１〜４０のいずれかに記載の発光装置。
  42. 前記非鏡面処理が施された表面が、水酸化カリウム（ＫＯＨ）水溶液、水酸化ナトリウム（ＮａＯＨ）水溶液、アンモニア（ＮＨ3）水溶液またはその他のアルカリ水溶液を用いて非鏡面化された表面である、請求項４１に記載の発光装置。
  43. 前記非鏡面処理が施された表面が、硫酸（Ｈ2ＳＯ4）水溶液、塩酸（ＨＣｌ）水溶液、リン酸（Ｈ2ＰＯ4）水溶液、フッ酸（ＨＦ）水溶液及びその他の酸水溶液の少なくとも１つを用いて非鏡面化された表面である、請求項４１に記載の発光装置。
  44. 前記非鏡面処理が施された表面が、反応性イオンエッチング（Reactive Ion Etching:RIE)を用いて非鏡面化された表面である、請求項４１に記載の発光装置。
  45. 前記実装側に配置される電極は反射率０．５以上の反射率の材質で形成されている、請求項１〜４４のいずれかに記載の発光装置。
  46. 前記窒化物半導体基板の第２の主表面を覆うように蛍光体が配置されている、請求項１〜４５のいずれかに記載の発光装置。
  47. 前記窒化物半導体基板から離れて前記窒化物半導体基板の第２の主表面に対面するように蛍光板が配置されている、請求項１〜４６のいずれかに記載の発光装置。
  48. 前記蛍光板の前記窒化物半導体基板の第２の主表面に面する表面が凹凸化処理されている、請求項１〜４７のいずれかに記載の発光装置。
  49. 前記窒化物半導体基板が蛍光を発する不純物及び欠陥の少なくとも一方を含んでいる、請求項１〜４８のいずれかに記載の発光装置。
  50. 前記請求項１〜４９のいずれかに記載の発光装置を２つ以上含み、それらの発光装置が直列接続または並列接続された、発光装置。
  51. 前記請求項１〜４９のいずれかに記載の発光装置と、それらの発光装置を発光させるための電源回路とを含み、前記電源回路において、前記発光装置が２つ以上並列に接続された２以上の並列部が直列に接続されている、発光装置。
JP2004279980A 2003-12-03 2004-09-27 発光装置 Pending JP2005191530A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004279980A JP2005191530A (ja) 2003-12-03 2004-09-27 発光装置
CA002488596A CA2488596A1 (en) 2003-12-03 2004-11-30 Light emitting device
SG200407012A SG112077A1 (en) 2003-12-03 2004-12-02 Light emitting device
EP04028630A EP1538680A3 (en) 2003-12-03 2004-12-02 Light emitting device
US11/001,414 US7190004B2 (en) 2003-12-03 2004-12-02 Light emitting device
TW093137551A TWI351773B (en) 2003-12-03 2004-12-03 Light emitting device
KR1020040101099A KR100955634B1 (ko) 2003-12-03 2004-12-03 발광 장치
CN2004100982980A CN1624944B (zh) 2003-12-03 2004-12-03 发光装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003404266 2003-12-03
JP2004279980A JP2005191530A (ja) 2003-12-03 2004-09-27 発光装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005164358A Division JP2005260276A (ja) 2003-12-03 2005-06-03 発光装置
JP2008147217A Division JP2008227540A (ja) 2003-12-03 2008-06-04 発光装置

Publications (1)

Publication Number Publication Date
JP2005191530A true JP2005191530A (ja) 2005-07-14

Family

ID=34467843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004279980A Pending JP2005191530A (ja) 2003-12-03 2004-09-27 発光装置

Country Status (8)

Country Link
US (1) US7190004B2 (ja)
EP (1) EP1538680A3 (ja)
JP (1) JP2005191530A (ja)
KR (1) KR100955634B1 (ja)
CN (1) CN1624944B (ja)
CA (1) CA2488596A1 (ja)
SG (1) SG112077A1 (ja)
TW (1) TWI351773B (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006011458A1 (ja) * 2004-07-26 2006-02-02 Matsushita Electric Industrial Co., Ltd. 発光装置、並びに、これを備えた照明機器、表示機器および携帯電話
JP2007305999A (ja) * 2006-05-10 2007-11-22 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系ｌｅｄ素子の製造方法
JP2008047861A (ja) * 2006-08-14 2008-02-28 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
JP2008047860A (ja) * 2006-08-17 2008-02-28 Samsung Electro Mech Co Ltd 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
JP2008160094A (ja) * 2006-11-28 2008-07-10 Cree Inc 貫通転位が低く、光取り出しが改善された半導体デバイス、および該半導体デバイスの製造方法
JP2009141370A (ja) * 2007-12-10 2009-06-25 Yiguang Electronic Ind Co Ltd 発光ダイオードパッケージ
WO2010004964A1 (ja) * 2008-07-07 2010-01-14 住友電気工業株式会社 ＧａＮ結晶基板およびその製造方法、半導体エピタキシャル層付ＧａＮ結晶基板、ならびに半導体デバイスおよびその製造方法
JP2010016358A (ja) * 2008-07-01 2010-01-21 Alti Electronics Co Ltd サイドビュー発光ダイオードパッケージ。
JP2010141058A (ja) * 2008-12-10 2010-06-24 Toyoda Gosei Co Ltd 発光装置
JP2011082587A (ja) * 2011-01-26 2011-04-21 Regents Of The Univ Of California 表面粗化による高効率窒化ガリウムベースの発光ダイオード
WO2011058869A1 (ja) * 2009-11-11 2011-05-19 住友電気工業株式会社 化合物半導体素子
JP2011100905A (ja) * 2009-11-09 2011-05-19 Nichia Corp 発光装置および発光装置の製造方法
JP2011187872A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体発光素子
US8674375B2 (en) 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
US8766296B2 (en) 2003-12-09 2014-07-01 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
JPWO2015146069A1 (ja) * 2014-03-28 2017-04-13 パナソニックＩｐマネジメント株式会社 発光ダイオード素子
JP2017175170A (ja) * 2017-07-05 2017-09-28 日亜化学工業株式会社 発光装置
US10763410B2 (en) 2016-06-15 2020-09-01 Nichia Corporation Light emitting device
WO2020251078A1 (ko) * 2019-06-12 2020-12-17 서울바이오시스 주식회사 발광 적층체 및 이를 포함한 표시 장치
CN112670382A (zh) * 2020-12-23 2021-04-16 天津三安光电有限公司 一种led芯片及led芯片的制备方法

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1597777B1 (en) * 2003-02-26 2013-04-24 Cree, Inc. Composite white light source and method for fabricating
EP1620903B1 (en) 2003-04-30 2017-08-16 Cree, Inc. High-power solid state light emitter package
US7005679B2 (en) 2003-05-01 2006-02-28 Cree, Inc. Multiple component solid state white light
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
US8860051B2 (en) * 2006-11-15 2014-10-14 The Regents Of The University Of California Textured phosphor conversion layer light emitting diode
US20080149949A1 (en) * 2006-12-11 2008-06-26 The Regents Of The University Of California Lead frame for transparent and mirrorless light emitting diodes
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
JP2006202845A (ja) * 2005-01-18 2006-08-03 Sony Corp 半導体発光装置
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
KR100638819B1 (ko) * 2005-05-19 2006-10-27 삼성전기주식회사 광추출효율이 개선된 수직구조 질화물 반도체 발광소자
US8669572B2 (en) 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
JP4297084B2 (ja) * 2005-06-13 2009-07-15 住友電気工業株式会社 発光装置の製造方法および発光装置
JP2007027431A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 発光装置
US7675897B2 (en) * 2005-09-06 2010-03-09 Current Technologies, Llc Power line communications system with differentiated data services
US20090045072A1 (en) * 2005-09-06 2009-02-19 Japan Science And Technology Agency Iii/v group nitride semiconductor, photocatalytic semiconductor device, photocatalytic oxidation-reduction reaction apparatus and execution process of photoelectrochemical reaction
JP5025932B2 (ja) * 2005-09-26 2012-09-12 昭和電工株式会社 窒化物半導体発光素子の製造方法
KR100637476B1 (ko) * 2005-11-09 2006-10-23 알티전자 주식회사 측면발광 다이오드 및 그 제조방법
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US7675145B2 (en) 2006-03-28 2010-03-09 Cree Hong Kong Limited Apparatus, system and method for use in mounting electronic elements
US7755172B2 (en) * 2006-06-21 2010-07-13 The Regents Of The University Of California Opto-electronic and electronic devices using N-face or M-plane GaN substrate prepared with ammonothermal growth
US11210971B2 (en) 2009-07-06 2021-12-28 Cree Huizhou Solid State Lighting Company Limited Light emitting diode display with tilted peak emission pattern
US8487326B2 (en) * 2006-04-24 2013-07-16 Cree, Inc. LED device having a tilted peak emission and an LED display including such devices
US8748915B2 (en) * 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
WO2012135976A1 (en) * 2011-04-07 2012-10-11 Cree Huizhou Solid State Lighting Company Limited Led device having tilted peak emission and led display including such devices
EP2011164B1 (en) * 2006-04-24 2018-08-29 Cree, Inc. Side-view surface mount white led
US7635915B2 (en) 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
KR100820529B1 (ko) 2006-05-11 2008-04-08 엘지이노텍 주식회사 발광 장치 및 그 제조방법, 면 발광 장치
JP5250856B2 (ja) 2006-06-13 2013-07-31 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US8367945B2 (en) 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US7800122B2 (en) 2006-09-07 2010-09-21 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Light emitting diode device, and manufacture and use thereof
US20100224890A1 (en) * 2006-09-18 2010-09-09 Cree, Inc. Light emitting diode chip with electrical insulation element
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
KR100809226B1 (ko) * 2006-09-29 2008-02-29 삼성전기주식회사 질화물 반도체 발광 소자 및 제조방법
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
WO2008060615A1 (en) * 2006-11-15 2008-05-22 The Regents Of The University Of California Transparent mirrorless light emitting diode
TW201448263A (zh) 2006-12-11 2014-12-16 Univ California 透明發光二極體
USD595673S1 (en) 2007-01-19 2009-07-07 Cree, Inc. Light emitting diode
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
US20080197369A1 (en) * 2007-02-20 2008-08-21 Cree, Inc. Double flip semiconductor device and method for fabrication
KR100850784B1 (ko) * 2007-03-22 2008-08-06 한솔엘씨디 주식회사 이중 구조를 갖는 엘이디 및 그 엘이디의 구동장치
KR101455431B1 (ko) 2007-03-26 2014-10-27 니치아 카가쿠 고교 가부시키가이샤 발광 장치
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US20080258130A1 (en) * 2007-04-23 2008-10-23 Bergmann Michael J Beveled LED Chip with Transparent Substrate
KR101352921B1 (ko) * 2007-05-25 2014-01-24 삼성디스플레이 주식회사 광원모듈, 이를 갖는 백라이트 어셈블리 및 이를 갖는표시장치
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR100872717B1 (ko) 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
WO2009015386A1 (en) * 2007-07-26 2009-01-29 The Regents Of The University Of California Light emitting diodes with a p-type surface
US8198639B2 (en) * 2007-09-03 2012-06-12 Rohm Co., Ltd. Method of manufacturing light emitting device with a pair of ridge protection electrodes
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US20090141502A1 (en) * 2007-11-30 2009-06-04 The Regents Of The University Of California Light output enhanced gallium nitride based thin light emitting diode
US9431589B2 (en) * 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
USD634863S1 (en) 2008-01-10 2011-03-22 Cree Hong Kong Limited Light source of light emitting diode
TWI487817B (zh) * 2008-02-25 2015-06-11 Sixpoint Materials Inc 用於製造第iii族氮化物晶圓之方法及第iii族氮化物晶圓
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
JP5431359B2 (ja) * 2008-06-04 2014-03-05 シックスポイント マテリアルズ， インコーポレイテッド 最初のｉｉｉ族−窒化物種晶からの熱アンモニア成長による改善された結晶性のｉｉｉ族−窒化物結晶を生成するための方法
EP2291551B1 (en) * 2008-06-04 2018-04-25 SixPoint Materials, Inc. High-pressure vessel for growing group iii nitride crystals and method of growing group iii nitride crystals using high-pressure vessel and group iii nitride crystal
EP2286007B1 (en) 2008-06-12 2018-04-04 SixPoint Materials, Inc. Method for testing gallium nitride wafers and method for producing gallium nitride wafers
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9100797B2 (en) * 2008-07-28 2015-08-04 GM Global Technology Operations LLC Wireless locating system
EP2159475A1 (en) * 2008-08-28 2010-03-03 T.Y.C. Brother Industrial Co., Ltd. Illuminating device
USD608307S1 (en) 2008-08-28 2010-01-19 Cree, Inc. Light emitting diode
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
WO2010045567A1 (en) * 2008-10-16 2010-04-22 Sixpoint Materials, Inc. Reactor design for growing group iii nitride crystals and method of growing group iii nitride crystals
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US8852341B2 (en) * 2008-11-24 2014-10-07 Sixpoint Materials, Inc. Methods for producing GaN nutrient for ammonothermal growth
KR101007113B1 (ko) * 2008-11-25 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
TWI406433B (zh) * 2009-03-17 2013-08-21 Tekcore Co Ltd Vertical gallium nitride based light emitting diode and manufacturing method thereof
JP5017303B2 (ja) * 2009-03-25 2012-09-05 株式会社東芝 半導体装置
CN102379046B (zh) * 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
WO2010129718A2 (en) * 2009-05-05 2010-11-11 Sixpoint Materials, Inc. Growth reactor for gallium-nitride crystals using ammonia and hydrogen chloride
JP2010267694A (ja) * 2009-05-13 2010-11-25 Sony Corp 半導体発光素子およびその製造方法ならびに半導体素子およびその製造方法
JP4686625B2 (ja) 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
US8507935B2 (en) * 2009-08-06 2013-08-13 Panasonic Corporation Light emitting element and light emitting device
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
US8492773B2 (en) * 2010-04-23 2013-07-23 Intersil Americas Inc. Power devices with integrated protection devices: structures and methods
CN203242609U (zh) * 2010-06-02 2013-10-16 株式会社村田制作所 Esd保护装置
KR101182920B1 (ko) * 2010-07-05 2012-09-13 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP5136615B2 (ja) * 2010-09-08 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体発光素子を製造する方法
JP5842324B2 (ja) * 2010-11-05 2016-01-13 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子を作製する方法、及びエピタキシャル基板
CN102231378B (zh) * 2011-05-25 2013-05-29 映瑞光电科技(上海)有限公司 一种led封装结构及其制备方法
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
WO2014110197A1 (en) 2013-01-09 2014-07-17 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US10276749B2 (en) 2013-01-09 2019-04-30 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US9768357B2 (en) 2013-01-09 2017-09-19 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
CN104241262B (zh) 2013-06-14 2020-11-06 惠州科锐半导体照明有限公司 发光装置以及显示装置
CN103647010B (zh) * 2013-12-11 2016-08-31 湘能华磊光电股份有限公司 一种大功率led芯片的制作方法
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
JP2016181689A (ja) * 2015-03-18 2016-10-13 新世紀光電股▲ふん▼有限公司Ｇｅｎｅｓｉｓ Ｐｈｏｔｏｎｉｃｓ Ｉｎｃ． 発光ダイオード及びその製造方法
CN111223975A (zh) 2015-09-18 2020-06-02 新世纪光电股份有限公司 发光装置及其制造方法
KR102415075B1 (ko) * 2015-09-30 2022-06-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
CN107968142A (zh) 2016-10-19 2018-04-27 新世纪光电股份有限公司 发光装置及其制造方法
TW201919261A (zh) 2017-11-05 2019-05-16 新世紀光電股份有限公司 發光裝置
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455390A (en) 1977-10-12 1979-05-02 Nec Corp Light emitting element
JPH05251739A (ja) 1992-03-06 1993-09-28 Toshiba Corp 半導体発光デバイス
JP2836687B2 (ja) 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
TW290743B (ja) * 1995-03-27 1996-11-11 Sumitomo Electric Industries
US6783867B2 (en) * 1996-02-05 2004-08-31 Sumitomo Electric Industries, Ltd. Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
JP3087829B2 (ja) 1996-10-14 2000-09-11 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP3772801B2 (ja) 1996-11-05 2006-05-10 日亜化学工業株式会社 発光ダイオード
JP3409666B2 (ja) 1996-12-02 2003-05-26 日亜化学工業株式会社 面状発光装置及びそれを用いたディスプレイ装置
JP3787220B2 (ja) 1997-07-30 2006-06-21 ローム株式会社 チップ型発光素子
JP3551751B2 (ja) 1997-05-16 2004-08-11 日亜化学工業株式会社 窒化物半導体の成長方法
JP2868085B2 (ja) 1997-05-20 1999-03-10 日亜化学工業株式会社 面状光源
JPH1097200A (ja) 1997-05-20 1998-04-14 Nichia Chem Ind Ltd 光 源
JP3898798B2 (ja) 1997-05-27 2007-03-28 シャープ株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JP3457516B2 (ja) 1997-08-27 2003-10-20 株式会社東芝 窒化ガリウム系化合物半導体素子
CN1175473C (zh) * 1997-10-30 2004-11-10 住友电气工业株式会社 GaN单晶衬底及其制造方法
JP3618989B2 (ja) 1997-12-24 2005-02-09 株式会社東芝 半導体レーザ装置
JPH11220176A (ja) 1998-02-03 1999-08-10 Matsushita Electron Corp 半導体発光装置
JP4169821B2 (ja) 1998-02-18 2008-10-22 シャープ株式会社 発光ダイオード
JP3707279B2 (ja) 1998-03-02 2005-10-19 松下電器産業株式会社 半導体発光装置
JP3788104B2 (ja) 1998-05-28 2006-06-21 住友電気工業株式会社 窒化ガリウム単結晶基板及びその製造方法
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
JPH11340576A (ja) * 1998-05-28 1999-12-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体デバイス
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
TW406442B (en) 1998-07-09 2000-09-21 Sumitomo Electric Industries White colored LED and intermediate colored LED
TW413956B (en) * 1998-07-28 2000-12-01 Sumitomo Electric Industries Fluorescent substrate LED
JP3397141B2 (ja) 1998-07-28 2003-04-14 住友電気工業株式会社 白色ｌｅｄ
JP2000077713A (ja) 1998-08-27 2000-03-14 Sanyo Electric Co Ltd 半導体発光素子
JP2000223751A (ja) 1998-11-25 2000-08-11 Nichia Chem Ind Ltd Ｌｅｄランプ及びそれを用いた表示装置
JP3668031B2 (ja) 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
JP4296644B2 (ja) 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
US6614821B1 (en) 1999-08-04 2003-09-02 Ricoh Company, Ltd. Laser diode and semiconductor light-emitting device producing visible-wavelength radiation
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US6885035B2 (en) 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2001326425A (ja) 2000-05-12 2001-11-22 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子
ATE292640T1 (de) * 2000-05-31 2005-04-15 Genzyme Corp Therapeutische verbindungen gegen eierstockkrebs
JP2002016311A (ja) 2000-06-27 2002-01-18 Sharp Corp 窒化ガリウム系発光素子
JP3834188B2 (ja) 2000-07-10 2006-10-18 日亜化学工業株式会社 半導体発光装置
US7012283B2 (en) * 2000-09-21 2006-03-14 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and optical device containing it
CA2393222C (en) * 2000-10-20 2010-03-09 Josuke Nakata Light-emitting or light-receiving semiconductor module and method for making the same
JP3639789B2 (ja) * 2001-01-31 2005-04-20 シャープ株式会社 窒化物系半導体発光素子
JP4430264B2 (ja) 2001-03-19 2010-03-10 日亜化学工業株式会社 表面実装型発光装置
JP2002319705A (ja) 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄ装置
JP4122739B2 (ja) 2001-07-26 2008-07-23 松下電工株式会社 発光素子及びその製造方法
CN1215574C (zh) * 2001-08-08 2005-08-17 洲磊科技股份有限公司 具有分散电流与提高发光面积利用率的发光二极管
JP4244542B2 (ja) 2001-08-28 2009-03-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2003086843A (ja) 2001-09-14 2003-03-20 Sharp Corp 半導体発光素子及び半導体発光装置
JP3801125B2 (ja) 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP3920613B2 (ja) 2001-10-02 2007-05-30 三洋電機株式会社 光半導体装置
US6744072B2 (en) * 2001-10-02 2004-06-01 Xerox Corporation Substrates having increased thermal conductivity for semiconductor structures
JP4920152B2 (ja) 2001-10-12 2012-04-18 住友電気工業株式会社 構造基板の製造方法および半導体素子の製造方法
KR100679377B1 (ko) 2001-10-26 2007-02-05 암모노 에스피. 제트오. 오. 질화물 벌크 단결정층을 사용한 발광 디바이스 구조
KR100904501B1 (ko) * 2001-10-26 2009-06-25 암모노 에스피. 제트오. 오. 에피택시용 기판
JP2003218401A (ja) 2002-01-18 2003-07-31 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
US6984460B2 (en) * 2002-03-26 2006-01-10 Tdk Corporation Phosphor thin film, manufacturing method of the same, and electroluminescence panel
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
EP1394857A3 (en) * 2002-08-28 2004-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
US7009215B2 (en) * 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677044B2 (en) 2003-12-09 2023-06-13 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
US10985293B2 (en) 2003-12-09 2021-04-20 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
US10446714B2 (en) 2003-12-09 2019-10-15 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
US8766296B2 (en) 2003-12-09 2014-07-01 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
WO2006011458A1 (ja) * 2004-07-26 2006-02-02 Matsushita Electric Industrial Co., Ltd. 発光装置、並びに、これを備えた照明機器、表示機器および携帯電話
US8674375B2 (en) 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
JP2007305999A (ja) * 2006-05-10 2007-11-22 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系ｌｅｄ素子の製造方法
US8012779B2 (en) 2006-08-14 2011-09-06 Samsung Led Co., Ltd. Gallium nitride-based light emitting diode and method of manufacturing the same
JP2008047861A (ja) * 2006-08-14 2008-02-28 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
JP2008047860A (ja) * 2006-08-17 2008-02-28 Samsung Electro Mech Co Ltd 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
JP2008160094A (ja) * 2006-11-28 2008-07-10 Cree Inc 貫通転位が低く、光取り出しが改善された半導体デバイス、および該半導体デバイスの製造方法
US9318327B2 (en) 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
US8138517B2 (en) 2007-12-10 2012-03-20 Everlight Electronics Co., Ltd. Light-emitting diode package
JP2009141370A (ja) * 2007-12-10 2009-06-25 Yiguang Electronic Ind Co Ltd 発光ダイオードパッケージ
JP2010016358A (ja) * 2008-07-01 2010-01-21 Alti Electronics Co Ltd サイドビュー発光ダイオードパッケージ。
WO2010004964A1 (ja) * 2008-07-07 2010-01-14 住友電気工業株式会社 ＧａＮ結晶基板およびその製造方法、半導体エピタキシャル層付ＧａＮ結晶基板、ならびに半導体デバイスおよびその製造方法
JP2010037185A (ja) * 2008-07-07 2010-02-18 Sumitomo Electric Ind Ltd ＧａＮ結晶基板およびその製造方法、半導体エピタキシャル層付ＧａＮ結晶基板、ならびに半導体デバイスおよびその製造方法
JP2010141058A (ja) * 2008-12-10 2010-06-24 Toyoda Gosei Co Ltd 発光装置
JP2011100905A (ja) * 2009-11-09 2011-05-19 Nichia Corp 発光装置および発光装置の製造方法
KR101265018B1 (ko) * 2009-11-11 2013-05-24 스미토모덴키고교가부시키가이샤 화합물 반도체 소자
US8581296B2 (en) 2009-11-11 2013-11-12 Sumitomo Electric Industries, Ltd. Compound semiconductor device
JP2011103400A (ja) * 2009-11-11 2011-05-26 Sumitomo Electric Ind Ltd 化合物半導体素子
WO2011058869A1 (ja) * 2009-11-11 2011-05-19 住友電気工業株式会社 化合物半導体素子
US8421085B2 (en) 2010-03-11 2013-04-16 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JP2011187872A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体発光素子
JP2011082587A (ja) * 2011-01-26 2011-04-21 Regents Of The Univ Of California 表面粗化による高効率窒化ガリウムベースの発光ダイオード
JPWO2015146069A1 (ja) * 2014-03-28 2017-04-13 パナソニックＩｐマネジメント株式会社 発光ダイオード素子
US10763410B2 (en) 2016-06-15 2020-09-01 Nichia Corporation Light emitting device
JP2017175170A (ja) * 2017-07-05 2017-09-28 日亜化学工業株式会社 発光装置
WO2020251078A1 (ko) * 2019-06-12 2020-12-17 서울바이오시스 주식회사 발광 적층체 및 이를 포함한 표시 장치
CN112670382A (zh) * 2020-12-23 2021-04-16 天津三安光电有限公司 一种led芯片及led芯片的制备方法

Also Published As

Publication number Publication date
EP1538680A2 (en) 2005-06-08
KR100955634B1 (ko) 2010-05-03
US7190004B2 (en) 2007-03-13
US20050121688A1 (en) 2005-06-09
TW200532949A (en) 2005-10-01
CN1624944B (zh) 2010-04-28
TWI351773B (en) 2011-11-01
CN1624944A (zh) 2005-06-08
KR20050053518A (ko) 2005-06-08
EP1538680A3 (en) 2011-10-05
SG112077A1 (en) 2005-06-29
CA2488596A1 (en) 2005-06-03

Similar Documents

Publication Publication Date Title
JP2005191530A (ja) 発光装置
JP3841092B2 (ja) 発光装置
JP4367348B2 (ja) ウエハおよび発光装置の製造方法
KR101202866B1 (ko) 발광 장치
KR101183776B1 (ko) 반도체 소자
KR101163783B1 (ko) 헤드 램프
US7423284B2 (en) Light emitting device, method for making the same, and nitride semiconductor substrate
US20020197764A1 (en) Group III nitride compound semiconductor light-emitting element
JP2009004625A (ja) 半導体発光装置
JP2005260276A (ja) 発光装置
JP4325160B2 (ja) 窒化物半導体発光素子
JP6878406B2 (ja) 発光素子及びこれを含む発光素子パッケージ
JP2008227540A (ja) 発光装置
JP2011238744A (ja) 半導体発光素子及び発光装置
KR101700792B1 (ko) 발광 소자
JP2013033921A (ja) 窒化物系発光ダイオード素子およびその製造方法
KR20120065704A (ko) 발광소자 및 그 발광 소자의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060424

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060529

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080604