JPH11220176A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPH11220176A JPH11220176A JP2179898A JP2179898A JPH11220176A JP H11220176 A JPH11220176 A JP H11220176A JP 2179898 A JP2179898 A JP 2179898A JP 2179898 A JP2179898 A JP 2179898A JP H11220176 A JPH11220176 A JP H11220176A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- semiconductor light
- voltage
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 ツェナーダイオードを静電気保護素子として
発光素子と複合素子化したアセンブリの半導体発光装置
において、保護機能及び動作電圧の両方を最適化するこ
とによって耐久性の向上及び消費電力の削減を図る。 【解決手段】 静電気保護用のツェナーダイオード６と
フリップチップ型の発光素子１とを複合素子化してリー
ドフレーム１０等に搭載する発光装置において、ツェナ
ーダイオード６のＳｉ基板のキャリア濃度を２×１０18
ｃｍ-3〜１×１０19ｃｍ-3の範囲とし、ツェナーダイオ
ードの動作電圧の低減と半導体発光素子の静電気保護に
必要なツェナー電圧Ｖｚを確保することにより、消費電
力の低下及び半導体発光素子の破壊防止を図る。
発光素子と複合素子化したアセンブリの半導体発光装置
において、保護機能及び動作電圧の両方を最適化するこ
とによって耐久性の向上及び消費電力の削減を図る。 【解決手段】 静電気保護用のツェナーダイオード６と
フリップチップ型の発光素子１とを複合素子化してリー
ドフレーム１０等に搭載する発光装置において、ツェナ
ーダイオード６のＳｉ基板のキャリア濃度を２×１０18
ｃｍ-3〜１×１０19ｃｍ-3の範囲とし、ツェナーダイオ
ードの動作電圧の低減と半導体発光素子の静電気保護に
必要なツェナー電圧Ｖｚを確保することにより、消費電
力の低下及び半導体発光素子の破壊防止を図る。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば青色発光
ダイオード等の光デバイスに利用される窒化ガリウム系
化合物を利用したフリップチップ型の半導体発光装置に
係り、特に静電気や過電圧の負荷による発光素子の破壊
の防止と低電圧での動作の両面を改善した半導体発光装
置に関する。
ダイオード等の光デバイスに利用される窒化ガリウム系
化合物を利用したフリップチップ型の半導体発光装置に
係り、特に静電気や過電圧の負荷による発光素子の破壊
の防止と低電圧での動作の両面を改善した半導体発光装
置に関する。
【０００２】
【従来の技術】ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩ
ｎＡｌＧａＮ等の窒化ガリウム系化合物半導体の製造で
は、その表面において半導体膜を成長させるための結晶
基板として、一般的には絶縁性のサファイアが利用され
る。このサファイアのような絶縁性の結晶基板を用いる
場合では、結晶基板側から電極を出すことができないの
で、半導体層に設けるｐ，ｎの電極は結晶基板と対向す
る側の一面に形成されることになる。
ｎＡｌＧａＮ等の窒化ガリウム系化合物半導体の製造で
は、その表面において半導体膜を成長させるための結晶
基板として、一般的には絶縁性のサファイアが利用され
る。このサファイアのような絶縁性の結晶基板を用いる
場合では、結晶基板側から電極を出すことができないの
で、半導体層に設けるｐ，ｎの電極は結晶基板と対向す
る側の一面に形成されることになる。
【０００３】たとえば、ＧａＮ系化合物半導体を利用し
た発光素子は、絶縁性の基板としてサファイア基板を用
いてその上面にｎ型層及びｐ型層を有機金属気相成長法
によって積層形成し、ｐ型層の一部をエッチングしてｎ
型層を露出させ、これらのｎ型層とｐ型層のそれぞれに
ｎ側電極及びｐ側電極を形成するというものがその基本
的な構成である。そして、ｐ側電極を透明電極とした場
合であれば、これらのｐ側及びｎ側の電極にそれぞれボ
ンディングパッド部を形成して、リードフレームや基板
にそれぞれワイヤボンディングされる。
た発光素子は、絶縁性の基板としてサファイア基板を用
いてその上面にｎ型層及びｐ型層を有機金属気相成長法
によって積層形成し、ｐ型層の一部をエッチングしてｎ
型層を露出させ、これらのｎ型層とｐ型層のそれぞれに
ｎ側電極及びｐ側電極を形成するというものがその基本
的な構成である。そして、ｐ側電極を透明電極とした場
合であれば、これらのｐ側及びｎ側の電極にそれぞれボ
ンディングパッド部を形成して、リードフレームや基板
にそれぞれワイヤボンディングされる。
【０００４】一方、サファイア基板側から光を取り出す
ようにしたフリップチップ型の半導体発光素子では、ｐ
側電極を透明電極としないままでこのｐ側及びｎ側の電
極のそれぞれにマイクロバンプを形成し、これらのマイ
クロバンプを基板またはリードフレームのｐ側及びｎ側
に接続する。
ようにしたフリップチップ型の半導体発光素子では、ｐ
側電極を透明電極としないままでこのｐ側及びｎ側の電
極のそれぞれにマイクロバンプを形成し、これらのマイ
クロバンプを基板またはリードフレームのｐ側及びｎ側
に接続する。
【０００５】図２はＧａＮ系のフリップチップ型の半導
体発光素子をリードフレームに搭載した例を示す要部の
拡大図である。
体発光素子をリードフレームに搭載した例を示す要部の
拡大図である。
【０００６】図において、発光素子１は、絶縁性の透明
なサファイア基板１ａの表面に、たとえばＧａＮバッフ
ァ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａ
Ｎ層及びｐ型ＧａＮ層を順に積層し、ＩｎＧａＮ活性層
を発光層としたものである。そして、ｎ型ＧａＮ層にｎ
側電極２が、及びｐ型ＧａＮ層にはｐ側電極３がそれぞ
れ蒸着法によって形成され、更にこれらのｎ側電極２及
びｐ側電極３の上にはそれぞれマイクロバンプ４，５を
形成している。
なサファイア基板１ａの表面に、たとえばＧａＮバッフ
ァ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａ
Ｎ層及びｐ型ＧａＮ層を順に積層し、ＩｎＧａＮ活性層
を発光層としたものである。そして、ｎ型ＧａＮ層にｎ
側電極２が、及びｐ型ＧａＮ層にはｐ側電極３がそれぞ
れ蒸着法によって形成され、更にこれらのｎ側電極２及
びｐ側電極３の上にはそれぞれマイクロバンプ４，５を
形成している。
【０００７】発光素子１は、上端を二股状に形成したリ
ードフレーム１０の一対のリード１０ａ，１０ｂに架け
渡して実装され、マイクロバンプ４，５をこれらのリー
ド１０ｂ，１０ａの搭載面に接合することによって、電
気的に導通されて固定される。そして、エポキシ樹脂１
２により全体を封止することにより、ＬＥＤランプ型の
発光装置が得られる。
ードフレーム１０の一対のリード１０ａ，１０ｂに架け
渡して実装され、マイクロバンプ４，５をこれらのリー
ド１０ｂ，１０ａの搭載面に接合することによって、電
気的に導通されて固定される。そして、エポキシ樹脂１
２により全体を封止することにより、ＬＥＤランプ型の
発光装置が得られる。
【０００８】このような構成の半導体発光装置では、リ
ードフレーム１０からの通電によって、発光層からの光
が透明のサファイア基板１ａを抜けて上方に放出され
る。また、ｐ側電極３を含む面を厚膜化または光反射膜
とすることによって、発光層からの光を上方に向けて反
射して発光出力を上げることができる。
ードフレーム１０からの通電によって、発光層からの光
が透明のサファイア基板１ａを抜けて上方に放出され
る。また、ｐ側電極３を含む面を厚膜化または光反射膜
とすることによって、発光層からの光を上方に向けて反
射して発光出力を上げることができる。
【０００９】ところが、このような絶縁性のサファイア
基板１ａに半導体層を積層したＬＥＤランプでは、素子
材料のたとえば誘電率ε等の物理定数や素子構造に起因
して、静電気に対して非常に弱いことが知られている。
たとえば、ＬＥＤランプと静電気がチャージされたコン
デンサとを対向させて両者間に放電を生じさせたとき、
順方向でおよそ１００Ｖの静電圧で、逆方向ではおよそ
３０Ｖの静電圧で破壊されてしまう。
基板１ａに半導体層を積層したＬＥＤランプでは、素子
材料のたとえば誘電率ε等の物理定数や素子構造に起因
して、静電気に対して非常に弱いことが知られている。
たとえば、ＬＥＤランプと静電気がチャージされたコン
デンサとを対向させて両者間に放電を生じさせたとき、
順方向でおよそ１００Ｖの静電圧で、逆方向ではおよそ
３０Ｖの静電圧で破壊されてしまう。
【００１０】これに対し、静電気等の過電流による発光
素子１の破壊を防止するためには、Ｓｉダイオードから
なる静電気保護素子を備えることが有効である。この静
電気保護素子は、本願出願人が先に提案して特願平９−
１８７８２号として既に出願した明細書及び図面に記載
のものが適用でき、ｎ型のシリコン基板を基材としたＳ
ｉダイオードを発光素子１と逆極性の関係になるように
導通をとりながら接続した構成としたものである。図３
に先の出願の明細書においても説明したＧａＮ系ＬＥＤ
ランプの保護回路の回路図を示す。
素子１の破壊を防止するためには、Ｓｉダイオードから
なる静電気保護素子を備えることが有効である。この静
電気保護素子は、本願出願人が先に提案して特願平９−
１８７８２号として既に出願した明細書及び図面に記載
のものが適用でき、ｎ型のシリコン基板を基材としたＳ
ｉダイオードを発光素子１と逆極性の関係になるように
導通をとりながら接続した構成としたものである。図３
に先の出願の明細書においても説明したＧａＮ系ＬＥＤ
ランプの保護回路の回路図を示す。
【００１１】このような静電気保護素子を備えること
で、図３に示すように、発光素子１の順方向に対して
は、Ｓｉダイオードの抵抗成分Ｒが保護抵抗として働く
とともに、ツェナー降伏電圧以上の電圧によって開くバ
イパスにより過電流が逃がされる。また、発光素子１の
逆方向に対しては、Ｓｉダイオードの順方向の特性によ
るバイパスによって過電流が逃がされる。したがって、
リード１０ａ，１０ｂからの過電流が発光素子１に流れ
るのを防止でき、これによって発光素子１の破壊が防止
できる。
で、図３に示すように、発光素子１の順方向に対して
は、Ｓｉダイオードの抵抗成分Ｒが保護抵抗として働く
とともに、ツェナー降伏電圧以上の電圧によって開くバ
イパスにより過電流が逃がされる。また、発光素子１の
逆方向に対しては、Ｓｉダイオードの順方向の特性によ
るバイパスによって過電流が逃がされる。したがって、
リード１０ａ，１０ｂからの過電流が発光素子１に流れ
るのを防止でき、これによって発光素子１の破壊が防止
できる。
【００１２】
【発明が解決しようとする課題】上記のように、Ｓｉダ
イオードを静電気保護素子として利用する場合、ｎ型シ
リコン基板のキャリア濃度に依存する抵抗成分Ｒが発光
素子１の順方向に対する保護抵抗の役割を果たす。とこ
ろが、その反面で、この抵抗成分ＲはＬＥＤランプの駆
動電圧Ｖｆを増加させるというデメリットを持つことに
なる。
イオードを静電気保護素子として利用する場合、ｎ型シ
リコン基板のキャリア濃度に依存する抵抗成分Ｒが発光
素子１の順方向に対する保護抵抗の役割を果たす。とこ
ろが、その反面で、この抵抗成分ＲはＬＥＤランプの駆
動電圧Ｖｆを増加させるというデメリットを持つことに
なる。
【００１３】具体的には、たとえば従来から使用されて
いるＧａＮ系ＬＥＤにおいては、２０ｍＡの電流を流し
たときの順方向動作電圧Ｖｆは３．５Ｖ程度である。そ
して、同じ電流値でＳｉダイオードの抵抗成分Ｒによっ
て消費される電圧降下分は０．１Ｖ程度であるので、実
際に必要な印加電圧は約３．６Ｖ程度にまで増加する。
この場合、抵抗成分Ｒによる電圧降下分は０．０５Ｖ以
下に抑えることが好ましい。
いるＧａＮ系ＬＥＤにおいては、２０ｍＡの電流を流し
たときの順方向動作電圧Ｖｆは３．５Ｖ程度である。そ
して、同じ電流値でＳｉダイオードの抵抗成分Ｒによっ
て消費される電圧降下分は０．１Ｖ程度であるので、実
際に必要な印加電圧は約３．６Ｖ程度にまで増加する。
この場合、抵抗成分Ｒによる電圧降下分は０．０５Ｖ以
下に抑えることが好ましい。
【００１４】そこで、ｎ型シリコン基板のキャリア濃度
を上げると、抵抗成分Ｒは下がるのでＬＥＤランプを駆
動させる順方向動作電圧Ｖｆは小さくて済み、電力消費
の面からみれば好ましいといえるが、発光素子１の順方
向を静電気等の過電流から保護する保護抵抗の面からみ
れば、必ずしも好ましいとはいえない。
を上げると、抵抗成分Ｒは下がるのでＬＥＤランプを駆
動させる順方向動作電圧Ｖｆは小さくて済み、電力消費
の面からみれば好ましいといえるが、発光素子１の順方
向を静電気等の過電流から保護する保護抵抗の面からみ
れば、必ずしも好ましいとはいえない。
【００１５】このように、Ｓｉダイオードを利用したと
きの発光素子１に対する静電気保護を優先させるとキャ
リア濃度を小さくするほうがよく、消費電力を優先させ
る場合ではキャリア濃度を高くしてＳｉダイオードの抵
抗成分Ｒを小さくするほうがよい、という相反する関係
にある。
きの発光素子１に対する静電気保護を優先させるとキャ
リア濃度を小さくするほうがよく、消費電力を優先させ
る場合ではキャリア濃度を高くしてＳｉダイオードの抵
抗成分Ｒを小さくするほうがよい、という相反する関係
にある。
【００１６】したがって、静電気保護のためと電力消費
量の低減との両方を最適化するためには、キャリア濃度
が満たすべき条件が存在することは明らかである。しか
しながら、現状ではＳｉダイオードのキャリア濃度はた
とえば１×１０18ｃｍ-3程度とされているだけであり、
この値の範囲であれば静電気保護の機能は十分に図れる
ものの、抵抗が比較的大きい値となるので動作電圧Ｖｆ
は高く維持しなければ十分な発光出力が得られない。
量の低減との両方を最適化するためには、キャリア濃度
が満たすべき条件が存在することは明らかである。しか
しながら、現状ではＳｉダイオードのキャリア濃度はた
とえば１×１０18ｃｍ-3程度とされているだけであり、
この値の範囲であれば静電気保護の機能は十分に図れる
ものの、抵抗が比較的大きい値となるので動作電圧Ｖｆ
は高く維持しなければ十分な発光出力が得られない。
【００１７】このように、Ｓｉダイオードを発光素子１
とともに複合素子化することで、静電気等の過電流に対
する保護が図られるものの、この保護機能に加えて動作
電圧Ｖｆをも最適化するまでには至っていない。
とともに複合素子化することで、静電気等の過電流に対
する保護が図られるものの、この保護機能に加えて動作
電圧Ｖｆをも最適化するまでには至っていない。
【００１８】本発明において解決すべき課題は、Ｓｉダ
イオードを静電気保護素子として発光素子と複合素子化
したアセンブリの半導体発光装置において、保護機能及
び動作電圧の両方を最適化することによって耐久性の向
上及び消費電力の削減を図ることにある。
イオードを静電気保護素子として発光素子と複合素子化
したアセンブリの半導体発光装置において、保護機能及
び動作電圧の両方を最適化することによって耐久性の向
上及び消費電力の削減を図ることにある。
【００１９】
【課題を解決するための手段】本発明は、静電気保護用
のＳｉダイオードをリードフレームまたは基板等の基材
の搭載面に搭載し、フリップチップ型の半導体発光素子
を前記Ｓｉダイオードに搭載してｐ側及びｎ側が逆極性
となるよう導通接続し、前記半導体発光素子の搭載面側
と反対側を主光取出し面とした半導体発光装置におい
て、前記ＳｉダイオードのＳｉ基板のキャリア濃度を２
×１０18ｃｍ-3〜１×１０19ｃｍ-3の範囲としてなるこ
とを特徴とする。
のＳｉダイオードをリードフレームまたは基板等の基材
の搭載面に搭載し、フリップチップ型の半導体発光素子
を前記Ｓｉダイオードに搭載してｐ側及びｎ側が逆極性
となるよう導通接続し、前記半導体発光素子の搭載面側
と反対側を主光取出し面とした半導体発光装置におい
て、前記ＳｉダイオードのＳｉ基板のキャリア濃度を２
×１０18ｃｍ-3〜１×１０19ｃｍ-3の範囲としてなるこ
とを特徴とする。
【００２０】このような静電気保護用のＳｉダイオード
のＳｉ基板のキャリア濃度の特定は、Ｓｉ基板の抵抗成
分Ｒによる電圧降下分が電流２０ｍＡを流したときに
０．０５Ｖ以下になるための下限値と、Ｓｉ基板の抵抗
成分Ｒが保護抵抗の役割を果たすこと及び静電気保護に
必要なツェナー電圧Ｖｚを確保するのに必要な上限値と
して決めたものであり、これによって動作電圧の低減に
よる消費電力の低下及び半導体発光素子の破壊防止がと
もに可能となる。
のＳｉ基板のキャリア濃度の特定は、Ｓｉ基板の抵抗成
分Ｒによる電圧降下分が電流２０ｍＡを流したときに
０．０５Ｖ以下になるための下限値と、Ｓｉ基板の抵抗
成分Ｒが保護抵抗の役割を果たすこと及び静電気保護に
必要なツェナー電圧Ｖｚを確保するのに必要な上限値と
して決めたものであり、これによって動作電圧の低減に
よる消費電力の低下及び半導体発光素子の破壊防止がと
もに可能となる。
【００２１】
【発明の実施の形態】請求項１に記載の発明は、静電気
保護用のＳｉダイオードをリードフレームまたは基板等
の基材の搭載面に搭載し、フリップチップ型の半導体発
光素子を前記Ｓｉダイオードに搭載してｐ側及びｎ側が
逆極性となるよう導通接続し、前記半導体発光素子の搭
載面側と反対側を主光取出し面とした半導体発光装置に
おいて、前記ＳｉダイオードのＳｉ基板のキャリア濃度
を２×１０18ｃｍ-3〜１×１０ 19ｃｍ-3の範囲としてな
るものであり、Ｓｉダイオードの動作電圧の低減と、半
導体発光素子の静電気保護に必要な保護抵抗及びツェナ
ー電圧Ｖｚの確保による半導体発光素子の破壊防止が図
れるという作用を有する。
保護用のＳｉダイオードをリードフレームまたは基板等
の基材の搭載面に搭載し、フリップチップ型の半導体発
光素子を前記Ｓｉダイオードに搭載してｐ側及びｎ側が
逆極性となるよう導通接続し、前記半導体発光素子の搭
載面側と反対側を主光取出し面とした半導体発光装置に
おいて、前記ＳｉダイオードのＳｉ基板のキャリア濃度
を２×１０18ｃｍ-3〜１×１０ 19ｃｍ-3の範囲としてな
るものであり、Ｓｉダイオードの動作電圧の低減と、半
導体発光素子の静電気保護に必要な保護抵抗及びツェナ
ー電圧Ｖｚの確保による半導体発光素子の破壊防止が図
れるという作用を有する。
【００２２】請求項２に記載の発明は、前記発光素子
は、窒化物を含む化合物半導体としてなる請求項１記載
の半導体発光装置であり、静電耐圧が低い窒化化合物を
用いた発光素子に対して静電耐圧を向上させるという作
用を有する。
は、窒化物を含む化合物半導体としてなる請求項１記載
の半導体発光装置であり、静電耐圧が低い窒化化合物を
用いた発光素子に対して静電耐圧を向上させるという作
用を有する。
【００２３】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。図１は静電気保護素子を備
える場合のＬＥＤランプの構成例の概略を示す縦断面図
である。
面を参照しながら説明する。図１は静電気保護素子を備
える場合のＬＥＤランプの構成例の概略を示す縦断面図
である。
【００２４】発光素子１は従来例に示したものと同様で
あり、サファイア基板１ａを上向きの姿勢としてその上
面を主光取出し面とし、下端面側に形成したｎ側電極２
及びｐ側電極３のそれぞれにマイクロバンプ４，５をワ
イヤによるスタッド方式によって形成したものである。
あり、サファイア基板１ａを上向きの姿勢としてその上
面を主光取出し面とし、下端面側に形成したｎ側電極２
及びｐ側電極３のそれぞれにマイクロバンプ４，５をワ
イヤによるスタッド方式によって形成したものである。
【００２５】リードフレーム１０には一方のリード１０
ａの上端にパラボラ状のマウント部１０ｃを形成し、こ
のマウント部１０ｃの上にＳｉダイオードとしてツェナ
ー電圧Ｖｚを１０Ｖに設定されたツェナーダイオード６
を静電気保護素子としてＡｇペースト１３を介して搭載
し、更にこのツェナーダイオード６の上面に発光素子１
を搭載している。そして、ツェナーダイオード６のｐ側
の電極６ｂとリード１０ｂとの間にワイヤ１１をボンデ
ィングするとともに、リードフレーム１０の上端部を含
む全体をエポキシ樹脂１２によって封止することによ
り、ＬＥＤランプ型の発光装置が得られる。
ａの上端にパラボラ状のマウント部１０ｃを形成し、こ
のマウント部１０ｃの上にＳｉダイオードとしてツェナ
ー電圧Ｖｚを１０Ｖに設定されたツェナーダイオード６
を静電気保護素子としてＡｇペースト１３を介して搭載
し、更にこのツェナーダイオード６の上面に発光素子１
を搭載している。そして、ツェナーダイオード６のｐ側
の電極６ｂとリード１０ｂとの間にワイヤ１１をボンデ
ィングするとともに、リードフレーム１０の上端部を含
む全体をエポキシ樹脂１２によって封止することによ
り、ＬＥＤランプ型の発光装置が得られる。
【００２６】ツェナーダイオード６は、ｎ型Ｓｉ基板を
素材としたもので、図において右端側に偏った位置の上
面側から不純物イオンを注入して拡散させて、ｐ型半導
体領域１４を部分的に形成したものである。そして、ｎ
型半導体領域１５に相当する部分にｎ側電極６ａ及び不
純物イオンの注入によって拡散形成したｐ型半導体領域
１４に相当する部分にｐ側電極６ｂをそれぞれ形成し、
更に下面にはリードフレーム１０と電気的に導通させる
ためのｎ電極６ｃを設けている。ここで、保護抵抗成分
は、ｎ側電極６ａとｎ電極６ｃとの間の抵抗である。
素材としたもので、図において右端側に偏った位置の上
面側から不純物イオンを注入して拡散させて、ｐ型半導
体領域１４を部分的に形成したものである。そして、ｎ
型半導体領域１５に相当する部分にｎ側電極６ａ及び不
純物イオンの注入によって拡散形成したｐ型半導体領域
１４に相当する部分にｐ側電極６ｂをそれぞれ形成し、
更に下面にはリードフレーム１０と電気的に導通させる
ためのｎ電極６ｃを設けている。ここで、保護抵抗成分
は、ｎ側電極６ａとｎ電極６ｃとの間の抵抗である。
【００２７】ツェナーダイオード６のｎ側電極６ａは発
光素子１のｐ側電極３にマイクロバンプ５を介して接続
され、ｐ側電極６ｂはｎ側電極２にマイクロバンプ４を
介して接続され、発光素子１とツェナーダイオード６と
は逆極性によって接続されている。そして、ｐ側電極６
ｂの一部はリード１０ｂとの間に接続するワイヤ１１の
ボンディングパッドとし、ｐ側電極６ｂとリード１０ｂ
との間が導通接続される。
光素子１のｐ側電極３にマイクロバンプ５を介して接続
され、ｐ側電極６ｂはｎ側電極２にマイクロバンプ４を
介して接続され、発光素子１とツェナーダイオード６と
は逆極性によって接続されている。そして、ｐ側電極６
ｂの一部はリード１０ｂとの間に接続するワイヤ１１の
ボンディングパッドとし、ｐ側電極６ｂとリード１０ｂ
との間が導通接続される。
【００２８】このような逆極性の接続によって、リード
１０ａ，１０ｂに高電圧による過電流が印加されたとき
には、発光素子１に印加される逆方向電圧はツェナーダ
イオード６の順方向電圧付近すなわち０．９Ｖでバイパ
スが開くことによって、発光素子１に印加される順方向
電圧はツェナーダイオード６の抵抗成分Ｒによる保護抵
抗とツェナー電圧Ｖｚ付近すなわちこの場合では１０Ｖ
でバイパスが開くことにより、それぞれ過電流が流され
る。したがって、静電気による発光素子１の破壊を確実
に防ぐことができる。
１０ａ，１０ｂに高電圧による過電流が印加されたとき
には、発光素子１に印加される逆方向電圧はツェナーダ
イオード６の順方向電圧付近すなわち０．９Ｖでバイパ
スが開くことによって、発光素子１に印加される順方向
電圧はツェナーダイオード６の抵抗成分Ｒによる保護抵
抗とツェナー電圧Ｖｚ付近すなわちこの場合では１０Ｖ
でバイパスが開くことにより、それぞれ過電流が流され
る。したがって、静電気による発光素子１の破壊を確実
に防ぐことができる。
【００２９】ここで、ツェナーダイオード６の製造にお
いては、ｎ型Ｓｉ基板を利用する場合では、ｐ型不純物
イオンの注入によるｐ型半導体領域の拡散形成によっ
て、ｎ型及びｐ型の半導体領域のそれぞれが形成され
る。そして、ｎ型Ｓｉ基板の表面と裏面のｎ電極の間の
抵抗は、ｎ型Ｓｉ基板のキャリア濃度に応じた抵抗が付
与される。すなわち、キャリア濃度が高いと抵抗が小さ
くなり、キャリア濃度が低いと抵抗は大きくなる。
いては、ｎ型Ｓｉ基板を利用する場合では、ｐ型不純物
イオンの注入によるｐ型半導体領域の拡散形成によっ
て、ｎ型及びｐ型の半導体領域のそれぞれが形成され
る。そして、ｎ型Ｓｉ基板の表面と裏面のｎ電極の間の
抵抗は、ｎ型Ｓｉ基板のキャリア濃度に応じた抵抗が付
与される。すなわち、キャリア濃度が高いと抵抗が小さ
くなり、キャリア濃度が低いと抵抗は大きくなる。
【００３０】このようなキャリア濃度の大きさによる抵
抗の値の変化は、発光素子１に対する静電保護及び動作
電圧に対してそれぞれ相反する特性を持つことはすでに
述べたとおりである。すなわち、発光素子１の静電気保
護のためには、キャリア濃度は低いほうがよいが、動作
電圧Ｖｆを低減するためにはキャリア濃度が高いほうが
有利である。したがって、発光素子１の静電気保護のた
めの機能と動作電圧Ｖｆの低減の両方を最適化する一つ
の因子はツェナーダイオード６のｎ型Ｓｉ基板のキャリ
ア濃度であり、このキャリア濃度を最適化しさえすれば
静電気保護と低動作電圧での発光が可能となる。
抗の値の変化は、発光素子１に対する静電保護及び動作
電圧に対してそれぞれ相反する特性を持つことはすでに
述べたとおりである。すなわち、発光素子１の静電気保
護のためには、キャリア濃度は低いほうがよいが、動作
電圧Ｖｆを低減するためにはキャリア濃度が高いほうが
有利である。したがって、発光素子１の静電気保護のた
めの機能と動作電圧Ｖｆの低減の両方を最適化する一つ
の因子はツェナーダイオード６のｎ型Ｓｉ基板のキャリ
ア濃度であり、このキャリア濃度を最適化しさえすれば
静電気保護と低動作電圧での発光が可能となる。
【００３１】そこで、本発明者等は、ツェナーダイオー
ド６のｎ型Ｓｉ基板のキャリア濃度の設定についてどの
ような条件があるかを研究し、ツェナーダイオード６に
よる消費電力を削減してその順方向電圧のＶｆを低くす
ること、及びツェナーダイオード６による静電気保護の
ために必要な抵抗成分Ｒとツェナー電圧を確保すること
が条件付けのための因子であることを見いだした。そし
て、現状ではツェナーダイオードの一般的なキャリア濃
度は１×１０18ｃｍ-3程度なので、この値の範囲に対し
て相対的に改善され得ると期待されるものを導出するこ
ととした。
ド６のｎ型Ｓｉ基板のキャリア濃度の設定についてどの
ような条件があるかを研究し、ツェナーダイオード６に
よる消費電力を削減してその順方向電圧のＶｆを低くす
ること、及びツェナーダイオード６による静電気保護の
ために必要な抵抗成分Ｒとツェナー電圧を確保すること
が条件付けのための因子であることを見いだした。そし
て、現状ではツェナーダイオードの一般的なキャリア濃
度は１×１０18ｃｍ-3程度なので、この値の範囲に対し
て相対的に改善され得ると期待されるものを導出するこ
ととした。
【００３２】すなわち、ツェナーダイオード６を付帯し
た場合では、発光素子１の消費電力に加えてツェナーダ
イオード６の抵抗成分による消費電力も含まれるので、
このツェナーダイオード６によって消費される電力を削
減すればよい。そして、現状におけるキャリア濃度は１
×１０18ｃｍ-3程度であって、このキャリア濃度の範囲
では２０ｍＡの動作電流Ｉｆを流したときには、動作電
圧Ｖｆのツェナーダイオード６による電圧降下分は０．
１Ｖ程度で、キャリア濃度を高くするとツェナーダイオ
ード６で消費される電圧降下分は減少することから、先
の範囲のキャリア濃度の最大値の２倍の２×１０18ｃｍ
-3程度とすれば、動作電圧Ｖｆの増加分を０．０５Ｖ以
下に抑えることができると予測される。
た場合では、発光素子１の消費電力に加えてツェナーダ
イオード６の抵抗成分による消費電力も含まれるので、
このツェナーダイオード６によって消費される電力を削
減すればよい。そして、現状におけるキャリア濃度は１
×１０18ｃｍ-3程度であって、このキャリア濃度の範囲
では２０ｍＡの動作電流Ｉｆを流したときには、動作電
圧Ｖｆのツェナーダイオード６による電圧降下分は０．
１Ｖ程度で、キャリア濃度を高くするとツェナーダイオ
ード６で消費される電圧降下分は減少することから、先
の範囲のキャリア濃度の最大値の２倍の２×１０18ｃｍ
-3程度とすれば、動作電圧Ｖｆの増加分を０．０５Ｖ以
下に抑えることができると予測される。
【００３３】以上のことから、動作電圧Ｖｆを下げるに
はキャリア濃度が高いほうが好ましいが、その反面で静
電気保護機能が損なわれていくので、動作電圧Ｖｆを適
正に下げることができる範囲としてキャリア濃度の下限
を２×１０18ｃｍ-3として設定することができる。
はキャリア濃度が高いほうが好ましいが、その反面で静
電気保護機能が損なわれていくので、動作電圧Ｖｆを適
正に下げることができる範囲としてキャリア濃度の下限
を２×１０18ｃｍ-3として設定することができる。
【００３４】一方、キャリア濃度を上げることは動作電
圧を小さくするので、先の下限値以上に設定するのであ
ればツェナーダイオード６による消費電力は更に低減さ
れることになる。ところが、キャリア濃度の上昇は発光
素子１に対する順方向の静電気保護機能に対して２つの
影響を及ぼす。すなわち、１つはツェナーダイオード６
のｎ型Ｓｉ基板のキャリア濃度を上げていくと、抵抗成
分Ｒが減少していき、十分な保護抵抗の役割を果たさな
くなる。他の１つは、更に重要な要因で、ツェナー電圧
Ｖｚが下がっていき、その降下度が過大となると発光素
子１の順方向電圧すなわち３．５Ｖ以下にツェナー電圧
Ｖｚが下がり、発光素子１側には電流が流れなくなると
いう問題である。
圧を小さくするので、先の下限値以上に設定するのであ
ればツェナーダイオード６による消費電力は更に低減さ
れることになる。ところが、キャリア濃度の上昇は発光
素子１に対する順方向の静電気保護機能に対して２つの
影響を及ぼす。すなわち、１つはツェナーダイオード６
のｎ型Ｓｉ基板のキャリア濃度を上げていくと、抵抗成
分Ｒが減少していき、十分な保護抵抗の役割を果たさな
くなる。他の１つは、更に重要な要因で、ツェナー電圧
Ｖｚが下がっていき、その降下度が過大となると発光素
子１の順方向電圧すなわち３．５Ｖ以下にツェナー電圧
Ｖｚが下がり、発光素子１側には電流が流れなくなると
いう問題である。
【００３５】この静電気保護機能を確保するのに必要な
ツェナー電圧Ｖｚは、知見によれば５Ｖ程度であり、こ
れよりも下がってしまうと発光装置としての機能はなく
なってしまう。したがって、発光装置としての機能が保
てて、更に順方向の発光素子１の静電気保護機能が維持
されるようにするためには、ツェナー電圧Ｖｚを５Ｖ以
上とすることが条件となり、この５Ｖを下限とするツェ
ナー電圧Ｖｚに対応するツェナーダイオード６のｎ型Ｓ
ｉ基板のキャリア濃度は１×１０19ｃｍ-3であることを
見いだした。
ツェナー電圧Ｖｚは、知見によれば５Ｖ程度であり、こ
れよりも下がってしまうと発光装置としての機能はなく
なってしまう。したがって、発光装置としての機能が保
てて、更に順方向の発光素子１の静電気保護機能が維持
されるようにするためには、ツェナー電圧Ｖｚを５Ｖ以
上とすることが条件となり、この５Ｖを下限とするツェ
ナー電圧Ｖｚに対応するツェナーダイオード６のｎ型Ｓ
ｉ基板のキャリア濃度は１×１０19ｃｍ-3であることを
見いだした。
【００３６】以上のことから、発光素子１の静電気保護
機能を維持するツェナーダイオード６のｎ型Ｓｉ基板の
キャリア濃度の上限値として、ツェナー電圧Ｖｚが５Ｖ
以上を保てる値すなわち１×１０19ｃｍ-3を上限値とし
て設定することができる。
機能を維持するツェナーダイオード６のｎ型Ｓｉ基板の
キャリア濃度の上限値として、ツェナー電圧Ｖｚが５Ｖ
以上を保てる値すなわち１×１０19ｃｍ-3を上限値とし
て設定することができる。
【００３７】このように、ツェナーダイオード６の動作
電圧Ｖｆを下げると同時に発光素子１に対する静電保護
機能も十分に保てるツェナーダイオード６のｎ型Ｓｉ基
板のキャリア濃度は２×１０18ｃｍ-3〜１×１０19ｃｍ
-3の範囲として特定することができる。そして、このキ
ャリア濃度の範囲のｎ型Ｓｉ基板を用いてツェナー電圧
Ｖｚが５Ｖ以上のツェナーダイオード６を用いれば、動
作電圧の低減による電力消費量の削減と、発光素子１の
静電気等の過電流による破壊を確実に防止することがで
きる。
電圧Ｖｆを下げると同時に発光素子１に対する静電保護
機能も十分に保てるツェナーダイオード６のｎ型Ｓｉ基
板のキャリア濃度は２×１０18ｃｍ-3〜１×１０19ｃｍ
-3の範囲として特定することができる。そして、このキ
ャリア濃度の範囲のｎ型Ｓｉ基板を用いてツェナー電圧
Ｖｚが５Ｖ以上のツェナーダイオード６を用いれば、動
作電圧の低減による電力消費量の削減と、発光素子１の
静電気等の過電流による破壊を確実に防止することがで
きる。
【００３８】
【発明の効果】請求項１の発明では、Ｓｉダイオードの
キャリア濃度の範囲を２×１０18ｃｍ -3〜１×１０19ｃ
ｍ-3に特定することによって、Ｓｉダイオードの動作電
圧の低減と、半導体発光素子の静電気保護に必要なツェ
ナー電圧Ｖｚの確保が可能となる。このため、消費電力
の削減と半導体発光素子の破壊防止の両方が達成され、
多数の発光素子を配列した大型のディスプレイパネル等
に好適に利用できる。
キャリア濃度の範囲を２×１０18ｃｍ -3〜１×１０19ｃ
ｍ-3に特定することによって、Ｓｉダイオードの動作電
圧の低減と、半導体発光素子の静電気保護に必要なツェ
ナー電圧Ｖｚの確保が可能となる。このため、消費電力
の削減と半導体発光素子の破壊防止の両方が達成され、
多数の発光素子を配列した大型のディスプレイパネル等
に好適に利用できる。
【００３９】請求項２の発明では、特に静電耐圧が低く
消費電力が大きい窒化化合物半導体を用いた発光素子に
対して、静電耐圧を一定値以上保持したままで消費電力
の削減が達成できる。
消費電力が大きい窒化化合物半導体を用いた発光素子に
対して、静電耐圧を一定値以上保持したままで消費電力
の削減が達成できる。
【図１】本発明の一実施の形態によるフリップチップ型
の半導体発光素子及び静電気保護素子としてのツェナー
ダイオードを備えたＬＥＤランプの概略縦断面図
の半導体発光素子及び静電気保護素子としてのツェナー
ダイオードを備えたＬＥＤランプの概略縦断面図
【図２】フリップチップ型の発光素子のみをリードフレ
ームに搭載した例を示す要部の概略図
ームに搭載した例を示す要部の概略図
【図３】ＧａＮ系ＬＥＤランプの保護回路を説明するた
めの回路図
めの回路図
１ 発光素子 １ａ サファイア基板 ２ ｎ側電極 ３ ｐ側電極 ４，５ マイクロバンプ ６ ツェナーダイオード ６ａ ｎ側電極 ６ｂ ｐ側電極 ６ｃ ｎ電極 １０ リードフレーム １０ａ，１０ｂ リード １０ｃ マウント部 １１ ワイヤ １２ エポキシ樹脂 １３ Ａｇペースト １４ ｐ型半導体領域 １５ ｎ型半導体領域
Claims (2)
- 【請求項１】 静電気保護用のＳｉダイオードをリード
フレームまたは基板等の基材の搭載面に搭載し、フリッ
プチップ型の半導体発光素子を前記Ｓｉダイオードに搭
載してｐ側及びｎ側が逆極性となるよう導通接続し、前
記半導体発光素子の搭載面側と反対側を主光取出し面と
した半導体発光装置において、前記ＳｉダイオードのＳ
ｉ基板のキャリア濃度を２×１０18ｃｍ-3〜１×１０19
ｃｍ-3の範囲としてなる半導体発光装置。 - 【請求項２】 前記発光素子は、窒化物を含む化合物半
導体としてなる請求項１記載の半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179898A JPH11220176A (ja) | 1998-02-03 | 1998-02-03 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179898A JPH11220176A (ja) | 1998-02-03 | 1998-02-03 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11220176A true JPH11220176A (ja) | 1999-08-10 |
Family
ID=12065083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2179898A Pending JPH11220176A (ja) | 1998-02-03 | 1998-02-03 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11220176A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020082143A (ko) * | 2001-04-23 | 2002-10-30 | 도요다 고세이 가부시키가이샤 | 반도체 발광 장치 |
| JP2005333097A (ja) * | 2004-05-20 | 2005-12-02 | Lighthouse Technology Co Ltd | 発光ダイオードパッケージ |
| US7190004B2 (en) | 2003-12-03 | 2007-03-13 | Sumitomo Electric Industries, Ltd. | Light emitting device |
| US7202509B2 (en) | 2003-08-26 | 2007-04-10 | Sumitomo Electric Industries, Ltd. | Light emitting apparatus |
| JP2008532281A (ja) * | 2005-02-23 | 2008-08-14 | クリー インコーポレイテッド | 高光抽出ｌｅｄ用の基板除去方法 |
| US7476909B2 (en) | 2004-12-20 | 2009-01-13 | Sumitomo Electric Industries, Ltd. | Light emitting device |
-
1998
- 1998-02-03 JP JP2179898A patent/JPH11220176A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020082143A (ko) * | 2001-04-23 | 2002-10-30 | 도요다 고세이 가부시키가이샤 | 반도체 발광 장치 |
| US7202509B2 (en) | 2003-08-26 | 2007-04-10 | Sumitomo Electric Industries, Ltd. | Light emitting apparatus |
| US7687822B2 (en) | 2003-08-26 | 2010-03-30 | Sumitomo Electric Industries, Ltd. | Light emitting apparatus |
| US7190004B2 (en) | 2003-12-03 | 2007-03-13 | Sumitomo Electric Industries, Ltd. | Light emitting device |
| JP2005333097A (ja) * | 2004-05-20 | 2005-12-02 | Lighthouse Technology Co Ltd | 発光ダイオードパッケージ |
| US7476909B2 (en) | 2004-12-20 | 2009-01-13 | Sumitomo Electric Industries, Ltd. | Light emitting device |
| JP2008532281A (ja) * | 2005-02-23 | 2008-08-14 | クリー インコーポレイテッド | 高光抽出ｌｅｄ用の基板除去方法 |
| US9559252B2 (en) | 2005-02-23 | 2017-01-31 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4742385B2 (ja) | 発光素子実装用サブマウント基板及びその製造方法 | |
| JP3686569B2 (ja) | 半導体発光装置及びそれを用いた表示装置 | |
| JP3130292B2 (ja) | 半導体発光装置及びその製造方法 | |
| US20060202225A1 (en) | Submount for use in flipchip-structured light emitting device including transistor | |
| CN1953223B (zh) | 基于氮化物的半导体发光二极管 | |
| JPH1154804A (ja) | チップ型発光素子 | |
| JPH10200159A (ja) | 半導体発光素子 | |
| US7098543B2 (en) | Flip-chip packaged SMD-type LED with antistatic function and having no wire bonding | |
| KR20080067392A (ko) | 고내정전압을 갖는 발광다이오드 및 그의 제조방법 | |
| US6091084A (en) | Semiconductor light emitting device | |
| JP2003218397A (ja) | 半導体発光装置及びこれを用いた照明用発光装置 | |
| JPH10256610A (ja) | 半導体発光素子 | |
| JP2001217461A (ja) | 複合発光素子 | |
| JP3348843B2 (ja) | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| JP2000012913A (ja) | 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法 | |
| US20050274974A1 (en) | Zener diode and method for fabricating the same | |
| US20120104418A1 (en) | Light-emitting module and alternating current light-emitting device | |
| JPH11220176A (ja) | 半導体発光装置 | |
| JP2005064412A (ja) | ブロックハイブリッド発光素子及びそれを用いた照明用光源 | |
| EP1207563A2 (en) | Direct bonding of flip-chip light-emitting diode and flip-chip ESD protection chip to electrodes in a package | |
| KR100831712B1 (ko) | Ｌｅｄ 칩 및 이를 구비한 ｌｅｄ 패키지 | |
| JPH11354836A (ja) | フルカラー半導体発光装置 | |
| JPH11214747A (ja) | 半導体発光装置 | |
| JP2000216442A (ja) | 半導体発光装置 |