JP2000216442A - 半導体発光装置 - Google Patents

半導体発光装置

Info

Publication number
JP2000216442A
JP2000216442A JP1477699A JP1477699A JP2000216442A JP 2000216442 A JP2000216442 A JP 2000216442A JP 1477699 A JP1477699 A JP 1477699A JP 1477699 A JP1477699 A JP 1477699A JP 2000216442 A JP2000216442 A JP 2000216442A
Authority
JP
Japan
Prior art keywords
semiconductor light
light emitting
lead
emitting device
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1477699A
Other languages
English (en)
Inventor
Takeshi Sano
武志 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP1477699A priority Critical patent/JP2000216442A/ja
Publication of JP2000216442A publication Critical patent/JP2000216442A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 静電破壊に強い半導体発光装置を提供する。 【解決手段】 半導体発光素子３４と、半導体発光素子
３４のカソード電極に接続された第１のリード１２、半
導体発光素子３４のアノード電極に接続された第２のリ
ード１４、及び第１のリード１２と第２のリード１４の
間に橋設された静電破壊防止素子２００とを有する半導
体発光装置１００である。ここで、静電破壊防止素子２
００は低電圧ダイオードで構成され、そのアノードは、
半導体発光素子３４のカソード電極に接続され、カソー
ドは、半導体発光素子３４のアノード電極にに接続さ
れ、低電圧ダイオードの逆方向電圧は、半導体発光素子
３４の順方向の立ち上がり電圧よりも高く、且つサージ
電圧を吸収して半導体発光素子３４を保護するに十分な
程度に低い電圧値に設定されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体発光装置に
関し、特に、静電気などの高電圧が印加されても素子の
破壊が良好に防止された窒化ガリウム（ＧａＮ）系の半
導体発光素子を使用した半導体発光装置のパッケージに
関する。
【０００２】
【従来の技術】近年、半導体発光素子（発光ダイオー
ド）として窒化ガリウム（ＧａＮ）系半導体を、所定の
リードフレーム（ステム）にマウントし樹脂等でモール
ドしたパッケージからなる半導体発光装置が注目を浴び
ている。この発光ダイオードでは、窒化ガリウム（Ｇａ
Ｎ）系半導体の材料や組成等を選ぶことにより、緑色系
から青色系の発光色、さらには紫外光が得られるため、
種々の用途に利用されることが期待されている。
【０００３】図９は、従来の半導体発光装置のパッケー
ジを示す断面図である。図９に示す半導体発光装置９
は、一対のリード２，４と、このリードの一方に形成さ
れたカップ状電極１に接着剤８を用いて固着された半導
体発光素子５と、この半導体発光素子５の電極とリード
との間を電気的に接続する接続導体３（ボンディングワ
イヤ）と、半導体発光素子（ＬＥＤ）５及びリードの一
端側を被覆する樹脂封止体６とから構成されている。半
導体発光素子（ＬＥＤ）５は、サファイア（Ａｌ2Ｏ3）
等からなる絶縁性基板と、この上面に順次形成されたＧ
ａＮ系半導体からなるｎ型の第１の半導体領域及びｐ型
の第２の半導体領域と、第１の半導体領域の上面に電気
的に接続されたカソード電極と、第２の半導体領域の上
面に電気的に接続されたアノード電極とを備えている。
半導体発光素子５は、その絶縁性基板がカップ状電極１
の底面に接着剤を介して固着されており、第１の電極と
第２の電極とがそれぞれ一方のリード２と他方のリード
４に接続導体３を介して電気的に接続されている。一対
のリード２，４を通じて一対の電極間に所定の電圧を印
加すると、半導体発光素子５の一対の電極間に電流が流
れ、キャリアの再結合に基づく発光が生じる。
【０００４】ところで、この種のＧａＮ系の半導体発光
素子５は、リン化ガリウム（ＧａＰ）系半導体発光素子
５などに比べて静電破壊に弱いことが知られている。す
なわち、静電気などの高いサージ電圧が半導体発光素子
５の一対のリード２，４間に印加されると、半導体発光
素子５が容易に破壊に至る。このため、静電破壊防止用
の電子部品としての抵抗、コンデンサやバリスタ等を半
導体発光装置（パッケージ）９に外付けし、静電破壊を
防止する試みがなされていた。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体発光装置では、半導体発光素子のパッ
ケージとは別個に静電破壊防止用の電子部品を実装しな
ければならず、回路基板上の部品占有スペースが大きく
なるという問題点や、回路基板への実装工程が煩雑であ
るという問題点があった。
【０００６】本発明は、このような従来の問題点を解決
することを課題としており、静電破壊に強い半導体発光
装置のパッケージを提供することを目的としている。特
に、本発明は、窒化ガリウム（ＧａＮ）系の半導体発光
素子等の構造的に静電破壊に弱い半導体発光素子を内蔵
した半導体発光装置の破壊を防止することを目的とす
る。
【０００７】本発明の他の目的は、省スペース化が容易
に図られる半導体発光装置を提供することである。
【０００８】本発明の更に他の目的は、回路基板への実
装が簡単化し、組立基板、筐体、あるいはこれらの組立
基板や筐体を組み込んだ電子機器の生産性向上が可能な
半導体発光装置を提供することである。
【０００９】本発明の更に他の目的は、部品の無駄やコ
ストの削減を図ることができる半導体発光装置を提供す
ることである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体発光素子と、この半導体発光素子
のカソード電極に接続された第１のリードと、半導体発
光素子のアノード電極に接続された第２のリードと、第
１及び第２のリード間に電気的に接続された静電破壊防
止素子と、半導体発光素子、第１のリードの一部、第２
のリードの一部及び静電破壊防止素子を一体として内包
する外囲体とを有する半導体発光装置であることを特徴
とする。ここで、「一体として内包する外囲体」は半導
体発光装置のパッケージを構成するものであればよく、
種々の態様が適用可能である。例えば、樹脂封止体等を
用いてモールドしても良く、光学窓を付けた金属ケース
で内部を中空状態にして、内包しても良い。樹脂封止体
でモールドしないときは、金属ケース内に、乾燥空気や
不活性ガスを封入して密閉封じしておけば良い。さら
に、樹脂封止体の外側に金属ケース等を設けてパッケー
ジを構成してもかまわない。
【００１１】本発明の特徴によれば、静電破壊防止素子
の電気的特性を半導体発光素子の静電破壊が生じる電圧
値を考慮して設計することにより、第１のリードと第２
のリード間に比較的大きな電圧が印加された場合にこの
静電破壊防止素子が導通して、半導体発光素子のアノー
ド電極とカソード電極間の電圧（端子間電圧）を一定電
圧以下にクランプすることが出来る。従って、第１のリ
ードと第２のリード間に静電気等に起因する種々のサー
ジ電圧が印加されても、静電破壊防止素子によって、静
電破壊が生じることが防止できる。従って、本発明の特
徴に係る「半導体発光素子」としては、リン化ガリウム
（ＧａＰ）系半導体発光素子などに比べて静電破壊に弱
い窒化ガリウム（ＧａＮ）系の半導体発光素子が好適で
ある。しかし、ＧａＮ系の半導体発光素子以外でも、結
晶の性質や構造的に静電破壊に弱い種々の半導体発光素
子に適用可能である。また、「半導体発光素子」として
は、発光ダイオード（ＬＥＤ）や半導体レーザ等が適用
可能である。
【００１２】さらに、本発明の特徴によれば、半導体発
光装置のパッケージ内にこれと一体に静電破壊防止素子
が内蔵されているため、従来のように半導体発光装置と
静電破壊防止素子とを別個に回路基板上に配置する場合
に比べて省スペース化が図られる。また、半導体発光装
置のパッケージ内にこれと一体に静電破壊防止素子が内
蔵されているため、回路基板への実装が簡単化し、回路
基板を用いた種々の実装技術の生産性向上に寄与する。
また、静電破壊防止素子は、リードフレーム（第１のリ
ードと第２のリードとを構成するフレーム体）に半導体
発光素子を固着して、半導体発光素子の電気的特性や発
光特性を確認した後にリード間に固着させることができ
るため、部品の無駄やコストの削減を図ることができ
る。
【００１３】より具体的には、本発明の特徴に係る静電
破壊防止素子は、第１及び第２のリード間に橋設すれば
よい。例えば、本発明の特徴に係る静電破壊防止素子を
第１のリードに接続されるアノードと、第２のリードに
接続されたカソードを有する定電圧ダイオードで構成す
ればよい。「定電圧ダイオード」としてはツェナーダイ
オード等の一致の逆バイアスで、電流が流れる構造のダ
イオードを用いればよい。この場合、定電圧ダイオード
の逆方向電圧を、半導体発光素子の静電破壊が生じる電
圧値よりも十分に低い電圧値に設定しておく。このよう
な接続状態で、半導体発光素子の順バイアス時におい
て、即ち第１のリードと第２のリード間に第２のリード
側の電位を第１のリード側の電位よりも高いバイアス状
態において、定格の順バイアス電圧より大きな電圧が印
加された場合に、定電圧ダイオードが導通する。つま
り、定電圧ダイオードが導通するため、過大な順バイア
ス電圧が印加されても、半導体発光素子の端子間電圧が
定電圧ダイオードの逆方向電圧にクランプされる。ま
た、定電圧ダイオードの順方向電圧は、半導体発光素子
の逆方向耐圧よりも十分に小さい値に設定しておく。こ
のように、定電圧ダイオードの特性を選定しておくこと
により、半導体発光素子の逆バイアス時において、即
ち、第１のリード−第２のリード間に第１のリード側の
電位を第２のリード側の電位よりも高くする逆バイアス
電圧が印加されている状態においては、定電圧ダイオー
ドが導通して半導体発光素子の端子間電圧が定電圧ダイ
オードの順方向電圧にクランプされる。その結果、第１
のリード−第２のリード間に順方向若しくは逆方向のい
ずれのサージ電圧が印加されても、定電圧ダイオードに
よって半導体発光素子の端子間電圧がクランプされて静
電破壊が生じることが防止される。
【００１４】あるいは、本発明の特徴に係る静電破壊防
止素子を、第１のカソード及び第１のアノードを有する
第１の定電圧ダイオードと、第１のアノードに接続され
た第２のアノード及び第２のカソードを有する第２の定
電圧ダイオードとの直列接続により構成し、第１のリー
ドに第２のカソードを接続し、第２のリードに第１のカ
ソードを接続してもよい。このような回路構成の場合
も、第１の定電圧ダイオードの逆方向電圧を、半導体発
光素子の順方向立ち上がり電圧よりも高く、かつサージ
吸収するに十分な低い電圧に設定し、第２の定電圧ダイ
オードの逆方向電圧を、半導体発光素子の逆方向電圧よ
りも十分に低い電圧とすることで、半導体発光素子の逆
方向電圧値を比較的高めのにクランプできる。これによ
り、同様に、半導体発光素子の静電破壊が良好に防止で
きる。
【００１５】また、本発明の特徴に係る半導体発光装置
の第１のリードは先端部に、半導体発光素子を固定する
ためのカップ状電極を有し、このカップ状電極は、その
底部から突出した静電破壊防止素子保持部を有すること
が好ましい。そして、静電破壊防止素子は、第１及び第
２のリードに固着されるとともに、静電破壊防止素子保
持部に固着することが好ましい。このように、静電破壊
防止素子を、第１のリードの静電破壊防止素子保持部に
保持することにより、静電破壊防止素子をパッケージ内
に安定に保持することができる。
【００１６】また、第１のリード、第２のリード及び静
電破壊防止素子保持部に対して、同一材料でできた半田
等により静電破壊防止素子を固着することが可能であ
る。つまり、同一の融点の半田等をもちいて、これらを
周知のリフロー工程等によって同時に固着することがで
きるので、半導体発光装置の生産性が向上する。
【００１７】
【発明の実施の形態】次に、図面を参照して、本発明の
第１及び第２実施の形態を説明する。以下の図面の記載
において、同一又は類似の部分には同一又は類似の符号
を付している。ただし、図面は模式的なものであり、厚
みと平面寸法との関係、各層の厚みの比率等は現実のも
のとは異なることに留意すべきである。したがって、具
体的な厚みや寸法は以下の説明を参酌して判断すべきも
のである。また図面相互間においても互いの寸法の関係
や比率が異なる部分が含まれていることはもちろんであ
る。
【００１８】（第１実施形態）本発明の第１実施形態に
係る半導体発光装置１００について、図１乃至図４を参
照して説明する。本発明の第１実施形態は、静電破壊防
止素子２００が半導体発光装置１００内に一体化されて
いる点、及び静電破壊防止素子２００を保持する構造に
特徴を備えている。
【００１９】図１は、本発明の第１実施形態に係る半導
体発光装置１００の断面図である。本発明の第１実施形
態に係る半導体発光装置１００は、図１に示すように、
ＧａＮ系の半導体発光素子３４と、この半導体発光素子
３４のカソード電極３２に接続された第１のリード１２
と、半導体発光素子３４のアノード電極３０に接続され
た第２のリード１４と、第１のリード１２及び第２のリ
ード１４間に橋設された静電破壊防止素子２００とを有
する。さらに、本発明の第１実施形態に係る半導体発光
装置１００は、これらの半導体発光素子３４、第１のリ
ード１２の一部、第２のリード１４の一部及び静電破壊
防止素子２００を一体として内包する外囲体としての外
部樹脂封止体３６を有する。
【００２０】図１に示すように、第１のリード１２は先
端部に半導体発光素子３４を固定するためのカップ状電
極２４を備えている。この第１のリード１２は紙面に垂
直方向から見た幅がほぼ一定で、厚さが均一な帯状金属
部材から構成されている。一方、第２のリード１４は、
先端部から少し離れた位置の幅が先端部の幅に比べて幅
広に形成された幅広部２６を有する。この幅広部２６
も、厚さが均一な金属部材から構成されている。また、
第１のリード１２は、図１に示すようにカップ状電極２
４の底面から下方に向かって突出する静電破壊防止素子
保持部１８を有している。
【００２１】そして、ＧａＮ系の半導体発光素子３４は
カップ状電極２４の表面の凹部の底面に接着剤２８を介
して固着されている。接続導体（ボンディングワイヤ等
のリード細線）３９は、半導体発光素子３４の上面に設
けられた第１の電極（カソード電極）３２と第１のリー
ド１２間を電気的に接続し、接続導体（ボンディングワ
イヤ等のリード細線）３８は、半導体発光素子３４の他
の上面に設けられた第２の電極（アノード電極）３０と
第２のリード１４間を電気的に接続する。静電破壊防止
素子２００は、カップ状電極２４の底部から突出した静
電破壊防止素子保持部１８に固着・接合されている。そ
して、静電破壊防止素子２００は、第１のリード１２に
接続された第１の内部端子４２と、第２のリード１４に
接続された第２の内部端子４３とを有している。
【００２２】図２は、図１の半導体発光装置１００に使
用されている半導体発光素子３４の構造を説明するため
の断面図である。図２に示す半導体発光素子３４は、サ
ファイア等からなる絶縁性基板３４６と、絶縁性基板３
４６の上面に順次積層形成された半導体基体を備えてい
る。半導体基体は、ＧａＮ系半導体からなるｎ型の第１
の半導体領域３４４及びｐ型の第２の半導体領域３４２
と、第１の半導体領域３４４の上面に電気的に接続され
たカソード電極３２と、第２の半導体領域３４２の上面
に電気的に接続されたアノード電極３０とを備えてい
る。半導体発光素子３４は、更にＩｎＧａＮ／ＡｌＧａ
Ｎヘテロ構造を用いたシングルヘテロ（ＳＨ）構造や、
ダブルヘテロ（ＤＨ）構造を採用して良い。また、絶縁
性基板３４６と第１の半導体領域３４４との間にバッフ
ァ層を挿入しても良い。
【００２３】図１に示すように、半導体発光素子３４
は、絶縁性基板３４６がカップ状電極２４の底面に接着
剤２８を介して固着されており、カソード電極３２が第
１のリード１２に接続導体３９を介して電気的に接続さ
れ、アノード電極３０が第２のリード１４に接続導体３
８を介して電気的に接続されている。この結果、第１の
リード１２が半導体発光素子３４のカソード電極取り出
し用端子として機能し、第２のリード１４が半導体発光
素子３４のアノード電極取り出し用端子として機能す
る。一対のリード１２，１４を通じて、このような半導
体発光素子３４のカソード電極３２−アノード電極３０
間に所定の電圧を印加すると、アノード電極３０−カソ
ード電極３２間に電流が流れ、キャリアの再結合に基づ
く発光が生じる。
【００２４】なお、半導体発光素子３４は、このように
サファイア等からなる絶縁性基板３４６上にＧａＮ系半
導体からなる半導体領域を形成した構造に限らず、例え
ばシリコンカーバイド（ＳｉＣ）等の導電性基板上にＧ
ａＮ系半導体からなる半導体領域を形成した半導体基
体、或いはガリウム砒素（ＧａＡｓ）等の導電性基板上
にＩｎＡｌＧａＰ系の半導体からなる半導体領域を形成
した半導体基体等を使用し、この半導体基体の上面と下
面にそれぞれアノード電極３０とカソード電極３２を形
成して電流を素子の縦方向に流す構造の半導体発光素子
３４とすることもできる。この場合は、半導体発光素子
３４の下面に形成されたカソード電極３２を半田（又は
導電性接着剤）１６若しくは導電性接着剤を介して第１
のリード１２のカップ状電極２４の表面の凹部の底面に
固着すればよい。そして、半導体発光素子３４の上面に
形成されたアノード電極３０を接続導体３８を介して第
２のリード１４に接続すれば、同様に、第１のリード１
２を半導体発光素子３４のカソード電極取り出し用端子
として機能させ、第２のリード１４を半導体発光素子３
４のアノード電極取り出し用端子として機能させること
ができる。
【００２５】図３は、図１の半導体発光装置１００に使
用されている静電破壊防止素子２００の第１のリード１
２及び第２のリード１４に対する組立構造を説明するた
めの図である。すなわち、静電破壊防止素子２００は、
図１に示した半導体発光装置１００に内蔵されるのであ
るが、図３は、図１の紙面と平行方向から見た側面図で
ある。この定電圧ダイオード１０は、図３に示すよう
に、表面実装が可能なチップ形態となっており、ｐ型半
導体領域とｎ型半導体領域とを備えたｐｎ接合形のダイ
オードであり、上面にはカソード（上面電極）１０ａ、
下面にはアノード（下面電極）１０ｂが形成されてい
る。このｐｎ接合形のダイオードのｐ型半導体領域とｎ
型半導体領域の不純物密度及び厚み等の構造は、所定の
逆バイアスで逆方向電流が流れるような構造に設定して
おけばよい。
【００２６】図３に示すように、第１のリード１２の一
方の主面と、第１のリード１２の静電破壊防止素子保持
部（突出部）１８の一方の主面と、第２のリード１４の
幅広部２６の一方の主面とは同一平面上に位置してい
る。ここで、第１のリード１２の一方の主面とは、図１
の紙面と平行方向の面の意で、図３に現れた第１のリー
ド１２を示す断面の上面が該当する。同様に、突出部１
８の一方の主面及び幅広部２６の一方の主面とは、図３
の突出部１８及び幅広部２６を示す断面の上面が該当す
る。
【００２７】図３に示すように、定電圧ダイオード１０
の下面に形成されたアノード１０ｂは、第１の内部端子
４２の一方の端部（右端）の上面側に半田（又は導電性
接着剤）１６を介して固着されている。第１の内部端子
４２の他方の端部（左端）の下面は、半田（又は導電性
接着剤）１６を介して第１のリード１２の上面に電気的
に接続されている。また、第１の内部端子４２の一方の
端部（右端）の下面は、半田（又は導電性接着剤）１６
を介して突出部１８の上面に電気的に接続される。この
結果、第１の内部端子４２は、第１のリード１２に２カ
所において電気的に接続され、且つ機械的に固定されて
いる。こうして、第１のリード１２は、半導体発光素子
３４のカソード電極取り出し用端子として機能するとと
もに、この定電圧ダイオード１０のアノード取り出し用
端子としても機能する。換言すれば、第１のリード１２
は、半導体発光素子３４のカソード電極３２と定電圧ダ
イオード１０のアノード１０ｂとが接続された共通端子
であることになる。第１の内部端子４２の一方の端部
（右端）、第２の内部端子４３の一方の端部（左端）、
定電圧ダイオード１０、接続導体２２は内部樹脂封止体
２０によって一体化された状態で被覆されている。そし
て、第１の内部端子４２の他方の端部（左端）側は、内
部樹脂封止体２０の一方の側面から横方向（図３では左
方向）に導出されている。
【００２８】一方、カソード１０ａは、第２の内部端子
４３の一方の端部（左端）の上面側に側に接続導体２２
を介して接続されている。第２の内部端子４３の他方の
端部（右端）の下面は、半田（又は導電性接着剤）１６
を介して第２のリード１４の幅広部２６の上面側に電気
的に接続されている。第１の内部端子４２は突出部１８
を用いて、安定且つ強固に、第１のリード１２接続され
るが、第２の内部端子４３は、突出部１８では固定され
ないので、第２のリード１４の幅広部２６を設けること
により、機械的な強度と低い電気的な接触抵抗を担保し
ている。こうして、第２のリード１４は、半導体発光素
子３４のアノード電極取り出し用端子として機能すると
ともに、定電圧ダイオード１０のカソード取り出し用端
子としても機能する。換言すれば、第２のリード１４
は、半導体発光素子３４のアノード電極３０と定電圧ダ
イオード１０のカソード１０ａとが接続された共通端子
として機能していることになる。第２の内部端子４３の
他方の端部（右端）側は内部樹脂封止体２０の他方の側
面から横方向（図３では右方向）に導出されている。第
１の内部端子４２と第２の内部端子４３は実質的に同一
平面上に配置されており、図３においては、その下面は
内部樹脂封止体２０の下面から露出している。しかし、
その下面を内部樹脂封止体２０によって被覆した構造と
することもできる。また、第２のリード１４の幅広部２
６を選択的に肉厚にすることも可能である。
【００２９】なお、図３においては、定電圧ダイオード
１０としてｐｎ接合形のダイオードを例示したが、ｐｎ
接合形のダイオードに代えて、周知のショットキバリア
形のダイオードを用いることもできる。
【００３０】図４に本発明の第１実施形態に係る半導体
発光装置１００の等価回路を示す。本発明の第１実施形
態に係る半導体発光装置１００では、図４に示すよう
に、ＧａＮ系の半導体発光素子３４と静電破壊防止素子
２００としての定電圧ダイオード１０とが互いに逆方向
の極性で並列に接続されている。具体的には、図４に示
すように、ＧａＮ系の半導体発光素子３４のカソード電
極ＫLと定電圧ダイオード１０のアノードＡ0とが接続さ
れ、半導体発光素子３４のアノード電極ＡLと定電圧ダ
イオード１０のカソードＫ0とが接続されている。
【００３１】まず、このような接続状態で、半導体発光
素子３４が順バイアスの場合を説明する。すなわち、第
１のリード１２−第２のリード１４間に、第２のリード
１４側の電位を第１のリード１２側の電位よりも高くす
るような所定の順バイアス電圧を印加すると、半導体発
光素子３４のアノード電極ＡL−カソード電極ＫL間に順
方向電流が流れ、キャリアの再結合に基づく発光が生じ
る。ここで、定電圧ダイオード１０の逆方向電圧、すな
わち、定電圧ダイオード１０のアノードＡ0とカソード
Ｋ0との間にカソードＫ0側の電位を高くする電圧を印加
したときに、カソードＫ0とアノードＡ0との間が導通す
る電圧値は、ＧａＮ系半導体発光素子３４の順方向の立
ち上がり電圧（３〜４Ｖ）よりも高く設定され、且つサ
ージ電圧を吸収して半導体発光素子３４を保護するに十
分な程度に低い電圧値、すなわちＧａＮ系半導体発光素
子３４の静電破壊が生じる電圧値（約３０〜４０Ｖ）よ
りも十分に低い電圧値（５〜１０Ｖ）になるように各層
の不純物密度や寸法が設定されている。このため、一対
のリード１２，１４間に半導体発光素子３４が順バイア
スとなる電圧で、半導体発光素子３４の定格値より大き
な電圧が印加されると定電圧ダイオード１０が導通し
て、半導体発光素子３４のアノード電極ＡL−カソード
電極ＫL間の電圧（端子間電圧）が定電圧ダイオード１
０の逆方向電圧にクランプされる。
【００３２】次に、図４に示す接続状態で、半導体発光
素子３４が逆バイアスの場合を説明する。本発明の第１
実施形態に係る半導体発光装置においては、定電圧ダイ
オード１０の順方向電圧は、定電圧ダイオード１０の材
料をシリコン（Ｓｉ）に選定すれば、ＧａＮ系の半導体
発光素子３４の逆方向耐圧（３０Ｖ程度）よりも十分に
小さい値（０．７Ｖ程度）に設定できる。このため、一
対のリード１２，１４間に半導体発光素子３４が逆バイ
アスとなる電圧、即ち、第１のリード１２側の電位を第
２のリード１４側の電位よりも高くする電圧が印加され
ると、定電圧ダイオード１０が導通して半導体発光素子
３４の端子間電圧が定電圧ダイオード１０の順方向電圧
にクランプされる。この結果、一対のリード１２，１４
間に第１のリード１２または第２のリード１４のいずれ
を高くするサージ電圧が印加されても、定電圧ダイオー
ド１０によって半導体発光素子３４の端子間電圧がクラ
ンプされて静電破壊が生じることが防止される。
【００３３】なお、本発明の第１実施形態の変形例とし
て、静電破壊防止素子２００を半導体発光素子３４に直
接積層して取り付けることも可能である。しかし、この
場合には、半導体発光素子３４がリードフレーム取り付
け後に特性劣化した場合に静電破壊防止素子２００が無
駄となってしまう。従って、リードフレーム取り付け後
に半導体発光素子３４の電気的特性や発光特性、一定の
寿命試験等の結果等を確認してから静電破壊防止素子２
００の固着を行った方が、無駄が生じない。
【００３４】（第２実施形態）図５は、本発明の第２実
施形態に係る半導体発光装置１００の等価回路である。
本発明の第２実施形態の半導体発光装置１００の構造に
おいて、第１実施形態の半導体発光装置１００の構造と
重複した説明は省略し、異なる特徴的部分のみの説明を
行う。
【００３５】本発明の第２実施形態に係る半導体発光装
置１００は、図５に示すように、定電圧ダイオード１０
としての第１の定電圧ダイオード１０１と第２の定電圧
ダイオード１０２とを逆極性に直列に接続した回路を静
電破壊防止素子とし、この静電破壊防止素子をＧａＮ系
の半導体発光素子３４の電極間に並列に接続した回路構
成としている。ここで、第１の定電圧ダイオード１０１
は、第１のカソードＫ1及び第１のアノードＡ1を有す
る。そして、第２の定電圧ダイオード１０２は、第１の
定電圧ダイオード１０１の第１のアノードＡ1に接続さ
れた第２のアノードＡ2及び第２のカソードＫ2を有す
る。さらに、第１のリード１２に第２の定電圧ダイオー
ド１０２の第２のカソードＫ2を接続し、第２のリード
１４に第１の定電圧ダイオード１０１の第１のカソード
Ｋ1を接続している。即ち、第１の定電圧ダイオード１
０１のカソードＫ1を半導体発光素子３４のアノードＡL
に接続し、第２の定電圧ダイオード１０２のカソードＫ
2を半導体発光素子３４のカソードＫLに接続している。
【００３６】このような回路の場合も、第１の定電圧ダ
イオード１０１の逆方向電圧を、ＧａＮ系の半導体発光
素子３４の順方向立ち上がり電圧よりも高く、かつサー
ジ吸収するに十分な低い電圧に設定し、第２の定電圧ダ
イオード１０２の逆方向電圧を、ＧａＮ系の半導体発光
素子３４の逆方向電圧よりも十分に低い電圧とすること
で、ＧａＮ系の半導体発光素子３４の逆方向電圧値を第
１実施形態に比較して高めにクランプできる。これによ
り、第１実施形態と同様に、半導体発光素子３４の静電
破壊が良好に防止できる。
【００３７】また、本発明の第２実施形態の変形例とし
て、静電破壊防止素子２００をチップバリスタとした構
造を採用できる。バリスタの電流・電圧特性は図６に示
すように、図５の第１の定電圧ダイオード１０１と第２
の定電圧ダイオード１０２とを逆極性に直列に接続した
回路と類似な特性となる。図６には酸化亜鉛（ＺｎＯ）
及び炭化珪素（ＳｉＣ）のバリスタの電流・電圧特性を
示した。図６に示すバリスタのバリスタ電圧ＶVは定電
圧ダイオード１０１、１０２の逆方向電圧よりも高く設
定できるため、半導体発光素子３４の端子間電圧を図５
に示したダイオードを逆極性に直列に接続した回路に比
較して高めにクランプできるので用途が広がる。
【００３８】さらに、本発明の第２実施形態は、図７に
示すようなダイナミック点灯回路にも応用できる。図７
に示すようなダイナミック点灯回路は半導体発光素子４
１１，４１２，４１３，・・・・・により第１行が構成さ
れ、スイッチＳ11に接続されている。また、半導体発光
素子４２１，４２２，４２３，・・・・・により第２行が構
成され、スイッチＳ12に接続されている。更に、半導体
発光素子４３１，４３２，４３３，・・・・・により第３行
が構成され、スイッチＳ31に接続され、・・・・・、半導体
発光素子のドット・マトリクスが構成されている。半導
体発光素子４１１，４２１，４３１，・・・・・によりなる
第１列は抵抗Ｒ21を介してスイッチＳ21に接続されてい
る。また、半導体発光素子４１２，４２２，４３２，・・
・・・によりなる第２列は、抵抗Ｒ22を介してスイッチＳ
22に、半導体発光素子４１３，４２３，４３３，・・・・・
によりなる第３列は、抵抗Ｒ23を介してスイッチＳ23に
接続されている。半導体発光素子４１１の電極間には、
並列に、第１の定電圧ダイオード６１１と第２の定電圧
ダイオード７１１とを逆極性に直列に接続した回路が静
電破壊防止素子として接続され、この状態で、樹脂封止
体によって一体化され、被覆されている。ここで、第１
の定電圧ダイオード６１１のカソードと第２の定電圧ダ
イオード７１１のカソードとが接続された構成である。
逆極性で接続されていれば、図５とは異なる直列回路で
もかまわないのである。図７では、第１の定電圧ダイオ
ード６１１のアノードを半導体発光素子４１１のアノー
ドに接続し、第２の定電圧ダイオード７１１のアノード
を半導体発光素子４１１のカソードに接続している。同
様に、半導体発光素子４１２の電極間には、第１の定電
圧ダイオード６１２と第２の定電圧ダイオード７１１２
を逆極性に直列に接続した回路が静電破壊防止素子とし
て接続され、樹脂封止体によって被覆されている。以下
他のドットも同様に、半導体発光素子と静電破壊防止素
子とが樹脂封止体によって一体化され、被覆されてい
る。
【００３９】まず、図７に示すダイナミック点灯回路の
動作を説明する前に、図８に示す従来のダイナミック点
灯回路の動作を説明する。図８に示す従来のダイナミッ
ク点灯回路のドット・マトリクスの構成や、スイッチＳ
11，Ｓ12，・・・・・等の接続は図７と基本的に同じであ
る。但し、各半導体発光素子４１１，４１２，４１３，
・・・・・、４２１，４２２，・・・・・の電極間には、それぞれ
１個の定電圧ダイオード５１１，５１２，５１３，・・・・
・、５２１，５２２，・・・・・が接続されている点が図７と
は異なる。図８において特定の行に接続されるスイッチ
と特定の列に接続されるスイッチとを閉じることによ
り、マトリクスの交点の特定の半導体発光素子が点灯す
る。例えば、スイッチＳ12とスイッチＳ22とを閉じるこ
とにより、マトリクスの交点の半導体発光素子４２２が
点灯する。しかし、電源ＥからスイッチＳ12を介して、
スイッチＳ22へ流れる正常電流Ｉnの他に、ダイオード
５１３及び半導体発光素子４１２を流れる異常電流I
abn1、及び半導体発光素子４２３、ダイオード５１３，
半導体発光素子４３２を流れる異常電流Iabn2が存在
し、半導体発光素子４１２，４２３，４３２も点灯して
しまう不都合がある。
【００４０】一方、各半導体発光素子４１１，４１２，
４１３，・・・・・、４２１，４２２，・・・・・の電極間には、
それぞれ１組の定電圧ダイオードが直列に接続した回路
が接続された図７においては、スイッチＳ12とスイッチ
Ｓ22とを閉じることにより、電源ＥからスイッチＳ12を
介して、スイッチＳ22へ流れる正常電流Ｉnのみが流
れ、マトリクスの交点の半導体発光素子４２２を選択的
に点灯出来る。これは、１組の定電圧ダイオードが直列
に接続した回路により、図８に示した異常電流Ia bn1、
及び異常電流Iabn2の導通が阻止されるからである。
【００４１】こうして、図７に示すドット・マトリクス
の回路構成で半導体発光素子の誤点灯が阻止出来ると同
時に、各半導体発光素子の静電破壊が良好に防止でき
る。しかも、各ドットが半導体発光素子と一体に静電破
壊防止素子が内蔵されているためコンパクトになり、Ｌ
ＥＤディスプレイ・パネル等の小型軽量化が可能とな
る。さらに、ディスプレイ・パネルへのダイナミック点
灯回路の実装が簡単・容易化し、生産性が向上する。
【００４２】（その他の実施の形態）上記のように、本
発明は第１及び第２実施の形態によって記載したが、こ
の開示の一部をなす論述及び図面はこの発明を限定する
ものであると理解すべきではない。この開示から当業者
には様々な代替実施の形態、実施例及び運用技術が明ら
かとなろう。
【００４３】既に述べた第１実施形態または第２実施形
態において、カップ状電極２４の底部に静電破壊防止素
子保持部１８を設けない構造も採用可能である。しか
し、第１実施形態のように静電破壊防止素子保持部１８
を設けて静電破壊防止素子２００を保持する構造とした
方が、機械的強度、電気的抵抗の低減、さらには安定性
の向上に適する。
【００４４】また、一定の場合には、静電破壊防止素子
２００は、外囲体（外部樹脂封止体３６）を設けない構
造としてもよい。しかし、第１実施形態のように外囲体
（外部樹脂封止体３６）と半導体発光装置１００の内部
樹脂封止体２０との二重封止構造とした方が素子の信頼
性向上が期待できるので望ましいことは勿論である。
【００４５】上記第１実施形態では、半導体発光素子と
して、発光ダイオード（ＬＥＤ）についてその構造を図
示したが、本発明の半導体発光素子ＬＥＤに限定される
ものではないことは勿論である。劈開面を利用する等の
所定のミラー構造等によりキャビティを構成し、半導体
レーザとしても良い。半導体レーザは面発光の半導体レ
ーザでもかまわず、導波層や光導波路を有する構造の半
導体発光素子でもよい。また、ブラッグ反射ミラーを有
する半導体発光素子でもよい。
【００４６】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲の記載に係る発明特定事項によってのみ定
められるものである。
【００４７】
【発明の効果】本発明の半導体発光装置によれば、異常
な高電圧（サージ電圧）が印加されても半導体発光素子
の破壊、特に静電破壊に弱い窒化ガリウム（ＧａＮ）系
の半導体発光素子の破壊が良好に防止できる。
【００４８】また、本発明の半導体発光装置によれば、
半導体発光装置のパッケージ内にこれと一体に静電破壊
防止素子が内蔵されているため、従来のように半導体発
光装置と静電破壊防止素子とを別個に回路基板上に配置
する場合に比べて省スペース化が図られる。
【００４９】さらに、本発明の半導体発光装置によれ
ば、半導体発光装置のパッケージ内にこれと一体に静電
破壊防止素子が内蔵されているため、回路基板への実装
が簡単化し、組立基板、筐体、あるいはこれらの組立基
板や筐体を組み込んだ電子機器の生産性向上が容易であ
る。
【００５０】さらに、本発明の半導体発光装置によれ
ば、静電破壊防止素子は、リードフレームに半導体発光
素子を固着して、半導体発光素子の電気的特性や発光特
性を確認した後にリード間に固着させることができるた
め、部品の無駄やコストの削減を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体発光装置を
説明するための断面図である。
【図２】図１の半導体発光装置に使用されているＧａＮ
系の半導体発光素子の構造を説明するための断面図であ
る。
【図３】図１の半導体発光装置に使用されている静電破
壊防止素子の構造及び組立構造を説明するための側面図
である。
【図４】本発明の第１実施形態に係る半導体発光装置の
等価回路である。
【図５】本発明の第２実施形態に係る半導体発光装置の
等価回路である。
【図６】本発明の第２実施形態の変形例に用いるバリス
タの電流・電圧特性を示す図である。
【図７】本発明の第２実施形態の応用例に係るダイナミ
ック点灯回路の一部を示す回路図である。
【図８】従来のダイナミック点灯回路の一部を示す回路
図である。
【図９】従来の半導体発光装置を示す側面図である。
【符号の説明】
１０，５１１，５１２，５１３，５２１，５２２，５２
３，５３１，５３２，５３３…定電圧ダイオード １０ａ…カソード １０ｂ…アノード １２…第１のリード １４…第２のリード １６…半田（又は導電性接着剤） １８…静電破壊防止素子保持部（突出部） ２０…内部樹脂封止体 ２２…接続導体 ２４…カップ状電極 ２６…幅広部 ２８…接着剤 ３０…アノード電極 ３２…カソード電極 ３４，４１１，４１２，４１３，４２１，４２２，４２
３，４３１，４３２，４３３…半導体発光素子 ３６…外囲体（外部樹脂封止体） ３８，３９…接続導体 ４２…第１の内部端子 ４３…第２の内部端子 １００…半導体発光装置 １０１，６１１，６１２，６１３，６２１，６２２，６
２３，６３１，６３２，６３３…第１の定電圧ダイオー
ド １０２，７１１，７１２，７１３，７２１，７２２，７
２３，７３１，７３２，７３３…第２の定電圧ダイオー
ド ２００…静電破壊防止素子 ３４２…第２の半導体領域（ｐ型半導体領域） ３４４…第１の半導体領域（ｎ型半導体領域） ３４６…絶縁性基板 Ｉn…正常電流 Iabn1，Iabn2…異常電流がの Ｓ11，Ｓ12，Ｓ13，Ｓ21，Ｓ22，Ｓ23…スイッチ Ｒ21，Ｒ22，Ｒ23…抵抗 Ｅ…電源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｓ 5/18 Ｈ０１Ｓ 3/18 ６５０

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体発光素子と、 前記半導体発光素子のカソード電極に接続された第１の
    リードと、 前記半導体発光素子のアノード電極に接続された第２の
    リードと、 前記第１及び第２のリード間に電気的に接続された静電
    破壊防止素子と、 前記半導体発光素子、前記第１のリードの一部、前記第
    ２のリードの一部及び前記静電破壊防止素子を一体とし
    て内包する外囲体とを有することを特徴とする半導体発
    光装置。
  2. 【請求項２】 前記静電破壊防止素子は、前記第１及び
    第２のリード間に橋設されていることを特徴とする請求
    項１に記載の半導体発光装置。
  3. 【請求項３】 前記静電破壊防止素子は、前記第１のリ
    ードに接続されるアノードと、前記第２のリードに接続
    されたカソードを有する定電圧ダイオードであることを
    特徴とする請求項１又は２に記載の半導体発光装置。
  4. 【請求項４】 前記静電破壊防止素子は、第１のカソー
    ド及び第１のアノードを有する第１の定電圧ダイオード
    と、前記第１のアノードに接続された第２のアノード及
    び第２のカソードを有する第２の定電圧ダイオードとの
    直列接続により構成され、前記第１のリードに前記第２
    のカソードが接続され、前記第２のリードに前記第１の
    カソードが接続されていることを特徴とする請求項１乃
    至３のいずれか１項に記載の半導体発光装置。
  5. 【請求項５】 前記第１のリードは先端部に、前記半導
    体発光素子を固定するためのカップ状電極を有し、 該カップ状電極は、その底部から突出した静電破壊防止
    素子保持部を有し、 前記静電破壊防止素子は、前記第１及び第２のリードに
    固着されるとともに、前記静電破壊防止素子保持部に固
    着されていることを特徴とする請求項１乃至４のいずれ
    か１項に記載の半導体発光装置。
JP1477699A 1999-01-22 1999-01-22 半導体発光装置 Pending JP2000216442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1477699A JP2000216442A (ja) 1999-01-22 1999-01-22 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1477699A JP2000216442A (ja) 1999-01-22 1999-01-22 半導体発光装置

Publications (1)

Publication Number Publication Date
JP2000216442A true JP2000216442A (ja) 2000-08-04

Family

ID=11870469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1477699A Pending JP2000216442A (ja) 1999-01-22 1999-01-22 半導体発光装置

Country Status (1)

Country Link
JP (1) JP2000216442A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294847A (ja) * 2004-04-02 2005-10-20 Tetsumei Cho ライト及び直列ライト
JP2007512689A (ja) * 2003-11-28 2007-05-17 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 保護ダイオードを備えた発光半導体素子
US7305018B2 (en) 2005-06-20 2007-12-04 Fuji Xerox Co., Ltd. Surface-emitting semiconductor laser array and optical transmission system using the same
JP2008098343A (ja) * 2006-10-11 2008-04-24 Toyoda Gosei Co Ltd Ｌｅｄランプ装置
US7618165B2 (en) 2005-12-07 2009-11-17 Toyoda Gosei Co., Ltd. LED lamp unit
JP2010135362A (ja) * 2008-12-02 2010-06-17 Seiwa Electric Mfg Co Ltd 電気機器
CN102254909A (zh) * 2010-05-20 2011-11-23 Lg伊诺特有限公司 发光器件封装
US8575643B2 (en) 2006-10-24 2013-11-05 Sony Corporation Light-emitting device
CN109062311A (zh) * 2018-08-18 2018-12-21 卢国安 Pn结肖特基结的新型使用方法
CN117276246A (zh) * 2023-09-22 2023-12-22 昆山国显光电有限公司 芯片封装结构及封装方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007512689A (ja) * 2003-11-28 2007-05-17 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 保護ダイオードを備えた発光半導体素子
JP4819691B2 (ja) * 2003-11-28 2011-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 保護ダイオードを備えた発光半導体素子
JP2005294847A (ja) * 2004-04-02 2005-10-20 Tetsumei Cho ライト及び直列ライト
US7305018B2 (en) 2005-06-20 2007-12-04 Fuji Xerox Co., Ltd. Surface-emitting semiconductor laser array and optical transmission system using the same
US7618165B2 (en) 2005-12-07 2009-11-17 Toyoda Gosei Co., Ltd. LED lamp unit
JP2008098343A (ja) * 2006-10-11 2008-04-24 Toyoda Gosei Co Ltd Ｌｅｄランプ装置
US8123387B2 (en) 2006-10-11 2012-02-28 Toyoda Gosei Co., Ltd. LED lamp device
US8575643B2 (en) 2006-10-24 2013-11-05 Sony Corporation Light-emitting device
JP2010135362A (ja) * 2008-12-02 2010-06-17 Seiwa Electric Mfg Co Ltd 電気機器
CN102254909A (zh) * 2010-05-20 2011-11-23 Lg伊诺特有限公司 发光器件封装
CN109062311A (zh) * 2018-08-18 2018-12-21 卢国安 Pn结肖特基结的新型使用方法
CN117276246A (zh) * 2023-09-22 2023-12-22 昆山国显光电有限公司 芯片封装结构及封装方法

Similar Documents

Publication Publication Date Title
US6911678B2 (en) Glass-sealed light-emitting diode
US20060267040A1 (en) High-brightness LED with protective function of electrostatic discharge damage
KR100769720B1 (ko) 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드
KR20000017513A (ko) 집적 정전 방전 보호책을 갖춘 발광 다이오드 어셈블리
JPH1154804A (ja) チップ型発光素子
US20150108533A1 (en) Light-emitting device
JPH10256610A (ja) 半導体発光素子
KR100562488B1 (ko) 반도체 발광소자
JP3613328B2 (ja) 半導体発光装置
JP2000216442A (ja) 半導体発光装置
JP3348843B2 (ja) 発光ダイオード及びそれを用いたドットマトリックスディスプレイ
JP2000124506A (ja) 半導体発光素子
US8981545B2 (en) Explosion-protected semiconductor module
JP2001036140A (ja) 静電対策表面実装型ｌｅｄ
JP4626258B2 (ja) 発光ダイオード
JP2009525713A (ja) 電気的サージ保護をもたらす取付構造体
US10680135B2 (en) Optoelectronic component with ESD protection
KR100831712B1 (ko) Ｌｅｄ 칩 및 이를 구비한 ｌｅｄ 패키지
EP1207563A2 (en) Direct bonding of flip-chip light-emitting diode and flip-chip ESD protection chip to electrodes in a package
KR100698350B1 (ko) 수광소자 및 그것을 구비한 광반도체장치
KR890002811B1 (ko) 히트 싱크를 겸한 과전류 파괴방지용 집적회로를 내장한 발광소자 패키지
US20130168718A1 (en) Semiconductor light emitting device and led module
KR100748241B1 (ko) 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드 및 그 제조방법
KR100674857B1 (ko) 정전기 방전(ｅｓｄ)을 강화한 엘이디 패키지 및 그제조방법
JP2002335012A (ja) 発光ダイオード及びそれを用いたドットマトリックスディスプレイ