JP2001036140A - 静電対策表面実装型led - Google Patents

静電対策表面実装型led

Info

Publication number
JP2001036140A
JP2001036140A JP20249999A JP20249999A JP2001036140A JP 2001036140 A JP2001036140 A JP 2001036140A JP 20249999 A JP20249999 A JP 20249999A JP 20249999 A JP20249999 A JP 20249999A JP 2001036140 A JP2001036140 A JP 2001036140A
Authority
JP
Japan
Prior art keywords
led
compound semiconductor
insulating substrate
led chip
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20249999A
Other languages
English (en)
Inventor
Masahiro Yasutake
正廣 安武
Maki Kuriyama
真樹 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP20249999A priority Critical patent/JP2001036140A/ja
Publication of JP2001036140A publication Critical patent/JP2001036140A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

(57)【要約】 (修正有) 【課題】実装するための絶縁性基板面積が大きく超小型
で且つ静電対策を施した表面実装型LED提供する。 【解決手段】絶縁性基板表面に第一の端子電極1と第二
の端子電極2を配置して、絶縁性基板10の表面に窒化
ガリウム系化合物半導体3を実装し、窒化ガリウム系化
合物半導体3に設けられたp型電極8およびn型電極9
と第一の端子電極1および第二端子電極2に夫々電気的
に接続され、絶縁性基板10の下部に第一の端子電極1
および第二の端子電極2と導通する第一および第二の下
部端子電極1a、2aが設けられ、窒化ガリウム系化合
物半導体3の保護素子5を第一及び第二の下部端子電極
1a、2aに電気的に接続して絶縁性基板の表面の略中
心位置に窒化ガリウム系化合物半導体3を配置し、電気
的接続が導電性ワイヤ4や、少なくとも導電性のバンプ
または、導電性ペ−スト、異方性導電膜によって行われ
る静電対策表面実装型LED。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は保護素子が設けられ
ている表面実装型LEDに関する。さらに詳しくは、交
流電圧駆動または静電気などによりLEDチップに逆方
向電圧や所定の電圧以上の順方向電圧が印加される場合
にもLEDチップがその静電気などにより破壊しにくい
ように保護素子が設けられている表面実装型LEDに関
する。
【0002】
【従来の技術】携帯電話機やPHSなどの携帯機器の小
形化に伴い、それらに用いられるLEDチップなども軽
薄短小化が要求され、小形で薄型の表面実装型LEDが
用いられている。
【0003】この種の小形で薄型の表面実装型LED
は、通常LEDチップとして、一般にGaAs系やGa
P系や窒化ガリウム系などの化合物半導体が用いられて
いるが、これらの化合物半導体を用いた場合には、逆方
向に印加される電圧に対して弱く、半導体層が破壊する
ことがある。とくに、窒化ガリウム系化合物半導体にお
いては、その逆方向の耐圧が30〜50V程度と低く逆
方向の印加電圧に対してとくに破壊しやすいこと、また
バンドギャップが大きいため、GaAs系などを用いた
LEDチップより動作電圧も高くなること、などのため
交流電圧の印加でLEDチップが破損したり、その特性
が劣化するという問題がある。
【0004】更に、交流電圧を印加する駆動でなくて
も、外部からサージ電圧などの大きな電圧が印加される
場合、窒化ガリウム系化合物半導体では順方向電圧でも
150V程度で破壊されやすいという問題がある。
【0005】これらの逆方向電圧や静電気の印加に対す
る破壊を防止するため、LEDチップが組み込まれる回
路内で、LEDチップと並列でLEDチップと逆方向に
ツェナーダイオードチップを組み込むことが行われる場
合もある。しかし、回路内に組み込まれる前の製造工程
や出荷に伴う搬送工程、または回路基板に組み込む際な
どのハンドリング時に静電気で破壊されたり、外部回路
でLEDチップの他にダイオードなどを組み込むスペー
スや工数を必要とするという問題がある。
【0006】一方、表面実装型LEDは、縦×横が1.
6mm×2.5mm〜0.8mm×1.6mm程度と非常
に小形で、ダイオードなどを外付きで付属させるのは難
しく、内蔵するにも横に並べて配置すると基板の横幅を
大きくしなければならず、また一方の端子電極に縦に並
べて配置するとLEDチップを基板の中央部に配置しに
くいか、ダイオードのワイヤボンディングをLEDチッ
プを跨いで行わなければならず、発光の邪魔になったり
ワイヤの接触が生じやすいという問題がある。
【0007】これらの問題を解決するために、小形で薄
型でありながら、逆方向電圧や静電気などのサージ電圧
の印加に対して強く、取扱が容易な表面実装型LEDが
近年開発されている。
【0008】これは、図6に示すような表面実装型LE
Dであり、平面および断面図が図6(a)、(b)に示
されるように、絶縁性基板60の表面の両端部に第1お
よび第2の端子電極61、62が設けられ、第1の端子
電極61の一端部は絶縁性基板60の中央部付近まで延
びている。そして、第1の端子電極61の先端部側にL
EDチップ63がボンディングされている。LEDチッ
プ63のn型電極69は第1の端子電極61と、p型電極
68は第2の端子電極62と一体に形成されたパッド6
2aと、それぞれ金線64により接続されている。さら
に、第2の端子電極62の先端部に保護素子であるツェ
ナーダイオードチップ65がボンディングされ、第1お
よび第2の端子電極61、62間にLEDチップ63と
逆方向になるように電気的に接続されている。そして、
その周囲が内部のLEDチップ63やツェナーダイオー
ドチップ65を含め、LEDチップ63により発光する
光を透過する透明または乳白色のエポキシ樹脂などの樹
脂パッケージ66により覆われている。図6(b)で
は、樹脂パッケージ66の外周にさらに反射ケース67
が設けられている。
【0009】この構造にすることにより、比較的チップ
面積の大きいLEDチップが第1の端子電極上にマウン
トされ、保護素子が第2の端子電極にマウントされてい
るため、LEDチップを表面実装型LEDのほぼ中心部
に配置しながら保護素子を内蔵することができる。
【0010】前記LEDチップが窒化ガリウム系化合物
半導体からなり、前記保護素子がツェナーダイオードチ
ップであれば、とくに逆電圧に弱く、また順方向でも高
電圧の印加に弱い窒化ガリウム系化合物半導体が用いら
れる青色系の表面実装型LEDにおいて、逆電圧やサー
ジ電圧などの印加に対して保護されるため好ましい。保
護素子としてツェナーダイオードチップが用いられるこ
とにより、LEDチップに順方向にサージなどの高電圧
が印加されてもツェナーダイオードチップのツェナー特
性により、LEDチップにダメージを与えることなく保
護されると共に、通常の動作には何等の異常を来さな
い。ここで言う窒化ガリウム系化合物半導体とは、III
族元素のGaとV族元素のNとの化合物またはIII 族元
素のGaの一部がAl、Inなどの他のIII 族元素と置
換した化合物からなる半導体をいう。
【0011】更に、絶縁性基板60は、たとえばガラス
クロスに耐熱性のBT樹脂を含浸させたBTレジンなど
の絶縁性の基板からなっておりLEDチップ63は、た
とえば青色系(紫外領域から黄色領域の発光波長)の発
光色を有する窒化ガリウム系チップである。
【0012】図7は図6の変形例を示す図で、図6
(a)と同様に樹脂パッケージの部分を除去した平面説
明図である。この例は、第2の端子電極62の一部を第
1の端子電極61の側部まで延ばし、その延出部62b
にツェナーダイオードチップ65が設けられたものであ
る。この構造にすることにより、第1の端子電極61と
ツェナーダイオードチップ65の正電極とを接続する金
線64を短くすることができ、接触事故などを防止しや
すい。すなわち、このような構造にしても、LEDチッ
プ63が一方の第1の端子電極61に設けられ、ツェナ
ーダイオードチップ65が他方の第2の端子電極62に
設けられているため、LEDチップ63を絶縁性基板6
0のほぼ中央部に配置しながら保護素子65を内蔵する
ことができる。
【0013】このようにLEDチップ63とツェナーダ
イオードチップ65とがそれぞれ別々の端子電極にボン
ディングされているため、LEDチップ63がほぼ中央
に配置されると共に、保護素子が内蔵された小形の表面
実装型LEDを実現できる。この保護素子が内蔵された
表面実装型LEDは、図8にその等価回路図が示されて
いるように、LEDチップ63と並列にツェナーダイオ
ードチップ65がその極性がLEDチップ63と逆にな
るように接続されている。そのため、LEDチップ63
を駆動する電源が交流電源であっても、LEDチップ6
3に順方向の電圧になる位相のときは、ツェナーダイオ
ードチップ65には逆方向電圧でツェナー電圧より低い
電圧であるため電流は流れず、LEDチップ63に電流
が流れて発光する。
【0014】また、交流電源がLEDチップ63に逆方
向の電圧になる位相のときは、ツェナーダイオードチッ
プチップ65を介して電流が流れる。そのため、交流電
圧がLEDチップ63に対して逆方向の電圧の位相とな
るときでも、LEDチップ63には逆方向の電圧は殆ど
印加されない。また、静電気が印加される場合、その静
電気がLEDチップ63の逆方向であればツェナーダイ
オードチップ65を介して放電し、LEDチップ63に
順方向である場合はその電圧がツェナー電圧より高けれ
ばツェナーダイオードチップ65を介して放電するため
LEDチップ63を保護し、ツェナー電圧より低ければ
LEDチップ63を介して放電するが、その電圧は低い
電圧であるためLEDチップ63を損傷することはな
い。その結果、逆方向の電圧や静電気のサージに対して
弱いLEDチップ63であってもLEDチップ63に高
い電圧が印加されず、LEDチップ63を破損したり、
劣化させたりすることがない。
【0015】一方、表面実装型LEDでは、LEDチッ
プ63が第1の端子電極61にボンディングされて、ツ
ェナーダイオードチップチップ65は第2の端子電極6
2の空いている部分を利用してボンディングされている
ため、両方のチップを近付け過ぎて光を遮断したり(ツ
ェナーダイオードチップの方が背が高いためすぐ隣に配
置されるとその方向の光が遮断される)、ダイボンディ
ング材の流れなどによる接触事故(両方のチップ間にダ
イボンディング材がセリ上がってショートする虞れがあ
る)や、ワイヤボンディング不良の発生(端子電極上に
ダイボンディング材が流れるとワイヤボンディングをし
辛くなったり、ワイヤボンディングをすることができな
くなる)などを防止することができる。その結果、小形
で薄型の、しかも静電気や逆方向の電圧の印加に対して
非常に強い保護素子が内蔵された表面実装型のLEDチ
ップが得られる。
【0016】また、前述の実施例では、透明樹脂の部分
に保護素子が設けられていたが、反射ケースの下に保護
素子の少なくとも一部を設けるようにすれば、LEDチ
ップからの光が遮られることなく上方に反射させること
ができる。更に、保護素子の高さがLEDチップの高さ
より低くなるように、保護素子の下に凹部を形成して凹
部内に保護素子をボンディングしたり、LEDチップの
下にスペーサを介してLEDチップの上面が高くなるよ
うにボンディングすることにより、保護素子による光の
遮光の影響を少なくすることができる。
【0017】また、前述の実施例では、LEDチップ6
3の周囲を被覆する樹脂パッケージ66の外周に反射ケ
ース67を備えるタイプであったが、反射ケースを備え
ないで、LEDチップ63で発光する光に対して透明な
樹脂だけで被覆する構造の表面実装型LEDであっても
同様である。
【0018】このように、LEDチップと保護素子が別
々の端子電極上にマウントされているため、LEDチッ
プがほぼ中央に配置されて輝度を充分に保持しながら保
護素子を内蔵した小形の表面実装型LEDが得られる。
その結果、逆方向電圧の印加や静電気による高電圧の印
加に対しても損傷することがなく、信頼性が大幅に向上
する薄型のLEDチップが得られる。また、素子内に内
蔵されているため、半製品や製品の状態での取扱もアー
スバンドの使用や静電気除去の特別な注意を払う必要が
なくなり、作業効率が大幅に向上する。
【0019】
【発明が解決しようとする課題】しかし、近年更に携帯
電話やPHS等の携帯電気製品の小型化によりさらに小
型な表面実装型LEDが必要とされており、前述したよ
うな従来のLEDチップを被覆する樹脂パッケージの外
周に反射ケースを備えたり、LEDチップの発光する光
に対して透明な樹脂だけで被覆する構造の表面実装型L
EDにおいて、反射ケースの下に保護素子の少なくとも
一部を設けたり、保護素子の下に凹部を形成し、ボンデ
ィングしたり、LEDチップの下にスペーサーを介して
LEDチップの上面が保護素子より高くなるようにボン
ディングしたとしても絶縁性基板上面側にLEDチップ
と保護素子とを実装していることにかわりなく、実装す
るための絶縁性基板面積が大きくなってしまいニ−ズに
あった超小型で且つ静電対策を施した表面実装型LED
を得ることが出来なかった。
【0020】本出願は、簡単な構成で上記の問題点を解
決し、超小型で静電対策を施した表面実装型LEDを提
供することを目的としている。
【0021】
【課題を解決するための手段】本出願は、窒化ガリウム
系化合物半導体を実装する静電対策表面実装型LEDに
おいて、絶縁性基板表面に第一の端子電極と第二の端子
電極を配置して、該絶縁性基板の表面に前記窒化ガリウ
ム系化合物半導体を実装し、該窒化ガリウム系化合物半
導体に設けられたp型電極およびn型電極と該第一の端
子電極および第二端子電極に夫々電気的に接続され、該
絶縁性基板の下部に該第一の端子電極および第二の端子
電極と導通する第一および第二の下部端子電極が設けら
れ、該窒化ガリウム系化合物半導体の保護素子を該第一
及び第二の下部端子電極に電気的に接続して前記絶縁性
基板の表面の略中心位置に前記窒化ガリウム系化合物半
導体を配置し、前記電気的接続が導電性ワイヤや、少な
くとも導電性のバンプまたは、導電性ペ−スト、異方性
導電膜によって行われることを特徴とする静電対策表面
実装型LEDである。
【0022】前記保護素子は、少なくともツェナーダイ
オ−ド、トランジスタのダイオード接続、MOSFET
およびそれらの複合素子、ICの内の一つを使用して前
記窒化ガリウム系化合物半導体と並列で逆方向に接続さ
れており、前記絶縁性基板は、下部に該保護素子を実装
できる空間を設けている静電対策表面実装型LEDであ
る。このように、静電対策表面実装型LEDの下部に保
護素子を設ける構造にすることで超小型な静電対策表面
実装型LEDを提供することを目的としている。
【0023】
【発明の実施形態】本出願の静電対策表面実装型LED
の第一の実施形態を図1に示す。(a)は、静電対策表
面実装型LEDの正面図であり、(b)は側面図であり、
(c)および(c’)は、裏面図を示す。絶縁性基板10
と、該絶縁性基板10の表面の両端部に設けられる第1
および第2の端子電極1、2と、前記第1および第2の
端子電極1、2の一方にマウントされ、n型電極9およ
びp型電極8がそれぞれ前記第1および第2の端子電極
1,2と電気的に接続されるLEDチップ3と、前記第
1および第2の端子電極1、2と導通する第一及び第二
の下部端子電極1a、2aが接続されるツェナーダイオー
ドチップ5とからなり、該ツェナーダイオードチップ5
は前記LEDチップ3に印加され得る少なくとも逆方向
電圧に対して前記LEDチップ3を保護するように前記
第1および第2の端子電極1、2と導通する第一および
第二の下部端子電極1a、2a間に電気的に接続されてい
る。
【0024】絶縁性基板1は、周知の耐熱性のプリント
基板などを使用しており、たとえばガラスクロスに耐熱
性のBT樹脂を含浸させたBTレジンなどの絶縁性の基
板からなっているが、LEDチップ3を実装する面に対
して反対側の面にツェナーダイオードチップ5を実装す
る空間7を設ける為に、絶縁体又は金属製のスペーサー
10a等接合して裏面に凹部を設ける。前記凹部には、
第1および第2の端子電極1、2が、引き回された第一
及び第二の下部端子電極1a、2aが形成され該凹部内に
ツェナーダイオードチップ5が実装できるようになって
いる。
【0025】LEDチップ3を図1(a)、(b)に示
されるように、第1の端子電極1の先端部にボンディン
グし、n型電極9およびp型電極8がそれぞれ第1の端子
電極1および第2の電極2と電気的に接続されるよう
に、金線4によりワイヤボンディングをする。また、ツ
ェナーダイオードチップ5を前記凹部内まで引き延ばさ
れた第2の下部端子電極2aにボンディングし、その正
電極を該凹部内まで引き延ばされた第1の下部端子電極
1aと金線4により電気的に接続する。このとき、負電
極はダイボンディングの際の導電性接着剤により第2の
下部端子電極2aと電気的に接続されている。そして、
絶縁性基板10の表面は、LEDチップ3により発光す
る光を透過する透明または乳白色のエポキシ樹脂6など
によりLEDチップ3を畝状にモールドし、裏面は、凹
部内のツェナーダイオードチップ5の金線4が外れない
ように樹脂モールド6を施す。このとき、表面実装型L
EDの裏面の空間7(裏面凹部)から樹脂があふれない
ように形成される。この様にして、樹脂モールド6で被
覆された表面実装型LEDを得る。
【0026】(c)および(c’)の、裏面図は、夫々どち
らも空間7が凹部であるが、詳細には溝状になってお
り、(c)および(c’)のように適宜第一および第二の下
部電極1a、2aの形状が、選択可能である。また(c)
および(c’)は、スペーサー10aの形を変えることで
空間7の凹部を円筒状に適宜変更可能である。もちろん
円筒状でなく四角柱状などの角柱状としてもよい。
【0027】また、ここで窒化ガリウム系のLEDチッ
プについて簡単に説明する。LEDチップ3は、周知の
青色系(紫外領域から黄色領域の発光波長)の発光色を
有するチップの一例の断面図が図5に示されるように形
成される。すなわち、サファイア(Al23 単結晶)
などからなる基板51の表面に、GaNからなる低温バ
ッファ層52が0.01〜0.3μm程度、クラッド層と
なるn型層53が1〜6μm程度、InGaN系(In
とGaの比率が種々変わり得ることを意味する、以下同
じ)化合物半導体からなる活性層54が0.02〜0.5
μm程度、p型のAlGaN系(AlとGaの比率が種
々変わり得ることを意味する、以下同じ)化合物半導体
層55aおよびGaN層55bからなるp型層(クラッ
ド層)55が0.2〜2μm程度、それぞれ順次積層さ
れて、その表面に電流拡散層57を介してp型電極58
が形成されている。また、積層された半導体層53〜5
5の一部が除去されて露出したn形層53にn型電極5
9が設けられることにより形成されている。
【0028】ツェナーダイオードチップ5は、周知のよ
うに通常のシリコン半導体などからなり、不純物濃度の
高い半導体のpn接合に大きい逆方向電圧を印加すると
電子がトンネル効果によってpn接合を通って流れる現
象を利用したものである。この逆方向の電流が流れ始め
る電圧(ツェナー電圧)はその不純物濃度により設定さ
れる。したがって、このツェナー電圧をLEDチップ3
の動作電圧より高い所定の電圧に設定しておけば、LE
Dチップ3とツェナーダイオードチップ5とが並列で逆
方向になるように第1および第2の端子電極1、2に接
続することにより、LEDチップ3の動作に支障を来す
ことはなくなる。
【0029】この様に、絶縁性基板の下部に空間を設け
その空間にツェナーダイオードチップ等の保護素子を配
置することで、簡単に超小型な静電対策表面実装LED
を提供できる。また、スペーサにより空間を設けるので
絶縁性基板を加工する必要もない。更に金属製のスペ−
サーを使用することにより放熱作用が期待できる。
【0030】次に本出願の第二の実施形態を図2に示
す。図1同様で(a)は、静電対策表面実装型LEDの
正面図であり、(b)は側面図であり、(c)および(c’)
は、裏面図を示す。第一の実施形態と同様に絶縁性基板
10と、該絶縁性基板10の表面の両端部に設けられる
第1および第2の端子電極1、2と、第1および第2の
端子電極1、2の一方にマウントされ、n型電極9およ
びp型電極8がそれぞれ前記第1および第2の端子電極
1,2と電気的に接続されるLEDチップ3と、第1お
よび第2の下部端子電極1a、2aに接続されるツェナ
ーダイオードチップ5とからなり、該ツェナーダイオー
ドチップ5は前記LEDチップ3に印加され得る少なく
とも逆方向電圧に対して前記LEDチップ3を保護する
ように第1および第2の下部端子電極1a、2aの間に
電気的に接続されている。
【0031】絶縁性基板10は、周知の耐熱性のプリン
ト基板などを使用しており、表面にLEDチップ3を実
装し、裏面にツェナーダイオードチップ5を実装する空
間7を設ける為に、絶縁性基板10に一体成形等により
加工し凹部を設ける。前記凹部には、第1および第2の
下部端子電極1a、2aが、第一および第二の端子電極
1、2より引き回され該凹部内にツェナーダイオードチ
ップ5が実装できるようになっている。
【0032】LEDチップ3とツェナーダイオードチッ
プの実装方法や樹脂のモ−ルドは、第一の実施形態と同
様なので省略する。(c)および(c’)の、裏面図は、
夫々どちらも空間7が凹部であるが、詳細には溝状にな
っており、(c)および(c’)のように適宜第一および第
二の下部端子電極1a、2aの形状が選択可能である。ま
た、絶縁性基板10は、裏面に空間7が形成されるよう
に一体成形によって形成されているか、平板状の絶縁性
基板の裏面を加工することで空間7が形成されるされて
いる。空間7は、凹部となっており前述したように詳細
には、溝状となっており、一体成形か切り欠き加工によ
って形成される。また、図示しないが、凹部が溝状でな
くても、円柱状でも四角柱状などの角柱状でも設計者
が、樹脂注入しやすい形状によって決定されるものであ
る。窒化ガリウム系のLEDチップ3及びツェナーダイ
オードチップ5については、第一の実施形態で簡単に説
明したので省略する。
【0033】この様に、絶縁性基板の下部に空間を設け
その空間にツェナーダイオードチップ等の保護素子を配
置することで、簡単に超小型な静電対策表面実装LED
を提供できる。更に一体成形により下部に空間を設けた
絶縁性基板を使用するので工程も簡略化する。また、一
体成形でなく切欠き加工でもよい。
【0034】次に本出願の静電対策表面実装型LEDの
第三の実施形態を図3に示す。(a)は、静電対策表面
実装型LEDの正面図であり、(b)はA−A断面図であ
り、(c)および(c’)は、裏面図を示す。絶縁性基板1
0と、該絶縁性基板10の表面の両端部に設けられる第
1および第2の端子電極1、2と、前記第1および第2
の端子電極1、2の一方にマウントされ、n型電極9お
よびp型電極8がそれぞれ前記第1および第2の端子電
極1,2と電気的に接続されるLEDチップ3と、前記
第一および第二端子電極1、2と導通する第1および第
2の下部端子電極1a、2a接続されるツェナーダイオー
ドチップ5とからなり、該ツェナーダイオードチップ5
は前記LEDチップ3に印加され得る少なくとも逆方向
電圧に対して前記LEDチップ3を保護するように前記
第1および第2の下部端子電極1a、2aの間に電気的に
接続されている。
【0035】絶縁性基板10は、周知の耐熱性のプリン
ト基板などを使用しており、表面にLEDチップ3を実
装し裏面にツェナーダイオードチップ5を実装する空間
7を設ける為に、絶縁体及び金属製のスペーサー10a
等接合して裏面に凹部を設ける。前記凹部には、第1お
よび第2の下部端子電極1a、2aが、第一および第二
の端子電極1、2より引き回され該凹部内にツェナーダ
イオードチップ5が実装できるようになっている。
【0036】LEDチップ3は、図3(a)、(b)に
示されるように、第1と第2の電極1、2の先端部に金
バンプ4aや特に図示しないが、導電性ペーストや異方
性導線膜でフェースダウンボンディングし、n型電極9
およびp型電極8がそれぞれ第1の端子電極1および第
2の電極2と電気的に接続さている。また、ツェナーダ
イオードチップ5を前記凹部内まで引き延ばされた第2
の下部端子電極2aにボンディングし、その正電極を該
凹部内まで引き延ばされた第1の下部端子電極1aと金
線4により電気的に接続する。このとき、負電極はダイ
ボンディングの際の導電性接着剤により第2の下部端子
電極2aと電気的に接続されている。そして、絶縁性基
板10の表面は、LEDチップ3により発光する光を透
過する透明または乳白色のエポキシ樹脂6などによりL
EDチップ3を畝状にモールドし、裏面は、凹部内のツ
ェナーダイオードチップ5の金線4が外れないように樹
脂モールド6する。このとき、表面実装型LEDの裏面
の空間7(裏面凹部)から樹脂があふれないように形成
される。この様にして、樹脂モールド6で被覆された表
面実装型LEDを得る。
【0037】(c)および(c’)の、裏面図は、夫々どち
らも空間7が凹部であるが、詳細には溝状になってお
り、(c)および(c’)のように第一および第二の下部端
子電極1a、2aの形状が、適宜選択可能である。また、
(c)及び(c’)は、スペーサーの形を変えることで空
間7の凹部を円柱状に適宜変更可能である。もちろん円
柱状でなく四角柱状などの角柱状としてもよい。窒化ガ
リウム系のLEDチップ3とツェナーダイオードチップ
5については、第一の実施形態で説明済みであるので省
略する。
【0038】この様に、絶縁性基板の下部に空間を設け
その空間にツェナーダイオードチップ等の保護素子を配
置することで、簡単に超小型な静電対策表面実装LED
チップを提供できる。また、スペーサにより空間を設け
るので絶縁性基板を加工する必要もない。更に、フィー
スダウンボンディングによりワイヤボンディングによる
高さの無駄を省きより薄い超小型静電対策LEDを得る
ことができる。
【0039】次に本出願の静電対策表面実装型LED第
四の実施形態を図4に示す。図3同様で(a)は、静電
対策表面実装型LEDの正面図であり、(b)はA−A断
面図であり、(c)および(c’)は、裏面図を示す。第一
の実施形態と同様に絶縁性基板1と、該絶縁性基板1の
表面の両端部に設けられる第1および第2の端子電極
1、2と、前記第1および第2の端子電極1、2の一方
にマウントされ、n型電極9およびp型電極8がそれぞれ
前記第1および第2の端子電極1,2と電気的に接続さ
れるLEDチップ3と、前記第1および第2の下部端子
電極1a、2aに接続されるツェナーダイオードチップ
5とからなり、該ツェナーダイオードチップ5は前記L
EDチップ3に印加され得る少なくとも逆方向電圧に対
して前記LEDチップ3を保護するように前記第1およ
び第2の下部端子電極1a、2aの間に電気的に接続さ
れている。
【0040】絶縁性基板10は、周知の耐熱性のプリン
ト基板などを使用しており、表面にLEDチップ3を実
装し、裏面にツェナーダイオードチップ5を実装する空
間7を設ける為に、絶縁性基板10に一体成形等により
加工し凹部を設ける。前記凹部には、第1および第2の
端子電極1、2が、引き回され該凹部内にツェナーダイ
オードチップ5が実装できるようになっている。
【0041】LEDチップ3とツェナーダイオードチッ
プの実装方法や樹脂のモ−ルドは、第三の実施形態と同
様なので省略する。(c)および(c’)の、裏面図は、
夫々どちらも空間7が凹部であるが、詳細には溝状にな
っており、(c)および(c’)のように第一および第二の
下部端子電極1a、2aの形状が、適宜選択可能である。
また、絶縁性基板10は、裏面に空間7が形成されるよ
うに一体成形によって形成されているか、平板状の絶縁
性基板の裏面を加工することで空間7が形成されるされ
ている。前記したように空間7は、凹部であり溝状とな
っており、一体成形か切り欠き加工によって形成され
る。また、図示しないが、凹部が溝状でなくても、円柱
状でも四角柱状などの角柱状でも設計者が、樹脂注入し
やすい形状によって決定されるものである。窒化ガリウ
ム系のLEDチップ3及びツェナーダイオードチップ5
については、第一の実施形態で簡単に説明したので省略
する。
【0042】前述の実施形態では、保護素子としてツェ
ナーダイオードチップを用いたが、チップでなくてパッ
ケージングされた製品状のものを使用してもよい。ま
た、ツェナーダイオードチップでなくても通常のダイオ
ードでも、LEDチップに対する逆方向の電圧に対して
保護することができる。さらに、ダイオードでなくて
も、トランジスタをダイオード接続したものや、MOS
FETのゲートとソースまたはドレインとを接続したも
の、またはこれらを組み合わせてツェナーダイオードチ
ップと同様に両方向に保護する複合素子またはICな
ど、ダイオードと同様にLEDチップを保護することが
できる素子であればよい。また、前述の例では、空間7
を樹脂モールドしたがしなくても実現できる。
【0043】この様に、絶縁性基板の下部に空間を設け
その空間にツェナーダイオードチップ等の保護素子を配
置することで、簡単に超小型な静電対策表面実装LED
を提供できる。また、一体成形により下部に空間を設け
た絶縁性基板を使用するので工程も簡略化する。更に、
フェースダウンボンディングによって、LEDチップを
実装することでより薄い超小型な静電対策表面実装型L
EDを得ることができる。
【0044】従来の静電対策表面実装型LEDでは、L
EDチップをほぼ中央に配置して輝度を充分に保持しな
がら保護素子を絶縁体表面に内蔵していたため、絶縁性
基板の面積が大きくなってしまい超小形の静電対策表面
実装型LEDが得られなかったが、このように本発明で
は、今までに無い更に超小型で薄い静電対策表面実装型
LEDを得ることが可能になった。
【0045】
【発明の効果】従来では、小型な静電対策LEDは、絶
縁性基板の表面側にLEDチップと保護素子を実装しL
EDチップを略中央に配置して輝度を充分に保持してい
たが、本発明では、絶縁基性基板の下部に空間を設けそ
の空間にツェナーダイオードチップ等の保護素子を配置
することで、簡単にLEDチップを略中央に配置して輝
度を充分に保持しつつ今までに無い超小型な静電対策表
面実装LEDを得ることができる。また、フェースダウ
ンボンディングによって、LEDチップを実装すること
でより薄い超小型な静電対策表面実装型LEDを得るこ
とも可能である。更に、スペ−サーを用いて空間を形成
することで絶縁性基板を加工する必要がなく工程が簡略
化すると共に、金属製スペーサーを使用することによる
放熱作用が期待される。一方、一体成形により下部に空
間を設けた絶縁性基板を使用することでも工程が簡略化
する。また、切り欠き加工によっても簡単に実現でき
る。
【図面の簡単な説明】
【図1】・・・本発明の第一の実施形態の図を示す。 (a)正面図を示す。 (b)側面図を示す。 (c)裏面図を示す。 (c’)変形例の裏面図を示す。
【図2】・・・本発明の第二の実施形態の図を示す。 (a)正面図を示す。 (b)側面図を示す。 (c)裏面図を示す。 (c’)変形例の裏面図を示す。
【図3】・・・本発明の第三の実施形態の図を示す。 (a)正面図を示す。 (b)側面図を示す。 (c)裏面図を示す。 (c’)変形例の裏面図を示す。
【図4】・・・本発明の第四の実施形態の図を示す。 (a)正面図を示す。 (b)側面図を示す。 (c)裏面図を示す。 (c’)変形例の裏面図を示す。
【図5】・・・窒化ガリウム系LEDの簡単な構造図を示
す。
【図6】・・・従来の静電対策表面実装型LEDの図を示
す。 (a)正面図を示す。 (b)側面図を示す。
【図7】・・・従来の静電対策表面実装型LEDの図を示
す。
【図8】・・・静電対策表面実装型LEDの等価回路図を
示す。
【符号の説明】
1、61・・第一の端子電極 2、62・・第二の端子電極 62a・・延出部 3、63・・LEDチップ 4、64・・金線 4a・・金バンプ 5、65・・ツェナーダイオードーチップ(保護素子) 6・・樹脂モールド(透明または、乳白色のエポキシ樹
脂) 66・・樹脂パッケージ 7・・空間(絶縁性基板の下部空間) 8、58、68・・p型電極 9、59、69・・n型電極 67・・反射ケース 10、60・・絶縁性基板 10a・・スペーサー 51・・基板(サファイア) 52・・GaNa低温バッファー層 53・・n型InGaNaクラッド層 54・・p型InGaNa活性層 55・・p型クラッド層 55a・・p型AlGaNa層 55b・・p型GaNa層 57・・電流拡散層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】化合物半導体を実装する静電対策表面実装
    型LEDにおいて、絶縁性基板表面に第一の端子電極と
    第二の端子電極を配置して、該絶縁性基板の表面に前記
    化合物半導体を実装し、該化合物半導体に設けられたp
    型電極およびn型電極と該第一の端子電極および第二端
    子電極に夫々電気的に接続され、該絶縁性基板の下部に
    該第一の端子電極および第二の端子電極と導通する第一
    および第二の下部端子電極が設けられ、該化合物半導体
    の保護素子を該第一及び第二の下部端子電極に電気的に
    接続して設けたことを特徴とする静電対策表面実装型L
    ED。
  2. 【請求項2】前記化合物半導体が窒化ガリウム系化合物
    半導体であることを特徴とする請求項1記載の静電対策
    表面実装型LED。
  3. 【請求項3】前記絶縁性基板の表面の略中心位置に前記
    化合物半導体を配置することを特徴とする請求項1〜2
    記載の静電対策表面実装型LED。
  4. 【請求項4】前記電気的接続が導電性ワイヤによって行
    われることを特徴とする請求項1〜3記載の静電対策表
    面実装型LED。
  5. 【請求項5】前記電気的接続が少なくとも導電性のバン
    プまたは、導電性ペ−スト、異方性導電膜によって行わ
    れることを特徴とする請求項1〜3記載の静電対策表面
    実装型LED。
  6. 【請求項6】前記保護素子は、少なくともツェナーダイ
    オ−ド、トランジスタのダイオード接続、MOSFET
    およびそれらの複合素子、ICの内の一つを使用して前
    記窒化ガリウム系化合物半導体と並列で逆方向に接続さ
    れていることを特徴とする請求項1〜5記載の静電対策
    表面実装型LED。
  7. 【請求項7】前記絶縁性基板は、下部に保護素子を実装
    できる空間を設けていることを特徴とする請求項1〜6
    記載の静電対策表面実装型LED。
JP20249999A 1999-07-16 1999-07-16 静電対策表面実装型led Pending JP2001036140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20249999A JP2001036140A (ja) 1999-07-16 1999-07-16 静電対策表面実装型led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20249999A JP2001036140A (ja) 1999-07-16 1999-07-16 静電対策表面実装型led

Publications (1)

Publication Number Publication Date
JP2001036140A true JP2001036140A (ja) 2001-02-09

Family

ID=16458508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20249999A Pending JP2001036140A (ja) 1999-07-16 1999-07-16 静電対策表面実装型led

Country Status (1)

Country Link
JP (1) JP2001036140A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368278A (ja) * 2001-06-06 2002-12-20 Citizen Electronics Co Ltd 発光ダイオード
JP2002374005A (ja) * 2001-04-10 2002-12-26 Toshiba Corp 光半導体装置
JP2005294847A (ja) * 2004-04-02 2005-10-20 Tetsumei Cho ライト及び直列ライト
JP2006156668A (ja) * 2004-11-29 2006-06-15 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2006339640A (ja) * 2005-05-31 2006-12-14 Samsung Electro Mech Co Ltd 静電気放電衝撃に対する保護機能が内蔵された高輝度発光ダイオード
JP2007036238A (ja) * 2005-07-22 2007-02-08 Samsung Electro-Mechanics Co Ltd 保護素子の配置構成を改善した側面型発光ダイオード
JP2007273852A (ja) * 2006-03-31 2007-10-18 Ngk Spark Plug Co Ltd 発光素子収納用パッケージ
JP2009044082A (ja) * 2007-08-10 2009-02-26 Stanley Electric Co Ltd 表面実装型発光装置
JP2009253169A (ja) * 2008-04-09 2009-10-29 Nichia Corp 発光装置
JP2011525702A (ja) * 2008-06-24 2011-09-22 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2012529164A (ja) * 2009-06-04 2012-11-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体素子
JP2015043374A (ja) * 2013-08-26 2015-03-05 京セラ株式会社 発光素子搭載用部品および発光装置
JP2016018895A (ja) * 2014-07-08 2016-02-01 日亜化学工業株式会社 発光装置
KR20170004724A (ko) * 2015-07-03 2017-01-11 엘지이노텍 주식회사 발광 소자 및 발광 모듈
JP2017157687A (ja) * 2016-03-02 2017-09-07 ローム株式会社 Led発光装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374005A (ja) * 2001-04-10 2002-12-26 Toshiba Corp 光半導体装置
JP2002368278A (ja) * 2001-06-06 2002-12-20 Citizen Electronics Co Ltd 発光ダイオード
JP2005294847A (ja) * 2004-04-02 2005-10-20 Tetsumei Cho ライト及び直列ライト
JP2006156668A (ja) * 2004-11-29 2006-06-15 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2006339640A (ja) * 2005-05-31 2006-12-14 Samsung Electro Mech Co Ltd 静電気放電衝撃に対する保護機能が内蔵された高輝度発光ダイオード
JP2011146752A (ja) * 2005-07-22 2011-07-28 Samsung Led Co Ltd 側面型発光ダイオード及び側面型発光ダイオードの製造方法
JP2007036238A (ja) * 2005-07-22 2007-02-08 Samsung Electro-Mechanics Co Ltd 保護素子の配置構成を改善した側面型発光ダイオード
JP2007273852A (ja) * 2006-03-31 2007-10-18 Ngk Spark Plug Co Ltd 発光素子収納用パッケージ
JP2009044082A (ja) * 2007-08-10 2009-02-26 Stanley Electric Co Ltd 表面実装型発光装置
JP2009253169A (ja) * 2008-04-09 2009-10-29 Nichia Corp 発光装置
JP2011525702A (ja) * 2008-06-24 2011-09-22 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2012529164A (ja) * 2009-06-04 2012-11-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体素子
EP2438613B1 (de) * 2009-06-04 2019-07-03 OSRAM Opto Semiconductors GmbH Optoelektronisches halbleiterbauelement
JP2015043374A (ja) * 2013-08-26 2015-03-05 京セラ株式会社 発光素子搭載用部品および発光装置
JP2016018895A (ja) * 2014-07-08 2016-02-01 日亜化学工業株式会社 発光装置
KR20170004724A (ko) * 2015-07-03 2017-01-11 엘지이노텍 주식회사 발광 소자 및 발광 모듈
KR102412600B1 (ko) 2015-07-03 2022-06-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 발광 모듈
JP2017157687A (ja) * 2016-03-02 2017-09-07 ローム株式会社 Led発光装置

Similar Documents

Publication Publication Date Title
JP3673621B2 (ja) チップ型発光素子
US6054716A (en) Semiconductor light emitting device having a protecting device
KR100686416B1 (ko) 복합 발광소자, 반도체 발광장치 및 반도체 발광장치의제조방법
US6642072B2 (en) Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
JP3257455B2 (ja) 発光装置
US7652306B2 (en) Light emitting diode package
JP3399440B2 (ja) 複合発光素子と発光装置及びその製造方法
US20060267040A1 (en) High-brightness LED with protective function of electrostatic discharge damage
JP2001015815A (ja) 半導体発光装置
JP3559435B2 (ja) 半導体発光素子
JP2001036140A (ja) 静電対策表面実装型led
JP2002314138A (ja) 発光装置
US20180182945A1 (en) Led package
JP3787220B2 (ja) チップ型発光素子
JP3764255B2 (ja) 半導体発光素子
KR20020035789A (ko) 발광 다이오드 패키지 및 그 제조 방법
JP3723328B2 (ja) 半導体発光素子
JPH11103096A (ja) 半導体発光素子
JP2006019594A (ja) 半導体ウェハ、半導体装置の製造方法、及び半導体装置
KR20160128516A (ko) 반도체 발광소자 패키지
JPH10150227A (ja) チップ型発光素子
JPH11112026A (ja) 半導体発光素子
JP2001223390A (ja) 半導体発光装置およびその製造方法
KR100722322B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929