JPH10256610A - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JPH10256610A JPH10256610A JP27104097A JP27104097A JPH10256610A JP H10256610 A JPH10256610 A JP H10256610A JP 27104097 A JP27104097 A JP 27104097A JP 27104097 A JP27104097 A JP 27104097A JP H10256610 A JPH10256610 A JP H10256610A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- chip
- lead
- emitting element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
(57)【要約】
【課題】 半導体発光素子のｐ側電極とｎ側電極に対す
る逆電圧の印加や順方向でも外部からのサージなどの大
きな入力に対して、破壊し難い半導体発光素子を提供す
る。 【解決手段】 （ａ）発光層を形成すべく積層される半
導体層、および該半導体層のｎ形層とｐ形層にそれぞれ
接続されるｎ側電極３９とｐ側電極３８を有する発光部
（ＬＥＤチップ３）と、（ｂ）前記第１導電形層および
第２導電形層の間に電気的に接続されて前記発光部に印
加され得る少なくとも逆方向電圧に対して前記発光部を
保護する保護素子部（保護ダイオードチップ５）、とを
内蔵している。
る逆電圧の印加や順方向でも外部からのサージなどの大
きな入力に対して、破壊し難い半導体発光素子を提供す
る。 【解決手段】 （ａ）発光層を形成すべく積層される半
導体層、および該半導体層のｎ形層とｐ形層にそれぞれ
接続されるｎ側電極３９とｐ側電極３８を有する発光部
（ＬＥＤチップ３）と、（ｂ）前記第１導電形層および
第２導電形層の間に電気的に接続されて前記発光部に印
加され得る少なくとも逆方向電圧に対して前記発光部を
保護する保護素子部（保護ダイオードチップ５）、とを
内蔵している。
Description
【０００１】
【発明の属する技術分野】本発明は半導体発光素子に関
する。さらに詳しくは、発光素子チップに逆方向電圧が
印加される場合にも発光素子チップがその逆方向電圧に
より破壊しないように保護素子が設けられている半導体
発光素子に関する。
する。さらに詳しくは、発光素子チップに逆方向電圧が
印加される場合にも発光素子チップがその逆方向電圧に
より破壊しないように保護素子が設けられている半導体
発光素子に関する。
【０００２】
【従来の技術】従来、半導体発光素子は、ｐ形層とｎ形
層とが直接接合してｐｎ接合を形成するか、その間に活
性層を挟持してダブルヘテロ接合を形成して構成され、
ｐ形層とｎ形層との間に順方向の電圧が印加されること
により、ｐｎ接合部または活性層で発光する。このよう
な発光素子は、たとえば図１０に示されるように、半導
体の積層体からなる発光素子チップ（以下、ＬＥＤチッ
プという）３が第１のリード１の先端の湾曲状凹部にボ
ンディングされ、一方の電極が第１のリード１と電気的
に接続され、他方の電極が第２のリード２と金線４など
により電気的に接続されてその周囲がＬＥＤチップ３の
光に対して透明な樹脂製のパッケージ５により覆われる
ことにより形成されている。
層とが直接接合してｐｎ接合を形成するか、その間に活
性層を挟持してダブルヘテロ接合を形成して構成され、
ｐ形層とｎ形層との間に順方向の電圧が印加されること
により、ｐｎ接合部または活性層で発光する。このよう
な発光素子は、たとえば図１０に示されるように、半導
体の積層体からなる発光素子チップ（以下、ＬＥＤチッ
プという）３が第１のリード１の先端の湾曲状凹部にボ
ンディングされ、一方の電極が第１のリード１と電気的
に接続され、他方の電極が第２のリード２と金線４など
により電気的に接続されてその周囲がＬＥＤチップ３の
光に対して透明な樹脂製のパッケージ５により覆われる
ことにより形成されている。
【０００３】このような発光素子は、ダイオード構造に
なっているため、逆方向の電圧が印加されても電流が流
れない整流作用を利用して、直流電圧を両電極間に印加
しないで交流電圧を印加することにより、交流で順方向
電圧になる場合にのみ電流が流れて発光する光を利用す
る使用方法も採用されている。
なっているため、逆方向の電圧が印加されても電流が流
れない整流作用を利用して、直流電圧を両電極間に印加
しないで交流電圧を印加することにより、交流で順方向
電圧になる場合にのみ電流が流れて発光する光を利用す
る使用方法も採用されている。
【０００４】
【発明が解決しようとする課題】通常の半導体発光素子
は、電極間に１〜４Ｖ程度の電圧が印加されて発光す
る。しかし、発光素子として用いられるＧａＡｓ系やＧ
ａＰ系やチッ化ガリウム系などの化合物半導体では、逆
方向に印加される電圧に対して弱く、半導体層が破壊す
ることがある。とくに、チッ化ガリウム系化合物半導体
においては、その逆方向の耐圧が５０Ｖ程度と低く、ま
たバンドギャップエネルギーが大きいため、ＧａＡｓ系
などを用いた発光素子より動作電圧も高くなること、逆
方向の印加電圧に対してとくに破壊しやすいこと、など
のため交流電圧の印加で半導体発光素子が破損したり、
その特性が劣化するという問題がある。
は、電極間に１〜４Ｖ程度の電圧が印加されて発光す
る。しかし、発光素子として用いられるＧａＡｓ系やＧ
ａＰ系やチッ化ガリウム系などの化合物半導体では、逆
方向に印加される電圧に対して弱く、半導体層が破壊す
ることがある。とくに、チッ化ガリウム系化合物半導体
においては、その逆方向の耐圧が５０Ｖ程度と低く、ま
たバンドギャップエネルギーが大きいため、ＧａＡｓ系
などを用いた発光素子より動作電圧も高くなること、逆
方向の印加電圧に対してとくに破壊しやすいこと、など
のため交流電圧の印加で半導体発光素子が破損したり、
その特性が劣化するという問題がある。
【０００５】また、交流電圧を印加する駆動でなくて
も、外部からサージ電圧などの大きな電圧が印加される
場合、順方向電圧でも化合物半導体の接合部は破壊され
やすいという問題がある。
も、外部からサージ電圧などの大きな電圧が印加される
場合、順方向電圧でも化合物半導体の接合部は破壊され
やすいという問題がある。
【０００６】本発明はこのような問題を解決するために
なされたもので、交流駆動などのため、半導体発光素子
のｐ側電極とｎ側電極に対して逆電圧が印加される場合
にも、破壊し難い半導体発光素子を提供することを目的
とする。
なされたもので、交流駆動などのため、半導体発光素子
のｐ側電極とｎ側電極に対して逆電圧が印加される場合
にも、破壊し難い半導体発光素子を提供することを目的
とする。
【０００７】本発明の他の目的は、外部からのサージな
どの大きな入力が順方向で加わる場合でも、破壊し難い
半導体発光素子を提供することにある。
どの大きな入力が順方向で加わる場合でも、破壊し難い
半導体発光素子を提供することにある。
【０００８】本発明のさらに他の目的は、半導体発光素
子内に保護素子を内蔵する具体的な構造の半導体発光素
子を提供することにある。
子内に保護素子を内蔵する具体的な構造の半導体発光素
子を提供することにある。
【０００９】
【課題を解決するための手段】本発明による半導体発光
素子は、（ａ）発光層を形成すべく第１導電形層および
第２導電形層を含む半導体層が積層される発光部と、
（ｂ）前記第１導電形層および第２導電形層の間に電気
的に接続されて前記発光部に印加され得る少なくとも逆
方向電圧に対して前記発光部を保護する保護素子部、と
を内蔵することにより構成されている。
素子は、（ａ）発光層を形成すべく第１導電形層および
第２導電形層を含む半導体層が積層される発光部と、
（ｂ）前記第１導電形層および第２導電形層の間に電気
的に接続されて前記発光部に印加され得る少なくとも逆
方向電圧に対して前記発光部を保護する保護素子部、と
を内蔵することにより構成されている。
【００１０】ここに第１導電形および第２導電形とは、
半導体の極性のｎ形およびｐ形のいずれか一方を第１導
電形としたとき、他方のｐ形またはｎ形が第２導電形で
あることを意味する。また、保護素子とは、発光素子チ
ップに印加され得る逆方向電圧を短絡したり、発光素子
チップの動作電圧より高い所定の電圧以上の順方向電圧
をショートさせ得る素子を意味し、ツェナーダイオード
やトランジスタのダイオード接続、ＭＯＳＦＥＴのゲー
トとソースまたはドレインとを短絡した素子またはこれ
らの複合素子、ＩＣなどを含む。
半導体の極性のｎ形およびｐ形のいずれか一方を第１導
電形としたとき、他方のｐ形またはｎ形が第２導電形で
あることを意味する。また、保護素子とは、発光素子チ
ップに印加され得る逆方向電圧を短絡したり、発光素子
チップの動作電圧より高い所定の電圧以上の順方向電圧
をショートさせ得る素子を意味し、ツェナーダイオード
やトランジスタのダイオード接続、ＭＯＳＦＥＴのゲー
トとソースまたはドレインとを短絡した素子またはこれ
らの複合素子、ＩＣなどを含む。
【００１１】この構造にすることにより、発光部の両導
電形の半導体層に逆方向の電圧が印加されても保護素子
部を介して容易に電流が流れて発光部には高い逆電圧は
印加されない。この保護素子部に、たとえばシリコン半
導体を用いた通常のダイオードを使用することにより、
シリコンダイオードの順方向電圧（順方向の電圧の印加
に対して電流が流れ始める電圧）は０.６Ｖ程度にでき
るため、発光部には殆ど逆方向電圧が印加されないで、
逆電圧は直ちに解消される。しかし、発光部と同じ半導
体材料を使用し、発光部とダイオード部とを１チップ化
することもできる。
電形の半導体層に逆方向の電圧が印加されても保護素子
部を介して容易に電流が流れて発光部には高い逆電圧は
印加されない。この保護素子部に、たとえばシリコン半
導体を用いた通常のダイオードを使用することにより、
シリコンダイオードの順方向電圧（順方向の電圧の印加
に対して電流が流れ始める電圧）は０.６Ｖ程度にでき
るため、発光部には殆ど逆方向電圧が印加されないで、
逆電圧は直ちに解消される。しかし、発光部と同じ半導
体材料を使用し、発光部とダイオード部とを１チップ化
することもできる。
【００１２】前述の発光部と保護素子部とを別々のチッ
プ（素子）により形成すれば、つぎのようにランプ型ま
たはチップ型の発光素子を構成することができる。すな
わち、第１および第２のリードがさらに設けられ、発光
素子チップおよび保護素子が前記第１のリードの先端部
にマウントされると共に、前記発光素子チップの第１導
電形層に接続される電極が該第１のリードに電気的に接
続され、前記発光素子チップの第２導電形層に接続され
る電極が前記第２のリードに電気的に接続され、前記保
護素子が前記発光素子チップを保護するように前記第１
および第２のリードの間に電気的に接続されることによ
りランプ型の発光素子になる。さらに具体的には、前記
第１のリードの先端部に湾曲面を有する凹部が形成さ
れ、該凹部の底面に前記発光素子チップがマウントさ
れ、該凹部の上面の一部に鍔部が設けられ、該鍔部の表
面に前記保護素子が設けられ得る。
プ（素子）により形成すれば、つぎのようにランプ型ま
たはチップ型の発光素子を構成することができる。すな
わち、第１および第２のリードがさらに設けられ、発光
素子チップおよび保護素子が前記第１のリードの先端部
にマウントされると共に、前記発光素子チップの第１導
電形層に接続される電極が該第１のリードに電気的に接
続され、前記発光素子チップの第２導電形層に接続され
る電極が前記第２のリードに電気的に接続され、前記保
護素子が前記発光素子チップを保護するように前記第１
および第２のリードの間に電気的に接続されることによ
りランプ型の発光素子になる。さらに具体的には、前記
第１のリードの先端部に湾曲面を有する凹部が形成さ
れ、該凹部の底面に前記発光素子チップがマウントさ
れ、該凹部の上面の一部に鍔部が設けられ、該鍔部の表
面に前記保護素子が設けられ得る。
【００１３】また、第１および第２のリードがさらに設
けられ、該第２のリードの先端部が分離溝により２つの
領域に分離され、発光素子チップが第１のリードの先端
部にマウントされると共に、前記発光素子チップの第１
導電形層に接続される電極が該第１のリードに電気的に
接続され、前記発光素子チップの第２導電形層に接続さ
れる電極が前記第２のリードの一方の領域に電気的に接
続され、前記保護素子が前記第２のリードの先端部の他
方の領域にマウントされて前記発光素子チップを保護す
るように前記第１および第２のリード間に電気的に接続
されてもよい。
けられ、該第２のリードの先端部が分離溝により２つの
領域に分離され、発光素子チップが第１のリードの先端
部にマウントされると共に、前記発光素子チップの第１
導電形層に接続される電極が該第１のリードに電気的に
接続され、前記発光素子チップの第２導電形層に接続さ
れる電極が前記第２のリードの一方の領域に電気的に接
続され、前記保護素子が前記第２のリードの先端部の他
方の領域にマウントされて前記発光素子チップを保護す
るように前記第１および第２のリード間に電気的に接続
されてもよい。
【００１４】さらに、発光素子チップおよび保護素子が
絶縁性基板上に直接またはその一端部に設けられる第１
の端子電極に接続される金属上にマウントされると共
に、前記発光素子チップの第１導電形層に接続される電
極が該第１の端子電極に電気的に接続され、前記発光素
子チップの第２導電形層に接続される電極が前記絶縁性
基板の他端部に設けられる第２の端子電極と電気的に接
続され、前記保護素子が前記発光素子チップを保護する
ように前記第１および第２の端子電極間に電気的に接続
されることにより、チップ型の発光素子になる。
絶縁性基板上に直接またはその一端部に設けられる第１
の端子電極に接続される金属上にマウントされると共
に、前記発光素子チップの第１導電形層に接続される電
極が該第１の端子電極に電気的に接続され、前記発光素
子チップの第２導電形層に接続される電極が前記絶縁性
基板の他端部に設けられる第２の端子電極と電気的に接
続され、前記保護素子が前記発光素子チップを保護する
ように前記第１および第２の端子電極間に電気的に接続
されることにより、チップ型の発光素子になる。
【００１５】前記保護素子がツェナーダイオードであれ
ば、発光素子チップに順方向にサージなどの高電圧が印
加されてもツェナーダイオードのツェナー特性により、
発光素子チップにダメージを与えることなく保護する。
ば、発光素子チップに順方向にサージなどの高電圧が印
加されてもツェナーダイオードのツェナー特性により、
発光素子チップにダメージを与えることなく保護する。
【００１６】前記発光素子チップがチッ化ガリウム系化
合物半導体であれば、とくに逆電圧に弱く、また順方向
でも高電圧の印加に弱いチッ化ガリウム系化合物半導体
が用いられる半導体発光素子において、逆電圧やサージ
などに対して保護されるため好ましい。ここにチッ化ガ
リウム系化合物半導体とは、III 族元素のＧａとＶ族元
素のＮとの化合物またはIII 族元素のＧａの一部がＡ
ｌ、Ｉｎなどの他のIII族元素と置換したものおよび／
またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元
素と置換した化合物からなる半導体をいう。
合物半導体であれば、とくに逆電圧に弱く、また順方向
でも高電圧の印加に弱いチッ化ガリウム系化合物半導体
が用いられる半導体発光素子において、逆電圧やサージ
などに対して保護されるため好ましい。ここにチッ化ガ
リウム系化合物半導体とは、III 族元素のＧａとＶ族元
素のＮとの化合物またはIII 族元素のＧａの一部がＡ
ｌ、Ｉｎなどの他のIII族元素と置換したものおよび／
またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元
素と置換した化合物からなる半導体をいう。
【００１７】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子について説明をする。
明の半導体発光素子について説明をする。
【００１８】本発明の半導体発光素子は、その一実施形
態の断面説明図および平面説明図が図１に示されるよう
に、第１のリード１の先端部の周囲に湾曲面を有する凹
部１１内にＬＥＤチップ３がボンディングされ、一方の
電極、たとえばｎ側電極３９は第１のリード１と電気的
に接続され、他方の電極、たとえばｐ側電極３８が第２
のリード２と金線４により電気的に接続されている。さ
らに、第１のリード１の先端部の鍔部１２に保護素子と
してのダイオードチップ（以下、保護ダイオードチップ
という）５がその正電極（ｐ形層に接続される電極を意
味する）が第１のリード１と電気的に接続されるように
ボンディングされ、その負電極（ｎ形層に接続される電
極を意味する）は第２のリード２と金線４により電気的
に接続されている。そして、その周囲が樹脂製のパッケ
ージ６により覆われている。
態の断面説明図および平面説明図が図１に示されるよう
に、第１のリード１の先端部の周囲に湾曲面を有する凹
部１１内にＬＥＤチップ３がボンディングされ、一方の
電極、たとえばｎ側電極３９は第１のリード１と電気的
に接続され、他方の電極、たとえばｐ側電極３８が第２
のリード２と金線４により電気的に接続されている。さ
らに、第１のリード１の先端部の鍔部１２に保護素子と
してのダイオードチップ（以下、保護ダイオードチップ
という）５がその正電極（ｐ形層に接続される電極を意
味する）が第１のリード１と電気的に接続されるように
ボンディングされ、その負電極（ｎ形層に接続される電
極を意味する）は第２のリード２と金線４により電気的
に接続されている。そして、その周囲が樹脂製のパッケ
ージ６により覆われている。
【００１９】このＬＥＤチップ３と保護ダイオードチッ
プ５の接続の関係を電源７と共に図２に等価回路で示
す。図２に示されるように、本発明の半導体発光素子
は、ＬＥＤチップ３のｐ側電極３８が保護ダイオードチ
ップ５の負電極５９と電気的に接続され、ＬＥＤチップ
３のｎ側電極３９が保護ダイオードチップ５の正電極５
８と抵抗Ｒを介して電気的に接続されている。そして、
それぞれの両電極が電源７の両電極端子７１、７２に接
続されている。なお、抵抗Ｒは図１では省略されている
が、順電圧または逆電圧の過電圧が印加された場合に、
その電圧降下を負担する役割をし、設けられることが好
ましい。この抵抗Ｒは、保護ダイオードチップ５の負電
極５９側に設けられてもよい。
プ５の接続の関係を電源７と共に図２に等価回路で示
す。図２に示されるように、本発明の半導体発光素子
は、ＬＥＤチップ３のｐ側電極３８が保護ダイオードチ
ップ５の負電極５９と電気的に接続され、ＬＥＤチップ
３のｎ側電極３９が保護ダイオードチップ５の正電極５
８と抵抗Ｒを介して電気的に接続されている。そして、
それぞれの両電極が電源７の両電極端子７１、７２に接
続されている。なお、抵抗Ｒは図１では省略されている
が、順電圧または逆電圧の過電圧が印加された場合に、
その電圧降下を負担する役割をし、設けられることが好
ましい。この抵抗Ｒは、保護ダイオードチップ５の負電
極５９側に設けられてもよい。
【００２０】ＬＥＤチップ３は、たとえば青色系（紫外
線から黄色）の発光色を有するチップの一例の断面図が
図３に示されるように形成される。すなわち、たとえば
サファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板３１
の表面に、ＧａＮからなる低温バッファ層３２が０.０
１〜０.２μｍ程度、クラッド層となるｎ形層３３が１
〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａの比率が種々
変わり得ることを意味する、以下同じ）化合物半導体か
らなる活性層３４が０.０５〜０.３μｍ程度、ｐ形のＡ
ｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを
意味する、以下同じ）化合物半導体層３５ａおよびＧａ
Ｎ層３５ｂからなるｐ形層（クラッド層）３５が０.２
〜１μｍ程度、それぞれ順次積層されて、その表面に電
流拡散層３７を介してｐ側電極３８が形成されている。
また、積層された半導体層３３〜３５の一部が除去され
て露出するｎ形層３３にｎ側電極３９が設けられること
により形成されている。
線から黄色）の発光色を有するチップの一例の断面図が
図３に示されるように形成される。すなわち、たとえば
サファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板３１
の表面に、ＧａＮからなる低温バッファ層３２が０.０
１〜０.２μｍ程度、クラッド層となるｎ形層３３が１
〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａの比率が種々
変わり得ることを意味する、以下同じ）化合物半導体か
らなる活性層３４が０.０５〜０.３μｍ程度、ｐ形のＡ
ｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを
意味する、以下同じ）化合物半導体層３５ａおよびＧａ
Ｎ層３５ｂからなるｐ形層（クラッド層）３５が０.２
〜１μｍ程度、それぞれ順次積層されて、その表面に電
流拡散層３７を介してｐ側電極３８が形成されている。
また、積層された半導体層３３〜３５の一部が除去され
て露出するｎ形層３３にｎ側電極３９が設けられること
により形成されている。
【００２１】保護ダイオードチップ５は、通常のシリコ
ン半導体などからなり、ｐｎ接合が形成されたダイオー
ドが用いられる。このｐｎ接合は、一方の導電形の半導
体層上に他方の導電形の半導体層をエピタキシャル成長
して形成したものでもよく、また、一方の導電形の半導
体層に他の導電形の不純物が拡散などにより導入される
ことにより形成されたものでもよい。さらに、半導体材
料はシリコンでなくても化合物半導体で形成されたもの
でもよい。この場合、ヘテロ接合のｐｎ接合構造や、ダ
ブルヘテロ接合構造でダイオードを形成したものでもよ
く、ダブルヘテロ接合にすれば順方向電圧を下げること
ができる。さらにチップ形状も円柱状や角形状など種々
の形状のものを使用することができる。正電極および負
電極が同一面に形成されればＬＥＤチップと向い合わせ
てバンプなどにより接続することができるし、両電極が
上下両面に分離して設けられることにより、導電性のダ
イボンディング材によりダイパッドにＬＥＤチップと共
にダイボンディングをするのに都合がよい。
ン半導体などからなり、ｐｎ接合が形成されたダイオー
ドが用いられる。このｐｎ接合は、一方の導電形の半導
体層上に他方の導電形の半導体層をエピタキシャル成長
して形成したものでもよく、また、一方の導電形の半導
体層に他の導電形の不純物が拡散などにより導入される
ことにより形成されたものでもよい。さらに、半導体材
料はシリコンでなくても化合物半導体で形成されたもの
でもよい。この場合、ヘテロ接合のｐｎ接合構造や、ダ
ブルヘテロ接合構造でダイオードを形成したものでもよ
く、ダブルヘテロ接合にすれば順方向電圧を下げること
ができる。さらにチップ形状も円柱状や角形状など種々
の形状のものを使用することができる。正電極および負
電極が同一面に形成されればＬＥＤチップと向い合わせ
てバンプなどにより接続することができるし、両電極が
上下両面に分離して設けられることにより、導電性のダ
イボンディング材によりダイパッドにＬＥＤチップと共
にダイボンディングをするのに都合がよい。
【００２２】このＬＥＤチップ３および保護ダイオード
チップ５が図１に示されるように、第１のリード１の湾
曲面を有する凹部１１および鍔部１２にそれぞれ銀ペー
ストなどの接着剤によりボンディングされ、前述のよう
に、ＬＥＤチップ３のｎ側電極３９とｐ側電極３８が第
１のリード１および第２のリード２と、保護ダイオード
チップ５の負電極が第２のリードとそれぞれ金線４によ
り連結されて電気的に接続されている。なお、保護ダイ
オードチップ５の正電極は導電性接着剤により直接第１
のリードと電気的に接続されている。そして、これらの
周囲がＬＥＤチップ３により発光する光を透過する透明
または乳白色のエポキシ樹脂などによりモールドされる
ことにより、パッケージ６で被覆された本発明の半導体
発光素子が得られる。パッケージ６は、図１に示される
ように、発光面側が凸レンズになるようにドーム形状に
形成されることにより、ランプタイプの発光素子が得ら
れる。
チップ５が図１に示されるように、第１のリード１の湾
曲面を有する凹部１１および鍔部１２にそれぞれ銀ペー
ストなどの接着剤によりボンディングされ、前述のよう
に、ＬＥＤチップ３のｎ側電極３９とｐ側電極３８が第
１のリード１および第２のリード２と、保護ダイオード
チップ５の負電極が第２のリードとそれぞれ金線４によ
り連結されて電気的に接続されている。なお、保護ダイ
オードチップ５の正電極は導電性接着剤により直接第１
のリードと電気的に接続されている。そして、これらの
周囲がＬＥＤチップ３により発光する光を透過する透明
または乳白色のエポキシ樹脂などによりモールドされる
ことにより、パッケージ６で被覆された本発明の半導体
発光素子が得られる。パッケージ６は、図１に示される
ように、発光面側が凸レンズになるようにドーム形状に
形成されることにより、ランプタイプの発光素子が得ら
れる。
【００２３】本発明の半導体発光素子によれば、図２に
その等価回路が示されているように、ＬＥＤチップ３と
並列に保護ダイオードチップ５が抵抗Ｒを介してその極
性がＬＥＤチップ３と逆になるように接続されている。
そのため、ＬＥＤチップ３を駆動する電源７が交流電源
であっても、ＬＥＤチップ３に順方向の電圧になる位相
のときは、保護ダイオードチップ５には逆方向電圧で電
流は流れず、ＬＥＤチップ３に電流が流れて発光する。
また、交流電源がＬＥＤチップ３に逆方向の電圧になる
位相のときは、保護ダイオードチップ５を介して電流が
流れる。そのため、交流電圧がＬＥＤチップ３に対して
逆方向の電圧の位相となるときでも、ＬＥＤチップ３に
は保護ダイオードチップ５の順方向電圧より高い逆方向
の電圧は印加されない。その結果、逆方向の電圧に対し
て弱いＬＥＤチップ３であってもＬＥＤチップ３に高い
逆方向電圧が印加されず、ＬＥＤチップ３を破損した
り、劣化させたりすることがない。この現象は、ＬＥＤ
チップ３の駆動が直流電源である場合に、外部から逆方
向電圧のサージなどが入った場合でも、同様に保護ダイ
オードチップ５を介して放電し、ＬＥＤチップ３は逆方
向の電圧に耐える必要がない。
その等価回路が示されているように、ＬＥＤチップ３と
並列に保護ダイオードチップ５が抵抗Ｒを介してその極
性がＬＥＤチップ３と逆になるように接続されている。
そのため、ＬＥＤチップ３を駆動する電源７が交流電源
であっても、ＬＥＤチップ３に順方向の電圧になる位相
のときは、保護ダイオードチップ５には逆方向電圧で電
流は流れず、ＬＥＤチップ３に電流が流れて発光する。
また、交流電源がＬＥＤチップ３に逆方向の電圧になる
位相のときは、保護ダイオードチップ５を介して電流が
流れる。そのため、交流電圧がＬＥＤチップ３に対して
逆方向の電圧の位相となるときでも、ＬＥＤチップ３に
は保護ダイオードチップ５の順方向電圧より高い逆方向
の電圧は印加されない。その結果、逆方向の電圧に対し
て弱いＬＥＤチップ３であってもＬＥＤチップ３に高い
逆方向電圧が印加されず、ＬＥＤチップ３を破損した
り、劣化させたりすることがない。この現象は、ＬＥＤ
チップ３の駆動が直流電源である場合に、外部から逆方
向電圧のサージなどが入った場合でも、同様に保護ダイ
オードチップ５を介して放電し、ＬＥＤチップ３は逆方
向の電圧に耐える必要がない。
【００２４】本発明は、以上のように、ＬＥＤチップ３
と保護ダイオードチップ５が逆方向で並列に接続されて
いることに特徴があるもので、その接続方法は種々変更
し得る。たとえば図４（ａ）に示されるように、ＬＥＤ
チップ３のｐ側電極３８と保護ダイオードチップ５の負
電極との間を金線４により接続し、さらに保護ダイオー
ドチップ５の負電極と第２のリード２の先端との間を金
線４により接続すれば、トータルの金線の長さを短くす
ることができる。また、図４（ｂ）に示されるように、
保護ダイオードチップ５を第２のリード２の先端にボン
ディングをして、それぞれの電極を金線４により電気的
に接続することもできる。この構造にすれば、第１のリ
ード１の先端部を必要以上に大きくする必要がない。な
お、図４で図１と同じ部分には同じ符号を付してある。
と保護ダイオードチップ５が逆方向で並列に接続されて
いることに特徴があるもので、その接続方法は種々変更
し得る。たとえば図４（ａ）に示されるように、ＬＥＤ
チップ３のｐ側電極３８と保護ダイオードチップ５の負
電極との間を金線４により接続し、さらに保護ダイオー
ドチップ５の負電極と第２のリード２の先端との間を金
線４により接続すれば、トータルの金線の長さを短くす
ることができる。また、図４（ｂ）に示されるように、
保護ダイオードチップ５を第２のリード２の先端にボン
ディングをして、それぞれの電極を金線４により電気的
に接続することもできる。この構造にすれば、第１のリ
ード１の先端部を必要以上に大きくする必要がない。な
お、図４で図１と同じ部分には同じ符号を付してある。
【００２５】図５〜６は、図４のさらなる変形例で、図
１に示されるように、保護ダイオードチップ５が設けら
れる鍔部１２が第２のリード２との対向部ではなく、第
１および第２のリードを結ぶ線とずれた位置に鍔部１２
が設けられ、その鍔部１２の表面に保護ダイオードチッ
プ５が設けられている。このように第２のリード２と対
向する側とずれた位置に設けられることにより、金線が
重なり合うことがなく、金線同士の接触を防ぐことがで
きる。すなわち、ダイオードチップ５を設ける鍔部１２
は第１のリード１の先端部の凹部１１の上面のいずれか
の場所に設けられればよい。
１に示されるように、保護ダイオードチップ５が設けら
れる鍔部１２が第２のリード２との対向部ではなく、第
１および第２のリードを結ぶ線とずれた位置に鍔部１２
が設けられ、その鍔部１２の表面に保護ダイオードチッ
プ５が設けられている。このように第２のリード２と対
向する側とずれた位置に設けられることにより、金線が
重なり合うことがなく、金線同士の接触を防ぐことがで
きる。すなわち、ダイオードチップ５を設ける鍔部１２
は第１のリード１の先端部の凹部１１の上面のいずれか
の場所に設けられればよい。
【００２６】また、図６に示される例は、図４（ｂ）の
変形例で、第２のリード２に保護ダイオードチップ５を
マウントする場合で、狭い場所に保護ダイオードチップ
５をマウントすると共にＬＥＤチップ３とのワイヤボン
ディングをしなければならない場合に、保護ダイオード
チップ５をマウントする際のボンディング材がリード２
上に流れるとワイヤボンディングの信頼性が低下するた
め、第２のリード２の上面に溝２３を形成し、第２のリ
ード２の上面を２つの領域２ａ、２ｂに分割して、その
一方の領域２ａに保護ダイオードチップ５をマウント
し、他方の領域２ｂに金線４によりＬＥＤチップ３との
ワイヤボンディングをするものである。このような構造
にすることにより、狭い場所に保護ダイオードチップ５
をマウントしながら、ワイヤボンディングの信頼性が向
上する。
変形例で、第２のリード２に保護ダイオードチップ５を
マウントする場合で、狭い場所に保護ダイオードチップ
５をマウントすると共にＬＥＤチップ３とのワイヤボン
ディングをしなければならない場合に、保護ダイオード
チップ５をマウントする際のボンディング材がリード２
上に流れるとワイヤボンディングの信頼性が低下するた
め、第２のリード２の上面に溝２３を形成し、第２のリ
ード２の上面を２つの領域２ａ、２ｂに分割して、その
一方の領域２ａに保護ダイオードチップ５をマウント
し、他方の領域２ｂに金線４によりＬＥＤチップ３との
ワイヤボンディングをするものである。このような構造
にすることにより、狭い場所に保護ダイオードチップ５
をマウントしながら、ワイヤボンディングの信頼性が向
上する。
【００２７】図７は本発明の半導体発光素子の別の実施
形態を示す図である。この例は、ＬＥＤチップ８がサフ
ァイア基板上にチッ化ガリウム系化合物半導体が積層さ
れた青色系のＬＥＤではなく、ＧａＡｓやＧａＰなどの
基板上にＡｌＧａＡｓ系（ＡｌとＧａの比率が種々変わ
り得ることを意味する、以下同じ）などの化合物半導体
が積層される赤色系のＬＥＤなどのように、基板が導電
性材料からなるものの例で、他は図１の例と同じで図１
と同じ部分には同じ符号を付してある。この場合は、前
述のように、ｎ側電極を第１のリード１と金線などによ
りワイヤボンディングをしなくても、第１のリード１の
湾曲面を有する凹部１１に銀ペーストなどによりＬＥＤ
チップ８をボンディングするだけで、ｎ側電極と第１の
リード１とが電気的にも接続される。その結果、図１の
例と同様にＬＥＤチップ８に逆方向の極性の保護ダイオ
ードチップ５が並列に接続された発光素子ランプが得ら
れる。
形態を示す図である。この例は、ＬＥＤチップ８がサフ
ァイア基板上にチッ化ガリウム系化合物半導体が積層さ
れた青色系のＬＥＤではなく、ＧａＡｓやＧａＰなどの
基板上にＡｌＧａＡｓ系（ＡｌとＧａの比率が種々変わ
り得ることを意味する、以下同じ）などの化合物半導体
が積層される赤色系のＬＥＤなどのように、基板が導電
性材料からなるものの例で、他は図１の例と同じで図１
と同じ部分には同じ符号を付してある。この場合は、前
述のように、ｎ側電極を第１のリード１と金線などによ
りワイヤボンディングをしなくても、第１のリード１の
湾曲面を有する凹部１１に銀ペーストなどによりＬＥＤ
チップ８をボンディングするだけで、ｎ側電極と第１の
リード１とが電気的にも接続される。その結果、図１の
例と同様にＬＥＤチップ８に逆方向の極性の保護ダイオ
ードチップ５が並列に接続された発光素子ランプが得ら
れる。
【００２８】図８〜９は、ランプタイプではなく、チッ
プタイプの発光素子に本発明を適用した例を示す図であ
る。図８（ａ）〜（ｂ）は、ＧａＡｓなどの導電性材料
からなる基板上に半導体層が積層されたＬＥＤチップ８
が保護ダイオードチップ５と共に設けられたチップ型発
光素子の例の断面説明図およびその平面説明図である。
図８（ａ）〜（ｂ）において、９１はセラミックスなど
の絶縁性基板で、その表面に分離して設けられる第１の
端子電極９２と接続される金属上にＬＥＤチップ８およ
び保護ダイオードチップ５が並んでボンディングされ、
それぞれの他方の電極である、たとえばｐ側電極８８お
よび負電極５９が第２の端子電極９３に金線４などによ
りワイヤボンディングされて電気的に接続されている。
そしてその周囲がＬＥＤチップ８で発光する光を透過さ
せる材料からなるエポキシ樹脂などにより覆われてパッ
ケージ９５が設けられることにより形成される。なお、
図８（ａ）に示されるように、第１および第２の端子電
極９２、９３が絶縁性基板９１の裏面に回り込むように
形成されることにより、このチップ型発光素子を直接回
路基板上などにハンダ付けすることができる。
プタイプの発光素子に本発明を適用した例を示す図であ
る。図８（ａ）〜（ｂ）は、ＧａＡｓなどの導電性材料
からなる基板上に半導体層が積層されたＬＥＤチップ８
が保護ダイオードチップ５と共に設けられたチップ型発
光素子の例の断面説明図およびその平面説明図である。
図８（ａ）〜（ｂ）において、９１はセラミックスなど
の絶縁性基板で、その表面に分離して設けられる第１の
端子電極９２と接続される金属上にＬＥＤチップ８およ
び保護ダイオードチップ５が並んでボンディングされ、
それぞれの他方の電極である、たとえばｐ側電極８８お
よび負電極５９が第２の端子電極９３に金線４などによ
りワイヤボンディングされて電気的に接続されている。
そしてその周囲がＬＥＤチップ８で発光する光を透過さ
せる材料からなるエポキシ樹脂などにより覆われてパッ
ケージ９５が設けられることにより形成される。なお、
図８（ａ）に示されるように、第１および第２の端子電
極９２、９３が絶縁性基板９１の裏面に回り込むように
形成されることにより、このチップ型発光素子を直接回
路基板上などにハンダ付けすることができる。
【００２９】このようなチップタイプの発光素子におい
ても、各チップのボンディング位置や、ワイヤボンディ
ングの方法には限定されない。すなわち、図８（ｃ）に
示されるように、ＬＥＤチップ８のｐ側電極８８と保護
ダイオード５の負電極５９とをまず金線４によりワイヤ
ボンディングをし、ついで保護ダイオード５の負電極５
９と第２の端子電極９３とを金線４によりワイヤボンデ
ィングすることにより、金線のトータルの長さを節約す
ることができる。
ても、各チップのボンディング位置や、ワイヤボンディ
ングの方法には限定されない。すなわち、図８（ｃ）に
示されるように、ＬＥＤチップ８のｐ側電極８８と保護
ダイオード５の負電極５９とをまず金線４によりワイヤ
ボンディングをし、ついで保護ダイオード５の負電極５
９と第２の端子電極９３とを金線４によりワイヤボンデ
ィングすることにより、金線のトータルの長さを節約す
ることができる。
【００３０】図９は、チッ化ガリウム系化合物半導体が
サファイア基板などの絶縁性基板上に積層されたＬＥＤ
チップ３が用いられている例で、図８（ｂ）と同様の平
面説明図が示されている。この例では、前述の図１の例
と同様に、ＬＥＤチップ３をボンディングしただけでは
一方の電極、たとえばｎ側電極３９が第１の端子電極９
２と電気的に接続されないため、ｎ側電極３９と第１の
端子電極９２との間に金線４などによるワイヤボンディ
ングがなされて電気的に接続されている。なお、この場
合ＬＥＤチップ３を絶縁性基板９１上に直接マウントし
てもよい。その他は図８に示される例と同じで、図８と
同じ部分には同じ符号を付してその説明を省略する。
サファイア基板などの絶縁性基板上に積層されたＬＥＤ
チップ３が用いられている例で、図８（ｂ）と同様の平
面説明図が示されている。この例では、前述の図１の例
と同様に、ＬＥＤチップ３をボンディングしただけでは
一方の電極、たとえばｎ側電極３９が第１の端子電極９
２と電気的に接続されないため、ｎ側電極３９と第１の
端子電極９２との間に金線４などによるワイヤボンディ
ングがなされて電気的に接続されている。なお、この場
合ＬＥＤチップ３を絶縁性基板９１上に直接マウントし
てもよい。その他は図８に示される例と同じで、図８と
同じ部分には同じ符号を付してその説明を省略する。
【００３１】前述の各例では、保護素子部として通常の
ダイオードを使用したが、この保護素子部にツェナーダ
イオードを使用することにより、サージなどにより発光
部に対して順方向に大きな静電気が入力された場合で
も、その静電気は、ツェナーダイオードを介して放電さ
れ、ＬＥＤチップには過大電圧は印加されない。その結
果、順方向に大きな電圧が印加されてもＬＥＤチップ３
が破損することがなく、外部からのサージに対しても充
分に保護される。なお、この場合、ツェナー電圧は、保
護すべき電圧（破壊する可能性のある電圧）より低い電
圧で決定される。また、ダイオードに限らず、トランジ
スタをダイオード接続したものや、ＭＯＳＦＥＴのゲー
トとソースまたはドレインとを接続したもの、またはこ
れらを組み合わせてツェナーダイオードと同様に両方向
に保護する複合素子またはＩＣなど、ダイオードと同様
にＬＥＤチップを保護することができる素子を使用する
ことができる。保護素子の順方向特性は、保護されるＬ
ＥＤチップの逆耐圧特性により決定され、その順方向電
圧がＬＥＤチップの保護しようとする逆方向電圧より低
い電圧になるものが選択される。
ダイオードを使用したが、この保護素子部にツェナーダ
イオードを使用することにより、サージなどにより発光
部に対して順方向に大きな静電気が入力された場合で
も、その静電気は、ツェナーダイオードを介して放電さ
れ、ＬＥＤチップには過大電圧は印加されない。その結
果、順方向に大きな電圧が印加されてもＬＥＤチップ３
が破損することがなく、外部からのサージに対しても充
分に保護される。なお、この場合、ツェナー電圧は、保
護すべき電圧（破壊する可能性のある電圧）より低い電
圧で決定される。また、ダイオードに限らず、トランジ
スタをダイオード接続したものや、ＭＯＳＦＥＴのゲー
トとソースまたはドレインとを接続したもの、またはこ
れらを組み合わせてツェナーダイオードと同様に両方向
に保護する複合素子またはＩＣなど、ダイオードと同様
にＬＥＤチップを保護することができる素子を使用する
ことができる。保護素子の順方向特性は、保護されるＬ
ＥＤチップの逆耐圧特性により決定され、その順方向電
圧がＬＥＤチップの保護しようとする逆方向電圧より低
い電圧になるものが選択される。
【００３２】なお、前述に示される各例は、保護ダイオ
ードチップとＬＥＤチップとがそれぞれ別々のチップの
例であるが、保護ダイオード部がＬＥＤチップと同じ系
統の半導体材料を用いて１チップで形成されていてもよ
い。また、前述の各例の電極間などの接続例は一例であ
って、他の接続方法でもよいことは言うまでもない。
ードチップとＬＥＤチップとがそれぞれ別々のチップの
例であるが、保護ダイオード部がＬＥＤチップと同じ系
統の半導体材料を用いて１チップで形成されていてもよ
い。また、前述の各例の電極間などの接続例は一例であ
って、他の接続方法でもよいことは言うまでもない。
【００３３】
【発明の効果】本発明によれば、発光部に極性が逆方向
の保護ダイオード部が並列に接続されているため、発光
部に逆方向の電圧が入力されても逆方向電圧により破損
したり、特性が劣化したりすることがない。その結果、
とくに逆耐圧に弱いチッ化ガリウム系化合物半導体を用
いる半導体発光素子であっても、交流駆動に対して何等
差し支えがなく使用勝手がよいと共に、半導体発光素子
の信頼性が向上したランプ型およびチップ型の半導体発
光素子が得られる。
の保護ダイオード部が並列に接続されているため、発光
部に逆方向の電圧が入力されても逆方向電圧により破損
したり、特性が劣化したりすることがない。その結果、
とくに逆耐圧に弱いチッ化ガリウム系化合物半導体を用
いる半導体発光素子であっても、交流駆動に対して何等
差し支えがなく使用勝手がよいと共に、半導体発光素子
の信頼性が向上したランプ型およびチップ型の半導体発
光素子が得られる。
【００３４】前述の保護ダイオードがツェナーダイオー
ドであれば、発光部の順方向にサージなどによる過大電
圧が入力されても発光部が保護され、半導体発光素子の
信頼性が一層向上する。
ドであれば、発光部の順方向にサージなどによる過大電
圧が入力されても発光部が保護され、半導体発光素子の
信頼性が一層向上する。
【図１】本発明の半導体発光素子の一実施形態の断面お
よび平面の説明図である。
よび平面の説明図である。
【図２】図１の発光部とダイオード部の接続関係の等価
回路図である。
回路図である。
【図３】図１のＬＥＤチップの一例の断面説明図であ
る。
る。
【図４】図１の変形例を示す平面説明図である。
【図５】図１のさらなる変形例を示す斜視説明図であ
る。
る。
【図６】図１のさらなる変形例を示す斜視説明図であ
る。
る。
【図７】本発明の半導体発光素子の他の実施形態の断面
説明図である。
説明図である。
【図８】本発明の半導体発光素子の他の実施形態の断面
および平面の説明図である。
および平面の説明図である。
【図９】本発明の半導体発光素子のさらに他の実施形態
の平面説明図である。
の平面説明図である。
【図１０】従来の半導体発光素子の一例の側面説明図で
ある。
ある。
３ ＬＥＤチップ ５ 保護ダイオードチップ ８ ＬＥＤチップ ３８ ｐ側電極 ３９ ｎ側電極 ５８ 正電極 ５９ 負電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 範和 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 磯川 慎二 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 戸田 秀和 京都市右京区西院溝崎町21番地 ローム株 式会社内
Claims (6)
- 【請求項１】 （ａ）発光層を形成すべく第１導電形層
および第２導電形層を含む半導体層が積層される発光部
と、（ｂ）前記第１導電形層および第２導電形層の間に
電気的に接続されて前記発光部に印加され得る少なくと
も逆方向電圧に対して前記発光部を保護する保護素子
部、とを内蔵する半導体発光素子。 - 【請求項２】 第１および第２のリードがさらに設けら
れ、前記発光部および保護素子部がそれぞれ別々の発光
素子チップおよび保護素子からなり、前記発光素子チッ
プおよび保護素子が前記第１のリードの先端部にマウン
トされると共に、前記発光素子チップの第１導電形層に
接続される電極が該第１のリードに電気的に接続され、
前記発光素子チップの第２導電形層に接続される電極が
前記第２のリードに電気的に接続され、前記保護素子が
前記発光素子チップを保護するように前記第１および第
２のリードの間に電気的に接続されてなる請求項１記載
の半導体発光素子。 - 【請求項３】 前記第１のリードの先端部に湾曲面を有
する凹部が形成され、該凹部の底面に前記発光素子チッ
プがマウントされ、該凹部の上面の一部に鍔部が設けら
れ、該鍔部の表面に前記保護素子が設けられてなる請求
項２記載の半導体発光素子。 - 【請求項４】 第１および第２のリードがさらに設けら
れ、該第２のリードの先端部が分離溝により２つの領域
に分離され、前記発光部および保護素子部がそれぞれ別
々の発光素子チップおよび保護素子からなり、前記発光
素子チップが第１のリードの先端部にマウントされると
共に、前記発光素子チップの第１導電形層に接続される
電極が該第１のリードに電気的に接続され、前記発光素
子チップの第２導電形層に接続される電極が前記第２の
リードの一方の領域に電気的に接続され、前記保護素子
が前記第２のリードの先端部の他方の領域にマウントさ
れて前記発光素子チップを保護するように前記第１およ
び第２のリードの間に電気的に接続されてなる請求項１
記載の半導体発光素子。 - 【請求項５】 前記発光部および保護素子部がそれぞれ
別々の発光素子チップおよび保護素子からなり、前記発
光素子チップおよび保護素子が絶縁性基板上に直接また
はその一端部に設けられる第１の端子電極に接続される
金属上にマウントされると共に、前記発光素子チップの
第１導電形層に接続される電極が該第１の端子電極に電
気的に接続され、前記発光素子チップの第２導電形層に
接続される電極が前記絶縁性基板の他端部に設けられる
第２の端子電極と電気的に接続され、前記保護素子が前
記発光素子チップを保護するように前記第１および第２
の端子電極間に電気的に接続されてなる請求項１記載の
半導体発光素子。 - 【請求項６】 前記保護素子がツェナーダイオードであ
る請求項１、２、３、４または５記載の半導体発光素
子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27104097A JP3559435B2 (ja) | 1997-01-10 | 1997-10-03 | 半導体発光素子 |
| US09/003,145 US6054716A (en) | 1997-01-10 | 1998-01-06 | Semiconductor light emitting device having a protecting device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-3004 | 1997-01-10 | ||
| JP300497 | 1997-01-10 | ||
| JP27104097A JP3559435B2 (ja) | 1997-01-10 | 1997-10-03 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256610A true JPH10256610A (ja) | 1998-09-25 |
| JP3559435B2 JP3559435B2 (ja) | 2004-09-02 |
Family
ID=26336501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27104097A Expired - Fee Related JP3559435B2 (ja) | 1997-01-10 | 1997-10-03 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3559435B2 (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077718A (ja) * | 1998-08-27 | 2000-03-14 | Hewlett Packard Co <Hp> | 発光ダイオ―ド組立体 |
| JP2000164936A (ja) * | 1998-11-26 | 2000-06-16 | Nippon Denyo | 発光表示装置 |
| JP2002124703A (ja) * | 2000-08-09 | 2002-04-26 | Rohm Co Ltd | チップ型発光装置 |
| JP2002314138A (ja) * | 2001-04-09 | 2002-10-25 | Toshiba Corp | 発光装置 |
| JP2005020038A (ja) * | 2004-10-18 | 2005-01-20 | Nichia Chem Ind Ltd | 発光ダイオード |
| KR100497121B1 (ko) * | 2002-07-18 | 2005-06-28 | 삼성전기주식회사 | 반도체 led 소자 |
| WO2005124880A1 (en) * | 2004-03-13 | 2005-12-29 | Epivalley Co., Ltd. | Iii-nitride light emitting diode and method of manufacturing it |
| KR100730756B1 (ko) * | 2006-03-30 | 2007-06-21 | 서울옵토디바이스주식회사 | 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법 |
| WO2007111432A1 (en) * | 2006-03-28 | 2007-10-04 | Seoul Opto Device Co., Ltd. | Light emitting device having zener diode therein and method of fabricating the same |
| JP2007329502A (ja) * | 2007-08-16 | 2007-12-20 | Toshiba Corp | 発光装置 |
| JP2008047712A (ja) * | 2006-08-16 | 2008-02-28 | Nichia Chem Ind Ltd | 発光装置 |
| JP2008091864A (ja) * | 2006-09-08 | 2008-04-17 | Nichia Chem Ind Ltd | 発光装置 |
| JP2008243864A (ja) * | 2007-03-24 | 2008-10-09 | Nichia Corp | 発光装置およびそれを用いた面状発光装置 |
| JP2008244399A (ja) * | 2007-03-29 | 2008-10-09 | Nichia Corp | 発光装置 |
| JP2009065199A (ja) * | 2008-11-17 | 2009-03-26 | Toshiba Corp | 発光装置 |
| JP2009071227A (ja) * | 2007-09-18 | 2009-04-02 | Panasonic Corp | Ｌｅｄモジュール |
| KR100905884B1 (ko) * | 2005-08-03 | 2009-07-03 | 삼성전기주식회사 | 보호 소자를 갖춘 발광소자 |
| JP2009301952A (ja) * | 2008-06-16 | 2009-12-24 | Showa Denko Kk | 発光装置及びそれを備えた照明システム |
| JP2010003810A (ja) * | 2008-06-19 | 2010-01-07 | Ae Tekku Kk | 発光ダイオード駆動回路 |
| JP2010182803A (ja) * | 2009-02-04 | 2010-08-19 | Seiwa Electric Mfg Co Ltd | 発光装置 |
| US7939846B2 (en) | 2008-11-17 | 2011-05-10 | Everlight Electronics Co., Ltd. | Circuit board for LED |
| JP2013012712A (ja) * | 2011-06-29 | 2013-01-17 | Lg Innotek Co Ltd | 発光素子パッケージ及びこれを具備したライトユニット |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5927056B2 (ja) * | 2012-06-14 | 2016-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1997
- 1997-10-03 JP JP27104097A patent/JP3559435B2/ja not_active Expired - Fee Related
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077718A (ja) * | 1998-08-27 | 2000-03-14 | Hewlett Packard Co <Hp> | 発光ダイオ―ド組立体 |
| JP2000164936A (ja) * | 1998-11-26 | 2000-06-16 | Nippon Denyo | 発光表示装置 |
| JP2002124703A (ja) * | 2000-08-09 | 2002-04-26 | Rohm Co Ltd | チップ型発光装置 |
| US7242032B2 (en) | 2001-04-09 | 2007-07-10 | Kabushiki Kaisha Toshiba | Light emitting device |
| JP2002314138A (ja) * | 2001-04-09 | 2002-10-25 | Toshiba Corp | 発光装置 |
| US7719023B2 (en) | 2001-04-09 | 2010-05-18 | Kabushiki Kaisha Toshiba | Light emitting device |
| KR100497121B1 (ko) * | 2002-07-18 | 2005-06-28 | 삼성전기주식회사 | 반도체 led 소자 |
| US6911676B2 (en) | 2002-07-18 | 2005-06-28 | Epivalley Co., Ltd. | Semiconductor LED device and method for manufacturing the same |
| WO2005124880A1 (en) * | 2004-03-13 | 2005-12-29 | Epivalley Co., Ltd. | Iii-nitride light emitting diode and method of manufacturing it |
| JP4626258B2 (ja) * | 2004-10-18 | 2011-02-02 | 日亜化学工業株式会社 | 発光ダイオード |
| JP2005020038A (ja) * | 2004-10-18 | 2005-01-20 | Nichia Chem Ind Ltd | 発光ダイオード |
| KR100905884B1 (ko) * | 2005-08-03 | 2009-07-03 | 삼성전기주식회사 | 보호 소자를 갖춘 발광소자 |
| WO2007111432A1 (en) * | 2006-03-28 | 2007-10-04 | Seoul Opto Device Co., Ltd. | Light emitting device having zener diode therein and method of fabricating the same |
| US7772600B2 (en) | 2006-03-28 | 2010-08-10 | Seoul Opto Device Co., Ltd. | Light emitting device having zener diode therein and method of fabricating the same |
| KR100730756B1 (ko) * | 2006-03-30 | 2007-06-21 | 서울옵토디바이스주식회사 | 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법 |
| JP2008047712A (ja) * | 2006-08-16 | 2008-02-28 | Nichia Chem Ind Ltd | 発光装置 |
| JP2008091864A (ja) * | 2006-09-08 | 2008-04-17 | Nichia Chem Ind Ltd | 発光装置 |
| JP2008243864A (ja) * | 2007-03-24 | 2008-10-09 | Nichia Corp | 発光装置およびそれを用いた面状発光装置 |
| JP2008244399A (ja) * | 2007-03-29 | 2008-10-09 | Nichia Corp | 発光装置 |
| JP2007329502A (ja) * | 2007-08-16 | 2007-12-20 | Toshiba Corp | 発光装置 |
| JP2009071227A (ja) * | 2007-09-18 | 2009-04-02 | Panasonic Corp | Ｌｅｄモジュール |
| JP2009301952A (ja) * | 2008-06-16 | 2009-12-24 | Showa Denko Kk | 発光装置及びそれを備えた照明システム |
| JP2010003810A (ja) * | 2008-06-19 | 2010-01-07 | Ae Tekku Kk | 発光ダイオード駆動回路 |
| JP2009065199A (ja) * | 2008-11-17 | 2009-03-26 | Toshiba Corp | 発光装置 |
| US7939846B2 (en) | 2008-11-17 | 2011-05-10 | Everlight Electronics Co., Ltd. | Circuit board for LED |
| JP2010182803A (ja) * | 2009-02-04 | 2010-08-19 | Seiwa Electric Mfg Co Ltd | 発光装置 |
| JP2013012712A (ja) * | 2011-06-29 | 2013-01-17 | Lg Innotek Co Ltd | 発光素子パッケージ及びこれを具備したライトユニット |
| US9515058B2 (en) | 2011-06-29 | 2016-12-06 | Lg Innotek Co., Ltd. | Light emitting device package and light unit including the same |
| US9728525B2 (en) | 2011-06-29 | 2017-08-08 | Lg Innotek Co., Ltd. | Light emitting device package and light unit including the same |
| US10147857B2 (en) | 2011-06-29 | 2018-12-04 | Lg Innotek Co., Ltd. | Light emitting device package and light unit including the same |
| US10559734B2 (en) | 2011-06-29 | 2020-02-11 | Lg Innotek Co., Ltd. | Light emitting device package and light unit including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3559435B2 (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3559435B2 (ja) | 半導体発光素子 | |
| JP3673621B2 (ja) | チップ型発光素子 | |
| US7683396B2 (en) | High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts | |
| JP3686569B2 (ja) | 半導体発光装置及びそれを用いた表示装置 | |
| JP5015433B2 (ja) | Ｅｓｄ防護用の高速スイッチング・ダイオード内臓ｌｅｄチップ | |
| KR100686416B1 (ko) | 복합 발광소자, 반도체 발광장치 및 반도체 발광장치의제조방법 | |
| US20060267040A1 (en) | High-brightness LED with protective function of electrostatic discharge damage | |
| JPH1140848A (ja) | 発光装置 | |
| US7078738B2 (en) | Light-emitting device | |
| JP3663281B2 (ja) | 半導体発光素子 | |
| JP2003218397A (ja) | 半導体発光装置及びこれを用いた照明用発光装置 | |
| JP3348843B2 (ja) | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ | |
| JP4306247B2 (ja) | 半導体発光装置 | |
| JP2001036140A (ja) | 静電対策表面実装型ｌｅｄ | |
| JP3764255B2 (ja) | 半導体発光素子 | |
| JP3787220B2 (ja) | チップ型発光素子 | |
| JP2005259754A (ja) | 静電破壊防止可能な発光ダイオード装置 | |
| EP1207563A2 (en) | Direct bonding of flip-chip light-emitting diode and flip-chip ESD protection chip to electrodes in a package | |
| JPH11103096A (ja) | 半導体発光素子 | |
| JP3723328B2 (ja) | 半導体発光素子 | |
| JPH10321915A (ja) | 半導体発光素子 | |
| JPH10209494A (ja) | 半導体発光素子 | |
| JP2002335012A (ja) | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ | |
| JP2001223390A (ja) | 半導体発光装置およびその製造方法 | |
| JPH11112026A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040521 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |