JP3551751B2 - 窒化物半導体の成長方法 - Google Patents

窒化物半導体の成長方法 Download PDF

Info

Publication number
JP3551751B2
JP3551751B2 JP05299398A JP5299398A JP3551751B2 JP 3551751 B2 JP3551751 B2 JP 3551751B2 JP 05299398 A JP05299398 A JP 05299398A JP 5299398 A JP5299398 A JP 5299398A JP 3551751 B2 JP3551751 B2 JP 3551751B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
layer
grown
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05299398A
Other languages
English (en)
Other versions
JPH11191533A (ja
Inventor
徳也 小崎
修二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP05299398A priority Critical patent/JP3551751B2/ja
Publication of JPH11191533A publication Critical patent/JPH11191533A/ja
Application granted granted Critical
Publication of JP3551751B2 publication Critical patent/JP3551751B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【産業上の利用分野】
本発明は窒化物半導体(InAlGa1−X−YN、0≦X、0≦Y、X+Y≦1)の成長方法に係り、特に基板となるような結晶性が良い窒化物半導体の成長方法に関する。
【0002】
【従来の技術】
一般に半導体を基板上に成長させる際、成長させる半導体と格子整合した基板を用いると半導体の結晶欠陥が少なくなって結晶性が向上することが知られている。しかし、窒化物半導体と格子整合する基板が現在世の中に存在しないことから、一般にサファイア、スピネル、炭化ケイ素のような窒化物半導体と格子整合しない異種基板の上に成長されている。
【0003】
一方、窒化物半導体と格子整合するGaNバルク結晶を作製する試みは、様々な研究機関において成されているが、未だに数ミリ程度のものしか得られたという報告しかされておらず、実用化には程遠い状態である。
【0004】
GaN基板を作製する技術として、例えば特開平7−202265号公報、特開平7−165498号に、サファイア基板の上にZnOよりなるバッファ層を形成して、そのバッファ層の上に窒化物半導体を成長させた後、バッファ層を溶解除去する技術が記載されている。しかしながらサファイア基板の上に成長されるZnOバッファ層の結晶性は悪く、そのバッファ層の上に窒化物半導体を成長させても良質の窒化物半導体結晶を得ることは難しい。さらに、薄膜のZnOよりなるバッファ層の上に、基板となるような厚膜の窒化物半導体を連続して成長させることも難しい。
【0005】
【発明が解決しようとする課題】
LED素子、LD素子、受光素子等の数々の電子デバイスに使用される窒化物半導体素子を作製する際、窒化物半導体よりなる基板を作製することができれば、その基板の上に新たな窒化物半導体を成長させると、格子欠陥が少ない窒化物半導体が成長できるので、それら素子の結晶性が飛躍的に良くなり、従来実現されていなかった素子が実現できるようになる。従って、本発明の目的とするところは、基板となるような結晶性の良い窒化物半導体の成長方法を提供することにある。
【0006】
【課題を解決するための手段】
本発明の成長方法は、第1の基板の表面に選択的に窒化物半導体と異なる材料よりなる保護膜と前記保護膜が形成されていない窓部を形成する第1の工程と、前記窓部に窒化物半導体を成長させる第2の工程と、隣接する前記窓部に成長した窒化物半導体から前記保護膜上に互いに組成の異なる窒化物半導体層を少なくとも2層以上横方向成長させて形成した多層膜を前記保護膜上で接合させるの工程と、前記多層膜上に第2の基板となる窒化物半導体層を成長させる第の工程とを具備することを特徴とする。
【0007】
また本発明の成長方法では、前記第1の基板の表面は、膜厚0.5μm以下の少なくともAlを含む窒化物半導体よりなる。前記窒化物半導体は、好ましくはx値が0.5以上のAlXGa1-XN、最も好ましくはAlNを成長させる。成長温度は200℃〜900℃の範囲で行い、多結晶若しくはアモルファス状のAlGa1−xNを成長させることが望ましい。また膜厚は好ましくは0.1μm以下に調整する。この層を多層膜を成長させる前に、第1の基板上に成長させると第2の基板の貫通転位が少なくなって、結晶性の良いものが得られる傾向にある。なお、この工程における窒化物半導体は、保護膜の表面にも部分的に成長しているかもしれないが、主として第1の基板の表面に成長している。
【0008】
さらに、前記多層膜は、膜厚0.5μm以下のAlを含む窒化物半導体層と、該窒化物半導体層と組成が異なる窒化物半導体層との積層構造よりなる。
【0009】
さらにまた、前記第1の基板の表面は窒化物半導体と異なる材料上に成長された窒化物半導体層である。
【0010】
加えて、本発明の成長方法では、前記第2の基板となる窒化物半導体層の上部に、少なくともn型窒化物半導体層と、p型窒化物半導体層とを成長させる第の工程を具備する。また前記第2の基板となる窒化物半導体層は、n型不純物を有してなる。
【0011】
【発明の実施の形態】
本発明の第1の工程において、保護膜の材料としては 保護膜表面に窒化物半導体が成長しないか、若しくは成長しにくい性質を有する材料を好ましく選択し、例えば酸化ケイ素(SiO)、窒化ケイ素(Si)、酸化チタン(TiO)、酸化ジルコニウム(ZrO)等の酸化物、窒化物、またこれらの多層膜の他、1200℃以上の融点を有する金属等を用いることができる。これらの保護膜材料は、窒化物半導体の成長温度600℃〜1100℃の温度にも耐え、その表面に窒化物半導体が成長しないか、成長しにくい性質を有している。保護膜材料を窒化物半導体表面に形成するには、例えば蒸着、スパッタ、CVD等の気相製膜技術を用いることができる。選択的に形成するためには、フォトリソグラフィー技術を用いて、所定の形状を有するフォトマスクを作製し、そのフォトマスクを介して、前記材料を気相製膜することにより、所定の形状を有する保護膜を選択的に形成できる。保護膜の形状は特に問うものではなく、例えばドット、ストライプ、碁盤面状の形状で形成できる。
【0012】
保護膜を選択的に形成する第1の基板としては、例えば窒化物半導体と異なる材料よりなる基板が使用でき、例えば、サファイアC面の他、R面、A面を主面とするサファイア、スピネル(MgA1)のような絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Si等の従来知られている窒化物半導体と異なる基板材料を用いることができる。また、これらの基板の表面にZnO、GaN、AlN、SiC等の半導体層を、例えば10μm以下の薄膜で成長させたものも第1の基板に含まれる。例えばサファイア基板の上にAlN、ZnO等のバッファ層を成長させた基板も、第1の工程において保護膜を選択的に形成するための第1の基板として使用でき、本願の請求項1の範囲内である。即ち第1の工程において、保護膜を形成する第1の基板は窒化物半導体と異なる基板の表面でも良いし、異種基板の上にGaN、AlN、ZnO、Si、GaAs等の半導体層を形成したその表面でも良い。最も好ましくは、窒化物半導体と異なる材料よりなる異種基板上に、窒化物半導体層を成長させた第1の基板を用い、その第1の基板の窒化物半導体層表面に保護膜を選択的に形成することが望ましい。なおこの異種基板上に成長させた窒化物半導体は薄膜であるために第2の基板とはなり得ない。
【0013】
次に本発明の第2の工程において、保護膜上部に成長させる窒化物半導体よりなる多層膜は、互いに組成の異なる窒化物半導体層を少なくとも2層以上成長させればよく、その組成は特に限定するものではないが、少なくとも一方はAlを含む窒化物半導体、好ましくはAlN、AlGa1−YN(0<Y<1)を成長させることが望ましい。
【0014】
ここで図面を元に第2の工程の作用について説明する。図1及び図2は本発明の方法の一工程において得られる窒化物半導体ウェーハの構造を拡大して示す模式的な断面図である。1は窒化物半導体と異なる材料よりなる異種基板、2はバッファ層、3は異種基板上に成長された窒化物半導体層、4は多層膜、10は保護膜を示す。第1の工程において、例えば、サファイアよりなる異種基板1の上に、GaNよりなるバッファ層2、その上にGaNよりなる窒化物半導体層を成長させた第1の基板を用い、その第1の基板(GaN)表面に、例えばSiOよりなる保護膜10を選択的に形成する。次に第2の工程において、その保護膜10上に窒化物半導体よりなる多層膜を成長させると、その多層膜はGaN層3表面に先に選択的に成長される。さらに成長を続けていくと、図2に示すように多層膜は横方向にも成長して、窒化物半導体が成長しにくい保護膜10の表面にも成長される。ここで、重要なことは窒化物半導体よりなる多層膜を成長させると、成長後の多層膜面が平坦な面として得られやすく、また、SiOのような窒化物半導体が成長しにくい保護膜の表面でも成長しやすいということである。
【0015】
また、比較のために、多層膜でない単一組成の窒化物半導体(4’)、例えばGaNを成長させた場合の模式図を図3に示す。GaN(4’)であれば、成長時に多層膜のように平坦な面が得られにくく、図3に示すように急峻な三角形状の結晶形となる傾向にある。そのため、保護膜の上に窒化物半導体を横方向に広がるまで成長させるためには、多層膜に比べて厚い膜厚で成長させなければならず、さらに成長後の結晶面には非常に多くの凹凸が発生する。ところが保護膜表面に成長させる窒化物半導体を多層膜とすることにより、GaNに比較して薄膜で保護膜上に成長でき、しかも平坦な面が得られやすい。
【0016】
特に多層膜の少なくとも一方をAlを含む窒化物半導体とすると、SiOのような保護膜の表面でも、Alを含む窒化物半導体の種結晶ができやすい傾向にあるため、多層膜の成長を続けて行った場合、保護膜上での横方向の成長がしやすい。またAlを含む窒化物半導体は、Alを含まない窒化物半導体に比較して成長後の半導体面が平坦になりやすい。次に、多層膜上に第2の基板となる窒化物半導体層を成長させた場合に、その窒化物半導体層は凹凸が少なく結晶性の良いものが得られる。
【0017】
多層膜層全体の膜厚は、保護膜上に多層膜層が一部成長できれば特に限定するものではない。なお保護膜上に成長させる多層膜は必ずしも保護膜表面全てに成長させる必要はなく、図2に示すように保護膜10の表面が一部露出していてもよい。また、図1、図2では異種基板上に成長された窒化物半導体層3の上に、多層膜層4を成長させているが、多層膜層を成長させる前に、予め保護膜と保護膜との間に露出している窒化物半導体層3表面(窓部)に、単一組成の窒化物半導体を薄膜で成長させ、その上に多層膜層を成長させて、保護膜の上に多層膜層を横方向に成長させることもできる。その場合、請求項2に記載したようにAlを含む窒化物半導体を0.5μm以下の膜厚で成長させることが望ましい。
【0018】
また多層膜層を構成する各窒化物半導体層の膜厚は特に限定しないが、通常は1μm以下、特にAlを含む窒化物半導体層を含む多層膜構成とすると、そのAlを含む窒化物半導体層の単一膜厚は0.5μm以下、さらに好ましくは0.1μm以下、最も好ましくは500オングストローム以下に調整することが望ましい。なぜなら、Alを含む窒化物半導体層は0.5μmより厚い膜厚で成長させると半導体層中にクラックが入りやすい傾向にあるからである。
【0019】
次に本発明の第3の工程では、保護膜上に形成した多層膜の上部に第2の基板となる窒化物半導体層を成長させる。なお第2の基板となる窒化物半導体層は多層膜層に接して形成されていなくても良い。つまり多層膜と第2の基板との間に別の窒化物半導体を薄膜で成長させることもできる。第2の基板となる窒化物半導体は、Alを含まない窒化物半導体、最も好ましくは単一組成のGaNを成長させることが望ましい。その際、GaNにSi、Ge、S等のn型不純物を1×1016/cm〜1×1021/cmの範囲でドープして、第2の基板のキャリア濃度を適宜調整することもできる。
【0020】
図4及び図5は本発明の方法の一工程において得られる窒化物半導体ウェーハの構造を拡大して示す模式的な断面図であり、第3の工程を示している。図において5は第2の基板を示し、その他の同一符号は他の図面と同一部を示している。第2の工程において多層膜層4を保護膜10の表面に成長させた後、次に多層膜層4上部に、第2の基板となる窒化物半導体を厚膜で成長させる。図4、図5ではその窒化物半導体層を多層膜表面に接して成長させていることを示しているが、第2の基板5となる窒化物半導体層を多層膜に接して成長させなくても、前に述べたように、第2の基板5と多層膜4との間に他の窒化物半導体薄膜を介在させても良い。窓部から成長した隣接する多層膜4同士が保護膜10のほぼ中央で接合し、接合部の保護膜のほぼ中央に小さな隙間(図4の多層膜を有していない三角状の部分)が生じる場合があるが多層膜の成長を続けると、図4に示すように、保護膜10の表面の横方向に成長した多層膜層4は比較的平坦な面を有している。また、たとえ保護膜10の表面で多層膜が成長されていない部分があっても、その面積は保護膜の表面積に比べて非常に小さい。そこで第2の基板5となる窒化物半導体を成長させることにより、成長しにくい保護膜10の表面でも、窒化物半導体層で容易に埋めて成長できる。さらに、多層膜層が比較的平坦な表面を有しているため、窒化物半導体を厚膜で成長させることにより、下地層となる多層膜層の表面の凹凸が少ないため、図5に示すように、容易に平坦な面を有する第2の基板5が成長できる。
【0021】
このように成長した第2の基板5の表面に現れる結晶欠陥(貫通転位)は、従来のものに比べ非常に少なくなる。しかし、第2の基板5の成長初期における窓部の上部(多層膜4上部)と保護膜10の上部のそれぞれの結晶欠陥の数は著しく異なる。つまり、異種基板1上部の保護膜10が形成されていない部分(窓部)に成長されている成長初期の第2の基板5には、異種基板1と多層膜4との界面から結晶欠陥が発生し縦方向に転位し易い傾向があるが、保護膜10の上部に成長されている成長初期の第2の基板5には、縦方向へ転位している結晶欠陥はほとんどない。
【0022】
例えば、図6に示すウエハの窒化物半導体結晶の結晶欠陥による貫通転位の模式的な図のように、異種基板1から第2の基板5の表面方向に向かう複数の細線により示されるような結晶欠陥が発生、転位していると考えられる。図6に示される窓部の結晶欠陥は、異種基板1と多層膜4を構成する窒化物半導体との格子定数のミスマッチにより、異種基板1と多層膜4との界面に、非常に多く発生する。そして、この窓部の結晶欠陥のほとんどは、第2の基板5を成長中、異種基板1と多層膜4との界面から表面方向に向かって転位をする。しかし、この窓部から発生した結晶欠陥は、多層膜とすることにより、表面方向に転位する結晶欠陥の数が激減する傾向にあり、第2の基板5の表面まで転位する結晶欠陥が非常に少なくなる。また、保護膜10上部に形成された第2の基板5は、異種基板1から成長したものではなく隣接する第2の基板5あるいは多層膜4が成長中につながったものであるため、基板から成長した多層膜4上部に成長した部分に比べて、成長のはじめから結晶欠陥が非常に少ない。この結果、成長終了後の第2の基板5の表面(保護膜上部及び窓部上部)には、転位した結晶欠陥が非常に少なく、あるいは透過型電子顕微鏡観察によると保護膜上部にはほとんど見られなくなる。この結晶欠陥の非常に少ない第2の基板5を、素子構造となる窒化物半導体の成長基板に用いることにより、従来よりも結晶性に優れた窒化物半導体素子を実現できる。また、上記のような本発明のGaNの成長による結晶欠陥の発生や、転位の傾向が見られることから、窓部の面積を保護膜の面積に比較して小さくすることが好ましい。
【0023】
また、第2の基板5の表面の窓部及び保護膜の上部共に結晶欠陥が少なくなるが、成長初期に結晶欠陥が多かった窓部の上部に成長した第2の基板5の表面には、保護膜上部に成長したものに比べやや結晶欠陥が多い傾向がある。このことは、恐らく第2の基板5の成長の途中で、多くの結晶欠陥の転位が止まったものの、わずかに転位を続ける結晶欠陥が窓部のほぼ直上部に転位し易い傾向があるのではないかと考えられる。
【0024】
このような結晶欠陥の転位の違いによる結晶欠陥の数を表面透過型電子顕微鏡観察によると、窓部上部のみに転位が観測され保護膜上部にはほとんど欠陥が見られなくなる。好ましい形態においては、窓部上部の結晶欠陥密度が、ほぼ10個/cm以下、好ましい条件においては10個/cm以下であり、保護膜上部では、ほぼ10個/cm以下、好ましい条件においては10個/cm以下である。
【0025】
また、本発明において、第2の基板5の表面に結晶欠陥が現れ易いと思われる部分、例えば窓部の上部や、表面に現れた結晶欠陥を覆うように、新たな保護膜を第2の基板5の表面に設けてもよい。本発明において、新たな保護膜の形成位置は特に限定されず、第2の基板5の表面に部分的に、好ましくは現れている結晶欠陥の上に形成され、更に好ましくは第2の基板5の成長初期に結晶欠陥が存在する窓部の上部である。例えば、新たな保護膜を設けて行う窒化物半導体の成長方法としては、第2の基板5の表面に達している結晶欠陥を覆うように新たな保護膜を形成し、その保護膜の表面に新たに多層膜層を成長させて、前記に示した本発明の工程を繰り返す。
このようにあらたな保護膜を設けると、第2の基板5の表面まで転位した結晶欠陥の更なる転位が防止でき、更に素子構造を形成した後で窓部上部の転位を中断した結晶欠陥がレーザ素子等を作動中に活性層等へ再転位する恐れが考えられるがこれを防止でき好ましい。
また、新たな保護膜を形成する場合は、第2の基板5が、本発明の第1の工程における第1の基板に相当することは言うまでもない。
【0026】
【実施例】
[実施例1]
本実施例はMOVPE(有機金属気相成長法)について示すものであるが、本発明の方法は、MOVPE法に限るものではなく、例えばHVPE(ハライド気相成長法)、MBE(分子線気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用でき、第2の工程はMOVPE、若しくはMBEで行い、第3の工程はHVPE法で行うことが望ましい。
【0027】
(第1の工程)
2インチφ、C面を主面とするサファイア基板をMOVPE反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、GaNよりなるバッファ層2を約200オングストロームの膜厚で成長させる。続いて温度を1050℃にして、GaN層を2μmの膜厚で成長させる。
【0028】
GaN層成長後、ウェーハを反応容器から取りだし、次に、そのGaN層の上に、フォトレジストを用いてマスクを形成し、CVD装置により、SiOよりなる保護膜を0.1μmの膜厚で、ストライプ形状(ストライプ幅15μm、ストライプの窓部5μm)に形成する。
【0029】
(第2の工程)
保護膜形成後、再度基板をMOVPE反応容器内にセットし、温度を1050℃にして、原料ガスに、TMG、TMA(トリメチルアルミニウム)、アンモニアを用い、保護膜を形成したGaN層上にAl0.2Ga0.8N層を500オングストローム成長させ、次にTMAを止めGaNを500オングストローム成長させる。この操作を繰り返し、Al0.2Ga0.8N層と、GaN層とからなる総膜厚1μmの多層膜を成長させる。このように多層膜層を、好ましく保護膜の膜厚よりも厚く成長させることにより、GaNの表面と、保護膜の表面とに渡って成長できる。
【0030】
(第3の工程)
Al0.2Ga0.8N層成長後、ウェーハをMOVPE装置から取りだし、HVPE装置に移送する。この装置では、石英よりなる反応容器管の内部にGaメタルを入れた石英ボートを設置し、石英ボートから離れた位置に、斜めに傾けた前述のウェーハを設置する。なお、反応容器内のGaメタルに接近した位置にはハロゲンガス供給管が設けられ、ハロゲンガス供給間とは別に、基板に接近した位置にはN源供給管が設けられている。ハロゲンガス管より窒素キャリアガスと主に、HClガスを導入する。この際Gaメタルのボートは900℃に加熱し、ウェーハ側は1050℃に加熱してある。そして、HClガスとGaを反応させてGaClを生成させ、ウェーハ側に接近したN源供給管からはアンモニアガスを窒素キャリアガスと主に供給し、さらに、ハロゲンガスと共にシランガスを供給し、成長速度50μm/hrで3時間成長を行い、厚さ150μmのSiを1×1018/cmドープしたGaNよりなる第2の基板を成長させる。
【0031】
以上のようにして得られたGaN層の表面は平坦であり、サファイア基板、保護膜、バッファ層、GaN層、及びAl0.2Ga0.5N層を研磨して除去した後、GaN基板として十分使用できるものであった。
【0032】
(比較例)
一方、比較のため、C面を主面とするサファイア基板上に、MOVPE法で直接200オングストロームのGaNバッファ層を成長させ、その上にSiを1×1018/cmドープしたGaNを20μm成長させる。
【0033】
実施例1で得られたGaN層と、比較例で得られたGaN層の単位面積当たりの貫通転位の数を断面TEMにより観察、比較すると、本発明の窒化物半導体層は厚膜にも関わらず、およそ10/cmしかなく、比較例のものは1010/cm以上あった。
【0034】
[実施例2]
(第4の工程)
実施例1の第1の工程後、再度温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMAとを用い、実施例1において形成したGaN層の上のAlN層2を約200オングストロームの膜厚で成長させる。このAlN層は窓部には均一に成長するが、保護膜上にはほとんど成長しないか、若しくは部分的に多結晶に近い層が成長する。
【0035】
後は実施例1と同様にして、第2の工程以下の工程を行いSiドープGaNよりなる第2の基板を得たところ、実施例1に比較して、結晶欠陥の数が1/2以下に減少しており、さらに鏡面に近い第2の基板面が得られた。
【0036】
[実施例3]
実施例2の第4の工程において、同一成長温度で、AlNの代わりにAl0.6Ga0.4Nよりなる薄膜を300オングストロームの膜厚で成長させる他は同様にして第2の基板を得たところ、実施例2とほぼ同等の結晶性を有する第2の基板が得られた。
【0037】
[実施例4]
実施例1の第2の工程において、多層膜層を構成するAl0.2Ga0.8N層の膜厚を100オングストローム、GaN層を400オングストロームとする他は同様にしてSiドープGaNよりなる第2の基板を得たところ、実施例1とほぼ同等の結晶性のものが得られた。
【0038】
[実施例5]
実施例1の第1の工程において、サファイア基板の代わりに、(111)面を主面とするスピネル(MgAl)を用いる他は、同様にしてSiドープGaNよりなる基板を得たところ、実施例1のものとほぼ同等の結晶性のものが得られた。
【0039】
[実施例6]
実施例1の第3の工程において、多層膜層成長後、続いてMOVPE装置でSiドープGaN層を150μm成長させる他は、同様にして基板を得たところ、実施例1のものとほぼ同等の結晶性を有する第2の基板が得られた。ただし結晶成長時間は実施例1と比較して5倍以上かかった。
【0040】
[実施例7]
実施例1の第3の工程において、多層膜層成長後、続いてMOVPE装置でSiドープGaN層を20μm成長させる。
【0041】
次にウェーハを反応容器から取りだし、保護膜の窓部に相当するSiドープGaN層の表面に再度SiOよりなる保護膜を0.1μmの膜厚でストライプ状に形成する。
【0042】
保護膜形成後、ウェーハをMOVPE装置の反応容器内に移送し、TMG、TMA、アンモニアを用い、実施例1と同様にして、Al0.2Ga0.8N、500オングストロームと、GaN、500オングストロームとからなる総膜厚1μmの多層膜層を成長させる。
【0043】
TMAを止め、続いてSiドープGaN層を100μmの膜厚で成長させて、窒化物半導体基板を作製したところ、この基板の貫通転位はほとんど発生していなかった。
【0044】
[実施例8]
図7は本発明の成長方法により得られた窒化物半導体層を基板とする一LED素子の構造を示す模式断面図である。以下、図7を元に実施例8について説明する。
【0045】
実施例1で得られたウェーハのサファイア基板を除去せずに、サファイア基板上部に形成されたSiドープGaN層(以下、GaN基板5という。)を成長面として、MOVPE装置の反応容器内にセットし、1050℃でこのGaN基板5の上にSiを1×1018/cmドープしたGaNよりなる第2のバッファ層31を2μm成長させる。この第2のバッファ層31は通常900℃以上の高温で成長させる窒化物半導体単結晶層であり、先の基板との格子不整合を緩和するための低温で成長させるバッファ層とは区別される。
【0046】
さらに、第2のバッファ層31の上に膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層32、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層33、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層34を順に成長させる。
【0047】
素子構造となる第2のバッファ層31〜p側コンタクト層34成長後、ウェーハを反応容器から取出し、窒素雰囲気中で600℃アニーリングして、p側クラッド層33、p側コンタクト層34を低抵抗にする。その後、p側コンタクト層34側からエッチングを行い、n電極37を形成すべきGaN基板5の表面を露出させる。
【0048】
エッチング後、p側コンタクト層34の表面のほぼ全面にNi/Auよりなる透光性のp電極35を200オングストロームの膜厚で形成し、そのp電極35の上に、ボンディング用のパッド電極36を0.5μmの膜厚で形成する。
【0049】
その後、サファイア基板を50μmの厚さになるまで研磨した後、サファイア基板の裏面をスクライブし、350μm角のLEDチップを得る。チップの断面図を図7に示す。このLEDは20mAにおいて、520nmの緑色発光を示し、出力は従来のサファイア基板上に窒化物半導体素子構造を成長されたものに比較して2倍以上、静電耐圧も5倍以上と、非常に優れた特性を示した。
【0050】
[実施例9]
図8は本発明の成長方法により得られた窒化物半導体層を基板とする一レーザ素子の構造を示す模式断面図である。以下、図8を元に実施例9について説明する。
【0051】
実施例1で得られたGaN基板5を主面とするウェーハを実施例7と同様にMOVPE装置の反応容器内にセットし、1050℃でGaN基板5の上にSiを1×1018/cmドープしたGaNよりなる第2のバッファ層41を成長させる。レーザ素子を作製する場合、この第2のバッファ層41は膜厚100オングストローム以下、さらに好ましくは70オングストローム以下、最も好ましくは50オングストローム以下の互いに組成が異なる窒化物半導体を積層してなる歪超格子層とすることが好ましい。歪超格子層とすると、単一窒化物半導体層の結晶性が良くなるため、高出力なレーザ素子が実現できる。またLED素子のクラッド層に歪超格子層を適用しても良い。
【0052】
(クラック防止層42)
次にSiを5×1018/cmドープしたIn0.1Ga0.9Nよりなるクラック防止層42を500オングストロームの膜厚で成長させる。このクラック防止層42はInを含むn型の窒化物半導体、好ましくはInGaNで成長させることにより、Alを含む窒化物半導体層中にクラックが入るのを防止することができる。クラック防止層は100オングストローム以上、0.5μm以下の膜厚で成長させることが好ましい。100オングストロームよりも薄いと前記のようにクラック防止として作用しにくく、0.5μmよりも厚いと、結晶自体が黒変する傾向にある。なお、このクラック防止層42は省略することもできる。
【0053】
(n側クラッド層43)
次に、Siを5×1018/cmドープしたn型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。n側クラッド層43はキャリア閉じ込め層、及び光閉じ込め層として作用し、Alを含む窒化物半導体、好ましくはAlGaNを含む超格子層とすることが望ましく、超格子層全体の膜厚を100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。超格子層にするとクラックのない結晶性の良いキャリア閉じ込め層が形成できる。
【0054】
(n側光ガイド層44)
続いて、Siを5×1018/cmドープしたn型GaNよりなるn型光ガイド層44を0.1μmの膜厚で成長させる。このn側光ガイド層44は、活性層の光ガイド層として作用し、GaN、InGaNを成長させることが望ましく、通常100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることが望ましい。このn側光ガイド層44は通常はSi、Ge等のn型不純物をドープしてn型の導電型とするが、特にアンドープにすることもできる。超格子とする場合には第1の層及び第2の層の少なくとも一方にn型不純物をドープしてもよいし、またアンドープでも良い。
【0055】
(活性層45)
次に、アンドープのIn0.2Ga0.8Nよりなる井戸層、25オングストロームと、アンドープIn0.05Ga0.95Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層45を成長させる。
【0056】
(p側キャップ層46)
次に、バンドギャップエネルギーがp側光ガイド層47よりも大きく、かつ活性層45よりも大きい、Mgを1×1020/cmドープしたp型Al0.3Ga0.9Nよりなるp側キャップ層46を300オングストロームの膜厚で成長させる。このp側キャップ層46はp型としたが、膜厚が薄いため、n型不純物をドープしてキャリアが補償されたi型、若しくはアンドープとしても良く、最も好ましくはp型不純物をドープした層とする。p側キャップ層17の膜厚は0.1μm以下、さらに好ましくは500オングストローム以下、最も好ましくは300オングストローム以下に調整する。0.1μmより厚い膜厚で成長させると、p型キャップ層46中にクラックが入りやすくなり、結晶性の良い窒化物半導体層が成長しにくいからである。Alの組成比が大きいAlGaN程薄く形成するとLD素子は発振しやすくなる。例えば、Y値が0.2以上のAlGa1−YNであれば500オングストローム以下に調整することが望ましい。p側キャップ層46の膜厚の下限は特に限定しないが、10オングストローム以上の膜厚で形成することが望ましい。
【0057】
(p側光ガイド層47)
次に、バンドギャップエネルギーがp側キャップ層46より小さい、Mgを1×1020/cmドープしたp型GaNよりなるp側光ガイド層47を0.1μmの膜厚で成長させる。この層は、活性層の光ガイド層として作用し、n側光ガイド層44と同じくGaN、InGaNで成長させることが望ましい。また、この層はp側クラッド層48を成長させる際のバッファ層としても作用し、100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることにより、好ましい光ガイド層として作用する。このp側光ガイド層は通常はMg等のp型不純物をドープしてp型の導電型とするが、特に不純物をドープしなくても良い。なお、このp型光ガイド層を超格子層とすることもできる。超格子層とする場合には第1の層及び第2の層の少なくとも一方にp型不純物をドープしてもよいし、またアンドープでも良い。
【0058】
(p側クラッド層48)
次に、Mgを1×1020/cmドープしたp型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、Mgを1×1020/cmドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μmの超格子層よりなるp側クラッド層48を形成する。この層はn側クラッド層43と同じくキャリア閉じ込め層として作用し、超格子構造とすることによりp型層側の抵抗率を低下させるための層として作用する。このp側クラッド層48の膜厚も特に限定しないが、100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。
【0059】
(p側コンタクト層49)
最後に、Mgを2×1020/cmドープしたp型GaNよりなるp側コンタクト層49を150オングストロームの膜厚で成長させる。p側コンタクト層は500オングストローム以下、さらに好ましくは400オングストローム以下、20オングストローム以上に膜厚を調整する。
【0060】
反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p型層をさらに低抵抗化する。アニーリング後、ウェーハを反応容器から取り出し、図8に示すように、RIE装置により最上層のp側コンタクト層49と、p側クラッド層48とをエッチングして、4μmのストライプ幅を有するリッジ形状とし、リッジ表面の全面にNi/Auよりなるp電極51を形成する。次に、図13に示すようにp電極51を除くp側クラッド層48、コンタクト層49の表面にSiOよりなる絶縁膜50を形成し、この絶縁膜50を介してp電極51と電気的に接続したpパッド電極52を形成する。
【0061】
p側電極形成後、ウェーハのサファイア基板、バッファ層、保護膜、Al0.2Ga0.8N層を研磨、除去し、GaN基板5の表面を露出させ、そのGaN基板5の表面全面に、Ti/Alよりなるn電極53を0.5μmの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にAu/Snよりなる薄膜を形成する。
【0062】
その後、n電極側53からスクライブし、GaN基板5のM面(11−00、でGaN基板5を劈開し、共振面を作製する。共振面にSiOとTiOよりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断してレーザチップとした。次にチップをフェースアップ(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、pパッド電極52をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において、閾値電流密度1.2kA/cm、閾値電圧4.0Vで、発振波長405nmの連続発振が確認され、1000時間以上の寿命を示した。
【0063】
また本実施例ではLED素子では異種基板を残し、LD素子では異種基板を研磨して除去したが、このように本発明の方法を用いて窒化物半導体素子を作製する場合、異種基板、保護膜等の第2の基板を成長させるための材料は、素子において残しても良いし、また除去しても良い。
【0064】
【発明の効果】
窒化物半導体は理想の半導体として評価されているにもかかわらず、窒化物半導体基板が存在しないために、異種基板の上に成長された格子欠陥の多い窒化物半導体デバイスで実用化されている。そのためレーザ素子のような結晶欠陥が即寿命に影響するデバイスを実現すると、数十時間〜百時間程度で素子がダメになっていた。ところが、本発明の成長方法によると、従来成長できなかった窒化物半導体基板が得られるため、この窒化物半導体基板の上に、素子構造となる窒化物半導体層を積層すると、格子欠陥の非常に少ない窒化物半導体デバイスが実現できる。例えば本発明の基板を用いてレーザ素子を作製すると、ほぼ実用化レベルまで達した素子ができる。このように従来できなかった窒化物半導体基板が本発明により得られることは、非常に産業上の利用価値が大きい。
【図面の簡単な説明】
【図1】本発明の方法の一工程において得られる窒化物半導体ウェーハの構造を拡大して示す模式断面図。
【図2】本発明の方法の一工程において得られる窒化物半導体ウェーハの構造を拡大して示す模式断面図。
【図3】本発明の方法と比較した方法において得られる窒化物半導体ウェーハの構造を拡大して示す模式断面図。
【図4】本発明の方法の一工程において得られる窒化物半導体ウェーハの構造を拡大して示す模式断面図。
【図5】本発明の方法の一工程において得られる窒化物半導体ウェーハの構造を拡大して示す模式断面図。
【図6】図5に示すウェーハの窒化物半導体結晶の結晶欠陥による貫通転位を模式的に示す図。
【図7】本発明の方法により得られた基板を用いた窒化物半導体LED素子の一構造を示す模式断面図。
【図8】本発明の方法により得られた基板を用いた窒化物半導体LD素子の一構造を示す模式断面図。
【符号の説明】
1・・・・異種基板
2・・・・バッファ層
3・・・・窒化物半導体層
(1+2+3・・・第1の基板)
4・・・・多層膜層
5・・・・第2の基板(GaN基板)
10・・・・保護膜

Claims (6)

  1. 第1の基板の表面に選択的に窒化物半導体と異なる材料よりなる保護膜と前記保護膜が形成されていない窓部を形成する第1の工程と、前記窓部に窒化物半導体を成長させる第2の工程と、隣接する前記窓部に成長した窒化物半導体から前記保護膜上に互いに組成の異なる窒化物半導体層を少なくとも2層以上横方向成長させて形成した多層膜を前記保護膜上で接合させるの工程と、前記多層膜上に第2の基板となる窒化物半導体層を成長させる第の工程とを具備することを特徴とする窒化物半導体の成長方法。
  2. 前記第1の基板の表面は、膜厚0.5μm以下の少なくともAlを含む窒化物半導体よりなる請求項1に記載の窒化物半導体の成長方法。
  3. 前記多層膜は、膜厚0.5μm以下のAlを含む窒化物半導体層と、該窒化物半導体層と組成が異なる窒化物半導体層との積層構造よりなる請求項1または2に記載の窒化物半導体の成長方法。
  4. 前記第1の基板の表面は窒化物半導体と異なる材料上に成長された窒化物半導体層である請求項1乃至3の内のいずれか1項に記載の窒化物半導体の成長方法。
  5. 前記第2の基板となる窒化物半導体層の上部に、少なくともn型窒化物半導体層と、p型窒化物半導体層とを成長させる第の工程を具備する請求項1乃至4の内のいずれか1項に記載の窒化物半導体の成長方法。
  6. 前記第2の基板となる窒化物半導体層は、n型不純物を有してなる請求項1乃至5の内のいずれか1項に記載の窒化物半導体の成長方法。
JP05299398A 1997-05-16 1998-03-05 窒化物半導体の成長方法 Expired - Fee Related JP3551751B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05299398A JP3551751B2 (ja) 1997-05-16 1998-03-05 窒化物半導体の成長方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP12688997 1997-05-16
JP9-290096 1997-10-22
JP29009697 1997-10-22
JP9-126889 1997-10-22
JP05299398A JP3551751B2 (ja) 1997-05-16 1998-03-05 窒化物半導体の成長方法

Publications (2)

Publication Number Publication Date
JPH11191533A JPH11191533A (ja) 1999-07-13
JP3551751B2 true JP3551751B2 (ja) 2004-08-11

Family

ID=27294809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05299398A Expired - Fee Related JP3551751B2 (ja) 1997-05-16 1998-03-05 窒化物半導体の成長方法

Country Status (1)

Country Link
JP (1) JP3551751B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Iii族窒化物半導体の製造方法及びiii族窒化物半導体発光素子
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Iii族窒化物半導体及びその製造方法
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP4432180B2 (ja) 1999-12-24 2010-03-17 豊田合成株式会社 Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体
JP2001185493A (ja) 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP2001267242A (ja) 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体及びその製造方法
AU2001241108A1 (en) 2000-03-14 2001-09-24 Toyoda Gosei Co. Ltd. Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element
TW518767B (en) 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (ja) 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体基板の製造方法及び半導体素子
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
DE60233386D1 (de) 2001-02-14 2009-10-01 Toyoda Gosei Kk Verfahren zur herstellung von halbleiterkristallen und halbleiter-leuchtelementen
JP2002280314A (ja) 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法、及びそれに基づくiii族窒化物系化合物半導体素子
JP3690326B2 (ja) 2001-10-12 2005-08-31 豊田合成株式会社 Iii族窒化物系化合物半導体の製造方法
JP3841092B2 (ja) 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
JP2005191530A (ja) 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置

Also Published As

Publication number Publication date
JPH11191533A (ja) 1999-07-13

Similar Documents

Publication Publication Date Title
JP3436128B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP3876518B2 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP3491538B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JPH11191657A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4131101B2 (ja) 窒化物半導体素子の製造方法
JP3551751B2 (ja) 窒化物半導体の成長方法
JP3292083B2 (ja) 窒化物半導体基板の製造方法及び窒化物半導体素子の製造方法
JP2000299532A (ja) 窒化物半導体レーザ素子
JPH11219910A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2900990B2 (ja) 窒化物半導体発光素子
JP3446660B2 (ja) 窒化物半導体発光素子
JP3395631B2 (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JPH10145006A (ja) 化合物半導体素子
JP4873116B2 (ja) 窒化物半導体レーザ素子、及びその製造方法
JPH09260772A (ja) 窒化物半導体レーザ素子
JP3794530B2 (ja) 窒化物半導体レーザ素子
JP3847000B2 (ja) 窒化物半導体基板上に活性層を備えた窒化物半導体層を有する窒化物半導体素子及びその成長方法
JP3557894B2 (ja) 窒化物半導体基板および窒化物半導体素子
JP3371830B2 (ja) 窒化物半導体発光素子
JP4628651B2 (ja) 窒化物半導体発光素子の製造方法
JP2008034862A (ja) 窒化物半導体の成長方法
JP4784012B2 (ja) 窒化物半導体基板、及びその製造方法
JP4442093B2 (ja) 窒化物半導体積層用基板の製造方法
JP4637503B2 (ja) 窒化物半導体レーザ素子の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080514

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees