KR20050053518A - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR20050053518A
KR20050053518A KR1020040101099A KR20040101099A KR20050053518A KR 20050053518 A KR20050053518 A KR 20050053518A KR 1020040101099 A KR1020040101099 A KR 1020040101099A KR 20040101099 A KR20040101099 A KR 20040101099A KR 20050053518 A KR20050053518 A KR 20050053518A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
type
emitting device
nitride semiconductor
Prior art date
Application number
KR1020040101099A
Other languages
English (en)
Other versions
KR100955634B1 (ko
Inventor
나가이요우이치
기야마마코토
나카무라다카오
사쿠라다다카시
아키타가츠시
우에마츠고지
이케다아야코
가타야마고지
요시모토스스무
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34467843&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20050053518(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20050053518A publication Critical patent/KR20050053518A/ko
Application granted granted Critical
Publication of KR100955634B1 publication Critical patent/KR100955634B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

비저항 0.5 Ω·cm 이하의 질화물 반도체 기판(1)과, 질화물 반도체 기판의 제1 주표면 측에, n형 질화물 반도체층(3)과, 질화물 반도체 기판에서 보아 n형 질화물 반도체층(3)보다 멀리에 위치하는 p형 질화물 반도체층(5)과, n형 질화물 반도체층(3)과 p형 질화물 반도체층(5) 사이에 위치하는 발광층(4)을 구비하며, 질화물 반도체 기판(1) 및 p형 질화물 반도체층(5) 중 어느 한 쪽을 빛을 방출하는 톱 측에, 또 다른 쪽을 다운 측에 실장하고, 그 톱 측에 위치하는 전극이 하나로 구성된다. 이에 따라, 소형화가 가능하고, 또한 구조가 간단하기 때문에 제조가 용이하며, 큰 발광 효율을 장기간 안정적으로 얻을 수 있는 발광 소자를 얻을 수 있다.

Description

발광 장치{LIGHT EMITTING DEVICE}
본 발명은, 발광 장치에 관한 것으로, 보다 구체적으로는 질화물 반도체로 형성되는 발광 장치에 관한 것이다. 한편, 이후의 설명에서 「발광 장치」는 특별히 거절하지 않는 한, 「발광 소자(칩)」 또는 「그 발광 소자가 포함되는 발광 소자의 실장 구조」를 가리킨다.
백색 발광 다이오드(LED : Light Emitting Diode)는 휴대 전화를 포함하는 휴대 정보 단말 등의 표시 장치의 조명에 많이 이용되고 있다. 휴대 정보 단말의 표시 장치의 광원에 LED를 이용하는 경우, 특히 발광 특성을 양호하게 할 것이 요구된다. 이 때문에, 후술하는 사파이어 기판을 이용하여, GaN계 발광 소자를 내장하여 n 다운(p 톱) 실장한 사이드뷰형 LED를 제작함에 있어서, 발광 불균일을 방지하는 구성이 제안되어 있다(일본 특허 공개 2000-223751호 공보 참조). 이 제안에 따르면, 광 추출측(톱 측)으로부터 발광 장치를 평면적으로 보았을 때 직사각형의 대향하는 코너부에 각각 위치하는 2개의 전극이, 사이드뷰형 LED의 두께 방향을 따르는 배치, 즉 코너부에 서 있는 배치 등이 개시되어 있다.
또한, LED는 앞으로 큰 공간 또는 대면적의 조명에 이용될 가능성도 품고 있는데, 대면적의 조명 및 휴대 정보 단말과 같은 용도를 불문하고, LED의 광 출력 효율을 크게 할 필요가 있다.
도 51에, 현재, 제안되어 있는 GaN계 LED의 구조를 도시한다(일본 특허 공개 2003-8083호 공보 참조). 이 GaN계 LED에서는 사파이어 기판(101) 위에 n형 GaN층(102)을 설치하고, 그 n형 GaN층(102)과 p형 GaN층(104) 사이에 양자 우물 구조(103)를 형성하고 있다. 발광은 이 양자 우물 구조(103)에서 발생한다. p형 GaN층(104) 위에는 p 전극(105)이 저항 접촉하도록 형성되고, 또한, n형 GaN층(102)에는 n 전극(106)이 저항 접촉하도록 형성되어 있다.
이들 p 전극(105) 및 n 전극(106)은 땜납 볼(107, 108)을 개재시켜 실장 부품(109)에 접속되어 있다. 실장 부품(서브마운트 부품)(109)은 Si 기판으로 구성되며, 외부로부터의 서지 전압으로부터 보호하기 위한 회로가 형성되어 있다. 즉, Ga, Al, In 등의 III족 질화물 반도체에 관한 회로 고장의 주요한 요인이, 과도 전압이나 정전 방전 등의 서지 전압임을 중시하여, 발광 소자에 큰 순전압 및 역전압이 인가되지 않도록, 발광 소자 보호를 위한 전력 분로 회로를 제너 다이오드 등으로 형성하고 있다. 서지 전압으로부터의 보호에 대해서는 이후에 자세히 설명한다.
상기한 GaN계 LED는 사파이어 기판(101)의 이면 측에서 빛을 방출하도록 (a1) p형 GaN층(104)을 다운 실장하고, 또한 (a2) n형 GaN층(102)에 n 전극층(106)을 형성하고 있는 점에 특징을 갖는다. 이 GaN계 LED의 구조는 도 51에서 보이는 것과 같이 매우 복잡하다. 이러한 복잡한 구조의 원인이 되는 (a2) n형 GaN층(102)에 n 전극층을 형성한 이유는 사파이어 기판(101)이 절연체이기 때문에 사파이어 기판에 n형 전극을 설치할 수 없기 때문이다.
전술한 사파이어 기판을 이용한 발광 소자뿐만 아니라, 발광 소자에 이용되는 GaAs계, GaP계, GaN계의 화합물 반도체에서는 과도 전압 및 정전 방전으로부터의 보호 회로를 발광 소자에 병설하는 제안이, 지금까지 자주 이루어져 왔다(일본 특허 공개 2000-286457호 공보, 일본 특허 공개 평11-54801호 공보 및 일본 특허 공개 평11-220176호 공보 참조). 특히 GaN계 화합물 반도체에서는, 역방향의 내압이 50 V 정도로 낮고, 또한 순방향 전압도 150 V 정도의 내압밖에 안되기 때문에, 상기 보호를 위한 전력 분로 회로를 설치하는 것이 중요시되고 있다. 즉, 상기 GaN계 등의 소자를 서브마운트인 Si 기판 상에 형성하여, 그 Si 기판에 제너 다이오드 등을 포함하는 보호 회로를 형성한다. 상기와 같은 많은 보호 회로의 제안은 Ga, Al, In 등의 III족 질화물 반도체에 관한 회로 고장의 주요한 요인이 과도 전압이나 정전 방전 등의 서지 전압임을 나타내는 증거라고 할 수 있다.
또한, 전술한 보호 회로를 설치한 발광 소자와는 별개로, 도전체로 한 SiC 기판 상에 GaN계 발광 소자를 형성한 예도 알려져 있다. 즉, (SiC 기판의 이면 n 전극/SiC 기판/n형 GaN층/양자 우물 적층 구조(발광층)/p형 GaN층/p 전극)의 적층 구조를 이용하여, p형 GaN층으로부터 빛을 방출하는 구조의 LED도 널리 이용되고 있다.
한편, 상기한 도 51에 도시하는 사파이어 기판을 이용한 GaN계 LED에서는, 구조가 복잡하게 되어, 제조 비용이 높아지는 것을 피할 수 없다. 다양한 조명의 용도로 수요를 개척하기 위해서는, LED는 저렴하다는 것이 필수이기 때문에, 상기한 구조는 바람직하지 못하다. 또한, 다운 실장면 측에, p 전극(105)과, n 전극(106)이 배치되기 때문에, 전극의 면적, 특히 p 전극의 면적이 제한을 받는다. 대전류를 흘려 고출력을 얻기 위해서는, p 전극은 특히 대면적으로 하는 것이 바람직하지만, 도 51에 도시하는 구조에서는 제한을 받아, 이 결과, 광 출력에 제한을 받게 된다. 또한, 전류에 동반하여 발생하는 열을 밀어내는 데에 있어서도, 한 쪽의 면에 2개의 전극층을 배치하는 것은 바람직하지 못하다.
또한, n형 GaN층(102)을 기판과 평행 방향으로 전류가 흐를 때의 저항이 커, 발열이나 구동 전압 나아가서는 소비 전력의 증가 원인으로도 된다. 특히, 성막 공정의 단축화를 목적으로 n형 GaN층의 두께를 얇게 하면, 상기한 발열이나 소비 전력 증가의 문제 외에, 그 n형 GaN막의 노출 수율이 매우 나빠진다.
또한, 상기한 사파이어 기판을 이용한 발광 소자를 포함하여 발광 소자 전반에서 말할 수 있는 일이지만, 방열 면적이 제한되고, 또한, 열 저항(단위 면적당 단위에너지 투입에 의한 온도 상승)도 크기 때문에, 1 발광 소자당 주입 전류를 크게 잡을 수 없다. 특히 사파이어 기판을 이용한 경우에는, 전술한 바와 같이 p 전극의 면적이 제한을 받기 때문에, 여유가 거의 없는 열 설계를 하는 것이 통례이다.
또한, 상기 사파이어 기판을 이용한 GaN계 LED의 경우에는 방열 면적이 제약되기 때문에, 조금이라도 전기 저항을 내려 발열량을 저감하기 위해서, p 전극과 n 전극을 빗 형상으로 혼잡하게 하여 접촉 면적을 확대하는 구조를 채용하는 사태에 몰린다. 이러한 빗 형상의 전극은 가공이 용이하지 않고, 확실히 제조 비용 상승으로 이어진다.
전술된 바와 같이, 발광 소자에 있어서 열적 조건의 설계는 기본적인 중요성을 지니며, 대전력을 얻고자 하는 경우, 상기와 같은 열적 조건에 의해서 제약을 받아, 그것을 조금이라도 완화하기 위해서 복잡한 전극 형상을 불가피하게 채용할 수 밖에 없다.
더욱이, 다음과 같은 문제가 있다. 사파이어 기판 상에 형성된 GaN계 발광 소자를 다운 실장하고, 사파이어 기판의 이면을 광 방출면으로 하는 경우, 사파이어의 굴절률이 1.8 정도이고, GaN의 굴절률이 2.4 정도이기 때문에, 빛을 발생시켜 전파시켜 온 GaN층과 사파이어 기판의 계면에서, 소정의 입사각 이상의 빛은 전반사하여, 밖으로 나가지 않는다. 즉, 입사각 θ≥sin-1(1.8/2.4)≒42° 범위의 빛은 GaN층 내에 머물고, 밖으로 나가지 않는다. 이 때문에, 사파이어 기판의 주요면에 있어서의 발광 효율이 저하된다. 그러나, 발광 효율의 문제도 중요하지만, 그것에만 국한되지 않는다. 상기 전반사된 빛은 GaN층을 전파하여, GaN층의 측부로부터 출사된다. 상기한 전반사하는 광량은 상당한 비율을 차지하고, 또한, GaN층은 얇기 때문에, 측부로부터 출사되는 빛의 에너지 밀도는 높아진다. GaN층의 측부에 위치하여 그 빛에 조사되는 밀봉 수지는 손상을 받아, 발광 소자의 수명을 단축한다고 하는 문제를 일으킨다.
또한, p층 측으로부터 빛을 추출하는(SiC 기판 이면 n 전극/SiC 기판/n형 GaN층/양자 우물 적층 구조(발광층)/p형 GaN층/p 전극) 구조의 GaN계 LED에서는, p 전극의 광 흡수율이 크기 때문에 빛을 효율적으로 밖으로 방출할 수 없다. p 전극의 피복률을 감소시켜, 즉 개구율을 증대시켜 빛의 방출량을 늘리고자 하면, p형 GaN층은 전기 저항이 높기 때문에 전류를 p형 GaN층 전체에 널리 퍼지게 하여 흘릴 수 없다. 이 때문에 발광을 양자 우물 구조의 전체에 걸쳐 활성화할 수 없어, 발광 출력이 저하된다. 또한, 전기 저항이 상승하여, 발열이나 전원 용량의 문제를 일으킨다. 또한, 전류를 p형 GaN층 전체에 균일하게 흘리는 것을 목적으로 하여 p형 GaN층의 두께를 두껍게 하면, 이 p형 GaN층에 의한 빛의 흡수가 커, 출력이 제약된다.
본 발명은, 구조가 간단하기 때문에 제조가 용이하고, 큰 발광 효율을 장시간에 걸쳐 안정하게 얻을 수 있으며, 또한 소형화가 쉽게 가능한 발광 장치를 제공하는 것을 목적으로 한다.
본 발명의 발광 장치는, 비저항 0.5 Ω·cm 이하의 질화물 반도체 기판과, 질화물 반도체 기판의 제1 주표면 측에, n형 질화물 반도체층과, 질화물 반도체 기판에서 보아 n형 질화물 반도체층보다 멀리에 위치하는 p형 질화물 반도체층과, n형 질화물 반도체층과 p형 질화물 반도체층 사이에 위치하는 발광층을 구비한다. 그리고, 질화물 반도체 기판 및 p형 질화물 반도체층 중 어느 한 쪽을 빛을 방출하는 톱 측에, 또 다른 쪽을 다운 측에 실장하고, 그 톱 측에 위치하는 전극이 하나로 구성되어 있다.
상기한 발광 장치에서는, 빛을 방출하는 톱 측에 하나의 전극을 배치하기 때문에, 전극에 방해되지 않고서 많은 광량을 추출할 수 있다. 또한, 하나의 전극을 배치하는 것만으로 좋기 때문에, LED의 소형화, 특히 사이드뷰형 LED의 박육화를 용이하게 할 수 있어, 휴대 전화를 포함하는 휴대 정보 단말의 소형화를 가능하게 한다. 한편, 하나로 구성되는 전극에 패드 전극 등이 조합되어 배치되는 경우도 있지만, 평면적으로 보아 1 영역으로 구성되어 있으면 하나로 구성되어 있는 것으로 한다. 이후의 설명에서도 마찬가지이다.
상기한 배치에서는, p 전극 측을 다운 실장하는 경우, n형 질화물 반도체 기판의 이면 측이 광 방출면으로 되기 때문에, 예를 들면 n형 질화물 반도체 기판에 GaN 기판을 이용한 경우, 전기 저항을 낮게 할 수 있으므로 작은 n 전극을 설치하면 되어, 동일한 전력 투입량이라도 큰 광 출력을 얻을 수 있다. 즉, p 전극 측을 다운 실장하는 경우, 전기 저항이 낮은 질화물 반도체 기판의 이면(제2 주표면)에 n 전극을 설치하기 때문에, 작은 피복률, 즉 큰 개구율로 n 전극을 설치하더라도 전류를 질화물 반도체 기판 전체에 널리 퍼지게 하여 흘릴 수 있다. 이 때문에, 방출면에서 빛을 흡수하는 율이 작아져, 발광 효율을 높게 할 수 있다. 빛의 방출은 제2 주표면뿐만 아니라 측면으로부터 이루어지더라도 좋은 것은 물론이다. 이하의 발광 소자에 있어서도 마찬가지이다.
또한, 전류가 매우 크지 않은 경우 등에는 p형 질화물 반도체층 측을 광 방출면으로 하여도 좋다.
또한, GaN 기판이 도전성이 우수하므로, 서지 전압에 대한 보호 회로를 특별히 설치할 필요가 없고, 또한 내압성도 매우 우수한 것으로 할 수 있다.
또한, 복잡한 가공 공정을 하는 일이 없기 때문에, 제조 비용을 저감하는 것도 용이하게 된다.
한편, 상기한 질화물 반도체 기판은 n 도전형인 것을 전제로 한다. 또한, 질화물 반도체 「기판」은 독립적으로 가지고 옮길 수 있는 두께에 적합하게 두꺼운 판형 물체을 가리키며, 가지고 운반함에 있어서 단독으로는 그 자신의 형상을 유지하기 어려운 「막」이나 「층」과는 구별된다. 이 후 설명하는, GaN 기판 및 AlN 기판에 대해서도 마찬가지이다.
본 발명의 다른 발광 장치는, 전위 밀도가 108/cm2 이하인 질화물 반도체 기판 GaN 기판과, GaN 기판의 제1 주표면 측에, n형 질화물 반도체층인 n형 AlxGa1-xN층(0≤x≤1)과, GaN 기판에서 보아 n형 AlxGa1-xN층보다 멀리에 위치하는 p형 Alx Ga1-xN층(0≤x≤1)과, n형 AlxGa1-xN층과 p형 AlxGa1-xN층 사이에 위치하는 발광층을 구비한다. 그리고, GaN 기판의 제1 주표면과 반대측의 주표면인 제2 주표면에 접하여 n 전극을, 또 p형 AlxGa1-xN층에 접하여 p 전극을 갖고, n 전극 및 p 전극 중 어느 한 쪽을 빛을 방출하는 톱 측에, 또 다른 쪽을 다운 측에 실장하고, 그 톱 측에 위치하는 전극이 하나로 구성되어 있다.
이 구성에 따르면, 역시 빛을 방출하는 톱 측에 하나의 전극을 배치하기 때문에, 전극에 방해되지 않고서 많은 광량을 추출할 수 있다. 또한, 하나의 전극을 배치하는 것만으로 좋기 때문에, LED의 소형화, 특히 박육화를 용이하게 할 수 있어, 휴대 정보 단말의 소형화를 가능하게 한다.
또한, GaN 기판은 전기 저항을 저감하는 것이 용이하기 때문에, 전술한 발광 장치에 있어서의 작용 효과에 더하여, GaN 기판의 전위 밀도가, 108/cm2 이하이기 때문에 결정성이 높고, 또 p측 다운 실장한 경우, 높은 개구율에 의해 제2 주표면으로부터의 광 출력을 높일 수 있다. 또한, 측면으로부터도 빛을 방출한다.
높은 전류를 흘리는 것이 아니면, p측 톱 실장(n측 다운 실장)하여 내압 성능의 향상, 발열 억제, 서지 전압에 대한 보호 회로의 불필요성, 제조 비용의 저감 등의 이점을 얻을 수 있음은 말할 필요도 없다.
또한, 굴절률의 연속성이 유지되기 때문에, 전술한 전반사 문제도 생기지 않는다.
본 발명의 또 다른 발광 장치는 열전도율이 100 W/(m·K) 이상인 질화물 반도체 기판 AlN 기판과, 상기 AlN 기판의 제1 주표면 측에, n형 질화물 반도체층인 n형 AlxGa1-xN층(0≤x≤1)과, 상기 AlN 기판에서 보아 상기 n형 AlxGa1-x N층보다 멀리에 위치하는 p형 AlxGa1-xN층(0≤x≤1)과, 상기 n형 AlxGa1-xN층과 p형 AlxGa1-xN층 사이에 위치하는 발광층을 구비한다. 그리고, AlN 기판의 제1 주표면과 반대측의 주표면인 제2 주표면에 접하여 n 전극을, 또 p형 AlxGa1-xN층에 접하여 p 전극을 갖고, n 전극 및 p 전극 중 어느 한 쪽을 빛을 방출하는 톱 측에, 또 다른 쪽을 다운 측에 실장하며, 그 톱 측에 위치하는 전극이 하나로 구성되어 있다.
AlN은 매우 열전도율이 높고, 방열성이 우수하기 때문에, 상기한 p형 AlxGa1-xN층으로부터 리드 프레임 등에 열을 전달하여, 발광 소자에 있어서의 온도 상승을 억제할 수 있다. 또한, 상기 AlN 기판으로부터도 열을 방산하여, 온도 상승의 억제에 공헌할 수 있다. 한편, 상기한 AlN 기판은 도전성을 갖게 하기 위해서 불순물을 도입한 도전성 AlN 기판을 전제로 한다. 상기 높은 열전도율에 의한 성능 향상에 더하여, 전술한 본 발명의 발광 장치에서 얻어지는 이점을 얻을 수 있다.
본 발명의 전술한 장치와는 다른 발광 장치는 비저항 0.5 Ω·cm 이하의 질화물 반도체 기판과, 질화물 반도체 기판의 제1 주표면 측에, n형 질화물 반도체층과, 질화물 반도체 기판에서 보아 n형 질화물 반도체층보다 멀리에 위치하는 p형 질화물 반도체층과, n형 질화물 반도체층과 p형 질화물 반도체층 사이에 위치하는 발광층을 구비한다. 그리고, 질화물 반도체 기판의 제1 주표면과 반대측의 주표면인 제2 주표면에 접하여 n 전극을 배치하고, 그 n 전극을 다운 측에 실장하며, p형 질화물 반도체층을 빛을 방출하는 톱 측에 배치한다.
상기한 구성에 따르면, p측 톱 실장(n측 다운 실장)하여 내압 성능의 향상, 발열 억제, 서지 전압에 대한 보호 회로의 불필요성, 제조 비용의 저감 등의 이점을 얻을 수 있다. 또한, 굴절률의 연속을 확보할 수 있어, 상기 전반사 문제도 생기지 않는다. 상기 발광 장치는 전술된 바와 같이, 발광 소자(칩) 그 자체로서도 좋고, 또한 발광 소자를 내장한 발광 소자의 실장 구조로 취하더라도 좋다.
본 발명의 상기한 발광 장치와는 또 다른 발광 장치에서는, 전위 밀도가 108/cm2 이하인 GaN 기판과, GaN 기판의 제1 주표면 측에, n형 질화물 반도체층과, GaN 기판에서 보아 n형 질화물 반도체층보다 멀리에 위치하는 p형 질화물 반도체층과, n형 질화물 반도체층과 p형 질화물 반도체층 사이에 위치하는 발광층을 구비한다. 그리고, GaN 기판을 다운 측에 실장하고, p형 질화물 반도체층을 빛을 방출하는 톱 측에 갖는다.
상기한 구성에 따르면, 저전위 밀도 특유의 고전류역에서 높은 발광 효율을 얻을 수 있다. 또한, 상기 p 톱 실장의 발광 장치와 마찬가지로, 내압 성능의 향상, 발열 억제, 서지 전압에 대한 보호 회로의 불필요성, 제조 비용의 저감 등의 이점을 얻을 수 있다. 또한, 굴절률의 연속을 확보할 수 있어, 상기 전반사 문제도 생기지 않는다. 상기와 같이, 본 발광 장치는 발광 소자(칩) 그 자체로 하여도 좋고, 또한 발광 소자를 내장한 발광 소자의 실장 구조로 취하여도 좋다.
다음에 도면을 이용하여 본 발명의 실시형태에 관해서 설명한다.
실시예 1에서는, GaN 기판에 p측 톱(n측 다운) 실장하고, GaN 기판의 이면에 n 전극을 설치한 본 발명례의 발광 장치와, 종래의 발광 장치를 이용하여 사이드뷰형 LED를 제작하여, 사이즈 및 광 출력, 휘도에 관해서 비교했다.
(본 발명례 A)
도 1을 참조하면, GaN 기판(1)의 표면(제1 주요면)에 아래에서부터 순차적으로 에피택셜 성막되어, n형 GaN층(2)/n형 AlxGa1-xN층(3)/(AlxGa1-x N/AlxInyGa1-x-yN)m의 다중 양자 우물층(활성층)(4)/p형 AlxGa1-xN층(5)/p형 GaN층(6)의 적층 구조가 형성되어 있다. 다중 양자 우물층은 (GaxN/InxGa1-xN)m로 구성되는 경우도 있다. 겹치는 조(組)의 수 m은 통상 3으로 하지만, 보다 많더라도 좋다. 광 방출면은 p형 GaN층(6)의 표면이며, 이 표면(6a)에 후술하는 p 전극이 설치된다. 또한, GaN 기판의 이면(1a)에 n 전극이 설치된다.
이어서 상기 본 발명례 A의 발광 장치의 제조 방법에 관해서 상세히 설명한다.
(1) C면으로부터 0.5° 변위된 GaN의 오프 기판을 사용했다. 비저항은 0.01 Ω·cm이며, 전위 밀도는 1E7/cm2, 기판 두께는 400 ㎛이다. 다만, 상기한 GaN 기판은 다음에 설명하는 n 전극을 형성하기 전에, 두께 200 ㎛로 두께를 줄였다.
(2) MOCVD(Metal Organic Chemical Vapor Deposition)법에 의해 GaN 기판의 Ga면 상에, GaN 버퍼층(도 1에서는 생략)/Si 도핑 n형 GaN층(2)/Si 도핑 n형 클래드 Al0.2Ga0.8N층(3)/GaN과 In0.15Ga0.85N으로 구성되는 3조의 MQW(Multi-Quantum Well)층(4)/Mg 도핑 p형 클래드 Al0.2Ga0.8N층(5)/Mg 도핑 p형 GaN층(6)을 순차적으로 에피텍셜 성장시킨다(도 1).
(3) 발광 파장은 450 nm, 저온 4.2 K에서의 PL(Photo Luminescence) 강도와 실온 298 K에서의 PL 강도를 비교함으로써 편의적으로 산출한 내부 양자 효율은 50%이었다.
(4) 이 웨이퍼를 활성화 처리하여, Mg 도핑 p형층(5)의 저저항화를 실시했다. 홀 측정에 의한 캐리어 농도는 Mg 도핑 p형 Al0.2Ga0.8N층(5)이 5E17/cm3 , Mg 도핑 p형 GaN층(6)이 1E18/cm3이었다.
(5) p 전극은 우선, 포토리소그래피 기술과 증착에 의해, p형 GaN층(6)에 두께 4 nm의 Ni와, 두께 4 nm의 Au의 순으로 2층 구조를 형성하고, 간격 L2를 350 ㎛ 간격으로 하여, 300 ㎛□의 투명 전극(12)을 붙였다(도 2 및 도 3 참조). 이것을 불활성 분위기 속에서 가열 처리함으로써 접촉 저항을 5E-4 Ω·cm2로 했다. 또한 포토리소그래피 기술과 증착에 의해 350 ㎛ 간격으로 투명 전극(12)의 중심에 직경100 ㎛의 패드 전극(도시하지 않음)을 붙였다.
(6) 도 2를 참조하여, GaN 기판(1)의 N면(1a)의 전면에 n 전극(11)을 붙였다. n 전극은 GaN 기판에 접하고, Ti 20 nm/Al 100 nm/Ti 20 nm/Au 200 nm의 순으로 적층 구조로 형성했다. n 전극은 직경(D)을 갖고, 소자의 중심에 간격 L2의 피치로 위치한다. 이것을 불활성 분위기 속에서 가열 처리함으로써, 접촉 저항을 1E-5 Ω·cm2 이하로 했다.
(7) 이 웨이퍼를 또한, 포토리소그래피 기술과 RIE에 의해, Mg 도핑 p형층 측에서부터 Si 도핑 n형층까지 Cl계 가스로, 도 2 및 도 3에 도시한 바와 같이 에칭함으로써, 소정의 형상이 되도록 폭 L3의 소자 분리 홈(25)을 형성했다.
(8) 그 후에 소정의 형상이 되도록, 스크라이브를 실시하고 벽개면(劈開面)(50)을 따라서 분리하여, 칩화한 것을 발광 소자로 했다. 이로써 얻은 발광 소자는 325 ㎛□이다. MQW 발광부의 면적이 0.09 mm2인 데 대하여, p측 패드 전극이 직경 100 ㎛이기 때문에, 광 추출면의 p 패드 전극으로 덮여져 있지 않은 부분의 비율(개구율)은 91%이다.
(사이드뷰형 LED)
도 4 및 도 5를 참조하면, 이 사이드뷰형 LED에는 상기한 제작 방법으로 제작된 발광 소자(칩)(10)이 탑재되어 있다. 발광 소자(10)는 직사각형의 변이 수평으로 되도록 배치되고, 그 직사각형의 중심에 위치하는 p측 패드 전극(22)에 Au선(31)이 전기적으로 접속되어 있다. 이 Au선(31)의 타단은 리드 프레임(32)의 광 방출면 측으로 돌출된 리드부(32b)의 전극(도시하지 않음)에 전기적으로 접속되어 있다. GaN 기판의 이면에 설치된 n 전극은 리드 프레임의 칩 배치부(32a)에 접촉하여 전기적으로 접속되어 있다. 리드 프레임(32)에는 칩으로부터 후방으로 출사된 빛을 전방으로 반사하는 오목면형 반사경이 설치되고, 칩(10)은 그 오목형 곡면의 초점에 위치하는 것이 좋다.
이러한 사이드뷰형 LED를 휴대 정보 단말의 표시 화면의 조명용 광원에 이용하는 경우, 그 두께 또는 높이(S)가 중시된다.
(9) 전술한 바와 같이, 상기 발광 소자는 반사경을 갖는 리드 프레임의 중심부에 p층 측으로부터 빛을 추출하도록 탑재되어 있다. p형 패드 전극(22)은 소자의 중심에 있으며, 또한 동일한 톱 측에 n 전극을 설치할 필요가 없기 때문에, 와이어본딩하기 위한 스페이스를 고려하더라도, 실장후의 LED 램프의 두께(S)를 0.5 mm로 할 수 있었다.
(10) 또한 탑재함에 있어서는, 발광 소자로부터의 방열성을 좋게 하기 위해서, 발광 소자의 GaN 기판이 접착제를 개재시켜 전면 마운트부와 접하도록 탑재했다. 또 접착제는 열전도가 좋은 Ag계인 것을, 또한 리드 프레임도 열전도가 좋은 CuW계인 것을 선택했다. 이들 방책에 의해, 얻어진 열저항은 8℃/W이다.
(11) 또한 이 n 전극 측에 형광제를 탑재한 후에, 에폭시 수지(33)에 의해 칩 및 Au선(31)을 수지 밀봉하여, 백색으로 발광하는 램프를 제작했다. 예를 들면 칩으로부터 나오는 청색광을 받아, 형광제가 황색의 형광을 발하며, 전체적으로 백색광을 발광하도록 설계된다. 형광제에는 450 nm의 광 출력 1 W당 180 lm를 얻을 수 있는 형광제를 사용했다. 케이스(37)의 사이드면에 열려진 사이드 윈도우(34)에 면하는 수지(33)는 렌즈 작용을 발현하도록 타원 곡면형으로 되어 있고, 칩으로부터 나온 빛이 사이드 윈도우의 장경 방향으로 보다 크게 확대되고, 단경 방향으로는 그다지 확대되지 않는 곡면으로 되어 있다.
(비교예 B)
도 6을 참조하면, 종래의 사이드뷰형 LED에는 이 비교예 B의 발광 장치가 이용되고 있다. 비교예 B의 발광 장치의 적층 구조는 사파이어 기판(101) 위에, 상기 본 발명례 A와 동일한, n형 GaN층(2)/n형 AlxGa1-xN층(3)/(AlxGa1-x N/AlxInyGa1-x-yN)m의 다중 양자 우물층(활성층)(4)/p형 AlxGa1-xN층(5)/p형 GaN층(6)의 적층 구조가 형성되어 있다. 다중 양자 우물층은 (GaxN/InxGa1-xN)m으로 구성되는 경우도 있다. 광 방출면은 본 발명례 A와 동일한 p형 GaN층(6)의 표면(6a)이며, p 전극은 그 표면(6a)에 설치된다. 그러나, 사파이어 기판(101)은 절연체이기 때문에 n 전극을 사파이어 기판에 설치할 수는 없다. 이 때문에, 적층 구조를 가장자리를 표면(6a)에서부터 n형 GaN층(2)의 층 안까지 깎아, n형 GaN층(2)을 노출시키고, 그 노출시킨 n형 GaN층(2)의 면에 n 전극을 설치한다.
이어서 상기 비교예 B의 발광 장치의 제조 방법에 관해서 상세히 설명한다.
(1) C면으로부터 0.2° 변위된 사파이어의 절연 오프 기판(101)을 사용했다. 기판 두께는 400 ㎛로 했다. 다만, 본 발명례 A와 마찬가지로, 전극을 형성하기 전에 두께 200 ㎛로 두께를 줄였다.
(2)-(4) 상기 본 발명례 A의 (2)-(4)와 동일하게 했다.
(5) 비교예 B의 경우, 기판이 절연체이기 때문에 n 전극은 p 전극과 동일한 성장막 측에 설치할 필요가 있다. 그래서, 도 6의 적층 구조를 갖는 웨이퍼를 또한 포토리소그래피 기술과 RIE(Reactive Ion Etching)에 의하여, Mg 도핑 p형층(6)에서부터 Si 도핑 n형층(2)까지 Cl계 가스로 에칭함으로써, n 전극을 설치하기 위해서 n형 GaN층(2)을 노출시키고, 발명례 A와 같은 소자 분리를 하기 위한 홈(125)을 형성했다(도 7 및 도 8 참조). 소자의 사이즈는 325 ㎛□이며, p형 GaN층(6) 위에는 p 전극(112)이 형성된다. 노출된 부분의 n형 GaN(2)은 평면적으로 보아 하나의 소자당150 ㎛□의 형상을 갖는다. 노출된 n형 GaN층 위에는, 포토리소그래피 기술과 증착에 의해 직경 100 ㎛의 n 전극(111)을 형성했다. 두께, 열 처리, 접촉 저항은 본 발명례 A와 같았다.
(6) 및 (7) p 전극은 다음과 같이 형성했다. 우선, 소자 325 ㎛□ 중, 평면적으로 보아, 소자 분리에 필요한 분리대를 제외한 300 ㎛□로부터, 또한 n형 GaN층(2)의 노출부 150 ㎛□를 제외한 「く」자형, 또는 L자형 부분에 해당하는, p형 GaN층(6) 위에 투명 전극층(112)을 붙였다. 두께, 열 처리, 접촉 저항은 발명례 A와 동일하다. p측 패드 전극은 투명 전극층의 중앙 부근에 직경 100 ㎛의 전극층을 형성했다.
(8) 그 후에 소정 형상이 되도록, 스크라이브를 실시하여, 칩화한 것을 발광 소자로 했다. 얻은 발광 소자는 325 ㎛□이다. MQW 발광부의 면적이 0.0675 mm2인 데 대하여, p 패드 전극이 직경 100 ㎛이기 때문에, 광 추출면의 p 패드 전극으로 덮여져 있지 않은 부분의 비율(개구율)은 88%이다.
(사이드뷰형 LED)
도 9 및 도 10을 참조하면, 이 사이드뷰형 LED(130)에는 상기한 제작 방법으로 제작된 발광 소자(칩)(110)가 탑재되어 있다. 발광 소자(110)는 직사각형의 대각선이 수평으로 되도록 배치되며, 그 직사각형의 중심에 위치하는 p측 패드 전극(22)에 Au선(31a)이, 또한 n 전극(111)에 Au선(31b)이 전기적으로 접속되어 있다. Au선(31a)의 타단은 리드 프레임(32)의 광 방출면 측으로 돌출된 리드부(32b)의 전극(도시하지 않음)에 전기적으로 접속되고, Au선(31b)의 타단은 리드 프레임의 칩 배치부(32a)의 전극에 전기적으로 접속되어 있다. 리드 프레임(32)에는 칩으로부터 후방으로 출사된 빛을 전방으로 반사하는 오목면형 반사경이 설치되고, 칩(110)은 그 오목형 곡면의 초점에 위치하는 것이 좋다.
(9) 전술한 바와 같이, 발광 소자(칩)를 반사경을 갖는 리드 프레임의 중심부에 p층 측으로부터 빛을 추출하도록 탑재했다. 이 경우, 톱 측에 n 전극과 p 전극이 양쪽 모두 배치되기 때문에, 각각을 와이어본딩하는 스페이스를 마련하기 위해서 칩을 LED 램프의 길이 방향에 대하여 45° 기울여 설치했다. 이 때문에 발명례 A와 같은 식의 실장을 실시하더라도, 램프의 두께는 45° 기운만큼 대체로 0.14 mm 두껍게 되고, 두께(S)는 0.64 mm로 되었다.
(10) 또한 탑재함에 있어서는, 발명례 A와 마찬가지로 발광 소자로부터의 방열성을 좋게 하기 위해서, 발광 소자의 사파이어 기판이 전면 마운트부와 접하도록 탑재했다. 다만, 접착제, 리드 프레임 재질은 발명례 A와 동일하다. 기판의 차이에 의한 열저항은 10.4℃/W로 발명례 A의 1.3배로 나빠졌다.
(11) 발명례 A와 동일하게 하여 백색 발광 램프를 제작했다.
(실험 내용 및 그 결과)
우선 청색광의 출력 비교를 하기 위해서, 형광제를 설치하지 않은 상태(수지밀봉은 실시)의 발명례 A와 비교예 B를, 적분구 내에 탑재한 후에 소정의 전류를 인가하여, 발광시켰다. 그 발광을 집광한 디텍터로부터 출력되는 광 출력치를 도 11 및 도 12에 도시한다. 전류가 누설되는 일없이 MQW층에 주입되어, MQW층에서의 비발광성 재결합이 비교적 적고, 또한 발열에 의한 소자의 온도 상승이 작은 비교적 이상적인 상태에서는, 광 출력치는 인가한 전류의 증가에 비례하여 증가한다. 예를 들면 전류 20 mA의 주입에서는 발명례 A 및 비교예 B 모두 8 mW의 출력을 얻을 수 있었다. 더욱이 5배의 전류 100 mA를 인가한 경우, 발명례 A에서는 5배의 40 mW의 출력을 얻을 수 있었지만, 비교예 B에서는 출력 24 mW밖에 얻을 수 없었다(도 11).
이 이유로서 다음의 이유를 생각할 수 있다. 즉, 본 발명례 A에서는 발열 면적이 비교예 B에 비해서 넓고, 동일한 전류 주입량이라도 단위 면적당 발열량이 작으며(주입 전류 100 mA일 때의 MQW 발광부에서의 전류 밀도는, 본 발명례 A에서는 111 A/cm2, 비교예 B에서는 148 A/cm2), 비교예 B의 사파이어 기판에 비하여 비교적 열전도가 좋은 GaN 기판을 이용하고, 또한 n 전극을 GaN 기판의 N면 측에 설치했기 때문에 전류 밀도가 극단적으로 커지는 부위가 없는 구조라는 것을 들 수 있다.
한편, 본 발명례 A의 상기한 특징을 역으로 보게 되는데, 비교예 B에서는, 방열 면적이 발명례 A보다도 작은 데다가, n 전극을 n형 GaN층을 노출시킨 다음에 설치했기 때문에 n형 GaN층 안을 층에 따라서 흐르는 전류의 밀도가 극단적으로 지니치게 커져 발열이 더욱 증가했다는 것 등을 들 수 있다.
또한, 메카니즘은 반드시 분명하지는 않지만, 기판에 비교적 낮은 전위 밀도인 GaN 기판을 이용함으로써, MQW 등의 에피택셜 성장막의 결정성이 좋고, 고전류 주입시의 발광 효율의 저하가 발생하지 않는 것도 이유로 들 수 있다.
그래서, 열의 영향을 분리하기 위해서, 같은 식으로 형광제를 설치하지 않고 수지 밀봉한 상태에서, 마찬가지로 펄스 전류에 의한 시험을 실시했다. 이 때, 인가 시간 1 ㎲로 했다. 인가 전류 100 mA에서 듀티비를 100%에서부터 서서히 내리면서 출력을 측정한 바, 본 발명례 A 및 비교예 B 모두 듀티비를 내림에 따라서 출력이 상승했다. 그러나, 듀티비 5%부터 1% 사이에서는 모두 출력이 일정하게 되어 포화했기 때문에 열의 영향이 없어졌다고 판단했다.
이 결과를 기초로, 마찬가지로 듀티비 1%에서 펄스 인가 전류치를 바꾸면서, 출력으로부터 외부 양자 효율을 산출한 결과를 도 13에 도시한다. 도 13에 따르면, 비교예 B에서는 전류의 증가와 함께 외부 양자 효율이 감소해간다. 이에 비해서, 본 발명례 A에서는 100 mA까지 거의 일정했다.
상기한 바와 같이, 만일 칩 사이즈를 크게 하여 방열 면적을 동일하게 하고, p 다운 실장하여 기판을 통한 방열차가 나지 않도록 했다고 해도, 비교예 B에서는 본 발명례 A에 특유한 낮은 전위 밀도의 기판에 형성된 에피택셜 성장막의 결정성에서 유래하는 고전류역에서의 고출력을 얻을 수 없다.
또한 본 발명례 A는, 비교예 B와 달리 n 전극과 p 전극이 대향하는 위치에 있기 때문에 전기적 단락의 우려가 없다. 한편, 비교예 B에서는 n 전극과 p 전극이 동일한 측에 위치하기 때문에, 예를 들면 단락을 방지하기 위해서 p 전극과 n 전극 사이에 전기적 절연을 위한 막을 설치할 필요성이 생기는 경우가 있다. 본 발명례에서는 그 필요성이 없기 때문에, 쓸데없는 제조 비용의 증가를 막을 수 있다.
상기한 광 출력의 결과는 발광 파장 450 nm에서의 일례를 나타낸 것에 지나지 않으며, 발광 파장이나 층 구조를 바꾼 경우라도, 본 발명례 A에서는 비교예에 비하여 동일한 효과를 얻을 수 있다. 또한, 발광 장치의 기판으로서의 특성이 동등하다면, GaN 기판 대신에 AlxGa1-xN 기판을 이용하더라도 동일한 효과가 있음은 물론이다.
다음에, 형광제를 설치한, 본 발명례 A와 비교예 B에 관하여 광 출력과 등가의 휘도를 구한 결과를 도 14 및 도 15에 도시한다. 도 14에 도시한 바와 같이, 전류100 mA를 인가한 경우, 본 발명례 A에서는 7.2 lm의 휘도를 얻을 수 있었지만, 비교예 B에서는 4.3 lm밖에 얻지 못했다.
이와 같이 비교예 B에 대하여, 본 발명례는 동일한 칩 사이즈라도 사이드뷰형 LED 램프의 두께를 얇고, 소형화할 수 있는 동시에 고출력을 얻을 수 있다. 비교예 B에서 램프의 두께를 얇게 하는 것을 목적으로 칩 사이즈를 작게 하려고 해도, n 전극을 설치하기 위한 에칭 스페이스나 p 패드 전극부의 일정 면적이 필요하게 되는 결과, 개구율이 극단적으로 작아져 충분한 광 출력 또는 휘도를 얻을 수 없다.
또한, 비교예 B에서는 칩의 변을 사이드뷰형 LED 램프의 길이 방향과 평행하게 배치하려고 한 경우라도, 칩의 대향하는 2개의 코너의 한 쪽에 n 전극이, 또한 다른 쪽에 p 전극이 있기 때문에, 와이어본딩을 하기 위한 스페이스가 여분으로 필요하게 되어, 사이드뷰형 LED 램프의 두께를 발명례 A와 동등하게까지 얇게 할 수는 없다.
이어서, 상기한 본 발명례 A 및 비교예 B에 관해서 정전 내압 시험을 실시했다. 정전 내압 시험은 발광 소자와, 정전기가 충전된 콘덴서를 대향시켜 양자 사이에 방전을 생기게 하고, 방전이 생겼을 때의 양자 사이의 전압을 측정한다.
결과는 비교예 B에서는 대체로 100 V의 정전압에서 파괴가 발생했다. 한편, 본 발명례 A에서는 대체로 8000 V까지 파괴되는 일은 없었다. 따라서, 본 발명례 A에서는 비교예 B의 약 80배의 정전 내압을 가짐을 알 수 있었다.
실시예 2
본 발명의 실시예 2에서는, 본 발명례 C, 본 발명례 D 및 비교예 E에 관해서 p 다운 실장하여, n형층 또는 n형 반도체 기판 이면을 광 방출면으로 한 점에 특징이 있다. 본 발명례 D는 전위 밀도가 1E9/cm2이며, 특히 질화물 반도체 기판의 전위 밀도를 낮게 하는 타입의 본 발명의 발광 장치에 대하여 전위 밀도가 범위 밖으로 되는데, 그 밖의 타입의 본 발명의 발광 장치에 속한다. 본 실시예에서는, 비교예 E는 사파이어 기판을 이용하고, 사파이어 기판의 적층 구조 측에 n 전극 및 p 전극을 설치하여, 이들 2개의 전극을 다운 실장하는 것을 시도했지만, n 전극에 본 발명례 C, D와 같은 사이즈의 것을 형성할 수 없었기 때문에, 제작을 도중까지 진행시킨 것만으로 끝냈다. 오로지 본 발명례 C와 본 발명례 D 사이에서 비교하고, 따라서 전위 밀도의 영향을 검증하게 되었다.
(본 발명례 C)
도 16 및 도 17을 참조하여, 본 발명례 C에 관해서 설명한다.
(1) C면으로부터 0.5° 변위된 GaN의 오프 기판을 사용했다. 비저항 0.01 Ω·cm, 전위 밀도 1E6/cm2, 기판 두께 400 ㎛인 것을 사용했다. 다만, 본 발명례 A와 마찬가지로, 전극을 형성하기 전에 두께 200 ㎛로 두께를 줄였다.
(2)-(4) 본 발명례 A와 동일한 처리를 가했다.
(5) GaN 기판의 N면에는 전면에 포토리소그래피 기술과 증착에 의해 250 ㎛ 간격으로 소자의 중심에 직경 100 ㎛의 n 전극을 붙였다. n 전극은 GaN 기판에 접하며, Ti 20 nm/Al 100 nm/Ti 20 nm/Au 200 nm의 순으로 성막하여 적층 구조로 했다. 이것을 불활성 가스 분위기 속에서 가열 처리함으로써, 접촉 저항을 1E-5 Ω·cm2 이하로 했다.
(6) p 전극은 p형 GaN층 전면에 두께 4 nm의 Ni와, 두께 4 nm의 Au를 순차적으로 성막하여 2층 구조로 했다. 이것을 불활성 분위기 속에서 가열 처리함으로써, 접촉 저항을 5E-4 Ω·cm2로 했다.
(7) 이 웨이퍼를 또한 포토리소그래피 기술과 RIE에 의해, Mg 도핑 p형층 측에서부터 Si 도핑 n형층까지 Cl계 가스로 에칭함으로써, 소정 형상의 소자 분리 홈을 형성했다.
(8) 그 후에 소정 형상이 되도록, 스크라이브를 실시하여, 칩화한 것을 발광 소자로 했다. 얻은 발광 소자는 225 ㎛□이다. MQW 발광부의 면적이 0.04 mm2인 데 대하여, n 패드 전극이 직경 100 ㎛이기 때문에, 광 추출면의 n 패드 전극으로 덮여져 있지 않은 부분의 비율(개구율)은 80%이다(도 16 및 도 17 참조).
(사이드뷰형 LED)
(9) 이 발광 소자를, 도 18에 도시한 바와 같이 반사경을 갖는 리드 프레임 마운트부(32a)의 중심부에 n층 측으로부터 빛을 추출하도록 p 다운 실장하여, 사이드뷰형 LED를 제작했다(도 19 참조). 리드 프레임에의 탑재에는 도전성 접착제(14)를 이용했다. n 패드 전극(11)은 소자의 중심에 위치한다. 비교예 B와 같이 톱 측에 p 전극 및 n 전극을 함께 설치할 필요가 없기 때문에, 와이어본딩하기 위한 스페이스를 고려하더라도, 실장후의 사이드뷰형 LED 램프의 두께를 얇게 할 수 있어, 상기 두께(S)를 0.4 mm로 할 수 있었다.
(10) 또한 탑재함에 있어서는, 발광 소자로부터의 방열성을 좋게 하기 위해서, 전술된 바와 같이, 발광 소자의 GaN 기판이 전면 마운트부와 접하도록 탑재했다. 또한 도전성 접착제(14)는 열전도가 좋은 Ag계의 것을, 또한 리드 프레임도 열전도가 좋은 CuW계의 것을 이용했다. 이 결과, 얻어진 열저항은 9℃/W이었다.
(11) 또한 이 n 전극 측에 형광제를 탑재한 후에 에폭시계 수지에 의해 수지밀봉을 하여, 백색으로 발광하는 램프를 제작했다. 이것에는 450 nm의 광 출력 1 W당 180 lm를 얻을 수 있는 형광제를 사용했다.
(본 발명례 D)
(1) C면으로부터 0.5° 변위된 GaN의 오프 기판을 사용했다. 비저항 0.01 Ω·cm, 전위 밀도 1E9/cm2, 기판 두께 400 ㎛인 것을 사용했다. 단, 본 발명례 A, C와 마찬가지로, 두께 200 ㎛로 두께를 줄였다.
(2)-(11) 본 발명례 C와 동일한 처리를 가했다.
(비교예 E)
(1) C면으로부터 0.2° 변위된 사파이어 기판의 절연 오프 기판을 사용했다. 전위 밀도 1E7/cm2, 기판 두께 400 ㎛인 것을 사용했다. 다만, 본 발명례 A, C, D와 마찬가지로, 두께 200 ㎛로 두께를 줄였다.
(2)-(4) 본 발명례 A와 동일하게 했다.
(5) 비교예 E에서는, 사파이어 기판이 절연체이기 때문에 n 전극은 p 전극과 동일한 적층 구조 측에 설치할 필요가 있다. 그래서, 상기한 처리를 실시한 웨이퍼를 또한 포토리소그래피 기술과 RIE에 의해, Mg 도핑 p형층 측에서부터 Si 도핑 n형층까지 Cl계 가스로 에칭함으로써, n 전극을 설치하기 위한 n형 GaN층 노출과 비교예 B와 같은 식의 소자 분리 홈을 형성했다. 소자의 사이즈는 225 ㎛□이며, 그 중에서 노출시킨 부분의 n형 GaN층의 넓이는 하나의 소자당 150 ㎛□이다. 노출시킨 n형 GaN층 상에는 포토리소그래피 기술과 증착에 의해 직경 100 ㎛의 n 전극을 설치했다. 두께, 열 처리, 접촉 저항은 비교예 B와 동일하게 했다.
(6) 전극은 우선, 소자 225 ㎛□ 중, 소자 분리에 필요한 분리대를 제외한 200 ㎛□로부터, 또한 n형 GaN층의 노출부 150 ㎛□를 제외한 「く」자형 또는 L자형 부분에 해당하는, p형 GaN층의 부분에 투명 전극을 형성했다. 두께, 열 처리, 접촉 저항은 비교예 B와 동일하게 했다. 패드 전극은 「く」자형 또는 L자형의 투명 전극의 정점부의 중앙 부근에 직경 100 ㎛인 것을 설치하려고 했지만, 50 ㎛□의 스페이스밖에 없어, 비교예 B와 같은 전극 패턴의 칩은 제작할 수 없었다.
(실험 내용 및 그 결과)
실시예 1과 동일하게 형광제를 탑재하지 않은 수지 밀봉만을 행한 상태에서, 광 출력을 측정한 결과, 본 발명례 C 및 본 발명례 D에서는, 인가 전류 20 mA에서 모두 7 mW의 출력을, 또한 인가 전류 50 mA에서는 각각 17.5 mW 및 10.5 mW의 출력을 얻었다. 본 발명례 C는 본 발명례 D에 비하여 전위 밀도가 3자릿수 정도 낮으며, 이 저전위 밀도에 기인하여, 본 발명례 D보다 높은 발광 출력을 얻을 수 있다. 본 발명례 C와 본 발명례 D에서는 발열이나 방열은 동일하기 때문에, 이 차가 열의 영향이 아님을 확인하기 위해서, 듀티비 1%, 인가 시간 1 ㎲의 100 ㎲ 사이클의 펄스 전류를 인가하여 비교했지만, 마찬가지로 인가 전류 50 mA에서는 각각 17.5 mW 및 10.5 mW의 출력을 얻었다. 따라서, 메카니즘은 반드시 분명하지는 않지만, 열의 영향이 아니라 상기 전위 밀도의 차에 의해서, 고전류에서의 발광 출력의 차를 얻을 수 있었던 것으로 생각된다.
또한 발광 파장이나 층 구조를 바꾼 경우, 및 형광제를 설치하여 백색으로 한 경우, 본 발명례 C에서는 인가 전류 20 mA에서 1.26 lm, 또 인가 전류 50 mA에서 3.15 lm를, 그리고 본 발명례 D에서는 인가 전류 20 mA에서 1.26 ml, 또 인가 전류 50 mA에서 1.89 lm라는 결과를 얻었다. 즉, 상기와 마찬가지로, 저전위 밀도의 효과를 얻을 수 있음을 실험에 의해 확인한 결과를 얻을 수 있었다.
또한, 비교예 E의 경우, 전술된 바와 같이 스페이스가 없기 때문에, 본 발명례 A, C나 비교예 B와 동일한 직경 100 ㎛의 전극을 붙일 수 없었다. 만일 n형 GaN층의 노출부의 사이즈나 n 전극, p 패드 전극의 사이즈를 작게 하여, 본 발명례 C, D와 동일한 사이즈의 n 전극 등을 형성할 수 있었다고 해도, 크기에 따라 다르기는 하지만, 전극부에서의 발열이나, MQW에서의 과대 전류 밀도에 의한 발열, p 전극의 개구율의 확보난과 같은 문제가 생겨, 본 발명례 C 정도의, 나아가서는 본 발명례 D 정도의 광 출력을 얻을 수는 없다고 생각된다.
실시예 3
본 발명의 실시예 3에서는, 상기 본 발명례 C에 비경면 가공을 실시한 발광 장치인 본 발명례 F에 관해서, 발광층과 실장부(리드 프레임 등) 사이에 반사층을 설치한 발광 장치에 관해서, 광 출력 등 성능을 검증했다.
(본 발명례 F)
도 20을 참조하면, 광 방출면인 GaN 기판의 이면(N면) 및 측면과, 적층 구조의 측면에 비경면 처리가 실시되고 있다. 즉, GaN 기판의 N면 및 소자 단부면을 비경면으로 했다. 비교를 위해, 도 21에, 경면 그대로의 발광 소자(10)로부터 빛이 방출되는 이미지를 나타낸다.
비경면으로 하는 방법은 RIE 등의 드라이 에칭나 웨트 에칭에 의한 방법, 기계적으로 연마하는 방법 등이 있지만, 본 발명에서는, 에칭제로서 KOH 수용액을 이용한 웨트 에칭에 의한 방법을 적용했다. 본 발명례 F에서는, 농도 4 mol/l(mol/dm3)의 KOH 수용액을, 온도를 40℃로 유지한 상태에서 충분히 교반한 후에 웨이퍼를 30분간 초음파 세정기 속에 침지하여, GaN 기판의 N면 및 소자 단부면을 비경면으로 했다.
실시예 4
본 발명의 실시예 4에서는 본 발명례 C의 리드 프레임과 발광 소자 사이에 설치한 반사층의 영향을 조사했다.
(본 발명례 G)
본 발명례 G는 도 22에 도시한 바와 같이, p 전극의 아래에 고반사막(35)을 배치한 점에 특징이 있다. p 전극(12)은 성막시에 p형 GaN층(6) 위에, 두께 4 nm의 Ni와, 두께 4 nm의 Au와, 두께 100 nm의 Ag의 순으로 성막하여, 3층의 적층막을 형성했다(실장시에, p 다운 실장하기 때문에 위아래가 반대로 됨). 이것을 불활성 분위기 속에서 가열 처리함으로써, 접촉 저항을 5E-4 Ω·cm2로 했다.
또한, 상기 전극의 3층막 중, 두께 4 nm의 Ni막과, 두께 4 nm의 Au막을 유리판에 붙여 동일한 열 처리를 한 후에 투과율을 측정했다. Ni 측으로부터 파장 450 nm의 입사광을 조사한 바, 그 투과율은 70%이었다. 또한, 두께 100 nm의 Ag막을 유리판에 붙여 반사율을 측정했다. 파장 450 nm의 입사광을 조사한 바, 그 반사율은 88%이었다. 그래서, 두께 4 nm의 Ni막과, 두께 4 nm의 Au막과, 두께 100 nm의 Ag막을 순차적으로 적층하여 3층 구조를 유리판 상에 형성하고, 전술한 열처리를 한 후에 반사율을 측정했다. 파장 450 nm의 입사광을 조사한 바, 반사율은 44%이었다. 이것은 파장 450 nm의 입사광이 4 nm 두께의 Ni막과, 4 nm 두께의 Au막을, 투과율 70%로 투과한 후, Ag층에서 88%의 반사율로 반사하고, 다시 4 nm 두께의 Ni와 4 nm 두께의 Au막을 투과율 70%로 투과했다고 하여 산출한 반사율과 잘 일치한다.
(본 발명례 H)
본 발명례 H는 도 22에 도시하는 본 발명례 G의 발광 소자와 마찬가지로, p 전극의 아래에 고반사막을 배치한 점에 특징이 있다. 전극(12)은 p형 GaN층(6)에 4 nm 두께의 Ni막과, 4 nm 두께의 Au막과, 100 nm 두께의 Al막과, 100 nm 두께의 Au막을 순차적으로 전면에 성막하여 형성했다. 이것을 불활성 분위기 속에서 가열 처리함으로써, 접촉 저항을 5E-4 Ω·cm2로 했다.
상기 적층막 중, 4 nm 두께의 Ni막과, 4 nm 두께의 Au막을 유리판에 붙여 동일한 열 처리를 한 후에 투과율을 측정했다. 그 결과, Ni 측으로부터의 450 nm의 입사광에 대하여 70%의 투과율을 얻었다. 또한 100 nm 두께의 Al막을 유리판에 붙여 반사율을 측정한 결과, 450 nm의 입사광에 대하여 84%를 얻었다. 그래서 4 nm 두께의 Ni막, 4 nm 두께의 Au막, 100 nm 두께의 Al막의 순으로 성막한 적층 구조를 유리판에 형성했다. 그 후, 상기와 동일한 열 처리를 한 후에 반사율을 측정했다. 그 결과, 450 nm의 입사광에 대하여 42%의 반사율을 얻었다. 이것은 파장 450 nm의 입사광이 4 nm 두께의 Ni막과, 4 nm 두께의 Au막을 70%의 투과율로 투과한 후, Al막에서 42%의 반사율로 반사하고, 다시 4 nm 두께의 Ni막과, 4 nm 두께의 Au막을 70%의 투과율로 투과했다고 하여 산출한 반사율과 잘 일치한다.
(본 발명례 I)
본 발명례 I는 본 발명례 C의 p 전극에 고반사율의 재료 Rh를 이용한 점에 특징이 있다(도 23 참조). p 전극(12)은 성막시에 p형 GaN층(6) 위에, 그 p형 GaN층에 대하여 저항 접촉하고, 또한 고반사율의 Rh를 100 nm 두께로 전면에 성막함으로써 형성했다. 접촉 저항은 5E-4 Ω·cm2이었다.
이 p 전극의 Rh막을 유리판에 성막하여 투과율을 측정한 결과, 450 nm의 입사광에 대하여 60%이었다.
(실험 내용 및 그 결과)
실시예 1-2와 마찬가지로, 각 시험체에 대해서 광 출력을 측정한 결과, 본 발명례 F, G, H, I는 각각 20 mA의 인가에서 8.1 mW, 8.4 mW, 8.4 mW, 9.1 mW의 청색광을 얻었다. 반사재를 배치하지 않은 본 발명례 C에서는 7 mW이었다. 또한 형광제를 배치하여 백색광을 방출한 경우, 각각 20 mA의 인가에서 1.45 lm, 1.51 lm, 1.51 lm, 1.64 lm의 휘도를 얻었다. 반사재를 배치하지 않은 본 발명례 C에서는 1.26 lm이었다.
상기한 결과로부터, 표면을 비경면화한 본 발명례 F, p 전극의 아래에 고반사막을 갖는 본 발명례 G, H, 및 p 전극에 고반사재를 이용한 본 발명례 I는 전부 발명례 C보다도 더욱 높은 광 출력을 얻을 수 있다.
비경면화는 발광 파장을 바꾼 경우라도 동일한 효과가 있음은 물론이다. 한편, KOH 수용액을 사용하는 경우, 농도가 0.1∼8 mol/l(mol/dm3), 온도가 20∼80℃의 범위에서 실시하면 동일한 효과를 얻을 수 있음이 실험에 의해 밝혀지고 있다.
반사 전극의 경우, 발광 파장을 바꾼 경우, Ag층이나 Al층에서의 반사율이나 Au 및 Ni층에서의 흡수율이 변하기 때문에 효과의 정도는 일률적으로는 말할 수 없지만, 어느 쪽의 파장이라도 효과가 있음은 말할 필요도 없다. 또 Rh 대신에 동등 이상의 일 함수를 갖고, 동등 이상의 반사율이 있는 원소를 이용하여 동등 이상의 효과를 얻는 것도 가능하다.
실시예 5
본 발명의 실시예 5에서는, 질화물 반도체 기판을 여러 가지로 변화시켜, 두께를 얇게 한 GaN 기판 및 AlxGa1-xN 기판을 이용하여 질화물 반도체 기판의 영향을 검증했다. 또한, 두께가 얇고, 가로로 가늘고 긴 사이드뷰형 LED 램프에 있어서의 특성을 조사하기 위해서, 두께를 얇게 한 GaN 기판의 광 방출면의 형상의 영향을 검토했다.
(본 발명례 J)
본 발명례 J에서는 GaN 기판의 두께를 얇게 한 점에 특징이 있다. 또한, 이 후에 설명하는 것과 같이, 광 방출면의 형상을 정방형에 더하여 가늘고 길게 한 것도 포함시켜 조사했다.
(1) C면으로부터 0.5° 변위된 GaN의 오프 기판을 사용했다. 비저항 0.01 Ω·cm, 전위 밀도 1E7/cm2, 기판 두께 100 ㎛로 했다.
(2) MOCVD법으로 GaN 기판의 Ga면 위에, GaN 버퍼층, Si 도핑 n형 GaN층, Si 도핑 n형 클래드 Al0.2Ga0.8N층, GaN과 In0.05Ga0.95N으로 구성되는 3조의 MQW층, Mg 도핑 p형 클래드 Al0.2Ga0.8N층, Mg 도핑 p형 GaN층을 순차적으로 성장시켰다.
(3) 발광 파장 380 nm, 저온 4.2 K에서의 PL 강도와 실온 298 K에서의 PL 강도를 비교함으로써 편의적으로 산출한 내부 양자 효율은 50%이었다.
(4)-(7) 발명례 C와 동일한 처리를 실시했다.
(8) 소정의 형상이 되도록, 스크라이브를 실시하여, 칩화한 것을 발광 소자로 했다. 발광 소자는 도 24a 및 도 24b에 도시한 바와 같이, 광 방출면, 즉 기판(1)의 이면(1a)이 250 ㎛□인 것과 250 ㎛ ×1 mm인 것을 제작했다. MQW 발광부의 면적은 상기 기판으로부터 소자 분리 홈을 제외한 것과 동일하며, 각각 0.051 mm2(225 ㎛□ 및 0.22 mm2(225 ㎛ ×975 ㎛)가 된다. n 전극이 직경 100 ㎛이기 때문에, 광 추출면(광 방출면)의 n 전극으로 덮여져 있지 않은 부분의 비율(개구율)은 각각 85% 및 96% 이다.
(사이드뷰형 LED)
(9) 이 발광 소자를 반사경을 갖는 리드 프레임의 중심부에 n층 측으로부터 빛을 추출하도록 p 다운 실장했다(도 25 및 도 26 참조). n 전극은 발광 소자의 중심에 있고, 또 동일한 톱 측에 p 전극을 설치할 필요가 없기 때문에, 와이어본딩하기 위한 스페이스를 고려하더라도, 실장후의 사이드뷰형 LED 램프의 두께를 얇게 할 수 있어, 두께(S)를 0.425 mm로 할 수 있었다. 도 26은 250 ㎛ ×1 mm로 가늘고 긴 면의 기판 위에 형성된 발광 소자를 탑재한 사이드뷰형 LED 램프를 도시한 도면이다.
(10) 또한 탑재함에 있어서는, 발광 소자로부터의 방열성을 좋게 하기 위해서, 발광 소자의 GaN 기판이 전면 마운트부와 접하도록 고열전도성 접착제를 이용하여 탑재했다. 접착제는 열전도가 좋은 Ag계의 것을, 또한 리드 프레임도 열전도가 좋은 CuW계의 것을 선택했다. 이에 따라, 얻어진 열저항은 9℃/W이다.
(11) 또한 이 n 전극 측에 형광제를 탑재한 후에 에폭시계 수지에 의해 수지밀봉을 하여, 백색으로 발광하는 램프를 제작했다. 이것에는 380 nm의 광 출력 1 W당 180 lm를 얻을 수 있는 형광제를 사용했다.
(본 발명례 K)
본 발명례 K에서는 질화물 반도체 기판에 AlxGa1-xN 기판을 이용한 점에 특징이 있다.
(1) C면으로부터 0.5° 변위된 AlxGa1-xN의 오프 기판을 사용했다. 비저항 0.01 Ω·cm, 전위 밀도 1E7/cm2, 기판 두께 100 ㎛인 것을 사용했다. 기판의 Al 조성은 x=0.2, 0.5, 1로 3종류의 것을 제작했다.
(2)-(11) 발명례 J와 같은 처리를 실시했다.
(비교예 L)
(1) C면으로부터 0.5° 변위된 GaN의 오프 기판을 사용했다. 비저항 0.01 Ω·cm, 전위 밀도 1E7/cm2, 기판 두께 1 mm(1000 ㎛)인 것을 사용했다.
(2)-(11) 발명례 J와 같은 처리를 실시했다. 한편, 본 비교예 L에서는 본 발명례 J와 같이 스크라이브한 후에 브레이크하여 칩화하는 것이 곤란하기 때문에, 절단에 의해 칩화했다.
(실험 내용 및 그 결과)
우선, 기판 두께가 상기 실시예 1-3의 것보다 얇은 본 발명례 J(GaN 기판 100 ㎛ 두께) 및 본 발명례 K(AlxGa1-xN; x=0.2, 0.5, 1.0)와, 매우 두꺼운 비교예 L(GaN 기판 1000 ㎛ 두께)의 각각의 기판을 준비하여, 도 27a 및 도 27b에 도시한 바와 같이 하여 파장 380 nm의 입사광에 대한 투과율을 측정했다. 본 발명례 J 및 K에 대해서는 광 방출면이 250 ㎛□와 250 ㎛ ×1 mm의 2종류에 대해 측정했다. 그 결과, 도 28에 도시한 바와 같이, 각각 본 발명례 J가 70%(광 방출면의 형상 2종류 모두 동일함), 본 발명례 K가 90%(광 방출면의 형상 2종류 모두 동일함, 또한 x=0.2, 0.5, 1.0의 3종류 전부 동일함) 및 비교예 L이 10%이었다.
여기서 형광제를 탑재하지 않고, 수지 밀봉만을 한 것과, 형광제를 탑재하여 백색화한 본 발명례 J와, 본 발명례 K와, 비교예 L을, 적분구 내에 탑재한 후에 소정의 전류를 인가하여 집광되어 디텍터로부터 출력되는 광 출력치의 비교 및 휘도의 비교를 했다.
전류 20 mA를 인가한 바, 본 발명례 J, 본 발명례 K 및 비교예 L의 순으로, 4.2 mW(휘도 0.76 lm : 발광 소자의 사이즈 2종류 모두 동일함), 5.4 mW(휘도 0.97 lm : 발광 소자의 형상 2종류 모두 동일함, 또한 x의 3종류 모두 동일함) 및 0.6 mW(휘도 0.11 lm)의 출력을 얻을 수 있었다. 또한 전류 240 mA를 인가한 바, 본 발명례 J 및 K에 대해서 발광 소자의 사이즈가 250 ㎛□인 것은(전류 밀도 474 A/cm2), 열의 영향으로 시간의 경과와 함께 광 출력이 작아져가서, 전류에 상응하는 광 출력을 얻을 수 없었다. 그러나, 250 ㎛□ ×1 mm인 것은 본 발명례 J에서는 20 mA 인가시의 12배의 50 mW(9.1 lm)를, 또한 본 발명례 K에서는 역시 20 mA 인가시의 12배의 64 mW(11.6 lm)를 얻을 수 있었다.
상기한 결과에 있어서, 20 mA 인가시의 광 출력의 차는 기판의 투과율의 차에 의한 것이다. GaN 기판의 경우, 파장 400 nm보다 단파장역에서 빛의 투과율이 극단적으로 작아지기 때문에, 파장 영역이 400 nm보다 단파장인 경우, 본 발명례 K와 같이 기판을 AlxGa1-xN 기판으로 함으로써, 한층 더 높은 빛의 추출을 얻을 수 있다. 또한, GaN 기판을 얇게 함에 의해서도, 높은 빛의 추출을 얻을 수 있다. 그러나, n형층에서 전류를 균일하게 퍼지게 한다는 관점에서, 두께는 지나치게 얇더라도 균일한 발광을 얻을 수 없어 충분한 출력을 얻을 수 없었거나, 빛이 국소적으로 모여 수지를 국소적으로 열화시키는 경우가 있다. 한편, 지나치게 두꺼우면 전술한 바와 같이 추출 효율이 나빠지기 때문에, 발광 파장에 따라 다르기는 하지만, 두께는 50 ㎛∼500 ㎛가 바람직하다. 예를 들면 250 ㎛□ ×1 mm 칩과 같이 1 mm 가까이 균일하게 전류를 퍼지게 하고자 하는 경우, 두께 50∼100 ㎛로 하는 것이 보다 바람직하다는 것이 지금까지의 실험에 의해 판명되고 있다.
또한 본 발명례와 같이 GaN 기판의 두께가 얇은 것을 사용함으로써, GaN 기판의 제조 비용을 낮출 수 있어, 보다 저비용의 발광 소자를 제조하는 것이 가능해진다. 이 결과, 발광 파장에 상관없이 저비용화할 수 있음은 물론이다. 또한 예를 들면 본 발명례의 250 ㎛□ ×1 mm와 같이 칩의 광 방출면을 직사각형으로 함으로써, 사이드뷰형 LED 램프의 두께(S)를 0.425 mm로 얇게 한 채로 면적을 크게 할 수 있어, 면적에 따른 고출력을 얻을 수 있다. 긴 길이 측의 치수는 전술한 바와 같이, n형층에서 균일하게 전류가 퍼지도록 기판의 두께를 두껍게 하면 할수록 치수를 길게 하는 것이 가능하다는 것은 말할 필요도 없다.
실시예 6
본 발명의 실시예 6의 발광 소자는 GaN 기판의 산소 농도와 비저항 및 빛의 투과율과의 관계를 파악한 데에 기초하고 있다. 그 관계에 기초하여 p 다운 실장, 즉 GaN 기판을 광 방출면으로 하는 발광 소자에 있어서, 소정의 광 방출 면적의 경우에 최적의 GaN 기판 두께와 산소 농도의 관계를 수립한 점에 특징이 있다. 전술된 바와 같이 p 다운 실장에서는 광 방출면이 GaN 기판이 되기 때문에, 이어서 나타내는 바와 같이, 비저항과 광 투과율에 큰 영향을 갖는 산소 농도는 특히 중요하다.
도 29로부터, 비저항 0.5 Ωcm 이하는 산소 농도 1E17 개/cm3 이상으로 함으로써 실현할 수 있다. 또한, 도 30으로부터 산소 농도가 2E19 개/cm3를 넘으면 파장 450 nm의 빛의 투과율이 급격히 저하하는 것을 알 수 있다. 도 29와 도 30으로부터, 산소 농도의 증대는 GaN 기판의 비저항을 감소시켜, 발광면을 확대하는 데 유효하지만 빛의 투과율을 저하시키는 것을 알 수 있다. 따라서, p 다운 실장되는 발광 소자에 이용되는 GaN 기판으로서는 산소 농도, GaN 기판의 두께, 발광의 평면 사이즈를 어떻게 설정할지가 매우 중요하게 된다.
도 31을 참조하여, 램프의 광 출력에 대해서 말하면, 두께가 두꺼울수록 또 산소 농도가 높을수록 광 출력은 저하되는 경향이 있다. 또한 전류가 균일하게 흐르는 최대의 평면 사이즈에 대해서 말하면, 두께가 두꺼울수록 또 산소 농도가 높을수록 커지는 경향이 있다.
도 31로부터, 예를 들면 전류가 균일하게 흐르는 평면 사이즈가 1변 0.5 mm(1변 1 mm)의 정방형으로 하는 경우, 광 출력으로서 발명례 C의 크기로 20 mA 인가시에 7 mW 상당 이상을 얻었을 때, 두께 50 ㎛의 GaN 기판에서는 산소 농도를 3E18 개/cm3 이상(1변 1 mm 정방형에서는 7E18 개/cm3 이상)으로 하면, 본 발명례 C의 크기로 20 mA 인가시에 광 출력 7 mW 이상을 확보한 다음에, 균일한 발광을 얻을 수 있다. 즉 본 발명례 C의 발광층의 크기 1변 200 ㎛의 정방형에 있어서의 20 mA 인가로 전류 밀도를 맞춘 경우, 1변 0.5 mm(1변 1 mm)의 정방형에서는 125 mA(500 mA) 인가에 상당하며, 125 mA(500 mA) 인가시에 인가 전류에 비례하여 광 출력 44 mW(175 mW) 이상 확보한 다음에, 균일한 발광을 얻을 수 있다.
또한, 두께 200 ㎛의 GaN 기판에서는 상기 두께 50 ㎛의 경우와 동일한 목표 성능으로 했을 때, 1변 0.5 mm 정방형에서는 1E18 개/cm3 이상(1변 1 mm 정방형의 경우, 산소 농도 2E18 개/cm3 이상)으로 하면 된다. 다만, 두께 200 ㎛에서는 산소 농도를 1E19 개/cm3 이하로 하지 않으면 본 발명례 C의 크기로 20 mA 인가시에 7 mW 상당 이상의 광 출력을 얻을 수 없다.
또한, 두께 400 ㎛의 GaN 기판에서는, 1변 0.5 mm 정방형의 영역을 전류가 균일하게 흐르는 산소 농도 5E17 개/cm3 이상에 비하여, 어떠한 산소 농도라도 본 발명례 C의 크기로 20 mA 인가시에 7 mW 상당 이상에는 이르지 않는다. 다만 산소 농도 1E19 개/cm3 이하라면, 본 발명례 C의 크기로 20 mA 인가시에 6 mW 상당 이상은 확보할 수 있어 극단적으로 광 출력이 작아지는 일없이, 균일한 발광을 얻을 수 있다.
또한, 도 31에 따르면, GaN 기판의 두께가 100 ㎛∼300 ㎛인 경우, 1변 0.5 mm의 정방형으로 균일하게 전류를 흘려, 본 발명례 C의 크기로 20 mA 인가시에 7 mW 상당 이상의 출력을 얻는 것을 가능하게 하는 산소 농도 범위는 실용상 충분히 넓은 것을 알 수 있다. 두께 100 ㎛에서는 산소 농도가 2E18 개/cm3보다 높고 2E19 개/cm3보다 낮은 산소 농도로 가능하다는 것을 알 수 있다. 또한 두께 300 ㎛에서는 6E17 개/cm3보다 높고 5E18 개/cm3보다 낮은 산소 농도로 가능하다.
마찬가지로, 도 31에 따르면, GaN 기판의 두께가 200 ㎛∼300 ㎛인 경우, 1변 2 mm의 정방형으로 균일하게 전류를 흘려, 본 발명례 C의 크기로 20 mA 인가시에 7 mW 상당 이상의 출력을 얻는 것을 가능하게 하는 산소 농도 범위에 대해서도 실용상 충분히 넓다는 것을 알 수 있다.
이어서 구체적인 실시예에 관해서 설명한다. 실시예에서는 다음의 시험체를 이용했다.
(본 발명례 S1)
1E19 개/cm3의 산소 농도에 의해 n형화되어 있는 두께 200 ㎛의 GaN 기판을 이용했다. 이 GaN 기판의 비저항은 0.007 Ωcm이며, 파장 450 nm인 빛에 대한 투과율은 85%이다. 상기 GaN 기판을 이용하여 발광 소자를 제작할 때에, 상기 이외의 부분은 이미 전술한 본 발명례 C와 동일한 조건으로 했다. 즉, GaN 기판의 평면 사이즈는 광 방출면이 1변의 길이 0.2 mm의 정방형이 되도록 잡고(실시예 2의 (1) 참조), (a2) MOCVD로 GaN 기판의 제1 주요면인 Ga면 상에 다음의 적층 구조를 형성했다. (Si 도핑 n형 GaN층/클래드층인 Si 도핑 n형 Al0.2Ga0.8N층/GaN층과 In0.15 Ga0.85N층과의 2층 구조가 3층 겹쳐진 MQW/클래드층인 Mg 도핑 p형 Al0.2Ga0.8N층/Mg 도핑 p형 GaN층)의 적층 구조를 갖는다.
(비교예 T1)
두께 400 ㎛이며, 산소 농도 5E19 개/cm3에 의해 n형화되어 있는 GaN 기판을 이용했다. 이 GaN 기판의 비저항은 0.002 Ωcm이며, 파장 450 nm인 빛에 대한 투과율은 35%이다. 상기 이외의 조건은 본 발명례 S1과 동일하다.
(비교예 T2)
두께 400 ㎛이며, 산소 농도 2E16 개/cm3에 의해 n형화되어 있는 GaN 기판을 이용했다. 이 GaN 기판의 비저항은 1.0 Ωcm이며, 파장 450 nm인 빛에 대한 투과율은 90%이다. 상기 이외의 조건은 본 발명례 S1과 동일하다.
(시험 및 그 결과)
상기 시험체의 p 다운 실장의 발광 소자를 제작하여 20 mA의 전류를 인가한 바, 본 발명례 S1에서는 7 mW의 광 출력을 얻을 수 있었다. 이에 비하여 비교예 T1에서는 2.9 mW, 또 비교예 T2에서는 5 mW의 광 출력밖에 얻을 수 없었다. 비교예 T1의 2.9 mW라는 광 출력은 그 GaN 기판의 투과율에 따른 출력이라고 할 수 있다. 비교예 T2에 대해서 출광면인 GaN 기판의 제2 주요면 측에서 발광의 상태를 관찰한 바, 면 내에 발광의 강약이 보였다. 즉 n 전극의 주위에 있어서 발광 강도가 극단적으로 강하고, n 전극으로부터 멀어짐에 따라 급격히 발광 강도는 약해진다. 이것은 GaN 기판의 비저항이 크기 때문에 n 전극을 경유하는 전류가 발광 소자의 면 내로 충분히 퍼지지 않았기 때문이다. 이 때문에, 발광은 전류가 집중하는 p 전극 주위에서만 생겼다. 이 결과, 비교예 T2의 발광 소자 전체의 발광 출력은 본 발명례 S1보다 뒤떨어지는 것으로 되었다.
실시예 7
본 발명의 실시예 7은 p 다운 실장의 발광 소자에 있어서의 GaN 기판 내의 전위 다발의 밀도를 한정하여 광 출력을 높인 점에 특징이 있다. GaN 기판의 형성시에, 대부분의 영역의 결정성을 높이기 위해서, 불가피하게 발생하는 전위를 집중화하여 모아 이산적으로 전위 다발을 분포시킴으로써, 그 사이의 대부분의 영역의 GaN 기판의 결정성을 높인다. p 다운 실장의 발광 소자에서는 GaN 기판이 광 방출 측에 배치되기 때문에, 전위 다발의 밀도가 소정치(전위 다발 밀도 4E2 개/cm2)를 넘으면 발광 장치의 제조 수율에, 추정을 넘어 극적으로 영향을 준다고 하는 사상을 확인할 수 있었다.
상기 GaN 기판의 전위 다발은 도 32에 도시한 바와 같이 p형 GaN층 등 에피택셜막의 p형 GaN층(6)에도 계승되어, 에피택셜막 상에 코어(61)로서 나타난다. 따라서, 전위 다발 밀도와 코어 밀도는 거의 일치한다. 이 코어(61)는 에피택셜막의 성막 조건에 따라서는 도 33에 도시한 바와 같은 구멍형 오목부로 된다. 이 구멍형 오목부의 밀도가, GaN 기판을 방출면으로 하는 p 다운 실장 발광 장치에서는 제조 수율에 극적으로 영향을 준다.
이용한 시험체는 다음과 같다.
(본 발명례 S2)
전위 다발이, 평균적으로 500 ㎛ ×500 ㎛당 1개 분포하고 있는 GaN 기판을 이용했다. 이것은 전위 다발 밀도 4E6 개/m2에(4E2 개/cm2) 대응한다. 다른 조건은 본 발명례 S1과 동일하다.
(비교예 T3)
비교예에는 전위 다발이 10 ㎛ ×10 ㎛당 1개 분포하고 있는 GaN 기판을 이용했다. 이것은 전위 다발 밀도 1E10 개/m2(1E6 개/cm2)의 밀도에 대응한다. 다른 조건은 본 발명례 S2와 동일하게 했다.
(시험 및 그 결과)
상기한 GaN 기판을 이용하여 실제 생산 베이스에서 각각 복수의 발광 소자를 제작하였다. 각 시험체에 20 mA의 전류를 인가하여, 광 출력이 7 mW 이상 얻어지는 수율을 조사했다. 그 결과, 본 발명례 S2에서는 수율 97%이었지만, 비교예 T3에서는 수율 75%이었다. 즉 전위 다발 밀도가 4E6 개/m2 이하라면, 제조 가능한 수율로 할 수 있지만, 상기 밀도를 넘으면 실제로 상업 베이스에서 계속적으로 제조하는 것이 불가능하게 된다.
광 출력이 7 mW에 충족되지 않는 디바이스로서의 발광 소자를 분해하여 칩을 꺼내 조사했다. 꺼낸 칩을 적당한 산 용액으로 전극을 제거하여, p형 반도체층 측에서 관찰하면, GaN 기판의 전위 다발이 위치하는 곳에 있어서 에피택셜 성장층이 형성되어 있지 않은 것이 여러 예 관찰되었다. 전위 다발이 위치하는 곳에서는 직경 1 ㎛ 정도의 구멍형 오목부가 관찰되었다. 상기 구멍형 오목부는 광 출력이 7 mW 이상인 것에는 보이지 않았다.
또한, 상기한 시험체에 대하여, 양 전극을 형성한 단계에 있어서, 20 mA의 전류를 인가한 바, 상기 구멍형 오목부를 포함하는 발광 소자는 구동 전압이 전부 1 V 미만이었다. 이것은 구멍형 오목부를 전극이 메워 p 전극 측과 n 전극 측의 층끼리가 전기적으로 단락하고 있어, 그 결과, 전류가 활성층 전체로 퍼져 충분한 양이 공급되지 않기 때문에 낮은 광 출력으로 되었다고 생각된다.
수율은 전위 다발 밀도에 의한 것이기 때문에, 칩 사이즈가 클수록 수율이 나빠진다. 비교예 T3에서는 광 방출면이 200 ㎛□이었기 때문에 수율 75%에 머물렀지만 400 ㎛□라면 수율 50% 정도에까지 저하되는 것이 발명자의 실험에 의해 확인되고 있다.
실시예 8
(실시예 8-1)
본 발명의 실시예 8-1은 GaN 기판과 n형 AlGaN 클래드층(3) 사이에, n형 AlGaN 버퍼층과 n형 GaN 버퍼층을 배치한 점에 특징이 있다. 통상, 기판에는 휘어짐이 있지만, GaN 기판에서는 특히 휘어짐이 크다. 이 때문에 GaN 기판에서는, 오프 각도 도 34에 도시한 바와 같이, 기판면 내에서 크게 변동된다. 도 34를 참조하여, 이 GaN 기판에 에피택셜막을 형성하여 발광 소자로 분할하여, GaN 기판을 광 방출면 측(톱 측)으로 하여 광 출력을 측정하면, 코너에 위치하고 오프각이 0.05° 레벨로 작은 영역(R1) 및 오프각이 1.5° 레벨로 큰 영역(R2)에 형성된 발광 장치는 20 mA의 인가 전류에 대하여 광 출력 8 mW 이상을 얻을 수 없다. 이것은 GaN 기판 상에 형성된 에피택셜막의 결정성이 좋지 않음에 기인하고 있다. 이 때문에, 도 35에 도시한 바와 같이, GaN 기판(1)과 AlGaN 클래드층(3) 사이에, 양자의 중간의 격자 정수를 갖는 n형 AlGaN 버퍼층(71)과, n형 GaN 버퍼층(2)을 배치하여 격자 정수의 차이를 완화하는 시도를 했다. 보다 구체적으로는, n형 AlGaN 버퍼층(71)을 상기 위치에 배치한 점에 특징이 있다.
이용한 시험체는 다음과 같다.
(본 발명례 S3)
이용한 GaN 기판은 도 34에 도시한 바와 같이 20 mm ×20 mm의 면 내에서, c면으로부터의 오프 각도가 0.05°인 영역에서 1.5°인 영역으로 연속해서 변화하고 있다. 이 GaN 기판의 비저항은 0.01 Ω·cm이며, 전위 밀도는 1E7/cm2이고, 두께는 400 ㎛이다. 이와 같이 오프 각도 분포가 있는 GaN 기판을 이용하여, 실시예 1의 본 발명례 A의 에피택셜층 제조 공정에 따라서, 상기 20 mm ×20 mm의 기판의 각 위치에서 발광 소자를 제작했다. 이 때 도 35에 도시한 바와 같이, GaN 기판(1)과 n형 GaN 버퍼층(2) 사이에 두께 50 nm의 Al0.15Ga0.85N 버퍼층을 배치했다.
(비교예 T4)
GaN 기판은 20 mm ×20 mm의 면 내에서, c면으로부터의 오프 각도가 0.05°인 영역에서 1.5°인 영역으로 연속된 것을 이용했다. 이 GaN 기판의 비저항은 0.01 Ω·cm이고, 전위 밀도는 1E7/cm2이며, 두께는 400 ㎛이다. 실시예 1의 본 발명례 A의 에피택셜층 제조 공정에 따라서 각 위치에서 복수의 발광 소자를 제작했다. 비교예 T4에서는 GaN 기판(1)에 접하여 n형 GaN층을 형성하고, GaN 기판과 n형 GaN층 사이에 Al0.15Ga0.85N 버퍼층을 배치하지 않았다.
(시험 및 그 결과)
발광 소자에 20 mA의 전류를 인가했을 때, 본 발명례 S3에서는 20 mm ×20 mm의 GaN 기판의 상기 영역(R1, R2)을 포함하는 0.05∼1.5°의 영역에서, 광 출력 8 mW 이상을 얻을 수 있었다(도 36 참조). 그러나 비교예 T4에서는, 오프 각도 0.1°∼1.0°의 영역 상에 형성된 발광 소자에 있어서만 광 출력 8 mW 이상을 얻을 수 있었다. 0.05° 및 1.5°의 오프각 레벨에서는 광 출력 8 mW 미만이었다. 이것은, 본 발명례 S3에서는 오프 각도가 크게 변동되는 GaN 기판을 이용하더라도, 상기한 바와 같이 Al0.15Ga0.85N 버퍼층을 배치함으로써 결정성이 우수한 에피택셜층을 형성할 수 있기 때문이다.
(실시예 8-2)
본 발명의 실시예 8-2는 실시예 8-1과 같이 GaN 기판과 n형 AlGaN 클래드층(3) 사이에, n형 AlGaN 버퍼층과 n형 GaN 버퍼층을 배치함으로써, 실시예 10과 같은 GaN 기판의 전위 다발의 부분에 에피택셜막을 형성했을 때에 생기는 도 41에 도시한 구멍형 오목부를 없앤 점에 특징이 있다.
(본 발명례 S2-2)
비교예 T3과 마찬가지로, 전위 다발이 10 ㎛ ×10 ㎛당 1개 분포하고 있는 직경 2 인치의 GaN 기판을 이용했다. 이것은 전위 다발 밀도 1E6 개/cm2의 밀도에 대응한다. 도 43에 도시한 바와 같이, GaN 기판(1)과 n형 GaN 버퍼층(2) 사이에 두께 50 nm의 Al0.15Ga0.85N 버퍼층을 배치했다. 다른 조건은 본 발명례 S2와 동일하게 했다.
(시험 및 그 결과)
에피택셜층을 생성한 후, 미분 간섭 현미경 및 SEM(주사형 전자 현미경)으로 에피택셜층 측의 웨이퍼면 내를 관찰했지만 도 41과 같은 구멍형 오목부는 하나도 없었다. 상기한 직경 2 인치의 GaN 기판을 이용하여 외주에서부터 가장자리 5 mm 정도를 빼고는 전부 발광 소자를 제작하였다. 발광 소자를 50개에 1개의 비율로 뽑아내고 20 mA의 전류를 인가하여, 광 출력을 8 mW 이상 얻을 수 있는 수율을 조사했다. 수율은 100%이었다.
실시예 9
본 발명의 실시예 9는 MQW(4)/p형 AlGaN 클래드층(5)/p형 GaN층(6)의 외측에 전도성을 높인 p형 AlGaN층을 배치하고, 다운 측에 배치되는 p 전극으로서 반사율이 높은 Ag 전극층만을 전면에 배치한 점에 특징이 있다. 따라서 일 함수 등을 고려한 다른 금속 전극을 설치하고 있지 않다. 이 구성에 의해 다운 측 바닥부에 있어서 높은 반사율을 갖기 때문에, 다른 금속 전극을 이용한 경우에 생기는 빛의 흡수가 작아져, 광 방출 효율을 높일 수 있다.
시험체는 다음과 같다.
(본 발명례 S4(도 37 참조))
본 발명례 C에 있어서의 에피택셜 적층 구조와 마찬가지로, GaN 기판의 제1 주요면인 Ga면 상에 다음의 적층 구조를 갖는다(/MQW(4)/클래드층인 Mg 도핑 p형 Al0.2Ga0.8N층(5)/Mg 도핑 p형 GaN층(6)/두께 5 nm의 Mg 도핑 InGaN층(72)).
상기한 적층 구조에서는 Mg 도핑 p형 GaN층(6)에 접하여 두께 5 nm의 Mg 도핑 InGaN층(72)을 갖는 점에 특징이 있다. 또한 본 발명례 S4에서는 다운 측에 배치되는 p 전극으로서 Ni/Au 전극층을 형성하지 않고, 대신에 두께가 100 nm인 Ag층(73)을 형성했다.
(비교예 T5)
다운 측에 배치되는 p 전극으로서, Ni/Au 전극층에 접하며 또한 두께 100 nm인 Ag 전극층을 배치했다.
(시험 및 그 결과)
본 발명례 S4에서는, p형 GaN층(6)에 접하여 p형 InGaN층(72)이 있기 때문에 억셉터 레벨이 낮아진다. 이 때문에 캐리어 농도가 증가되어, 그다지 일 함수가 크지 않은 Ag 반사막(73)을 p 전극으로서 p형 InGaN층(72)에 접하여 배치하더라도, Ag 반사막(73)과 p형 InGaN층(72)과의 접촉 저항은 그다지 커지지 않는다. 본 발명례 S4의 발광 소자의 구동 전압과, 비교예 T5의 발광 소자의 구동 전압을 비교했지만, 차는 0.05 V 미만으로, 의미있는 차를 인정할 수 없었다.
본 발명례 S4에서는 20 mA의 전류를 인가했을 때 10.1 mW의 광 출력을 얻을 수 있었던 데 비하여, 비교예 T5에서는 8.4 mW이었다. 한편, 본 발명례 A와 동일한 (GaN 기판 + 에피택셜 적층 구조)를 p 다운 실장한 램프의 광 출력은 7 mW이었다.
상기한 바와 같이 본 발명례 S4에 있어서 큰 광 출력을 얻을 수 있는 것은, 발광층으로부터 p 반도체층 측으로 향하는 빛이 Ni/Au 전극층이 없기 때문에 Ni/Au 전극층에서 흡수되는 일이 없이, 반사율 88%의 Ag층에 반사되기 때문이다. 한편, 비교예 T5에서는, p 전극층에 있어서의 빛의 반사율 = Ni/Au에 의한 흡수 70% ×Ag 반사율 ×재흡수 70% = 44%로 낮은 것으로 된다. 이 결과, 본 발명례 S4에서는 외부로 추출할 수 있었던 광 출력이, 비교예 T5의 1.2배에 달했다.
한편, 본 실시예에서는 p 전극에 Ag막을 이용했지만, 그 밖에 반사율이 높고 p형 InGaN층(72)과의 접촉 저항이 그다지 높지 않으면 어떠한 재료를 이용하더라도 좋으며, 예컨대 Al, Rh를 이용할 수 있다.
실시예 10
본 발명의 실시예 10에서는, 다운 측에 배치되는 p 전극을, p형 GaN층과의 접촉 저항이 작은 Ni/Au층을 이산적으로 배치하고, 그 간격을 메우도록 Ag막을 피복하여 형성함으로써 광 출력을 향상시킨 점에 특징이 있다. 도 38 및 도 39를 참조하면, 에피택셜층의 다운 측 저면에, 소정의 피치로 Ni/Au 전극층(12a)이 이산적으로 배치되어 있다. 또한 그 사이를 메워, 에피택셜층의 다운 측 저면 및 Ni/Au 전극층(12a)을 피복하도록 Ag층(73)이 배치되어 있다.
또한, 이산적인 Ni/Au 전극층(12a)의 전형적인 피치는 3 ㎛이다. 피치 3 ㎛는 통상의 p형 GaN층이나 p형 AlGaN 클래드층에서는, 그 비저항으로부터 전류가 퍼지는 범위의 직경이 겨우 6 ㎛임에 기초하고 있다. 즉 피치 3 ㎛로 함으로써, 하나의 이산 전극으로부터 이웃의 이산 전극으로 전류가 다다른다. 전류를 전극층에 걸쳐 빠짐이 없도록 흘리기 위해서는 피치 3 ㎛ 이하로 하는 것이 좋지만, 너무 피치를 작게 하면 이산 배치의 Ni/Au 전극층에 의해 빛의 유효 추출량이 줄게 된다.
예를 들면 이산적으로 배치된 Ni/Au 전극의 면적률이 20%일 때, 도 38 및 도 39에 도시하는 p 전극의 구조에 따르면, 빛의 반사율(계산)=반사율 88% ×면적률 80%+반사율 40% ×면적률 20%=78%(계산)을 얻을 수 있다. 본 시산(試算)을 베이스로 하여 실제로 상기 구조의 p 전극을 제작하여, 광 출력을 측정했다. 시험체는 다음과 같다.
(본 발명례 S5)
실시예 2의 본 발명례 C와 동일한 제조 공정에 따라서 에피택셜 적층 구조를 제작했는데, p 전극의 제작 공정에 있어서, p형 GaN층에 접하여 두께 4 nm의 Ni 층을 형성하고, 그 위에 두께 4 nm의 Au층을 전면에 형성했다. 이어서, 레지스트 마스크를 이용하여 패터닝하여, 이산적으로 분포된 Ni/Au 전극을 형성했다(도 38, 39 참조). 계속해서, 불활성 가스 분위기 속에서 가열 처리함으로써, 접촉 저항을 5E-4 Ω·cm2로 했다. 이 후, Ni/Au 전극의 간극을 메우고, 또한 Ni/Au 전극을 덮도록 전면에 Ag층을 형성하여, 반사 전극으로 했다. 이산적으로 배치된 Ni/Au층의 p형 GaN층에 있어서의 점유율은 20%로 하고, Ag의 점유율은 80%로 했다. 또한, Ni/Au 전극층(12)의 피치는 3 ㎛로 했다(도 40 참조).
(비교예 T6)
실시예 2의 본 발명례 C와 동일한 제조 공정에 따라서 적층 구조를 GaN 기판 상에 형성했다. 다만 p 전극은 p형 GaN층에 접하여 전면에 Ni/Au층을 배치하고, 열 처리를 했다. 이어서, 본 발명례 C의 구성과 달리, 또한 Ni/Au층에 접하여 Ag층을 전면에 형성했다(도 41 참조).
비교를 위해 본 발명례 C의 발광 소자에 대해서, 다운 측으로 향한 빛의 반사 거동을 도 42에 도시한다.
(시험 및 그 결과)
상기한 바와 같이 제작된 각 발광 소자에 전류 20 mA를 인가하여 광 출력을 측정했다. 본 발명례 S5에서는 10.1 mW의 광 출력을 얻을 수 있었지만, 비교예 T6에서는 8.4 mW이었다. 또한, 활성층으로부터 마운트 측(다운 측)으로 향한 빛 중 p 전극에서 반사되어 출사면으로부터 출사되는 비율은 본 발명례에서는 86%에 달한다(도 40 참조). 이에 대하여 비교예 T6에서는 67%이었다(도 41). 한편, 본 발명례 C의 발광 소자에 있어서의 상기한 비율은 40%이었다(도 42).
본 발명례 S5에서는 다운 측으로 향한 빛은 p 전극의 80%를 점유하는 Ag에 의해, 그 80%만큼이 88%의 반사율로 반사되고, 또한 p 전극의 20%를 차지하는 Ni/Au층에 의해 그 20%만큼이 40%를 넘는 반사율(단순히 반사율 40%가 아님)로 반사된다. 이 결과, 본 발명례 S5에서는 상기한 비율은 86%가 된다. 비교예 T6에서는 Ni/Au층의 다운 측에 위치하는 Ag층에 의해서 더욱 반사되고, 그 반사분이 있기 때문에 본 발명례 C보다도 큰 비율이 된다.
한편, 비교예 T6은 가장 넓게는 본 발명례에 속하는 것은 물론이다. 본 실시예를 설명하기 위해서 편의상 비교예로 하고 있을 뿐이다.
상기한 Ni/Au 전극층은 Pt 전극층 또는 Pd 전극층으로 바꾸더라도 좋다. 또, 반사 전극 Ag층은 Pt층 또는 Rh층으로 바꾸더라고 좋다.
마찬가지로 Ni/Au 전극의 면적률이 10%일 때 20 mA 인가시의 광 출력은 10.3 mW, Ni/Au 전극의 면적률이 40%일 때 20 mA 인가시의 광 출력은 9.3 mW로 그 면적률에 따라서 비교예 T6보다도 큰 광 출력을 얻을 수 있지만, Ni/Au 전극의 면적률이 10% 미만인 2%인 경우 광 출력은 비교예 T6과 동일한 8.4 mW밖에 얻지 못하고 Ni/Au 전극의 주위에서 극단적으로 발광이 강한 불균일이 있음이 발명자의 실험으로 확인되고 있다.
실시예 11
본 발명의 실시예 11은 GaN 기판으로부터 에피택셜층으로 전파한 병행된 복수의 판형 결정 반전 영역을 제거하여, 그 판형 결정 반전 영역의 간극 영역마다 다운 측에 배치되는 p 전극을 배치한 점에 특징이 있다. GaN 기판에는 GaN 기판의 두께 방향에 병행하게 분포되어 스트라이프형으로 GaN 기판의 주요면에 나타나고, 그 결정 반전 영역이 에피택셜층 2, 3, 4, 5, 6으로 전파한다. 도 43, 도 44에 도시하는 판형 결정 반전 영역은 주요면 상에서 격자형으로 배치되고 있다.
본 실시예에서는, 상기 에피택셜층 중의 결정 반전 영역을 완전 제거하고, 또 GaN 기판의 결정 반전 영역을 제1 주요면 측의 소정 깊이에 이를 때까지 제거하고, 각 에피택셜층을 이격하여, 이격된 에피택셜층마다 p 전극을 설치한 점에 특징이 있다(도 45 참조). 판형 결정 반전 영역은 도 43에 도시한 바와 같이 판형 결정 반전 영역이 주요면 상에서 교차하는 격자형 결정 반전 영역으로 형성되어 있더라도 좋고, 나중에 설명하는 것과 같이 주요면 상에서 일정 방향으로 가지런히 분포되는 병행 배치라도 좋다. 판형 결정 반전 영역은 전위가 고밀도로 밀집하는 영역이다. 도 32에 도시하는 전위 다발 또는 코어(61)와 유사하지만, 전위 다발은 끈형 또는 굵기가 있는 선형인 데 대하여, 판형 결정 반전 영역(51)은 두께를 갖고서 면형으로 배치한다.
(본 발명례 S6)
도 43, 도 44에 도시하는 GaN 기판에서는 에피택셜층 측의 제1 주표면은 면방위가 (0001)면, 즉 c면이다. 이 제1 주표면과 면 대칭의 관계에 있는 결정 반전 영역은 (000-1)면, 즉 -c면이며, c축이 반전하여 성장하고 있다. c면에서는 표면은 Ga 원자가 배열된 Ga면이며, 결정 반전 영역에서는 그 표면은 N 원자가 배열된 N면이다. 본 발명례 S6에서는 제1 주표면에 있어서 100 ㎛ 간격으로 폭 30 ㎛의 결정 반전 영역이 격자형으로 배열된 GaN 기판을 이용했다. 결정 반전 영역은 GaN 기판 상에 형성된 에피택셜막에 전파한다.
상기 GaN 기판을 이용하여, 본 발명례 C에 있어서의 적층 구조와 동일한 제조 방법으로 본 발명례 S6의 적층 구조를 형성했다. p 전극을 형성하는 공정에서는, p형 GaN층에 도 44와 같이 전파한 결정 반전 영역만을 피복하는 마스크 패턴을 이용하여, 마스크 간극의 c면의 영역에만 p 전극층을 형성한 후, 마스크 패턴을 제거했다.
이어서, 상기 GaN 기판의 제2 주요면(이면) 전면에 마스크를 피복한 반도체 기판을, 8N(규정) 80℃의 KOH 중에 유지하고, 제1 주요면 측의 결정 반전 영역을 p형 GaN층 등의 에피택셜층을 거쳐 GaN 기판 속에까지 에칭하여 제거하여 홈(52)을 형성했다. 판형 결정 반전 영역(51)은 전위 밀도가 높은 전위 밀집부이기 때문에 KOH에 의한 에칭이 용이하다. GaN 기판 내의 에칭 깊이는 에피택셜층과 GaN 기판의 계면에서부터 GaN 기판 측으로 150 ㎛ 들어간 위치까지이다. 이 후 마스크를 제거하고, 홈(52)을 메우도록 절연막을 퇴적했다(도 45).
(시험 및 시험 결과)
상기한 본 발명례 S6을 이용하여 발광 소자를 제작하여, 20 mA의 전류를 인가한 바, 8.4 mW의 광 출력을 얻을 수 있었다. 이것은 본 발명례 C의 발광 소자의 광 출력 7 mW의 1.2배이다.
전술한 바와 같이, 본 발명례 S6에서는 판형 결정 반전 영역이 격자형으로 배열되어 있지만, 판형 결정 반전 영역은 격자형일 필요는 없으며, 도 46 및 도 47에 도시한 바와 같이, GaN 기판의 주요면에 일정 방향을 따라서 병렬적으로만 배치된 판형 결정 반전 영역이라도 좋다. 또한 점형(실제는 면 또는 소원형)의 결정 반전 영역이 규칙적으로 존재하는 기판을 사용한 경우라도, 에칭 구멍의 크기나 깊이에 따라서 발명례 S6과 마찬가지로 본 발명례 C보다도 큰 광 출력을 얻을 수 있다.
실시예 12
본 발명의 실시예 12에서는, 도 48에 도시한 바와 같이, 반도체 칩의 상측에, GaN 기판(1)에 대면하도록 형광판(46)을 배치하여 수지(15)에 밀봉한 점에 특징이 있다. p 다운 실장에 있어서의 방사면이 되는 GaN 기판에 대면시켜 형광판을 배치한 구성에 참신함이 있다. 이용한 시험체는 도 48에 도시하는 본 발명례 S7, S8 및 비교예 T7이다.
(본 발명례 S7)
본 발명례 S7은 기본적으로는 에피택셜 적층 구조를 형성하는 단계에서는, 본 발명례 C에 있어서 대응하는 처리와 동일한 처리를 했다. 그 후에 소정 형상이 되도록 스크라이브를 실시하여, 칩화한 것을 발광 장치로 했다. 얻은 발광 장치는 225 ㎛□이다. 도 48에 도시한 바와 같이, p 다운 탑재한 칩 위에 형광판(46)을 GaN 기판(1) 이면에 대면하도록 배치하고, 에폭시계 수지(15)로 밀봉하여 백색 발광 장치로 했다.
상기한 형광판(46)은 다음의 제조 방법으로 제작했다. 할로겐 수송법에 의해 I(요오드)가 확산된 덩어리형의 ZnSSe 결정을 제작하고, 이 덩어리형 ZnSSe 결정을 Zn, Cu 분위기 속에서 가열함으로써, ZnSSe 내부에 Cu를 확산시켰다. 이어서 이 덩어리형 ZnSSe 결정을 거친 연마반을 이용하여 두께 0.5 mm까지 연마한 후, 리드 프레임에 들어가는 형상으로 잘라냈다. 상기한 방법으로 제작된 형광판의 표면 및 이면의 거칠기는 Rmax=1 ㎛이었다.
(본 발명례 S8)
본 발명례 S8에서는 상기 형광판(46)의 GaN 기판에 대면하는 표면(46a)에 요철을 형성했다(도 49 참조). 요철의 높이는 2 ㎛로 하고, 요철의 평균적인 피치는 5 ㎛으로 했다. 다른 구조는 본 발명례 S7과 동일하게 했다.
(비교예 T7)
도 50에 도시한 바와 같이, p 톱 탑재한 칩의 상측에 형광판(46)을 칩에 대면하도록 배치하고, 에폭시계 수지(15)로 밀봉하여 백색 발광 장치로 했다.
(시험 및 시험 결과)
상기한 GaN 기판으로부터 제작한 발광 장치에 전류 20 mA를 인가했을 때, 얻어진 발광의 휘도는 다음과 같았다. 본 발명례 S7에서는 1.39 lm, 본 발명례 S8에서는 1.51 lm로 모두 높은 휘도를 얻을 수 있었다. 한편, 비교예 T7의 휘도는 1.05 lm이었다. 상기한 결과는 p 다운 탑재에 있어서 GaN 기판에 대면하여 형광판을 배치하는 쪽이, p 톱 탑재에 형광판을 배치하는 것보다도 높은 휘도를 확보할 수 있음을 나타내는 것으로, 형광판의 GaN 기판에 대면하는 표면을 조면화함으로써 더욱 휘도를 향상시키는 것이 판명되었다.
이어서, 상기한 실시예와 중복되는 것도 있지만 본 발명의 실시예를 나열적으로 들어 설명한다.
상기한 GaN 기판은 산소 도핑에 의해 n형화되고 있으며, 산소 농도가 산소 원자 1E17 개/cm3∼2E19 개/cm3의 범위에 있고, GaN 기판의 두께가 100 ㎛∼600 ㎛가 되도록 할 수 있다.
전술된 바와 같이 산소 농도 1E17 개/cm3 이상으로 함으로써, GaN 기판의 비저항을 향상시킬 수 있어, p 전극으로부터 도입된 전류를 GaN 기판에 충분히 퍼지게 할 수 있어, 활성층의 넓이를 충분히 사용하여 발광을 생기게 할 수 있다. 또한 산소 농도 2E19 개/cm3 이하로 함으로써, 파장 450 nm인 빛에 대하여 60% 이상의 투과율을 확보할 수 있어, 방사면이 되는 GaN 기판에 있어서의 투과율을 높여, 광 출력을 확보할 수 있다. 상기한 산소 농도 범위는 p 다운 탑재한 구조에 있어서 GaN 기판의 두께가 100 ㎛∼600 ㎛인 경우, 특히 유효하게 작용한다.
또한, 상기한 산소 농도가, 산소 원자 2E18 개/cm3∼5E18 개/cm3의 범위에 있고, 상기 GaN 기판의 두께가 100 ㎛∼300 ㎛의 범위에 있으며, 상기 제2 주표면의 빛을 방출하는 면의 직사각형 면의 양쪽의 변이 0.5 mm 이하의 범위에 있도록 할 수 있다.
이 구성에 의해, 발광면의 전역에 걸쳐 발광시키고, 또 충분한 광 출력을 얻을 수 있다.
또한, 상기한 산소 농도가, 산소 원자 3E18 개/cm3∼5E18 개/cm3의 범위에 있고, 상기 GaN 기판의 두께가 200 ㎛∼300 ㎛의 범위에 있으며, 상기 제2 주표면의 빛을 방출하는 직사각형 면의 양쪽의 변이 2 mm 이하의 범위에 있고, 상기 제2 주표면의 빛을 방출하는 면의 직사각형 면의 양쪽의 변이 0.5 mm 이하의 범위에 있도록 할 수 있다.
이 구성에 의해, 칩 사이즈가 최대 2 mm□로 크게 한 경우라도 발광면의 전역에 걸쳐 발광시키고, 또 충분한 광 출력을 얻을 수 있다.
상기한 GaN 기판의 대부분의 영역의 결정성을 높이기 위해서, 그 형성시에 불가피하게 생성하는 전위를 이산적으로 끈형으로 집중화하여 기판 두께 방향을 따라서 분포시켜 생긴 전위 다발이, GaN 기판의 제1 주표면에 평균 4E6 개/cm2 이하의 밀도로 분포되는 GaN 기판을 이용하더라도 좋다.
이 구성에 의해, 소정치 이상의 광 출력을 갖는 발광 소자를 높은 제조 수율로 제조할 수 있다.
상기한 전위 다발이 제1 주표면에 평균 4E2 개/cm2 이하의 밀도로 분포되고, 제2 주표면의 빛을 방출하는 면의 짧은 변이 200 ㎛∼400 ㎛의 범위에 있도록 하더라도 좋다.
상기와 같은 소형의 발광 소자에서는 전위 다발을 포함하는 경우, 그 특성 열화는 피할 수 없어, 수율 저하로 직결된다. 상기한 바와 같이 전위 다발의 밀도를 저하시킴으로써, 수율 저하를 실용상 허용할 수 있는 범위로 멈출 수 있다.
또한, 상기한 GaN 기판과 n형 AlxGa1-xN층(0≤x≤1) 사이에 있어서, GaN 기판에 접하여 n형 AlGaN 버퍼층이, 또 그 n형 AlGaN 버퍼층에 접하여 n형 GaN 버퍼층이 위치하고, 그 n형 GaN 버퍼층에 접하여 n형 AlxGa1-xN층(0≤x≤1)이 위치하는 구성으로 하여도 좋다.
상기와 같은 헤테로 에피택셜 적층 구조의 경우, GaN 기판과 활성층의 클래드층인 n형 AlxGa1-xN층(0≤x≤1) 사이에, 상기한 바와 같이 n형 AlGaN 버퍼층과 n형 GaN 버퍼층을 배치하더라도 좋다.
상기와 같은 GaN 기판과 클래드층 사이에, n형 GaN 버퍼층뿐만 아니라 n형 AlGaN 버퍼층을 더함으로써, 결정성이 양호한 헤테로 에피택셜 적층 구조를 형성할 수 있다.
특히 상기한 적층 구조는 GaN 기판에 있어서, 오프각이 0.10° 이하인 영역과 1.0° 이상인 영역을 갖는 경우에 이용하는 것이 좋다.
이 구성에 의해, GaN 기판이 휘고 있고, 상기한 바와 같이 오프각이 변동되는 경우에 있어서도, n형 GaN층에 더하여 n형 AlGaN 버퍼층을 배치함으로써, 결정성이 우수한 헤테로 에피택셜 적층 구조를 얻을 수 있다.
상기한 p형 AlxGa1-xN층(0≤x≤1)에 접하며 다운 측에 위치하는 p형 GaN 버퍼층과, 그 p형 GaN 버퍼층에 접하여 위치하는 p형 InGaN 컨택트층을 구비하더라도 좋다.
상기한 구성에 의해, p 전극층이 놓이는 그 아래층에 전기 전도도가 우수한 p형 InGaN 컨택트층을 배치할 수 있어, p 전극층으로서 일 함수 등을 가장 중요시하여 그 재료를 선택할 필요성이 작아진다. 이 때문에, 예를 들면 반사율 등을 가장 중요시하여 p 전극의 재료를 선택할 수 있다.
상기한 p형 InGaN 컨택트층의 Mg 농도가, Mg 원자 1E18 개/cm3∼1E21 개/cm3의 범위에 있도록 할 수 있다.
상기한 구성에 의해, 전기 전도도를 충분히 확보할 수 있고, p 전극에 도입된 전류를 에피택셜막의 전체에 걸쳐 퍼지게 할 수 있다.
상기한 p형 InGaN 컨택트층에 접하여 Ag 층으로 구성되는 p 전극층을 갖는 구성으로 하더라도 좋다.
상기한 구성에 의해, 탑재부, 즉 발광 소자 저부로부터의 반사율을 크게 하고 손실되는 빛을 적게 함으로써, 광 출력을 크게 할 수 있다.
상기한 GaN 기판은 그 두께 방향과 그 GaN 기판면 내에 걸쳐서 연속해서 연장되는 판형 결정 반전 영역을 지니고, 그 GaN 기판 내의 판형 결정 반전 영역과, GaN 기판 상에 형성된 n형 및 p형 질화물 반도체층에 전파한 판형 결정 반전 영역이, p형 질화물 반도체층 측에서부터 n형 질화물 반도체층을 지나 GaN 기판 내에 이르는 위치까지 제거되고, 그 제거된 후에 남은 p형 질화물 반도체층에 접하여, 각 p형 질화물 반도체층마다 p 전극이 설치되도록 할 수 있다.
이 구성에 따르면 광 추출면을 증대할 수 있기 때문에 광 출력을 향상시킬 수 있다.
상기한 p형 질화물 반도체층에 접하여 그 p형 질화물 반도체층의 표면에 걸쳐 이산적으로 배치되는 제1 p 전극과, 그 제1 p 전극의 간극을 충전하며 p형 질화물 반도체층과 제1 p 전극을 피복하는 Ag로 이루어지는 제2 p 전극을 구비하더라도 좋다.
이 구성에 의해, p 전극에 도입된 전류를 면 내에 걸쳐 충분히 퍼지게 한 다음에, 반사율을 높여 광 출력을 향상시킬 수 있다.
상기한 이산적으로 배치되는 제1 p 전극의 p형 질화물 반도체층의 표면에 있어서의 피복률이 10∼40%의 범위에 있도록 하더라도 좋다.
이 구성에 의해, 전기 전도도를 확보한 다음에 도입된 전류를 면 내에 걸쳐 퍼지게 할 수 있다. 상기 피복률이 10% 미만이면 전류를 에피택셜층에 걸쳐 빠짐 없이 흘릴 수 없다. 또, 40%를 넘으면 이산적으로 배치된 p 전극층에 의한 빛의 추출 효율에 대한 악영향을 무시할 수 없게 된다.
상기한 질화물 반도체 기판으로부터 멀리 떨어져 질화물 반도체 기판의 제2 주표면에 대면하도록 형광판이 배치되더라도 좋다.
p 다운 탑재의 광 방사부를 구성하는 질화물 반도체 기판의 바로 위에 형광판을 배치함으로써, 형광판의 이면에서 반사하여 되돌아온 빛이 질화물 반도체표면에서 재반사되어, 형광판 측으로 향하도록 할 수 있다. 이 결과, 광 출력을 향상시킬 수 있다.
상기한 형광판의 질화물 반도체 기판의 제2 주표면에 면하는 표면이 요철화 처리되도록 할 수 있다.
상기한 구성에 의해, 또한 빛의 추출 효율을 높일 수 있다.
상기한 발광 장치는 수지에 의해 밀봉되며, 발광 장치 중 어느 부분 및 상기한 수지 중 어느 부분에 형광체를 포함하고, 형광체는 빛을 받아 형광을 발하여, 수지로부터 외부로 방출되는 빛이 백색광으로 되고 있어도 좋다.
이 구성에 의해, 본 발명의 전술한 이점을 갖춘, 백색광을 발광하는 장치를 간단히 얻을 수 있다.
또한 상기한 톱 측에 위치하는 하나의 전극이, 각 층을 평면적으로 보아 발광 장치의 중앙부에 위치하도록 하더라도 좋다.
상기한 구성에 의해, 와이어본딩을 실시하는 스페이스를 충분하게 할 수 있고, 또한 사이드뷰형 LED를 형성한 경우에 두께를 얇게 할 수 있다.
또한, 상기한 발광 장치가, 그 발광 장치를 내장하여 형성한 사이드뷰형 LED 램프의 두께가 0.5 mm 이하, 또는 0.4 mm 이하가 되도록 구성되어 있더라도 좋다.
이 결과, 예컨대 휴대 전화를 포함하는 휴대 정보 단말 등의 표시 장치를 소형화할 수 있다.
상기한 발광 장치의 정전 내압이 3000 V 이상이도록 하더라도 좋다.
이 구성에 의해, 외부로부터의 서지 전압에 대하여 내구성을 지니고, 안정적으로 고성능을 유지할 수 있다. 또한, 외부로부터의 서지 전압으로부터 발광 장치를 보호하는 보호 장치를 설치할 필요가 없어진다. 즉, 상기한 질화물 반도체 기판과, p형 질화물 반도체층 측 사이에 가해지는 과도 전압 또는 정전 방전으로부터 발광 소자를 보호하기 위한 보호 회로를 특별히 구비하지 않더라도 좋다. 특히 상기 과도 전압 또는 정전 방전에 대처하기 위한, 제너 다이오드를 포함하는 전력 분로 회로를 갖추지 않아도 되게 된다.
또한, 상기한 발광 장치는 4 V 이하의 전압을 인가함으로써 발광하도록 하더라도 좋다.
전기 전도도가 높은, 즉 전기 저항이 작은 질화물 반도체 기판을 이용함으로써, 낮은 전압 인가에 의해 발광에 충분한 전류를 발광층에 주입하여, 발광시킬 수 있다. 이 때문에, 보다 적은 개수의 전지 탑재로 충분하기 때문에, 발광 소자를 내장한 조명 장치의 소형화, 경량화, 저비용화에 이바지할 수 있다. 또, 소비 전력의 억제에도 유효하다.
상기한 질화물 반도체 기판의 두께가 50 ㎛ 이상 500 ㎛ 이하이도록 하더라도 좋다.
이 구성에 의해, 점형 또는 소면적의 n 전극으로부터 전자를 흘리는 경우, 전자는 GaN 기판 또는 n형 질화물 반도체 기판의 표면으로부터 내부로 들어감에 따라서 퍼져 간다. 이 때문에, GaN 기판 또는 n형 질화물 반도체 기판은 두꺼운 쪽이 바람직하다. 상기 기판의 두께가 50 ㎛ 미만에서는 n 전극의 면적을 작게 한 경우, 양자 우물 구조의 활성층에 도달했을 때에 충분히 퍼지지 않고, 활성층에 있어서 발광하지 않는 부분 또는 발광이 충분하지 않은 부분을 만든다. 상기한 기판의 두께를 50 ㎛ 이상으로 함으로써, 낮은 전기 저항에 의해 n 전극의 면적을 작게 하더라도 상기 기판 내에 있어서 전류가 충분한 퍼짐을 보여, 활성층에서의 발광 부분을 충분히 확대할 수 있다. 보다 바람직하게는 75 ㎛ 이상으로 하는 것이 좋다. 그러나, 너무 두껍게 하면 기판에 의한 흡수를 무시할 수 없게 되기 때문에, 500 ㎛ 이하로 한다. 또한, 400 ㎛ 이하, 보다 바람직하게는 300 ㎛ 이하로 한다.
상기한 톱 측에 있어서의 전극은 점유율 50% 미만이며, 그 개구율 또는 투명부분이 50% 이상이도록 하더라도 좋다.
이 구성에 의해, 광 방출면으로부터의 빛의 방출 효율을 높일 수 있다. 개구율은 클수록 n 전극에서 흡수되는 광량이 감소하기 때문에 광 출력을 증대시킬 수 있다. 이 때문에, 개구율은 보다 바람직하게는 75% 이상, 더욱 바람직하게는 90% 이상으로 하는 것이 좋다.
상기한 톱 측의 면의 적어도 1변을 350 ㎛ 이하로 하여도 좋다. 이 구성에 의해, 사이드뷰형 LED의 높이를 0.5 mm 이하로 소형화할 수 있다.
또한, 상기 톱 측의 면의 적어도 1변을 250 ㎛ 이하로 하여도 좋다. 이 구성에 의해, 사이드뷰형 LED의 높이를 0.4 mm 이하로 소형화할 수 있다.
상기한 톱 측의 면의 가장자리를 제거하여, 서로 대향하는 변이 모두 400 ㎛ 이상의 길이를 갖도록 하더라도 좋다.
상기 구성에 의해, 직사각형의 서로 대향하는 2변의 간격을 일정하게 유지한 채로 광 방출면을 가늘고 길게 할 수 있어, 그 결과, 면적을 증대시켜, 광 출력을 증대시킬 수 있다.
상기한 톱 측의 면의 가장자리를 제거하여, 서로 대향하는 변이 1.6 mm 이하의 길이를 갖도록 하더라도 좋다.
질화물 반도체 기판의 최소 두께를 50 ㎛으로 하여 p 다운 실장할 때, 광 방출면의 중앙에 위치하는 하나의 전극으로부터 전류를 주입하고, 직사각형의 짧은 변을 따르는 방향뿐만 아니라 가늘고 긴 방향에 걸쳐서도 전류를 발광층 전면에 널리 퍼지게 하기 위해서는 가늘고 긴 방향의 길이를 1.6 mm 이하로 하는 것이 좋다.
상기한 열 저항이 30℃/W 이하가 되도록 구성되더라도 좋다.
발광 장치는 온도 상승에 의해 발광 효율이 저하되며, 또, 과도하게 온도 상승이 생기는 경우에는 발광 장치가 손상을 받는다. 이 때문에, 발광 장치에 있어서, 온도 또는 열 저항은 중요한 설계 요소이다. 종래, 열 저항은 거의 60℃/W로 되어 있었다(상기 특허문헌 1). 그러나, 상기한 바와 같이, 열 저항이 30℃/W 이하가 되도록 설정함으로써, 발광 장치에의 투입 전력을 충분히 하더라도 발광 효율의 저하를 현저히 일으키거나, 또한 발광 장치의 손상을 생기게 하는 일이 없어진다. 상기와 같은 열 저항의 반감화는 상기한 바와 같이 비저항이 작은 GaN 기판을 이용함으로써 비로소 실현된 것이다.
또한, 연속 발광 상태에서 가장 온도가 상승하는 부분의 온도가, 150℃ 이하이도록 하더라도 좋다.
이 구성에 의해, 가장 온도가 상승하는 부분, 즉 발광층의 온도를 150℃ 이하로 하여, 충분히 높은 발광 효율을 확보할 수 있다. 또한 종래의 발광 소자에 비교하여 수명의 대폭 연장을 얻을 수 있게 된다.
상기한 n형 질화물 반도체층의 두께를 3 ㎛ 이하로 하여도 좋다.
이 n형 질화물 반도체층은 질화물 반도체 기판 위에 에피택셜 성장시키는 것으로, 함부로 두껍게 하면 성막 처리에 장시간이 필요하고, 원료 비용도 늘어난다. 상기한 바와 같이 n형 질화물 반도체층의 두께를 3 ㎛ 이하로 함으로써, 큰 비용 절감을 얻을 수 있다. 더욱 바람직하게는 2 ㎛ 이하로 하는 것이 좋다.
상기한 p형 질화물 반도체층이 다운 실장되고 있고, 광 방출면인, 상기한 질화물 반도체 기판의 제2 주표면(이면)에 있어서, 전극이 피복되어 있지 않은 부분에 비경면 처리가 실시되고 있더라도 좋다.
이 구성에 의해, 제2 주표면, 즉 방출면에 있어서, 발광층에서 발생한 빛이 전반사에 의해 상기 기판 내로 가두어져 효율이 저하되는 것을 막을 수 있다. 적층 구조의 측면에도 비경면 처리를 실시하여도 좋은 것은 물론이다.
상기한 비경면 처리가 실시된 표면을, 수산화칼륨(KOH) 수용액, 수산화나트륨(NaOH) 수용액, 암모니아(NH3) 수용액 또는 그 밖의 알칼리 수용액을 이용하여 비경면화된 표면으로 하여도 좋다.
상기한 비경면화 처리에 의해 GaN 기판의 N면만을 요철이 큰 표면을 능률적으로 얻을 수 있다. Ga면 측은 에칭되지 않는다.
상기한 비경면 처리가 실시된 표면이, 황산(H2SO4) 수용액, 염산(HCl) 수용액, 인산(H2PO4) 수용액, 불산(HF) 수용액 및 그 밖의 산 수용액의 적어도 하나를 이용하여 비경면화된 표면이라도 좋다.
또한, 상기한 비경면 처리가 실시된 표면이, 반응성 이온 에칭(Reactive Ion Etching : RIE)을 이용하여 비경면화된 표면이라도 좋다. 이에 따라, 드라이 프로세스에 의해 면적의 치수 정밀도가 우수한 비경면을 얻을 수 있다. 나아가서는, 드라이 에칭의 RIE 및 알칼리 수용액에 의한 습식 에칭 중 어느 것에 의해서도, 포토리소그래피 기술과 조합함으로써, 소정의 요철 간격을 얻을 수 있다.
상기한 실장 측에 배치되는 전극이 반사율 0.5 이상인 반사율의 재질로 형성되어 있더라도 좋다.
이 구성에 의해, 실장면 측에서의 빛의 흡수를 막아, 상기 기판의 제2 주요면을 향해 반사하는 광량을 많게 할 수 있다. 이 반사율은 보다 높은 쪽이 바람직하며, 0.7 이상으로 하는 것이 좋다.
상기한 질화물 반도체 기판의 제2 주표면을 덮도록 형광체가 배치되어 있더라도 좋다. 또한, 질화물 반도체 기판에 형광을 발하는 불순물 및 결함의 적어도 한 쪽을 포함하게 하더라도 좋다.
상기한 구성에 의해, 함께 백색 LED를 형성할 수 있다.
본 발명의 발광 장치는 상기에 예로 든 어느 한 발광 장치의 구조를 2개 이상 포함하고, 이들 발광 장치의 구조가 직렬 접속되어 있더라도 좋다.
상기한 구성에 의해, 고전압 전원을 이용하여, 전술한 고효율의 발광 장치를 여러 개 리드 프레임 등에 탑재한 조명 부품을 얻을 수 있다.
또한, 본 발명의 다른 발광 장치는, 전술한 발광 장치의 구조를 2개 이상 포함하고, 이들 발광 장치의 구조가 병렬 접속되어 있더라도 좋다.
상기한 구성에 의해, 고전류 전원을 이용하여, 전술한 고효율의 발광 장치로 구성되는 조명 부품을 얻을 수 있다.
본 발명의 또 다른 발광 장치와, 이들 발광 장치를 발광시키기 위한 전원 회로를 포함하며, 전원 회로에 있어서, 발광 장치가 2개 이상 병렬로 접속된 2 이상의 병렬부가 직렬로 접속되는 구성을 취하더라도 좋다.
이 구성에 의해, 개개의 발광 장치의 발광 조건을 만족하면서 조명 부품의 용량과 전원 용량의 정합을 취하는 것이 가능하게 된다. 한편, 상기한 전원 회로에서는 조명 장치의 용량을 가변으로 하는 경우, 병직 전환부를 갖춰, 그 병직 전환부에 의해, 발광 장치에 인가되는 배선이 전환되더라도 좋다.
상기에 있어서, 본 발명의 실시형태에 관해서 설명했지만, 상기에 개시된 본 발명의 실시형태는 어디까지나 예시이며, 본 발명의 범위는 이들 발명의 실시형태에 한정되지 않는다. 본 발명의 범위는 특허청구범위의 기재에 의해서 나타내어지며, 또한 특허청구범위의 기재와 균등한 의미 및 범위 내에서의 모든 변경을 포함하는 것이다.
본 발명의 발광 소자는 도전성이 높은 질화물 반도체 기판을 이용함으로써, p 다운 실장 및 n 다운 실장에 상관없이 (1) 광 방출면에 전극을 하나만 설치하는 것이 가능하게 되어, 사이드뷰형 LED를 제작했을 때 박육화를 한층 더 추진할 수 있다. 또한, (2) 상기 도전성이 높은 질화물 반도체 기판을 이용하고, 또 n 다운 실장함으로써 소형화된 발광 소자를 얻을 수 있다. 또한 p 다운 실장한 경우에는 (3) 방열성이 우수하며, 복잡한 전극 구조를 설치할 필요가 없고, 대출력의 발광을 가능하게 하며, (4) 도전성이 우수하고, 과도 전압이나 정전 방전으로부터 발광 소자를 보호하기 위한 보호 회로를 설치할 필요가 없고, 대면적 발광 및 정전 내압이 우수하며, (5) 발광층에서 기판에 걸쳐서 굴절률의 대에서 소로의 큰 불연속성이 없기 때문에, 발광층에서 방출면에 이르는 사이에서 전반사가 생기기 어렵고, 따라서 전반사에 기인한 효율 저하나 측면부의 수지 열화가 없으며, (6) 그 구조가 간단하기 때문에, 제조하기 쉬워 저렴하고, 보수 및 관리하기도 용이하다. 이 때문에, 앞으로 휴대 전화 등을 포함한 휴대 정보 단말의 조명 부품에 광범하게 이용될 것이 기대된다.
도 1은 본 발명의 실시예 1에 있어서의 본 발명례 A의 적층 구조를 도시한 도면.
도 2는 본 발명례 A의 제조에 있어서 웨이퍼에 소자 분리 홈을 형성한 상태를 도시한 도면.
도 3은 도 2의 평면도.
도 4는 본 발명례 A의 발광 소자를 탑재한 사이드뷰형 LED 램프를 도시하는 사시도.
도 5는 도 4의 사이드뷰형 LED 램프의 정면도.
도 6은 본 발명의 실시예 1에 있어서의 비교예 B의 적층 구조를 도시한 도면.
도 7은 비교예 B의 제조에 있어서 웨이퍼에 소자 분리 홈을 형성한 상태를 도시한 도면.
도 8은 도 7의 평면도.
도 9는 비교예 B의 발광 소자를 탑재한 사이드뷰형 LED 램프를 도시하는 사시도.
도 10은 도 9의 사이드뷰형 LED 램프의 정면도.
도 11은 실시예 1에 있어서의 인가 전류와 광 출력의 관계를 도시한 도면.
도 12는 실시예 1에 있어서의 MQW에서의 전류 밀도와 광 출력의 관계를 도시한 도면.
도 13은 발열의 영향을 제거했을 때의 외부 양자 효율의 비교를 도시한 도면.
도 14는 실시예 1에서 형광제를 탑재했을 때의 백색 LED에 있어서의 인가 전류와 휘도의 관계를 도시한 도면.
도 15는 실시예 1에서 형광제를 탑재했을 때의 백색 LED에 있어서의 MQW에서의 전류 밀도와 휘도의 관계를 도시한 도면.
도 16은 본 발명의 실시예 2에 있어서의 본 발명례 C의 적층 구조를 도시한 도면.
도 17은 도 16의 평면도.
도 18은 본 발명의 실시예 2에 있어서의 본 발명례 C의 실장 구조를 도시한 도면.
도 19는 본 발명례 C의 사이드뷰형 LED의 정면도.
도 20은 본 발명의 실시예 3의 본 발명례 F에 있어서의 빛의 추출 이미지를 도시한 도면.
도 21은 비경면 처리가 없는 발광 소자의 빛의 추출 이미지를 도시한 도면.
도 22는 본 발명의 실시예 4에 있어서의 본 발명례 G, H의 실장 구조를 도시한 도면.
도 23은 본 발명의 실시예 4에 있어서의 본 발명례 I의 실장 구조를 도시한 도면.
도 24a는 본 발명의 실시예 5에 있어서의 본 발명례 J, K의 질화물 반도체 기판의 형상을 도시한 도면으로서, 정방형을 도시한 도면.
도 24b는 본 발명의 실시예 5에 있어서의 본 발명례 J, K의 질화물 반도체 기판의 형상을 도시한 도면으로서, 가늘고 긴 장방형을 도시한 도면.
도 25는 본 발명례 J 및 K의 실장 구조를 도시한 도면.
도 26은 본 발명례 J 및 K의 발광 소자를 탑재한 사이드뷰형 LED의 정면도.
도 27a는 본 발명의 실시예 5에 있어서 본 발명례 J 및 K의 질화물 반도체 기판의 투과율을 측정하는 방법을 설명하는 도면.
도 27b는 발명의 실시예 5에 있어서 비교예 L의 질화물 반도체 기판의 투과율을 측정하는 방법을 설명하는 도면.
도 28은 본 발명의 실시예 5에 있어서의 각 질화물 반도체 기판의 투과율을 도시한 도면.
도 29는 본 발명의 실시예 6에 있어서 GaN 기판의 비저항에 미치는 산소 농도의 영향을 도시한 도면.
도 30은 본 발명의 실시예 6에 있어서 GaN 기판의 빛(파장 450 nm)의 투과율에 미치는 산소 농도의 영향을 도시한 도면.
도 31은 두께 및 산소 농도를 변화시킨 GaN 기판으로 발광 소자를 제작했을 때의 그 발광 소자의 광 출력 및 전류가 균일하게 흐르는 평면 사이즈를 도시한 도면.
도 32는 본 발명의 실시예 7에 있어서의 GaN 기판 중의 코어가 에피택셜층에 계승된 상태를 도시한 도면.
도 33은 구멍형 오목부로 된 에피택셜층에 계승된 코어를 도시한 도면.
도 34는 본 발명의 실시예 8에 있어서, 20 mm ×20 mm의 GaN 기판의 c면으로부터의 오프 각도 분포를 도시한 도면.
도 35는 본 발명의 실시예 8에 있어서의, GaN 기판과 AlGaN 클래드층 사이에 버퍼층을 배치한 구조를 도시한 도면.
도 36은 본 발명의 실시예 8에 있어서, 광 출력 8 mW 이상을 얻을 수 있는 오프각 범위를 넓인 결과를 도시한 도면.
도 37은 본 발명의 실시예 9에 있어서의 발광 소자를 도시한 도면.
도 38은 본 발명의 실시예 10에 있어서의 발광 소자의 p 전극에 주목한 단면도.
도 39는 도 38의 발광 소자의 p 전극을 투시한 평면도.
도 40은 실시예 10의 본 발명례 S5에 있어서의 발광 및 반사를 도시한 도면.
도 41은 실시예 10의 비교예 T6에 있어서의 발광 및 반사를 도시한 도면.
도 42는 실시예 10의 비교예로서 예로 든 본 발명례 A에 있어서의 발광 및 반사를 도시한 도면.
도 43은 본 발명의 실시예 11에 있어서, 판형 결정 반사 영역이 격자형으로 나타나고 있는 GaN 기판의 주요면을 도시한 도면.
도 44는 도 43의 판형 결정 반사 영역을 도시하는 GaN 기판의 단면도.
도 45는 본 발명의 실시예 11의 본 발명례 S6을 도시하는 단면도.
도 46은 본 발명의 실시예 11에 포함되는, 도 43과는 별도의 병렬 배치의 판형 결정 영역을 도시하는 평면도.
도 47은 도 46의 단면도.
도 48은 본 발명의 실시예 12의 본 발명례 S7에 있어서의 발광 및 반사를 도시하는 단면도.
도 49는 본 발명의 실시예 12에 있어서의 다른 실시예인 본 발명례 S8에서의 발광 및 반사를 도시하는 단면도.
도 50은 비교예 T7에 있어서의 발광 및 반사를 도시하는 단면도.
도 51은 종래의 LED를 도시한 도면.

Claims (51)

  1. 비저항 0.5 Ω·cm 이하의 질화물 반도체 기판(1)과, 상기 질화물 반도체 기판(1)의 제1 주표면 측에, n형 질화물 반도체층(3)과, 상기 질화물 반도체 기판(1)에서 보아 상기 질화물 반도체층(3)보다 멀리에 위치하는 p형 질화물 반도체층(5)과, 상기 n형 질화물 반도체층(3)과 p형 질화물 반도체층(5) 사이에 위치하는 발광층(4)을 구비하며,
    상기 질화물 반도체 기판(1) 및 p형 질화물 반도체층(5)의 어느 한 쪽을 빛을 방출하는 톱 측에, 또 다른 쪽을 다운 측에 실장하고, 그 톱 측에 위치하는 전극이 하나로 구성되는 것을 특징으로 하는 발광 장치(30).
  2. 전위 밀도가 108/cm2 이하인 질화물 반도체 기판 GaN 기판(1)과, 상기 GaN 기판(1)의 제1 주표면 측에, n형 질화물 반도체층인 n형 AlxGa1-xN층((0≤x≤1)(3)과, 상기 GaN 기판(1)에서 보아 상기 n형 AlxGa1-xN층(3)보다 멀리에 위치하는 p형 AlxGa1-xN층(0≤x≤1)(5)과, 상기 n형 AlxGa1-xN층(3)과 p형 AlxGa1-xN층(5) 사이에 위치하는 발광층을 구비하며,
    상기 GaN 기판(1)의 상기 제1 주표면과 반대측의 주표면인 제2 주표면에 접하여 n 전극(11)을, 또 상기 p형 AlxGa1-xN층(5)에 접하여 p 전극(12)을 갖고,
    상기 n형 전극(11) 및 p형 전극(12)의 어느 한 쪽을 빛을 방출하는 톱 측에, 또 다른 쪽을 다운 측에 실장하고, 그 톱 측에 위치하는 전극이 하나로 구성되는 것을 특징으로 하는 발광 장치(30).
  3. 제2항에 있어서, 상기 GaN 기판(1)은 톱 측에 실장되고, 산소 도핑에 의해 n형화되어 있으며, 그 산소 농도가 산소 원자 1E17 개/cm3∼2E19 개/cm3의 범위에 있고, 상기 GaN 기판의 두께가 100 ㎛∼600 ㎛인 것을 특징으로 하는 발광 장치(30).
  4. 제2항에 있어서, 상기 GaN 기판(1)은 톱 측에 실장되고, 산소 도핑에 의해 n형화되어 있으며, 그 산소 농도가 산소 원자 2E18 개/cm3∼5E18 개/cm3의 범위에 있고, 상기 GaN 기판(1)의 두께가 100 ㎛∼300 ㎛의 범위에 있으며, 상기 제2 주표면의 빛을 방출하는 면의 직사각형 면의 양쪽 변이 0.5 mm 이하의 범위에 있는 것을 특징으로 하는 발광 장치(30).
  5. 제2항에 있어서, 상기 GaN 기판(1)은 톱 측에 실장되고, 산소 도핑에 의해 n형화되어 있으며, 그 산소 농도가 산소 원자 3E18 개/cm3∼5E18 개/cm3의 범위에 있고, 상기 GaN 기판(1)의 두께가 200 ㎛∼300 ㎛의 범위에 있으며, 상기 제2 주표면의 빛을 방출하는 직사각형 면의 양쪽 변이 2 mm 이하의 범위에 있는 것을 특징으로 하는 발광 장치(30).
  6. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기 GaN 기판(1)의 대부분의 영역의 결정성을 높이기 위해서, 그 형성시에 불가피하게 생성되는 전위를 이산적으로 끈형으로 집중화하여 기판 두께 방향을 따라서 분포시켜 생긴 전위 다발이, 상기 GaN 기판(1)의 제1 주표면에 평균 4E6 개/cm2 이하의 밀도로 분포하고 있는 것을 특징으로 하는 발광 장치(30).
  7. 제6항에 있어서, 상기 전위 다발이 상기 제1 주표면에 평균 4E2 개/cm2 이하의 밀도로 분포하고, 상기 제2 주표면의 빛을 방출하는 면의 짧은 변이 200 ㎛∼400 ㎛의 범위에 있는 것을 특징으로 하는 발광 장치(30).
  8. 제2항에 있어서, 상기 GaN 기판(1)과 상기 n형 AlxGa1-xN층(0≤x≤1)(3) 사이에 있어서, 상기 GaN 기판(1)에 접하여 n형 AlGaN 버퍼층(71)이, 또 그 n형 AlGaN 버퍼층(71)에 접하여 n형 GaN 버퍼층(2)이 위치하고, 그 n형 GaN 버퍼층(2)에 접하여 상기 n형 AlxGa1-xN층(0≤x≤1)(3)이 위치하고 있는 것을 특징으로 하는 발광 장치(30).
  9. 제8항에 있어서, 상기 GaN 기판(1)은 오프각이 0.10° 이하인 영역과 1.0° 이상인 영역을 갖는 것을 특징으로 하는 발광 장치(30).
  10. 제2항에 있어서, 상기 p형 AlxGa1-xN층(0≤x≤1)(5)에 접하여 다운 측에 위치하는 p형 GaN 버퍼층(6)과, 그 p형 GaN 버퍼층(6)에 접하여 위치하는 p형 InGaN 컨택트층을 구비하는 것을 특징으로 하는 발광 장치(30).
  11. 제10항에 있어서, 상기 p형 InGaN 컨택트층의 Mg 농도가, Mg 원자 1E18 개/cm3∼1E21 개/cm3의 범위에 있는 것을 특징으로 하는 발광 장치(30).
  12. 제10항 또는 제11항에 있어서, 상기 p형 InGaN 컨택트층에 접하여 Ag, Al, 또는 Rh 층으로 구성되는 p 전극층을 갖는 것을 특징으로 하는 발광 장치(30).
  13. 제2항에 있어서, 상기 GaN 기판(1)은 그 두께 방향과 그 GaN 기판면 내의 1방향을 따라서 연속하여 평면형으로 연장되는 판형 결정 반전 영역(51)을 갖고, 그 GaN 기판 내의 판형 결정 반전 영역(51)과, 상기 GaN 기판 상에 형성된 상기 n형 및 p형 질화물 반도체층(3, 5)에 전파한 판형 결정 반전 영역(51)이, 상기 p형 질화물 반도체층(5) 측에서부터 상기 n형 질화물 반도체층(3)을 거쳐 상기 GaN 기판(1) 내에 이르는 위치까지 제거되고, 그 제거된 후에 남은 p형 질화물 반도체층(5)에 접하여, 각 p형 질화물 반도체층(5)마다 p형 전극(12)이 설치되어 있는 것을 특징으로 하는 발광 장치(30).
  14. 제13항에 있어서, 상기 판형 결정 반전 영역(51)을 KOH 수용액으로 제거한 것을 특징으로 하는 발광 장치(30).
  15. 열전도율이 100 W/(m·K) 이상인 질화물 반도체 AlN 기판(1)과, 상기 AlN 기판(1)의 제1 주표면 측에, n형 질화물 반도체층인 n형 AlxGa1-xN층(0≤x≤1)(3)과, 상기 AlN 기판(1)에서 보아 상기 n형 AlxGa1-xN층(3)보다 멀리에 위치하는 p형 AlxGa1-xN층(0≤x≤1)(5)과, 상기 n형 AlxGa1-xN층(3)과 p형 AlxGa1-xN층(5) 사이에 위치하는 발광층(4)을 구비하며,
    상기 AlN 기판(1)의 상기 제1 주표면과 반대측의 주표면인 제2 주표면에 접하여 n 전극(11)을, 또 상기 p형 AlxGa1-xN층(5)에 접하여 p 전극(12)을 갖고,
    상기 n 전극(11) 및 p 전극(12)의 어느 한 쪽을 빛을 방출하는 톱 측에, 또 다른 쪽을 다운 측에 실장하고, 그 톱 측에 위치하는 전극이 하나로 구성되는 것을 특징으로 하는 발광 장치(30).
  16. 제1항, 제2항 및 제15항 중 어느 한 항에 있어서, 상기 p형 질화물 반도체층(5)에 접하여 그 p형 질화물 반도체층(5)의 표면에 걸쳐 이산적으로 배치되는 제1 p 전극(12a)과, 그 제1 p 전극(12a)의 간극을 충전하고 상기 p형 질화물 반도체층(5)과 상기 제1 p형 전극(12a)을 피복하는 Ag, Al 또는 Rh로 이루어지는 제2 p 전극(73)을 구비하는 것을 특징으로 하는 발광 장치(30).
  17. 제16항에 있어서, 상기 제1 p 전극(12a)의 상기 p형 질화물 반도체층(5)의 표면에 있어서의 피복률이, 10∼40%의 범위에 있는 것을 특징으로 하는 발광 장치(30).
  18. 비저항 0.5 Ω·cm 이하의 질화물 반도체 기판(1)과, 상기 질화물 반도체 기판(1)의 제1 주표면 측에, n형 질화물 반도체층(3)과, 상기 질화물 반도체 기판(1)에서 보아 상기 n형 질화물 반도체층(3)보다 멀리에 위치하는 p형 질화물 반도체층(5)과, 상기 n형 질화물 반도체층(3)과 p형 질화물 반도체층(5) 사이에 위치하는 발광층(4)을 구비하며,
    상기 질화물 반도체 기판(1)을 다운 측에 실장하고, 상기 p형 질화물 반도체층(5)을 빛을 방출하는 톱 측에 갖는 것을 특징으로 하는 발광 장치(30).
  19. 전위 밀도가 108/cm2 이하인 GaN 기판(1)과, 상기 GaN 기판(1)의 제1 주표면 측에, n형 질화물 반도체층(3)과, 상기 GaN 기판(1)에서 보아 상기 n형 질화물 반도체층(3)보다 멀리에 위치하는 p형 질화물 반도체층(5)과, 상기 n형 질화물 반도체층(3)과 p형 질화물 반도체층(5) 사이에 위치하는 발광층(4)을 구비하며,
    상기 GaN 기판(1)을 다운 측에 실장하고, 상기 p형 질화물 반도체층(5)을 빛을 방출하는 톱 측에 갖는 것을 특징으로 하는 발광 장치(30).
  20. 제19항에 있어서, 상기 GaN 기판(1)의 대부분의 영역의 결정성을 높이기 위해서, 그 형성시에 불가피하게 생성되는 전위를 이산적으로 끈형으로 집중화하여 기판 두께 방향을 따라서 분포시켜 생긴 전위 다발이, 상기 GaN 기판(1)의 제1 주표면에 평균 4E6 개/cm2 이하의 밀도로 분포하고 있는 것을 특징으로 하는 발광 장치(30).
  21. 제20항에 있어서, 상기 전위 다발이 상기 제1 주표면에 평균 4E2 개/cm2 이하의 밀도로 분포하고, 상기 제2 주표면의 빛을 방출하는 면의 짧은 변이 200 ㎛∼400 ㎛의 범위에 있는 것을 특징으로 하는 발광 장치(30).
  22. 제19항 내지 제21항 중 어느 한 항에 있어서, 상기 GaN 기판(1)과 상기 n형 AlxGa1-xN층(0≤x≤1)(3) 사이에 있어서, 상기 GaN 기판(1)에 접하여 n형 AlGaN 버퍼층(71)이, 또 그 n형 AlGaN 버퍼층(71)에 접하여 n형 GaN 버퍼층(2)이 위치하고, 그 n형 GaN 버퍼층(2)에 접하여 상기 n형 AlxGa1-xN층(0≤x≤1)(3)이 위치하고 있는 것을 특징으로 하는 발광 장치(30).
  23. 제22항에 있어서, 상기 GaN 기판(1)은 오프각이 0.10° 이하인 영역과 1.0° 이상인 영역을 갖는 것을 특징으로 하는 발광 장치(30).
  24. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 발광 장치(30)는 수지(33)에 의해 밀봉되고, 상기 발광 장치(30)의 어느 한 부분 및 상기 수지(33)의 어느 한 부분에 형광체를 포함하며, 상기 형광체는 상기 빛을 받아 형광을 발하여, 상기 수지(33)로부터 외부로 방출되는 빛이 백색광으로 되는 것을 특징으로 하는 발광 장치(30).
  25. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 톱 측에 위치하는 하나의 전극이, 상기 각 층을 평면적으로 보아 상기 발광 장치(30)의 중앙부에 위치하는 것을 특징으로 하는 발광 장치(30).
  26. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 발광 장치(30)가, 그 발광 장치(30)를 내장하여 형성한 사이드뷰형 LED 램프의 두께가 0.5 mm 이하가 되도록 구성되어 있는 것을 특징으로 하는 발광 장치(30).
  27. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 발광 장치(30)가, 그 발광 장치(30)를 내장하여 형성한 사이드뷰형 LED 램프의 두께가 0.4 mm 이하가 되도록 구성되어 있는 것을 특징으로 하는 발광 장치(30).
  28. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 발광 장치(30)의 정전 내압이 3000 V 이상인 것을 특징으로 하는 발광 장치(30).
  29. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 질화물 반도체 기판(1)과 상기 p형 질화물 반도체층(5) 측 사이에 가해지는 과도 전압 또는 정전 방전으로부터 상기 발광 장치(30)를 보호하기 위한 보호 회로를 특별히 구비하지 않는 것을 특징으로 하는 발광 장치(30).
  30. 제29항에 있어서, 상기 과도 전압 또는 정전 방전에 대처하기 위한, 제너 다이오드를 포함하는 전력 분로 회로를 구비하지 않는 것을 특징으로 하는 발광 장치(30).
  31. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 발광 장치(30)는 4 V 이하의 전압을 인가함으로써 발광하는 것을 특징으로 하는 발광 장치(30).
  32. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 질화물 반도체 기판(1)의 두께가 50 ㎛ 이상 500 ㎛ 이하인 것을 특징으로 하는 발광 장치(30).
  33. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 톱 측에 있어서의 전극은 점유율 50% 미만이며, 그 개구율 또는 투명 부분이 50% 이상인 것을 특징으로 하는 발광 장치(30).
  34. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 톱 측의 면의 적어도 한 변이 350 ㎛ 이하인 것을 특징으로 하는 발광 장치(30).
  35. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 톱 측의 면의 적어도 한 변이 250 ㎛ 이하인 것을 특징으로 하는 발광 장치(30).
  36. 제34항에 있어서, 상기 톱 측의 면의 가장자리를 제거하여, 서로 대향하는 변이 모두 400 ㎛ 이상의 길이를 갖는 것을 특징으로 하는 발광 장치(30).
  37. 제34항에 있어서, 상기 톱 측의 면의 가장자리를 제거하여, 서로 대향하는 변이 1.6 mm 이하의 길이를 갖는 것을 특징으로 하는 발광 장치(30).
  38. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 열 저항이 30℃/W 이하가 되도록 구성되어 있는 것을 특징으로 하는 발광 장치(30).
  39. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 연속 발광 상태에서 가장 온도가 상승하는 부분의 온도가 150℃ 이하인 것을 특징으로 하는 발광 장치(30).
  40. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, .상기 n형 질화물 반도체층(3)의 두께가 3 ㎛ 이하인 것을 특징으로 하는 발광 장치(30).
  41. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 p형 질화물 반도체층(5)이 다운 실장되어 있고, 광 방출면인 상기 질화물 반도체 기판의 제2 주표면에 있어서, 상기 전극이 피복되어 있지 않은 부분에 비경면 처리가 실시되어 있는 것을 특징으로 하는 발광 장치(30).
  42. 제41항에 있어서, 상기 비경면 처리가 실시된 표면이, 수산화칼륨(KOH) 수용액, 수산화나트륨(NaOH) 수용액, 암모니아(NH3) 수용액 또는 그 밖의 알칼리 수용액을 이용하여 비경면화된 표면인 것을 특징으로 하는 발광 장치(30).
  43. 제41항에 있어서, 상기 비경면 처리가 실시된 표면이, 황산(H2SO4) 수용액, 염산(HCl) 수용액, 인산(H2PO4) 수용액, 불산(HF) 수용액 및 그 밖의 산 수용액의 적어도 하나를 이용하여 비경면화된 표면인 것을 특징으로 하는 발광 장치(30).
  44. 제41항에 있어서, 상기 비경면 처리가 실시된 표면이, 반응성 이온 에칭(Reactive Ion Etching : RIE)을 이용하여 비경면화된 표면인 것을 특징으로 하는 발광 장치(30).
  45. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 실장 측에 배치되는 전극은 반사율 0.5 이상인 반사율 재질로 형성되어 있는 것을 특징으로 하는 발광 장치(30).
  46. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 질화물 반도체 기판(1)의 제2 주표면을 덮도록 형광체가 배치되어 있는 것을 특징으로 하는 발광 장치(30).
  47. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 질화물 반도체 기판(1)에서 떨어져 상기 질화물 반도체 기판의 제2 주표면에 대면하도록 형광판(46)이 배치되어 있는 것을 특징으로 하는 발광 장치(30).
  48. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 형광판(46)의 상기 질화물 반도체 기판(1)의 제2 주표면에 면하는 표면이 요철화 처리되어 있는 것을 특징으로 하는 발광 장치(30).
  49. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 질화물 반도체 기판(1)이 형광을 발하는 불순물 및 결함의 적어도 한 쪽을 포함하고 있는 것을 특징으로 하는 발광 장치(30).
  50. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 기재한 발광 장치(30)를 2개 이상 포함하며, 이들 발광 장치(30)가 직렬 접속 또는 병렬 접속된 것을 특징으로 하는 발광 장치(30).
  51. 제1항, 제2항, 제15항, 제18항 및 제19항 중 어느 한 항에 기재한 발광 장치(30)와, 이들 발광 장치(30)를 발광시키기 위한 전원 회로를 포함하며, 상기 전원 회로에 있어서, 상기 발광 장치(30)가 2개 이상 병렬로 접속된 2 이상의 병렬부가 직렬로 접속되어 있는 것을 특징으로 하는 발광 장치(30).
KR1020040101099A 2003-12-03 2004-12-03 발광 장치 KR100955634B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003404266 2003-12-03
JPJP-P-2003-00404266 2003-12-03
JPJP-P-2004-00279980 2004-09-27
JP2004279980A JP2005191530A (ja) 2003-12-03 2004-09-27 発光装置

Publications (2)

Publication Number Publication Date
KR20050053518A true KR20050053518A (ko) 2005-06-08
KR100955634B1 KR100955634B1 (ko) 2010-05-03

Family

ID=34467843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101099A KR100955634B1 (ko) 2003-12-03 2004-12-03 발광 장치

Country Status (8)

Country Link
US (1) US7190004B2 (ko)
EP (1) EP1538680A3 (ko)
JP (1) JP2005191530A (ko)
KR (1) KR100955634B1 (ko)
CN (1) CN1624944B (ko)
CA (1) CA2488596A1 (ko)
SG (1) SG112077A1 (ko)
TW (1) TWI351773B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114907A1 (en) * 2007-03-22 2008-09-25 Hansol Lcd Inc. Light emitting diode(led) having a dual structure and a driving unit thereof

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142734B2 (en) * 2003-02-26 2015-09-22 Cree, Inc. Composite white light source and method for fabricating
EP2264798B1 (en) 2003-04-30 2020-10-14 Cree, Inc. High powered light emitter packages with compact optics
US7005679B2 (en) 2003-05-01 2006-02-28 Cree, Inc. Multiple component solid state white light
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
KR101154494B1 (ko) 2003-12-09 2012-06-13 재팬 사이언스 앤드 테크놀로지 에이젼시 질소면의 표면상의 구조물 제조를 통한 고효율 3족 질화물계 발광다이오드
US8294166B2 (en) * 2006-12-11 2012-10-23 The Regents Of The University Of California Transparent light emitting diodes
JP4116985B2 (ja) * 2004-07-26 2008-07-09 松下電器産業株式会社 発光装置
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
JP2006202845A (ja) * 2005-01-18 2006-08-03 Sony Corp 半導体発光装置
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
KR100638819B1 (ko) * 2005-05-19 2006-10-27 삼성전기주식회사 광추출효율이 개선된 수직구조 질화물 반도체 발광소자
US8669572B2 (en) 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
JP4297084B2 (ja) 2005-06-13 2009-07-15 住友電気工業株式会社 発光装置の製造方法および発光装置
JP2007027431A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 発光装置
US8674375B2 (en) 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
US7675897B2 (en) * 2005-09-06 2010-03-09 Current Technologies, Llc Power line communications system with differentiated data services
WO2007029744A1 (ja) * 2005-09-06 2007-03-15 Japan Science And Technology Agency Iii ／ｖ族窒化物半導体、光触媒半導体素子、光触媒酸化還元反応装置および光電気化学反応実行方法
JP5025932B2 (ja) * 2005-09-26 2012-09-12 昭和電工株式会社 窒化物半導体発光素子の製造方法
KR100637476B1 (ko) * 2005-11-09 2006-10-23 알티전자 주식회사 측면발광 다이오드 및 그 제조방법
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7675145B2 (en) 2006-03-28 2010-03-09 Cree Hong Kong Limited Apparatus, system and method for use in mounting electronic elements
US20100095882A1 (en) * 2008-10-16 2010-04-22 Tadao Hashimoto Reactor design for growing group iii nitride crystals and method of growing group iii nitride crystals
US7755172B2 (en) * 2006-06-21 2010-07-13 The Regents Of The University Of California Opto-electronic and electronic devices using N-face or M-plane GaN substrate prepared with ammonothermal growth
US11210971B2 (en) 2009-07-06 2021-12-28 Cree Huizhou Solid State Lighting Company Limited Light emitting diode display with tilted peak emission pattern
CN101432895B (zh) * 2006-04-24 2012-09-05 克利公司 侧视表面安装式白光led
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US8487326B2 (en) * 2006-04-24 2013-07-16 Cree, Inc. LED device having a tilted peak emission and an LED display including such devices
US7635915B2 (en) 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
KR100735496B1 (ko) * 2006-05-10 2007-07-04 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR100820529B1 (ko) 2006-05-11 2008-04-08 엘지이노텍 주식회사 발광 장치 및 그 제조방법, 면 발광 장치
JP5250856B2 (ja) * 2006-06-13 2013-07-31 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
KR100816841B1 (ko) * 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US8367945B2 (en) 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
KR100769727B1 (ko) * 2006-08-17 2007-10-23 삼성전기주식회사 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
US7800122B2 (en) 2006-09-07 2010-09-21 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Light emitting diode device, and manufacture and use thereof
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US20100224890A1 (en) * 2006-09-18 2010-09-09 Cree, Inc. Light emitting diode chip with electrical insulation element
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
KR100809226B1 (ko) * 2006-09-29 2008-02-29 삼성전기주식회사 질화물 반도체 발광 소자 및 제조방법
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
WO2008060615A1 (en) * 2006-11-15 2008-05-22 The Regents Of The University Of California Transparent mirrorless light emitting diode
JP2010510659A (ja) 2006-11-15 2010-04-02 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア テクスチャ化された蛍光体変換層を有する発光ダイオード
US9318327B2 (en) 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
WO2008073435A1 (en) * 2006-12-11 2008-06-19 The Regents Of The University Of California Lead frame for transparent and mirrorless light emitting diode
USD595673S1 (en) 2007-01-19 2009-07-07 Cree, Inc. Light emitting diode
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
US20080197369A1 (en) * 2007-02-20 2008-08-21 Cree, Inc. Double flip semiconductor device and method for fabrication
KR101455431B1 (ko) 2007-03-26 2014-10-27 니치아 카가쿠 고교 가부시키가이샤 발광 장치
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US20080258130A1 (en) * 2007-04-23 2008-10-23 Bergmann Michael J Beveled LED Chip with Transparent Substrate
KR101352921B1 (ko) 2007-05-25 2014-01-24 삼성디스플레이 주식회사 광원모듈, 이를 갖는 백라이트 어셈블리 및 이를 갖는표시장치
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR100872717B1 (ko) 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP2010534943A (ja) * 2007-07-26 2010-11-11 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｐ型表面を有する発光ダイオード
JP2009081428A (ja) * 2007-09-03 2009-04-16 Rohm Co Ltd 半導体発光素子およびその製造方法
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US20090141502A1 (en) * 2007-11-30 2009-06-04 The Regents Of The University Of California Light output enhanced gallium nitride based thin light emitting diode
TWM337834U (en) * 2007-12-10 2008-08-01 Everlight Electronics Co Ltd Package structure for light emitting diode
US9431589B2 (en) * 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
USD634863S1 (en) 2008-01-10 2011-03-22 Cree Hong Kong Limited Light source of light emitting diode
EP2245218B1 (en) * 2008-02-25 2019-06-19 SixPoint Materials, Inc. Method for producing group iii nitride wafers and group iii nitride wafers
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
WO2009149300A1 (en) * 2008-06-04 2009-12-10 Sixpoint Materials High-pressure vessel for growing group iii nitride crystals and method of growing group iii nitride crystals using high-pressure vessel and group iii nitride crystal
JP5431359B2 (ja) 2008-06-04 2014-03-05 シックスポイント マテリアルズ， インコーポレイテッド 最初のｉｉｉ族−窒化物種晶からの熱アンモニア成長による改善された結晶性のｉｉｉ族−窒化物結晶を生成するための方法
WO2009151642A1 (en) 2008-06-12 2009-12-17 Sixpoint Materials, Inc. Method for testing group-iii nitride wafers and group iii-nitride wafers with test data
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
KR100986202B1 (ko) * 2008-07-01 2010-10-07 알티전자 주식회사 사이드 뷰 발광 다이오드 패키지
JP2010037185A (ja) * 2008-07-07 2010-02-18 Sumitomo Electric Ind Ltd ＧａＮ結晶基板およびその製造方法、半導体エピタキシャル層付ＧａＮ結晶基板、ならびに半導体デバイスおよびその製造方法
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9100797B2 (en) * 2008-07-28 2015-08-04 GM Global Technology Operations LLC Wireless locating system
EP2159475A1 (en) * 2008-08-28 2010-03-03 T.Y.C. Brother Industrial Co., Ltd. Illuminating device
USD608307S1 (en) 2008-08-28 2010-01-19 Cree, Inc. Light emitting diode
KR101216541B1 (ko) 2008-09-19 2012-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 에피텍셜층 과성장에 의한 장치의 형성
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US8852341B2 (en) * 2008-11-24 2014-10-07 Sixpoint Materials, Inc. Methods for producing GaN nutrient for ammonothermal growth
KR101007113B1 (ko) * 2008-11-25 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2010141058A (ja) * 2008-12-10 2010-06-24 Toyoda Gosei Co Ltd 発光装置
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
TWI406433B (zh) * 2009-03-17 2013-08-21 Tekcore Co Ltd Vertical gallium nitride based light emitting diode and manufacturing method thereof
JP5017303B2 (ja) * 2009-03-25 2012-09-05 株式会社東芝 半導体装置
EP2415083B1 (en) 2009-04-02 2017-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
WO2010129718A2 (en) 2009-05-05 2010-11-11 Sixpoint Materials, Inc. Growth reactor for gallium-nitride crystals using ammonia and hydrogen chloride
JP2010267694A (ja) * 2009-05-13 2010-11-25 Sony Corp 半導体発光素子およびその製造方法ならびに半導体素子およびその製造方法
JP4686625B2 (ja) 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
JPWO2011016201A1 (ja) * 2009-08-06 2013-01-10 パナソニック株式会社 発光素子および発光装置
JP5413137B2 (ja) * 2009-11-09 2014-02-12 日亜化学工業株式会社 発光装置および発光装置の製造方法
JP2011103400A (ja) * 2009-11-11 2011-05-26 Sumitomo Electric Ind Ltd 化合物半導体素子
JP5174067B2 (ja) * 2010-03-11 2013-04-03 株式会社東芝 半導体発光素子
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
US8492773B2 (en) * 2010-04-23 2013-07-23 Intersil Americas Inc. Power devices with integrated protection devices: structures and methods
WO2011152255A1 (ja) * 2010-06-02 2011-12-08 株式会社村田製作所 Ｅｓｄ保護デバイス
KR101182920B1 (ko) * 2010-07-05 2012-09-13 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP5136615B2 (ja) * 2010-09-08 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体発光素子を製造する方法
JP5842324B2 (ja) * 2010-11-05 2016-01-13 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子を作製する方法、及びエピタキシャル基板
JP5702165B2 (ja) * 2011-01-26 2015-04-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 表面粗化による高効率窒化ガリウムベースの発光ダイオード
CN103081132B (zh) * 2011-04-07 2017-09-29 惠州科锐半导体照明有限公司 具有倾斜峰值发射的led器件及包含此类器件的led显示器
CN102231378B (zh) * 2011-05-25 2013-05-29 映瑞光电科技(上海)有限公司 一种led封装结构及其制备方法
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
US10276749B2 (en) 2013-01-09 2019-04-30 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US9768357B2 (en) 2013-01-09 2017-09-19 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US9287449B2 (en) 2013-01-09 2016-03-15 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
CN104241262B (zh) 2013-06-14 2020-11-06 惠州科锐半导体照明有限公司 发光装置以及显示装置
CN103647010B (zh) * 2013-12-11 2016-08-31 湘能华磊光电股份有限公司 一种大功率led芯片的制作方法
JPWO2015146069A1 (ja) * 2014-03-28 2017-04-13 パナソニックＩｐマネジメント株式会社 発光ダイオード素子
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
US9882096B2 (en) * 2015-03-18 2018-01-30 Genesis Photonics Inc. Light emitting diode structure and method for manufacturing the same
CN106549092A (zh) 2015-09-18 2017-03-29 新世纪光电股份有限公司 发光装置及其制造方法
KR102415075B1 (ko) * 2015-09-30 2022-06-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
JP6447580B2 (ja) 2016-06-15 2019-01-09 日亜化学工業株式会社 発光装置
CN107968142A (zh) 2016-10-19 2018-04-27 新世纪光电股份有限公司 发光装置及其制造方法
JP6402809B2 (ja) * 2017-07-05 2018-10-10 日亜化学工業株式会社 発光装置
TW201919261A (zh) 2017-11-05 2019-05-16 新世紀光電股份有限公司 發光裝置
WO2020251078A1 (ko) * 2019-06-12 2020-12-17 서울바이오시스 주식회사 발광 적층체 및 이를 포함한 표시 장치
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device
CN112670382B (zh) * 2020-12-23 2023-03-24 天津三安光电有限公司 一种led芯片及led芯片的制备方法

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455390A (en) 1977-10-12 1979-05-02 Nec Corp Light emitting element
JPH05251739A (ja) 1992-03-06 1993-09-28 Toshiba Corp 半導体発光デバイス
JP2836687B2 (ja) 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
TW290743B (ko) * 1995-03-27 1996-11-11 Sumitomo Electric Industries
US6783867B2 (en) * 1996-02-05 2004-08-31 Sumitomo Electric Industries, Ltd. Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
JP3087829B2 (ja) 1996-10-14 2000-09-11 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP3772801B2 (ja) 1996-11-05 2006-05-10 日亜化学工業株式会社 発光ダイオード
JP3409666B2 (ja) 1996-12-02 2003-05-26 日亜化学工業株式会社 面状発光装置及びそれを用いたディスプレイ装置
JP3787220B2 (ja) 1997-07-30 2006-06-21 ローム株式会社 チップ型発光素子
JP3551751B2 (ja) 1997-05-16 2004-08-11 日亜化学工業株式会社 窒化物半導体の成長方法
JPH1097200A (ja) 1997-05-20 1998-04-14 Nichia Chem Ind Ltd 光 源
JP2868085B2 (ja) 1997-05-20 1999-03-10 日亜化学工業株式会社 面状光源
JP3898798B2 (ja) 1997-05-27 2007-03-28 シャープ株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JP3457516B2 (ja) 1997-08-27 2003-10-20 株式会社東芝 窒化ガリウム系化合物半導体素子
CN100344004C (zh) * 1997-10-30 2007-10-17 住友电气工业株式会社 GaN单晶衬底及其制造方法
JP3618989B2 (ja) 1997-12-24 2005-02-09 株式会社東芝 半導体レーザ装置
JPH11220176A (ja) 1998-02-03 1999-08-10 Matsushita Electron Corp 半導体発光装置
JP4169821B2 (ja) 1998-02-18 2008-10-22 シャープ株式会社 発光ダイオード
JP3707279B2 (ja) 1998-03-02 2005-10-19 松下電器産業株式会社 半導体発光装置
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
JPH11340576A (ja) * 1998-05-28 1999-12-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体デバイス
JP3788104B2 (ja) 1998-05-28 2006-06-21 住友電気工業株式会社 窒化ガリウム単結晶基板及びその製造方法
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
TW406442B (en) * 1998-07-09 2000-09-21 Sumitomo Electric Industries White colored LED and intermediate colored LED
JP3397141B2 (ja) 1998-07-28 2003-04-14 住友電気工業株式会社 白色ｌｅｄ
TW413956B (en) * 1998-07-28 2000-12-01 Sumitomo Electric Industries Fluorescent substrate LED
JP2000077713A (ja) 1998-08-27 2000-03-14 Sanyo Electric Co Ltd 半導体発光素子
JP2000223751A (ja) 1998-11-25 2000-08-11 Nichia Chem Ind Ltd Ｌｅｄランプ及びそれを用いた表示装置
JP3668031B2 (ja) 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
JP4296644B2 (ja) 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
US6614821B1 (en) * 1999-08-04 2003-09-02 Ricoh Company, Ltd. Laser diode and semiconductor light-emitting device producing visible-wavelength radiation
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US6885035B2 (en) 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2001326425A (ja) 2000-05-12 2001-11-22 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子
US6737062B2 (en) * 2000-05-31 2004-05-18 Genzyme Corporation Immunogenic compositions
JP2002016311A (ja) 2000-06-27 2002-01-18 Sharp Corp 窒化ガリウム系発光素子
JP3834188B2 (ja) 2000-07-10 2006-10-18 日亜化学工業株式会社 半導体発光装置
KR100591705B1 (ko) * 2000-09-21 2006-06-20 샤프 가부시키가이샤 질화물 반도체 발광소자 및 그것을 포함한 광학장치
EP1646089B1 (en) * 2000-10-20 2016-06-29 Sphelar Power Corporation Light-emitting or light-receiving semiconductor module and method for making the same
JP3639789B2 (ja) * 2001-01-31 2005-04-20 シャープ株式会社 窒化物系半導体発光素子
JP4430264B2 (ja) 2001-03-19 2010-03-10 日亜化学工業株式会社 表面実装型発光装置
JP2002319705A (ja) 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄ装置
JP4122739B2 (ja) 2001-07-26 2008-07-23 松下電工株式会社 発光素子及びその製造方法
CN1215574C (zh) * 2001-08-08 2005-08-17 洲磊科技股份有限公司 具有分散电流与提高发光面积利用率的发光二极管
JP4244542B2 (ja) 2001-08-28 2009-03-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2003086843A (ja) 2001-09-14 2003-03-20 Sharp Corp 半導体発光素子及び半導体発光装置
JP3801125B2 (ja) 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP3920613B2 (ja) 2001-10-02 2007-05-30 三洋電機株式会社 光半導体装置
US6744072B2 (en) * 2001-10-02 2004-06-01 Xerox Corporation Substrates having increased thermal conductivity for semiconductor structures
JP4920152B2 (ja) 2001-10-12 2012-04-18 住友電気工業株式会社 構造基板の製造方法および半導体素子の製造方法
CN1300901C (zh) * 2001-10-26 2007-02-14 波兰商艾蒙诺公司 使用氮化物块状单晶层的发光元件结构
WO2003035945A2 (en) * 2001-10-26 2003-05-01 Ammono Sp. Zo.O. Substrate for epitaxy
JP2003218401A (ja) 2002-01-18 2003-07-31 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
US6984460B2 (en) * 2002-03-26 2006-01-10 Tdk Corporation Phosphor thin film, manufacturing method of the same, and electroluminescence panel
EP1394857A3 (en) * 2002-08-28 2004-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
US7009215B2 (en) * 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114907A1 (en) * 2007-03-22 2008-09-25 Hansol Lcd Inc. Light emitting diode(led) having a dual structure and a driving unit thereof

Also Published As

Publication number Publication date
TW200532949A (en) 2005-10-01
US20050121688A1 (en) 2005-06-09
CA2488596A1 (en) 2005-06-03
US7190004B2 (en) 2007-03-13
TWI351773B (en) 2011-11-01
EP1538680A3 (en) 2011-10-05
KR100955634B1 (ko) 2010-05-03
SG112077A1 (en) 2005-06-29
CN1624944B (zh) 2010-04-28
JP2005191530A (ja) 2005-07-14
CN1624944A (zh) 2005-06-08
EP1538680A2 (en) 2005-06-08

Similar Documents

Publication Publication Date Title
KR100955634B1 (ko) 발광 장치
KR100919657B1 (ko) 발광 장치
KR101202866B1 (ko) 발광 장치
US8035118B2 (en) Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
KR101163783B1 (ko) 헤드 램프
US7423284B2 (en) Light emitting device, method for making the same, and nitride semiconductor substrate
EP2830094A1 (en) Light emitting device
KR20180058564A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20170129555A (ko) 발광 소자 및 이를 구비한 조명 모듈
JP2005260276A (ja) 発光装置
JP6878406B2 (ja) 発光素子及びこれを含む発光素子パッケージ
JP2008227540A (ja) 発光装置
EP3537486A1 (en) Semiconductor device and semiconductor device package including same
KR102405589B1 (ko) 반도체소자
CN114864781A (zh) 半导体器件
KR20180051928A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180025733A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20170124281A (ko) 발광소자 패키지
KR20130065094A (ko) 발광 소자
KR20120087033A (ko) 발광 소자
KR20120099173A (ko) 발광소자 및 발광소자 제조방법
KR20200086590A (ko) 발광 소자 및 발광 소자 패키지
KR20180063716A (ko) 반도체 소자
KR20150035149A (ko) 질화물계 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J202 Request for trial for correction [limitation]
J301 Trial decision

Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 20111129

Effective date: 20130225

FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee