JPWO2011016201A1 - 発光素子および発光装置 - Google Patents

発光素子および発光装置 Download PDF

Info

Publication number
JPWO2011016201A1
JPWO2011016201A1 JP2011525753A JP2011525753A JPWO2011016201A1 JP WO2011016201 A1 JPWO2011016201 A1 JP WO2011016201A1 JP 2011525753 A JP2011525753 A JP 2011525753A JP 2011525753 A JP2011525753 A JP 2011525753A JP WO2011016201 A1 JPWO2011016201 A1 JP WO2011016201A1
Authority
JP
Japan
Prior art keywords
substrate
electrode
light
layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011525753A
Other languages
English (en)
Inventor
篤寛 堀
篤寛 堀
亀井 英徳
英徳 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2011016201A1 publication Critical patent/JPWO2011016201A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

光取り出し効率を高めることができる発光素子および発光装置を提供する。発光素子10は、光透過性を有する基板1と、n型層2a、活性層2bおよびp型層2cを積層した半導体層2と、半導体層2に積層され、前記活性層2bからの光を基板1方向へ反射する反射電極3と、反射電極3に積層されたp側パッド電極4と、半導体層2の側面を覆い光透過性を有する絶縁膜6と、絶縁膜6上に積層された光反射性を有する反射膜7と、基板1に設けられたn側電極5とを備えている。

Description

本発明は、基板に、n型層と、活性層と、p型層とによる半導体層が積層されたフリップチップ型の発光素子および発光装置に関するものである。
フリップチップ型の発光素子として、特許文献1に記載されたものが知られている。特許文献1に記載のフリップチップ型の発光素子は、透光性絶縁基板に形成された窒化物半導体の同一平面側に正と負の電極が設けられ、該電極表面の露出部を除いて窒化物半導体層表面を被覆した保護膜を有し、この保護膜は絶縁性被膜からなる第1層と、第1層上の金属層と、金属層上に絶縁性被膜からなる第2層の3層構造を備えたものである。
この特許文献1では、金属層が第1層を透過した光を反射することで、集光性を高め光取り出し効率を高めることができる構成の一例として、金属層を電極の一部として構成させているものが記載されている。このような構成とすることで、電極形成と同時に金属層を形成することできる。
特開平11−340514号公報
特許文献1に記載のフリップチップ型の発光素子では、活性層全体を金属層が囲っていることで光取り出し効率を高めているものの、更に光取り出し効率の高い発光素子が望まれている。
そこで本発明は、更に光取り出し効率を高めることができる発光素子および発光装置を提供することを目的とする。
本発明の発光素子は、光透過性を有する基板と、前記基板に、n型層、活性層およびp型層を積層した半導体層と、前記半導体層に積層され、前記活性層からの光を前記基板方向へ反射する反射電極と、前記反射電極に積層されたp側パッド電極と、前記半導体層の側面を覆う光透過性を有する絶縁膜と、前記絶縁膜上に積層された光反射性を有する反射膜とを備えたことを特徴とする。
本発明は、反射層により、活性層から半導体層の側面方向に向かう光と基板裏面で反射されて戻ってくる光とを、再度、基板方向へ反射させ、反射電極により活性層から基板方向とは反対となる方向へ向かう光を基板方向へ反射させることができるので、更に光取り出し効率を向上させることができる。
本発明の実施の形態1に係る発光素子を示す平面図 図1に示す発光素子のA−A線断面図 本発明の実施の形態2に係る発光素子を示す平面図 図3に示す発光素子のB−B線断面図 図3に示す発光素子の側面図 本発明の実施の形態2に係る発光素子の変形例1を示す平面図 本発明の実施の形態2に係る発光素子の変形例2を示す平面図 本発明の実施の形態3に係る発光素子の断面図 本発明の実施の形態4に係る発光素子の断面図 本発明の実施の形態5に係る発光装置を示す断面図 図10に示す発光装置の回路図 I−L特性を示すグラフ 配光特性を示すグラフ
好適な実施形態の第1は、光透過性を有する基板と、基板に、n型層、活性層およびp型層を積層した半導体層と、半導体層に積層され、活性層からの光を基板方向へ反射するAg層を含む反射電極と、反射電極に積層されたp側パッド電極と、半導体層の側面を覆う光透過性を有する絶縁膜と、絶縁膜上に積層された光反射性を有する反射膜とを備えたことを特徴とした発光素子である。
好適な実施形態の第1によれば、絶縁膜を介して、p側パッド電極の電極面を露出し、半導体層の側面を覆う反射膜が設けられていることにより、活性層から半導体層の側面方向に向かう光を基板方向へ反射させることができるだけでなく、反射電極が半導体層上に積層されていることにより、更にp側パッド電極方向への光を基板方向へ反射させることができる。従って、活性層から基板方向とは反対となる方向へ向かう光について、基板方向へ反射させることができるので、より光取り出し効率を向上させることができる。
好適な実施形態の第2は、好適な実施形態の第1において、p側パッド電極と反射膜とは、一体的に形成されていることを特徴とした発光素子である。
好適な実施形態の第2によれば、反射膜とp側パッド電極を一体的に形成することで、一度の工程で形成することができる。
好適な実施形態の第3は、好適な実施形態の第2において、反射膜は、反射性を有する難マイグレーション金属による反射内側膜と、Au層によるボンディング用外側膜とを備えていることを特徴とした発光素子である。
好適な実施形態の第3によれば、反射内側膜を、反射電極を形成する金属より難マイグレーション性の金属により形成することで、反射性を確保しつつ、マイグレーションの発生を防止することができ、ボンディング用外側膜をAu層により形成することで、p側パッド電極の電極面としての機能を持たせつつ、反射内側膜を腐食から保護する保護膜として機能させることができる。
好適な実施形態の第4は、好適な実施形態の第1から第3いずれかにおいて、基板には、半導体層の側面外側である周縁部の少なくとも一部に段部が形成され、絶縁膜および反射膜は、基板の厚み方向において段部からp側パッド電極に至るまで形成されていることを特徴とした発光素子である。
好適な実施形態の第4によれば、半導体層の側面外側である基板の周縁部の一部または全部に段部を形成することで、段部が形成されたところに設けられた反射膜は、活性層をより広い範囲で囲い込むことができるので、更に光取り出し効率を高めることができる。
好適な実施形態の第5は、好適な実施形態の第4において、基板に対してp側パッド電極と同一面側にn側電極が設けられ、基板は、導電性基板により形成され、n側電極は、導電性基板に形
成された段部に設けられていることを特徴とした発光素子である。
好適な実施形態の第5によれば、n側電極が基板に対してp側パッド電極と同一面側に設けられていることで、フリップチップ型の発光素子とすることができる。
好適な実施形態の第6は、好適な実施形態の第4において、基板に対してp側パッド電極と同一面側にn側電極が設けられ、基板は、n側電極の形成領域以外の周縁部領域に、段部が設けられていることを特徴とした発光素子である。
好適な実施形態の第6によれば、n側電極が基板に対してp側パッド電極と同一面側に設けられていることで、フリップチップ型の発光素子とすることができる。また、n側電極の電極面の位置(高さ)を従来の発光素子と同じ位置(高さ)としても、n側電極の形成領域以外の周縁部領域では、段部が形成されているので、絶縁膜および反射膜を広く形成することができる。従って、活性層を広い範囲で反射膜により囲い込むことができるので、n側電極のボンディング性を維持しつつ、更に光取り出し効率を高めることができる。
好適な実施形態の第7は、好適な実施形態の第1から3のいずれかにおいて、n型層の一部を露出させて形成されたn電極形成領域を段部としてn側電極が設けられ、絶縁膜および反射膜は、段部からp側パッド電極に至るまでの深さに形成されていることを特徴とした発光素子である。
好適な実施形態の第7によれば、n側電極をn型層のn電極形成領域に形成された段部に設けることで、n側電極の形成領域における反射膜を広く形成することができるので、活性層からの光を幅広い範囲で反射させることができる。
好適な実施形態の第8は、好適な実施形態の第5から7のいずれかにおいて、n側電極の形成領域における絶縁膜および反射膜の深さより、n側電極の形成領域以外の半導体層の側面外側である周縁部領域における絶縁膜および反射膜の深さの方が深く形成されていることを特徴とした発光素子である。
好適な実施形態の第8によれば、n側電極の形成領域における絶縁膜および反射膜の深さより、n側電極の形成領域以外の半導体層の側面外側である周縁部領域における絶縁膜および反射膜の深さの方が深く形成されているので、n側電極のボンディング性を維持しつつ、更に光取り出し効率を高めることができる。
好適な実施形態の第9は、好適な実施形態の第5から8のいずれかにおいて、基板は、矩形状に形成され、n側電極は、基板の対角の位置に2つ設けられていることを特徴とした発光素子である。
好適な実施形態の第9によれば、n側電極が矩形状に形成された基板の対角の位置に2つ設けられているので、活性層を流れる電流の拡散性を向上させることができる。
好適な実施形態の第10は、好適な実施形態の第5または8において、基板は、矩形状に形成され、n側電極は、基板の四隅の位置に4つ設けられていることを特徴とした発光素子である。
好適な実施形態の第10によれば、n側電極が矩形状に形成された基板の四隅の位置に4つ設けられているので、活性層を流れる電流の拡散性を更に向上させることができる。
好適な実施形態の第11は、好適な実施形態の第1から4のいずれかにおいて、基板に対してp側パッド電極と反対の面側にn側電極が設けられていることを特徴とした発光素子である。
好適な実施形態の第11によれば、n側電極をp側パッド電極と反対の基板面側に設けた発光素子とすることができる。
好適な実施形態の第12は、好適な実施形態の第1から11のいずれかにおいて、基板は、窒化ガリウム基板であることを特徴とした発光素子である。
好適な実施形態の第12によれば、基板を窒化ガリウム基板とすることで、反射層と反射電極からの光の強度が基板中心で高くなる特性となる発光素子が得られる。
好適な実施形態の第13は、好適な実施形態の第5から10のいずれかの発光素子と、発光素子を搭載面状に形成された電極にフリップチップ実装したサブマウント素子とを備えたことを特徴とした発光装置である。
好適な実施形態の第1は、サブマウント素子に好適な実施形態の第5から10のいずれかの発光素子をフリップチップ実装することで、光取り出し効率の高い発光装置を得ることができる。
(実施の形態1)
実施の形態1に係る発光素子を、図面に基づいて説明する。図1は、実施の形態1に係る発光素子を示す平面図である。図2は、図1に示す発光素子のA−A線断面図である。
図1および図2に示す発光素子10は、基板1と、半導体層2と、反射電極3と、p側パッド電極4と、n側電極5と、絶縁膜6と、反射膜7とを備えたフリップチップ型の発光素子である。
基板1は、光透過性と導電性とを有する半導体基板である。例えば、基板1としては、SiC基板、GaN基板などを用いることができる。基板1には、半導体層2の積層面に対して段差となる段部1aが形成されている。この段部1aは、半導体層2の側面外側である周縁部に沿って略矩形環状に形成されている。この段部1aは、n側電極5を形成する際に半導体層2と共に基板1の一部をエッチングすることで形成することができる。本実施の形態1では、段部1aを基板1に形成しているが、活性層2bより深い位置に形成すればよいので、段部1aをn型層2aに形成してもよい。
半導体層2は、基板1に積層されたバッファ層(図示せず)を介して積層されたn型層2aと、n型層2aに積層された活性層2bと、活性層2bに積層されたp型層2cとを備えている。バッファ層は省略することも可能である。
n型層2aは、少なくともGaとNを含んだ半導体層で形成されている。また、n型層2aへのn型ドーパントとしては、SiまたはGe等を好適に用いることができる。このn型層2aは膜厚2μmで形成されている。
活性層2bは、n型層2aの上に直接、あるいは少なくともGaとNを含む半導体層を介して積層されたものである。活性層2bは、少なくともGaとNとを含み、必要に応じて適量のInを含ませることで、所望の発光波長を得ることができる。また、活性層2bとしては本実施の形態では1層構造としているが、例えば、InGaN層とGaN層を交互に少なくとも一対積層した多量子井戸構造とすることも可能である。活性層2bを多量子井戸構造とすることで、更に輝度を向上させることができる。
p型層2cは、活性層2bの上に直接あるいは少なくともGaとNを含んだ半導体層を介して積層されたものである。p型層2cは、少なくともGaとNを含んだ半導体層で形成されている。また、p型層2cへのp型ドーパントとしては、Mg等が好適に用いられる。このp型層2cは膜厚0.1μmで形成されている。
反射電極3は、p型層2cの上に設けられた電極で、活性層2bから発せられてp型層2cを通過した光を基板1の方向へ反射する反射層として機能するものである。反射電極3は、Ag層またはRh層とすることができる。反射電極3をAg層とする場合には、膜厚さを10nm〜2000nmの範囲とすることができる。Ag層は、Agを含む複数層から構成してもよい。また、反射電極3をRh層とする場合には、膜厚さを10nm〜2000nmの範囲とすることができる。
p側パッド電極4は、反射電極3上に形成されたAl層またはRh層と、最表面層に位置するAu層とによるボンディング電極である。
n側電極5は、基板1の一角部であって、半導体層2の積層面より一段掘り下げた段部1aの一角部を形成領域として設けられている。n側電極5は、基板1上に形成されたコンタクト性が良好なTi層、またはAl層などと、最表面層に位置するAu層とによるボンディング電極である。
絶縁膜6は、光透過性と絶縁性を有する膜である。絶縁膜6は、SiOにより形成することができる。絶縁膜6は、基板1の段部1aからp側パッド電極4に至るまで形成されていることで、p側パッド電極4の電極面を露出させ、半導体層2の側面を覆っている。
反射膜7は、絶縁膜6上に積層された反射性を有する膜である。反射膜7が絶縁膜6上に積層されていることで、基板1の段部1aからp側パッド電極4に至るまで形成されていることとなり、半導体層2の側面を覆っている。反射膜7は、絶縁膜6側から反射内側膜および反射外側膜の順で積層された2つの膜を備え、反射内側膜としてAl層またはRh層とすることができ、反射外側膜としてAu層とすることができる。また、反射内側膜と反射外側膜との界面での混じり合いを抑止するために、反射内側膜と反射外側膜との間に、Ti層、Pt層、Mo層、Cr層のいずれか、またはこれらの組み合わせたものを成膜してもよい。
基板1に半導体層2と反射電極3とを積層して、絶縁膜6を形成した後に、リフトオフにより反射膜7を形成することで、絶縁膜6上に反射膜7が積層されると共に、反射電極3上に反射膜7と同材質の薄膜を形成することができる。この薄膜をp側パッド電極4とすることで、反射膜7とp側パッド電極4とを一体的に同時に形成することができる。絶縁膜6および反射膜7とp側パッド電極4とが一体的に形成されていることで、絶縁膜6および反射膜7は半導体層2および反射電極3を覆う略椀状に形成される。なお、反射膜7とp側パッド電極4とが一体的に形成されている、というのは別言すると、反射膜7とp側パッド電極4とが同じ材料で同時に形成されているということであり、反射膜7とp側パッド電極4とが一続きに境界がなく一体として形成されていることである。
このように本実施の形態1に係る発光素子10が構成されていることで、活性層2bから半導体層2の側面方向に向かう光と、基板1裏面で反射されて戻ってくる光とを、反射膜7のAl層またはRh層により、再度、基板1方向へ反射させることができるだけでなく、反射率の高いAg層を含む反射電極3が半導体層2上に積層されていることにより、更にp側パッド電極4方向への光を基板1方向へ反射させることができる。従って、活性層2bから基板1方向とは反対となる方向へ向かう光について、反射膜7および反射電極3により基板1方向へ反射させることができるので、より光取り出し効率を向上させることができる。また、反射電極3がAg層を含む電極であっても、反射電極3上にp側パッド電極4が積層され、側面は絶縁膜6が設けられているので、マイグレーションの発生を抑止することができる。
本実施の形態1に係る発光素子10は、基板1に段部1aが形成されているが、基板1の段部1aは省略することも可能である。その場合には、n側電極5はn型層2aの一部を露出して形成されたn側電極5の形成領域の段部に設けることができる。しかし、基板1に段部1aが設けられていることで、反射膜7を段部1aからp側パッド電極4に至るまで形成することができ、半導体層2の側面全体を囲うことができるので、段部1aに設けられた反射膜7により、半導体層2の側面方向より更に基板1寄りに広がる光を反射させることができる。基板1を窒化ガリウム基板としているので、容易に段部1aを形成することができる。
また、反射膜7のAl層またはRh層は難マイグレーション金属なので、反射性を確保しつつ、p側パッド電極4とn側電極5とがマイグレーションにより短絡することを防止することができる。
更に、反射膜7は、反射内側膜であるAl層またはRh層を、反射外側膜であるAu層が覆った構成としているので、p側パッド電極4の電極面としての機能を持たせつつ、Au層をAl層またはRh層を腐食から保護する保護膜として機能させることができる。
また、基板1は、例えばサファイア基板のような絶縁性基板とすることも可能である。その場合には、n側電極5はサファイア基板に設けるのではなく、エッチングで露出させたn型層2a上に設けるようにする。
(実施の形態2)
実施の形態2に係る発光素子を、図面に基づいて説明する。図3は、実施の形態2に係る発光素子を示す平面図である。図4は、図3に示す発光素子のB−B線断面図である。図5は、図3に示す発光素子の側面図である。なお、図3から図5においては、実施の形態1に係る発光素子と同じ構成のものは同符号を付して説明を省略する。
図3および図4に示す発光素子20においては、半導体層2および反射電極3を覆う略椀状に形成される絶縁膜6および反射膜7は、基板21の厚み方向の長さがn側電極5の形成領域Snにおける当該長さより、n側電極5の形成領域Sn以外の基板21の周縁部領域Sx(図3においては斜線領域で示す。)における当該長さの方が、大きく形成されていることを特徴としたものである。
発光素子20のn側電極5は、半導体層2および反射電極3を基板21に積層した後、n型層2aの一部とp型層2cと活性層2bとをドライエッチングすることで露出させたn型層2a面を略正方形状のn側電極5の形成領域Snとして、この形成領域Snに設けられている。
周縁部領域Sxは、半導体層2の側面外側である周縁部の領域であって、かつn側電極5の形成領域Sn以外の領域である。この周縁部領域Sxは、n側電極5の形成領域Snを含む周縁部全体をドライエッチングした後に、基板21が露出するまで更にn側電極5の形成領域Snを除く周縁部領域をドライエッチングして深堀することで形成されている。
このように基板21が形成されることで、活性層2bからn側電極5の形成領域Snまでの深さD11より、活性層2bからn側電極5の形成領域Sn以外の周縁部領域Sxまでの深さD12の方が深くなる。ここで深さというのは基板21の厚み方向の長さ、あるいは距離のことである。
従って、図5に示すように、絶縁膜6および反射膜7は、n側電極5の形成領域Snにおける深さD21より、n側電極5の形成領域Sn以外の周縁部領域Sxにおける深さD22の方が大きくなる。そうすることで、n側電極5の電極面の位置を従来の発光素子と同じ位置とすることができると共に、半導体層2や反射電極3の層厚はそのままに、絶縁膜6および反射膜7が半導体層2の側面を覆う面積を広く形成することができる。
つまり、n側電極5の電極面の位置を従来の発光素子と同じ位置とすることができることにより、フリップチップ実装する際の実装面との距離を従来の発光素子と同等もしくは同じとすることができるので、バンプを介在して実装するときのボンディング性は変わらない。また、周縁部領域Sxにおける絶縁膜6および反射膜7を広く形成することができるので、活性層2bからの光を幅広い範囲で反射することができる。
従って、発光素子20は、n側電極5のボンディング性を維持しつつ、更に光取り出し効率を高めることができる。
本実施の形態2に係る発光素子20では、n側電極5の形成領域Snをn型層2a上の段部2d上とし、n側電極5の形成領域Sn以外の領域Sxを基板21の段部1a上としているが、領域Sxにおける反射膜7の深さが、n側電極5の形成領域Snにおける反射膜7に対して充分確保できるのであれば、基板21の段部1aを省略して領域Sxをn型層2a上としてもよい。
(実施の形態2の変形例1)
実施の形態2に係る発光素子の変形例1について、図面に基づいて説明する。図6は、実施の形態2に係る発光素子の変形例1を示す平面図である。
図6に示す本実施の形態2に係る発光素子の変形例1は、n側電極5の形成領域Snを矩形状に形成された基板21の対角の位置に2つ設け、その形成領域Snにn側電極5を設けて発光素子30としたものである。
このようにn側電極5を基板21に配置することで、n型層2aからの電流が2つのn側電極5に広がりながら流れ込むので、光取り出し効率の向上を図りながら、活性層2bを流れる電流の拡散性を、向上させることができる。
(実施の形態2の変形例2)
実施の形態2に係る発光素子の変形例2について、図面に基づいて説明する。図7は、実施の形態2に係る発光素子の変形例2を示す平面図である。
図7に示す本実施の形態2に係る発光素子の変形例2は、n側電極5の形成領域Snを矩形状に形成された基板21の四隅の位置に4つ設け、n側電極5を形成領域Snに設けて発光素子40としたものである。
このようにn側電極5を配置することで、n型層2aからの電流が4つのn側電極5に広がりながら流れ込むので、光取り出し効率の向上を図りながら、活性層2bを流れる電流の拡散性を、更に向上させることができる。
(実施の形態3)
実施の形態3に係る発光素子を、図面に基づいて説明する。図8は、実施の形態3に係る発光素子の断面図である。なお、図8においては、実施の形態1,2に係る発光素子と同じ構成のものは同符号を付して説明を省略する。
図8に示す本実施の形態3に係る発光素子50においては、半導体層2の周縁部分において当該半導体層2の一部を厚み方向に取り除くことにより段差部2dを設けている。半導体層2の周縁部の一角部に設けられたn側電極5の形成領域Snと、n側電極5の形成領域Sn以外の周縁部の領域Sxとは段部2dに設けられている。また、n側電極5と絶縁膜6および反射膜7とが段部2dに設けられていることを特徴としたものである。
この段部2dは、半導体層2を基板51に積層した後、n型層2aの一部とp型層2cと活性層2bとの周縁部をドライエッチングすることで露出させた矩形の環状切欠部である。
発光素子50のn側電極5は、この段部2dが形成されることで露出したn型層2a面の一角部を、略正方形状のn側電極5の形成領域Snとして、この形成領域Snに設けられている。
絶縁膜6および反射膜7は、エッチングにより露出した半導体層2の側面全体を囲うように、段部2dからp側パッド電極4に至るまでの深さに形成されている。
このような発光素子50としても、活性層2bから半導体層2の側面方向に向かう光と、基板1裏面で反射されて戻ってくる光とを、反射電極3および反射膜7により、再度、基板1方向へ反射させることができる。従って、発光素子50は光取り出し効率を向上させることができる。
(実施の形態4)
実施の形態4に係る発光素子を、図面に基づいて説明する。図9は、実施の形態4に係る発光素子60の断面図である。なお、図9においては、実施の形態1〜3と同じ構成のものは同符号を付して説明を省略する。
図9に示す本実施の形態4に係る発光素子60は、基板1において、p側パッド電極4と反対の面(主発光面)側に、ワイヤボンディングされるn側ボンディング電極65が設けられていることを特徴としたものである。発光素子60は、n側ボンディング電極65がp側パッド電極4と基板1の反対側面に設けられている以外は実施の形態1の発光素子10と同じである。
このようにn側ボンディング電極65が基板1の天面に設けられた発光素子60であっても、反射電極3および反射膜7が設けられていることにより、活性層2bから基板1方向とは反対方向へ出射された光を、基板1方向へ反射させることができる。また、活性層2bからn側ボンディング電極65の基板1への設置面に照射され反射した光も、反射電極3および反射膜7により再度、基板1方向へ反射させることができる。従って、発光素子60は光取り出し効率を向上させることができる。
(実施の形態5)
実施の形態5に係る発光装置を、図面に基づいて説明する。図10は、実施の形態5に係る発光装置70を示す断面図である。図11は、図10に示す発光装置70の回路図である。
本実施の形態5に係る発光装置70は、ツェナーダイオードとして機能するサブマウント素子80の搭載面側に設けられた搭載面電極81a,81bに、実施の形態1に係る発光素子10を、バンプBを介してフリップチップ実装した複合素子である。
サブマウント素子80は、過度な電圧が発光素子10に印加しないよう、n型のシリコン基板82の一部にp型の半導体領域83を設けることで、ツェナーダイオードとして機能する。このサブマウント素子80へは、底面側に設けられた底面電極84aとワイヤ84bにより電源が供給される。このサブマウント素子80に発光素子10を搭載した状態の回路図を図11に示す。本実施の形態5では、サブマウント素子80をツェナーダイオードZとしたが、ダイオード、コンデンサ、抵抗、またはバリスタや、窒化アルミにより形成された絶縁基板に配線パターンが形成されたプリント配線基板とすることも可能である。
このように発光素子10をサブマウント素子80にフリップチップ実装することで、光取り出し効率の高い発光装置70を得ることができる。
実施例として、図1および図2に示す窒化ガリウム系化合物半導体発光素子を作製した。本実施例においては、窒化ガリウム系化合物半導体の成長方法として有機金属気相成長法を用いているが、成長方法はこれに限定されるものではなく、分子線エピタキシー法や有機金属分子線エピタキシー法等を用いることも可能である。
先ず、表面を鏡面に仕上げられたGaNの基板1を反応管内の基板ホルダーに載置した後、基板1の温度を1050℃に保ち、窒素と水素とアンモニアを流しながら基板1を5分間加熱することにより、基板1の表面に付着している有機物等の汚れや水分を取り除いた。
次に、キャリアガスとして窒素と水素を流しながら、アンモニア、TMGそしてSiH4を供給して、SiをドープしたGaNからなるn型層2aを2μmの厚さで成長させた。
n型層2aを成長させた後、TMGとSiHの供給を止め、基板温度を750℃にまで降下させ、750℃において、キャリアガスとして窒素を流しながら、アンモニア、TMG、トリメチルインジウム(以下、「TMI」と略称する。)を供給して、アンドープのInGaNからなる単一量子井戸構造の活性層2bを2nmの厚さで成長させた。
活性層2bを成長させた後、TMIの供給を止め、TMGを流しながら基板温度を1050℃に向けて昇温させながら、引き続きアンドープのGaN(図示せず)を4nmの厚さで成長させ、基板温度が1050℃に達したら、キャリアガスとして窒素と水素を流しながら、アンモニア、TMG、トリメチルアルミニウム(以下、「TMA」、と略称する。)シクロペンタジエニルマグネシウム(以下、「Cp2Mg」と略称する。)を供給して、MgをドープさせたAlGaNからなるp型層2cを0.05μmの厚さで成長させた。
p型層2cを成長させた後、TMGとTMAとCp2Mgの供給を止め、窒素ガスとアンモニアを流しながら、基板1の温度を室温程度にまで冷却させて、基板1の上に窒化ガリウム系化合物半導体が積層されたウェハを反応管から取り出した。
このようにして形成した窒化ガリウム系化合物半導体からなる積層構造に対して、別途アニールを施すことなく、その表面上にCVD法によりSiO2膜を堆積させた後、フォトリソグラフィとウェットエッチングにより略方形状にパターンニングしてエッチング用のSiO2マスクを形成した。そして、反応性イオンエッチング法により、p型層2cと活性層2bとn型層2aを約3μmの深さで積層方向と逆の方向に向かって除去することで、基板1の表面を露出させた。
そして、エッチング用のSiO2マスクをウェットエッチングにより除去した後、再度SiO2を積層し積層構造の表面上にフォトレジストを塗布し、フォトリソグラフィによりp型層2cの表面上のフォトレジストとSiO2膜を取り除くことで、p型コンタクト層上のSiO2膜の表面の80%以上を露出させ、露出したSiO2膜をウェットエッチングし、P層を露出させた。
そして、積層構造を真空蒸着装置のチャンバー内に装着し、チャンバー内を2×10-6Torr以下にまで真空排気した後、電子ビーム蒸着法により露出されたp型層2cの表面上およびフォトレジスト上に、0.3nmの厚さのNi層を蒸着した。
続いて、100nmの厚さのAg層を反射層3として蒸着し、更に30nmの厚さのCr層を順次蒸着した。
次に、積層構造をチャンバーから取り出し、フォトレジスト上のPt層とAg層とCr層をフォトレジストと共に除去することによって、p型層2cの表面上にPt層とAg層とCr層とが順次積層された反射電極3を形成した。このようにしてAg層の剥がれが発生することなく、反射層3を積層することができた。
再び積層構造の表面上にフォトレジストを塗布し、フォトリソグラフィにより露出させたSiO2と反射電極3上のフォトレジストのみを取り除くことで、SiO2と反射電極3を露出させた。
次に、積層構造を真空蒸着装置のチャンバー内に装着し、チャンバー内を2×10-6Torr以下にまで真空排気した後、電子ビーム蒸着法により、露出されたSiO2と反射電極3の表面上およびフォトレジスト上に、Al層(250nm)と、Ti層(100nm)と、更に1.3μmの厚さのAu層を蒸着した。
次に、積層構造をチャンバーから取り出し、フォトレジスト上のAl層、Ti層とAu層をフォトレジストと共に除去することによって、絶縁膜6として形成されたSiO2上と反射電極3上にAlとTiとAuが順次積層された反射層7を形成した。
再び、積層構造の表面上にフォトレジストを塗布し、フォトリソグラフィにより露出させたn型層2a上のフォトレジストとSiO2膜を取り除くことで、n型層2aを露出させた。
次に、積層構造を真空蒸着装置のチャンバー内に装着し、チャンバー内を2×10-6Torr以下にまで真空排気した後、電子ビーム蒸着法により、露出させたSiO2と反射電極3の表面上およびフォトレジスト上に、Al層(250nm)と、Ti層(100nm)と、更に1.3μmの厚さのAu層を蒸着した。
次に、積層構造をチャンバーから取り出し、フォトレジスト上のAl層、Ti層とAu層をフォトレジストと共に除去することによって、n型層2a上にAlとTiとAuとが順次積層されたn側電極5を形成した。
この後、基板1の裏面を研磨して100μm程度の厚さに調整し、スクライブによりチップ状に分離した。このようにして、図1および図2に示す窒化ガリウム系化合物半導体発光素子(発光素子10)を得た。
この発光素子10を、電極形成面側を下向きにして、正負一対の電極を有するSiダイオードの上にAuバンプにより接着させた。このとき、発光素子のp側パッド電極4およびn側電極5が、それぞれSiダイオードの負電極および正電極と接続されるようして発光素子10を搭載する。この後、発光素子を搭載させたSiダイオードを、Agペーストによりステム上に載置し、Siダイオードの正電極をステム上の電極にワイヤで結線し、その後樹脂モールドして発光ダイオードを作製した。この発光ダイオードのI−L特性を絶縁膜6および反射膜7を設けていない従来の発光素子(比較品)と比較したところ、図12に示すように約10%明るさが向上した。また、配光特性は図13に示すように比較品より発明品(発光素子10)の方が狭配光化していることがわかる。また、基板1を窒化ガリウム基板とすることで、基板1の中心部が高く周縁部に向かって光の強度が徐々に低くなる特性が得られた。
本発明は、更に光取り出し効率を高めることができるので、基板に、n型層と、活性層と、p型層とによる半導体層が積層されたフリップチップ型の発光素子および発光装置などに好適である。
1,21,51 基板
1a,2d 段部
2 半導体層
2a n型層
2b 活性層
2c p型層
3 反射電極
4 p側パッド電極
5 n側電極
6 絶縁膜
7 反射膜
10,20,30,40,50,60 発光素子
65 n側ボンディング電極
70 発光装置
80 サブマウント素子
81a,81b 搭載面電極
82 n型のシリコン基板
83 p型の半導体領域
84a 底面電極
84b ワイヤ
B バンプ
Sn n側電極の形成領域
Sx 周縁部領域
Z ツェナーダイオード

Claims (13)

  1. 光透過性を有する基板と、
    前記基板に、n型層、活性層およびp型層を積層した半導体層と、
    前記半導体層に積層され、前記活性層からの光を前記基板方向へ反射する反射電極と、
    前記反射電極に積層されたp側パッド電極と、
    前記半導体層の側面を覆う光透過性を有する絶縁膜と、
    前記絶縁膜上に積層された光反射性を有する反射膜とを備えたことを特徴とする発光素子。
  2. 前記p側パッド電極と前記反射膜とは、一体的に形成されている請求項1記載の発光素子。
  3. 前記反射膜は、前記反射電極を形成する金属より難マイグレーション性の金属による反射内側膜と、Au層によるボンディング用外側膜とを少なくとも備えている請求項2記載の発光素子。
  4. 前記基板には、前記半導体層の側面外側である周縁部の少なくとも一部に段部が形成され、
    前記絶縁膜および前記反射膜は、前記基板の厚み方向において前記段部から前記p側パッド電極に至るまで形成されている請求項1から3のいずれかの項に記載の発光素子。
  5. 前記基板に対して前記p側パッド電極と同一面側にn側電極が設けられ、
    前記基板は、導電性基板により形成され、
    前記n側電極は、前記導電性基板に形成された前記段部に設けられている請求項4記載の発光素子。
  6. 前記基板に対して前記p側パッド電極と同一面側にn側電極が設けられ、
    前記基板は、前記n側電極の形成領域以外の周縁部領域に、前記段部が設けられている請求項4記載の発光素子。
  7. 前記n型層の一部を露出させて形成されたn電極形成領域を段部としてn側電極が設けられ、
    前記絶縁膜および前記反射膜は、前記基板の厚み方向において前記段部から前記p側パッド電極に至るまで形成されている請求項1から3のいずれかの項に記載の発光素子。
  8. 前記基板の厚み方向における前記絶縁膜および反射膜の長さは、前記n側電極の形成領域より、前記半導体層の側面外側である周縁部領域であって且つ前記n側電極の形成領域以外の部分の方が大きく形成されている請求項5から7のいずれかの項に記載の発光素子。
  9. 前記基板は、矩形状に形成され、
    前記n側電極は、前記基板の対角の位置に2つ設けられている請求項5から8のいずれかの項に記載の発光素子。
  10. 前記基板は、矩形状に形成され、
    前記n側電極は、前記基板の四隅の位置に4つ設けられている請求項5から8のいずれかの項に記載の発光素子。
  11. 前記基板に対して前記p側パッド電極と反対の面側にn側電極が設けられている請求項1から4のいずれかの項に記載の発光素子。
  12. 前記基板は、窒化ガリウム基板である請求項1から11のいずれかの項に記載の発光素子。
  13. 請求項5から10のいずれか一つに記載の発光素子と、搭載面を有し当該搭載面に形成された電極に前記発光素子をフリップチップ実装したサブマウント素子とを備えた発光装置。
JP2011525753A 2009-08-06 2010-07-27 発光素子および発光装置 Pending JPWO2011016201A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009183011 2009-08-06
JP2009183011 2009-08-06
PCT/JP2010/004769 WO2011016201A1 (ja) 2009-08-06 2010-07-27 発光素子および発光装置

Publications (1)

Publication Number Publication Date
JPWO2011016201A1 true JPWO2011016201A1 (ja) 2013-01-10

Family

ID=43544112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011525753A Pending JPWO2011016201A1 (ja) 2009-08-06 2010-07-27 発光素子および発光装置

Country Status (3)

Country Link
US (1) US8507935B2 (ja)
JP (1) JPWO2011016201A1 (ja)
WO (1) WO2011016201A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5628064B2 (ja) * 2011-02-14 2014-11-19 スタンレー電気株式会社 光半導体素子
DE102011013821B4 (de) 2011-03-14 2024-05-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips
JP5985322B2 (ja) * 2012-03-23 2016-09-06 株式会社東芝 半導体発光装置及びその製造方法
EP2913856A4 (en) * 2012-10-25 2016-01-06 Panasonic Ip Man Co Ltd LIGHT EMITTING DEVICE, ITS MANUFACTURING METHOD, AND BODY HAVING A LIGHT EMITTING DEVICE MOUNTED THEREON
JP2014096539A (ja) * 2012-11-12 2014-05-22 Tokuyama Corp 紫外発光素子、および発光構造体
JP2014187323A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体発光装置
CN105122478B (zh) * 2013-04-23 2018-01-23 皇家飞利浦有限公司 用于发光器件的侧面互连
TWI584497B (zh) * 2013-07-17 2017-05-21 新世紀光電股份有限公司 發光二極體結構
TWI527263B (zh) * 2013-07-17 2016-03-21 新世紀光電股份有限公司 發光二極體結構
JP6045999B2 (ja) * 2013-07-31 2016-12-14 株式会社東芝 半導体発光装置及びその製造方法
US20150263256A1 (en) * 2014-03-14 2015-09-17 Epistar Corporation Light-emitting array
CN106299084B (zh) * 2016-08-30 2018-10-16 开发晶照明(厦门)有限公司 Led封装结构
KR102634586B1 (ko) * 2018-06-11 2024-02-07 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
DE102018122492A1 (de) * 2018-09-14 2020-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements
JP7348520B2 (ja) * 2018-12-25 2023-09-21 日亜化学工業株式会社 発光装置及び表示装置
JP7481624B2 (ja) 2020-06-30 2024-05-13 日亜化学工業株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340514A (ja) * 1998-05-22 1999-12-10 Nichia Chem Ind Ltd フリップチップ型光半導体素子
JP2002319705A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Led装置
JP2005051233A (ja) * 2003-07-15 2005-02-24 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
JP2005210053A (ja) * 2003-08-26 2005-08-04 Sumitomo Electric Ind Ltd 発光装置
JP2006261392A (ja) * 2005-03-17 2006-09-28 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光ダイオードおよび照明装置
JP2007180234A (ja) * 2005-12-27 2007-07-12 Matsushita Electric Ind Co Ltd 発光光源及び照明器具
JP2008205229A (ja) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 半導体発光素子、半導体発光装置および製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE551731T1 (de) 2001-04-23 2012-04-15 Panasonic Corp Lichtemittierende einrichtung mit einem leuchtdioden-chip
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340514A (ja) * 1998-05-22 1999-12-10 Nichia Chem Ind Ltd フリップチップ型光半導体素子
JP2002319705A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Led装置
JP2005051233A (ja) * 2003-07-15 2005-02-24 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
JP2005210053A (ja) * 2003-08-26 2005-08-04 Sumitomo Electric Ind Ltd 発光装置
JP2006261392A (ja) * 2005-03-17 2006-09-28 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光ダイオードおよび照明装置
JP2007180234A (ja) * 2005-12-27 2007-07-12 Matsushita Electric Ind Co Ltd 発光光源及び照明器具
JP2008205229A (ja) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 半導体発光素子、半導体発光装置および製造方法

Also Published As

Publication number Publication date
US20120126276A1 (en) 2012-05-24
US8507935B2 (en) 2013-08-13
WO2011016201A1 (ja) 2011-02-10

Similar Documents

Publication Publication Date Title
WO2011016201A1 (ja) 発光素子および発光装置
US9349712B2 (en) Doubled substrate multi-junction light emitting diode array structure
JP4907842B2 (ja) 平面全方位リフレクタを有する発光ダイオード
KR100986518B1 (ko) 반도체 발광소자
US8969897B2 (en) Light emitting device
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
JP5304662B2 (ja) 発光素子
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR101007139B1 (ko) 발광소자 및 그 제조방법
KR20120045542A (ko) 발광소자
JP2009076896A (ja) 半導体発光素子
KR101181000B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
JP2010278112A (ja) 半導体発光素子
US8482034B2 (en) Light emitting device
KR101203138B1 (ko) 발광소자와 그 제조방법
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
US9306120B2 (en) High efficiency light emitting diode
JP2010192709A (ja) 発光素子
JP4062360B2 (ja) 発光素子
KR101115538B1 (ko) 발광소자와 그 제조방법
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자
KR20180004457A (ko) 콘택층들을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR101337613B1 (ko) 발광소자와 그 제조방법
KR101681573B1 (ko) 발광소자의 제조방법
KR101391953B1 (ko) 플립칩형 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130717

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140604

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141111