KR101163783B1 - 헤드 램프 - Google Patents

헤드 램프 Download PDF

Info

Publication number
KR101163783B1
KR101163783B1 KR1020050118193A KR20050118193A KR101163783B1 KR 101163783 B1 KR101163783 B1 KR 101163783B1 KR 1020050118193 A KR1020050118193 A KR 1020050118193A KR 20050118193 A KR20050118193 A KR 20050118193A KR 101163783 B1 KR101163783 B1 KR 101163783B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
light emitting
light
electrode
Prior art date
Application number
KR1020050118193A
Other languages
English (en)
Other versions
KR20060064535A (ko
Inventor
유이치 나가이
다카오 나카무라
고지 가타야마
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20060064535A publication Critical patent/KR20060064535A/ko
Application granted granted Critical
Publication of KR101163783B1 publication Critical patent/KR101163783B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q9/00—Arrangement or adaptation of signal devices not provided for in one of main groups B60Q1/00 - B60Q7/00, e.g. haptic signalling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F21S41/143—Light emitting diodes [LED] the main emission direction of the LED being parallel to the optical axis of the illuminating device
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F21S41/151—Light emitting diodes [LED] arranged in one or more lines
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F21S41/155—Surface emitters, e.g. organic light emitting diodes [OLED]
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

본 발명은 차량용 헤드 램프로서, 하나 또는 복수 개의 발광 장치(LED)를 포함하는 광원과, 이 광원을 차량에 고정하기 위한 베이스 부재(프레임 및 후방부 케이스)를 구비하는 것을 목적으로 한다. LED는 GaN 기판(1)과, GaN 기판(1)의 제1 주표면 측에 n형 AlxGa1-xN층(3)과, GaN 기판(1)에서 보아 n형 AlxGa1-xN층(3)보다 먼 곳에 위치하는 p형 AlxGa1-xN층(5)과, n형 AlxGa1-xN층(3) 및 p형 AlxGa1-xN층(5) 사이에 위치하는 양자 우물(4)을 포함한다. 이 LED에서는 GaN 기판(1)의 비저항이 0.5 Ω?cm 이하이며, p형 AlxGa1 - xN층(5)의 측을 다운 실장(down-mount)하여 GaN 기판(1)의 제1 주표면과 반대측의 주표면인 제2 주표면(1a)으로부터 광을 방출한다.

Description

헤드 램프{HEAD LAMP}
도 1은 본 발명에 따른 차량용 헤드 램프를 구비하는 자동차를 도시한 모식도.
도 2는 도 1에 도시한 자동차에 탑재된 헤드 램프를 도시한 단면 모식도.
도 3은 본 발명의 실시예 1에 있어서의 본 발명례 A의 LED를 도시한 도면.
도 4는 도 3의 LED의 발광층을 포함하는 적층 구조를 도시한 도면.
도 5는 본 발명례 A의 적층 구조의 칩을 웨이퍼로부터 채취할 때의 웨이퍼의 상태를 도시한 도면.
도 6은 도 5에 있어서의 전극의 배치를 도시한 도면.
도 7은 비교예 B를 도시한 도면.
도 8은 비교예 B의 LED의 발광층을 포함하는 적층 구조를 도시한 도면.
도 9는 비교예 B의 적층 구조의 칩을 웨이퍼로부터 채취할 때의 웨이퍼의 상태를 도시한 도면.
도 10은 도 9에 있어서의 전극의 배치를 도시한 도면.
도 11은 본 발명례 A 및 비교예 B의 인가 전류와 광출력의 관계를 도시한 도면.
도 12는 본 발명례 A 및 비교예 B의 발광층에서의 전류 밀도와 광출력의 관 계를 도시한 도면.
도 13은 본 발명의 실시예 2에 있어서의 본 발명례 C의 LED를 도시한 도면.
도 14는 본 발명의 실시예 2에 있어서의 본 발명례 C1의 LED를 도시한 도면.
도 15는 도 14의 발명례 C1의 LED의 평면도.
도 16은 비교예 E의 LED를 도시한 도면.
도 17은 도 16에 도시한 비교예 E의 LED의 평면도.
도 18은 본 발명의 실시예 3에 있어서의 본 발명례 F의 LED를 도시한 도면.
도 19는 본 발명례 F의 적층 구조의 칩을 웨이퍼로부터 채취할 때의 전극의 배치를 도시한 도면.
도 20은 계산 시뮬레이션에 의한 LED 칩 내의 전류의 흐름을 모식적으로 도시한 도면.
도 21은 본 발명의 실시예 3에 있어서의 LED의 발광층에 있어서의 전류 밀도비를 도시한 도면.
도 22는 본 발명의 실시예 3에 있어서의 LED(형광재 없음)의 인가 전류와 광출력의 관계를 도시한 도면.
도 23은 본 발명의 실시예 3에 있어서의 LED(형광재 없음)의 발광층에서의 전류 밀도와 광출력의 관계를 도시한 도면.
도 24는 본 발명의 실시예 3에 있어서의 LED(형광재 있음 : 백색)의 인가 전류와 광출력의 관계를 도시한 도면.
도 25는 본 발명의 실시예 3에 있어서의 LED(형광재 있음 : 백색)의 발광층 에서의 전류 밀도와 광출력의 관계를 도시한 도면.
도 26은 본 발명의 실시예 3에 있어서의 LED의 변형예 F-3을 도시한 도면.
도 27은 도 26의 LED의 평면도.
도 28은 본 발명의 실시예 4에 있어서의 LED의 투과율 측정 시험의 개요를 도시한 도면.
도 29는 도 28에 도시하는 투과율 측정 시험에 있어서 광이 기판을 투과하는 상황을 도시한 도면.
도 30은 투과율에 미치는 기판 두께의 영향을 도시한 도면.
도 31은 본 발명의 실시예 5에 있어서, 본 발명례 L의 LED를 웨이퍼로부터 채취하기 위해 소자 분리의 에칭을 행한 후의 상태를 도시한 도면.
도 32는 본 발명의 실시예 5에 있어서, 비교예 M의 LED를 웨이퍼로부터 채취하기 위해 소자 분리의 에칭을 행하고, n 전극을 에칭홈의 바닥부에 형성하고자 할 때의 상태를 도시한 도면.
도 33은 본 발명의 실시예 5에 있어서, 비교예 N의 LED를 웨이퍼로부터 채취하기 위해 소자 분리의 에칭을 행하고, n 전극을 에칭홈의 바닥부에 형성하고자 할 때의 상태를 도시한 도면.
도 34는 본 발명의 실시예 7의 본 발명례 Q의 LED를 도시한 도면.
도 35는 본 발명의 실시예 7의 본 발명례 R의 LED를 도시한 도면.
도 36은 본 발명의 실시예 8의 본 발명례 S 및 T의 LED를 도시한 도면.
도 37은 본 발명의 실시예 8의 본 발명례 U의 LED를 도시한 도면.
도 38은 본 발명의 실시예 8의 본 발명례 W의 LED를 도시한 도면.
도 39는 본 발명의 실시예 9에 있어서 GaN 기판의 비저항에 미치는 산소 농도의 영향을 도시한 도면.
도 40은 본 발명의 실시예 9에 있어서 GaN 기판의 광(파장 450 nm) 투과율에 미치는 산소 농도의 영향을 도시한 도면.
도 41은 두께 및 산소 농도를 변화시킨 GaN 기판으로부터 발광 소자를 제작하였을 때의 그 발광 소자의 광출력 및 전류가 균일하게 흐르는 평면 크기를 도시한 도면.
도 42는 본 발명의 실시예 10에 있어서의 GaN 기판 속 코어가 에피택셜층에 계승된 상태를 도시한 도면.
도 43은 구멍형 오목부가 된 에피택셜층에 계승된 코어를 도시한 도면.
도 44는 본 발명의 실시예 11에 있어서, 20 mm × 20 mm의 GaN 기판의 c 면으로부터의 오프 각도 분포를 도시한 도면.
도 45는 본 발명의 실시예 11에 있어서의, GaN 기판과 AlGaN 클래드층 사이에 버퍼층을 배치한 구조를 도시한 도면.
도 46은 본 발명의 실시예 11에 있어서, 광출력 8 mW 이상을 얻을 수 있는 오프각 범위를 넓게 한 결과를 도시한 도면.
도 47은 본 발명의 실시예 12에 있어서의 발광 소자를 도시한 도면.
도 48은 본 발명의 실시예 13에 있어서의 발광 소자의 p 전극에 착안한 단면도.
도 49는 도 48의 발광 소자의 p 전극을 투시한 평면도.
도 50은 실시예 13의 본 발명례 S5에 있어서의 발광 및 반사를 도시한 도면.
도 51은 실시예 13의 비교예 T6에 있어서의 발광 및 반사를 도시한 도면.
도 52는 실시예 13의 비교예로서 들 수 있었던 본 발명례 A에 있어서의 발광 및 반사를 도시한 도면.
도 53은 본 발명의 실시예 14에 있어서, 판형 결정 반사 영역이 격자형으로 나타나고 있는 GaN 기판의 주요면을 도시한 도면.
도 54는 도 53도의 판형 결정 반사 영역을 도시한 GaN 기판의 단면도.
도 55는 본 발명의 실시예 14의 본 발명례 S6을 도시한 단면도.
도 56은 본 발명의 실시예 14에 포함되는, 도 53와는 다른 병렬 배치의 판형 결정 영역을 도시한 평면도.
도 57은 도 56의 단면도.
도 58은 본 발명의 실시예 15의 본 발명례 S7에 있어서의 발광 및 반사를 도시한 단면도.
도 59는 본 발명의 실시예 15에 있어서의 다른 실시예인 본 발명례 S8에서의 발광 및 반사를 도시한 단면도.
도 60은 비교예 T7에 있어서의 발광 및 반사를 도시한 단면도.
도 61은 종래의 LED를 도시한 도면.
본 발명은 헤드 램프에 관한 것이며, 보다 구체적으로는 차량용 헤드 램프로서, 질화물 반도체로 형성되는 발광 장치를 포함하는 광원을 구비하는 것에 관한 것이다. 또한, 본 발명에 있어서의 발광 장치란, 질화물 반도체 기판과 그 위에 적층된 반도체층을 주체로 형성되는 반도체 소자 또는 반도체칩만을 가리키는 경우도 있으며, 또한, 반도체칩이 설치 부품에 탑재되어 수지 밀봉된 디바이스만을 가리키는 경우도 있다. 또한, 양쪽 모두의 의미로 이용되는 경우도 있다. 또한, 반도체칩을 단순히 칩이라고 부르는 경우가 있다. 또한, 칩 중 기판과 그 위에 형성된 에피택셜층을 단순히 기판이라고 부르는 경우가 있다.
백색 발광 다이오드(LED : Light Emitting Diode)는 지금 현재 휴대 정보 단말 등의 소형 전자 기기의 조명에 왕성하게 이용되고 있지만, 이 후, 큰 공간 또는 대면적의 조명, 나아가서는 차량용 헤드 램프에 이용될 가능성을 가지고 있다(예컨대, 일본 특허 공개 제2003-260975호 공보 참조). 대공간, 대면적의 조명 및 차량용 헤드 램프에 이용되기 위해서는 LED 광의 출력을 크게 해야 한다. 이 때문에 LED의 전극에 대전류를 흐르게 하고, 발열에 수반하는 온도 상승의 문제를 해결해야 한다.
도 61에 현재 제안되어 있는 GaN계 LED의 구조를 도시한다(일본 특허 공개 제2003-8083호 공보). 이 GaN계 LED에서는 사파이어 기판(101) 상에 n형 GaN층(102)을 설치하고, 그 n형 GaN층(102)과 p형 GaN층(104) 사이에 양자 우물 구조(103)를 형성하고 있다. 발광은 이 양자 우물 구조(103)에서 발생한다. p형 GaN층 (104) 상에는 p 전극(105)이 오믹 접촉하도록 형성되고, 또한, n형 GaN층(102)에는 n 전극(106)이 오믹 접촉하도록 형성되어 있다.
이들 p 전극(105) 및 n 전극(106)은 땜납 볼(107, 108)을 개재시켜 실장 부품(109)에 접속되어 있다. 실장 부품(109)(서브마운트 부품)은 Si 기판으로 구성되고, 외부로부터의 서지 전압으로부터 보호하기 위한 회로가 형성되어 있다. 즉 Ga, Al, In 등의 III족 질화물 반도체에 대한 회로 고장의 주요한 요인이 과도 전압이나 정전 방전 등의 서지 전압인 것을 중시하여 발광 장치에 큰 순전압 및 역전압이 인가되지 않도록 발광 장치 보호를 위한 전력 분로(分路) 회로를 제너다이오드 등으로 형성하고 있다. 서지 전압으로부터의 보호에 대해서는 이 후 자세히 설명한다.
상기한 GaN계 LED는 사파이어 기판(101)의 이면측으로부터 광을 방출하도록 (a1) p형 GaN층(104)을 다운 실장(down-mount)하고, 또한 (a2) n형 GaN층(102)에 n 전극층(106)을 형성하고 있는 점에 특징을 갖는다. 이 GaN계 LED의 구조는 도 61에 도시하는 바와 같이 매우 복잡하다. 이러한 복잡한 구조의 원인이 되는 (a2) n형 GaN층(102)에 n 전극층(106)을 형성한 이유는 사파이어 기판(101)이 절연체이기 때문에 사파이어 기판에 n형 전극을 설치할 수 없기 때문이다.
전술한 사파이어 기판을 이용한 발광 장치뿐만 아니라, 발광 장치에 이용되는 GaAs계, GaP계, GaN계의 화합물 반도체에서는 과도 전압 및 정전 방전으로부터의 보호 회로를 발광 장치에 병설하는 제안이 지금까지 몇 번이나 있었다(일본 특허 공개 제2000-286457호 공보, 일본 특허 공개 평성 제11-54801호 공보, 일본 특허 공개 평성 제11-220176호 공보 참조). 특히 GaN계 화합물 반도체에서는 역방향 의 내압이 50 V 정도로 낮고, 또한 순방향 전압도 150 V 정도의 내압 밖에 없기 때문에, 상기 보호를 위한 전력 분로 회로를 설치하는 것이 중요시되고 있다. 즉 상기 GaN계 등의 칩을 서브마운트의 Si 기판 상에 형성하고, 그 Si 기판에 제너다이오드 등을 포함하는 보호 회로를 형성한다. 상기와 같은 많은 보호 회로의 제안은 Ga, Al, In 등의 III족 질화물 반도체에 대한 회로 고장의 주요한 요인이 과도 전압이나 정전 방전 등의 서지 전압인 것을 나타내는 증거라고 할 수 있다.
또한, 전술한 보호 회로를 설치한 발광 장치와는 달리, 도전체인 SiC 기판 상에 GaN계 발광 장치를 형성한 예도 알려져 있다. 즉 [SiC 기판의 이면 n 전극/SiC 기판/n형 GaN층/양자 우물 적층 구조(발광층)/p형 GaN층/p 전극]의 적층 구조를 이용하여 p형 GaN층으로부터 광을 방출하는 구조의 LED도 널리 이용되고 있다.
상기한 도 61에 도시하는 사파이어 기판을 이용한 GaN계 LED에서는 구조가 복잡해지며, 제조 비용이 비싸질 수 밖에 없다. 차량용 헤드 램프 등의 용도에 수요를 개척하기 위해서는, LED는 저가이어야 하기 때문에 상기한 구조는 바람직하지 못하다. 또한, 다운 실장면 측에 p 전극(105)과, n 전극(106)이 배치되기 때문에 전극의 면적, 특히 p 전극의 면적이 제한을 받는다. 대전류를 흐르게 하여 고출력을 얻기 위해서 p 전극은 특히 대면적으로 하는 것이 바람직하지만, 도 61에 도시하는 구조로서는 제한을 받으며, 이 결과, 광출력에 제한을 받게 된다. 또한, 전류에 수반하여 발생하는 열을 방출한 후에도 한 쪽 면에 두 개의 전극층을 배치하는 것은 바람직하지 못하다.
또한, n형 GaN층(102)은 기판과 평행 방향으로 전류가 흐를 때의 저항이 크며, 발열이나 구동 전압 나아가서는 소비 전력 증가의 원인이 되기도 한다. 특히, 성막 공정의 단축화를 목적으로 n형 GaN층의 두께를 얇게 하면, 상기한 발열이나 소비 전력 증가의 문제 이외에, 그 n형 GaN 막의 노출 수율이 매우 나빠진다.
또한, 상기한 사파이어 기판을 이용한 발광 장치를 포함하여 발광 장치 전반에 대한 것이지만, 방열 면적이 제한되고, 또한, 열저항(단위 면적 당 단위 에너지 투입에 따른 온도 상승)도 크기 때문에, 1 개의 발광 장치당 주입 전류를 크게 취할 수 없다. 특히 사파이어 기판을 이용한 경우에는, 전술한 바와 같이 p 전극의 면적이 제한을 받기 때문에, 여유가 거의 없는 열설계를 하는 것이 통례이다.
또한, 상기 사파이어 기판을 이용한 GaN계 LED의 경우에는 방열 면적이 제약되기 때문에 조금이라도 전기 저항을 내려 발열량을 저감하기 위해, p 전극과 n 전극을 빗살 형상으로 뒤얽히게 하여 접촉 면적을 확대하는 구조를 채용하는 사태에 이르게 된다. 이러한 빗살 형상의 전극은 가공이 용이하지 않으며, 확실하게 제조 비용 상승으로 이어진다.
전술한 바와 같이, 발광 장치에 있어서 열적 조건의 설계는 기본적인 중요성을 가지며, 대출력을 얻고자 하는 경우, 상기와 같은 열적 조건에 의해 제약을 받아, 그것을 조금이라도 완화하기 위해 복잡한 전극 형상을 꼭 채용해야만 한다.
또한, 다음과 같은 문제가 있다. 사파이어 기판 상에 형성된 GaN계 발광 장치를 다운 실장하여, 사파이어 기판의 이면을 광의 방출면으로 하는 경우, 사파이어의 굴절률이 1.8 정도이며, GaN의 굴절률이 2.4 정도이기 때문에, 광을 발생하여 전파된 GaN층과 사파이어 기판과의 계면에서 소정의 입사각 이상의 광은 전반사되어 밖으로 나가지 않는다.
즉 입사각 θ≥sin-1(1.8/2.4)≒42°의 범위의 광은 GaN층 내에 멈추며, 밖으로 나가지 않는다. 이 때문에, 사파이어 기판의 주요면에서의 발광 효율이 저하한다. 그러나 발광 효율의 문제도 중요하지만, 그것에만 그치지 않는다. 상기 전반사된 광은 GaN층을 전파하여, GaN층의 측부로부터 출사된다. 상기한 전반사하는 광량은 상당한 비율을 차지하며, 또한, GaN층은 얇기 때문에 측부로부터 출사되는 광의 에너지 밀도는 높아진다. GaN층의 측부에 위치하여 그 광에 조사되는 밀봉 수지는 손상을 받아, 발광 장치의 수명을 단축한다는 문제를 발생시킨다.
또한, p층 측으로부터 광을 추출하는 [SiC 기판 이면 n 전극/SiC 기판/n형 GaN층/양자 우물 적층 구조(발광층)/p형 GaN층/p 전극] 구조의 GaN계 LED에서는 p 전극의 광 흡수율이 크기 때문에 대출력의 광을 효율적으로 밖으로 방출할 수 없다. p 전극의 피복률을 감소시켜, 즉 개구율을 증대시켜 광의 방출량을 증가시키고자 하면, p형 GaN층은 전기 저항이 높기 때문에 전류를 p형 GaN층 전체에 널리 퍼지게 하여 흐르게 할 수 없다. 이 때문에 발광을 양자 우물 구조의 전체에 걸쳐 활성화할 수 없어, 발광 출력이 저하한다. 또한, 전기 저항이 상승하고, 발열이나 전원 용량의 문제를 발생시킨다. 또한, 전류를 p형 GaN층 전체에 한결같이 흐르게 하는 것을 목적으로 p형 GaN층의 두께를 두껍게 하면, 이 p형 GaN층에 의한 광의 흡수가 커서, 출력이 제약된다.
본 발명은 구조가 간단하기 때문에 제조가 용이하고, 큰 발광 효율을 장시간에 걸쳐 안정적으로 얻을 수 있는 발광 장치를 이용한 차량용 헤드 램프를 제공하는 것을 목적으로 한다.
본 발명에 의한 헤드 램프는 차량용 헤드 램프로서, 하나 또는 복수 개의 발광장치를 포함하는 광원과, 이 광원을 차량에 고정하기 위한 베이스 부재를 구비한다. 발광 장치는 질화물 반도체 기판과, 질화물 반도체 기판의 제1 주표면 측에, n형 질화물 반도체층과, 질화물 반도체 기판에서 보아 n형 질화물 반도체층보다 먼 곳에 위치하는 p형 질화물 반도체층과, n형 질화물 반도체층 및 p형 질화물 반도체층 사이에 위치하는 발광층을 포함한다. 이 발광 장치에서는 질화물 반도체 기판의 비저항이 0.5 Ω?cm 이하이며, p형 질화물 반도체층의 측을 다운 실장하고, 질화물 반도체 기판의 제1 주표면과 반대측의 주표면인 제2 주표면에서 광을 방출한다.
이 구성에서는 전기 저항이 낮은 질화물 반도체 기판의 이면(제2 주표면)에 n형 전극을 설치하기 때문에, 작은 피복률, 즉 큰 개구율로 n 전극을 형성하여도 전류를 질화물 반도체 기판 전체에 널리 퍼지게 하여 흐르게 할 수 있다. 이 때문에, 방출면에서 광을 흡수하는 비율이 작아져, 발광 효율을 높게 할 수 있다. 이 결과, 하나 또는 종래보다 적은 수의 발광 장치에 의해 충분한 광속을 얻을 수 있기 때문에 헤드 램프에 필요한 광속을 얻기 위한 발광 장치의 수를 줄일 수 있다. 따라서, 비교적 저비용으로 헤드 램프를 제조할 수 있다. 또한, 광의 방출은 제2 주표면 뿐만 아니라 측면으로부터 이루어져도 물론 좋다. 이하의 발광 장치에 있어 서도 마찬가지이다.
또한, 전기 저항이 높은 p형 질화물 반도체층의 측은 광 방출면이 되지 않기 때문에, p형 질화물 반도체층의 전체면에 p형 전극층을 형성할 수 있고, 대전류를 흐르게 하여 발열을 억제한 후에도 또한, 발생한 열을 전도에 의해 방출한 후에도 적합한 구조를 취하는 것이 가능해진다. 즉 열적 요건 때문에 받는 제약이 매우 완화된다. 이 때문에, 전기 저항을 저하시키기 위해 p 전극과 n 전극을 뒤얽히게 한 빗살 형상 등으로 하지 않아도 된다.
또한, GaN 기판이 도전성이 우수하기 때문에 서지 전압에 대한 보호 회로를 특별히 설치하지 않아도 되며, 또한 내압성도 매우 우수하게 할 수 있다.
또한, 복잡한 가공 공정을 행하는 일이 없기 때문에, 제조 비용을 줄이는 것도 용이해진다.
또한, 질화물 반도체 「기판」은 독립적으로 운반할 수 있는 두께가 상응한 두꺼운 판형 물체를 가리키고, 운반에 있어서 단독으로는 그 자신의 형상을 유지하기 어려운 「막」 이나 「층」으로 구별된다. 이 후 설명하는 GaN 기판 및 AlN 기판에 대해서도 마찬가지이다.
다음에 도면을 이용하여, 본 발명의 실시형태 및 실시예에 대해서 설명한다. 또한, 이하의 도면에 있어서 동일 또는 해당하는 부분에는 동일한 참조 번호를 붙여 그 설명은 반복하지 않는다.
(실시형태 1)
도 1은 본 발명에 따른 차량용 헤드 램프를 구비하는 자동차를 도시하는 모 식도이다. 도 2는 도 1에 도시한 자동차에 탑재된 헤드 램프를 도시하는 단면 모식도이다. 도 1 및 도 2를 참조하여, 본 발명에 의한 헤드 램프를 설명한다.
도 1에 도시하는 바와 같이, 본 발명의 실시형태로서의 헤드 램프(82)는 자동차(80)의 차체 전방측에 배치되어 있다. 이 헤드 램프(82)는 야간이나 터널 속 등을 자동차(80)가 주행할 때, 자동차(80)의 진행 방향 전방으로 광을 조사하기 위한 것이다.
도 2에 도시하는 바와 같이, 헤드 램프(82)는 프레임(86) 상에 배치된 2개의 LED(84)와, 이 프레임(86)을 내부에 수용하는 케이스가 되는 후방부 케이스(92) 및 렌즈(88)와, 후방부 케이스(92) 및 렌즈(88)에 의해 구성되는 케이스 내부에 있어서, LED(84)보다 아래쪽에 배치된 내부 반사판(94)과, 내부 반사판(94) 아래에 배치된 점등 회로(90)를 구비한다. 프레임(86)은 LED(84)로부터 발생하는 열을 헤드 램프(82)의 외부로 방출하기 위한 방열 부재로서의 기능을 갖고 있어도 좋다. 또한, LED(84)의 수는 도면에 도시되어 있는 바와 같이 2개에 한정되지 않고, 하나 또는 3개 이상의 임의의 수라도 좋다. 또한, LED(84)는 프레임(86) 및 후방부 케이스(92)를 통해 차량에 접속 고정되지만, 후방부 케이스(92)에 직접 LED(84)를 설치하여도 좋다. 이 경우, 후방부 케이스(92)에 방열판을 형성하거나 혹은 냉각 부재를 접속하는 등의 대응에 의해, 후방부 케이스(92)가 방열 부재로서의 기능을 가지고 있어도 좋다. 또한 차량에 직접 LED(84)을 접속하는 접속부를 설치하여, 이 접속부에 LED(84)를 직접 설치하여도 좋다.
상기 헤드 램프(82)에 탑재되는 LED(84)는 이하 설명하는 바와 같이 질화물 반도체 기판을 이용한 것이다. 이하, 발광 장치로서의 LED(84)의 구체적인 구성 및 그 효과에 대해서, 보다 자세히 설명한다.
(실시예 1)
최초에, 전술한 본 발명에 의한 헤드 램프(82)에 탑재되는 발광 장치로서의 LED(84)에 있어서 이용되는 질화물 반도체 기판인 GaN 기판과 사파이어 기판의 비교를 행한다. 도 3은 본 발명의 실시예 1에 있어서의 헤드 램프에 이용되는 본 발명례 A의 LED를 도시하는 도면이다. GaN 기판(1)의 제1 주표면 측에 뒤에 상세히 설명하는 발광층 등을 포함하는 적층 구조가 형성되고, p 전극(12)이 설치되어 있다. 본 실시형태에서는 이 p 전극(12)이 도전성 접착제(14)에 의해 리드 프레임 마운트부(21a)에 다운 실장(down-mount)되어 있다는 점에 하나의 특징이 있다.
GaN 기판(1)의 제2 주표면(1a)은 발광층에서 발광한 광을 방출하는 면이며, 이 면에 n 전극(11)이 설치되어 있다. 이 n 전극(11)은 제2 주표면 전체를 덮지 않도록 한다. n 전극(11)에 피복되어 있지 않은 부분의 비율을 크게 취하는 것이 중요하다. 개구율을 크게 하면, n 전극에 의해 차단되는 광이 감소하여, 광을 밖으로 방출하는 방출 효율을 높일 수 있다.
n 전극(11)은 와이어(13)에 의해 리드 프레임의 리드부(21b)와 전기적으로 접속되어 있다. 와이어(13) 및 상기한 적층 구조는 에폭시계 수지(15)에 의해 밀봉되어 있다. 상기한 구성 중 GaN 기판(1)으로부터 p 전극(12)에 이르는 사이의 적층 구조를 확대하여 도시한 것이 도 4이다. 도 4에서는 도 3에 있어서의 적층 구조가 상하 반대로 되어 있다.
도 4를 참조하여 GaN 기판(1) 상에 n형 GaN 에피택셜층(2)이 위치하고, 그 위에 n형 AlxGa1-xN층(3)이 형성되어 있다. 그 위에 AlxGa1-xN층과 AlxInyGa1-x-yN층으로 이루어지는 양자 우물(MQW : Multi-Quantum Well)(4)이 형성되고, 그 양자 우물(4)을 n형 AlxGa1-xN층(3) 사이에 두도록 p형 AlxGa1-xN층(5)이 배치되고, 그 위에 p형 GaN층(6)이 배치되어 있다. 상기에 있어서, 양자 우물(4)에서 발광한다. 또한, 도 3에 도시하는 바와 같이, p형 GaN층(6) 위에 p 전극(12)이 전면을 피복하도록 형성되고, 다운 실장된다. 다음에, 본 발명례 A의 LED의 제조 방법에 대해서 설명한다.
(a1) c 면으로부터 0.5°변위시킨 GaN의 오프 기판을 사용하였다. 이 기판의 비저항은 0.01 Ω?cm이고, 전위 밀도는 1E7/㎠이며, 두께는 400 ㎛로 하였다. 또한, 비저항은 4 단자법에 의한 전기 저항에 의해, 전위 밀도는 TEM(Transmission Electron Microscope)에 의한 관찰에 의해 얻어진 것이다(이하 동일).
(a2) MOCVD(Metal 0rganic Chemical Vapor Deposition)로 GaN 기판의 제1 주요면인 Ga 면 위에 다음 적층 구조를 형성하였다. [Si 도프(dope) n형 GaN층/클래드층의 Si 도프 n형 Al0.2Ga0.8N층/GaN층과 In0.15Ga0.85N층과의 2층 구조가 3층 중첩된 MQW(Multi-Quantum Well)/클래드층의 Mg 도프 p형 Al0 .2Ga0 .8N층/Mg 도프 p형 GaN층]
(a3) 발광 파장은 450 nm이며, 저온 4.2 K에서의 PL(Photo Luminescence) 강도와 실온 298 K에서의 PL 강도를 비교함으로써 편의적으로 산출한 내부 양자 효율은 50%였다.
(a4) 이 웨이퍼를 활성화 처리하여, Mg 도프 p형층의 저저항화를 행하였다. 홀 측정에 의한 캐리어 농도는 Mg 도프 p형 Al0 .2Ga0 .8N층이 5E17/㎤, Mg 도프 p형 GaN층이 1E18/㎤였다.
(a5) 이 웨이퍼를 또한, 포토리소그래피 기술과 RIE(Reactive Ion Etching)에 의해, Mg 도프 p형층 측에서 Si 도프 n형층까지 C1계 가스로 에칭한다. 이 에칭에 의해, 도 3에 도시하는 바와 같이 소자 분리홈(25)을 형성하여 소자 분리를 행하였다. 소자 분리홈의 폭(L3)은 100 ㎛이다.
(a6) GaN 기판의 제2 주요면인 이면의 N 면에는 포토리소그래피 기술과, 증착과, 리프트 오프법에 의해 400 ㎛ 마다 칩 중심에 직경(D) 100 ㎛의 n 전극을 부착하였다(도 3 및 도 4 참조). n 전극으로서, GaN 기판에 접하여 아래에서부터 순서대로 (Ti층 20 nm/Al층 100 nm/Ti층 20 nm/Au층 200 nm)의 적층 구조를 형성하였다. 이것을 질소(N2) 분위기 중에서 가열함으로써, 접촉 저항을 1E-5 Ω?㎠ 이하로 하였다.
(a7) p 전극으로서는 p형 GaN층에 접하여 두께 4 nm의 Ni층을 형성하고, 그 위에 두께 4 nm의 Au층을 전면에 형성하였다(도 5 및 도 6 참조). 이것을 불활성 가스 분위기 중에서 가열 처리함으로써, 접촉 저항을 5E-4 Ω?㎠로 하였다.
(a8) 그 후에, 도 5 및 도 6에 도시하는 바와 같이, 칩 경계(50)가 측면으로서 드러나도록 스크라이브를 행하고, 칩화한 것을 발광 장치로 하였다. 칩화한 발광 장치는 광의 방출면이 300 ㎛□(300 ㎛□은 1 변의 길이가 300 ㎛인 사각형을 나타냄)의 형상이며, 발광층이 300 ㎛□의 형상을 취한다. 즉 도 6에 있어서, L1＝300 ㎛이며, L2＝400 ㎛이다. 또한, 소자 분리홈의 폭(L3)＝100 ㎛이며, n 전극의 직경 D＝100 ㎛ 이다. 이하, "A□"는 1 변의 길이가 A인 사각형을 의미한다.
(a9) 도 3을 참조하여, 리드 프레임의 마운트부(21a)에 상기 칩의 p형 GaN층측이 접하도록 탑재하여, 발광 장치를 형성하였다. 마운트부에 도포한 도전성 접착제(14)에 의해 발광 장치와 마운트를 고정하고 도통을 얻을 수 있도록 하고 있다.
(a10) 발광 장치로부터의 방열성을 좋게 하기 위해 발광 장치의 p형 GaN층이 전면 마운트부와 접하도록 탑재하였다. 또한 접착제는 열전도가 좋은 Ag계의 것을, 또한 리드 프레임도 열 전도가 좋은 CuW계의 것을 선택하였다. 이것에 의해 얻어진 열저항은 8℃/W였다.
(a11) 또한, n 전극과 리드 프레임의 리드부를 와이어 본드에 의해 도통시킨 후, 에폭시계 수지에 의해 수지 밀봉을 행하여 발광 장치를 램프화하였다.
다음에 비교예 B에 대해서 간단히 설명한다. 도 7에 있어서, p 전극(112)이 리드 프레임 마운트부에 도전성 접착제(114)에 의해 다운 실장되어 있다. 또한, n 전극이 도전성 접착제(114)에 의해, p 전극이 접속되어 있는 리드 프레임 마운트부와는 분리된 리드 프레임 마운트부(121a)에 접속되어 있다. 이 위에 발광층을 포함하는 적층 구조(도 8)가 설치되고, n형 GaN층(102)의 소정 범위에 접하고 있다. n형 GaN층(102)은 사파이어 기판(101)에 형성되어 있으며, 상기 적층 구조가 접하고 있는 범위 밖의 범위에 n 전극(111)이 설치되어 있다. n 전극(111)은 와이어 또는 도전성 접착제에 의해 리드 프레임 마운트부(121a) 또는 리드 프레임 리드부(121b) 와 전기적으로 접속되어 있다.
발광층으로부터 발광된 광은 사파이어 기판(101)을 통하여 외부로 방출된다. 사파이어 기판을 포함하는 상기한 적층 구조를 덮도록 에폭시계 수지(115)가 밀봉된다. 다음에, 비교예 B의 제조 방법에 대해서 설명한다.
(b1) c 면으로부터 0.2°변이시킨 사파이어의 절연 오프 기판을 사용하였다. 이 사파이어 기판의 두께는 400 ㎛로 하였다.
(b2)～(b4) 본 발명례 A에서의 (a2)～(a4)와 동일한 처리를 실시하였다.
(b5) 비교예 B의 경우, 사파이어 기판은 절연체이기 때문에, n 전극은 p 전극과 동일한 성장막측에 설치해야 한다. 여기서 이 웨이퍼를 또한 포토리소그래피 기술과 RIE에 의해, Mg 도프 p형층 측으로부터 Si 도프 n형층까지 C1계 가스로 에칭함으로써, n 전극을 설치하기 위한 n형 GaN층을 노출시키고, 또한 본 발명례 A와 같은 소자 분리를 행하였다(도 9, 도 10). 소자의 형상은 300 ㎛□이며, 그 중에서 노출시킨 n형 GaN의 넓이는 1개의 소자당 150 ㎛□이다. 즉 노출부의 사각형의 단의 변 길이(L4)는 150 ㎛이다.
(b6) 노출된 n형 GaN층 상에는 포토리소그래피 기술과, 증착과, 리프트오프법에 의해 직경 100 ㎛의 n 전극을 부착하였다. 두께, 열 처리, 접촉 저항은 본 발명례 A와 동일하게 하였다.
(b7) p 전극을 소자 300 ㎛□로부터 n형 GaN 노출부 150 ㎛□를 제외한 p형 GaN층부에 설치하였다. 두께, 열 처리, 접촉 저항은 본 발명례 A와 동일하게 하였다.
(b8)～(b9) 본 발명례 A에서 대응하는 처리와 동일한 처리를 행하였다.
(b10) 본 발명례 A와 마찬가지로, 발광 장치로부터의 방열성을 좋게 하기 위해 발광 장치의 p형 GaN층이 전면 마운트부와 접하도록 탑재하였다. 도 7에 있어서, p형 GaN층(106)과 p 전극(112)의 접촉 면적은 0.0675 ㎟로 하였다. 발광 장치의 발열은 양자 우물층(104)과 p형 GaN층(106)에서 발생하기 때문에, 이 방열은 주로 p 전극(112)의 면적으로 결정된다. 도 7의 경우에는, n 전극(111)도 도전성 접착제(114)를 매개로 리드 프레임의 마운트부(121a)에 접속되어 있지만, 방열 면적은 실질적으로 상기한 접촉 면적 0.0675 ㎟이다. 본 발명례 A의 p형 GaN층(6)과 p 전극(12)과의 접촉 면적은 0.09 ㎟이다. 접착제, 리드 프레임의 재질은 본 발명례 A와 동일하게 하였다. 비교예 B에서는 상기한 구조를 반영하며, 열저항은 10.4℃/W로 본 발명례 A의 1.3배로 나빠졌다.
(b11) 본 발명례 A에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(실험 및 그 결과)
본 발명례 A와 비교예 B를 적분구 내에 탑재한 후소정 전류를 인가하고, 집광되어 검출부로부터 출력되는 광출력값의 비교를 행하였다. 결과를 도 11에 도시한다. 도 11에 의하면, 전류가 누설되지 않고 MQW층에 주입되며, MQW층에서의 비발광성 재결합이 비교적 적고, 또한 발열에 의한 칩의 온도 상승이 작은 비교적 이상적인 상태에서는 광출력값은 인가한 전류의 증가에 비례하여 증가한다. 예컨대 20 mA의 주입에서는 본 발명례 A가 8 mW이며, 또한 비교예 B가 7.2 mW의 출력을 얻을 수 있었다.
이것은, 본 발명례 A에서는 GaN계 에피택셜막/GaN 기판을 주된 구성으로 하는 데 비하여, 비교예 B에서는 GaN계 에피택셜막/사파이어 기판을 주된 구성으로 한다. 사파이어 기판의 굴절률은 약 1.8이며, GaN의 굴절률 2.4보다도 꽤 작기 때문에, 비교예 B에서는 GaN계 에피택셜막 속에서 형성되어 전파된 광은 GaN계 에피택셜막과 사파이어 기판과의 계면에서 본 발명례 A보다 전반사되기 쉽다. 이것이 원인으로, 비교예 B의 출력이 본 발명례 A의 출력보다 작아진다.
그러나 전류를 5배 100 mA를 인가한 경우, 본 발명례 A에서는 5배의 40 mW의 출력을 얻을 수 있었지만, 비교예 B에서는 25.2 mW밖에 얻을 수 없었다(도 11 참조). 이 때의 MQW 발광부에서의 전류 밀도는 도 12에 도시하는 바와 같이 본 발명례 A에서는 110 A/㎠이며, 비교예 B에서는 150 A/㎠였다. 즉 본 발명례 A의 MQW 발광부에서의 전류 밀도가 비교예 B의 전류 밀도보다 커지고 있다.
이것은, 본 발명례 A에서는 방열 면적이 발생하는 열에 대하여 충분히 넓으며, 또한 n 전극을 기판의 제2 주표면측에 설치함으로써 전류 밀도가 극단적으로 커지는 부위가 없는 구조로 되어 있는 것을 의미한다. 이것에 대하여, 비교예 B에서는 방열 면적이 본 발명례 A보다도 작으면서, n 전극을 노출시킨 n형 GaN층 상에 설치하였기 때문에, n형 GaN층 안을 층에 평행한 방향으로 흐르는 전류의 전류 밀도가 극단적으로 지나치게 커지는 것을 의미한다. 그 결과, 비교예 B에서는 발열이 더 증가하게 된다.
또한, 본 발명례 A는 비교예 B와 다르며, n 전극과 p 전극이 대향한 위치에 있기 때문에 전기적 쇼트의 우려가 없으며, 동일한 측에 있는 비교예 B에서 예컨대 쇼트를 방지하기 위해 p 전극과 n 전극 사이를 전기적으로 절연하기 위한 막을 설치하는 불필요한 제조 비용의 증가를 막을 수도 있다.
또한, 본 발명례 A 및 비교예 B의 정전 내압에 대한 시험 결과를 설명한다. 시험은 발광 장치와, 정전기가 충전된 콘덴서를 대향시켜 양자간에 방전을 일으켰다. 이 때, 비교예 B에서는 대략 100 V의 정전압으로 파괴되었다. 한편, 본 발명례 A에서는 대략 8000 V까지 파괴하는 일은 없었다. 본 발명례 A에서는 비교예 B의 약 80배의 정전 내압을 갖는 것을 알 수 있었다.
또한, 상기한 본 발명례 A에서는 GaN 기판 상에 GaN계 발광 장치를 형성하기 때문에, GaN계 발광칩을 다운 실장하여 GaN 기판 이면으로부터 광을 방출하도록 하여도 굴절률의 차이가 양자간에 없으므로 전반사를 하지 않고, GaN계 발광칩으로부터 GaN 기판으로 광이 전파된다. 이 때문에, 사파이어 기판을 이용하여 GaN계 발광 장치를 형성한 구조에 비해 GaN 기판 주요면에서의 광출력을 높일 수 있다. 또한, GaN층의 측부로부터 광이 극단적으로 집중되어 출사되지 않기 때문에, 밀봉 수지가 손상되지 않으며, 밀봉 수지에 의해 수명이 제약을 받지 않는다.
본 발명례에서는 발광 파장 450 nm에서의 일례를 도시한 것에 지나지 않고, 발광 파장이나 층 구조를 바꾼 경우에도 동일한 효과를 얻을 수 있다. 또한 기판의 특성이 동등하면, GaN 기판 대신 AlxGa1 - xN 기판(단, x는 0보다 크고 1 이하)을 이용하여도 물론 동일한 효과를 얻을 수 있다.
(실시예 2)
본 발명의 실시예 2에서는 또한, 대면적화 하였을 때의 본 발명례 C에 대해서 설명한다. 본 발명례 C는 도 3에 도시하는 본 발명례 A의 구조와 동일하지만, 그 치수(L1)가 본 발명례 A에서는 0.3 mm(300 ㎛)이었던 것에 비하여, 본 발명례 C에서는 도 13에 도시한 바와 같이, L1은 3 mm로 10배가 되어 있으며, 따라서 면적에서는 100배가 되어 있다. 우선, 본 발명례 C의 제조 방법은 아래와 같다.
(본 발명례 C)
(c1)～(c5) GaN 기판에 큰 것을 이용하지만, 본 발명례 A에 있어서 대응하는 처리와 동일한 처리를 행한다.
(c6) GaN 기판의 이면인 제2 주표면에는 포토리소그래피 기술과, 증착과, 리프트오프법에 의해 3.1 mm마다, 칩 중심에 직경 100 ㎛의 n 전극을 부착하였다. n 전극으로서는, 상기 GaN 기판의 이면에 접하여 밑에서부터 순서대로 (Ti층 20 nm/Al층100 nm/Ti층 20 nm/Au층 200 nm)의 적층 구조를 형성하였다. 이것을 불활성 분위기 중에서 가열 처리함으로써, 접촉 저항을 1E-5 Ω?㎠ 이하로 하였다.
(c7) 본 발명례 A에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(c8) 그 후에 소정의 형상이 되도록, 스크라이브를 행하여 칩화한 것을 발광장치로 하였다. 칩화한 발광 소자의 크기는 3 mm□였다.
(c9)～(c11) 본 발명례 A에 있어서 대응하는 처리와 동일한 처리를 실시하였다. 다음에, 본 발명례 C의 n 전극의 배치를 변형한 변형예 C1을 이하와 같이 제작하였다.
(본 발명례 C1)
도 14 및 도 15는 상기 본 발명례 C의 변형예인 본 발명례 C1을 도시하는 도면이다. 본 발명례 C1에서는 n 전극(11)을 GaN 기판의 네 귀퉁이, 즉 4개의 코너에 배치한 점에 특징이 있다. 또한, 반도체칩의 실장에 있어서 반도체칩을 둘러싸도록 리드 프레임에 반사컵(37)을 배치하고 있다.
상기 본 발명례 C1의 제조에서는, 본 발명례 A와 대응하는 공정에 있어서 동일한 처리를 실시하였다. 단, 본딩 와이어에는 4개의 Au 선을 이용하고, 각각의 단면 직경은 25 ㎛로 하였다. 4개의 코너에 위치하는 각 n 전극의 형상은 45 ㎛□이다.
다음에 비교예 D에 대해서 설명한다. 비교예 D의 구조는 도 7에 도시하는 구조와 동일하다. 단, 도 7의 비교예 B에 있어서의 L1이 300 ㎛(0.3 mm)인 것에 비하여, 비교예 D의 L1은 3 mm로 10배이다. 또한, n 전극을 형성하는 n형 GaN층의 부분 치수(L4)는 도 7의 비교예 B와 동일한 150 ㎛이다. 비교예 D의 제조 방법은 다음과 같다.
(비교예 D)
(d1) c 면으로부터 0.2° 변위시킨 사파이어의 대형 크기 절연 오프 기판을 사용하였다. 사파이어 기판의 두께는 400 ㎛로 하였다.
(d2)～(d4) 본 발명례 A에 있어서 대응하는 처리와 동일한 처리를 실시하였다.
(d5) 비교예 D의 경우, 사파이어 기판이 절연체이기 때문에, n 전극은 p 전극과 동일한 성장막 측에 설치해야 한다. 그래서, 이 웨이퍼를 또한 포토리소그래 피 기술과 RIE에 의해, Mg 도프의 p형층 측으로부터 Si 도프의 n형층까지 C1계 가스로 에칭함으로써, n 전극을 설치하기 위한 n형 GaN층을 노출시켜, 본 발명례 A와 같은 소자 분리를 행하였다. 소자의 크기는 상기한 바와 같이 3 mm□의 대형 크기로 하였다. n 전극을 배치하기 위해 노출시킨 n형 GaN층 부분의 넓이는 1개의 소자당 150 ㎛□로 하였다.
(d6) 노출시킨 n형 GaN층 상에는 포토리소그래피 기술과, 증착과, 리프트 오프법에 의해 직경 100 ㎛의 n형 전극을 부착하였다. 두께, 열처리, 접촉 저항은 본 발명례 A와 동일하다.
(d7) p 전극은 소자 영역 3.1 mm□로부터 소자 분리구와 n 전극을 배치하기위한 n형 GaN층의 노출부 150 ㎛□를 제외한 p형 GaN층에 설치하였다. 두께, 열처리, 접촉 저항은 본 발명례 A와 동일하게 하였다.
(d8)～(d11) 본 발명례 A에 있어서 대응하는 처리와 동일한 처리를 행하였다.
다음에, 또 하나의 비교예 E에 대해서 설명한다. 비교예 E는 도 16에 도시하는 바와 같이 사파이어 기판을 이용하여, p 전극(112) 및 n 전극(111)을 함께 다운 실장측에 설치하는 점에서는 비교예 B 및 D와 동일하다. 그러나 도 17의 평면도로부터 분명한 바와 같이, p 전극(112)을 빗살 형상으로 하여, n 전극(111)을 빗살 사이에 배치하고, p 전극(112)과 n 전극(111) 사이에 절연체를 배치하고 있는 점에서 다르다. 이것은 p 전극과 n 전극을 흐르는 전류를 균등화하여 전류 밀도가 극단적으로 높아지는 개소가 생기지 않도록 하기 위해서이다. 이 비교예 E의 제조 방법 은 다음과 같다.
(비교예 E)
비교예 D와 같은 제작 방법으로, n 전극(111)은 0.5 mm 마다 5개, 0.1 mm 폭의 빗살형 전극을 설치하였다(도 16 및 도 17 참조). n 전극(111)과 p 전극(112) 사이를 0.1 mm 격리하면서, n형 GaN층(102)의 나머지 이면 부분에 p 전극을 설치하였다. 또한, 각각의 전극이 전기적으로 쇼트하지 않도록, n 전극과 p 전극 사이의 간극에는 표면 보호를 위한 절연체(119)를 설치하였다. 또한, 쇼트하지 않도록 리드 프레임의 마운트부(121a) 각각의 전극 위치에 대응하는 부분에 도전성 접작체(114)를 설치하여, 칩과 리드 프레임의 가로 및 세로 방향, 또한, 회전 방향의 전위를 제어하면서 칩을 리드 프레임에 탑재하였다.
(실험 및 그 결과)
본 발명례 C와 비교예 D를 적분구 내에 탑재한 후 소정의 전류를 인가하고, 집광되어 검출부로부터 출력되는 광출력값의 비교를 행하였다. 20 mA의 전류 인가에 있어서, 본 발명례 C의 출력은 8 mW이며, 한편 비교예 D에서는 7.2 mW였다. 한편, 2 A(2000 mA)의 전류를 인가하였을 때, 본 발명례 C에서는 100배 출력의 800 mW를 얻을 수 있었다. 그러나 비교예 D에서는 파손되어 있었다.
여기서, 비교예 D를 수지 밀봉을 하지 않은 상태에서, 전류를 인가하면서 써모뷰어(thermoviewer)로 소자의 온도를 측정한 결과, n 전극으로부터 MQW 발광부에 n형 GaN층 안을 층에 평행한 방향으로 집중하여 전류가 흐르는 부위가 이상 발열하여, 파손한 것을 알 수 있었다.
여기서, 또한, 비교예 D에 대하여 n형 전극으로부터 MQW 발광부로 n형 GaN층 안을 층에 평행한 방향으로 흐르는 전류가 분산되는 구조를 제작하였다. 이것이 상기한 비교예 E이다. 비교예 E에서는 인가 전류 20 mA에서 7.2 mW, 2 A에서 720 mW와, 본 발명례 C의 0.9배의 출력을 얻을 수 있었다.
이와 같이, 본 발명례 C에 가까운 성능을 얻고자 하면, 본 발명례 C와 비교해서 매우 복잡한 구조 및 프로세스가 필요하기 때문에 제조 비용은 매우 커진다.
다음에, 상기한 본 발명례 C, 비교예 D 및 E에 대해서 정전 내압의 시험을 행하였다. 시험은 상기한 바와 같이, 발광 장치와, 정전기가 차지된 콘덴서를 대향시켜 양자간에 방전을 일으키게 하였다. 이 때, 비교예 D 및 E에서는 대략 100 V의 정전압으로 파괴되었다. 한편, 본 발명례 C에서는 대략 8000 V까지 파괴되지 않았다. 즉 본 발명례에 있어서는 80배 정도의 매우 높은 정전 내압을 얻을 수 있었다.
본 발명례 C1에서는 개구율은 50%를 크게 상회하며 대략 100%이다. 또한, GaN 기판의 코너에 n 전극(11)을 위치함으로써, 중앙에 n 전극(11)을 위치하는 경우에 비하여 광 추출의 장해가 되는 일은 비약적으로 줄어든다. 도 14에 도시하는 경우, 평면적으로 보아 n 전극(11)은 활성층 밖에 위치하기 때문에, n 전극(11)이 광 추출에 영향을 미치는 일은 전혀 없어진다. 이 결과, 본 발명례 C1에서는 본 발명례 C보다 더 높은 출력을 얻을 수 있다.
(실시예 3)
본 발명의 실시예 3에서는 광 방출면에 있어서의 개구율 및 GaN 기판의 전기저항의 광출력에 미치는 영향을 측정하였다. 개구율의 조정은 기판 면적 또는 p 전 극 크기와 n 전극 크기를 바꿈으로써 행하였다. 시험체는 도 3에 도시하는 구조의 LED를 이용하였지만, 일부의 시험에 대해서는 도 18에 도시하는 바와 같이, 형광재(26)를 배치하여 백색 LED로 한 시험체에 대해서도 시험하였다. 시험체는 본 발명례 F와, GaN 기판의 비저항이 본 발명의 범위에 들어가지 않는 비교예 G 및 H의 3개이다. 이 후에 설명하는 시험체 F, G, H의 각각에 대해서 도 1에 도시하는 형광재를 포함하지 않고 에폭시계 수지로 밀봉한 것과, 도 18에 도시하는 형광재를 탑재한 백색 LED를 제작하였다. 개구율은 {(p 전극 면적?n 전극 면적)/p 전극 면적}× 100(%)으로 하였다.
본 발명례 F의 L1＝8 mm, D＝100 ㎛이며, 개구율은 거의 100%이다. 또한, 비교예 G의 L1＝0.49 mm, D＝100 ㎛이며, 개구율은 97%이다. 또한, 비교예 H의 L1＝8 mm, D＝7.51 mm이며, 개구율은 31%이다. 상기 본 발명례 F 및 비교예 G, H의 제조 방법에 대해서 다음에 설명한다.
(본 발명례 F)
(f1)～(f5) 본 발명례 A에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(f6) 그 후에 소정의 형상이 되도록, 도 19에 도시하는 바와 같이 스크라이브를 행하여, 칩화한 것을 발광 장치로 하였다. 얻은 발광 장치는 8 mm□이다.
(f7)～(f11) 본 발명례 A에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(f12) 상기한 (f11)과 달리 (f10)에 있어서 리드 프레임의 마운트에 탑재한 것 위의 n 전극측에 형광재를 탑재한 후에 에폭시계 수지에 의해 수지 밀봉을 행하 여, 백색으로 발광하는 램프도 제작하였다. 이것에는 450 nm의 광출력 1 와트 당 180 루멘(lm)을 얻을 수 있는 형광재를 사용하였다.
(비교예 G)
(g1) c 면으로부터 0.5° 변위시킨 n형 GaN의 오프 기판을 사용하였다. 비저항 0.6 Ω?cm과 본 발명의 범위 0.5 Ω?cm 이하보다 높은 것을 선택하였다. 이 GaN 기판의 전위 밀도는 1E7/㎠이며, 또한 두께는 400 ㎛로 하였다.
(g2)～(g5) 본 발명례 F에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(g6) 그 후에, 소정의 형상이 되도록 스크라이브를 행하여, 칩화한 것을 발광 장치로 하였다. 얻은 발광 장치는 0.49 mm□이다.
(g7)～(g12) 본 발명례 F에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(비교예 H)
(h1) c 면으로부터 0.5° 변위시킨 n형 GaN의 오프 기판을 사용하였다. 비저항 0.6 Ω?cm와 본 발명의 범위 0.5 Ω?cm 이하보다 높은 것을 선택하였다. 이 GaN 기판의 전위 밀도는 1E7/㎠이며, 또한 두께는 400 ㎛로 하였다.
(h2)～(h5) 본 발명례 F에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(h6) 그 후에 소정의 형상이 되도록 스크라이브를 행하여, 칩화한 것을 발광장치로 하였다. 얻은 발광 장치는 8 mm□이다.
(h7)～(h12) 본 발명례 F에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(실험 및 그 결과)
(1) 본 발명례 F 및 비교예 G, H에 대해서, n 전극으로부터 MQW층으로 전류가 비교적 균일하게 퍼지는 범위의 전류 분포를 시뮬레이션으로 산출하였다. 이 시뮬레이션 결과를 본 발명례 F 및 비교예 G, H의 소자 설계에 반영하고 있다. 도 20에 전류가 퍼지는 이미지도를 도시한다. 도 21은 MQW의 발광층(4)에 있어서의 중심으로부터의 직경 방향 거리를 r로 하여 거리(r)에 있어서의 전류 밀도비를 나타내는 도면이다. 전류 밀도는 n 전극 중심의 값을 1로 한다.
(ⅰ) 본 발명례 F의 결과 : n 전극 바로 아래에는 가장 전류 밀도가 크고, n 전극으로부터 멀어짐에 따라 전류 밀도는 작아졌다. 또한 n 전극 바로 아래의 1/3 이상의 전류 밀도를 얻을 수 있는 범위가 n 전극 바로 아래를 중심으로 직경 12 mm가 되었다. 이 결과를 근거로 발광 장치의 크기는 그것에 내포되는 8 mm□로 하였다. GaN 기판의 제2 주표면인 N 면에는 포토리소그래피 기술과, 증착과, 리프트 오프법에 의해 8.1 mm 마다 칩의 중심에 직경 100 ㎛의 n형 전극을 부착하였다. 이 경우, GaN 기판의 N 면 상에서 n형 전극이 없는 부분, 즉 개구율은 소자 당 대략 100%이다. 두께, 열처리, 접촉 저항은 본 발명례 A와 동일하다.
(ⅱ) 비교예 G의 결과 : n 전극 바로 아래의 1/3 이상의 전류 밀도를 얻을 수 있는 범위가 n 전극 바로 아래를 중심으로 직경 0.7 mm가 되었다. 그래서 본 발명례 E와 n 전극의 크기를 합쳐서 직경 100 ㎛로 하고, 칩 크기는 직경 0.7 mm에 내포되는 0.49 mm□로 하였다. 그래서 GaN 기판의 N 면에는 포토리소그래피 기술과, 증착과, 리프트오프법에 의해 0.5 mm 마다 칩 중심에 직경 100 ㎛의 n형 전극 을 부착하였다. 이 경우, 개구율은 소자 당 대략 97%이다. 두께, 열처리, 접촉 저항은 본 발명례 A～E와 동일하다.
(ⅲ) 비교예 H에서는 본 발명례 E와 칩의 크기를 맞추어 8 mm□로 하였다. GaN 기판의 전기 저항은 비교예 G와 동일하며, 전류의 퍼짐이 직경 0.7 mm가 되기 때문에, 8 mm□에 균일하게 전류를 흐르게 하고자 하면(n형 전극 바로 아래의 1/3 이상), n 전극은 직경 7.51 mm 필요하다. 그래서, GaN 기판의 제2 주표면(광 방출면)에는 스크라이빙의 폭을 0.1 mm로 하여, 포토리소그래피 기술과, 증착과, 리프트오프법에 의해 8.1 mm 마다 직경 7.51 mm의 n 전극을 부착하였다. 이 경우, 개구율은 소자당 대략 31%가 된다.
(2) 본 발명례 F와 비교예 G, H를 형광재를 탑재하지 않은 것 끼리를 적분구내에 탑재한 후, 소정의 전류를 인가하고, 집광되어 검출부로부터 출력되는 광출력치의 비교를 행하였다. 결과를 도 22 및 도 23에 도시한다.
20 mA의 전류 인가에서는 본 발명례 F와 비교예 G, H는, 전극을 배치하지 않은 부분의 면적률과 정합하도록 각각 8 mW, 7.8 mW, 2.5 mW의 출력이 되었다. 본 발명례 F에서 가장 높은 광출력을 얻을 수 있고, 비교예 G도 본 발명례 F 만큼은 아니지만 비교적 높은 광출력을 얻을 수 있었다. 여기서 또한 500배의 10 A를 인가한 경우, 본 발명례 F 및 비교예 H는 각각 전극을 배치하지 않은 부분의 면적률에 따라 4 W 및 1.3 W의 출력을 얻을 수 있었다.
비교예 G에서는 인가 전류 0.26 A에서 발광부의 전류 밀도가 110 A/㎠일 때의 0.1 W 출력까지는 인가 전류의 증가에 비례하여 출력이 증가하였다. 그러나, 그 후 열발생에 의핸 온도 상승과 함께 출력이 포화되고, 전류 10 A의 인가에 의해 발광 장치가 고장 났다.
또한, 상기한 3종의 시험체 휘도를 측정한 결과를 도 24 및 도 25에 도시한다. 도 24는 형광재를 배치하여 백색화한 LED의 인가 전류와 얻어진 휘도와의 관계를 도시하는 도면이며, 또한 도 25는 마찬가지로 전류와 휘도와의 관계를 도시하는 도면이다. 본 발명례 F와 비교예 H는 동일한 형광재를 사용하여도 각각 전극을 배치하지 않은 부분의 면적률에 따라 얻어지는 휘도가 변하기 때문에, 10 A의 인가 전류로 720 루멘(lm)/칩, 234 루멘(lm)/칩이 되었다. 비교예 G는 전류 인가 0.26 A에서의 18 루멘(lm)/칩이 열적인 한계이며, 전류를 10 A 인가하면 파손되었다. 도 24 및 도 25에 의하면, 고전류로 높은 휘도를 얻을 수 있었던 것은 본 발명례 F뿐이었다.
또한, 본 실시예에 있어서 전류 인가를 최대 10 A로 한 것은 그 이상 전류를 늘리면, n 전극에서의 줄 발열 밀도가 지나치게 커져 발열이 커질 가능성이 있기 때문이다.
n 전극을 크게 하거나 또는 접촉 저항을 충분히 낮추면, 최대 전류가 전류 밀도 110 A/㎠에 대한 70 A까지 동일한 효과를 얻을 수 있다.
(본 발명례 F-2 및 F-3)
여기서, 본 발명례 F와 동일한 처리를 실시하고, 본 발명례 F-2에서는 n 전극의 직경(D)을 1 mm(면적 0.785 ㎟)로 하여 GaN 기판의 중앙에 배치하였다. 또한, 본 발명례 F-3에서는 n 전극을 450 ㎛□로 하고, GaN 기판의 4개의 코너에 배치하 였다(도 26 및 도 27 참조). 도 26 및 도 27에 도시하는 바와 같이, 4개의 코너에 위치하는 n 전극은 각각 본딩 와이어에 의해 리드 프레임과 전기적으로 접속되어 있다. 본딩 와이어에는 Au 선을 이용하며, 그 단면의 직경은 300 ㎛이다. 이 경우의 개구율은 모두 대략 100%이다. 또한, 본 발명례 C1과 마찬가지로 컵형의 반사체인 반사컵(37)을 배치하였다.
본 발명례 F와 같이 형광재를 탑재하지 않은 것을 적분구에 장입한 후, 소정의 전류를 인가하여 발광시켰다. 그 광을 집광하는 검출부로부터 출력되는 광출력값을 계측한 바, 20 mA의 전류 인가에서는 8 mW, 인가 전류를 상기한 500배의 10 A로 한 경우에서는 4 W, 또한, 70 A를 인가한 경우에서는 28 W의 출력을 얻을 수 있었다.
또한, 형광재를 배치하여 백색광화 한 LED의 경우, 5040 루멘(lm)/칩의 휘도를 얻을 수 있었다.
물론 크기가 작고, 인가 전류가 비교적 작은 발광 장치를 다수개 나열하여 같은 출력을 얻을 수 있지만, 소자 배치의 위치 정밀도를 위해 또는 전기적 쇼트를 회피하기 위해 소자간에 일정 거리가 필요하며, 전체의 크기가 극단적으로 커지거나, 또한 1개 1개의 소자에 도통을 실시하거나 하면, 극단적으로 비용이 높아져 실용적이지 않다. 본 발명에 의하면 그러한 문제를 피하여 종래와 완전 동일한 제조프로세스 수를 이용하여, 거의 동일한 비용으로 또한 크기도 필요 최소한으로 하여 높은 발광 출력을 얻을 수 있다.
또한 발광 파장 및 층 구조가 변하여도, 또는 기판의 특성이 같으면, GaN 기 판 대신 AlxGa1-xN 기판(단, x는 0보다 크고 1 이하)을 이용하여도 물론 동일한 효과가 있다.
도 26 및 도 27에 도시하는 바와 같이, GaN 기판의 코너에 위치하는 n 전극과 리드 프레임을 반경 150 ㎛의 4개의 Au 선으로 전기적으로 접속함으로써, 전극이나 와이어가 광추출의 장해가 되지 않기 때문에, 더 광출력을 높일 수 있다.
(실시예 4)
본 발명의 실시예 4에서는 GaN 기판 두께가 광출력에 미치는 영향에 대해서 설명한다. 도 3에 도시하는 LED와 동일한 구조를 갖는 본 발명례 I, J, K의 3개의 시험체를 이용하여, GaN 기판의 광흡수를 측정하였다. 시험체의 제작 방법에 대해서 설명한다.
(본 발명례 I)
(i1) c 면으로부터 0.5° 변위시킨 n형 GaN의 오프 기판을 사용하였다. 이 GaN 기판의 비저항은 0.01 Ω?cm이며, 전위 밀도는 1E7/㎠였다. 이 GaN 기판은 두께 100 ㎛로 하였다.
(i2) MOCVD에 의해, GaN 기판의 제1 주표면 상에 순서대로 다음층을 형성하였다. 즉 (GaN 버퍼층/Si 도프 n형 GaN층/클래드층의 Si 도프 n형 Al0.2Ga0.8N층/GaN층과 In0.05Ga0.95N층의 2층 구조가 3층 중첩된 MQW층/클래드층의 Mg 도프 p형 Al0.2Ga0.8N층/Mg 도프 p형 GaN층)의 적층 구조를 형성하였다.
(i3) 발광 파장은 380 nm이며, 저온 4.2 K에서의 PL 강도와 실온 298 K에서 의 PL 강도를 비교함으로써 편의적으로 산출한 내부 양자 효율은 50%였다.
(i4)～(i5) 본 발명례 A에 있어서 대응하는 처리와 동일한 처리를 실시하였다.
(i6) 우선 점형의 n 전극으로부터 MQW층으로 전류가 비교적 균일하게 퍼지는 범위를 시뮬레이션으로 산출하였다. 그 결과, n 전극 바로 아래가 가장 전류 밀도가 크고 n 전극으로부터 멀어짐에 따라 전류 밀도가 작아졌다. 또한 n 전극 바로 아래의 1/3 이상의 전류 밀도를 얻을 수 있는 범위가 n 전극 바로 아래를 중심으로 직경 3 mm가 되었기 때문에, 발광 장치의 크기는 그것에 내포되는 1.6 mm□로 하였다. GaN 기판의 N 면에는 포토리소그래피 기술과, 증착과, 리프트오프법에 의해 1.7 mm 마다 직경 100 ㎛의 n형 전극을 부착하였다. 이 경우, GaN 기판의 Ga 면 상에서 n형 전극이 없는 부분, 즉 개구율은 소자 당 대략 100%이다. 두께, 열처리, 접촉 저항은 본 발명례 A와 같다.
(i7) 본 발명례 A에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(i8) 그 후에 소정의 형상이 되도록 스크라이브를 행하여, 칩화한 것을 발광장치로 하였다. 얻은 발광 장치는 1.6 mm□이다.
(i9)～(il1) 본 발명례 A에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(본 발명례 J)
(j1) c 면으로부터 0.5° 변위시킨 AlxGa1-xN의 오프 기판을 사용하였다. 비 저항은 0.01 Ω?cm이며, 전위 밀도는 1E7/㎠였다. n형 AlxGa1 - xN 기판의 두께는 100 ㎛로 하였다. Al의 원자 비율 x＝0.2, 0.5, 1로 3 종류의 것을 이용하였다.
(j2) MOCVD에 의해, AlxGa1-xN 기판의 제1 주표면 상에 다음 적층 구조를 형성하였다. (클래드층 Si 도프 n형 클래드 Al0.2Ga0.8N/GaN과 In0.05Ga0.95N과의 2층 구조를 3층 중첩한 MQW층/클래드층의 Mg 도프 p형 Al0.2Ga0.8N층/Mg 도프 p형 GaN층) 순서로 형성한다.
(j3)～(j5) 본 발명례 I에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(j6) Al1-xGaxN 기판의 제2 주표면에는 포토리소그래피 기술과, 증착과, 리프트오프법에 의해 400 ㎛ 마다 직경 100 ㎛의 n 전극을 부착하였다. n 전극은 Al1-xGaxN 기판의 제2 주표면에 접하여 밑에서부터 순서대로 (Ti층 20 nm/Al층/100 nm/Ti층 20 nm/Au층 200 nm)의 적층 구조를 형성함으로써 구성하였다. 이것을 불활성 분위기 속에서 가열 처리함으로써, 접촉 저항을 1E-4 Ω?㎠ 이하로 하였다.
(j7)～(j11) 본 발명례 I에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(비교예 K)
(k1) c 면으로부터 0.5° 변위시킨 n형 GaN의 오프 기판을 사용하였다. 이 GaN 기판의 비저항은 0.01 Ω?cm이며, 전위 밀도는 1E7/㎠였다. 이 GaN 기판은 두께 1 mm(1000 ㎛)로 하였다.
(k2)～(k5) 본 발명례 I에 있어서 대응하는 처리와 동일한 처리를 실시하였다.
(k6) 발광 소자(칩)의 크기는 본 발명례 G와 동일한 1.6 mm□로 하였다. GaN 기판의 제2 주표면에는 포토리소그래피 기술과, 증착과, 리프트오프법에 의해 1.7 mm 마다 직경 100 ㎛의 n형 전극을 부착하였다. 이 경우 GaN 기판의 제2 주표면(광 방출면)에서 n 전극이 없는 부분의 비율, 즉 개구율은 소자 당 대략 100%이다. 두께, 열처리, 접촉 저항은 본 발명례 I와 동일하게 하였다.
(k7)～(k11) 발명례 I에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(실험 및 그 결과)
우선, 기판 두께가 다른 본 발명례 I, J 및 비교예 K의 기판(1)을 준비하여, 파장 380 nm의 입사광에 대한 투과율을 측정하였다. 도 28 및 도 29에 광투과율 측정 시험의 개요를 도시한다. 본 발명례 I 및 J의 두께가 100 ㎛인 데 비하여 본 발명례 K의 두께가 1 mm(1000 ㎛)로 두껍다. 시험의 결과를 도 30에 정리하여 도시한다.
도 30에 의하면, 본 발명례 I, J 및 비교예 K에 대해서, 투과율은 각각 70%, 90% 및 10%였다. 본 발명례 J에서는 Al의 원자수비 x＝0.2, 0.5 및 1과 3 종류의 기판을 제작하였지만, 어느 쪽의 투과율도 90%였다.
여기서, 형광재를 탑재하여 백색 LED로 한 본 발명례 I, J 및 비교예 K를 적분구 내에 탑재한 후 소정의 전류를 인가하고, 집광되어 검출부로부터 출력되는 광출력값의 비교를 행하였다. 전류 20 mA를 인가한 바, 본 발명례 I, J 및 비교예 K 에서 4.2 mW, 5.4 mW(상기 3 종류 모두) 및 0.6 mW의 출력을 얻을 수 있었다. 이 차는 각각의 기판 투과율의 차에 따른 것이지만, GaN 기판의 경우 파장 400 nm보다 단파 길이로 극단적으로 그 광의 투과율이 작아지기 때문에, 그 경우, 본 발명과 같이 기판을 AlxGa1-xN으로 함으로써 높은 광의 추출을 얻을 수 있다.
또한, GaN 기판을 얇게 함으로써도 높은 광의 추출을 얻을 수 있다. 두께는 지나치게 얇아도 n 전극으로부터 MQW에의 전류 확대 범위가 지나치게 작아지며, 지나치게 두꺼우면 전술한 바와 같이 추출 효율이 나빠지기 때문에, 발광 파장에도 의하지만, 그 두께는 50 ㎛～500 ㎛가 바람직하다. 또한 본 발명례와 같이 GaN 기판의 두께가 100 ㎛ 정도의 얇은 것을 사용함으로써, GaN 기판의 제조 비용을 작게 할 수 있으며, 보다 저비용의 발광 장치를 제조하는 것이 가능해진다. 발광 파장에 상관없이, 기판 두께의 단축에 의해 물론 저비용화 할 수 있다.
(실시예 5)
본 발명의 실시예 5에서는 기판 상에 형성되는 n형 GaN층 두께의 제조 수율에 대해서 설명한다. 이용한 시험체는 GaN 기판을 이용하는 본 발명례 A와 동일한 구조의 본 발명례 L과, 사파이어 기판을 이용하는 비교예 B와 같은 구조의 비교예 M, N의 3개이다.
(본 발명례 L)
(l1) 본 발명례 A에 있어서 대응하는 처리와 동일한 처리를 행한다.
(l2) MOCVD에 의해, 다음 적층 구조를 형성한다(도 4 참조). [GaN 기판/GaN 버퍼층/Si 도프 n형 GaN층(2)/클래드층의 Si 도프 n형 Al0.2Ga0.8N층/GaN층과 In0.1Ga0.9N층의 2층 구조를 3층 중첩한 MQW층/클래드층의 Mg 도프 p형 Al0.2Ga0.8N층/Mg 도프 p형 GaN층)을 형성한다. 도 4를 참조하여 Si 도프 n형 GaN층(2)의 두께(t)는 100 nm로 하였다.
(l3)～(l13) 본 발명례 A에 있어서 대응하는 처리와 같은 처리를 행하였다. 이 때 소자 분리의 에칭홈(25)을 형성하면, 에칭홈 바닥부(25a)는 도 31에 도시하는 바와 같이 완전히 평탄하게는 되지 않으며, 다소의 요철이 있는 형상이 된다. 본 발명례 L의 경우는, 상기한 바와 같이 중앙부가 GaN 기판이나 버퍼층에 도달하여도 이 부분에 전극 등을 설치하지 않기 때문에, 이 부분에 있어서의 깊이 및 바닥부의 평탄도가 다소 변동하여도 제조 수율 등에 미치는 영향은 작다.
(비교예 M)
(m1) 비교예 B에 있어서 대응하는 처리와 같은 처리를 행하였다.
(m2) MOCVD에 의해, 사파이어 기판 상에 다음 적층 구조를 형성하였다(도 8 참조). (사파이어 기판/GaN 버퍼층/Si 도프 n형 GaN층/클래드층의 Si 도프 n형 Al0.2Ga0.8N층/GaN층과 In0.1Ga0.9N층의 2층 구조를 3층 중첩한 MQW층/클래드층의 Mg 도프 p형 Al0.2Ga0.8N층/Mg 도프 p형 GaN층)을 형성한다. 도 8을 참조하여 Si 도프 n형 GaN층(102)의 두께는 3 ㎛로 하였다.
(m3)～(m11) 비교예 B에 있어서의 대응하는 처리와 동일한 처리를 행하였다. 이 때 소자 분리의 에칭홈(125)을 형성하면 에칭홈 바닥부(125a)는 도 32에 도시하 는 바와 같이 완전히 평탄하게는 되지 않으며 다소의 요철이 있는 형상이 된다. 그러나 비교예 M의 경우는 Si 도프 n형 GaN층(102)의 두께는 3 ㎛로 두껍기 때문에, 상기한 바와 같이 중앙부가 버퍼층이나 사파이어 기판에 도달하지 않는다. 이 결과, 이 부분에 있어서의 깊이나 바닥부의 평탄도가 다소 변동하여도 제조 수율 등에 미치는 영향은 작다.
(비교예 N)
(n1) 비교예 B에 있어서의 대응하는 처리와 동일한 처리를 행하였다.
(n2) MOCVD에 의해, 사파이어 기판면 상에 다음 적층 구조를 형성하였다(도 6 참조). (GaN 버퍼층/Si 도프 n형 GaN층/클래드층의 Si 도프 n형 Al0.2Ga0.8N층/GaN층과 In0.1Ga0.9N층의 2층 구조를 3층 중첩한 MQW층/클래드층의 Mg 도프 p형 Al0.2Ga0.8N층/Mg 도프 p형 GaN층을 형성하였다. 도 8을 참조하여, Si 도프 n형 GaN층(102)의 두께는 100 nm로 하였다.
(n3)～(n4) 비교예 B에 있어서의 대응하는 처리와 동일한 처리를 행하였다.
(n5) 비교예 N의 경우, 사파이어 기판 상에 사파이어는, 격자 정수가 다른 GaN계 다층막을 성장시키기 때문에, n형 GaN층의 두께가 100 nm로 지나치게 얇아지면 양질의 다층막을 얻을 수 없으며, 발광 출력은 극단적으로 작아진다.
또한, 비교예 N의 경우, 사파이어 기판이 절연체이기 때문에, n 전극은 p 전극과 동일한 성장막측에 설치해야 한다. 그래서 이 웨이퍼를 또한, 포토리소그래피 기술과 RIE에 의해, Mg 도프 p형층측에서 Si 도프 n형 GaN층까지 Cl계 가스로 에칭 함으로써, n형 전극을 설치하기 위해 n형 GaN층을 노출시키고자 하였다. 그러나 도 33에 도시하는 바와 같이, 본 비교예 N에서는 Si 도프 n형 GaN층의 두께가 100 nm(0.1 ㎛)로 얇기 때문에, 웨이퍼 내에 균일하게 n형 GaN층을 노출시킬 수 없다. 이 때문에, 장소에 의해 노출면이 n형 AlxGa1-xN층이거나, GaN 버퍼층이거나 하였다. 열 인산 등을 이용하여 웨트 에칭을 시도하였지만, 어떠한 에칭제라도 같은 결과였다.
(실험 결과)
실시예 1과 동일한 요령으로 광출력을 측정한 결과, 본 발명례 L에서는 인가전류 20 mA에 의해 8 mW의 출력을 얻었다. 한편, 동일한 인가 전류로 비교예 M에서는 7.2 mW의 출력을 얻었다. 또한, 본 발명례 L의 구조에서는 n형 GaN층의 두께를 3 ㎛에서 100 nm로 얇게 하여도 동등한 출력을 얻을 수 있었다. 또한, n 전극을 도전성 GaN 기판의 N 면에 설치할 수 있기 때문에, Si 도프 n형 GaN층을 노출시키지 않아도 된다.
기판 상에 성장하는 발광 소자의 막 두께는 대상으로 하는 파장이나 출력에도 의하지만, 통상, 많아도 6 ㎛ 이하이며, 그 대부분을 차지하는 Si 도프 n형 GaN층의 두께를, 본 발명례에서는 3 ㎛에서 100 nm로 얇게 할 수 있다. 이 결과, 본 발명례에 의하면, 막 성장의 비용을 비약적으로 작게 할 수 있다.
비교예 N의 시험체 처리 공정(n5)에서 설명한 바와 같이, n형 GaN층을 100 nm(0.1 ㎛)로 얇게 하면, n형 GaN층 노출의 수율이 매우 나빠 실용적이지 않다.
또한, 장래의 기술 진보에 의해 임시로 균일한 노출이 실현되었다고 하여도 층의 두께가 지나치게 얇아지기 때문에, 실시예 1에 있어서의 비교예 B와 같이, n형 GaN층 안을 층에 평행한 방향으로 흐르는 전류의 전류 밀도가 극단적으로 지나치게 커져 발열이 증가하여 실용적인 광 출력은 얻을 수 없다(도 33 참조). 물론 형광재를 이용하여 백색으로 한 경우나 발광 파장을 바꾼 경우에도 동일한 효과를 물론 얻을 수 있다.
(실시예 6)
본 발명의 실시예 6에서는 GaN 기판의 전위 밀도가 광출력에 미치는 영향에 대해서 설명한다. 이용한 시험체는 본 발명례 A와 동일한 구조를 가지며, 전위 밀도가 1E6/㎠의 본 발명례 O 및 전위 밀도가 1E9/㎠의 비교예 P의 2개이다.
(본 발명례 O)
(01) c 면으로부터 0.5° 변위시킨 n형 GaN의 오프 기판을 사용하였다. 이 GaN 기판의 비저항은 0.01 Ω?cm이며, 전위 밀도는 1E6/㎠였다. 이 GaN 기판의 두께는 400 ㎛로 하였다.
(02)～(011) 본 발명례 A에 있어서의 대응하는 처리와 동일한 처리를 행하였다.
(비교예 P)
(p1) c 면으로부터 0.5° 변위시킨 n형 GaN의 오프 기판을 사용하였다. 이 GaN 기판의 비저항은 0.01 Ω?cm이며, 전위 밀도는 1E9/㎠였다. 이 GaN 기판의 두께는, 본 발명례 O와 동일한 400 ㎛로 하였다.
(p2)～(p11) 본 발명례 A에 있어서의 대응하는 처리와 동일한 처리를 행하였다.
(실험 결과)
실시예 1과 동일하게, 광출력을 측정한 결과, 본 발명례 O 및 비교예 P에 있어서, 인가 전류 20 mA와 함께 8 mW의 출력을, 또한 인가 전류 100 mA에서는 각각 40 mW 및 30 mW의 출력을 얻었다. 이와 같이 본 발명례 O는 비교예 P와 비교하였을 때, 보다 높은 발광 출력을 얻을 수 있다.
본 발명례 O와 비교예 P에서는 비저항 및 두께 등은 동일하기 때문에, 발열 및 방열은 같다. 상기 광출력의 차가 열의 영향이 아닌 것을 확인하기 위해, duty 비 1%, 인가 시간 1 ㎲의 100 ㎲ 사이클의 펄스 전류를 인가하여 비교하였다. 이 시험 결과는 전술한 결과와 동일하며, 인가 전류 100 mA에 의해 각각 40 mW 및 30 mW의 출력을 얻었다.
따라서, 메카니즘은 반드시 명백한 것은 않지만, 열의 영향이 아니라 전위 밀도의 차에 의해 고전류 밀도에서의 발광 출력의 차를 얻을 수 있었다. 또한, 발광파장이나 층 구조를 바꾼 경우나, 형광재를 설치한 백색으로 한 경우에도 동일한 효과를 얻을 수 있다는 것을 발명자의 실험에 의해 확인할 수 있다.
(실시예 7)
본 발명의 실시예 7에서는 광출력에 미치는 표면 및 단면의 비거울면화의 영향에 대해서 설명한다. 이용한 시험체는 본 발명례 Q, R이다. 본 발명례 Q는 표면 및 단면을 비거울면화한 도 34에 도시하는 LED이며, 본 발명례 R은 비거울면화를 행하지 않는 도 35에 도시하는 LED이다.
(본 발명례 Q)
(ql)～(q7) 본 발명례 F에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(q7과 q8 사이에 삽입하는 처리 공정) GaN 기판의 N 면 및 소자 단면을 비거울면으로 하였다. 비거울면으로 하는 방법은 RIE 등의 드라이 에칭 및 웨트 에칭에 의하였다. 이러한 에칭에 의한 비거울면화 방법 이외에 기계적으로 연마하는 방법을 이용하여도 좋다. 본 실시예에서는 에칭제로서 KOH 수용액을 이용한 웨트 에칭에 의한 방법을 적용하였다.
4 mol/l의 KOH 수용액을 온도를 40℃에 유지한 상태에서 충분히 교반한 후, 웨이퍼를 30분간 교반기(stirrer) 속에 침지하여, GaN 기판의 N 면 및 소자 단면을 비거울면화 하였다.
(q8)～(q11) 본 발명례 F에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(비교예 R)
본 발명례 F와 같은 것이다.
(실험 결과)
실시예 1과 동일하게 광출력을 측정한 결과, 본 발명례 Q 및 비교예 R은 인가 전류 10 A에서 각각 4.8 W 및 4 W의 출력을 얻었다. 또한 형광재를 설치하여 백색으로 한 경우, 인가 전류 10 A에 의해 본 발명례 Q에서 1150 루멘(lm)을, 또한 비교예 R에서 960 루멘(lm)의 출력을 얻었다. 즉 본 발명례 Q에 있어서 보다 고발 광 출력을 얻을 수 있었다. 물론 발광 파장을 바꾼 경우에도 물론 동일한 효과가 있다. 이것은 기판 및 n형 GaN층의 표면 및 단면이 거울면 상태에서는 도 35에 도시하는 바와 같이, 굴절률이 높은 GaN의 표면에서 전반사가 발생하기 쉽고, 내부로부터 외측으로 광이 빠져나가고 있기 때문이다. 이것에 대하여, 도 34에 도시하는 바와 같이 비거울면화하면 외부에의 광방출 효율을 높일 수 있다.
또한, 비거울면화에 KOH 수용액을 사용하는 경우, 농도가 0.1～8 mol/l, 온도가 20～80℃의 범위에서 행하면, 동일한 효과를 얻을 수 있다는 것을 발명자의 실험에 의해 알고 있다.
(실시예 8)
본 발명의 실시예 8에서는 광출력에 미치는 p형 전극에 있어서의 반사율의 영향에 대해서 설명한다. 이용한 시험체는 본 발명례 S, T, U, V, W의 5개이다.
(본 발명례 S)
(s1)～(s6) 본 발명례 F에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(s7) p 전극은 다음 방법으로 제작한다. p형 GaN층에 접하여 하층에서부터 순서대로 4 nm 두께의 Ni층 및 4 nm 두께의 Au층을 형성한다. 계속해서, 불활성 분위기 중에서 가열 처리한다. 이 후에, 상기한 Au층 위에 100 nm 두께의 Ag층을 형성한다. 상기 방법으로 제작된 p 전극의 접촉 저항은 5E-4 Ω?㎠였다.
또한 상기 p 전극 중 유리판 위에 접하여 하층으로부터 순서대로 형성한 (4 nm 두께의 Ni층/4 nm 두께의 Au층)에 동일한 열처리를 한 후에 투과율을 측정하였다. 그 결과, Ni층 측으로부터 450 nm의 입사광에 대한 투과율은 70%였다. 또한, 100 nm 두께의 Ag층을 유리판에 부착하여 반사율을 측정하였다. 이 결과, 450 nm의 입사광에 대하여 반사율 88%를 얻을 수 있었다. 여기서 (4 nm 두께의 Ni층/4 nm 두께의 Au층/100 nm의 Ag층)을 Ni층을 하층 유리판에 형성하여, 동일한 열처리를 한 후에 반사율을 측정하였다. 그 결과, 450 nm의 입사광에 대하여 44%의 반사율을 얻을 수 있었다. 이 반사율은 파장 450 nm의 입사광이, (4 nm 두께의 Ni층/4 nm 두께의 Au 전극층)을 70%의 투과율로 투과한 후, Ag층에서 88%의 반사율로 반사하고, 다시 (4 nm 두께의 Ni층과 4 nm 두께의 Au 전극층)을 70%의 투과율로 투과한 반사율에 일치한다.
(s8)～(s11) 본 발명례 F에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(본 발명례 T)
(t1)～(t6) 본 발명례 F에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(t7) p 전극은 다음 방법으로 제작한다. p형 GaN층 상에 밑에서부터 순서대로 4 nm 두께의 Ni층 및 4 nm 두께의 Au층을 형성한다. 이 후, 불활성 분위기 중에서 열처리한다. 계속해서, 상기한 Au층 상에 100 nm 두께의 Al층 및 100 nm 두께의 Au층을 형성한다. 상기한 방법으로 제작된 p 전극의 접촉 저항은 5E-4 Ω?㎠였다.
또한 이 전극 중 (두께 4 nm의 Ni층/두께 4 nm의 Au층)의 적층막을 유리판에 부착하여 동일한 열처리를 한 후에 투과율을 측정한 결과, Ni측으로부터의 450 nm의 입사광에 대하여 70%였다. 또한, 100 nm 두께의 Al층을 유리판에 부착하여 반사율을 측정한 결과, 450 nm의 입사광에 대하여 84%였다. 또한, 밑에서부터 순서대로 (4 nm 두께의 Ni층/4 nm 두께의 Au층/100 nm 두께의 Al층)의 적층막을 유리판에 형성하여, 동일한 열처리를 한 후에 반사율을 측정하였다. 이 결과, 450 nm의 입사광에 대하여 42%의 반사율을 얻을 수 있었다. 이 반사율은 파장 450 nm의 입사광이 (4 nm 두께의 Ni층/4 nm 두께의 Au 전극층)을 70%의 투과율로 투과한 후, Al층에서 42%의 반사율로 반사하여, 다시 (4 nm 두께의 Ni층/4 nm 두께의 Au 전극층)을 70%의 투과율로 투과하였을 때에 산출되는 반사율과 일치한다.
(t8)～(t11) 본 발명례 F에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(본 발명례 U)
(u1)～(u6) 본 발명례 F에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(u7) p 전극으로서, p형 GaN층에, p형 GaN층에 대하여 저항성의 전극으로 반사율도 높은 Rh를 두께 100 nm에서 전면에 부착하였다. 접촉 저항은 5E-4 Ω?㎠이다. 또한 이 전극의 Rh를 유리판에 부착하여 투과율을 측정한 결과, 450 nm의 입사광에 대하여 60%였다.
(u8)～(u11) 본 발명례 F에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(본 발명례 V)
(v1)～(v7) 본 발명례 S에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(v7과 v8 사이에 삽입하는 처리 공정) 본 발명례 Q에 있어서, q7과 q8 사이에 삽입하는 처리 공정과 동일한 처리를 행한다.
(v8)～(v11) 본 발명례 S에 있어서 대응하는 처리와 동일한 처리를 행하였다.
(본 발명례 W)
본 발명례 W는 본 발명례 F와 같은 것이다.
(실험결과)
실시예 1과 동일하게 광출력을 측정한 결과, 본 발명례 S, T, U, V 및 W는 인가 전류 10 A에 의해 각각 4.8 W, 4.8 W, 5.2 W, 5.8 W 및 4 W의 출력을 얻었다. 본 발명례 S, T의 실장측에서의 반사 모식도를 도 36에, 본 발명례 U의 실장측에서의 반사 모식도를 도 37에, 또한 본 발명례 W의 실장측에서의 반사 모식도를 도 38에 도시한다. 본 발명례 S, T에서는 p 전극(12)과 도전성 접착제(14) 사이에 고반사층(35)을 배치하고 있는 데 대하여, 본 발명례 U에서는 p 전극(12) 그 자체를 고반사율 재료로 하며, 본 발명례 V에서는 또한 비거울면화 되어 있다. 또한, 본 발명례 W에서는 실장측에서의 반사에 대해서는 특별히 배려하고 있지 않다.
본 발명례 S, T, U, V에 있어서 형광재를 설치하여 백색 LED로 한 경우, 인가 전류 10 A에 의해 각각 864 lm, 864 lm, 936 lm 및 1044 lm의 출력을 얻었다. 이들의 결과에 의하면, p 전극을 고반사율 재료로 형성하거나, 또한 p 전극과 도전성 접착제 사이에 고반사율재를 배치함으로써, 광의 유효 활용을 저울질하며, 광출력을 향상시킬 수 있다. 즉 전극층에 Ag나 Al 및 Rh의 반사막을 p 전극 그 자체, 또는 p 전극과 도전성 접착제 사이에 내장함으로써, 발광 출력을 더 향상할 수 있었다. 또한, 본 발명례 V와 같이, GaN 기판의 N 면이나 단면을 비거울면으로 함으 로써 한층 더 향상이 가능해졌다.
발광 파장을 바꾼 경우, Ag층 및 A1층에서의 반사율이나 Au 및 Ni층에서의 흡수율이 변하기 때문에 효과의 정도는 일률적으로는 말할 수 없지만, 어느 쪽의 파장에서도 물론 효과가 있다. 또한 Rh 대신 동등 이상의 일함수를 갖고, 동등 이상의 반사율이 있는 원소를 이용하여 동등 이상의 효과를 얻을 수도 있다.
(실시예 9)
본 발명의 실시예 9에서는 GaN 기판의 산소 농도와 비저항 및 광의 투과율과의 관계를 파악하였다. 그 관계에 기초하여 p 다운 실장, 즉 GaN 기판을 광방출면으로 하는 발광 소자에 있어서, 소정의 광방출 면적의 경우에 최적인 GaN 기판 두께와 산소 농도와의 관계를 수립한 점에 특징이 있다. 전술한 바와 같이 p 다운 실장에서는 광방출면이 GaN 기판이 되기 때문에, 다음에 도시하는 바와 같이, 비저항과 광투과율에 큰 영향을 갖는 산소 농도는 특히 중요하다.
도 39는 GaN 기판의 비저항에 미치는 산소 농도의 영향을 도시하는 도면이다. 도 39로부터, 비저항 0.5 Ωcm 이하는 산소 농도 1E17개/㎤ 이상으로 함으로써 실현할 수 있다. 또한, 도 40은 GaN 기판 400 ㎛일 때의 파장 450 nm의 광 투과율에 미치는 산소 농도의 영향을 도시하는 도면이다. 동도보다 산소 농도가 2E19개/㎤를 초과하면 파장 450 nm의 광 투과율이 급격히 저하하는 것을 알 수 있다. 도 39와 도 40으로부터 산소 농도의 증대는 GaN 기판의 비저항을 감소시키고, 발광면을 확대하는 데 유효하지만 광의 투과율을 저하시키는 것을 알 수 있다. 따라서, p 다운 실장되는 발광 소자에 이용되는 GaN 기판으로서는 산소 농도, GaN 기판의 두 께, 발광의 평면 크기를 어떻게 설정할지가 매우 중요해진다
도 41은 본 발명례 A에 대하여 두께 및 산소 농도를 변화시킨 GaN 기판으로 램프를 제작하였을 때, 그 램프의 광출력 및 전류가 균일하게 흐르는 평면 크기를 측정한 결과를 도시하는 도면이다. 램프의 광출력에 대해서 말하면, 두께가 두꺼울수록 또한 산소 농도가 높을수록 광출력은 저하하는 경향이 있다. 또한 전류가 균일하게 흐르는 최대의 평면 크기에 대해서 말하면, 두께가 두꺼울수록 또한 산소 농도가 높을수록 커지는 경향이 있다.
도 41로부터, 예컨대 전류가 균일하게 흐르는 평면 크기가 한 변 4 mm(한 변 5 mm)의 정방형인 경우, 광출력으로서 본 발명례 A의 크기로 20 mA 인가 시에 8 mW 상당 이상을 얻고자 할 때, 두께 200 ㎛의 GaN 기판에서는 산소 농도를 6E18개/㎤ 이상(한 변 5 mm 정방형에서는 8E18개/㎤ 이상)으로 하면, 본 발명례 A의 크기로 20 mA 인가시에 광출력 8 mW 이상을 확보한 후에, 균일한 발광을 얻을 수 있다. 즉 본 발명례 A의 크기 한 변 300 ㎛의 정방형에 있어서의 20 mA 인가와 전류 밀도를 합친 경우, 한 변 4 mm(한 변 5 mm)의 정방형에서는 3.6 A(5.6 A) 인가에 해당하고, 3.6 A(5.6 A) 인가시에 인가 전류에 비례하여 광출력 1.4 W(2.3 W) 이상 확보한 후에, 균일한 발광을 얻을 수 있다.
또한, 두께 400 ㎛의 GaN 기판에서는 상기 두께 200 ㎛의 경우와 동일한 목표 성능으로 하였을 때, 한 변 4 mm 정방형에서는 3E18개/㎤ 이상(한 변 5 mm 정방형의 경우, 산소 농도 4E18개/㎤ 이상)으로 하면 좋다. 단, 두께 400 ㎛에서는 산소 농도를 2E19개/㎤ 이하로 하지 않으면, 본 발명례 A의 크기로 20 mA 인가시에 8 mW 상당 이상의 광출력을 얻을 수 없다.
또한, 두께 600 ㎛의 GaN 기판에서는 한 변 4 mm 정방형의 영역을 전류가 균일하게 흐르는 산소 농도 2.5E18개/㎤ 이상에 비하여, 본 발명례 A의 크기로 20 mA 인가시에 광출력 8 mW 상당 이상이 되는 산소 농도의 한계값은 2.5E18개/㎤보다 아주 약간 높을 뿐이다. 따라서, 상기 2개의 조건을 만족하는 산소 농도 범위는 좁은 범위밖에 없다. 한편, 한변 3 mm 정방형의 영역에 균일하게 전류가 흐르는 산소 농도 2E18개/㎤ 정도 이상이기 때문에, 한변 4 mm 정방형에 비교하여 산소 농도의 허용 범위는 간신히 넓어진다.
또한, 도 41에 의하면, GaN 기판의 두께가 200 ㎛～400 ㎛의 경우, 한 변 10 nm의 정방형에 균일하게 전류를 흐르게 하고, 본 발명례 A의 크기로 20 mA 인가시에 8 mW 상당 이상의 출력을 얻는 것을 가능하게 하는 산소 농도 범위는 실용상 충분히 넓다는 것을 알 수 있다. 두께 200 ㎛에서는 산소 농도 2E19개/㎤보다 낮은 산소 농도 이상으로 가능한 것을 알 수 있다. 또한 두께 400 ㎛에서는 산소 농도 8E18개/㎤ 이상으로 가능하다.
다음에 구체적인 실시예에 대해서 설명한다. 실시예에서는 다음 시험체를 이용하였다.
(본 발명례 S1) : 1E19개/㎤의 산소 농도에 의해 n형화 되어 있는 두께 400 ㎛의 GaN 기판을 이용하였다. 산소 농도는 SIMS(Secondary Ion Mass Spectroscopy)로 얻어진 것이다. 이 GaN 기판의 비저항은 0.007 Ω cm이며, 파장 450 nm의 광에 대한 투과율은 72%이다. 상기 GaN 기판을 이용하여 발광 소자에 조립될 때에, 상기 이외의 부분은 본 발명례 A와 동일한 조건으로 하였다. 즉 GaN 기판의 평면 크기는 광 방출면이 1변의 길이 0.3 mm의 정방형이 되도록 취하고[실시예 1의 (a1) 참조], (a2) MOCVD으로 GaN 기판의 제1 주요면인 Ga 면 상에 다음 적층 구조를 형성하였다. (Si 도프 n형 GaN층/클래드층의 Si 도프 n형 Al0.2Ga0.8N층/GaN층과 In0.15Ga0.85N층과의 2층 구조가 3층 중첩된 MQW/클래드층의 Mg 도프 p형 Al0.2Ga0.8N층/Mg 도프 p형 GaN층)의 적층 구조를 갖는다.
(비교예 T1) : 두께 400 ㎛이며, 산소 농도 5E16개/㎤에 의해 n형화 되어 있는 GaN 기판을 이용하였다. 이 GaN 기판의 비저항은 0.002Ω cm이며, 파장 450 nm의 광에 대한 투과율은 35%이다. 상기 이외의 조건은 본 발명례 S1과 같다.
(비교예 T2) : 두께 400 ㎛이며, 산소 농도 2E16개/㎤에 의해 n형화 되어 있는 GaN 기판을 이용하였다. 이 GaN 기판의 비저항은 1.0 Ω cm이며, 파장 450 nm의 광에 대한 투과율은 90%이다. 상기 이외의 조건은 본 발명례 S1과 같다.
(시험 및 그 결과) : 상기 시험체의 p 다운 실장의 발광 소자를 조립하여 20 mA의 전류를 인가한 바, 본 발명례 S1에서는 8 mW의 광출력을 얻을 수 있었다. 이것에 비하여 비교예 T1에서는 4 mW, 또한 비교예 T2에서는 5 mW의 광출력 밖에 얻을 수 없었다. 비교예 T1의 4 mW라는 광출력은 그 GaN 기판의 투과율에 따른 출력이라고 할 수 있다. 비교예 T2에 대해서 출광면인 GaN 기판의 제2 주요면측으로부터 발광 상태를 관찰한 바, 면 내에 발광의 강약이 확인되었다. 즉 n 전극의 주위에서 발광 강도가 극단적으로 강하고, n 전극으로부터 멀어짐에 따라서 급격히 발 광 강도는 약해진다. 이것은 GaN 기판의 비저항이 크기 때문에 n 전극을 경유하는 전류가 발광 소자의 면 내에 충분히 퍼지지 않았기 때문이다. 이 때문에, 발광은 전류가 집중하는 p 전극 주위에서만 발생하였다. 이 결과, 비교예 T2의 발광 소자 전체의 발광 출력은 본 발명례 S1보다 뒤떨어지게 되었다.
(실시예 10)
본 발명의 실시예 10은 p 다운 실장의 발광 소자에 있어서의 GaN 기판 내의 전위 다발의 밀도를 한정하여 광출력을 높였다는 점에 특징이 있다. GaN 기판의 형성시, 대부분의 영역 결정성을 높이기 위해 불가피하게 발생하는 전위를 집중화하여 모아 이산적으로 전위 다발을 분포시킴으로써, 그 사이의 대부분 영역의 GaN 기판의 결정성을 높인다. p 다운 실장의 발광 소자에서는 GaN 기판이 광방출측에 배치되기 때문에, 전위 다발의 밀도가 소정값(전위 다발 밀도 4E2개/㎠)을 초과하면 발광 장치의 제조 수율에, 추정을 초과하여 극적으로 영향을 미치는 사상을 확인할 수 있었다.
상기 GaN 기판의 전위 다발은 도 42에 도시하는 바와 같이 p형 GaN층 등 에피택셜막의 p형 GaN층(6)에도 계승되고, 에피택셜막 상에 코어(61)로서 나타난다. 따라서, 전위 다발 밀도와 코어 밀도와는 거의 일치한다. 이 코어(61)는 에피택셜막의 성막 조건에 의해서는, 도 43에 도시하는 바와 같은 구멍형 오목부가 된다. 이 구멍형 오목부의 밀도가 GaN 기판을 방출면으로 하는 p 다운 실장 발광 장치에서는 제조 수율에 극적으로 영향을 미친다.
이용한 시험체는 다음과 같다.
(본 발명례 S2) : 전위 다발이 평균 500 ㎛ × 500 ㎛ 당 1개 분포하고 있는 GaN 기판을 이용하였다. 이것은 전위 다발 밀도 4E2개/㎠에 대응한다. 다른 조건은 본 발명례 S1과 동일하다.
(비교예 T3) : 비교예에는 전위 다발이 10 ㎛ × 10 ㎛ 당 1개 분포하고 있는 GaN 기판을 이용하였다. 이것은 전위 다발 밀도 1E 6개/㎠의 밀도에 대응한다. 다른 조건은 본 발명례 S2와 동일하게 하였다.
(시험 및 그 결과) : 상기한 GaN 기판을 실생산 베이스에 각각 복수 개의 발광 소자에 조립되었다. 각 시험체에 20 mA의 전류를 인가하여, 광출력이 8 mW 이상 얻어지는 수율을 조사하였다. 그 결과, 본 발명례 S2에서는 수율 95% 이지만, 비교예 T3에서는 수율 50%였다. 즉 전위 다발 밀도가 4E2개/㎠ 이하이면, 실제로 제조 가능한 수율로 할 수 있지만, 상기 밀도를 초과하면 실제로 상업 베이스로 계속적으로 제조하는 것이 불가능해진다.
광출력이 8 mW에 만족하지 않는 디바이스로서의 발광 소자를 분해하여 칩을 추출하여 조사하였다. 추출한 칩을 적당한 산용액으로 전극을 제거하고, p형 반도체층측에서 관찰하면, GaN 기판의 전위 다발이 분포하는 개소에 있어서 에피택셜 성장층이 형성되어 있지 않은 것이 복수예에서 관찰되었다. 전위 다발이 분포하는 개소에서는 직경 1 ㎛ 정도의 구멍형 오목부가 관찰되었다. 상기 구멍형 오목부는 광출력이 8 mW 이상의 것에는 확인되지 않았다.
또한, 상기한 시험체에 대하여, 실시예 1의 본 발명례 A의 제작 단계(a7)에 대응하는 단계에서 20 mA의 전류를 인가한 바, 상기 구멍형 오목부를 포함하는 발 광 소자는 구동 전압이 전부 1 V 미만이었다. 이것은 구멍형 오목부를 전극이 채워서 p 전극측과 n 전극측의 층끼리가 전기적으로 단락하고 있으며, 그 결과, 전류가 활성층 전체에 퍼져 충분한 양 공급되지 않기 때문에 낮은 광출력이 되었다고 생각된다.
(실시예 11)
본 발명의 실시예 11은 GaN 기판과 n형 AlGaN 클래드층(3) 사이에, n형 AlGaN 버퍼층과 n형 GaN 버퍼층을 배치한 점에 특징이 있다. 통상, 기판에는 휘어짐이 있지만, GaN 기판에서는 특히 휘어짐이 크다. 이 때문에 GaN 기판에서는 오프각 도 44에 도시하는 바와 같이, 기판면 내에서 크게 변동한다. 도 44는 20 mm × 20 mm GaN 기판의 c 면으로부터의 오프각 분포예를 도시하고 있다. 이 GaN 기판에 에피택셜막을 형성하여 각각의 발광 소자로 분리하여 광출력을 측정하면, 코너에 위치하고 오프각이 0.05° 레벨로 작은 영역(R1) 및 오프각이 1.5° 레벨로 큰 영역(R2)에 형성된 발광 장치는 20 mA의 인가 전류에 대하여 광출력 8 mW 이상을 얻을 수 없다. 이것은 GaN 기판 상에 형성된 에피택셜막의 결정성이 좋지 않은 것에 기인하고 있다.
이 때문에 도 45에 도시하는 바와 같이, GaN 기판(1)과 AlGaN 클래드층(3) 사이에 양자의 중간 격자 정수를 갖는 n형 AlGaN 버퍼층(31)과, n형 GaN 버퍼층(2)을 배치하여 격자 정수의 차이를 완화하는 시험을 행하였다. 보다 구체적으로는, n형 AlGaN 버퍼층(31)을 상기 위치에 배치한 점에 특징이 있다.
이용한 시험체는 다음과 같다.
(본 발명례 S3) : 이용한 GaN 기판은 도 42에 도시하는 바와 같이 20 mm × 20 mm의 면 내에서 c 면으로부터의 오프 각도가 0.05°의 영역에서 1.5°의 영역으로 연속하여 변화하고 있다. 이 GaN 기판의 비저항은 0.01 Ω?cm이고, 전위 밀도는 1E7/㎠이며, 두께는 400 ㎛이다. 이와 같이 오프 각도 분포가 있는 GaN 기판을 이용하여 실시예 1의 본 발명례 A의 제조 공정(a1)～(a11)에 따라서, 상기 20 mm × 20 mm 기판의 각 위치로부터 발광 소자를 제작하였다. 이 때 도 45에 도시하는 바와 같이, GaN 기판(1)과 n형 GaN 버퍼층(2) 사이에 두께 50 nm의 Al0.15Ga0.85N 버퍼층을 배치하였다.
(비교예 T4) : GaN 기판은 20 mm × 20 mm의 면 내에서 c 면으로부터의 오프각도가 0.05°의 영역에서 1.5°의 영역으로 연속한 것을 이용하였다. 이 GaN 기판의 비저항은 0.01 Ω?cm이고, 전위 밀도는 1E7/㎠이며, 두께는 400 ㎛이다. 실시예 1의 본 발명례 A의 제조 공정(a1)～(a11)에 따라서 각 위치로부터 복수 개의 발광 소자를 제작하였다. 비교예 T4에서는 GaN 기판(1)에 접하여 n형 GaN층을 형성하고, GaN 기판과 n형 GaN층 사이에 Al0.15Ga0.85N 버퍼층을 배치하지 않았다.
(시험 및 그 결과) : 발광 소자에 20 mA의 전류를 인가하였을 때, 본 발명례 S3에서는 20 mm × 20 mm의 GaN 기판의 상기 영역 R1, R2를 포함하는 0.05～1.5°의 영역에서 광출력 8 mW 이상을 얻을 수 있었다(도 46 참조). 그러나 비교예 T4에서는 오프 각도 0.1°～1.0°의 영역 상에 형성된 발광 소자에 있어서만 광출력 8 mW 이상을 얻을 수 있었다. 0.05° 및 1.5°의 오프각 레벨에서는 광출력 8 mW에 미달이었다.
이것은 본 발명례 S3에서는 오프 각도가 크게 변동하는 GaN 기판을 이용하여도 상기한 바와 같이 Al0.15Ga0.85N 버퍼층을 배치함으로써 결정성이 우수한 에피택셜층을 형성할 수 있기 때문이다.
(실시예 11-2)
본 발명의 실시예 11-2는 실시예 11과 마찬가지로 GaN 기판과 n형 AlGaN 클래드층(3) 사이에 n형 AlGaN 버퍼층과 n형 GaN 버퍼층을 배치함으로써, 실시예 10과 같은 GaN 기판의 전위 다발 부분에 에피택셜막을 형성하였을 때에 발생하는 도 43에 도시한 구멍형 오목부를 없앤 점에 특징이 있다.
(본 발명례 S2-2) : 비교예 T3과 마찬가지로 전위 다발이 10 ㎛ × 10 ㎛당 1개 분포하고 있는 직경 2 인치의 GaN 기판을 이용하였다. 이것은 전위 다발 밀도 1E6개/㎠의 밀도에 대응한다. 도 45에 도시하는 바와 같이, GaN 기판(1)과 n형 버퍼층(2) 사이에 두께 50 nm의 Al0.15Ga0.85N 버퍼층을 배치하였다. 다른 조건은 본 발명례 S2와 동일하게 하였다.
(시험 및 그 결과)
에피택셜층을 생성한 후, 미분 간섭 현미경 및 SEM(주사형 전자 현미경)으로 에피택셜층측의 웨이퍼면 안을 관찰하였다. 그 결과, 도 43에 도시하는 바와 같은 구멍형 오목부는 하나도 없다는 것을 확인하였다. 상기한 직경 2 인치의 GaN 기판을 외주로부터 모서리 5 mm 정도를 제외하고, 모두 발광 소자에 조립하였다. 발광 소자를 50개에 1개의 비율로 추출하고, 20 mA의 전류를 인가하여 광출력이 8 mW 이상 얻어지는 수율을 조사하였다. 결과는 100%의 수율이었다. 상기한 수율은 보다 많은 제조를 행하면, 구멍형 오목부 이외의 제조 요인에 의해 100% 미만의 100%에 가까운 수율을 얻을 수 있다고 생각된다. 그러나 구멍형 오목부에 촛점을 조절하여 행한 상기 수율 시험 결과에서는 100%라는 특이하게 양호한 수율을 얻을 수 있었다.
(실시예 12)
본 발명의 실시예 12는 MQW 4/p형 AlGaN 클래드층 5/p형 GaN층(6)의 외측에 전도성을 높인 p형 AlGaN층을 배치하여, p 전극으로서 반사율이 높은 Ag 전극층만을 전면에 배치한 점에 특징이 있다. 따라서 일함수 등을 고려한 다른 금속 전극을 설치하고 있지 않다. 이 구성에 의해 다운측 바닥부에 있어서 높은 반사율을 갖기 때문에, 다른 금속 전극을 이용한 경우에 발생하는 광의 흡수가 작아지며, 광방출 효율을 높일 수 있다.
시험체는 다음과 같다.
[본 발명례 S4(도 47 참조)] : 본 발명례 A와 마찬가지로 GaN 기판의 제1 주요면인 Ga면 상에 다음 적층 구조를 갖는다. /MQW4/클래드층의 Mg 도프 p형 Al0.2Ga0.8N층(5)/Mg 도프 p형 GaN층(6)/두께 5 nm의 Mg 도프 InGaN층(32) 상기한 적층 구조에서는 Mg 도프 p형 GaN층(6)에 접하여 두께 5 nm의 Mg 도프 InGaN층(32)을 갖는 점에 특징이 있다. 또한, 실시예 1의 본 발명례 A에서는 처리 공정(a7)에 있 어서 Ni/Au 전극층을 형성하였지만, (a7)의 처리 공정을 행하지 않고, 대신 두께가 100 nm의 Ag 전극층(33)을 형성하였다.
(비교예 T5) : 실시예 1의 본 발명례 A의 구조에 있어서, Ni/Au 전극층에 접하고, 또한 두께 100 nm의 Ag 전극층을 배치하였다.
(시험 및 그 결과) : 본 발명례 S4에서는 p형 GaN층(6)에 접하여 p형 InGaN층(32)이 있기 때문에 엑셉터 레벨이 낮아진다. 이 때문에 캐리어 농도가 증가하고, 그 만큼 일함수가 크지 않은 Ag 반사막(33)을 p 전극으로서 p형 InGaN층(32)에 접하여 배치하여도 Ag 반사막(33)과 p형 InGaN층(32)과의 접촉 저항은 그만큼 커지지 않는다. 본 발명례 S4의 발광 소자의 구동 전압과, 비교예 T5의 발광 소자의 구동 전압을 비교하였지만, 차는 0.05 V 미만이며, 의미 있는 차를 확인할 수 없었다.
본 발명례 S4에서는 20 mA의 전류를 인가하였을 때 11.5 mW의 광출력을 얻을 수 있었던 데 비하여, 비교예 T5에서는 9.6 mW였다. 또한, 본 발명례 A는 8 mW였다.
상기한 바와 같이 본 발명례 S4에 있어서 큰 광출력을 얻을 수 있는 것은 발광층으로부터 p 반도체층측을 향하는 광이 Ni/Au 전극층이 없기 때문에 Ni/Au 전극층으로 흡수되지 않고, 반사율 88%의 Ag층으로 반사되기 때문이다. 한편, 비교예 T5에서는 p 전극층에 있어서의 광의 반사율 ＝ Ni/Au에 의한 흡수 70% × Ag 반사율 × 재흡수 70% ＝ 44%보다 낮은 것이 된다. 이 결과, 본 발명례 S4에서는 외부로 추출할 수 있었던 광출력이 비교예 T5의 1.2배에 달하였다.
또한, 본 실시예에서는 p 전극에 Ag 막을 이용하였지만, 그 밖에 반사율이 높은 p형 InGaN층(32)의 접촉 저항이 그만큼 높지 않으면 어떠한 재료를 이용하여도 좋고, 예컨대 Al, Rh를 이용할 수 있다.
(실시예 13)
본 발명의 실시예 13에서는 p 전극을 p형 GaN층의 접촉 저항이 작은 Ni/Au층을 이산적으로 배치하고, 그 간격을 채우도록 Ag 막을 피복하여 광출력을 향상시킨 점에 특징이 있다. 도 48은 p 전극에 착안한 단면도이다. 에피택셜층의 다운측 바닥면에 소정의 피치로 Ni/Au 전극층(12a)이 이산적으로 배치되어 있다. 또한, 그 사이를 채워, 에피택셜층의 다운측 바닥면 및 Ni/Au 전극층(12a)을 피복하도록 Ag층(33)이 배치되어 있다. 도 49는 p 전극의 상측 부분을 투과시켜 p 전극을 본 평면도이다.
또한, 이산적인 Ni/Au 전극층(12a)의 전형적인 피치는 3 ㎛이다. 피치 3 ㎛는 통상의 p형 GaN층이나 p형 AlGaN 클래드층에서는 그 비저항으로부터 전류가 퍼지는 범위의 직경이 많아도 6 ㎛인 것에 기초하고 있다. 즉 피치를 3 ㎛로 함으로써, 하나의 이산 전극으로부터 이웃의 이산 전극에 전류가 도달한다. 전류를 전극층에 거쳐 완벽하게 흐르게 하기 위해서는 피치 3 ㎛ 이하로 하는 것이 좋지만, 너무 피치를 작게 하면 이산 배치의 Ni/Au 전극층에 의해 광의 유효 추출량이 감소하게 된다.
예컨대 이산적 Ni/Au 전극의 면적률이 20%일 때, 도 48 및 도 49에 도시하는 p 전극의 구조에 의하면, 광의 반사율(계산)＝반사율 88% × 면적률 80% × 반사율 40% × 면적률 20%＝78%(계산)를 얻을 수 있다. 본 시산을 베이스로 하여 실제로 상기 구조의 p 전극을 제작하여 광출력을 측정하였다. 시험체는 다음과 같다.
(본 발명례 S5) : 실시예 1의 본 발명례 A와 동일한 제조 공정에 따라서 제작하였지만, p 전극의 제작 공정(a7)에 있어서, p형 GaN층에 접하여 두께 4 nm의 Ni층을 형성하고, 그 위에 두께 4 nm의 Au층을 전체면에 형성하였다. 계속해서, 레지스트 마스크를 이용하여 패터닝하고, 이산적으로 분포된 Ni/Au 전극을 형성하였다(도 48, 도 49 참조). 계속해서, 불활성 가스 분위기 중에서 가열 처리함으로써, 접촉 저항을 5E-4 Ω?㎠로 하였다. 이 후, Ni/Au 전극의 간극을 끼워 넣고, 또한 Ni/Au 전극을 덮도록 전체면에 Ag층을 형성하여 반사 전극으로 하였다. 이산적으로 배치된 Ni/Au층의 p형 GaN층에 있어서의 점유율은 20%로 하고, Ag의 점유율은 80%로 하였다. 또한, Ni/Au 전극층(12)의 피치는 3 ㎛로 하였다(도 50 참조).
(비교예 T6) : 실시예 1의 본 발명례 A와 동일한 제조 공정에 따라서 적층 구조를 GaN 기판 상에 형성하였다. p 전극은 그 제작 공정(a7)에 따라서 p형 GaN층에 접하여 전면에 Ni/Au층을 배치하고, 열처리를 행하였다. 계속해서, 본 발명례 A의 구성과 다르며, 또한, Ni/Au층에 접하여 Ag층을 전면에 형성하였다(도 51 참조).
비교를 위해 본 발명례 A와 동일한 발광 소자에 대해서, 다운측을 향한 광의 반사 거동을 도 52에 도시한다.
(시험 및 그 결과) : 상기한 바와 같이 제작된 각 발광 소자에 전류 20 mA를 인가하여 광출력을 측정하였다. 본 발명례 S5에서는 11.5 mW의 광출력을 얻을 수 있었지만, 비교예 T6에서는 9.6 mW였다. 또한, 활성층으로부터 마운트측을 향한 광 중 p 전극으로 반사되어 출사면으로부터 출사되는 비율은, 본 발명례에서는 86%에 달한다(도 50 참조). 이것에 대하여 비교예 T6에서는 67%였다(도 51). 한편, 본 발명례 A에서의 상기한 비율은 40%였다(도 52).
본 발명례 S5에서는 다운측을 향한 광은, p 전극의 80%를 점유하는 Ag에 의해, 그 80% 만큼이 88%의 반사율로 반사되며, 또한 p 전극의 20%를 차지하는 Ni/Au층에 의해 그 20% 만큼이 40%를 초과하는 반사율(단순히 반사율 40%가 아님)로 반사된다. 이 결과, 본 발명례 S5에서는 상기한 비율은 86%가 된다. 비교예 T6에서는 Ni/Au층의 다운측에 위치하는 Ag층에 의해 더 반사되고, 그 반사분이 있기 때문에 본 발명례 A보다도 큰 비율이 된다.
또한, 비교예 T6은 가장 넓게는 본 발명례에 물론 속한다. 본 실시예를 설명하기 위해 편의상 비교예로 하고 있을 뿐이다.
상기한 Ni/Au 전극층은 Pt 전극층 또는 Pd 전극층으로 치환하여도 좋다. 또한, 반사 전극 Ag층은 Pt층 또는 Rh층으로 치환하여도 좋다.
마찬가지로 Ni/Au 전극의 면적률이 10%일 때 20 mA 인가시의 광출력은 11.8 mW, Ni/Au 전극의 면적률이 40%일 때 20 mA 인가시의 광출력은 10.6 mW와, 그 면적률에 따라서 비교예 T6보다도 큰 광출력을 얻을 수 있다. 그러나, Ni/Au 전극의 면적률이 10% 미만의 2%의 경우, 광출력은 비교예 T6과 동일한 9.6 mW 밖에 얻을 수 없으며, Ni/Au 전극의 주위에서 극단적으로 강한 발광 얼룩이 있다는 것이 본 발명자의 실험으로 확인되고 있다.
(실시예 14)
본 발명의 실시예 14는 GaN 기판으로부터 에피택셜층에 전파한 병행된 복수 개의 판형 결정 반전 영역을 제거하고, 그 판형 결정 반전 영역의 간극 영역마다 p 전극을 배치한 점에 특징이 있다. GaN 기판에는 GaN 기판의 두께 방향에 병행하게 분포하여 스트라이프형으로 GaN 기판의 주요면에 나타나고, 그 결정 반전 영역이 에피택셜층(2, 3, 4, 5, 6)에 전파한다. 도 53, 도 54에 도시하는 판형 결정 반전 영역은 주요면 상에서 격자형으로 배치되어 있다. 질화물 반도체 기판을 제작할 때, 전위 다발(＝코어)을 모은 영역에서는 주위의 결정 배열에 대하여 반전된 결정 배열을 취한다. 이 때문에, 판형 결정 반전 영역과 전위 다발과는, 주위와 결정 배열이 반전하고 있다는 점에서 동일하다. 양자의 차이는 전위 다발이 전위를 끈 형상 또는 굵기가 있는 선형으로 모으고, 따라서 결정 반전 영역이 끈 형상인 데 대하여, 판형 결정 반전 영역에서는 그것이 판형인 점에 있다. 즉 판형 결정 반전 영역은 전위가 두께를 갖는 면형 영역 내에 고밀도로 분포된다.
본 실시예에서는 상기 에피택셜층 중 결정 반전 영역을 완전 제거하고, 또한 GaN 기판의 결정 반전 영역을 제1 주요면측의 소정 깊이에 이를 때까지 제거하고, 각 에피택셜층을 이격하여, 이격된 에피택셜층마다 p 전극을 설치한 점에 특징이 있다(도 55 참조). 판형 결정 반전 영역은 도 53에 도시하는 바와 같이 판형 결정 반전 영역이 주요면 상에서 교차하는 격자형 결정 반전 영역으로 형성되어 있어도 좋으며, 나중에 설명하는 바와 같이 주요면 상에서 일정 방향으로 엉성하게 분포되는 병행 배치라도 좋다.
(본 발명례 S6) : 도 53, 도 54에 도시하는 GaN 기판에서는 에피택셜층측의 제1 주표면은 면 방위가 (0001)면, 즉 c 면이다. 이 제1 주요면과 면대칭의 관계에 있는 결정 반전 영역은 (000-1)면, 즉-c 면이며, c 축이 반전하여 성장하고 있다. c 면에서는 표면은 Ga 원자가 배열된 Ga 면이며, 결정 반전 영역에서는 그 표면은 N 원자가 배열된 N 면이다. 본 발명례 S6에서는 제1 주요면에 있어서 100 ㎛ 마다 폭 30 ㎛의 결정 반전 영역이 격자형으로 배열된 GaN 기판을 이용하였다. 결정 반전 영역은 GaN 기판 상에 형성된 에피택셜막으로 전파한다.
상기 GaN 기판을 이용하여, 본 발명례 A와 동일한 제조 방법으로 적층 구조를 형성하였다[본 발명례 A의 공정(a1)-(a6) 참조]. p 전극을 형성하는 공정에서는(a7) 대신 다음 처리를 한다. 즉 p형 GaN층에 도 54와 같이 전파한 결정 반전 영역만을 피복하는 마스크 패턴을 이용하여, 마스크 간극의 c 면의 영역에만 p 전극층을 형성한 후, 마스크 패턴을 제거하였다.
계속해서, 상기 GaN 기판의 제2 주요면(이면) 전면에 마스크를 피복한 반도체 기판을 8N(규정) 80℃의 KOH 중에 유지하여, 제1 주요면측의 결정 반전 영역을 p형 GaN층 등의 에피택셜층을 거쳐 GaN 기판 안까지 에칭하고 제거하여 홈(52)을 설치하였다. 판형 결정 반전 영역(51)은 전위 밀도가 높은 전위 밀집부이기 때문에 KOH에 의한 에칭이 용이하다. GaN 기판 내의 에칭 깊이는 에피택셜층과 GaN 기판의 계면으로부터 GaN 기판측에 150 ㎛ 들어간 위치까지이다. 이 후, 마스크를 제거하여 홈(52)을 끼워 넣도록 절연막을 퇴적하였다(도 55).
(시험 및 시험 결과) : 상기한 본 발명례 S6을 발광 소자에 조립하고, 20 mA 의 전류를 인가한 바, 9.6 mW의 광출력을 얻을 수 있었다. 이것은 본 발명례 A의 광출력 8 mW의 1.2배이다.
전술한 바와 같이, 본 발명례 S6에서는 판형 결정 반전 영역이 격자형으로 배열되어 있지만, 판형 결정 반전 영역은 격자형이지 않아도 되며, 도 56(평면도) 및 도 57(단면도)에 도시하는 바와 같이, GaN 기판의 주요면에 일정 방향을 따라 병렬적으로만 배치된 판형 결정 반전 영역이라도 좋다. 또한, 점형(실제는 면 또는 작은 원형)의 결정 반전 영역이 규칙적으로 존재하는 질화물 반도체 기판을 사용한 경우에도 에칭 구멍의 크기 및 깊이에 따라 본 발명례 S6과 마찬가지로 본 발명례 A보다도 큰 광출력을 얻을 수 있다.
(실시예 15)
본 발명의 실시예 15에서는 도 58에 도시하는 바와 같이, 반도체칩의 상측에, GaN 기판(1)에 대면하도록 형광판(46)을 배치하여 수지(15)에 의해 밀봉한 점에 특징이 있다. p 다운 실장에 있어서의 방사면이 되는 GaN 기판에 대면시켜 형광판을 배치한 구성으로 독창성이 있다. 이용한 시험체는 도 58에 도시하는 본 발명례 S7, S8 및 비교예 T7이다.
(본 발명례 S7) : 본 발명례 S7은 기본적으로는 실시예 3에 도시한 본 발명례 F의 제조 공정에 따라 제조된다. 도 58에 도시하는 바와 같이, p 다운 탑재한 칩 위에 형광판(46)을 GaN 기판(1) 이면에 대면하도록 배치하고, 에폭시계 수지(15)로 밀봉하여 백색 발광 장치로 하였다.
상기한 형광판(46)은 다음 제조 방법으로 제작하였다. 할로겐 수송법에 의해 I(요오드)가 확산된 덩어리형의 ZnSSe 결정을 제작하고, 이 덩어리형 ZnSSe 결정을 Zn, Cu 분위기 중에서 가열함으로써, ZnSSe 내부에 Cu를 확산시켰다. 이어서 이 덩어리형 ZnSSe 결정을 거친 연마반을 이용하여 두께 0.5 mm까지 연마한 후, 리드 프레임에 맞추어지는 형상으로 절취하였다. 상기한 방법으로 제작된 형광판의 표면 및 이면의 거칠기는 Rmax＝1 ㎛였다.
(본 발명례 S8) : 본 발명례 S8에서는 상기 형광판(46)의 GaN 기판에 대면하는 표면(46a)에 요철을 형성하였다(도 59 참조). 요철의 높이는 2 ㎛로 하고, 요철이 평균적인 피치는 5 ㎛로 하였다. 다른 구조는 본 발명례 S7과 동일하게 하였다.
(비교예 T7) : 도 60에 도시하는 바와 같이, p 톱 탑재한 칩의 상측에 형광판(46)을 칩에 대면하도록 배치하고, 에폭시계 수지(15)로 밀봉하여 백색 발광 장치로 하였다.
(시험 및 시험 결과) : 상기한 GaN 기판으로부터 조립된 발광 장치에 전류 10 A를 인가하였을 때, 얻어진 발광의 휘도는 다음과 같다. 본 발명례 S7에서는 800 lm, 본 발명례 S8에서는 880 lm 모두 높은 휘도를 얻을 수 있었다. 한편, 비교예 T7의 휘도는 540 lm였다. 상기한 결과는 p 다운 탑재에 있어서 GaN 기판에 대면하여 형광판을 배치하는 쪽이, p 톱 탑재에 형광판을 배치하는 것보다도 높은 휘도를 확보할 수 있는 것을 나타내는 것이며, 형광판의 GaN 기판에 대면하는 표면을 조면(租面)화함으로써 휘도를 더 향상시키는 것이 판명되었다.
(실시예 16)
본 발명의 실시예 16에서는 본 발명에 따른 발명례 V와 기본적으로 동일한 구조를 갖는 LED인 발명례 S9, S10, S11 및 이미 설명한 비교예 D와 기본적으로 같은 구조를 구비하는 LED인 비교예 T9, 또한, 비교예 B와 기본적으로 같은 구조를 구비하는 LED인 비교예 T10을 준비하고, 각각의 LED를 이용하여 차량용 헤드 램프를 작성하였다. 이하, 구체적으로 설명한다.
우선, 본 발명례 S9, S10, S11의 구성은 이하와 같다.
(본 발명례 S9) : 기본적으로, 본 발명례 S9의 LED는 도 3에 도시한 본 발명례 A와 같은 구조를 구비하고 있다. 본 발명례 S9에서는 GaN 기판(1)(도 3 참조)이 산소 도프에 의해 n형화되어 있다. GaN 기판(1)에 있어서의 산소 농도는 6E18개/㎤이다. 또한, 이 GaN 기판(1)의 두께는 400 ㎛로 하였다. 그리고, 본 발명례 V의 제조 방법 (v1)～(v11)과 동일한 방법을 이용하여 발광 장치로서의 LED를 작성하였다. 또한, 여기서 본 발명례 S9의 칩 크기는 2.5 mm□이며[칩화된 LED에서의 광의 방출면이 2.5 mm□(1변의 길이가 2.5 mm인 사각형)의 형상], 발광층이 2.5 mm□의 형상(즉 도 3에 있어서 L1＝2.6 mm)이다. 이 때문에, MQW 발광부의 면적은 6.25 ㎟이다. 또한, n형 전극(11)(도 3 참조)의 직경 D＝0.83 mm로 하였다. 이것은 본 발명례 S9에 있어서의 MQW 발광부의 크기와 n형 전극(11) 크기의 비가 본 발명례 A에서의 MQW 발광부의 크기와 n형 전극(11) 크기의 비와 동일해지도록 결정되어 있다. 그리고 이 본 발명례 S9의 LED에 전류를 인가하여, 발광 출력과 인가 전류의 관계를 조사하였다. 또한, 측정 방법은 기본적으로 다른 실시예의 경우와 같으며, 본 발명례 S9의 LED를 적분구 내에 탑재한 후, 소정의 전류를 인가하여 집광된 검출부로부터 출력되는 광출력값을 측정하였다. 이 결과, 전류 밀도(110)(A/㎠)에 해당하 는 6.88 A(이 때의 발광 출력은 4 W)까지, 발광 출력과 인가 전류 사이에 비례관계를 확인할 수 있었다. 또한, 인가 전류를 6.88 A 이상으로 하여도 LED로부터 얻어지는 발광 출력은 포화되기 때문에, 인가 전류＝6.88 A라는 조건이 열적인 한계라고 생각된다. 그리고, 450 nm의 광출력 1 와트(W) 당 250 lm을 얻을 수 있는 형광재를 사용하여 백색으로 발광하는 LED(백색 LED)을 작성하였다. 또한, 형광재의 배치는 도 18에 도시한 LED와 동일하게 하였다. 그리고, 이 백색 LED를 이용하여 도 2에 도시하는 바와 같은 헤드 램프를 작성하였다. 단, 헤드 램프에 탑재한 백색 LED는 하나로 하였다.
(본 발명례 S10) : 상기 본 발명례 S9와 동일하게 기본적으로 본 발명례 V와 같은 공정에 의해 작성하여, 본 발명례 V와 같은 구조로 하였다(즉 본 발명례 S9와 기본적으로 동일한 구조로 함). 단, 본 발명례 S10은 본 발명례 S9와 GaN 기판(1)에 있어서의 산소 농도, 칩 크기, MQW 발광부의 면적 및 n형 전극(11)의 크기가 다르다. 구체적으로는 본 발명례 S10에서는 GaN 기판(1)에 있어서의 산소 농도가 4E18개/㎤이며, 칩 크기가 1.4 mm□이고, MQW 발광부의 면적이 1?96 ㎟이며, n형전극(11)의 직경(D)이 0.47 mm이다. 또한, 본 발명례 S10에서는 내부 양자 효율이 50%의 에피택셜 다층막을 사용하고 있다. 그리고, 이 본 발명례 S10의 LED에 전류를 인가하여, 발광 출력과 인가 전류의 관계를 조사하였다. 또한, 측정 방법은 본 발명례 S9의 경우와 동일하다. 이 결과, 전류 밀도 110(A/㎠)에 해당하는 2.16 A(이 때의 발광 출력은 1.25 W)까지, 발광 출력과 인가 전류 사이에 비례 관계를 확인할 수 있었다. 또한, 인가 전류를 2.16 A 이상으로 하여도 LED로부터 얻어지는 발광 출력은 포화되기 때문에, 인가 전류＝2.16 A라는 조건이 열적인 한계라고 생각된다. 그리고, 450 nm의 광출력 1 와트(W) 당 250 lm을 얻을 수 있는 형광재를 사용하여, 백색으로 발광하는 백색 LED를 작성하였다. 또한, 형광재의 배치는 도 18에 도시한 LED와 동일하게 하였다. 그리고, 이 백색 LED를 이용하여 도 2에 도시하는 바와 같은 헤드 램프를 작성하였다. 단, 헤드 램프에 탑재한 백색 LED는 본 실시예 S9의 경우와 마찬가지로 하나로 하였다.
(본 발명례 S11) : 상기 본 발명례 S10과 마찬가지로 기본적으로 본 발명례 V와 같은 공정에 따라 작성하고, 본 발명례 V와 같은 구조로 하였다. 단, 본 발명례 S10에서는 내부 양자 효율이 50%의 에피택셜 다층막을 사용한 데 대하여, 본 발명례 S11에서는 내부 양자 효율이 78%의 에피택셜 다층막을 사용하였다. 또한, 칩 크기는 2.0 mm□이다. 그리고, 이 본 발명례 S11의 LED에 전류를 인가하여, 발광 효율과 인가 전류의 관계를 조사하였다. 또한, 측정 방법은 본 발명례 S9와 같다.이 결과, 전류 밀도 110(A/㎠)에 해당하는 4.4 A(이 때의 발광 출력은 4 W)까지, 발광 출력(발광 강도)과 인가 전류(주입 전류) 사이에 비례 관계를 확인할 수 있었다. 또한, 인가 전류를 4.4 A 이상으로 하여도 LED로부터 얻어지는 발광 출력은 포화되기 때문에, 인가 전류＝4.4 A라는 조건을 열적인 한계라고 생각할 수 있다. 그리고 450 nm의 광출력 1 와트(W) 당 250 lm을 얻을 수 있는 형광재를 사용하여 백색으로 발광하는 백색 LED를 작성하였다. 또한, 형광재의 배치는 도 18에 도시한 LED 와 동일하게 하였다. 그리고, 해당 백색 LED를 이용하여 도 2에 도시하는 바와 같은 헤드 램프를 작성하였다. 단, 헤드 램프에 탑재한 백색 LED는 본 실시예 S9의 경우와 마찬가지로 하나로 하였다.
또한, 비교예 T9, T10의 구성은 이하와 같다.
(비교예 T9) : 기본적으로, 비교예 D의 제조 방법(d1)～(d11)과 같은 공정에 의해, 비교예 D와 같은 구성인 비교예 T9의 LED를 얻었다. 단, 칩 크기를 1.4 mm□로 하였다. 또한, n 전극을 형성하는 n형 GaN층 부분의 치수(L4)는 0.7 mm로 하였다. 이것은 비교예 T9에 있어서의 MQW 발광부의 크기와 n형 전극(11) 크기의 비가 비교예 D에 있어서의 MQW 발광부의 크기와 n형 전극(11) 크기의 비와 동일하게 되도록 결정되어 있다. 이 때문에, MQW 발광부의 면적은 1.47 ㎟이 된다. 이 비교예 T9의 LED에 대해서, 본 발명례 S10과 마찬가지로 발광 출력과 인가 전류와의 관계를 조사하였다. 이 결과, 비교예 T9에 대하여, 본 발명례 S10과 같이 2.16 A의 전류를 인가하면 발광 출력은 0.54 W밖에 얻어지지 않았다. 그리고, 450 nm의 광출력 1 와트(W) 당 250 lm을 얻을 수 있는 형광재를 사용하여, 백색으로 발광하는 비교예로서의 백색 LED를 작성하였다. 또한, 형광재의 배치는 도 18에 도시한 LED와 동일하게 하였다. 그리고, 이 백색 LED를 이용하여 도 2에 도시하는 바와 같은 헤드 램프를 작성하였다. 단, 헤드 램프에 탑재한 백색 LED는 하나로 하였다.
(비교예 T10) : 기본적으로, 비교예 B의 제조 방법(b1)～(b11)과 같은 공정에 의해, 비교예 B와 같은 구성인 비교예 T10의 LED를 얻었다. 따라서, MQW 발광부의 면적은 0.0675 ㎟가 된다. 이 비교예 T10의 LED에 대해서, 비교예 T9와 같이 발광 출력과 인가 전류와의 관계를 조사하였다. 이 결과, 비교예 T10에 대해서 100 mA의 전류를 인가하면 발광 출력은 25 mW였다. 그리고, 450 nm의 광출력 1 와트(W) 당 250 lm을 얻을 수 있는 형광재를 사용하여, 백색으로 발광하는 비교예로서의 백색 LED를 작성하였다. 또한, 형광재의 배치는 도 18에 도시한 LED와 동일하게 하였다. 그리고, 이 백색 LED를 이용하여 도 2에 도시하는 바와 같은 헤드 램프를 작성하였다. 단, 헤드 램프에 탑재한 백색 LED는 비교예 T9의 경우와 마찬가지로 하나로 하였다.
(실험 및 그 결과)
전술한 본 발명례 S9, S10, S11 및 비교예 T9, T10의 헤드 램프에 대해서, 각각 휘도를 측정하였다. 그 결과, 본 발명례 S9에 대해서는 IL 직선성이 있는 한계의 전류값인 6.88 A라는 인가 전류값에 있어서, 광속이 1000 lm, 휘도가 60 cd/㎟라는 광출력의 측정 결과를 얻었다. 또한, 본 발명례 S10에 대해서는 IL 직선성이 있는 한계의 전류값인 2.16 A라는 인가 전류값에 있어서, 광속이 310 lm, 휘도가 21 cd/㎟라는 광출력의 측정 결과를 얻었다. 또한, 본 발명례 S11에 대해서는 IL 직선성이 있는 한계의 전류값인 4.4 A라는 인가 전류값에 있어서, 광속이 1000 lm, 휘도가 60 cd/㎟라는 광출력의 측정 결과를 얻었다. 또한, 비교예 T9에 대해서는 본 발명례 S10의 경우와 동일한 전류값인 2.16 A라는 인가 전류값에 있어서, 광속이 135 lm, 휘도가 9cd/㎟라는 광출력의 측정 결과를 얻었다. 또한, 비교예 T10에 대해서는 광출력이 포화하는 전류값인 100 mA라는 인가 전류값에 있어서, 광속이 6.3 lm, 휘도가 0.38 cd/㎟라는 광출력의 측정 결과를 얻었다.
이상과 같이, 본 발명례 S9 및 S11에서는 하나의 발광 장치(LED)로 종래의 헤드 램프마다 광속(300～1000 lm) 및 휘도를 얻을 수 있는 것을 알 수 있다. 또 한, 본 발명례 S10의 헤드 램프에 이용한 LED에서는 이 LED를 1～3 개 정도 조합시킴으로써, 종래의 헤드 램프마다 광속 및 휘도를 얻을 수 있다.
한편, 비교예 T9에서는 이미 설명한 비교예 D 등과 마찬가지로, 전술한 본 발명례 S10에 비해서 매우 복잡한 구조이기 때문에, 그 제조 프로세스도 복잡해진다. 따라서, 이 비교예 T9의 제조 비용은 본 발명례 S10에 비해서 매우 커진다. 한편, 비교예 T9는 본 발명례 S10의 45% 정도의 광출력 밖에 얻을 수 없다. 따라서, 소정의 광속을 확보하기 위해 본 발명례 S10을 이용하는 경우보다도, 보다 많은 LED가 필요하게 된다. 이 결과, 헤드 램프에 있어서 LED를 설치하기 위한 스페이스가보다 커지며, 또한, 부품 개수도 늘어나기 때문에 헤드 램프의 제조 비용이 더 증대하게 된다.
또한, 런닝 코스트를 생각하면, 비교예 T9는 본 발명례 S10에 비해서, 발광 효율이 45% 정도로 저하하고 있기 때문에 비교예 T9의 헤드 램프는 본 발명례 S10의 헤드 램프보다 그 소비 전력이 커지는, 즉 런닝 코스트도 높아진다.
또한, 비교예 T10은 LED를 크기가 작은 소칩으로 함으로써, LED의 구조를 최대한 간소한 형태로 한 것이다. 그러나, 전술한 바와 같이 비교예 T10은 1 칩 당 얻을 수 있는 광속이 작으며, 또한, 휘도도 본 발명례에 비하여 매우 낮은 값이다. 그 때문에, 비교예 T10을 이용하여 종래의 헤드 램프마다 광속을 얻기 위해서는 헤드 램프 1개 당 48～159개라는 다수의 LED가 필요해진다. 이러한 다수의 LED를 이용하는 것은 헤드 램프에 있어서 LED의 큰 설치 스페이스를 확보해야 하며, 또한, 부품 개수도 많아지기 때문에 헤드 램프의 제조 비용을 증대시키게 된다.
또한, 자동차 등의 차량에 탑재되는 일반적인 배터리의 전압(12 V) 관계를 생각해 본다. 그렇게 하면, 예컨대 1000 lm의 광속을 얻기 위해서는 비교예 T9의 LED를 이용하는 경우에는 8개의 LED가 필요하게 된다. 그리고, 이러한 8개의 LED를 단순히 직렬 접속하여 구동시키기 위해서는 24 V～32 V라는 높은 전압이 필요하게 된다. 그러나 전술한 바와 같이 차량에 탑재되는 배터리의 전원 능력을 생각하면, 이러한 단순한 직렬 접속은 채용할 수 없다. 즉 비교예 T9의 LED를 이용하여 소정의 광속을 얻기 위해서는 상기 배터리의 능력에 기인하는 제약을 만족시키기 위해 8개의 LED에 대해서 병렬과 직렬을 조합한 복잡한 구동 회로를 이용해야 한다. 그리고, 이러한 복잡한 회로도 헤드 램프의 제조 비용을 증대시킨다. 또한, 비교예 T10에 있어서는 필요한 LED의 수가 지나치게 많아도 이미 현실적인 구동 회로의 구성이 곤란한 것으로 생각된다. 한편, 본 발명례 S9～S11에서는 LED를 1～3개 정도 이용하면 필요한 광속(예컨대 1000 lm)을 얻을 수 있다. 그 때문에, 상기와 같은 복잡한 구동 회로를 이용하지 않아도 된다. 즉 상기와 같은 복잡한 구동 회로를 배치하는 것에 기인하는 헤드 램프의 제조 비용의 증대를 방지할 수 있다.
또한, 비교예 T9, T10 등의 LED를 이용하여, 직렬이나 병렬을 조합시킨 복잡한 구동 회로를 구성하여 헤드 램프를 작성하였다고 해도, 다수의 LED 사이에 있어서의 악화의 정도 변동에 기인하는 색 불균일, 나아가서는 LED 사이에서의 방열 정도의 차이 등에 의한 불균일한 온도 분포 등에 의한 색 불균일이라는 조명의 품질상의 문제가 발생하는 것을 피할 수 없다. 이 때문에, 헤드 램프의 수명이나 신뢰성, 나아가서는 제조 공정에 있어서의 수율 등이, 본 발명례 S9～S11에 의한 헤드 램프에 비해서 저하되게 된다.
또한, 비교예 T9 등에 있어서, 발광 효율의 저하를 보충하도록 칩 크기를 크게 하면, 종래의 헤드 램프마다 광속을 얻을 수 있다고 생각된다. 그러나 이 경우에는, 1) 본 발명례 S9～S11 등과 비교하여 LED의 크기가 커지기 때문에, 결과적으로 LED를 설치하기 위한 스페이스가 커지는, 2) 비교예 T9 등의 경우, 칩 크기가 커지면 커질수록 전극 구조가 복잡화되기 때문에, 칩 내에서의 균일한 발광이나 방열을 실현하는 것이 어려워지는, 3) 본 발명례 S9～S11 등에 비해서 소비 전력이 커지는 것은 피할 수 없다는 문제점이 있다. 이 때문에, 상기한 바와 같이 비교예에 있어서 발광 효율의 저하를 보충하도록 칩 크기를 크게 하는 것은 현실적이지 않다고 생각된다.
또한, 본 발명례 S9～S11에서는 도전성 기판인 GaN 기판을 이용하고 있기 때문에, 정전 내압에 관한 보호 회로가 불필요해진다(예컨대, GaN 기판을 이용한 LED에 전원 및 제어 회로만을 접속하여도 좋음). 이 결과, 헤드 램프의 구성 부품 개수를 삭감할 수 있기 때문에, 부품 비용을 삭감할 수 있다. 또한, 헤드 램프에 있어서 상기 보호 회로를 배치하기 위해 스페이스를 확보하지 않아도 되기 때문에, 헤드 램프의 소형화를 도모하거나, 혹은 헤드 램프의 디자인 자유도를 크게 할 수 있다. 또한, 본 발명례 S9～S11에서는 에피택셜 다층막의 발광 효율이나 형광재의 변환 효율로서, 비교적 일반적인 것을 사용한 것이며, 더 고효율인 것을 적용하면, 칩의 크기는 더 적아져, 예컨대 1 mm□의 칩에서 300 lm 및 1000 lm라는 광속을 물론 얻을 수 있다.
다음에, 상기한 실시형태 및 실시예와 중복되는 것도 있지만 본 발명의 실시예를 나열적으로 들어 설명한다.
도 1 및 도 2에 도시한 본 발명에 의한 헤드 램프(82)는 차량용 헤드 램프로서, 하나 또는 복수 개의 발광 장치[LED(84)]를 포함하는 광원[복수 개의 LED(84)로 이루어지는 LED 군]과, 이 광원을 차량에 고정하기 위한 베이스 부재[프레임(86) 및 후방부 케이스(92)]를 구비한다. LED(84)는 질화물 반도체 기판[GaN 기판(1)]과, 질화물 반도체 기판의 제1 주표면의 측에 n형 질화물 반도체층[n형 AlxGa1-xN층(3)]과, 질화물 반도체 기판에서 보아 n형 질화물 반도체층보다 먼 곳에 위치하는 p형 질화물 반도체층[p형 AlxGa1-xN층(5)]과, n형 질화물 반도체층 및 p형 질화물 반도체층 사이에 위치하는 발광층[양자 우물(MQW : Multi-Quantum Well)(4)]을 포함한다. 이 발광 장치에서는 질화물 반도체 기판의 비저항이 0.5 Ω?cm 이하이며, p형 질화물 반도체층의 측을 다운 실장하고, 질화물 반도체 기판의 제1 주표면과 반대측의 주표면인 제2 주표면(1a)으로부터 광을 방출한다.
이와 같이 하면, GaN 기판(1)의 제2 주표면(1a)에 n형 전극(11)을 설치하기 때문에, 작은 피복률, 즉 큰 개구율로 n 전극(11)을 설치하여도 전류를 질화물 반도체 기판 전체에 골고루 퍼지게 하여 흐르게 할 수 있다. 이 때문에, 발광 효율을 높게 할 수 있으므로, 헤드 램프에 필요한 광속을 얻기 위한 발광 장치의 수를 줄일 수 있다. 그 때문에, 비교적 저비용으로 헤드 램프를 제조할 수 있다.
상기 헤드 램프에 있어서 질화물 반도체 기판은 GaN 또는 AlxGa1 -xN(0<x≤1) 중 어느 하나에 의해 구성되어 있어도 좋다. 이 경우, 질화물 반도체 기판으로서 GaN 기판(1)을 이용하면, 대전류 밀도를 인가할 수 있기 때문에 발광 장치에 있어서 고휘도(및 큰 광속)의 광을 출사할 수 있다. 또한, GaN 또는 AlxGa1 - xN(0≤x≤1)에 의해 질화물 반도체 기판을 구성하면, 열전도가 좋은, 즉 방열성이 우수한 질화물 반도체 기판을 이용하여 발광 장치로서의 LED를 구성할 수 있다. 이 때문에, 대전류 밀도를 인가하여도 충분히 방열을 행할 수 있으므로, 열에 의해 LED가 손상되는 가능성을 줄일 수 있다. 따라서, 장시간에 걸쳐 안정된 광을 출력할 수 있는 헤드 램프(82)를 실현할 수 있다.
상기 헤드 램프에 있어서, GaN 기판(1)에 있어서의 전위 밀도는 1E8개/㎤이하인 것이 바람직하다. 이 경우, GaN 기판(1)에 높은 전류 밀도로 전류를 인가할 수 있다. 이 때문에, LED(84)에 있어서 고휘도의 광을 출사할 수 있다.
상기 헤드 램프에 있어서, GaN 기판(1) 또는 AlxGa1 - xN 기판(0<x≤1)의 열전도율은 100 W/(m?K) 이상인 것이 바람직하다. 이 경우, LED에 있어서 발생하는 열을 효율적으로 GaN 기판(1) 등을 통해 방출할 수 있다. 그 때문에, LED에 대전류를 인가하여도 LED의 온도가 상승하는 것을 억제할 수 있으므로, 안정적으로 고휘도의 광을 출사할 수 있는 헤드 램프를 실현할 수 있다.
상기 헤드 램프에 있어서, LED 중 하나로부터 출력(광속)이 300 루멘(lm) 이상인 것이 바람직하다. 이 경우, 하나의 광원에 의해 종래의 헤드 램프와 같은 출력을 얻을 수 있다. 이 때문에, 하나 또는 소수의 LED를 이용하여 충분한 광의 출 력(광속)을 갖는 헤드 램프를 구성할 수 있다.
상기 헤드 램프에 있어서, LED의 하나로부터의 출력이 1000 루멘(lm) 이상이어도 좋다. 이 경우, 하나의 LED에 의해 종래의 헤드 램프와 같은 출력을 얻을 수 있다. 이 때문에, 하나 또는 소수의 LED를 이용하여 충분한 광의 출력(광속)을 갖는 헤드 램프를 구성할 수 있다.
상기 헤드 램프에 있어서, GaN 기판(1)의 제2 주표면(1a)의 광을 방출하는 부분의 크기(도 3의 광의 방사면의 크기)는 1 mm × 1 mm 이상이라도 좋다. 이 경우, 어느 정도의 전류 밀도(예컨대, 110 A/㎠ 정도)의 조건에 있어서, 전술한 출력(광속)을 실현하기 위해 필요한 크기의 전류를 GaN 기판(1)에 인가할 수 있다.
상기 헤드 램프에 있어서, GaN 기판(1)은 산소 도프에 의해 n형화되어 있어도 좋고, GaN 기판(1)에 있어서의 산소 농도가 산소 원자 2E18개/㎤ 이상 2E19개/㎤ 이하라도 좋다. GaN 기판(1)의 두께는 200 ㎛ 이상 400 ㎛ 이하라도 좋다. 이 경우, 전술한 GaN 기판(1)의 전체에 균일하게 전류를 흐르게 할 수 있기 때문에, LED에 있어서 GaN 기판(1)의 제2 주표면(1a)의 대략 전체로부터 충분한 광을 출사할 수 있다.
상기 헤드 램프에 있어서, GaN 기판(1)의 제2 주표면(1a)의 광을 방출하는 부분의 크기(도 3의 광의 방사면의 크기)는 2 mm × 2 mm 이상이어도 좋다. 이 경우, 어느 정도의 전류 밀도(예컨대, 110 A/㎠ 정도)의 조건에 있어서, 전술한 출력(광속)을 실현하기 위해 필요한 크기의 전류를 GaN 기판(1)에 인가할 수 있다.
상기 헤드 램프에 있어서, GaN 기판(1)은 산소 도프에 의해 n형화 되어 있어 도 좋고, GaN 기판(1)에 있어서의 산소 농도가 산소 원자 3E18개/㎤ 이상 2E19개/㎤ 이하라도 좋다. GaN 기판(1)의 두께는 200 ㎛ 이상 400 ㎛ 이하라도 좋다. 이 경우, 전술한 GaN 기판(1)의 전체에 균일하게 전류를 흐르게 할 수 있기 때문에 LED에 있어서 GaN 기판(1)의 제2 주표면(1a)의 거의 전체로부터 충분한 광을 출사할 수 있다.
상기 헤드 램프에 있어서, LED의 정전 내압은 3000 V 이상이어도 좋다. 또한, 상기 헤드 램프는 GaN 기판(1)과, 다운 실장되는 p형 질화물 반도체층으로서의 p형 AlxGa1-xN층(5)측 사이에 더해지는 과도 전압 또는 정전 방전으로부터 LED를 보호하기 위한 보호 회로를 특별히 구비하지 않아도 좋다. 또한, 상기 헤드 램프는 과도 전압 또는 정전 방전에 대처하기 위한, 제너다이오드를 포함하는 전력 분로 회로를 구비하지 않아도 좋다. 이 경우, 보호 회로를 헤드 램프에 설치하는 경우보다도 헤드 램프의 구성을 간략화 할 수 있다. 그 때문에, 헤드 램프의 제조 비용을 줄일 수 있다.
상기 헤드 램프에 있어서, LED는 4 V 이하의 전압을 인가함으로써 발광하는 것이 바람직하다. 이것은 전기 전도도가 높은, 즉 전기 저항이 작은 질화물 반도체 기판[GaN 기판(1)]을 이용함으로써, 낮은 인가 전압으로 발광에 필요한 전류를 발광층에 주입할 수 있어, 이 발광층에서의 발광을 실현할 수 있기 때문이다. 이 경우, 차량에 탑재되는 한정된 능력의 전원 장치를 이용하여, 헤드 램프로서 필요한 광을 LED로부터 출력할 수 있다. 또한, 상기 헤드 램프에서는 LED가 이러한 낮은 전압의 인가에 의해 발광하기 때문에, 결과적으로 헤드 램프에서의 소비 전력을 억제할 수도 있다.
본 발명에 의한 다른 헤드 램프는, 차량용 헤드 램프(82)로서, 하나 또는 복수 개의 발광 장치[LED(84)]를 포함하는 광원[복수 개의 LED(84)로 이루어지는 LED 군]과, 이 광원을 차량에 고정하기 위한 베이스 부재[프레임(86) 및 후방부 케이스(92)]를 구비한다. LED(84)는 또한, 질화물 반도체 기판의 GaN 기판(1)과, GaN 기판(1)의 제1 주표면의 측에 n형 질화물 반도체층의 n형 AlxGa1 - xN층(3)(0≤x≤1)과, GaN 기판에서 보아 n형 AlxGa1 - xN층(3)보다 먼 곳에 위치하는 p형 AlxGa1 - xN층(5)(0≤x≤1)과, n형 AlxGa1 - xN층(3) 및 p형 AlxGa1 - xN층(5) 사이에 위치하는 발광층[양자 우물(MQW : Multi-Quantum Well)(4)]을 구비한 헤드 램프이다. 발광 장치로서의 LED(84)는 GaN 기판(1)의 전위 밀도가 108/㎠ 이하이며, p형 AlxGa1-xN층(5)의 측을 다운 실장하고, GaN 기판(1)의 제1 주표면과 반대측의 주표면인 제2 주표면(1a)으로부터 광을 방출한다.
이 구성에 의하면, 상기 본 발명에 있어서의 GaN 기판(1)은 도전성을 갖는 것을 전제로 하며, 전기 저항을 줄이는 것이 용이하기 때문에, 상기한 발광 장치를 구비하는 헤드 램프에 있어서의 작용 효과에 덧붙여, GaN 기판(1)의 전위 밀도가 108/㎠ 이하이기 때문에 결정성이 높은 것 및 높은 개구율에 의해 제2 주표면(1a)으로부터의 광출력을 높일 수 있다.
또한, 측면으로부터도 광을 방출한다.
또한, 굴절률의 연속성이 유지되기 때문에, 전술한 전반사의 문제도 발생하지 않는다.
본 발명에 의한 또 다른 헤드 램프는, 차량용 헤드 램프(82)로서, 하나 또는 복수 개의 발광 장치[LED(84)]를 포함하는 광원[복수 개의 LED(84)로 이루어지는 LED 군]과, 이 광원을 차량에 고정하기 위한 베이스 부재[프레임(86) 및 후방부 케이스(92)]를 구비한다. LED(84)는 전술한 GaN 기판 대신에 질화물 반도체 기판 도전성의 AlN 기판과, AlN 기판의 제1 주표면의 측에, n형 질화물 반도체층의 n형 AlxGa1-xN층(3)(0≤x≤1)과, AlN 기판에서 보아 상기 n형 AlxGa1 - xN(3)보다 먼 곳에 위치하는 p형 AlxGa1 - xN층(5)(0≤x≤1)과, n형 AlxGa1 - xN층(3) 및 p형 AlxGa1 - xN층(5) 사이에 위치하는 발광층[양자 우물(4)]을 구비한 발광 장치이다. 그리고, 상기한 AlN 기판의 열전도율이 100 W/(m?K) 이상이며, p형 AlxGa1-xN층(5)의 측을 다운 실장하고, AlN 기판의 제1 주표면과 반대측의 주표면인 제2 주표면에서 광을 방출한다.
AlN은 매우 열전도율이 높고, 방열성이 우수하기 때문에, 상기한 p형 AlxGa1-xN층으로부터 리드 프레임 등에 열을 전달하여, 발광 장치에 있어서의 온도 상승을 억제할 수 있다. 또한, 상기 AlN 기판으로부터도 열을 방산하여, 온도 상승의 억제에 공헌할 수 있다. 또한, 상기한 AlN 기판은 도전성을 갖게 하기 위해서 불순물을 도입한 도전성 AlN 기판을 전제로 한다.
상기한 GaN 기판은 산소 도프에 의해 n형 화되어 있으며, 산소 농도가 산소원자 1E17개/㎤～2E19개/㎤의 범위에 있으며, GaN 기판의 두께가 100 ㎛～600 ㎛가 되도록 할 수 있다.
전술된 바와 같이 산소 농도 1E17개/㎤ 이상으로 함으로써, GaN 기판의 비저항을 향상할 수 있고, p 전극으로부터 도입된 전류를 GaN 기판에 충분히 퍼지게 할 수 있으며, 활성층의 넓이를 충분히 사용하여 발광을 발생시킬 수 있다. 또한 산소 농도 2E19개/㎤ 이하로 함으로써, 파장 450 nm의 광에 대하여 60% 이상의 투과율을 확보할 수 있고, 방사면이 되는 GaN 기판에 있어서의 투과율을 높여, 광출력을 확보할 수 있다. 상기한 산소 농도 범위는 p 다운 탑재한 구조에 있어서 GaN 기판의 두께가 100 ㎛～600 ㎛의 경우, 특히 유효하게 작용한다.
또한, 상기한 산소 농도가 산소 원자 5E18개/㎤～2E19개/㎤의 범위에 있으며, GaN 기판의 두께가 200 ㎛～400 ㎛의 범위에 있고, 제2 주표면의 광을 방출하는 구 형상 면의 양쪽 변이 10mm 이하의 범위에 있도록 할 수 있다.
이 구성에 의해, 발광면의 전역에 걸쳐 발광시키며, 또한, 충분한 광출력을 얻을 수 있다.
또한, 상기한 산소 농도를 산소 원자 3E18개/㎤～5E18개/㎤의 범위로 하고, GaN 기판의 두께를 400 ㎛～600 ㎛의 범위로 하며, 제2 주표면의 광을 방출하는 구 형상 면의 양쪽 변을 3 mm 이하의 범위로 하여도 좋다. 또한, 상기한 산소 농도를 산소 원자 5E18개/㎤～5E19개/㎤의 범위로 하고, GaN 기판의 두께를 100 ㎛～200 ㎛의 범위로 하며, 제2 주표면의 광을 방출하는 구 형상 면의 양쪽 변을 3 mm 이하의 범위로 할 수도 있다.
상기한 바와 같이 GaN 기판의 두께에 따라 산소 농도와 칩 크기를 적절하게 함으로써, 칩 크기에 따라 성능상(전면 균일 발광, 발광 효율)보다 적절한 GaN 기판을 설정할 수 있다. 또한, 제조 비용상, 가장 바람직한 조건 설정을 행할 수도 있다.
상기한 GaN 기판의 대부분 영역의 결정성을 높이기 위해 그 형성시에 불가피하게 생성되는 전위를 이산적으로 끈 형상으로 집중화하여 기판 두께 방향을 따라 분포시켜 발생한 전위 다발이 GaN 기판의 제1 주표면에 평균 4E6개/㎠ 이하의 밀도로 분포되는 GaN 기판을 이용하여도 좋다.
이 구성에 의해, 소정값 이상의 광 출력을 갖는 발광 소자를 높은 제조 수율로 제조할 수 있다.
상기한 전위 다발이 제1 주표면에 평균 4E2개/㎠ 이하의 밀도로 분포되고, 제2 주표면의 광을 방출하는 구 형상 면의 양쪽 변이 200 ㎛～400 ㎛의 범위에 있도록 하여도 좋다.
상기와 같은 소형의 발광 소자에서는, 전위 다발을 포함하는 경우, 그 특성악화는 피할 수 없으며, 수율 저하에 직결된다. 상기한 바와 같이 전위 다발의 밀도를 저하시킴으로써, 수율 저하를 실용상 허용할 수 있는 범위에 머물게 할 수 있다.
또한, 상기한 GaN 기판과 n형 AlxGa1 - xN층(0≤x≤1) 사이에 있어서, GaN 기판에 접하여 n형 AlGaN 버퍼층이, 또한 그 n형 AlGaN 버퍼층에 접하여 n형 GaN 버퍼층이 위치하고, 그 n형 GaN 버퍼층에 접하여 n형 AlxGa1 - xN층(0≤x≤1)이 위치하는 구성으로 하여도 좋다.
상기와 같은 헤테로 에피택셜 적층 구조의 경우, GaN 기판과 활성층의 클래드층인 n형 AlxGa1 - xN층(0≤x≤1) 사이에, 상기한 바와 같이 n형 AlGaN 버퍼층과 n형 GaN 버퍼층을 배치하여도 좋다.
상기와 같은 GaN 기판과 클래드층 사이에, n형 GaN 버퍼층뿐만 아니라 n형 AlGaN 버퍼층을 더함으로써, 결정성이 양호한 헤테로 에피택셜 적층 구조를 형성할 수 있다.
특히 상기한 적층 구조는 GaN 기판에 있어서, 오프각이 0.10° 이하의 영역과 1.0°이상의 영역을 갖는 경우에 이용하는 것이 좋다.
이 구성에 의해, GaN 기판이 휘어져 있으며, 상기한 바와 같이 오프각이 변동하는 경우에 있어서도, n형 GaN층에 추가로 n형 AlGaN 버퍼층을 배치함으로써, 결정성이 우수한 헤테로 에피택셜 적층 구조를 얻을 수 있다.
상기한 GaN 기판에는 전위 다발이 분포하고, 상기 n형 AlGaN 버퍼층 및 n형 AlGaN 버퍼층에 접하여 위치하는 n형 GaN 버퍼층 위에 위치하는 에피택셜층에는 전위 다발이 전파되어 있지 않은 구성으로 하여도 좋다.
이 구성에 의해, 가령 전위 다발 밀도가 높은 GaN 기판을 이용하여도 제조 수율을 매우 크게 할 수 있다. 즉 상기한 바와 같이 n형 AlGaN 버퍼층과, n형 GaN 버퍼층을 배치함으로써, 발광층을 포함하는 에피택셜 적층 구조 중에 있어서의 전위 다발을 실질적으로 없앨 수 있다. 즉 상기 n형 AlGaN 버퍼층 및 n형 AlGaN 버퍼층에 의해, 전위 다발을 GaN 기판 또는 그 바로 상층 부근에서 종단시킬 수 있다.
상기한 p형 AlxGa1 - xN층(0≤x≤1)에 접하여 다운측에 위치하는 p형 GaN 버퍼층과, 그 p형 GaN 버퍼층에 접하여 위치하는 p형 InGaN 컨택트층을 구비하여도 좋다.
상기한 구성에 의해, p 전극층이 적재되는 그 하층에 전기 전도도가 우수한 p형 InGaN 컨택트층을 배치할 수 있고, p 전극층으로서 일함수 등을 가장 중요시하여 그 재료를 선택할 필요성이 작아진다. 이 때문에, 예컨대 반사율 등을 가장 중요시하여 p 전극의 재료를 선택할 수 있다.
상기한 p형 InGaN 컨택트층의 Mg 농도가 Mg 원자 1E18～1E21개/㎤의 범위에 있도록 할 수 있다.
상기한 구성에 의해, 전기 전도도를 충분히 확보할 수 있으며, p 전극에 도입된 전류를 에피택셜막 전체에 걸쳐 퍼지게 할 수 있다.
상기한 p형 InGaN 컨택트층에 접하여 Ag층으로 구성되는 p 전극층을 갖는 구성으로 하여도 좋다.
상기한 구성에 의해, 탑재부, 즉 발광 소자 바닥부로부터의 반사율을 크게 하여 손실되는 광을 적게 함으로써, 광출력을 크게 할 수 있다.
상기한 GaN 기판은 그 두께 방향과 그 GaN 기판면 내에 걸쳐 연속하여 연장되는 판형 결정 반전 영역을 가지며, 그 GaN 기판 내의 판형 결정 반전 영역과, GaN 기판 상에 형성된 n형 및 p형 질화물 반도체층에 전파된 판형 결정 반전 영역이 p형 질화물 반도체층 측으로부터 n형 질화물 반도체층을 거쳐 GaN 기판 내에 이르는 위치까지 제거되고, 그 제거된 후에 남은 p형 질화물 반도체층에 접하여, 각 p형 질화물 반도체층마다 p 전극이 설치되도록 할 수 있다.
이 구성에 의하면 광 추출 면을 증대할 수 있기 때문에, 광출력을 향상시킬 수 있다.
상기에 있어서, 판형 결정 반전 영역을 GaN 기판 내의 위치까지 KOH 수용액으로 제거하여도 좋다.
KOH 수용액으로 판형 결정 반전 영역을 제거할 때, 포토마스크가 필요 없으며, 또한 질화물 반도체 기판의 제2 주요면을 비거울면화 하는 처리와 동시 처리할 수 있는 장점이 있다. 이 때문에, KOH 수용액을 이용함으로써 상기한 구성에 있어서 제조 비용을 저하시킬 수 있다.
상기한 p형 질화물 반도체층에 접하여 그 p형 질화물 반도체층의 표면에 걸쳐 이산적으로 배치되는 제1 p 전극과, 그 제1 p 전극의 간극을 충전하여, p형 질화물 반도체층과 제1 p 전극을 피복하는 Ag로 이루어지는 제2 p 전극을 구비하여도 좋다.
이 구성에 의해, p 전극에 도입된 전류를 면 내에 걸쳐 충분히 퍼지게 한 후에 반사율을 높여 광출력을 향상시킬 수 있다.
상기한 이산적으로 배치되는 제1 p 전극의 p형 질화물 반도체층의 표면에서의 피복률이 10～40%의 범위에 있도록 하여도 좋다.
이 구성에 의해, 전기 전도도를 확보한 후에 도입된 전류를 면 내에 거쳐 퍼지게 할 수 있다. 상기 피복률이 10% 미만에서는 전류를 에피택셜층에 거쳐 완벽하게 흐르게 할 수 없다. 또한, 40%을 초과하면 이산적으로 배치된 p 전극층에 의한 광의 추출 효율에 대한 악영향을 무시할 수 없게 된다.
상기한 질화물 반도체 기판으로부터 멀어져 질화물 반도체 기판의 제2 주표면에 대면하도록 형광판이 배치되어도 좋다.
p 다운 탑재의 광방사부를 구성하는 질화물 반도체 기판의 바로 위에 형광판을 배치함으로써, 형광판의 이면에서 반사되어 돌아온 광이 질화물 반도체 표면에서 재반사되어, 형광판측을 향하도록 할 수 있다. 이 결과, 광출력을 향상시킬 수 있다.
상기한 형광판의 질화물 반도체 기판의 제2 주표면에 면하는 표면이 요철화 처리되도록 할 수 있다.
상기한 구성에 의해, 광의 추출 효율을 더 높일 수 있다.
상기한 질화물 반도체 기판은 과도 전압 또는 정전 방전에 대하여, 그 전력을 그라운드에 방출하는 접지 부재로서 기능하게 하여도 좋다.
전기 전도율이 높은 질화물 반도체 기판은 그 질화물 반도체 기판과 다운 실장된 p형 AlxGa1-xN층의 측 사이에 더해지는 과도 전압이나 정전 방전에 대하여 발광 소자를 고전압으로부터 보호하기 때문에, 이들 고전압을 그라운드에 밀어내는 접지 부재로서 기능시킬 수 있다. 이 때문에, 상기한 과도 전압 또는 정전 방전에 대처하기 위해 제너다이오드를 포함하는 전력 분로 회로 등의 보호 회로를 구비하지 않아도 좋아진다. 과도 전압 및 정전 방전은 III족 질화물 반도체에 대한 회로 고장의 주요한 요인이며, 상기한 바와 같이 질소물 반도체 기판의 전기 전도도가 높으면, 그것을 접지 부재로서 이용하고, 제조 공정을 대폭 단축하여 제조 비용도 낮게 할 수 있다.
상기한 발광 소자는 4 V 이하의 전압을 인가함으로써 발광하도록 할 수 있다. 전기 전도도가 높은, 즉 전기 저항이 작은 질화물 반도체 기판을 이용함으로써, 낮은 전압 인가로 발광에 충분한 전류를 발광층에 주입하여, 발광시킬 수 있다. 이 때문에, 보다 적은 개수의 전지의 탑재로 충분하므로 발광 소자를 조립한 조명 장치의 소형화, 경량화, 저비용화에 이바지 할 수 있다. 또한, 소비 전력의 억제에도 유효하다.
상기한 질화물 반도체 기판의 두께를 50 ㎛ 이상으로 하여도 좋다.
이 구성에 의해, 점형 또는 소면적 n 전극으로부터 전자를 흐르게 할 경우, 전자는 GaN 기판 또는 n형 질화물 반도체 기판의 표면으로부터 내부로 들어감에 따라 퍼진다. 이 때문에, GaN 기판 또는 n형 질화물 반도체는 두꺼운 편이 바람직하다. 상기 기판의 두께가 50 ㎛ 미만일 때에는 n 전극의 면적을 작게 한 경우, 양자 우물 구조의 활성층에 도달하였을 때에 충분히 퍼지지 않고, 활성층에 있어서 발광하지 않는 부분 또는 발광이 충분하지 않은 부분을 발생시킨다. 상기한 기판의 두 께를 50 ㎛ 이상으로 함으로써, 낮은 전기 저항에 의해 n 전극의 면적을 작게 하여도 상기 기판 내에서 전류가 충분히 퍼져, 활성층에서의 발광 부분을 충분히 확대할 수 있다. 보다 바람직하게는 75 ㎛ 이상으로 하는 것이 좋다. 그러나 지나치게 두껍게 하면, 기판에 의한 흡수를 무시할 수 없으므로 500 ㎛ 이하로 하는 것이 바람직하다.
상기한 질화물 반도체 기판의 제2 주표면에, 개구율 50% 이상으로 전극이 설치되어도 좋다.
이 구성에 의해, 제2 주표면으로부터 광의 방출 효율을 높일 수 있다. 개구율은 클수록 n 전극으로 흡수되는 광량이 감소하기 때문에 광출력을 증대시킬 수 있다. 이 때문에, 개구율은 보다 바람직하게는 75% 이상, 더 바람직하게는 90% 이상으로 하는 것이 좋다.
상기한 질화물 반도체 기판에 설치된 전극과, 그 질화물 반도체 기판의 접촉 면적이 0.055 ㎟ 이상이 되도록 할 수 있다.
이 구성에 의해, 예컨대 8 mm□의 반도체칩에서 70 A 정도까지, 전극 발열의 영향 없이 선형의 전류-광출력 특성을 얻을 수 있다.
또한, 전극과 리드 프레임을 전기적으로 접속하는 본딩 와이어의 단면적이 0.002 ㎟ 이상이 되도록 하여도 좋다.
이 구성에 의해, 전류 2 A까지 와이어부 발열 영향 없이 가동시킬 수 있다.
상기한 전극과 리드 프레임을 전기적으로 접속하는 본딩 와이어의 단면적을 0.07 ㎟ 이상으로 할 수 있다.
이 구성에 의해, 전류 70 A 정도까지 와이어부의 발열의 영향 없이 가동시킬 수 있다.
전극이 질화물 반도체 기판의 2 이상의 코너에 분리되어 위치하고, 전극과 질화물 반도체 기판의 접촉 면적의 합계가 0.055 ㎟ 이상이며, 또한 리드 프레임과 코너에 위치하는 전극을 전기적으로 접속하는 본딩 와이어 단면적의 합계가 0.002 ㎟ 이상이 되도록 할 수 있다.
이 구성에 의해, 반도체칩의 광추출에 있어서 광의 장해가 되는 부분이 거의 배치되지 않도록 할 수 있다.
상기한 코너에 위치하는 전극과 리드 프레임을 전기적으로 접속하는 본딩 와이어 단면적의 합계를 0.07 ㎟ 이상으로 할 수 있다.
이 구성에 의해, 광추출의 장해가 되는 부분을 거의 없애면서, 광의 출력 효율을 높일 수 있다.
상기한 제2 주표면의 광을 방출하는 부분의 면적을 0.25 ㎟ 이상으로 하여도 좋다.
이 구성에 의해, 소정 개수의 상기 발광 소자를 배열함으로써, 기존의 조명 기기에 대체할 수 있는 범위가 증대한다. 광을 방출하는 부분의 면적이 0.25 ㎟미만에서는 사용하는 발광 소자의 수가 지나치게 많아지며, 기존의 조명 기구를 대체할 수 없다. 상기 본 발명의 실시형태에 있어서의, 광을 방출하는 부분은 질화물 화합물 반도체 기판으로, 전류가 충분히 퍼지는 범위 내에서 클수록 좋다. 이것은 전기 저항이 작을수록 광방출 면적을 넓게 취할 수 있는 것을 의미하며, 예컨대 질 화물 화합물 반도체 기판의 비저항이 0.01 Ω?cm이면, 본 발명례 F와 같이, 8 mm × 8 mm 정도로 할 수 있다.
또한, 상기한 질화물 반도체 기판의 제2 주표면의 광을 방출하는 부분을, 1 mm × 1 mm 이상의 크기로 하여도 좋다. 상기한 질화물 반도체 기판의 제2 주표면의 광을 방출하는 부분을 3 mm × 3 mm 이상의 크기로 할 수도 있다. 또한, 상기한 질화물 반도체 기판의 제2 주표면의 광을 방출하는 부분을 5 mm × 5 mm 이상의 크기로 하여도 좋다.
상기한 바와 같이, 광방출면을 대면적화 함으로써, 조명 장치에 탑재하는 발광 소자의 수를 줄일 수 있고, 가공 공정수의 억제, 부품 개수의 삭감, 소비 전력의 억제 등을 실현할 수 있다. 또한, 만약을 위해 덧붙이면, 1 mm × 1 mm 이상의 크기는, 1 mm × 1 mm를 포함하는 크기를 말한다.
AlN 기판에 형성되는 발광 소자의 경우도 포함하여, 상기한 발광 소자는 열저항이 30 t/W 이하가 되도록 구성되어도 좋다.
발광 소자는 온도 상승에 의해 발광 효율이 저하하고, 또한, 과도하게 온도 상승이 발생하는 경우에는 발광 소자가 손상을 입는다. 이 때문에, 발광 소자에 있어서, 온도 또는 열저항은 중요한 설계 요소이다. 종래, 열저항은 대략 60 t/W로 되어 있었다(전술한 일본 특허 공개 제2003-8083호 공보). 그러나, 상기한 바와 같이 열저항이 30℃/W 이하가 되도록 설정함으로써, 발광 소자에의 투입 전력을 충분히 행하여도 발광 효율의 저하를 현저히 발생시키거나, 또한 발광 소자의 손상을 발생시키는 경우는 없어진다. 상기와 같은 열저항의 반감화(半減化)는 상기한 바와 같이 비저항이 작은 GnN 기판을 이용함으로써 처음으로 실현된 것이다.
또한, 상기한 발광 소자에서는 연속 발광 상태에서 가장 온도가 상승하는 부분의 온도를 150℃ 이하로 할 수 있다.
이 구성에 의해, 가장 온도가 상승하는 부분, 즉 발광층의 온도를 150℃ 이하로 하여, 충분히 높은 발광 효율을 확보할 수 있다. 또한, 종래의 발광 소자에 비하여 수명을 대폭 연장할 수 있게 된다.
상기한 n형 질화물 반도체층의 두께는 3 ㎛ 이하로 하는 것이 좋다.
이 n형 질화물 반도체층은 질화물 반도체 기판 상에 에피택셜 성장시키는 것이며, 지나치게 두껍게 하면 성막 처리에 장시간이 필요하고, 원료 비용도 증대된다. 상기한 바와 같이 n형 질화물 반도체층의 두께를 3 ㎛ 이하로 함으로써 큰 비용 감소를 얻을 수 있다. 또한, 바람직하게는 2 ㎛ 이하로 하는 것이 좋다.
상기한 질화물 반도체 기판의 제2 주표면에 있어서, 전극이 피복하지 않는 부분에 비거울면 처리를 실시하여도 좋다.
이 구성에 의해, 제2 주표면, 즉 방출면에 있어서, 발광층에서 발생한 광이 전반사에 의해 상기 기판 내에 차광되어 효율이 저하하는 것을 막을 수 있다. 적층 구조의 측면에도 물론 비거울면 처리를 실시하여도 좋다.
상기한 비거울면 처리가 실시된 표면이, 수산화칼륨(KOH) 수용액, 수산화나트륨(NaOH) 수용액, 암모니아(NH3) 수용액 또는 그 밖의 알칼리 수용액을 이용하여 비거울면화 된 표면이라도 좋다.
상기한 비거울면화 처리에 의해 GaN 기판의 N 면만을 요철의 큰 표면을 능률적으로 얻을 수 있다. Ga 면측은 에칭되지 않는다.
또한, 상기 비거울면 처리가 실시된 표면이 황산(H2SO4) 수용액, 염산(HCl) 수용액, 인산(H2PO4) 수용액, 플루오르화수소산(HF) 수용액 및 그 밖의 산수용액 중 적어도 하나를 이용하여 비거울면화 된 표면으로 하여도 좋다.
또한, 상기한 비거울면 처리가 실시된 표면이 RIE를 이용하여 비거울면화 된 표면이어도 좋다. 이것에 의해, 드라이 프로세스에 의해 면적의 치수 정밀도가 우수한 비거울면을 얻을 수 있다. 나아가서는, 드라이 에칭의 RIE 및 알칼리 수용액에 의한 습식 에칭 중 어느 하나에 의해서도 포토리소그래피 기술과 조합함으로써, 소정의 요철 간격을 얻을 수 있다.
상기한 p형 질화물 반도체층에 설치되는 전극을 반사율 0.5 이상의 반사율의 재질로 형성되도록 할 수 있다.
이 구성에 의해, 실장면측에서의 광의 흡수를 막고, 상기 기판의 제2 주요면을 향해 반사하는 광량을 많이 할 수 있다. 이 반사율은 보다 높은 쪽이 바람직하며, 0.7 이상으로 하는 것이 좋다.
상기한 질화물 반도체 기판의 제2 주표면을 덮도록 형광체를 배치하여도 좋다. 또한, 상기 발광 장치는 질화물 반도체 기판으로부터 떨어져 질화물 반도체 기판의 제2 주표면에 대면하도록 배치된 형광판을 포함하고 있어도 좋다. 또한, 형광판에 있어서 질화물 반도체 기판의 제2 주표면에 면하는 표면이 요철화 처리되어 있어도 좋다. 또한, 질화물 반도체 기판에 형광을 발하는 불순물 및 결함 중 적어도 한 쪽을 포함시켜도 좋다.
상기한 구성에 의해, 함께 백색 LED를 형성할 수 있다.
본 발명의 발광 소자는 상기에 예를 든 것 중 어느 하나의 발광 소자를 2개 이상 포함하고, 이들의 발광 소자가 직렬 접속되어 있어도 좋다.
상기한 구성에 의해, 고전압 전원을 이용하여, 전술한 고효율의 발광 소자 복수 개를 리드 프레임 등에 탑재한 조명 부품을 얻을 수 있다. 예컨대, 자동차용 배터리는 12 V 정도이기 때문에, 본 발명의 발광 소자를 4단 이상 직렬로 접속하여 발광할 수 있다.
또한, 본 발명의 다른 발광 소자는, 전술한 발광 소자를 2개 이상 포함하고, 이들의 발광 소자가 병렬 접속되어 있어도 좋다.
상기한 구성에 의해, 고전류 전원을 이용하여, 전술한 고효율의 발광 소자로 구성되는 조명 부품을 얻을 수 있다.
본 발명의 또 다른 발광 소자와, 이들의 발광 소자를 발광시키기 위한 전원회로를 포함하고, 전원 회로에 있어서, 발광 소자가 2개 이상 병렬로 접속된 2 이상의 병렬부가 직렬로 접속되는 구성을 취하여도 좋다.
이 구성에 의해, 개개의 발광 소자의 발광 조건을 만족시키면서 조명 부품의 용량과 전원 용량의 정합을 취할 수 있게 된다. 또한, 상기한 전원 회로에서는 조명 장치의 용량을 가변으로 하는 경우, 병직 전환부를 구비하고, 그 병직 전환부에 의해 발광 소자에 인가되는 배선이 전환되어도 좋다.
상기에 있어서, 본 발명의 실시형태 및 실시예에 대해서 설명을 행하였지만, 상기에 개시된 본 발명의 실시형태 및 실시예는 어디까지나 예시로서, 본 발명의 범위는 이들 발명의 실시형태에 한정되지 않는다. 본 발명의 범위는 특허청구의 범위의 기재에 의해 표시되고, 또한, 특허청구 범위의 기재와 균등한 의미 및 범위 내에서의 모든 변경을 포함하는 것이다.
본 발명의 헤드 램프에 이용되는 발광 장치는 도전성이 높은 질화물 반도체 기판을 이용하여, p 다운 실장한 구조를 이용한 결과, (1) 방열성이 우수하여 복잡한 전극 구조를 설치하지 않아도 되며, 대출력의 발광을 가능하게 하고, (2) 도전성이 우수하여 과도 전압이나 정전 방전으로부터 발광 소자를 보호하기 위한 보호 회로를 설치하지 않아도 되며, 대면적 발광 및 정전 내압이 우수하고, (3) 발광층으로부터 기판에 거쳐 굴절률의 대(大)에서 소(小)로의 큰 불연속성이 없기 때문에, 발광층으로부터 방출면에 이르는 사이에서 전반사가 발생하기 어렵고, 따라서 전반사에 기인하는 효율 저하 및 측면부의 수지 악화가 없으며, (4) 저전압으로 발광하기 때문에, 대용량의 전원이 필요 없으며, 특히 자동차용 조명 장치용에 적합하고, (5)그 구조가 간단하기 때문에, 제조하기 쉬운 저렴한 가격이며, 유지보수성(메인티넌스성)에도 우수하다. 이 때문에, 앞으로, 자동차의 조명 장치를 포함하여 각종 조명 제품에 광범위하게 이용되는 것이 기대된다.

Claims (25)

  1. 차량용 헤드 램프로서,
    하나 또는 복수 개의 발광 장치를 포함하는 광원과,
    상기 광원을 차량에 고정하기 위한 베이스 부재를 구비하고,
    상기 발광 장치는 질화물 반도체 기판과, 상기 질화물 반도체 기판의 제1 주표면측에 n형 질화물 반도체층과, 상기 질화물 반도체 기판에서 보아 상기 n형 질화물 반도체층보다 먼 곳에 위치하는 p형 질화물 반도체층과, 상기 n형 질화물 반도체층 및 p형 질화물 반도체층 사이에 위치하는 발광층을 포함하며,
    상기 질화물 반도체 기판의 비저항이 0.5 Ω?cm 이하이며,
    상기 p형 질화물 반도체층의 측을 다운 실장(down-mount)하여, 상기 질화물 반도체 기판의 상기 제1 주표면과 반대측의 주표면인 제2 주표면으로부터 광을 방출하는 것인 차량용 헤드 램프.
  2. 제1항에 있어서, 상기 질화물 반도체 기판은 GaN 또는 AlxGa1-xN(0<x≤1) 중 어느 하나에 의해 구성되어 있는 것인 차량용 헤드 램프.
  3. 제1항 또는 제2항에 있어서, 상기 질화물 반도체 기판에 있어서의 전위 밀도는 1E8개/㎤ 이하인 것인 차량용 헤드 램프.
  4. 제1항 또는 제2항에 있어서, 상기 질화물 반도체 기판의 열전도율은 100 W/(m?K) 이상인 것인 차량용 헤드 램프.
  5. 제1항 또는 제2항에 있어서, 상기 발광 장치 중 하나로부터의 출력은 300 루멘(lm) 이상인 것인 차량용 헤드 램프.
  6. 제1항 또는 제2항에 있어서, 상기 발광 장치 중 하나로부터의 출력은 1000 루멘(lm) 이상인 것인 차량용 헤드 램프.
  7. 제1항 또는 제2항에 있어서, 상기 질화물 반도체 기판의 상기 제2 주표면의 광을 방출하는 부분의 크기는 1 mm × 1 mm 이상인 것인 차량용 헤드 램프.
  8. 제7항에 있어서, 상기 질화물 반도체 기판은 산소 도프(dope)에 의해 n형화되어 있고,
    상기 질화물 반도체 기판에 있어서의 산소 농도는 산소 원자 2E18개/㎤ 이상 2E19개/㎤ 이하이며,
    상기 질화물 반도체 기판의 두께는 200 ㎛ 이상 400 ㎛ 이하인 것인 차량용 헤드 램프.
  9. 제1항 또는 제2항에 있어서, 상기 질화물 반도체 기판의 상기 제2 주표면의 광을 방출하는 부분의 크기는 2 mm × 2 mm 이상인 것인 차량용 헤드 램프.
  10. 제9항에 있어서, 상기 질화물 반도체 기판은 산소 도프에 의해 n형화 되어 있고,
    상기 질화물 반도체 기판에 있어서의 산소 농도는 산소 원자 3E18개/㎤ 이상 2E19개/㎤ 이하이며,
    상기 질화물 반도체 기판의 두께는 200 ㎛ 이상 400 ㎛ 이하인 것인 차량용 헤드 램프.
  11. 제1항 또는 제2항에 있어서, 상기 발광 장치의 정전 내압은 3000 V 이상인 것인 차량용 헤드 램프.
  12. 제1항 또는 제2항에 있어서, 상기 질화물 반도체 기판과, 상기 다운 실장되는 상기 p형 질화물 반도체층의 측 사이에 가해지는 과도 전압 또는 정전 방전으로부터 상기 발광 장치를 보호하기 위한 보호 회로를 구비하지 않는 것인 차량용 헤드 램프.
  13. 제12항에 있어서, 상기 과도 전압 또는 정전 방전에 대처하기 위한, 제너다이오드를 포함하는 전력 분로(分路) 회로를 구비하지 않는 것인 차량용 헤드 램프.
  14. 제1항 또는 제2항에 있어서, 상기 발광 장치는 4 V 이하의 전압을 인가함으로써 발광하는 것인 차량용 헤드 램프.
  15. 제1항 또는 제2항에 있어서, 상기 발광 장치는 상기 질화물 반도체 기판의 상기 제2 주표면 상에 설치된 전극을 포함하고,
    상기 질화물 반도체 기판의 상기 제2 주표면에서 상기 전극이 피복되지 않은 부분에 비거울면 처리가 실시되어 있는 것인 차량용 헤드 램프.
  16. 제15항에 있어서, 상기 질화물 반도체 기판의 상기 제2 주표면에서 상기 비거울면 처리가 실시된 부분은 수산화칼륨(KOH) 수용액, 수산화나트륨(NaOH) 수용액, 암모니아(NH3) 수용액 또는 그 밖의 알칼리 수용액을 이용하여 비거울면화된 표면인 것인 차량용 헤드 램프.
  17. 제15항에 있어서, 상기 질화물 반도체 기판의 상기 제2 주표면에서 상기 비거울면 처리가 실시된 부분은 황산(H2SO4) 수용액, 염산(HCl) 수용액, 인산(H2PO4) 수용액, 플루오르화수소산(HF) 수용액 및 그 밖의 산수용액 중 하나 이상을 이용하여 비거울면화된 표면인 것인 차량용 헤드 램프.
  18. 제15항에 있어서, 상기 질화물 반도체 기판의 상기 제2 주표면에서 상기 비거울면 처리가 실시된 부분은 반응성 이온 에칭(Reactive Ion Etching : RIE)을 이용하여 비거울면화된 표면인 것인 차량용 헤드 램프.
  19. 제1항 또는 제2항에 있어서, 상기 발광 장치는 상기 p형 질화물 반도체층에 접하도록 설치된 p 전극을 포함하고,
    상기 p 전극은 반사율이 0.5 이상인 재질로 형성되어 있는 것인 차량용 헤드 램프.
  20. 제1항 또는 제2항에 있어서, 상기 발광 장치는 상기 질화물 반도체 기판의 상기 제2 주표면을 덮도록 배치된 형광체를 포함하는 것인 차량용 헤드 램프.
  21. 제1항 또는 제2항에 있어서, 상기 발광 장치는 상기 질화물 반도체 기판으로부터 떨어져 상기 질화물 반도체 기판의 상기 제2 주표면에 대면하도록 배치된 형광판을 포함하는 것인 차량용 헤드 램프.
  22. 제21항에 있어서, 상기 형광판에서 상기 질화물 반도체 기판의 상기 제2 주표면에 면하는 표면은 요철화 처리되어 있는 것인 차량용 헤드 램프.
  23. 제1항 또는 제2항에 있어서, 상기 질화물 반도체 기판이 형광을 발하는 불순물 및 결함 중 한쪽 이상을 포함하고 있는 것인 차량용 헤드 램프.
  24. 제1항 또는 제2항에 있어서, 상기 광원은 상기 발광 장치를 복수 개 포함하고, 상기 발광 장치는 직렬 접속 또는 병렬 접속된 것인 차량용 헤드 램프.
  25. 제1항 또는 제2항에 있어서,
    상기 광원은 상기 발광 장치를 복수 개 포함하고,
    상기 광원을 발광시키기 위한 전원 회로를 더 구비하며,
    상기 전원 회로에서 상기 발광 장치는 2개 이상 병렬로 접속된 2 이상의 병렬부가 직렬로 접속되어 있는 것인 차량용 헤드 램프.
KR1020050118193A 2004-12-08 2005-12-06 헤드 램프 KR101163783B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00355735 2004-12-08
JP2004355735A JP4384019B2 (ja) 2004-12-08 2004-12-08 ヘッドランプ

Publications (2)

Publication Number Publication Date
KR20060064535A KR20060064535A (ko) 2006-06-13
KR101163783B1 true KR101163783B1 (ko) 2012-07-09

Family

ID=35945211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050118193A KR101163783B1 (ko) 2004-12-08 2005-12-06 헤드 램프

Country Status (8)

Country Link
US (1) US20060118775A1 (ko)
EP (1) EP1670074A3 (ko)
JP (1) JP4384019B2 (ko)
KR (1) KR101163783B1 (ko)
CN (1) CN100524853C (ko)
CA (1) CA2525813A1 (ko)
SG (1) SG123669A1 (ko)
TW (1) TW200633262A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030575B2 (en) * 2005-12-29 2011-10-04 Sensor Electronic Technology, Inc. Mounting structure providing electrical surge protection
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
US9046634B2 (en) * 2007-06-14 2015-06-02 Philips Lumileds Lighting Company, Llc Thin flash or video recording light using low profile side emitting LED
US7687810B2 (en) * 2007-10-22 2010-03-30 Philips Lumileds Lighting Company, Llc Robust LED structure for substrate lift-off
US10256385B2 (en) * 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
JP2010003743A (ja) * 2008-06-18 2010-01-07 Toshiba Corp 発光装置
JP5211996B2 (ja) * 2008-09-30 2013-06-12 豊田合成株式会社 発光装置
JP4991834B2 (ja) * 2009-12-17 2012-08-01 シャープ株式会社 車両用前照灯
WO2011084887A1 (en) * 2010-01-06 2011-07-14 Avantor Performance Materials, Inc. Chemical compositions for wet chemical modification of sapphire surfaces
US20110186874A1 (en) * 2010-02-03 2011-08-04 Soraa, Inc. White Light Apparatus and Method
JP5232815B2 (ja) * 2010-02-10 2013-07-10 シャープ株式会社 車両用前照灯
US8733996B2 (en) 2010-05-17 2014-05-27 Sharp Kabushiki Kaisha Light emitting device, illuminating device, and vehicle headlamp
KR101920445B1 (ko) * 2010-05-25 2018-11-20 삼성전자주식회사 발광 장치
US9816677B2 (en) 2010-10-29 2017-11-14 Sharp Kabushiki Kaisha Light emitting device, vehicle headlamp, illumination device, and laser element
US8723427B2 (en) 2011-04-05 2014-05-13 Abl Ip Holding Llc Systems and methods for LED control using on-board intelligence
KR101976459B1 (ko) * 2012-11-02 2019-05-09 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
TW201511327A (zh) 2013-09-06 2015-03-16 Ind Tech Res Inst 發光二極體
CN104534315A (zh) * 2014-12-13 2015-04-22 郑霭兰 可快速散热的大功率led灯

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049374A (ja) * 1998-07-28 2000-02-18 Sumitomo Electric Ind Ltd 白色ｌｅｄ
JP2002164572A (ja) * 1997-07-25 2002-06-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2003260975A (ja) * 2002-02-06 2003-09-16 Fioravanti Srl 自動車のための前照システム
JP2004336080A (ja) * 2004-08-18 2004-11-25 Nichia Chem Ind Ltd 窒化物半導体素子

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164798A (en) * 1991-07-05 1992-11-17 Hewlett-Packard Company Diffusion control of P-N junction location in multilayer heterostructure light emitting devices
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JP3240926B2 (ja) * 1996-06-25 2001-12-25 日立電線株式会社 発光素子
US6608332B2 (en) * 1996-07-29 2003-08-19 Nichia Kagaku Kogyo Kabushiki Kaisha Light emitting device and display
US5895932A (en) * 1997-01-24 1999-04-20 International Business Machines Corporation Hybrid organic-inorganic semiconductor light emitting diodes
JP3707279B2 (ja) * 1998-03-02 2005-10-19 松下電器産業株式会社 半導体発光装置
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
TW413956B (en) * 1998-07-28 2000-12-01 Sumitomo Electric Industries Fluorescent substrate LED
US6291839B1 (en) * 1998-09-11 2001-09-18 Lulileds Lighting, U.S. Llc Light emitting device having a finely-patterned reflective contact
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
US6838705B1 (en) * 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP2001144331A (ja) * 1999-09-02 2001-05-25 Toyoda Gosei Co Ltd 発光装置
US7102158B2 (en) * 2000-10-23 2006-09-05 General Electric Company Light-based system for detecting analytes
JP5283293B2 (ja) * 2001-02-21 2013-09-04 ソニー株式会社 半導体発光素子
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
KR100482174B1 (ko) * 2001-08-08 2005-04-13 삼성전기주식회사 기판제거 기술을 이용한 GaN계 LED 제작 방법
US6650018B1 (en) * 2002-05-24 2003-11-18 Axt, Inc. High power, high luminous flux light emitting diode and method of making same
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
JP4143732B2 (ja) * 2002-10-16 2008-09-03 スタンレー電気株式会社 車載用波長変換素子
JP4124638B2 (ja) * 2002-12-16 2008-07-23 順一 島田 Ｌｅｄ照明システム
JP4397394B2 (ja) * 2003-01-24 2010-01-13 ディジタル・オプティクス・インターナショナル・コーポレイション 高密度照明システム
FR2852974A1 (fr) * 2003-03-31 2004-10-01 Soitec Silicon On Insulator Procede de fabrication de cristaux monocristallins
RU2231171C1 (ru) * 2003-04-30 2004-06-20 Закрытое акционерное общество "Инновационная фирма "ТЕТИС" Светоизлучающий диод
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
US7025464B2 (en) * 2004-03-30 2006-04-11 Goldeneye, Inc. Projection display systems utilizing light emitting diodes and light recycling
US20060017060A1 (en) * 2004-07-26 2006-01-26 Nai-Chuan Chen Vertical conducting nitride diode using an electrically conductive substrate with a metal connection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164572A (ja) * 1997-07-25 2002-06-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2000049374A (ja) * 1998-07-28 2000-02-18 Sumitomo Electric Ind Ltd 白色ｌｅｄ
JP2003260975A (ja) * 2002-02-06 2003-09-16 Fioravanti Srl 自動車のための前照システム
JP2004336080A (ja) * 2004-08-18 2004-11-25 Nichia Chem Ind Ltd 窒化物半導体素子

Also Published As

Publication number Publication date
US20060118775A1 (en) 2006-06-08
JP2006164796A (ja) 2006-06-22
SG123669A1 (en) 2006-07-26
TW200633262A (en) 2006-09-16
CN100524853C (zh) 2009-08-05
EP1670074A3 (en) 2010-11-17
CN1787245A (zh) 2006-06-14
KR20060064535A (ko) 2006-06-13
CA2525813A1 (en) 2006-06-08
JP4384019B2 (ja) 2009-12-16
EP1670074A2 (en) 2006-06-14

Similar Documents

Publication Publication Date Title
KR101163783B1 (ko) 헤드 램프
JP3841092B2 (ja) 発光装置
KR101202866B1 (ko) 발광 장치
KR100955634B1 (ko) 발광 장치
JP4367348B2 (ja) ウエハおよび発光装置の製造方法
US7897981B2 (en) Light emitting device and method of manufacturing the same
EP2950359A1 (en) For wafer bonding optimized contact structure of a light emitting device
EP2830094B1 (en) Light emitting device
EP3471156B1 (en) Light-emitting device package
US8618566B2 (en) Light emitting device and method of manufacturing the same
US10373938B2 (en) Light emitting element
JP2005260276A (ja) 発光装置
KR20170082719A (ko) 발광 소자
JP2008227540A (ja) 発光装置
KR102035630B1 (ko) 발광 장치
KR102405589B1 (ko) 반도체소자
KR20190127188A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee