KR100482174B1 - 기판제거 기술을 이용한 GaN계 LED 제작 방법 - Google Patents

기판제거 기술을 이용한 GaN계 LED 제작 방법 Download PDF

Info

Publication number
KR100482174B1
KR100482174B1 KR10-2001-0047806A KR20010047806A KR100482174B1 KR 100482174 B1 KR100482174 B1 KR 100482174B1 KR 20010047806 A KR20010047806 A KR 20010047806A KR 100482174 B1 KR100482174 B1 KR 100482174B1
Authority
KR
South Korea
Prior art keywords
substrate
metal
led
gan
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0047806A
Other languages
English (en)
Other versions
KR20010088931A (ko
Inventor
유태경
Original Assignee
삼성전기주식회사
에피밸리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 에피밸리 주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2001-0047806A priority Critical patent/KR100482174B1/ko
Publication of KR20010088931A publication Critical patent/KR20010088931A/ko
Application granted granted Critical
Publication of KR100482174B1 publication Critical patent/KR100482174B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 종래의 AlGaInN계 LED의 낮은 외부양자효율(External Quantum Efficiency), 열적 문제 그리고 활성층에서의 비균일 전류분포 문제를 향상시키기 위한 새로운 구조의 GaN계 LED 제작에 관한 것이다. 이 제안된 구조의 가장 독창적인 특성은 GaN계 LED 박막성장을 위해서 사용되었든 기판(Al2O3, SiC, Si ...)을 제거하는데 있으며, 기판 제거로 인하여 드러난 N-도핑된 GaN 박막에 N-금속을 형성하고 P-금속 부분이 접합부가 되게 실리콘 기판에 뒤집어 부착하여 LED를 제조하는 방법이다. 이 구조의 이점은 기판을 제거함으로 기판과 GaN 사이의 유전상수(Dielectric Constant)의 차이로 인한 경계면에서의 광손실과 기판에 의한 광출력의 흡수 문제를 해결하고, 또한 10um 이하로 얇아진 LED 두께로 인하여 LED 소자내부에서 광재생(Photon Recycling)이 효과적으로 일어나게 하여 외부양자효율(External Quantum Efficiency)을 개선 할 수가 있으며, LED에서 발생한 열이 P-금속을 통해 전면적으로 실리콘 기판으로 쉽게 빠질 수 있으므로 소자의 열적 특성을 크게 개선할 수 있다. 또한 일반적으로 GaN계 LED의 낮은 P-도핑 문제 와 국소적 P-금속 형성 및 N-금속형성 문제로 인하여 나타나는 소자의 활성층 내부에서 전류의 불균일 분포 문제를 크게 개선 할 수가 있다.
본 발명은 P-N 접합 다이오드 구조를 갖는 GaN계 LED 제작에 있어서 , P-도핑된 박막 전면에 P-금속을 형성한 뒤 이 공정된 기판을 실리콘(Si) 기판에 P-금속이 접합부가 되게 뒤집어 붙이고, 본 발명에서 제안된 방법을 이용하여 기판을 제거한 후 기판 제거로 드러난 N-도핑된 GaN 박막에 N-금속을 형성하여 LED를 제작하는 것을 특징으로 한다.

Description

기판제거 기술을 이용한 GaN계 LED 제작 방법{Fabrication Method of GaN related LED using Substrate Remove Technology }
본 발명은 종래의 GaN계열의 LED(Light Emitting Diode)의 광출력, 열특성 및 활성층에서의 전류의 균일도를 획기적으로 향상시키기 위한 새로운 구조의 GaN계 LED의 제조 방법에 관한 것이다.
일반적으로 GaN계 LED(Light Emitting Diode)는, 첨부도면 도 1에 도시된 바와 같이, 사파이어 기판와 같은 기판(10) 상에 버퍼(buffer)층(11), N형 GaN 층(12), InGaN(또는 GaN) 활성층(13), P형 GaN층(14), 투명전극(15), 유전체 보호막(16), N형 금속전극(17) 및 P형 금속전극(18)으로 구성되는 것으로서, 상기 사파이어 기판(10) 상에 버퍼층(11), N형 GaN 층(12), InGaN(또는 GaN) 활성층(13) 및 P형 GaN층(14)을 MOCVD(Metal Organic Chemical Vapor Deposition)방법에 따라 순차적으로 결정 성장 한 후, N형 금속전극(17)의 형성을 위해 일부분을 상기 N형 GaN층(12)까지 식각(etching)하고, 필요에 따라 투명 전극(15)을 형성한 다음, 전극 영역을 제외한 부분을 유전체 보호막(16)으로 씌우고, N형 금속전극(17) 및 P형 금속전극(18)을 증착함으로써 형성된다.
활성층에서 전자와 홀의 결합에 의해서 발생된 광은 투명전극을 통하여서 공기 중으로 방출되게된다. 이런 광방출 과정에서 활성층에서 발생된 광량의 반은 기판쪽(광방출면 반대쪽)으로 진행하게 되고, 이때 많은 광량이 GaN와 기판 사이의 유전율차와 또 기판에서의 흡수효과에 의해서 손실을 입게 된다. 또한 두꺼운 기판에 의해서 LED 소자내부에서의 큰 광재생(Photon Recycling)효과를 기대하기가 힘들게 된다. 일반적으로 광재생(Photon Recycling) 효과란 활성층에서 발생된 광의 많은 부분이 소자와 주변의 유전율 차로 인하여 LED소자 내부에 갇히게 되는데, 이 소자내부에 갇혀서 쓸모없게 된 빛이 다시 활성층에 흡수되어 다시 광으로 재생하는 것 또는 어떠한 원인으로 그 갇혀진 빛의 일부 또는 모두가 공기 중으로 방출되는 효과를 의미한다.
도 1과 같은 기존의 LED 구조에 있어서 이미 많이 알려진 바와 같이 국소적인 P, N-금속형성 및 낮은 P-도핑 농도로 인하여 LED 활성층에서의 전류의 불균일도 문제가 발생하게 되고 이로 인하여 출력광의 불균일한 분포 문제가 야기된다. 또한 기존의 LED는 샤파이어와 같이 열전도성이 좋지 못한 기판이 패키지 마운터에 접합이 되므로 기존 기판(Al2O3, SiC,...)의 나쁜 열전도 특성에 의해서 소자와 열적 특성이 좋지 못한 문제점들이 있다. 이 문제는 소자의 동작 전류가 높아질수록 심각하게 소자의 성능에 영향을 끼치게된다.
따라서 GaN계 LED의 성능을 향상시키기 위해서는 위에서 상기된 문제점들의 개선이 절대적으로 필요하게된다.
본 발명은 상기한 문제점을 개선하기 위하여 안출된 것으로서, 본 발명의 목적은 GaN계 LED가 성장되어 있는 기판을 제거하여서 기판에 의한 광흡수 손실 및 GaN 물질과 기판사이의 유전율차에 의한 손실을 제거하고 소자내부에서의 광재생(Photon Recycling)효과를 극대화하여 외부양자 효율(External Quantum Efficiency)을 개선하고, 또한 기판제거로 인하여 드러난 N-GaN 박막에 N-금속을 형성하고, P-도핑된 쪽의 전면을 P-금속을 증착하여서 전류의 균일도을 향상시킴은 물론, 소자의 P-금속 쪽을 열전도가 우수한 실리콘 기판에 접착시켜서 소자의 열적특성 향상을 얻는 것이 발명의 목적이다.
이런 효과의 얻기 위한 중요한 기술적 과제는 박막 성장에 사용된 기판을 제거하는 기술이다. 본 발명에서는 이런 기술적 과제를 해결하여 새로운 구조의 GaN계 LED제작방법을 제공한다.
이와 같은 목적을 달성하기 위해서 LED 박막과 실리콘 기판의 부착, LED 박막 성장에 사용된 기판 제거 그리고 기판제거로 드러난 N-도핑된 박막에 N-금속형성 방법을 기술적 특징으로 한다.
본 발명의 바람직한 실시예를 첨부 도면에 의거 상세히 설명하면 다음과 같다.
첨부된 도면 도 2는 종래의 GaN계 LED를 위해 성장된 박막의 구조를 나타내고 있다. 기판(20) 위에 버퍼층(21), N-GaN층(22), InGaN/GaN/AlGaN 활성층 및 장벽층(23), P-GaN 층(24)이 순차적으로 형성되어 있는 것을 보여주고 있다. P-GaN에서 공급된 홀과 N-GaN에서 공급된 전자가 활성층에서 결합하여 전류가 빛으로 에너지가 변형이 되어서 그물질의 에너지 밴드갭에 해당하는 파장의 빛을 발생시키게된다.
도 3는 이렇게 성장된 LED 박막 위에 기존의 P-금속(30)(Ni/Au, Ti/Au, Cr/Au 등)을 증착한 후의 도면이다. 최종적으로 이렇게 형성된 P-금속은 LED 소자에서 P-전극을 이루게된다. 소자들 사이의 에칭과 최종적으로 LED 소자별 절단(Sawing)작업을 위해서 각 단위 LED 소자들 사이의 P-금속 패턴은 도 3에 나타난 것처럼 일정한 간격(31)을 둔다. 이 간격은 0.1um에서 500um까지 될 수가 있다.
도 4는 형성된 P-금속을 에칭을 위한 마스킹(masking) 물질로 해서 소자들 사이(31)를 기존의 건식식각 방법(RIE, RIBE, ICP, 등) 또는 습식식각 방법(UV assisted KOH 에칭 등)을 이용하여 N-GaN(22) 또는 그 이하 버퍼(buffer)(21)의 적당한 깊이 까지 에칭을 하게된다. 그리고 난 후 소자의 표면 보호를 위해서 SiNx와 SiOx와 같은 유전체를 이용하여 에칭된 면을 보호하게 된다. 이렇게 하여 형성된 유전체 보호막(41) 및 에칭으로 형성된 소자들 사이의 홈(40)이 각각 도 4에 나타나 있다. 이렇게 형성된 홈은 기판을 제거하기 위한 공정에서 매우 중요한 몇 가지 역할을 하게 된다. 첫째로 기계적인 방법을 이용하여 기판을 제거할 시 LED 박막으로 많은 스트레스가 전달이 되게 되는데 이 스트레스를 이 홈이 흡수하여 스트레스(Stress)에 의한 소자의 손상을 최소화하는 역할을 하게된다. 둘째로 성장된 LED 박막과 기판사이는 근본적으로 심각한 격자상수의 불일치로 강한 변형(Strain)이 형성되어 있는데 이를 앞에서 형성된 홈을 이용하여 완화 시켜줌으로 이로 인한 소자들의 손상을 최소화하는 역할을 한다. 셋째로 형성된 홈(40)은 기계적인 방법 또는 다른 방법을 이용하여 기판제거 시 그 에칭 정도를 나타내어 주는 중요한 지표가 된다. 즉 충분한 깊이까지 에칭이 되면 홈(40)이 에칭되고 있는 표면으로 드러나게 되므로 에칭이 충분히 되어 N-GaN 또는 그이하의 층이 표면에 드러난 것을 나타내게 된다.
도 5은 도 4에서 기술된 LED 소자들이 제작되어 있는 기판을 비슷한 크기의 양면에 금속이 증착되어 있는 고전도성 실리콘(51),또는 금속이 증착되어 있지 않는 고전도성 실리콘(51)에 전도성 접착제(conductive adhesive epoxy)(50) 또는 인듐 범프(Indium bump)와 같은 물질을 이용한 기존의 플립 칩 본딩(flip-chip bonding) 기술을 이용하여 사용하여 P-금속 면이 접착부가 되게 뒤집어 붙인 후의 단면을 보여주고 있다. 여기서 실리콘 기판에 소자들이 제작되어 있는 LED 기판을 뒤집어 붙이는 목적은 LED 소자가 제작된 기판을 제거 할 때에 실리콘 기판이 LED 박막의 마운터 역할을 해주게 되며, 십um 정도의 두께를 가지는 LED 소자를 지지하여 그 파손을 막아주는 역할을 한다. 또한 실리콘 기판은 그 열전도성이 우수하므로 LED 내부에서 발생한 열을 효과적으로 방출시켜주는 히트 싱크(Heat Sink)로써의 역할을 하게된다.
도 6은 기존의 기계적인 그라인딩(Grinding) 및 폴리싱(Polishing) 방법 또는 습식 내지 건식식각(에칭)(ICP,RIE,등) 방법 또는 이들을 혼합한 방법으로 LED가 형성된 기판을 제거한 후의 단면을 보여주고 있다. 앞에서 언급한 바와 같이 이 과정에서 도 4에서 형성된 홈이 표면으로 드러나게 되고, 이로 인하여 기판이 충분히 에칭되었음을 알 수 있게된다. 또한 이 홈은 소자들 사이의 스트레스(stress)를 흡수하여 여러 가지 스트레스(stress)로부터 소자들을 보호하게된다.
도 7은 드러난 N-GaN 표면위에 N-금속(70)(Ti/Au, Ni/Au, Cr/Au 등)을 형성 한 후의 단면을 보여주고 있다. N-금속은 소자의 가장자리 부분을 돌아가며 형성되거나 소자의 가운데 부분에 형성될 수 있다. 여기서 N-금속이 형성되지 않은 부분이 광출력 윈도우가 된다. 일반적으로 GaN계 LED에서 N-도핑이 P-도핑보다 훨씬 높은 도핑농도를 얻을 수 있고 또한 금속과의 오믹(ohmic) 형성이 매우 용이하므로 그림과 같은 P-GaN 전면에 P-그속을 형성하고, N-GaN의 국소 부분에 N-금속을 형성하는 구조는 활성층에서의 전류의 균일도에 매우 용이한 구조가 된다.
도 8은 도 7에서 최종적으로 형성된 소자들을 소자별로 자른(Sawing) 후의 한 LED 소자의 단면을 보여주고 있다. 실리콘 기판(51)위에 GaN계 LED가 부착되어 있으며, LED 소자는 P-금속(30), P-GaN층(24), 활성층 및 장벽층(23), 광이 방출되는 면인 N-GaN층(22), 유전체 보호막(41), N-metal(70)으로 구성이 되어있다.
[또 다른 실시예]
상기 발명에서 소자의 ESD(Electro Static Discharge) 문제를 획기적으로 해결 할 수 있는 또다른 실시예를 도면을 참조하여 설명한다. 본 발명에서 먼저 P-금속이 형성된 AlGaInN계 LED를 P-금속 부분이 접합부가 되게 실리콘 기판과 부착시 P-N 접합이 형성된 실리콘 기판을 사용함으로써 LED 소자의 역방향으로 큰면적의 P-N 다이오드(diode)를 집적할 수 있어서 소자의 ESD(Electro Static Discharge) 문제를 간단히 해결 할 수 있는 장점이 있다. 일반적으로 AlGaInN계 LED는 에너지 밴드갭이 상당히 큰 물질임에도 불구하고 그 성장된 박막의 품질이 다른 물질에 비해서 상대적으로 좋지 못하여 대체적으로 ESD에 취약하다. 일반적으로 AlGaInN계 LED는 순방향의 경우 300V - 1000V 정도이고 역방향의 경우 100V - 1000V로 특히 역방향의 ESD 전압 특성이 더욱 나쁜 것으로 알려져 있다. 이 것은 역방향 전압에서 LED의 P-N 접합(Junction) 사이에 큰 전계(Electric Field)가 걸리기 때문이다. 이런 문제를 해결하기 위해서 일반적으로 LED와 병렬로 P-N 다이오드를 역방향으로 연결하여 LED에 전압이 역으로 걸릴 경우 P-N 다이오드가 동작되게 하여서 LED 소자에는 병렬로 연결된 P-N 다이오드의 턴-온(Turn On) 전압에 해당되는 낮은 전압만이 역으로 걸리게 하여서 소자를 ESD로 부터 보호한다. 이를 위한 기존의 방법은 실리콘의 한 면에 부분적으로 도핑하여서 P-N 다이오드를 형성하고 반도체의 플립 칩(Flip-Chip) 기술을 이용하여 LED를 P-N 접합이 이루어진 실리콘 기판에 부착하여서 역방향 P-N 다이오드가 집적된 LED 모듈을 제작한다. 그러나 이 방법의 문제점은 실리콘의 한 면 위에 P-N 접합을 이루어야 하는 복잡한 공정이 필요하며, 또한 LED 칩(chip)을 정교성이 요구되는 플립 칩(Flip-Chip) 기술을 이용하여 실리콘 P-N 다이오드에 집적하여야 함으로 그 제작 공정이 복잡하고, 수율이 떨어지는 단점이 있다.
본 발명의 또 다른 실시예는 상기한 문제점을 개선하기 위하여 안출된 것으로서, 또 다른 실시예의 목적은 GaN계 LED의 P-금속 하부에 수직으로 P-N 접합이 형성된 실리콘 다이오드를 부착하여서 LED와 병렬로 큰 면적의 실리콘 P-N 다이오드를 역방향으로 연결하므로써 LED의 ESD 문제를 획기적으로 향상시키는 반도체 소자 및 그 제조방법을 제공한다.
도 9에 나타난바와 같이 수직방향으로 P-N 접합이 이루어진 실리콘 P-N 다이오드를 도 8에서 나타난 실리콘 기판 대신 사용한다. 이 실리콘 P-N 다이오드 경우 N-도핑된 실리콘 기판에 P-도펀트(dopant)를 도핑하여서 P-N 접합을 이룰 수가 있고, P-도핑된 실리콘 기판에 N-도펀트(dopant)를 도핑하여서 P-N 접합을 이룩할 수가 있다. 이렇게 하여 이루어진 실리콘 P-N 다이오드에 P, N-오믹 금속(Ohmic metal)을 증착하여서 P, N-전극을 형성한다. 필요에 따라서 전극의 하나, 또는 모두를 형성하지 않고 사용 할 수도 있다. 도 9에서 90은 N-도핑된 실리콘 기판 또는 N-도핑된 실리콘 층을 나타내며, 91은 P-도핑된 실리콘 층 또는 P-도핑된 실리콘 기판을 나타낸다. 그리고 92 와 93은 각각 N 과 P-금속을 나타낸다. 실리콘 P-N 다이오드가 집적된 단일 LED 칩(chip)을 일반적인 LED 패키지 마운터 위에 부착한 후 와이어 본딩(Wire Bonding)(96)을 형성한다. 실리콘 P-N 다이오드의 P-금속(93)이 LED 패키지 마운터의 N-전극(94) 쪽에 접착이 되며, 실리콘 P-N 다이오드의 N 금속 전극(92)에서 LED 패키지 마운터의 P-전극(95)으로 와이어 본딩(Wire Bonding)(96)이 형성된다. 그리고 LED의 N-금속(70)에서 LED 패키지 마운터의 N-전극(94)으로 와이어 본딩(Wire Bonding)(96)이 형성된다.
도 9의 아래 부분에 도 9에서 이루어진 LED 모듈의 회로적인 구성 도면을 나타내고 있다. GaN계 LED와 큰면적의 실리콘 P-N 다이오드가 역으로 연결된 회로 결선을 보여주고 있다.
상기한 바와 같이 이루어지는 본 발명에 의하면, LED 박막성장에 사용된 기판을 제거함으로 GaN계 박막과 기판사이의 유전율 차로 인한 광손실을 없앨 수 있으며, 기판에 의한 광흡수에 의한 광손실을 제거 할 수 있게된다. 또한 기판을 제거함으로 LED 소자가 10um 내외로 매우 얇아지므로 소자안에서 광재생(Photon Recycling) 효과가 증가하여 최종적으로 외부양자효율(External Quantum Efficiency)을 향상시킬 수 있게된다.
또한 본 발명에서는 열전도성이 매우 좋은 것으로 알려진 기존의 실리콘 기판을 소자의 마운트(Mount)로 사용하므로 LED에서 발생되는 열을 효과적으로 제거할 수 있으므로 이로 인하여 소자의 수명과 전기적 특성들을 향상시킬 수 있는 장점이 있다.
또한 본 발명에서는 일반적으로 고 농도의 도핑이 어렵다고 알려진 P-GaN 전면에 P-금속을 증착하므로 소자의 직렬저항(serial resistance)을 감소시킬 수 있으며, 또한 전기 전도성이 뛰어난 N-GaN 표면에 부분적 N-금속 및 광출력 윈도우를 형성하므로 활성층에서의 전류밀도의 균일도를 크게 향상 시킬 수 있다. 이로 인하여 LED 소자의 광출력면 전면에 걸쳐서 균일한 광 출력을 얻을 수 있게된다.
또 다른 실시예로든 실리콘 P-N 다이오드가 역으로 집적된 LED의 경우는 역방향 ESD 전압이 낮은 AlGaInN계 LED 소자에 실리콘 P-N 다이오드를 역방향으로 집적하여 역방향 ESD 전압 성능을 획기적으로 개선하여 AlGaInN계 LED 소자의 신뢰성을 대폭 향상시킬 수 있다. 기존의 실리콘 P-N 다이오드 접적 방법과 비교하여 집적 공정에 있어서 정교한 플립 칩(Flip-Chip) 공정이 요구되지 않으며, 또한 수직방향으로 형성된 큰 면적의 실리콘 P-N 다이오드를 사용하므로 실리콘 P-N 다이오드 제작 또한 매우 용이하다. 기존의 방법과 비교하여 본 발명의 가장 큰 장점은 실리콘 P-N 다이오드의 집적공정이 매우 간단하다는 것에 있고, 이로 인하여 소자 제작 수율을 크게 향상 할 수 있다는 것에 있다.
도 1은 종래 GaN계 LED소자의 일반적인 구조.
도 2은 종래 GaN계 LED(Light Emitting Diode)를 제작을 위해 성장된 박막 구조를 나타내는 단면도.
도 3는 P-GaN 위에 P-금속을 증착한 후의 단면도.
도 4은 형성된 P-금속을 마스킹으로 N-도핑된 GaN 박막의 일정 깊이 까지 에칭하여 적당한 깊이의 홈을 형성하고 유전체를 이용하여 에칭된 표면을 보호한 후의 단면도.
도 5은 도 7까지 제작된 LED를 실리콘 기판 위에 P-금속 쪽을 접착부로하여 뒤집어 붙인 이후의 단면도.
도 6는 기계적인 방법 또는 건식 또는 습식 에칭 기법을 이용하여 LED가 성장된 기판을 제거한 후의 단면도.
도 7은 기판제거로 드러난 N-GaN층에 N-금속을 형성한 후의 단면도.
도 8은 본 발명에 따라 최종적으로 이루어진 단일 LED 소자의 단면도.
도 9는 본 발명의 또 다른 실시예로 LED에 실리콘 P-N 다이오드를 집적한 형태의 LED 소자의 단면도.
＜ 도면의 주요 부분에 대한 부호의 설명 ＞
20. 기판 21. 버퍼층
22. N-GaN 층 23. InGaN/GaN/AlGaN 활성 및 장벽층
24. P-GaN 층 30. P-금속
40. 에칭으로 형성된 홈 41. 표면보호 유전체.
50. 고전도성 실리콘 기판 51. 전도성 접착제
70. N-금속 90. N-도핑된 실리콘 층 또는 기판
91. P-도핑된 실리콘 층또는 기판. 92. N-오믹 금속
93. P-오믹 금속 94. 패키지 마운터의 N-전극
95. 패키지 마운터의 P-전극 96. 와이어 본딩된 금속

Claims (9)

  1. P-N 접합 다이오드 구조를 갖는 GaN계 LED 박막에 있어서,
    상기 LED 박막의 P-GaN층 상에 P-금속을 증착형성하는 단계와;
    상기 P-금속을 마스킹 공정에 의해 N-GaN 또는 버퍼층까지 에칭하여 소자 격리용 홈을 형성하는 단계와;
    상기 LED 박막의 P-금속을 고전도성 실리콘 기판에 접합하는 단계와;
    상기 LED 박막의 성장 기판을 제거하는 단계; 및
    상기 성장 기판 제거에 의해 노출된 N-GaN 표면에 N-금속을 증착형성하는 단계를 포함하는 것을 특징으로 하는 기판제거 기술을 이용한 GaN계 LED 제작 방법.
  2. 제 1항에 있어서, 소자간 격리를 위한 건식 또는 습식식각 시, 그 식각 폭은 0.1um 내지 500um로 한 것을 특징으로 하는 기판제거 기술을 이용한 GaN계 LED 제작 방법.
  3. 제 1항에 있어서, 상기 고전도성 실리콘 기판은 양면 또는 단면에 오믹 금속이 형성되어 있거나 형성 되어있지 않으면서 그 N 또는 P-도핑 농도가 1015 내지 1022까지의 범위를 갖는 것을 특징으로 하는 기판제거 기술을 이용한 GaN계 LED 제작 방법.
  4. 제 1항에 있어서, 상기 성장 기판은 기계적인 식각, 건식식각, 습식식각 또는 이 3가지 식각을 혼용하여 제거하는 것을 특징으로 하는 기판제거 기술을 이용한 GaN계 LED 제작 방법.
  5. 제 1항에 있어서, 상기 N-GaN 층의 가장자리 부분 또는 가운데 부분에 Ti/Au, Ni/Au, Cr/Au와 같은 N-금속을 형성하여 N-금속이 형성되지 않은 부분이 광출력 윈도우가 되게 한 것을 특징으로 하는 기판제거 기술을 이용한 GaN계 LED 제작 방법.
  6. P-N 접합 다이오드 구조를 갖는 GaN계 LED 박막에 있어서,
    상기 LED 박막의 P-GaN층 상에 P-금속을 증착형성하는 단계와;
    상기 P-금속을 마스킹 공정에 의해 N-GaN 또는 버퍼층까지 에칭하여 소자 격리용 홈을 형성하는 단계와;
    상기 LED 박막의 P-금속을 수직방향으로 P-N 접합이 이루어진 실리콘 다이오드 기판의 N-금속에 접합하는 단계와;
    상기 LED 박막의 성장 기판을 제거하는 단계와;
    상기 성장 기판 제거에 의해 노출된 N-GaN 표면에 N-금속을 증착형성하여 LED 소자를 제작하는 단계와;
    상기 LED 소자의 실리콘 P-N 다이오드 기판의 P-전극을 LED 패키지 마운터의 N-전극에 접합하는 단계; 및
    상기 실리콘 P-N 다이오드 기판의 N-금속에서 LED 패키지 마운터의 P-전극으로 와이어 본딩하고, 상기 LED의 N-금속에서 LED 패키지 마운터의 N-전극으로 와이어 본딩하는 단계를 포함하는 것을 특징으로 하는
    기판제거 기술을 이용한 GaN계 LED 제작 방법.
  7. 제 6항에 있어서, 상기 실리콘 P-N 다이오드 기판의 P-도핑 층과 N-도핑 층의 두께는 각각 0.01um 내지 1mm인 것을 특징으로 하는 기판제거 기술을 이용한 GaN계 LED 제작 방법.
  8. 제 6항에 있어서, 상기 실리콘 P-N 다이오드 기판은 N-도핑된 실리콘 기판에 P-도핑으로 P-N 접합을 형성하거나 또는 P-도핑된 실리콘 기판에 N-도핑으로 P-N 접합을 형성하고, 그 P-도핑 및 N-도핑의 농도는 1015 내지 1022의 범위로 한 것을 특징으로 하는 기판제거 기술을 이용한 GaN계 LED 제작 방법.
  9. 제 6항에 있어서, 상기 실리콘 P-N 다이오드 기판은 단면 또는 양면에 오믹 메탈을 형성한 것을 특징으로 하는 기판제거 기술을 이용한 GaN계 LED 제작 방법.
KR10-2001-0047806A 2001-08-08 2001-08-08 기판제거 기술을 이용한 GaN계 LED 제작 방법 Expired - Fee Related KR100482174B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0047806A KR100482174B1 (ko) 2001-08-08 2001-08-08 기판제거 기술을 이용한 GaN계 LED 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0047806A KR100482174B1 (ko) 2001-08-08 2001-08-08 기판제거 기술을 이용한 GaN계 LED 제작 방법

Publications (2)

Publication Number Publication Date
KR20010088931A KR20010088931A (ko) 2001-09-29
KR100482174B1 true KR100482174B1 (ko) 2005-04-13

Family

ID=19713006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0047806A Expired - Fee Related KR100482174B1 (ko) 2001-08-08 2001-08-08 기판제거 기술을 이용한 GaN계 LED 제작 방법

Country Status (1)

Country Link
KR (1) KR100482174B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003263727A1 (en) 2003-09-19 2005-04-11 Tinggi Technologies Private Limited Fabrication of semiconductor devices
KR20050082040A (ko) * 2004-02-17 2005-08-22 어드밴스드 에피텍시 테크날리지 발광다이오드 제조방법
US8309377B2 (en) 2004-04-07 2012-11-13 Tinggi Technologies Private Limited Fabrication of reflective layer on semiconductor light emitting devices
JP4384019B2 (ja) * 2004-12-08 2009-12-16 住友電気工業株式会社 ヘッドランプ
KR100661717B1 (ko) * 2005-06-16 2006-12-26 엘지전자 주식회사 알루미늄 버퍼층을 이용한 발광 다이오드 제조방법
KR100770583B1 (ko) * 2005-06-16 2007-10-26 주식회사 이츠웰 질화물 반도체 기판을 이용한 수직 전극형 발광 소자 및그의 제조방법
SG130975A1 (en) 2005-09-29 2007-04-26 Tinggi Tech Private Ltd Fabrication of semiconductor devices for light emission
SG131803A1 (en) 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
SG133432A1 (en) 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
SG140512A1 (en) 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818099A (ja) * 1994-06-30 1996-01-19 Victor Co Of Japan Ltd 半導体発光素子の製造方法
JPH0945961A (ja) * 1995-08-01 1997-02-14 Hitachi Cable Ltd 発光ダイオード及びその製造方法
JP2000228537A (ja) * 1999-02-05 2000-08-15 Agilent Technol Inc ＩｎＸＡｌＹＧａＺＮ発光素子及びその製造方法
US6280523B1 (en) * 1999-02-05 2001-08-28 Lumileds Lighting, U.S., Llc Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting
KR100342749B1 (ko) * 1993-03-19 2002-07-04 추후기재 발광 다이오드 적층 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342749B1 (ko) * 1993-03-19 2002-07-04 추후기재 발광 다이오드 적층 방법
JPH0818099A (ja) * 1994-06-30 1996-01-19 Victor Co Of Japan Ltd 半導体発光素子の製造方法
JPH0945961A (ja) * 1995-08-01 1997-02-14 Hitachi Cable Ltd 発光ダイオード及びその製造方法
JP2000228537A (ja) * 1999-02-05 2000-08-15 Agilent Technol Inc ＩｎＸＡｌＹＧａＺＮ発光素子及びその製造方法
US6280523B1 (en) * 1999-02-05 2001-08-28 Lumileds Lighting, U.S., Llc Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting

Also Published As

Publication number Publication date
KR20010088931A (ko) 2001-09-29

Similar Documents

Publication Publication Date Title
US6746889B1 (en) Optoelectronic device with improved light extraction
US8470621B2 (en) Method for fabricating a flip-chip semiconductor optoelectronic device
JP5016808B2 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
US10403796B2 (en) Light emitting device and method of fabricating the same
EP3121857B1 (en) Methof of manufacturing a diode having a vertical structure
US8680548B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
KR100950137B1 (ko) 반도체 발광장치
US8242509B2 (en) Light emitting device
US20110017972A1 (en) Light emitting structure with integral reverse voltage protection
CN1729600A (zh) 具有自对准半导体平台和接触层的半导体器件和相关器件的制造方法
JP2002280608A (ja) 半導体発光デバイスおよびその作製方法
KR20070042214A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
US20100025702A1 (en) Substrate-free flip chip light emitting diode
US7772600B2 (en) Light emitting device having zener diode therein and method of fabricating the same
US20180254423A1 (en) Light emitting device and method of fabricating the same
KR100482174B1 (ko) 기판제거 기술을 이용한 GaN계 LED 제작 방법
KR100708936B1 (ko) 플립칩용 질화물계 반도체 발광소자
KR101138947B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
US9299901B2 (en) Semiconductor light emitting device
KR101745263B1 (ko) 투명필름을 구비한 ｌｅｄ 모듈의 제조방법
KR20050013042A (ko) 발광 다이오드와 그 제조 방법 및 사파이어 기판의 식각방법
KR100684455B1 (ko) 발광다이오드의 형성 방법
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20050096583A (ko) 발광 다이오드
KR20060134490A (ko) 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010808

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030729

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030909

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20040524

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041231

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050331

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050331

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080331

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090302

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100331

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20101215

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20120105

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140228

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150302

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170228

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180228

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20190228

Start annual number: 15

End annual number: 15

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220111