KR100950137B1

KR100950137B1 - 반도체 발광장치

Info

Publication number: KR100950137B1
Application number: KR1020080054063A
Authority: KR
Inventors: 테츠지 마츠오; 시로 타케다
Original assignee: 산켄덴키 가부시키가이샤
Priority date: 2007-06-22
Filing date: 2008-06-10
Publication date: 2010-03-30
Also published as: JP2009004625A; KR20080112947A; TW200913318A; US8120049B2; TWI365548B; US20080315232A1

Abstract

반도체 발광장치에 대하여 발광효율의 향상 및 균일한 지향성이 요구되고 있다.

본 발명의 반도체 발광장치는, 광을 흡수하는 재료로 형성되어 있는 기판(1)과, 발광 반도체영역(2)과, 제 1 전극(3)과, 제 2 전극(4)과, 광투과성을 가지며 또한 기판(1) 및 발광 반도체영역(2)을 덮고 있는 포위체(5)와, 광반사층(6)과, 금속지지판(7)과, 단자(8)와, 접속도체(9)를 갖는다. 기판(1)의 측면에 요철면(13)이 형성되어 있다. 기판(1) 측면에 요철면(13) 상에 광반사층(6)이 형성되어 있다. 광반사층(6)에 광산란용의 요철면(23)이 형성되어 있다.

Description

반도체 발광장치{SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 발명은, 발광효율 또는 지향성이 개선된 반도체 발광장치에 관한 것이다.

종래의 전형적인 반도체 발광소자는, 기판과, 상기 기판의 한쪽 주면(主面) 상에 배치된 발광 반도체영역과, 상기 발광 반도체영역의 한쪽 주면에 전기적으로 접속된 한쪽의 전극과, 발광 반도체영역의 다른 쪽 주면에 전기적으로 접속된 다른 쪽 전극과, 기판 및 상기 발광 반도체영역을 포위하며 또한 광투과성을 갖는 포위체로 이루어진다.

반도체 발광소자의 기판은 광투과성이 양호한 사파이어 등의 절연재료, 또는 실리콘(Si), 갈륨비소(GaAs)계 화합물 반도체, 갈륨-인(GaP)계 화합물 반도체 등의 도전성 재료로 형성된다. 도전성 기판은 반도체 발광소자의 구동전류의 통로로서 사용할 수 있다는 점과 저렴하다는 점에서 사파이어기판보다 우수하다. 그러나, 도전성 기판은 비교적 큰 광흡수성을 갖는다는 점에서 사파이어기판보다 뒤떨어진다. 비교적 큰 광흡수성을 갖는 기판을 사용하여 반도체 발광소자를 형성하면, 발광 반도체영역으로부터 기판측으로 방사된 광의 대부분이 기판에서 흡수되어 발광효율이 저하된다.

이러한 문제를 해결하기 위하여 발광 반도체영역과 기판의 사이에 광반사층을 존재시키고, 발광 반도체영역으로부터 기판측으로 방사된 광을 광반사층에서 반사시켜 발광 반도체영역의 광취출면쪽으로 되돌림으로써 발광효율을 향상시키는 방법이, 예컨대 일본국 특허공개공보 제2005-277372호 등을 통해 알려져 있다.

그런데, Si기판 등의 광흡수율이 큰 기판을 사용한 반도체 발광장치에 있어서, 발광 반도체영역으로부터 포위체 내부로 방사된 광의 일부가 포위체 내에서 반사되고, 그 후에 기판으로 입사되어 기판에서 흡수됨에 따라 발광효율의 저하가 초래되는 것으로 판명되었다. 이러한 현상으로 인한 발광효율의 저하는 특허문헌 1의 방법으로는 억제할 수가 없다.

반도체 발광장치에는, 발광효율의 향상 이외에 지향성의 균일화(균일한 지향성)도 요구된다. 지향성의 균일화란, 소정의 조명범위에서 광강도의 편차를 적게 하는 것을 의미한다. 지향성의 균일화는, 반도체 발광소자를 특히 조명장치나 또는 이것과 유사한 장치에 사용하는 경우에 요구된다. 특허문헌 1의 방법으로는 균일한 지향성을 얻을 수가 없다.

광투과성을 갖는 사파이어기판을 사용한 반도체 발광소자의 발광효율을 향상시키기 위하여, 발광 반도체영역에서 발생한 광을 사파이어 기판을 통해 외부로 취출하도록 반도체 발광소자를 구성하고, 사파이어기판의 측면으로부터 광이 누출되는 것을 막기 위해 사파이어기판의 외측 가장자리 근방에 V자형 홈을 형성하며, 상기 V자형 홈 내에 반사막을 배치하여, 광의 취출량을 증대시키는 방법이 일본국 특허공개공보 제2004-55816호(특허문헌 2)에 개시되어 있다.

그러나, 상기 특허문헌 2에 개시되어 있는 기술은, 발광 반도체영역 및 기판 내의 광이 측방으로 방출되는 것을 저지하여 발광효율을 향상시키는 것에 관한 것으로, 포위체 내에서 반사된 광이 기판에서 흡수되는 것을 막는 것은 아니다.

[특허문헌 1] 일본국 특허공개공보 제2005-277372호

[특허문헌 2] 일본국 특허공개공보 제2004-55816호

본 발명이 해결하고자 하는 과제는, 광흡수성을 갖는 기판을 사용한 반도체 발광장치에 있어서, 발광효율의 향상 및/또는 균일한 지향성이 요구되고 있다는 점이며, 본 발명의 목적은, 이러한 요구에 대응할 수 있는 반도체 발광장치를 제공하는 것이다.

상기 과제를 해결하기 위한 본 발명은,

한쪽 주면과 다른 쪽 주면과 측면을 갖는 기판과,

상기 기판의 상기 한쪽 주면 상에 배치된 발광 반도체영역과,

상기 발광 반도체영역에 전기적으로 접속된 제 1 및 제 2 전극과,

상기 기판 및 상기 발광 반도체영역을 포위하며 또한 광투과성을 갖는 포위체와,

상기 포위체로 포위되어 있는 상기 기판의 표면의 적어도 일부에 배치되며, 또한 그 배치위치가 상기 발광 반도체영역으로부터 상기 포위체 내부로 방사된 광 의 일부가 입사될 수 있는 위치로 결정되어 있는 광반사층을 구비하는 것을 특징으로 하는 반도체 발광장치에 관한 것이다.

한편, 청구항 2에 나타내는 바와 같이, 상기 광반사층의 표면에 광산란용의 요철이 형성되어 있는 것이 바람직하다.

또한, 청구항 3에 나타내는 바와 같이, 상기 기판의 노출면에 요철이 형성되고, 상기 광반사층은 상기 기판의 요철을 갖는 면 위에 배치되며 또한 표면에 광산란용의 요철을 갖는 것이 바람직하다.

또한, 청구항 4에 나타내는 바와 같이, 상기 광반사층은 상기 기판의 상기 측면의 적어도 일부에 배치되어 있는 것이 바람직하다.

또한, 청구항 5에 나타내는 바와 같이, 상기 광반사층은, 상기 기판의 상기 한쪽 주면의 적어도 일부에 배치되어 있는 것이 바람직하다.

또한, 청구항 6에 나타내는 바와 같이, 상기 광반사층은 상기 기판의 상기 측면의 적어도 일부와 상기 기판의 한쪽 주면의 적어도 일부의 양쪽에 배치되어 있는 것이 바람직하다.

또한, 청구항 7에 나타내는 바와 같이, 상기 기판의 상기 측면이 경사면인 것이 바람직하다.

또한, 청구항 8에 나타내는 바와 같이, 상기 기판과 상기 발광 반도체영역의 사이에 배치되는 다른 광반사층을 더 구비하는 것이 바람직하다.

또한, 청구항 9에 나타내는 바와 같이, 상기 기판의 상기 한쪽 주면 상에 복수의 발광 반도체영역이 배치되어 있는 것이 바람직하다.

또한, 청구항 10에 나타내는 바와 같이, 상기 기판은 도전성을 가지며,

상기 제 1 전극은 상기 발광 반도체영역의 한쪽 주면에 접속되고, 상기 제 2 전극은 상기 기판에 접속되어 있는 것이 바람직하다.

또한, 청구항 11에 나타내는 바와 같이, 상기 발광 반도체영역은 적어도 제 1 도전형 반도체층과 제 2 도전형 반도체층을 가지며, 상기 제 1 전극은 상기 제 1 도전형 반도체층에 접속되고, 상기 제 2 전극은 상기 제 2 도전형 반도체층에 접속되어 있는 것이 바람직하다.

또한, 청구항 12에 나타내는 바와 같이, 상기 기판은 제 1 및 제 2 도체층을 가지며, 상기 제 1 및 제 2 전극은 상기 제 1 및 제 2 도체층에 전기적 및 기계적으로 결합되어 있는 것이 바람직하다.

기판에 설치된 광반사층은, 포위체로부터 기판을 향하는 광을 반사시킨다. 이로써, 기판에 의한 광흡수가 억제되고 발광효율이 향상된다. 또한, 광반사층도 광원의 일부와 같이 기능하기 때문에, 지향성의 균일화가 달성된다. 이러한 지향성의 균일화가 달성되면 조명의 균일성이 향상된다.

또한, 본 발명의 바람직한 구체예에 따라 광반사층에 요철(조면(粗面))을 형성하면, 광의 산란이 발생하여 지향성의 균일화가 더욱 개선된다.

다음으로, 도면을 참조하여 본 발명의 실시형태를 설명한다.

(실시예 1)

도 1에 개략적으로 나타낸 실시예 1에 따른 반도체 발광장치는, 기판(1)과, 발광 반도체영역(2)과, 제 1 전극(3)과, 제 2 전극(4)과, 광 투과성을 갖는 포위체(5)와, 본 발명에 따른 광반사층(6)과, 금속지지판(7)과, 단자(8)와, 접속도체(9)를 구비한다. 이하에서는 이들에 대해 상세히 설명하도록 한다.

기판(1)은, 발광 반도체영역(2)의 기계적 지지기판 및 발광 반도체영역(2)의 성장기판의 기능을 가지며, 한쪽 주면(主面;10)과 다른 쪽 주면(11)과 이들 사이의 측면(12)을 구비하여 전체적으로 사각기둥 형상으로 형성되어 있다. 한편, 만일 웨이퍼를 분할하여 기판(1)을 얻을 때 측면(12)이 경사지면, 기판(1)은 사각뿔대 형상이 된다. 또한, 기판(1)을 원기둥 형상이나 원추대 형상 또는 사각형 이외의 각기둥 형상이나 또는 각뿔대 형상 등으로 변형시킬 수 있다. 본 실시예에서는, 반도체 발광장치의 비용 저감을 도모하는 동시에 기판(1)을 전류통로로서 사용하기 위하여, 기판(1)이 도전성을 갖는 실리콘으로 형성되어 있다. 실리콘은 이미 설명한 바와 같이 사파이어보다 큰 광흡수율을 갖는다. 한편, 기판(1)을 실리콘 이외의 GaAs계 화합물 반도체, GaP계 화합물 반도체, 금속, 또는 절연물로 형성할 수 있다. 요컨대, 기판(1)이 발광 반도체영역(2)으로부터 방사된 광을 흡수하는 재료로 형성되어 있는 모든 반도체 발광장치에 대해 본 발명을 적용시킬 수 있다.

본 실시예에서는, 기판(1)의 측면(12)에 도 1에서 개략적으로 나타낸 요철면(조면;13)이 형성되어 있다. 상기 요철면(13)에 대해서는 추후에 상세히 설명하도록 한다.

기판(1)의 한쪽 주면(10) 상에 배치된 발광 반도체영역(2)은 에피택셜 성장 영역 또는 주(主) 반도체영역이라고도 부를 수 있는 것으로서, 버퍼층(14)과 ｎ형 반도체층(15)과 활성층(16)과 p형 반도체층(17)을 갖는다.

버퍼층(14)은, 기판(1) 상에 AlN과 GaN을 교대로 복수 회에 걸쳐 에피택셜 성장시킨 다층구조의 버퍼이다. 물론, AlN 및 GaN 대신에 다른 질화물반도체를 사용하여 다층구조의 버퍼를 구성하거나, 버퍼층(14)을 AlN 등의 질화물반도체의 단층 버퍼층으로 하거나, 또는 버퍼층(14)을 생략하고 기판(1) 상에 ｎ형 반도체층(15)을 직접 형성할 수도 있다. 또한, 버퍼층(14)을 발광 반도체영역(2) 내에 포함시키지 않고 독립적으로 나타낼 수도 있다.

n형 반도체층(15)은 n형 클래드층 또는 제 1 도전형 반도체층이라고도 부를 수 있는 것으로서, 버퍼층(14) 상에 예컨대 n형 질화물반도체(예컨대 n형 GaN)를 에피택셜 성장시킴으로써 형성되어 있다.

활성층(16)은 더블헤테로 접합형 반도체 발광소자를 구성하기 위한 것으로서, n형 반도체층(15) 상에, 예컨대 불순물이 첨가되지 않은 질화물반도체(예컨대 InGaN)를 에피택셜 성장시킴으로써 형성되어 있다. 도 1에서는 도시를 간략화하기 위하여 활성층(16)이 1개의 층으로 도시되어 있지만, 실제로는 주지의 다중양자우물구조를 갖는다. 물론, 활성층(16)을 단일 반도체층으로 할 수도 있다. 또한, 더블헤테로 접합형 반도체 발광소자가 요구되지 않을 경우에는, 활성층(16)을 생략하고 n형 반도체층(15)에 p형 반도체층(17)을 직접 접촉시킬 수도 있다.

p형 반도체층(17)은 p형 클래드층 또는 제 2 도전형 반도체층이라고 부를 수 있는 것으로서, 활성층(16) 상에, 예컨대 p형 질화물반도체(예컨대, p형 GaN)를 에 피택셜 성장시켜 형성되어 있다. 한편, p형 반도체층(17) 상에, 예컨대 p형 질화물반도체층(예컨대 p형 GaN)으로 이루어지는 주지의 전류분산층 또는 오믹접촉층을 더 배치할 수도 있다.

발광 반도체영역(2)은 활성층(16)으로부터 발생한 광의 대부분을 외부로 취출(取出)하기 위한 한쪽 주면(18)과 기판(1)의 한쪽 주면(10)에 접촉되어 있는 다른 쪽 주면(19)과 측면(20)을 갖는다. 본 실시예에서는 활성층(16)으로부터 발생된 광은 발광 반도체영역(2)의 한쪽 주면(18) 뿐만 아니라, 발광 반도체영역(2)의 측면(20)을 통해서도 외부로 취출된다.

제 1 전극(3)은 애노드 전극으로서 기능하는 것으로서, 발광 반도체영역(2)의 한쪽 주면(18)의 중앙에 형성되고, 접속도체(9)에 의해 단자(8)에 접속되어 있다. 제 2 전극(4)은 캐소드 전극으로서 기능하는 것으로서, 기판(1)의 다른 쪽 주면(11)에 형성되고, 도전성 접합재(21)에 의해 금속지지판(7)에 전기적 및 기계적으로 결합되어 있다. 금속지지판(7)은, 기판(1) 및 발광 반도체영역(2)의 기계적 지지기능을 갖는 것 이외에, 전기적 접속기능 및 방열기능을 갖는다. 한편, 금속지지판(7)은 절연체(22)에 의해 단자(8)로부터 전기적으로 분리되어 있다.

쇄선(鎖線)으로 도시된 포위체(5)는, 예컨대 1.5 정도의 광굴절율을 갖는 광투과성 보호수지(예컨대, 에폭시수지)로 이루어지며, 기판(1), 발광 반도체영역(2) 및 광반사층(6)을 포위하고 있다.

기판(1) 측면(12)의 요철면(조면;13)은 그 위에 형성되는 광반사층(6)의 요철면(조면;23)을 얻기 위한 것으로서 다수의 요철부를 갖는다. 기판(1) 측면(12) 의 요철면(조면;13) 및 광반사층(6)의 요철면(조면;23)에서의 오목부는, 광의 산란을 위해 깊이 100㎚∼10㎛, 폭 200㎚∼20㎛인 것이 바람직하고, 광의 산란효과를 보다 크게 얻기 위하여 깊이 0.5∼1.0㎛, 폭 0.7∼1.5㎛인 것이 보다 바람직하다. 한편, 광반사층(6)에 대해 광의 산란이 요구되지 않을 경우에는, 기판(1)의 측면(12) 및 광반사층(6)의 표면을 평탄면으로 할 수 있다.

도 1에 도시된 기판(1) 및 발광 반도체영역(2)은 웨이퍼를 절단함으로써 형성되어 있다. 즉, 도 1에 도시된 발광소자 칩을 얻을 때에는, 도 1에 도시된 기판(1) 및 발광 반도체영역(2)을 복수 개 얻을 수 있는 웨이퍼를 준비하고, 우선, 넓은 면적의 발광 반도체영역을 에칭(드라이 에칭 또는 웨트(wet) 에칭)에 의해 복수의 발광 반도체영역(2)으로 분리한다. 다음으로, 비교적 굵은 폭(예컨대 40∼60㎛)의 블레이드(칼)로 웨이퍼의 기판을 하프 다이싱(half dicing)한다. 웨이퍼의 기판을 블레이드(칼)로 다이싱하면, 특별한 조면가공을 수반하지 않고도 도 1의 기판(1) 측면(12)에 개략적으로 도시된 요철면(조면;13)이 얻어진다. 요철면(13)에서의 요철은 100㎚∼10㎛의 깊이, 200㎚∼20㎛의 폭을 갖는다. 도 1에서는 도시를 간단히 하기 위하여, 요철면(13)을 무시했을 경우의 측면(12)의 각도(평균각도)가 거의 수직으로 도시되어 있지만, 실제로는 예컨대 80∼85도의 경사를 갖는다. 하프 다이싱때문에 웨이퍼의 기판에 예컨대 50∼100㎛ 정도의 미절단부분, 즉, 잔존부분이 생긴다. 이 잔존부분은 도 1의 광반사층(6)의 형성공정 후에, 비교적 가느다란 폭(예컨대 30㎛ 이하)의 블레이드에 의해 절단된다. 기판의 잔존부분을 주지의 브레이킹법으로 절단할 수도 있다.

도 1에 설명적(개략적)으로 도시된 광반사층(6)은, 기판(1)보다 반사율이 큰 재료로 이루어진다. 상기 광반사층(6)은, Al 또는 Al합금, Ag 또는 Ag합금, Ti 또는 Ti합금 등의 금속 또는 합금단층막이나, 또는 이들의 다층막, 또는 산화물다층막(예컨대 산화규소와 산화지르코니아의 다층막)인 것이 바람직하다.

본 실시예에서는, 웨이퍼의 기판을 하프 다이싱한 상태에서, 웨이퍼의 노출면에 광반사재료를 피착(예컨대, 증착)하고, 그 후에 포토리소그래피공정에 의해 피착막을 선택적으로 제거함으로써 도 1에 나타낸 광반사층(6)이 형성된다. 기판(1) 측면(12)의 요철면(13) 상에 광반사재료를 피착하면, 광반사층(6)에도 기판(1) 측면(12)의 요철면(13)에 대응하는 광산란용의 요철면(23)이 얻어진다. 광반사층(6)에서의 광산란용 요철면(23)의 요철의 깊이 및 피치는 기판(1) 측면(12)의 요철면(13)의 요철의 깊이 및 피치와 거의 동일하다. 광반사층(6)의 배치위치는, 발광 반도체영역(2)으로부터 포위체(5) 내부로 취출된 광의 일부가, 포위체(5)의 외주면(공기와의 계면) 등에서 반사되어 광반사층(6)으로 입사하는 위치로 결정되어 있다.

광반사층(6)의 형성공정 후에, 웨이퍼의 기판의 잔존부분을 절단하여 도 1에 나타내는 발광소자 칩을 얻는다.

본 실시예에 따르면 다음의 효과를 얻을 수가 있다.

(1) 도 1에 있어서 쇄선(50)으로 설명적으로 나타낸 바와 같이 발광 반도체영역(2)으로부터 포위체(5) 내부로 취출되고, 포위체(5)의 외주면(공기와의 계면)에서 반사되어 광반사층(6)에 도달한 광은, 기판(1) 내부로 들어가지 않고 광반사 층(6)에서 반사되며, 포위체(5) 내부로 복귀하여 외부로 취출된다. 그 결과, 기판(1)에서의 광흡수에 따른 손실이 저감되고, 발광효율(광 취출효율)이 향상된다.

(2) 광반사층(6)이 겉보기상 광원과 같이 기능하므로, 지향성의 균일성이 향상된다.

(3) 광반사층(6)에 요철면(23)이 형성되어 있으므로, 상기 요철면(23)에서 광산란이 발생하여 지향성의 균일성이 더욱 향상된다. 이로써, 조명장치에 적합한 반도체 발광장치를 제공할 수 있다.

(4)블레이드에 의한 하프 다이싱시에 생기는 요철을 이용하여 광반사층(6)의 요철면(23)을 형성하므로, 요철면(23)을 용이하게 얻을 수 있다.

(실시예 2)

다음으로, 도 2에 도시된 실시예 2의 반도체 발광장치에 대해 설명하도록 한다. 단, 도 2 및 후술하는 도 3∼도 7에 있어서 도 1과 실질적으로 동일한 부분에는 동일한 참조부호를 사용하고, 그 설명은 생략하기로 한다. 도 2에 나타내는 실시예 2의 반도체 발광장치는, 변형된 광반사층(6a)을 갖는다는 점을 제외하고, 도 1의 실시예 1의 반도체 발광장치와 동일하게 형성되어 있다.

도 2의 광반사층(6a)은 기판(1) 측면(12)의 일부뿐만 아니라 상방에서 볼 때 노출된 기판(1)의 한쪽 주면(10)의 일부 상에도 형성되며, 기판(1)의 요철면(13)에 대응된 요철면(23)을 갖는다. 도 2의 광반사층(6a)은 기판(1)의 한쪽 주면(10)의 일부에도 형성되어 있기 때문에, 도 1의 광반사층(6)보다 넓은 반사면적을 갖는다. 또한, 기판(1)의 한쪽 주면(10)에 도 1에 도시된 포위체(5)로부터 입사되는 광을 기판(1)의 상방으로 반사시킬 수 있다. 따라서, 도 2에 나타내는 실시예 2의 반도체 발광장치에 따르면, 상기 실시예 1의 효과(1)∼(4)를 얻을 수 있으며, 더욱이 발광효율 및 지향성의 균일화를 개선시킬 수가 있다.

(실시예 3)

도 3에 나타내는 실시예 3의 반도체 발광장치는, 변형된 발광 반도체영역(2a)이 설치되어 있다는 점, 광반사층(24)이 추가로 설치되어 있다는 점, 그리고 접합층(25,26)에 의해 광반사층(24)을 수반한 발광 반도체영역(2a)이 기판(1)에 부착되어 있다는 점을 제외하고, 도 1의 실시예 1의 반도체 발광장치와 동일하게 형성되어 있다.

발광 반도체영역(2a)은, 도 1의 발광 반도체영역(2)에서 버퍼층(14)을 제외시킨 것에 상당한다. 추가되는 광반사층(24)은 발광 반도체영역(2)의 다른 쪽 주면(19)에 전기적 및 기계적으로 결합되어 있으며, 예컨대 Al, Ag 등의 금속층으로 형성되어 기판(1)보다 큰 광반사율을 갖는다. 상기 광반사층(24)은 제 1 및 제 2 접합층(25,26)을 통해 기판(1)에 결합되어 있다. 제 1 및 제 2 접합층(25,26)은 예컨대 Au 등의 금속으로 이루어진다.

도 3에 나타내는 실시예 3의 반도체 발광장치에 따르면, 상기 실시예 1의 효과(1)∼(4)를 얻을 수 있을 뿐만 아니라, 발광효율을 더욱 향상시키는 효과도 얻을 수가 있다. 즉, 추가의 광반사층(24)을 가지기 때문에, 활성층(16)으로부터 방사되어 기판(1)을 향하는 광이 광반사층(24)에서 반사되어 발광 반도체영역(2)쪽으로 복귀하고 기판(1)에서 흡수되지 않는다. 따라서, 발광효율이 더욱 향상된다.

(실시예 4)

도 4에 나타내는 실시예 4의 반도체 발광장치는, 기판(1)이 경사측면(12a)을 갖는다는 점을 제외하고, 도 1의 실시예 1의 반도체 발광장치와 동일하게 형성되어 있다. 경사측면(12a)은, 경사가 심한(예컨대 45∼80도) 블레이드를 사용하여 웨이퍼(기판)를 하프 다이싱 또는 풀 다이싱함으로써 얻어진다. 물론, 기판(1)의 경사측면(12a)을 에칭 등의 다른 방법으로 형성할 수도 있다. 기판(1)의 경사측면(12a)을 덮는 광반사층(6)은, 기판(1)의 경사측면(12a)의 요철면(13)에 대응하는 요철면(23)을 가지며, 기판(1)의 측면(12)이 수직인 경우에 비해 광을 상방으로 양호하게 반사한다. 상기 도 4에 나타내는 실시예 4에 의해서도 도 1의 실시예 1과 동일한 효과를 얻을 수 있다. 한편, 도 2 및 도 3에 도시된 기판(1)의 측면(12)을 도 4와 같은 경사측면으로 변형시킬 수도 있다.

(실시예 5)

도 5는 실시예 5의 반도체 발광장치의 제조방법을 나타낸다. 본 실시예 5에서는, 기판(1) 및 발광 반도체영역(2)을 포함하는 웨이퍼(30)에 V자형 홈(31)이 에칭에 의해 형성되어 있다. 상기 V자형 홈(31)의 벽면에 광산란용의 요철면(조면)을 얻기 위해 다수의 개구(33)를 갖는 레지스트 마스크(32)가 V자형 홈(31)의 측벽 및 발광 반도체영역(2)의 주면에 형성되어 있다. 도 5에 나타내는 것에 드라이 에칭(예컨대 플라즈마 에칭) 또는 웨트에칭을 실시하면, 레지스트 마스크(32)의 개구(33)를 통해 기판(1)이 에칭되어, 도 1에 도시된 요철면(조면;13)과 같은 것이 기판(1)의 V자형 홈(31)의 벽면에 얻어진다. 그 후, 도 1의 광반사층(6)과 같은 것을 형성하고, 웨이퍼(30)를 개별 칩으로 분할한다. 이로써, 도 1의 실시예 1과 동일한 효과를 갖는 반도체 발광장치를 제공할 수 있다. 한편, 도 5의 V자형 홈(31)을 블레이드로 형성할 수도 있다. 또한, 도 3의 광반사층(24)에 상당하는 것을 도 5의 반도체 발광장치에 설치할 수 있다.

(실시예 6)

도 6은 실시예 6의 반도체 발광장치의 제조방법을 나타낸다. 본 실시예 6에서는, 도 5와 같이 V자형 홈(31)을 형성한 후에, Ag(은)의 응집을 이용하여 V자형 홈(31)의 측벽 및 발광 반도체영역(2)의 주면에 다수의 입상체(粒狀體)(응집체;41)를 형성하고, 이 다수의 입상체(응집체;41)를 마스크로서 사용하여 에칭(드라이 에칭)함으로써 V자형 홈(31)의 측벽 및 발광 반도체영역(2)의 주면에 요철면(조면)을 형성한다. 상기 응집체를 사용하여 요철면(조면)을 형성하는 방법에 관해 다음과 같이 상세히 설명한다.

도 6의 Ag의 입상체(응집체;41)를 형성하기 위해, 우선, 웨이퍼(30)의 한쪽 주면, 즉, V자형 홈(31)의 측벽 및 발광 반도체영역(2)의 주면(18)에 열처리에 의해 입상화(粒狀化), 즉, 응집이 용이한 금속재료인 Ag을 예컨대 진공증착장치를 사용하여 피착시킨다. 도 6에서는 발광 반도체영역(2)의 주면(18) 및 측면(20)에도 입상체(응집체;41)가 형성되어 있지만, 발광 반도체영역(2)에 요철면(조면)을 형성할 필요가 없을 경우에는, 기판(1)의 홈(31)의 측벽 이외의 부분을 레지스트에 의해 덮을 수 있다. Ag막의 바람직한 두께는 2∼100㎚(20∼1000Å)이고, 보다 바람직한 두께는 10∼30㎚이며, 본 실시예에서의 두께는 20㎚이다. Ag막의 두께는 목 표로 하는 입자의 크기에 따라 조정된다. Ag막의 두께가 100㎚보다 두꺼워지면, 입상체(응집체)와 입상체(응집체)가 연결되는 등의 응집불량이 많아지고, 또 2㎚보다 얇아지면, 목표로 하는 크기의 입자를 얻기 어려워진다. 한편, Ag막 대신에 Ag합금, 또는 Al(알루미늄), 또는 Cu(구리), 또는 Au(금), 또는 이들의 합금으로 이루어지는 막을 형성할 수도 있다. 또한, Ag막을 주지의 스퍼터링 방법, 전자 빔 증착방법, 도포 등의 다른 방법으로 형성할 수도 있다.

본 실시예에서는 진공증착법으로 Ag막을 형성할 때의 웨이퍼(30)의 온도를 실온으로 하였지만, 실온∼150℃ 정도로 할 수도 있다. 또한, Ag막을 형성할 때의 웨이퍼(30)의 온도를 Ag막이 응집하는 온도(예컨대 150∼500℃)로 하여 Ag막의 형성과 동시에 응집시킬 수 있다.

다음으로, Ag막을 수반하는 웨이퍼(30)를 반도체분야에서 일반적으로 사용되고 있는 열처리 로(爐)에 넣고, Ag막을 수반하는 웨이퍼(30)에 대해 대기중에서 예컨대 300℃의 열처리를 실시함으로써 Ag막을 도 3에 개략적으로 도시한 다수의 입상체(응집체;41)로 변화시킨다. 열처리에 의해 Ag을 응집시키기 위한 바람직한 온도는 250∼350℃이다.

다수의 입상체(41)는, 홈(31)의 측벽 및 발광 반도체영역(2)의 주면(18) 상에 불규칙하게 분포된다. 입상체(41)의 입경(粒徑)은 Ag막의 두께에 비례적으로 변화된다. Ag막의 두께가 20㎚인 경우, 입경은 50∼200㎚의 범위이며, 평균입경은 약 130㎚이다. 만일 Ag막의 두께가 50㎚보다 두꺼워지면, 응집을 위한 가열처리를 실시하여도 독립된 다수의 입상체(41)를 형성하기가 어려워지며 입상체(41) 상호간 의 연결이 발생하여 Ag이 그물코형상으로 분포된 상태가 발생한다. 또한, Ag막의 두께가 100㎚보다도 두꺼울 때에는, 열처리를 실시했을 때 웨이퍼(30)의 주면 상에 Ag의 두꺼운 부분이 그물코형상으로 발생하며, 이 두꺼운 부분 이외의 부분이 얇은 Ag로 덮여 마스크로서 사용가능한 입상체(응집체)가 얻어지지 않는다. 따라서, Ag막의 바람직한 두께의 범위는 상술한 2∼100㎚이다. 두께가 20nm인 Ag막의 응집에 근거하는 입상체(41)의 1μ㎡당 개수는 4∼15이다. 입상체(41)의 단위면적당 개수는 Ag막의 두께에 대해 반비례적으로 변화한다. 입상체(41)는 웨이퍼(30)의 표면상에 불규칙하게 분포하지만, 웨이퍼(30)의 표면 전체로 보면, 비교적 균일성이 양호한 상태로 분포된다.

도 3에 나타내는 바와 같이 입상체(Ag알갱이;41)는, 웨이퍼(30)의 선택적 에칭의 마스크로서 기능한다. 즉, 입상체(41)를 마스크로 하여 웨이퍼(30)의 노출면을 선택적으로 에칭할 수 있다. 이에, 본 실시예에서는, 주지의 드라이 에칭(플라즈마 에칭)법에 의해 웨이퍼(30)의 입상체(41)로 덮여 있지 않은 부분을 10∼30min 정도의 시간동안 에칭하여 도 1에 설명적으로 도시된 요철면(13)에 상당하는 것을 형성한다. 도 6의 방법에서는 발광 반도체영역(2)의 주면(18) 및 측면(20)에도 요철면이 생긴다. 상기 요철면은 발광 반도체영역(2)과 포위체(5)간의 전(全)반사를 억제하고, 발광효율을 향상시키는데 기여한다.

다음으로, 드라이 에칭 후의 Ag으로 이루어지는 입상체(41)를, Ag을 위한 에칭액, 예컨대, 염화수소(HCl)와 물로 이루어지는 에칭액, 또는 수산화 암모 늄(NH₄OH)과 과산화수소(H₂O₂)와 물(H₂O)로 이루어지는 에칭액에 의해 실온에서 2분간 에칭처리하여 제거한다.

도 1에 설명적(개략적)으로 도시된 광반사층(6)을 얻을 때에는, 도 6에 나타내는 웨이퍼(30)에 있어서의 기판(1) 및 발광 반도체영역(2)의 노출면에 광반사재료를 피착(예컨대 증착)하고, 그 후 포토리소그래피공정으로 피착막을 선택적으로 제거한다. 기판(1)의 측면(12)에 요철면(13)이 형성되어 있으므로, 도 1에 도시된 광반사층(6)과 같은 것에도 기판(1)의 측면(12)에 요철면(13)에 대응하는 광산란용의 요철면(23)이 얻어진다. 그 후, 웨이퍼(30)를 홈(31)으로 분단하여 복수의 칩을 얻는다.

도 6의 실시예 6은, 도 1의 실시예 1과 동일한 효과를 갖는 것 외에, 입상체(응집체;41)를 사용하여 광반사층에 요철면을 용이하게 형성할 수 있다는 효과도 갖는다.

(실시예 7)

도 7에 나타내는 실시예 7의 반도체 발광장치는, 1개의 기판(1) 상에 복수의 발광 반도체영역(2)을 갖는다는 점, 그리고 기판(1)의 주면(10)에 요철면(51)을 가지며, 이 요철면(51) 상에 광산란용의 요철면(52)을 갖는 광반사층(6e)을 갖는다는 점을 제외하고, 도 1의 실시예 1의 반도체 발광장치와 동일하게 형성되어 있다. 한편, 기판(1)의 측면(12) 및 기판(1)의 주면에 연이어 존재하는 부분에 도 2와 마찬가지로 광산란용의 요철면(23)을 갖는 광반사층(6d)이 형성되어 있다.

도 7에 나타내는 실시예 7은, 도 1 및 도 2의 실시예 1 및 2와 동일한 효과를 갖는 것 외에, 복수의 발광 반도체영역(2) 상호간의 광반사층(6e)에 의해 광산란효과가 더욱 양호해져, 광의 지향성의 균일화가 더욱 양호해진다는 효과가 있다.

(실시예 8)

도 8에 나타내는 실시예 8의 반도체 발광장치는, 변형된 발광 반도체영역(2b)을 설치한 점, 제 2 전극(4)의 형성위치를 바꾼 점, 절연성 기판(1a)을 설치한 점을 제외하고 도 1의 실시예 1의 반도체 발광장치와 동일하게 형성되어 있다. 발광 반도체영역(2b)은 계단부(15a)를 갖는다. 상기 계단부(15a)는 n형 반도체영역(15) 및 버퍼층(14)을, 활성층(16) 및 p형 반도체층(17)보다 횡방향으로 돌출시킴으로써 형성되어 있다. 제 2 전극(4)은 계단부(15a)에 배치되고 n형 반도체층(15)에 접속되어 있다. 발광 반도체영역(2b)은 절연성 기판(1a) 상에 배치되어 있다.

한편, 버퍼층(14)에 계단부(15a)와 같은 것을 형성하고, 여기에 제 2 전극(4)을 접속할 수도 있다. 또한, 기판(1a)을 도전성 기판으로 할 수도 있다.

도 8의 실시예 8에서도 기판(1a)의 측면(12)에 광반사층(6)이 도 1과 같이 형성되어 있으므로, 실시예 1과 동일한 효과를 얻을 수 있다. 또한, 제 1 및 제 2 전극(3,4)이 동일방향으로 노출되어 있기 때문에, 외부회로에 대한 접속이 용이해진다. 또한, n형 반도체층(15)에 제 2 전극(4)을 접속하였기 때문에, 제 1 및 제 2 전극(3,4)간의 저항치가 작아진다.

한편, 도 2∼도 7의 실시예 2∼7에도 도 8의 제 2 전극(4)의 배치를 적용시 킬 수 있다.

(실시예 9)

도 9에 나타내는 실시예 9의 반도체 발광장치는, 변형된 발광 반도체영역(2c)을 설치한 점, 절연성 기판(1b)을 설치한 점, 그리고 발광 반도체영역(2c)과 기판(1b)간의 접속형태를 바꾼 점을 제외하고 도 1과 동일하게 형성되어 있다.

도 9의 발광 반도체영역(2c)은, 계단부(15a)를 갖는다는 점, 및 버퍼층(14)을 갖지 않는다는 점에서 도 1의 발광 반도체영역(2)과 다르다. 제 2 전극(4)은 발광 반도체영역(2c)의 계단부(15a)에 설치되어 있다. 절연성 기판(1b)의 한쪽 주면(10)에 제 1 및 제 2 도체층(61,62)이 설치되어 있다. 발광 반도체영역(2c)의 한쪽 주면(18)의 제 1 전극(3)은 범프(bump)전극(63)을 통해 기판(1b)의 제 1 도체층(61)에 전기적 및 기계적으로 결합되어 있다. 발광 반도체영역(2c)의 계단부(15a)의 제 2 전극(4)은 범프전극(64)을 통해 기판(1b)의 제 2 도체층(62)에 전기적 및 기계적으로 결합되어 있다. 도 9의 반도체 발광장치에 있어서는, 발광 반도체영역(2c)의 다른 쪽 주면(19)측으로부터 포위체(도시생략) 내부로 광이 취출된다.

발광 반도체영역(2c)의 한쪽 주면(18) 및 측면(20)에 절연막(65)이 설치되어 있다. 기판(1b)의 한쪽 주면(10)에도 선택적으로 절연막(66)이 설치되어 있다. 도 9의 실시예 9의 반도체 발광장치에서는, 기판(1b)의 측면(12) 전부에 광반사층(6)이 설치되어 있다.

한편, 발광 반도체영역(2c)의 다른 쪽 주면(19)에 쇄선으로 나타내는 바와 같이 광투과성 기판(67)을 설치할 수 있다.

도 9의 실시예 9의 반도체장치는, 실시예 1과 같은 광반사층(6)을 가지므로, 실시예 1과 동일한 효과를 얻을 수 있다. 한편, 도 2∼7의 실시예 2∼7에도 도 9의 범프전극(63,64)에 의한 결합구조를 적용시킬 수 있다.

본 발명은 상술한 실시예로 한정되는 것은 아니며, 예컨대 다음과 같은 변형이 가능한 것이다.

(1) 발광 반도체영역(2,2a)을 AlGaInP, AlGaAS, GaP 등의 다른 재료로 할 수 있다.

(2) 발광 반도체영역(2,2a)의 한쪽 주면(18) 상에, 예컨대 ITO(산화인듐과 산화주석의 혼합물)로 이루어지는 광투과성 도전막을 설치하고, 광투과성 도전막의 표면에 전반사 방지용의 조면을 형성할 수 있다.

(3) 도 3에 나타내는 추가의 광반사층(24)을, 도 2, 도 4∼도 9의 실시예 2, 4∼9에도 적용시킬 수 있다.

(4) 웨이퍼를 하프 다이싱하는 대신에 풀 다이싱할 수 있다. 또한, 웨이퍼(기판)를 풀 다이싱할 때에는, 풀 다이싱 후에 웨이퍼가 복수의 칩으로 분리되는 것을 막기 위해 웨이퍼의 하면에 다이싱 테이프(점착테이프)를 붙여 두는 것이 바람직하다.

(5) 기판(1)의 측면(12)에 요철면(13)을 형성하기 위해 예컨대 플루오르화 수소산과 초산(硝酸)과 물로 이루어지는 액으로 기판(1)의 측면(12)을 웨트 에칭할 수 있다.

도 1은 본 발명의 실시예 1에 따른 반도체 발광장치를 나타내는 단면도이다.

도 2는 본 발명의 실시예 2에 따른 반도체 발광장치의 일부를 나타내는 단면도이다.

도 3은 본 발명의 실시예 3에 따른 반도체 발광장치의 일부를 나타내는 단면도이다.

도 4는 본 발명의 실시예 4에 따른 반도체 발광장치의 일부를 나타내는 단면도이다.

도 5는 본 발명의 실시예 5에 따른 반도체 발광장치의 제조중의 상태를 나타내는 단면도이다.

도 6은 본 발명의 실시예 6에 따른 반도체 발광장치의 제조중의 상태를 나타내는 단면도이다.

도 7은 본 발명의 실시예 7에 따른 반도체 발광장치의 일부를 나타내는 단면도이다.

도 8은 본 발명의 실시예 8에 따른 반도체 발광장치의 일부를 나타내는 단면도이다.

도 9는 본 발명의 실시예 9에 따른 반도체 발광장치의 일부를 나타내는 단면도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 기판 2 : 발광 반도체영역

6 : 광반사층 23 : 요철면

Claims

한쪽 주면과 다른 쪽 주면과 측면을 갖는 기판과,

상기 기판의 상기 한쪽 주면 상에 배치된 발광 반도체영역과,

상기 발광 반도체영역에 전기적으로 접속된 제 1 및 제 2 전극과,

상기 기판 및 상기 발광 반도체영역을 포위하며 또한 광 투과성을 갖는 포위체와,

상기 포위체에 의해 포위되어 있는 상기 기판의 표면의 적어도 일부에 배치되며, 또한 그 배치위치가 상기 발광 반도체영역으로부터 상기 포위체 내로 방사된 광의 일부가 입사될 수 있는 위치로 결정되어 있는 광반사층을 구비하는 것을 특징으로 하는 반도체 발광장치.
제 1항에 있어서,

상기 광반사층의 표면에 광산란용의 요철이 형성되어 있는 것을 특징으로 하는 반도체 발광장치.
제 1항에 있어서,

상기 기판의 노출면에 요철이 형성되고, 상기 광반사층은 상기 기판의 요철을 갖는 면 위에 배치되며, 또한 표면에 광산란용의 요철을 갖는 것을 특징으로 하는 반도체 발광장치.
제 1항에 있어서,

상기 광반사층은 상기 기판의 상기 측면의 적어도 일부에 배치되어 있는 것을 특징으로 하는 반도체 발광장치.
제 1항에 있어서,

상기 광반사층은, 상기 기판의 상기 한쪽 주면의 적어도 일부에 배치되어 있는 것을 특징으로 하는 반도체 발광장치.
제 1항에 있어서,

상기 광반사층은 상기 기판의 상기 측면의 적어도 일부와 상기 기판의 한쪽 주면의 적어도 일부의 양쪽에 배치되어 있는 것을 특징으로 하는 반도체 발광장치.
제 1항에 있어서,

상기 기판의 상기 측면이 경사면인 것을 특징으로 하는 반도체 발광장치.
제 1항에 있어서,

상기 기판과 상기 발광 반도체영역의 사이에 배치되는 다른 광반사층을 더 구비하는 것을 특징으로 하는 반도체 발광장치.
제 1항에 있어서,

상기 기판의 상기 한쪽 주면 상에 복수의 발광 반도체영역이 배치되어 있는 것을 특징으로 하는 반도체 발광장치.
제 1항에 있어서,

상기 기판은 도전성을 가지며,

상기 제 1 전극은 상기 발광 반도체영역의 한쪽 주면에 접속되고, 상기 제 2 전극은 상기 기판에 접속되어 있는 것을 특징으로 하는 반도체 발광장치.
제 1항에 있어서,

상기 발광 반도체영역은 적어도 제 1 도전형 반도체층과 제 2 도전형 반도체층을 가지며, 상기 제 1 전극은 상기 제 1 도전형 반도체층에 접속되고, 상기 제 2 전극은 상기 제 2 도전형 반도체층에 접속되어 있는 것을 특징으로 하는 반도체 발광장치.
제 1항에 있어서,

상기 기판은 제 1 및 제 2 도체층을 가지며, 상기 제 1 및 제 2 전극은 상기 제 1 및 제 2 도체층에 전기적 및 기계적으로 결합되어 있는 것을 특징으로 하는 반도체 발광장치.