JP4116985B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP4116985B2
JP4116985B2 JP2004217941A JP2004217941A JP4116985B2 JP 4116985 B2 JP4116985 B2 JP 4116985B2 JP 2004217941 A JP2004217941 A JP 2004217941A JP 2004217941 A JP2004217941 A JP 2004217941A JP 4116985 B2 JP4116985 B2 JP 4116985B2
Authority
JP
Japan
Prior art keywords
light
light emitting
layer
emitting device
submount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004217941A
Other languages
English (en)
Other versions
JP2006041133A (ja
Inventor
篤寛 堀
英徳 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004217941A priority Critical patent/JP4116985B2/ja
Priority to PCT/JP2005/013597 priority patent/WO2006011458A1/ja
Publication of JP2006041133A publication Critical patent/JP2006041133A/ja
Application granted granted Critical
Publication of JP4116985B2 publication Critical patent/JP4116985B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明はｐ−ｎ接合におけるキャリアの再結合による発光のメカニズムを用いた発光装置に関する。
従来、発光装置において、発光効率を高める為や見る方向によって色むらが出ないようにさまざまな対策がある。（例えば、特許文献１）
図１７は従来の発光装置の断面図を示し、基板１０１の表面にｎ型層１０２と発光層１０３とｐ型層１０４が積層されており、これら基板１０１とｎ型層１０２と発光層１０３とｐ型層１０４とから発光部１０５が構成されている。
そして、ｎ側電極１０６はｎ型層１０２に電気的に接続されており、ｐ側電極１０７はｐ型層１０４に電気的に接続されている。これら発光部１０５とｎ側電極１０６とｐ側電極１０７とから発光素子１０８が構成されている。なお、発光素子１０８の基板１０１側が主発光面である。
さらに、バンプ１０９によりそれぞれの電極１０６，１０７はサブマウント１１０に電気的に接続されている。
そして、カップ１１１が発光素子１０８の主発光面を除いて発光素子１０８やサブマウント１１０の外側に覆うように形成されている。これらサブマウント１１０とカップ１１１とから反射器１１３が構成されている。また、反射器１１３はｐ側電極１０７と面するサブマウント１１０の上面に光反射部１１４を有している。
そして、発光素子１０８と反射器１１３とから発光装置１１５が構成されている。
特開２００１−１９６６４５号公報
しかしながら、上記従来の構成では、電極１０６，１０７が光を吸収してしまう材質であるので、発光部１０５から放射された光が反射器１１３によって反射された後に電極１０６，１０７に入射し、電極１０６，１０７によって吸収されてしまう。その為、発光装置１１５の発光効率が低下するという問題があった。
本発明はこのような従来の課題を解決したもので、より発光効率の高い発光装置を実現することを目的とする。
本発明は上記課題を解決する為に、光を吸収してしまう材質からなる光吸収部の表面に、光吸収部よりも光の反射率の高い反射部を有する構成とすることにより、発光素子から外部に出た光が反射部に入射するが、反射部によって反射されるので、光吸収部による光の吸収を防ぐことができる。
また、発光素子の主発光面以外に光吸収部を有する構成とすることにより、発光部から放射された光が光吸収部によって遮断されないので、均一な配光分布を得ることができる。
また、発光素子の主発光面以外の面を覆う反射器を設け、反射器は反射部と面する面の少なくとも一部に発光部から放射された光を反射させる光反射部を有する構成とすることにより、発光部から発光素子外部に放射された光が反射器によって反射され、主発光面の裏側の反射部に入射するが、さらに反射部によって反射されるので、主発光面の裏側の光吸収部による光の吸収を防ぐことができる。
また、光吸収部が少なくともＡｕを含む構成とすることにより、Ａｕは延展性にすぐれているのでバンプとの密着性が向上する。また、Ａｕはマイグレーションが起こりにくい、つまり、Ａｕは絶縁材料の表面または内部に金属原子が移行しにくいので、絶縁不良による電極同士の短絡を防ぐことができる。また、Ａｕは熱伝導性が良いので発光素子外部への放熱性も向上する。
また、発光部から放射される光の波長を２００ｎｍ〜５５０ｎｍとする。例えば、Ａｕは波長が特に約２５０ｎｍ〜５３０ｎｍの光を吸収するので、光吸収部がＡｕであると共に発光部から放射される光の波長が特に約２５０ｎｍ〜５３０ｎｍである場合は、発光波長においてＡｕよりも光の反射率の高い反射部を光吸収部の表面に設けることにより、光吸収部による光の吸収を抑制することができる。また、例えば、Ｃｕは波長が特に約５５０ｎｍ以下の光を吸収するので、光吸収部がＣｕであると共に発光部から放射される光の波長が特に約５５０ｎｍ以下である場合に、発光波長においてＣｕよりも光の反射率の高い反射部を光吸収部の表面に設けることにより、光吸収部による光の吸収を抑制することができる。また、例えば、Ｎｉは波長が特に約５５０ｎｍ以下の光を吸収するので、光吸収部がＮｉであると共に発光部から放射される光の波長が特に約５５０ｎｍ以下である場合に、発光波長においてＮｉよりも光の反射率の高い反射部を光吸収部の表面に設けることにより、光吸収部による光の吸収を抑制することができる。また、例えば、Ｐｔは波長が特に約５５０ｎｍ以下の光を吸収するので、光吸収部がＰｔであると共に発光部から放射される光の波長が特に約５５０ｎｍ以下である場合に、発光部から放射される光の波長においてＰｔよりも光の反射率の高い反射部を光吸収部の表面に設けることにより、光吸収部による光の吸収を抑制することができる。
さらに、反射部の少なくとも一部を覆う保護膜を設けることにより、反射部に傷がつくことを防ぐことができる。
また、光吸収部の少なくとも接続部を露出させることにより、光吸収部と外部接続部とが直接接続される。このような構成とすることにより、光吸収部が熱伝導率の高い材料である場合には光吸収部の放熱性のよさを維持させることができる。また、光吸収部が延展性の良い材料である場合には光吸収部と外部接続部との密着性の良さを維持させることができる。さらに、保護膜が絶縁材料である場合にはバンプ等の外部接続部と光吸収部とが保護膜により絶縁されることを防ぐことができる。
さらに、光吸収部と発光部との間に反射層を有する構成とすることにより、発光部から主発光面の逆方向に放射された光が発光部の内部を通って反射層に入射するが、反射層によって反射され、主発光面に取り出されるので、発光装置の発光効率が向上する。
本発明の発光装置は、前記光吸収部による光の吸収を防ぐことにより、発光装置の発光効率を向上させることができる。
図１において、Ｓｉが電子濃度１×１０18ｃｍ-3でドープされたＧａＮからなる厚さ１００μｍの基板１の下に、Ｓｉが電子濃度１×１０18ｃｍ-3でドープされたＧａＮからなる厚さ２μｍのｎ型層２と、アンドープのＩｎ0.15Ｇａ0.85Ｎからなる厚さ２ｎｍの井戸層（図示せず）とアンドープのＧａＮからなる厚さ１５ｎｍの障壁層（図示せず）との積層周期構造である発光層３と、Ｍｇが不純物濃度１×１０20ｃｍ-3でドープされたＡｌ0.05Ｇａ0.95Ｎからなる厚さ２００ｎｍのｐ型層４とがこの順に積層されている。なお、発光層３は、最上層と最下層が井戸層であり、４層の井戸層と３層の障壁層とを有している。なお、ここでいう下とは、図１のａ方向である。また、ここでいうアンドープとはＳｉ等の不純物濃度が１×１０17ｃｍ-3以下の状態を示す。なお、基板１とｎ型層２と発光層３とｐ型層４とから発光部５が構成されている。そして、基板１の裏面、つまり、基板１においてｎ型層２が積層されている面の裏側の面が主発光面である。
また、ｐ型層４の発光層３と接している面の裏面側からｐ型層４と発光層３とｎ型層２の一部を除去させて露出させたｎ型層２の露出面の下に、Ｔｉからなる厚さ１００ｎｍのコンタクト層６ａとＡｕからなる厚さ８００ｎｍのｎ側ボンディング層６ｂとがこの順に積層されている。これらコンタクト層６ａとｎ側ボンディング層６ｂとからｎ側電極６が構成されている。なお、ｎ側電極６と発光層３やｐ型層４とが短絡しないように、ｎ側電極６は発光層３やｐ型層４と離れて形成されている。また、ｐ型層４の下に、Ｒｈからなる厚さ３００ｎｍの反射層７ａとＡｕからなる厚さ５００ｎｍのｐ側ボンディング層７ｂとがこの順に積層されている。これら反射層７ａとｐ側ボンディング層７ｂとからｐ側電極７が構成されている。ｐ側電極７は、ｐ型層４の下面に設けられている。なお、ｐ側電極７とｎ側電極６とが短絡しないように、ｐ側電極７はｎ側電極６と離れて形成されている。なお、ｎ側電極６はｎ型層２に電気的に接続され、ｐ側電極７はｐ型層４に電気的に接続されている。
なお、発光部５とｎ側電極６とｐ側電極７とから発光素子１３が構成されている。
そして、ｐ側ボンディング層７ｂの下面においてサブマウント１０のバンプ１１ａと接している部分を接続部１２とすると、接続部１２以外のｐ側ボンディング層７ｂの下面の全面にＲｈからなる厚さ１００ｎｍの反射部８が設けられている。
さらに、ＳｉＯ2からなる厚さ５００ｎｍの保護膜９が接続部１２以外の反射部８の下面の全面に設けられている。
また、サブマウント１０はＳｉダイオードであり、ｎ型半導体１０ａとｐ型半導体１０ｂとを有している。そして、サブマウント１０は、ｎ型半導体１０ａの上面にＡｌからなるｎ側光反射部１４ａを有しており、ｐ型半導体１０ｂの上面にＡｌからなるｐ側光反射部１４ｂを有している。なお、光反射部１４ａと１４ｂとの間に溝を設けることにより、光反射部１４ａと１４ｂとは絶縁されている。さらに、サブマウント１０はｎ側光反射部１４ａの上面の一部にＡｕからなるｎ側バンプ１１ａを有しており、ｐ側光反射部１４ｂの上面の一部にＡｕからなるｐ側バンプ１１ｂを有している。
そして、発光素子１３のｎ側電極６がサブマウントのｐ側バンプ１１ｂに、発光素子１３のｐ側電極７がサブマウント１０のｎ側バンプ１１ａに接続されるように、サブマウント１０の上に発光素子１３が置載されている。
そして、基板１の裏面が上に向くように発光素子１３と接続されたサブマウント１０がカップ１５の中に置載されている。なお、ここでいう上とは、図１のａ方向とは逆の方向である。カップ１５は底から開口部にかけて半径が徐々に大きくなる有底筒状であり、開口部が上、底が下になるように設けられている。カップ１５は表面が銀メッキされたＦｅやＣｕ等からなるカップ光反射部１４ｃを反射部８と面する面に有している。
これらカップ１５とサブマウント１０とから反射器１６が構成されている。
また、これら発光素子１３と反射部８と保護膜９と反射器１６とから発光装置１７が構成されている。
反射部８をｐ側ボンディング層７ｂの接続部１２以外の下面に設けることにより、発光部５から放射された光が反射器１６に反射されて、反射部８に入射するが、反射部８によって反射され、最終的に反射器１６の開口部から取り出される。よって、反射器１６の開口部から取り出される光量が増加するので、発光装置１７の発光効率が向上する。
以下本発明を実施するための最良の形態について添付図面を参照してより詳しく説明する。なお、紫外や青色の発光を得ることができる窒化ガリウム系化合物の発光ダイオードについて述べる。
図１において、基板１は、サファイア、ＳｉＣ、窒化ガリウム系化合物半導体（ＩｎａＡｌｂＧａ１−ａ−ｂＮ（但し、０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１））等が用いられるが、特に窒化ガリウム系化合物半導体を用いることが望ましい。基板１とｎ型層２とが同じ窒化ガリウム系化合物となるので、基板１とｎ型層２との格子定数差、熱膨張係数差が小さくなり、ｎ型層２の結晶性が向上するからである。この為、ｎ型層２の下に積層されている発光層３やｐ型層４の結晶性も向上し、発光効率が向上する。窒化ガリウム系化合物半導体の中でも特に、良好な結晶性が得られやすいＡｌｃＧａ１−ｃＮ（但し、０≦ｃ≦１）が望ましい。中でも製造が比較的容易で、かつ最も良好な結晶性が得られるＧａＮを使用することが最も好ましい。基板１にはＳｉやＧｅ等のｎ型不純物がドープされなくてもよいが、ドープされていた方が素子抵抗を小さくすることができる。ドープする際には、その電子濃度を１×１０17ｃｍ-3以上で１×１０20ｃｍ-3以下とすることが望ましい。電子濃度が１×１０17ｃｍ-3以上であると、抵抗率を低くすることができ、基板１に注入された電子が基板１で広がりやすくなるからであり、１×１０20ｃｍ-3以下であると、基板１の結晶性を良好な状態に保つことができるからである。また、より良好な結晶性を得る為に基板１をアンドープとしても構わない。また、基板１の厚さは５０μｍ〜３００μｍが望ましい。５０μｍよりも厚い場合は、基板１を薄くするための研磨加工の際の割れ等を防止することができるからであり、３００μｍ以下であるときは基板１の透光性を確保できるからである。
ｎ型層２として発光層３よりもバンドギャップの大きいｎ型の窒化ガリウム系化合物半導体が用いられる。ｎ型層２には、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等の単層、又はこれらの層を積層したものを用いることができる。基板１にＧａＮを用いる場合には、少なくとも基板１に接してＧａＮ層を用いることが望ましい。ｎ型層２の結晶性が高まるからである。
ｎ型層２は、ＳｉやＧｅ等のｎ型不純物がドープされて、その電子濃度を１×１０17ｃｍ-3以上で１×１０20ｃｍ-3以下とすることが望ましい。電子濃度が１×１０17ｃｍ-3以上であると、ｎ側電極６とのオーミック接触抵抗が高くならず、発光素子１３の動作電圧を低く抑えることができるからであり、１×１０20ｃｍ-3以下であると、ｎ型層２の結晶性を良好な状態に保つことができるからである。ｎ型層２の層厚は、１００ｎｍ以上とすることが望ましい。１００ｎｍよりも厚いとエッチングによりｎ型層２内にｎ側電極６を形成する為の露出面を形成する際のエッチング精度に余裕を持つことができるからである。ｎ型層２の層厚の上限は特にはないが、露出面を形成する際のエッチング精度を緩和するとともに、ｎ型層２の形成時間を不必要に長くならないようにする為、５μｍ以下程度とすることが望ましい。
ｎ型層２は、ｎ型層２内での電子の広がりを促進する為に、ｎ側電極６が形成される層よりも発光層３側においてクラッド層を設けても構わない（図示せず）。クラッド層には、ＧａＮやＡｌＧａＮを使用することができる。また、クラッド層をｎ型層２よりバンドギャップの大きい窒化ガリウム系化合物半導体とすることにより、発光層３からの正孔のオーバーフローを効果的に抑制することができる。また、クラッド層にはｎ型不純物がドープされていてもドープされていなくてもよい。クラッド層はｎ型層２よりもキャリア濃度が小さい方がよい。ｎ型層２内で電子が一時的に発光層３側へ流れにくくなり、ｎ型層２の面内で電子が均一に広がり、これにより発光層３への均一な電子の注入が実現できる為、発光層３における発光分布が均一となり、その結果、基板１の裏面側の主発光面で均一な面発光が得られるからである。クラッド層の厚さは、１０ｎｍ以上で２００ｎｍ以下の範囲であることが望ましい。１０ｎｍよりも厚いと電流広がりの効果を十分に得ることができ、２００ｎｍよりも薄いと発光素子の直列抵抗が高くならず動作電圧を低く抑えることができるからである。
発光層３は、ｎ型層２並びにｐ型層４のバンドギャップよりも小さいバンドギャップを有する窒化ガリウム系化合物半導体が用いられる。特に、Ａｌを含まないＩｎＧａＮやＧａＮを用いると、青色波長域を含む紫外から緑色の波長域での発光強度を高くすることができる。発光層３がＩｎを含む場合は、膜厚を１０ｎｍよりも薄くして単一量子井戸層とすると、発光層３の結晶性を高めることができ、発光効率をより一層高めることができる。
また、発光層３は、ＩｎＧａＮやＧａＮからなる井戸層と、この井戸層よりもバンドギャップの大きいＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ等からなる障壁層とを交互に積層させた多重量子井戸構造とすることもできる。発光層３を多重量子井戸構造とすることにより、キャリアの再結合の確率が向上するので、発光効率を向上させることができる。
ｐ型層４は、発光層３よりもバンドギャップの大きいｐ型の窒化ガリウム系化合物半導体が用いられる。ｐ型層４には、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等の単層、又はこれらの層を積層したものを用いることができる。特に、発光層３に近い側のｐ型層４としてＡｌＧａＮを用いると、発光層３への電子の閉じ込めを効率的に行うことができ、発光効率を高くすることができるので好ましい。
ｐ型層４は、ｐ型不純物がドープされて、ｐ型伝導とされている。ｐ型不純物には、Ｍｇ、Ｚｎ、Ｃｄ、Ｃ等を用いることができるが、比較的容易にｐ型とすることができるＭｇを用いることが好ましい。ｐ型不純物濃度は１×１０19ｃｍ-3以上で５×１０20ｃｍ-3以下とすることが望ましい。ｐ型不純物濃度が１×１０19ｃｍ-3以上であると、ｐ側電極７とのオーミック接触抵抗が高くならず、発光素子１３の動作電圧を低く抑えることができるからであり、５×１０20ｃｍ-3以下であると、ｐ型層４の結晶性を良好な状態に保つことができると共に、発光層３へのｐ型不純物の拡散が顕著にならず、発光効率の低下を抑制することができるからである。
ｐ型層４の層厚は、５０ｎｍ以上で５００ｎｍ以下の範囲とすることが好ましい。５０ｎｍよりも厚いとｐ側電極７の構成金属のマイグレーションによる発光層３への侵入を抑制し、発光素子１３の寿命の低下を防ぐことができ、５００ｎｍよりも薄いと電流（正孔）がｐ型層４を通過する際の電圧降下の増大を抑制し、発光素子１３の動作電圧を低く抑えることができるからである。
ｐ型層４のｐ側電極７と接する側は、バンドギャップの比較的小さいＧａＮやＩｎＧａＮとすることができる。これにより、ｐ側電極７との接触抵抗を小さくでき、動作電圧の低減を効果的に行うことができる。
ｐ型層４に比較的高い濃度のｐ型不純物をドープする際は、ｐ型不純物の発光層３への過剰な拡散を抑制する為に、発光層３とｐ型層４との間に中間層を導入することもできる（図示せず）。この中間層には、ＩｎＡｌＧａＮを用いることができるが、特に、ＧａＮやＡｌＧａＮを用いると、発光層３との界面の結晶性を良好に保つことができるので好ましい。中間層は、発光層３の方向に拡散するｐ型不純物の吸収層としての役目を果たす為に、アンドープであることが好ましい。中間層の層厚は、１ｎｍ以上で５０ｎｍ以下の範囲であることが望ましい。１ｎｍよりも厚いとｐ型不純物の発光層３への拡散を抑制する効果を十分に得ることができ、５０ｎｍよりも薄いと発光層３への正孔の注入効率の低下を抑制し、発光効率の低下を防ぐことができるからである。
次に電極６，７について説明する。電極６，７によって、ｐ−ｎ接合におけるキャリアの再結合による発光を起こす為に必要な電流が発光部５に供給される。
まず、ｎ側電極６について説明する。
ｎ側電極６は、上述したように、ｐ型層４の発光層３と接している面の裏面側からｐ型層４と発光層３とｎ型層２の一部を除去させて露出されたｎ型層２の下に設けられている。このように発光素子１３の主発光面の反対側にｎ側電極６を形成することにより、主発光面において発光部５から放射された光が遮断されないので、均一な面発光が得られる。
コンタクト層６ａは、Ｔｉ、Ｍｏ等の単体金属、又はそれらを含む合金、又はそれらを含む積層構造から構成されている。コンタクト層６ａによってｎ側ボンディング層６ｂの金属のｎ型層２への移行を抑制している。コンタクト層６ａの厚さは１ｎｍ〜１０００ｎｍが望ましい。１ｎｍ以上であれば十分なバリア性を得ることができ、１０００ｎｍ以下であれば層の形成に必要となる原料が少なくて済むと共に、この工程にかかる時間が不必要に長くならなくて済むからである。
ｎ側ボンディング層６ｂはＡｕ、Ｃｕ、Ｎｉ、Ｐｔ等の単体金属、又はそれらを含む合金、又はそれらを含む積層構造から構成されているが、Ａｕを用いることが望ましい。Ａｕを用いることにより、Ａｕはマイグレーションが起こりにくいので絶縁不良による電極６，７同士の短絡を抑制することができる。また、Ａｕは熱伝導性がよいので発光により生じた熱を発光素子１３外部へ逃がしやすい。また、Ａｕは延展性がよいので発光素子１３をボンディングする際にｐ側バンプ１１ｂとの密着性を高めることができる。マイグレーションとは、金属が電流や電圧の存在下において種々の絶縁材料と接している場合、絶縁材料の吸湿または水の吸着に伴い、金属がそれらの表面または内部に移行する現象をいう。この現象によって最終的に絶縁不良によるシステムの致命的な破壊が起こる。ｎ側ボンディング層６ｂの厚さは１００ｎｍ〜５０００ｎｍが望ましい。１００ｎｍ以上であればボンディング時の耐衝撃性を十分に得ることができ、５０００ｎｍ以下であれば層の形成に必要となる原料が少なくて済むと共に、この工程にかかる時間が不必要に長くならなくて済むからである。
また、ｎ側電極６は図１に示すようなコンタクト層６ａとｎ側ボンディング層６ｂの二層構造に限定されるものではなく、多層構造でも構わないし、単層構造でも構わない。ｎ側電極６はＡｕ、Ａｌ、Ｔｉ、Ｍｏ等の単体金属、又はＡｌ、Ｔｉ、Ａｕ、Ｎｉ、Ｖ、Ｃｒ等を含む合金、又はそれらを含む積層構造を用いることができる。なお、ｎ側電極６の材料は金属に限定されるものではなく、黒鉛や導電性のプラスチック等、電気を通す材料であれば何でも構わない。
次にｐ側電極７について説明する。
ｐ側ボンディング層７ｂはｎ側ボンディング層６ｂと同様に、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ等の単体金属、又はそれらを含む合金、又はそれらを含む積層構造が好適に用いられる。また、ｐ側ボンディング層７ｂの厚さは１００ｎｍ〜５０００ｎｍが望ましい。１００ｎｍ以上であればボンディング時の耐衝撃性を十分に得ることができ、５０００ｎｍ以下であれば層の形成に必要となる原料が少なくて済むと共に、不必要に長くならなくて済むからである。
ｐ側ボンディング層７ｂは、ｎ側ボンディング層６ｂと同様に、特に、マイグレーションが起こりにくく、熱伝導性がよく、延展性がよいＡｕを用いることが望ましい。しかし、Ａｕは波長が約２５０ｎｍ〜５３０ｎｍの光を吸収するので、発光部５から放射される光の波長が約２５０ｎｍ〜５３０ｎｍの時に、Ａｕからなるｐ側ボンディング層７ｂが露出している場合、発光部５から放射された光は反射器１６によって反射されてｐ側ボンディング層７ｂに入射し、ｐ側ボンディング層７ｂによって吸収されてしまうという問題がある。そこで、Ｒｈ等の反射率が高い材料からなる反射部８をｐ側ボンディング層７ｂの接続部１２以外の下面に設けることによりｐ側ボンディング層７ｂの光の吸収を抑制することが本発明の特徴である。ｐ側ボンディング層７ｂの接続部１２に反射部８を設けないのは、Ａｕからなるｐ側ボンディング層７ｂとＡｕからなるｎ側バンプ１１ａとを直接接続させることにより、ｐ側ボンディング層７ｂの放熱性の良さを維持させることができ、ｐ側ボンディング層７ｂのｎ側バンプ１１ａとの密着性の良さを維持させることができるからである。また、反射部８が絶縁材料である場合には、ｐ側ボンディング層７ｂとｎ側バンプ１１ａとが反射部８により絶縁されるのを防ぐことができる。ｐ側ボンディング層７ｂの下面に反射部８を設けるということは、つまり、発光素子１３の最外郭に反射部８が設けられるということである。ここでいう最外郭とは発光素子１３の一番外側を指す。なお、発光部５から放射された光が発光素子１３の外部から反射部８に入射する構成であればよいので、反射部８のさらに外側に保護膜９などの透光性の物質があっても構わない。以下、図２を用いて本発明について詳述する。
図２は波長によるＡｕの光の反射率を表すグラフである。縦軸は光の反射率を表し、単位は％である。また、横軸は光の波長を表し、単位はｎｍである。図２によると、光の波長が約２００ｎｍのときにＡｕの光の反射率は約８０％であるが、波長が約２００ｎｍ〜３００ｎｍでは単調に減少し、波長が約３００ｎｍのときに約４０％である。また、波長が約３００ｎｍ〜４８０ｎｍではＡｕの光の反射率は約４０％で一定であるが、波長が約４８０ｎｍ〜５８０ｎｍでは波長が長くなるにつれて単調に増加し、波長が約５８０ｎｍのときに約９０％である。さらに、波長が約５８０ｎｍ〜８００ｎｍでＡｕの光の反射率は緩やかに単調増加し、約８００ｎｍ以上ではほぼ１００％で一定している。このグラフより、Ａｕは光の波長が約２５０ｎｍ〜５３０ｎｍのときに入射する光の約７０％以下しか反射しないことがわかる。ゆえに、発光部５から放射される光の波長が約２５０ｎｍ〜５３０ｎｍである場合に、発光波長においてＡｕよりも光の反射率の高い反射部８をｐ側ボンディング層７ｂの接続部１２以外の下面の全面に設けることにより、発光部５から放射された光が反射部８によって反射されるので、Ａｕからなるｐ側ボンディング層７ｂによる光の吸収を防止している。
反射部８は、発光部５から放射される光の波長においてｐ側ボンディング層７ｂよりも反射率の高い物質で構成される。具体的には、Ａｇ、Ｐｔ、Ｍｇ、Ａｌ、Ｚｎ、Ｒｈ、Ｒｕ、Ｐｄ、Ｃｕ等の単体金属、又はそれらを含む合金、又はそれらを含む積層構造が好適に用いられる。ただし、電極６，７同士の絶縁不良を抑制する為に反射部８はマイグレーションが起こりにくいＲｈ若しくは光反射率の高いＡｇやＡｌ、又はそれらを含む合金を用いることが望ましい。Ａｇ合金としてはマイグレーションが起こりにくいＡｇＰｄ系合金やＡｇＢｉ系合金が好ましい。図３は波長によるＲｈの光の反射率を表すグラフである。図２と図３とを比較すると、約２６０ｎｍ〜５３０ｎｍの波長において、Ｒｈは光の反射率がＡｕよりも高い。ゆえに、発光部５から放射される光の波長が約２６０ｎｍ〜５３０ｎｍである場合に、Ａｕからなるｐ側ボンディング層７ｂの下面に設けられる反射部８となり得る。また、図４は波長によるＡｇの光の反射率を表すグラフである。図２と図４とを比較すると、約３５０ｎｍ〜６５０ｎｍの波長において、ＡｇはＡｕよりも光の反射率が高い。ゆえに、発光部５から放射される光の波長が約３５０ｎｍ〜６５０ｎｍである場合に、Ａｕからなるｐ側ボンディング層７ｂの下面に設けられる反射部８となり得る。また、図５は波長によるＡｌの光の反射率を表すグラフである。図２と図５とを比較すると、約６００ｎｍ以下の波長において、ＡｌはＡｕよりも光の反射率が高い。ゆえに、発光部５から放射される光の波長が約６００ｎｍ以下である場合に、Ａｕからなるｐ側ボンディング層７ｂの下面に設けられる反射部８となり得る。
反射部８の厚さは３０ｎｍから５０００ｎｍが望ましい。３０ｎｍ以上であれば十分な反射特性を得ることができ、５０００ｎｍより厚いと、反射特性に変化は無く、層の形成に必要となる原料が多く必要となり、又この工程にかかる時間が長くなる為、製造コストが高くなってしまう。
また、図６に示すように、反射部８は接続部１２以外のｐ側ボンディング層７ｂの下面の全面ではなく一部に設けられていても構わない。つまり、ｐ側ボンディング層７ｂの下面の一部が露出していてもよい。そのような構成とすることにより、反射部８が設けられている部分のｐ側ボンディング層７ｂによる光の吸収を抑制することができる。
また、図７に示すように、反射部８は、ｐ側ボンディング層７ｂの下面に設けるだけでなく、ｐ側電極７の側面に設けても構わない。なお、ここでいう側面とは、ｐ側電極７においてｐ型層４と接している面を底面とした場合、底面の周囲に底面と垂直若しくは斜めに交わっている面のことをいう。また、ｎ側電極６の側面に設けても構わない。そのような構成とすることにより、ｎ側電極６の側面やｐ側電極７の側面に設けられた反射部８が発光部５から放射された光を反射させるので、ｐ側ボンディング層７ｂの側面による光の吸収を抑制することができ、発光装置１７の発光効率をより向上させることができる。
また、図８に示すように、ｐ側ボンディング層７ｂの接続部１２の下面の全面もしくは一部にも反射部８が設けられていても構わない。つまり、反射部８とサブマウント１０のｎ側バンプ１１ａとが直接接していてもよい。反射部８が金属等の導電性の物質の場合、たとえｐ側ボンディング層７ｂの接続部１２の下面の全面に反射部８が設けられていても、発光素子１３のｐ側ボンディング層７ｂとサブマウント１０のｎ側バンプ１１ａとの通電性は維持されるからである。このような構成とすることにより、接続部１２の下面の反射部を除去させる製造工程を省くことができるので、製造コストを削減することができる。
次に、ｐ側ボンディング層７ｂがＣｕ、Ｎｉ、Ｐｔである場合について説明する。図９は波長によるＣｕの光の反射率を表すグラフである。Ｃｕは光の波長が約５５０ｎｍ以下のときに入射する光の約６５％以下しか反射しない。よって、ｐ側ボンディング層７ｂがＣｕであり、発光部５から放射される光の波長が約５５０ｎｍ以下である場合は特に、発光波長においてＣｕよりも光の反射率の高い反射部８をｐ側ボンディング層７ｂの下面や側面に設けることにより、ｐ側ボンディング層７ｂによる光の吸収を抑制することができる。また、図１０は波長によるＮｉの光の反射率を表すグラフである。Ｎｉは光の波長が５５０ｎｍ以下のときに入射する光の約６０％以下しか反射しないので、ｐ側ボンディング層７ｂがＮｉであり、発光部５から放射される光の波長が約５５０ｎｍ以下である場合は特に、発光波長においてＮｉよりも光の反射率の高い反射部８をｐ側ボンディング層７ｂの下面や側面に設けることにより、ｐ側ボンディング層７ｂによる光の吸収を抑制することができる。また、図１１は波長によるＰｔの光の反射率を表すグラフである。Ｐｔは光の波長が約５５０ｎｍ以下のときに入射する光の約６５％以下しか反射しない、ｐ側ボンディング層７ｂがＰｔであり、発光部５から放射される光の波長が約５５０ｎｍ以下である場合は特に、発光波長においてＰｔよりも光の反射率の高い反射部８をｐ側ボンディング層７ｂの下面や側面に設けることにより、ｐ側ボンディング層７ｂによる光の吸収を抑制することができる。
反射層７ａはＡｇ、Ｐｔ、Ｍｇ、Ａｌ、Ｚｎ、Ｒｈ、Ｒｕ、Ｐｄの単体金属、又はそれらを含む合金、又はそれらを含む積層構造が好適に用いられる。合金としては、例えばＡｇとＢｉとＮｄの合金やＰｄとＡｇの合金が挙げられる。発光波長が約２５０ｎｍ〜５３０ｎｍである場合に、反射層７ａがなければ、発光層３から主発光面とは逆の方向に放射された光がＡｕからなるｐ側ボンディング層７ｂによって吸収されてしまう。そこで、反射層７ａを設けることにより、発光層３から主発光面とは逆の方向に放射された光が反射され、基板１の裏面側に取り出される。反射層７ａの厚さは５ｎｍ〜２０００ｎｍが望ましい。５ｎｍ以上であれば十分な反射特性を得ることができ、２０００ｎｍより厚いと、反射特性に変化は無く、層の形成に必要となる原料が多く必要となり、又この工程にかかる時間が長くなる為、製造コストが高くなってしまう。
なお、反射層７ａとｐ型層４との電気的接続を良好にするために、ｐ型層４と反射層７ａとの間にオーミック接触が得られやすいＰｔ、Ｐｄ、Ｎｉ、Ｃｏ等からなるコンタクト層を設けても構わない（図示せず）。コンタクト層の厚さは０．５ｎｍ〜５ｎｍが望ましい。０．５ｎｍ以上であれば十分なオーミック接触性を得ることができ、５ｎｍ以下であると、薄いためにコンタクト層内での光の吸収が少ないので反射層７ａによる光反射を効果的に行うことができる。
また、反射層７ａとｐ側ボンディング層７ｂとの合金化を防ぐ為に、反射層７ａとｐ側ボンディング層７ｂとの間にＴｉ、Ｍｏ、Ｐｔ等からなるバリアメタル層を設けても構わない（図示せず）。バリアメタル層の厚さは１０ｎｍ〜２００ｎｍが望ましい。１０ｎｍ以上であれば十分なバリア性を得ることができ、２００ｎｍ以下であると層の形成に必要となる原料が少なくて済むと共に、この工程にかかる時間が短くて済むからである。
また、ｐ側電極７は図１に示すような反射層７ａとｐ側ボンディング層７ｂの二層構造に限定されるものではなく、多層構造でも構わないし、単層構造でも構わない。ｐ側電極７はＡｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｍｇ、Ａｌ、Ｚｎ、Ｒｈ、Ｒｕ、Ｐｄ等の単体金属、又はそれらを含む合金、又はそれらを含む積層構造を用いることができる。なお、ｐ側電極７の材料は金属に限定されるものではなく、黒鉛や導電性のプラスチックなど、電気を通す材料であれば何でも構わない。
さらに、反射部８を保護する為に接続部１２以外の反射部８の下面に保護膜９が設けられている。接続部１２に保護膜９を設けないのは、保護膜９が絶縁材料である場合に、ｐ側ボンディング層７ｂとｎ側バンプ１１ａとが保護膜９により絶縁されるのを防ぐ為である。また、保護膜９は反射部８に入射する光が保護膜９によって吸収されないように、できる限り光を透過させる材料が望ましい。具体的にはＳｉＯx、ＳｉＮx、ＳｉＯxＮy又はそれらの混合物が保護膜９として好適に用いられる。保護膜９の膜厚は１０ｎｍから１０００ｎｍが望ましい。１０ｎｍ以上であれば十分に反射部８を保護する機能を得ることができ、１０００ｎｍ以下であると、保護膜９を割れや剥れなく形成することができるからである。なお、保護膜９が導電性材料の場合は、図１２に示すように、保護膜９が接続部１２の下に設けられていても構わない。つまり、保護膜９とサブマウント１０のｎ側バンプ１１ａとが直接接していてもよい。また、保護膜９は設けられていなくても構わない。
サブマウント１０はＳｉダイオード等のｐｎダイオード、ｐｉｎダイオード又はショットキーバリアダイオード、ツェナーダイオード、トンネルダイオード、ガンダイオード等の各種のダイオードを用いることができる。サブマウント１０と発光素子１３とを逆極性関係で接続つまり互いのｐ電極とｎ電極とのうち逆極性の電極同士を接続することにより、逆方向電圧が発光素子１３にかかったときに、電流がサブマウント１０に流れるようにしている。このような構成とすることにより、発光素子１３に逆方向電圧が印加されないようにしたものである。また、サブマウント１０は逆方向電圧保護機能を備えていない素子であっても構わない。
ｎ側バンプ１１ａやｐ側バンプ１１ｂ等のバンプ１１はＡｕ、Ａｇ、Ｃｕ、Ａｌ等の単体金属、又はそれらを含む合金、又はそれらを含む積層構造を用いることができる。特に、熱伝導性や延展性のよいＡｕが用いられる。なお、バンプ１１でなくとも、代わりに半田等で発光素子１３とサブマウント１０とが電気的に接続されていればよい。また、バンプ１１を介さずに、電極６，７と光反射部１４ａ，１４ｂ若しくはサブマウント１０本体の半導体１０ａ，１０ｂとが直接接続されていても構わない。
カップ１５は底から開口部にかけて半径が徐々に大きくなるカップ状であり、発光部５から四方八方に放射された光を主発光面側に効率よく放射させる。なお、カップ１５はカップ状のものに限られるものではなく、例えば、パラボラ状であったり皿状であっても構わない。
反射器１６は反射部８と面する面に発光部５から放射された光を反射させる光反射部１４を有している。図１においては、光反射部１４はサブマウント１０のｎ側光反射部１４ａ，ｐ側光反射部１４ｂとカップ１５のカップ光反射部１４ｃとから構成されている。
光反射部１４はＡｇ、Ｐｔ、Ｍｇ、Ａｌ、Ｚｎ、Ｒｈ、Ｒｕ、Ｐｄ、Ｃｕ、Ｆｅ等の単体金属、又はそれらを含む合金、又はそれらを含む積層構造が適しているが、金属に限定されるものではない。例えば、カップ１５のカップ光反射部１４ｃの材料として、セラミック等が挙げられる。なお、図１ではサブマウント１０は光反射部１４をサブマウント１０の上面に有しているが、サブマウント１０の側面に有していても構わない。サブマウント１０の側面に光反射部１４を設けることにより、発光部５から放射された光がサブマウント１０の側面に入射するが、サブマウント１０の側面に設けられた光反射部１４によって反射されるので、サブマウント１０の側面による光の吸収を抑制できる。サブマウント１０の側面に設けられた光反射部１４によって反射された光は、最終的に反射器１６の開口部から放出されるので、発光装置１７の発光効率が向上する。
また、図１３に示すように樹脂１８がカップ１５内に充填されている。樹脂１８は透明度の高いエポキシ樹脂若しくはシリコン樹脂等で構成されている。なお、樹脂１８にＹＡＧ系蛍光体若しくはＲＧＢ蛍光体若しくはハロリン酸カルシウム系蛍光体等の蛍光体を含有することにより、発光部５から放射された光の波長を他の波長に変換することができる。例えば、ＹＡＧ系蛍光体に青色光が入射すると、ＹＡＧ系蛍光体を励起させ、青色光よりも長波長の黄色光に波長変換される。そして、蛍光体に入射しなかった青色光と、蛍光体によって波長変換された黄色光とが合わさり、白色光が得られる。また、ＲＧＢ蛍光体やハロリン酸カルシウム系蛍光体に紫外光が入射すると、より効率よく波長変換することができ、発光効率の高い白色光を得ることができる。このように、樹脂１８が蛍光体を含有しているときは、蛍光体によって変換された後の波長においてｐ側ボンディング層７ｂが発光部５から放射された光を吸収してしまう場合がある。そこで、蛍光体による変換後の波長において光の反射率がｐ側ボンディング層７ｂよりも高い反射部８をｐ側ボンディング層７ｂの下面や側面に設けることにより、ｐ側ボンディング層７ｂによる変換後の波長の光の吸収を抑制することができる。
なお、以上は青色の発光を得ることができる窒化ガリウム系化合物半導体についての説明であるが、窒化ガリウム系化合物半導体に限定されるものではなく、ＧａＰ、ＧａＡｓ、ＺｎＳｅ、ＡｌＡｓ等のｐ−ｎ接合におけるキャリアの再結合によって発光させることができる半導体であれば何でも構わない。
また、発光層３から主発光面とは逆の方向に放射された光を反射させ、主発光面に取り出す為に、発光部５内において発光層３よりも下にＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒｓ）層を設けても構わない（図示せず）。ＤＢＲ層は、ＡｌＮ等からなる低屈折率層とＧａＮ等からなる高屈折率層との積層周期構造である。ＤＢＲ層として反射率を高める為には、低屈折率層と高屈折率層の積層周期構造を少なくとも１周期以上、好ましくは５周期以上とする。なお、ＤＢＲ層は、発光素子１３の抵抗率を低くする為に、不純物がドープされていても構わないし、ＤＢＲ層の結晶性を高める為に、アンドープであっても構わない。
なお、サブマウント１０とカップ１５とから反射器１６が構成されているが、サブマウント１０は必ずしも必要ではなく、反射器１６はカップ１５のみで構成され得る。また、サブマウント１０やカップ１５以外のものを含んでいても構わない。
サブマウント１０が設けられていない例として、図１４に示すような構成が挙げられる。図１４において、発光素子１３とカップ１５とがＡｕからなるバンプ１１ｃ，１１ｄを介して接続されており、それぞれのバンプ１１ｃ，１１ｄはカップの底１５aの上に設けられたＡｌからなる光反射部１４ｄ，１４ｅの上に設けられている。なお、カップの底１５aを絶縁物で構成し、光反射部１４ｄと１４eとの間に溝を設けることにより、光反射部１４ｄと１４eとは絶縁されている。なお、それぞれの構成要素については、図１においての説明と同じであるので省略する。サブマウント１０を設けないことにより、サブマウント１０の製造コストを省くことができると共に、サブマウント１０の高さ分だけ発光装置１７のサイズを低くすることができる。
なお、本実施の形態では基板１の下にｎ型層２と発光層３とｐ型層４がこの順に積層されている構成であるが、ｎ型層２とｐ型層４とが逆になってもいい。この場合、ｎ側電極６とｐ側電極７の位置が入れ替わる構成となる。
また、発光部５から放射される光の波長が約２００ｎｍ〜５５０ｎｍ以外の領域、例えば、赤色光や黄色光などの可視光領域、又は赤外領域、又は遠紫外領域、又は極遠紫外領域等であっても構わない。
なお、発光素子１３が光吸収部である電極６，７を主発光面の裏側に有するものに限定されなく、図１５に示すように、主発光面側に電極を有していても構わない。図１５における発光素子１３の図１との主な相違点は、ｎ側電極６が基板１の裏面に設けられていること、主発光面がｐ型層４側であること、反射部８がｐ側電極７の側面とｎ側電極６の側面に設けられていることである。また、構成の相違に伴い、図１で下と定義したａ方向が図１とは逆向きになる。光吸収部であるｐ側電極７の側面に反射部８を設けることにより、発光部５から放射された光がｐ側電極７の側面に入射するが、反射部８によって反射されるので、ｐ側電極７の側面による光の吸収が抑制される。
また、本実施の形態では光吸収部をｐ側ボンディング層７ｂとして説明したが、光吸収部は電極６，７に限られるものではなく、基板１やｎ型層２やｐ型層４等の光を吸収するものであれば何でも構わない。
なお、発光層３がなくともｎ型層２とｐ型層４により発光する。つまり、基板１とｎ型層２とｐ型層４とから発光部５が構成され得る。発光層３を設けることにより、キャリアの再結合の確率が向上するので、発光効率を向上させることができる。
本実施例において図１を用いてその動作および作用について説明する。
ｐ側電極７からｎ側電極６に電流が流れる、つまり、順バイアスとなるように電流が流れると、発光層３でｐ−ｎ接合におけるキャリアの再結合による発光が起こる。例えば図１中の矢印Ａのように、基板１側へ放射された光は、そのまま外部へと放出される。また、例えば図１中の矢印Ｂのように、ｐ側電極７側へ放射された光は、反射層７ａで反射されて基板１側に向かい、反射器１６の開口部から外部へ放出される。また、例えば図１中の矢印Ｃのように、反射器１６に入射した光は、反射器１６で反射されて、反射器１６の開口部から外部へ放出される。また、例えば、図１中の矢印Ｄのように、反射器１６によって反射された後に反射部８に入射した光は、反射部８によって反射され、さらに反射器１６によって反射され、反射器１６の開口部から外部へ放出される。
よって、反射器１６の開口部から取り出される光量が、矢印Ｄのように反射部８によって反射された光線分増加するので、発光装置１７の発光効率が向上する。
以下、本発明の発光装置１７の製造方法について簡潔に説明する。
以下の説明では、主として有機金属気相成長法を用いた窒化ガリウム系化合物半導体の成長方法を示すものであるが、成長方法はこれに限定されるものではなく、分子線エピタキシー法や有機金属分子線エピタキシー法等を用いることも可能である。
まず、表面を鏡面に仕上げられた厚さ約３００μｍ、直径約５０ｍｍのウェハー状のＧａＮからなる基板１を反応管内の基板ホルダーに載置した後、基板１の温度を１０６０℃に１０分間保ち、水素ガスを４リットル／分、窒素ガスを４リットル／分、アンモニアを２リットル／分で流しながら基板１を加熱することにより、基板１の表面に付着している有機物等の汚れや水分を取り除く為のクリーニングを行う。
次に、基板１の温度を１０６０℃に保持したままで、キャリアガスとして窒素ガスを１５リットル／分及び水素ガスを４リットル／分で流しながら、アンモニアを２リットル／分、トリメチルガリウム（以下、ＴＭＧと略称する。）を８０μｍｏｌ／分、１０ｐｐｍ希釈のモノシランを１０ｃｃ／分、で供給して、ＳｉをドープしたＧａＮからなるｎ型層２を２μｍの厚さで成長させる。このｎ型層２の電子濃度は１×１０18ｃｍ-3である。
ｎ型層２を成長後、基板１の温度を１０６０℃に保持したままで、モノシランの供給を止め、キャリアガスとして窒素ガスを１５リットル／分及び水素ガスを４リットル／分で流しながら、アンモニアを２リットル／分、ＴＭＧを４０μｍｏｌ／分、トリメチルアルミニウム（以下、ＴＭＡと略称する。）を３μｍｏｌ／分、で供給して、アンドープのＡｌ0.05Ｇａ0.95Ｎからなるクラッド層を０．０５μｍの厚さで成長させる。このクラッド層の電子濃度は５×１０16ｃｍ-3である。
クラッド層を成長後、ＴＭＧとＴＭＡの供給を止め、基板１の温度を７００℃まで降下させ、この温度に維持して、キャリアガスとして窒素を１２リットル／分、アンモニアを８リットル／分、ＴＭＧを４μｍｏｌ／分、トリメチルインジウム（以下、ＴＭＩと略称する。）を５μｍｏｌ／分、で供給して、アンドープのＩｎ0.15Ｇａ0.85Ｎからなる量子井戸構造の井戸層（図示せず）を２ｎｍの厚さで成長させる。
井戸層を成長後、ＴＭＩの供給を止め、キャリアガスとして窒素を１２リットル／分、アンモニアを８リットル／分、ＴＭＧを２μｍｏｌ／分で供給して、基板１の温度を１０６０℃に向けて昇温させながら、引き続きアンドープのＧａＮ障壁層（図示せず）を３ｎｍの厚さで成長させ、基板１の温度が１０６０℃に達したら、キャリアガスとして窒素と水素を各々７リットル／分と７リットル／分で流しながら、アンモニアを６リットル／分、ＴＭＧを４０μｍｏｌ／分、で供給して、引き続きアンドープのＧａＮ障壁層（図示せず）を１２ｎｍの厚さで成長させる。こうしてアンドープのＧａＮからなる厚さ１５ｎｍの障壁層を形成する。そして、ＴＭＧの供給を止め、基板温度を再度７００℃まで降下させ、井戸層（図示せず）と障壁層（図示せず）の製法と同様の手順を繰り返すことにより、井戸層（図示せず）、障壁層（図示せず）、井戸層（図示せず）、障壁層（図示せず）、井戸層（図示せず）を形成する。
最後の井戸層（図示せず）を成長後、ＴＭＩの供給を止め、キャリアガスとして窒素を１４リットル／分、アンモニアを６リットル／分、ＴＭＧを２μｍｏｌ／分、ＴＭＡを０．１５μｍｏｌ／分で供給して、基板１の温度を１０６０℃に向けて昇温させながら、引き続きアンドープのＡｌ0.05Ｇａ0.95Ｎ（図示せず）を３ｎｍの厚さで成長させる。
このようにして、４層の井戸層からなるＭＱＷを形成する。
次に、基板１の温度が１０６０℃に達したら、キャリアガスとして窒素ガスを１５リットル／分及び水素ガスを４リットル／分で流しながら、アンモニアを２リットル／分、ＴＭＧを４０μｍｏｌ／分、ＴＭＡを３μｍｏｌ／分、ビスシクロペンタジエニルマグネシウム（以下、Ｃｐ2Ｍｇと略称する。）を０．１μｍｏｌ／分、で供給して、ＭｇをドープしたＡｌ0.05Ｇａ0.95Ｎからなるｐ型層４を２００ｎｍの厚さで成長させる。このｐ型層４のＭｇ濃度は１×１０20ｃｍ-3である。
ｐ型層４を成長後、ＴＭＧとＴＭＡとＣｐ2Ｍｇの供給を止め、窒素ガスを８リットル／分、アンモニアを２リットル／分で流しながら、基板１の温度を室温程度にまで冷却させて、基板１の下に窒化ガリウム系化合物半導体が積層されたウェハーを反応管から取り出す。
このようにして形成した窒化ガリウム系化合物半導体からなる積層構造に対して、別途アニールを施すことなく、その表面上にＣＶＤ法によりＳｉＯ2膜を堆積させた後、フォトリソグラフィーとウェットエッチングにより略方形状にパターンニングしてエッチング用のＳｉＯ2マスクを形成させる。そして、反応性イオンエッチング法により、ｐ型層４と中間層と発光層３とクラッド層とｎ型層２の一部とを約５００ｎｍの深さで積層方向と逆の方向に向かって除去させて、ｎ型層２の表面を露出させる。
そして、フォトリソグラフィーとスパッタ法により、露出されたｎ型層２の表面の一部に、１００ｎｍ厚のＴｉからなるコンタクト層６ａと５００ｎｍ厚のＡｕからなるｎ側ボンディング層６ｂが積層されたｎ側電極６を形成させる。さらに、エッチング用のＳｉＯ2マスクをウェットエッチングにより除去させた後、フォトリソグラフィーとスパッタ法により、ｐ型層４の表面のほぼ全面に、３ｎｍ厚のＰｔからなるコンタクト層（図示せず）と３００ｎｍ厚のＲｈからなる反射層７ａと８００ｎｍ厚のＡｕからなるｐ側ボンディング層７ｂが積層されたｐ側電極７を形成させる。
その後、ｐ側電極７にレジストを塗布することによりパターニングした後、フォトリソグラフィーとスパッタ法によりｐ側ボンディング層７ｂの表面のほぼ全体にＲｈを３００ｎｍの厚さで形成させることにより反射部８を設ける。
また、パターニングの際は、図１６に示すように、ｎ側バンプ１１ａと接続する接続部１２のｐ側ボンディング層７ｂが露出するように、レジストを塗布する。
次に、反射部８の表面にＣＶＤ法やスパッタリング等によりＳｉＯ2からなる保護膜９を５００ｎｍの厚さで堆積させた後、ここでも、接続部１２のｐ側ボンディング層７ｂが露出するようにエッチングにより接続部１２の保護膜９を除去する。
この後、基板１の裏面を研磨して１００μｍ程度の厚さに調整し、スクライブによりチップ状に分離する。
この発光素子１３を、電極６，７形成面側を下向きにして、上面に光反射部１４ａ，１４ｂを有するＳｉダイオードからなるサブマウント１０の上にバンプ１１ａ，１１ｂを介して接着させる。このとき、発光素子１３のｐ側電極７およびｎ側電極６が、それぞれサブマウント１０の負電極および正電極と接続されるようにして発光素子１３を置載する。
この後、図１３に示すように、発光素子１３が接続されたサブマウント１０を、ステム１９ａ上に設けられたカップ１５の上にＡｇペーストにより載置する。このような構成において、カップ１５として導電性のものを用いることより、サブマウント１０のｎ型半導体１０ａとステム１９ａとを電気的に接続する。そして、サブマウント１０上のｐ側光反射部１４ｂを他方のステム１９ｂにワイヤ２０で結線し、その後、発光素子１３及びサブマウント１０を樹脂１８でモールドして照明器具を作製した。
この発光装置１７を２０ｍＡの順方向電流で駆動したところ、ピーク発光波長４７０ｎｍの発光効率の高い青色光が得られた。このときの発光出力は１２ｍＷであり、順方向動作電圧は３．０Ｖであった。
以上のように、本発明における発光装置は照明機器、表示機器、医療機器、通信機器、撮影機器、携帯電話、殺菌装置等の用途にも適用できる。例えば、室内照明、車載ランプや車のヘッドライト、携帯電話やＰＤＡやカメラやテレビ等の液晶ディスプレイのバックライト、携帯キーパッド、ストロボ、信号機、空気清浄機内の殺菌ランプ、医療機器用の殺菌ランプ、光触媒用のランプ、赤外線カメラ、光通信機器などが挙げられる。
本発明における最良の形態及び実施例の発光装置の断面図 波長によるＡｕの光の反射率 波長によるＲｈの光の反射率 波長によるＡｇの光の反射率 波長によるＡｌの光の反射率 電極の一部が露出している発光装置の断面図 反射部が電極の側面にも設けられている発光装置の断面図 接続部の下面に反射部が設けられている発光装置の断面図 波長によるＣｕの光の反射率 波長によるＮｉの光の反射率 波長によるＰｔの光の反射率 接続部の下に保護膜が設けられている発光装置の断面図 本発明における照明装置の断面図 サブマウントが設けられていない発光装置の断面図 主発光面側に電極が設けられている発光装置の断面図 本発明における発光素子を電極側から見た投影図 背景技術における発光装置の断面図
符号の説明
１ 基板
２ ｎ型層
３ 発光層
４ ｐ型層
５ 発光部
６ ｎ側電極
６ａ コンタクト層
６ｂ ｎ側ボンディング層
７ ｐ側電極
７ａ 反射層
７ｂ ｐ側ボンディング層
８ 反射部
９ 保護膜
１０ サブマウント
１０ａ ｎ型半導体
１０ｂ ｐ型半導体
１１ バンプ
１１ａ ｎ側バンプ
１１ｂ ｐ側バンプ
１２ 接続部
１３ 発光素子
１４ 光反射部
１４ａ ｎ側光反射部
１４ｂ ｐ側光反射部
１４ｃ カップ光反射部
１５ カップ
１５ａ カップの底
１６ 反射器
１７ 発光装置
１８ 樹脂
１９ａ ステム
１９ｂ ステム
２０ ワイヤ

Claims (18)

  1. 基板と、
    前記基板の下に少なくともｎ型層とｐ型層とを有する発光部と、
    前記発光部の下に、単体金属、それらを含む合金、又はそれらを含む積層構造から構成され、前記発光部から発光される下向きの光を反射する反射層と、
    前記反射層の下に、単体金属、それらを含む合金、又はそれらを含む積層構造から構成され、ボンディング時の耐衝撃性を得ることができ、前記発光部から発光される光と同じ波長の光を吸収する特性を持つボンディング層と、
    前記ボンディング層の少なくとも一部の下面に設けられ、前記ボンディング層よりも、前記波長の光に対する反射率の高い反射部と、
    を有する発光素子を備え、
    前記反射部は、透光性の物質を無視した場合に、前記発光素子の最外郭に設けられていること
    を特徴とする発光装置。
  2. 基板と、
    前記基板の下に少なくともｎ型層とｐ型層とを有する発光部と、
    前記発光部の下に、単体金属、それらを含む合金、又はそれらを含む積層構造から構成され、前記発光部から発光される下向きの光を反射する反射層と、
    前記発光部の前記反射層と反対側の面を主発光面とし、
    前記反射層の下に、単体金属、それらを含む合金、又はそれらを含む積層構造から構成され、ボンディング時の耐衝撃性を得ることができ、前記発光部から発光される光と同じ波長の光を吸収する特性を持つボンディング層と、
    前記ボンディング層の少なくとも一部の下面に設けられ、前記ボンディング層よりも、前記波長の光に対する反射率の高い反射部と、
    を有する発光素子と、
    前記発光素子が、その上面に置載されているサブマウントと、
    底から開口部にかけて径が徐々に大きくなる有底筒状であり、前記サブマウントが、その中に置載され、前記発光部から四方八方に放射された光を、前記主発光面側に効率よく放射させるカップとを備え、
    前記反射部は、透光性の物質を無視した場合に、前記発光素子の最外郭に設けられ、
    前記反射部の少なくとも一部が、前記サブマウントの上面に面し、
    前記サブマウントの上面の少なくとも一部に、前記発光部から放射され下向きになった光を主発光面側へ反射する光反射部を有すること
    を特徴とする発光装置。
  3. 基板と、
    前記基板の下に少なくともｎ型層と発光層とｐ型層とを有する発光部と、
    前記発光部の下に、単体金属、それらを含む合金、又はそれらを含む積層構造から構成され、前記発光部から発光される下向きの光を反射する反射層と、
    前記発光部の前記反射層と反対側の面を主発光面とし、
    前記発光部の下に、それぞれ前記ｎ型層と前記ｐ型層とに電気的に接続され、単体金属、それらを含む合金、又はそれらを含む積層構造から構成され、ボンディング時の耐衝撃性を得ることができ、前記発光部から発光される光と同じ波長の光を吸収する特性を持つ２つのボンディング層と、
    前記ボンディング層の少なくとも一部の下面に設けられ、前記ボンディング層よりも、前記波長の光に対する反射率の高い反射部と、
    を有する発光素子と、
    前記発光素子が、その上面に置載されているサブマウントと、
    底から開口部にかけて径が徐々に大きくなる有底筒状であり、前記サブマウントが、その中に置載され、前記発光部から四方八方に放射された光を、前記主発光面側に効率よく放射させるカップとを備え、
    前記反射部は、透光性の物質を無視した場合に、前記発光素子の最外郭に設けられ、
    前記反射部の少なくとも一部が、前記サブマウントの上面に面し、
    前記サブマウントの上面の少なくとも一部に、前記発光部から放射され下向きになった光を主発光面側へ反射する光反射部を有すること
    を特徴とする発光装置。
  4. 前記ボンディング層は電極の少なくとも一部である請求項１から３のいずれか一つに記載の発光装置。
  5. 前記ボンディング層は、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔのうち少なくとも一つの単体金属を含む構成とする請求項１から３のいずれか一つに記載の発光装置。
  6. 前記発光部から放射される光の波長が２００ｎｍ〜５５０ｎｍである請求項１から５のいずれか一つに記載の発光装置。
  7. 前記発光素子は、さらに、
    前記反射部の少なくとも一部を覆い、反射部に傷がつくことを防ぐ透光性の物質を有する請求項１から６のいずれか一つに記載の発光装置。
  8. 前記ボンディング層は、
    前記発光素子の下面においてサブマウントのバンプと接する部分を接続部とすると、当該接続部以外の前記ボンディング層に前記反射部を有する請求項１から７のいずれか一つに記載の発光装置。
  9. 前記ボンディング層の少なくとも前記接続部が露出している前記発光素子を有する請求項８に記載の発光装置。
  10. 前記反射部がＡｇ、Ｐｔ、Ｍｇ、Ａｌ、Ｚｎ、Ｒｈ、Ｒｕ、Ｐｄ、Cｕのいずれか一つ、又はいずれか一つを含む合金である請求項１から９のいずれか一つに記載の発光装置。
  11. 前記透光性の物質がＳｉＯx、ＳｉＮx、ＳｉＯxＮyのいずれか一つを含む請求項７に記載の発光装置。
  12. 請求項１から１１のいずれか一つに記載の発光装置を備えた照明機器。
  13. 請求項１から１１のいずれか一つに記載の発光装置を備えた表示機器。
  14. 請求項１から１１のいずれか一つに記載の発光装置を備えた医療機器。
  15. 請求項１から１１のいずれか一つに記載の発光装置を備えた通信機器。
  16. 請求項１から１１のいずれか一つに記載の発光装置を備えた撮影機器。
  17. 請求項１から１１のいずれか一つに記載の発光装置を備えた携帯電話。
  18. 請求項１から１１のいずれか一つに記載の発光装置を備えた殺菌装置。
JP2004217941A 2004-07-26 2004-07-26 発光装置 Expired - Fee Related JP4116985B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004217941A JP4116985B2 (ja) 2004-07-26 2004-07-26 発光装置
PCT/JP2005/013597 WO2006011458A1 (ja) 2004-07-26 2005-07-25 発光装置、並びに、これを備えた照明機器、表示機器および携帯電話

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004217941A JP4116985B2 (ja) 2004-07-26 2004-07-26 発光装置

Publications (2)

Publication Number Publication Date
JP2006041133A JP2006041133A (ja) 2006-02-09
JP4116985B2 true JP4116985B2 (ja) 2008-07-09

Family

ID=35786207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004217941A Expired - Fee Related JP4116985B2 (ja) 2004-07-26 2004-07-26 発光装置

Country Status (2)

Country Link
JP (1) JP4116985B2 (ja)
WO (1) WO2006011458A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5347219B2 (ja) * 2006-10-25 2013-11-20 日亜化学工業株式会社 半導体発光素子
JP2008198962A (ja) * 2007-02-16 2008-08-28 Nichia Chem Ind Ltd 発光装置およびその製造方法
EP2159852A4 (en) * 2007-06-15 2012-09-26 Rohm Co Ltd SEMICONDUCTOR LIGHT EMITTING DEVICE
JP2009004625A (ja) * 2007-06-22 2009-01-08 Sanken Electric Co Ltd 半導体発光装置
DE102007029391A1 (de) * 2007-06-26 2009-01-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2010287680A (ja) * 2009-06-10 2010-12-24 Mitsubishi Chemicals Corp 発光装置
KR101014155B1 (ko) 2010-03-10 2011-02-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
WO2011125512A1 (ja) * 2010-04-09 2011-10-13 シャープ株式会社 Ｌｅｄ光源
BR112013014356B1 (pt) * 2010-12-08 2021-01-12 Nichia Corporation aparelho de emissão de luz semicondutor do grupo nitreto
JP2012142410A (ja) 2010-12-28 2012-07-26 Rohm Co Ltd 発光素子ユニットおよびその製造方法、発光素子パッケージならびに照明装置
WO2013187319A1 (ja) * 2012-06-12 2013-12-19 株式会社村田製作所 実装基板及び発光装置
CN104347776B (zh) * 2014-10-31 2017-01-25 厦门市三安光电科技有限公司 一种led结构及其制备方法
JP2016181674A (ja) * 2015-03-24 2016-10-13 旭化成株式会社 半導体発光装置及びそれを備えた装置
JP2015159311A (ja) * 2015-04-08 2015-09-03 ローム株式会社 半導体装置
JP2017183356A (ja) * 2016-03-28 2017-10-05 旭化成株式会社 発光ダイオード及び装置
JP2019036629A (ja) * 2017-08-15 2019-03-07 国立研究開発法人理化学研究所 深紫外発光ダイオードおよびそれを備える電気機器
JP6780083B1 (ja) * 2019-06-11 2020-11-04 日機装株式会社 半導体発光素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3130292B2 (ja) * 1997-10-14 2001-01-31 松下電子工業株式会社 半導体発光装置及びその製造方法
JP3847477B2 (ja) * 1998-12-17 2006-11-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
JP4507532B2 (ja) * 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子
JP2005026395A (ja) * 2003-07-01 2005-01-27 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置

Also Published As

Publication number Publication date
JP2006041133A (ja) 2006-02-09
WO2006011458A1 (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
WO2006011458A1 (ja) 発光装置、並びに、これを備えた照明機器、表示機器および携帯電話
KR20170031289A (ko) 반도체 발광 소자
JP2016092411A (ja) 発光素子
TW201432955A (zh) 發光元件封裝及其製造方法
JP2006024750A (ja) 発光素子
EP2752896B1 (en) Light emitting device package
JP2013123057A (ja) 発光素子パッケージ
US9269865B2 (en) Nanostructure semiconductor light emitting device
US10868228B2 (en) Semiconductor device
US9941443B2 (en) Semiconductor light emitting device
JP6878406B2 (ja) 発光素子及びこれを含む発光素子パッケージ
KR20140061827A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
KR101864195B1 (ko) 발광 소자
KR101746002B1 (ko) 발광소자
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101778159B1 (ko) 발광소자 및 발광소자 패키지
KR101700792B1 (ko) 발광 소자
US20240063344A1 (en) Metallic layer for dimming light-emitting diode chips
KR102198693B1 (ko) 반도체 발광소자
KR20140090282A (ko) 발광소자
KR101722623B1 (ko) 발광소자 및 발광소자 패키지
KR101701115B1 (ko) 발광소자 패키지
KR102628787B1 (ko) 발광 소자
KR101205524B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR102405589B1 (ko) 반도체소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees