CN1787245A - 头灯 - Google Patents

头灯 Download PDF

Info

Publication number
CN1787245A
CN1787245A CNA2005100228165A CN200510022816A CN1787245A CN 1787245 A CN1787245 A CN 1787245A CN A2005100228165 A CNA2005100228165 A CN A2005100228165A CN 200510022816 A CN200510022816 A CN 200510022816A CN 1787245 A CN1787245 A CN 1787245A
Authority
CN
China
Prior art keywords
layer
type
nitride
light
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100228165A
Other languages
English (en)
Other versions
CN100524853C (zh
Inventor
永井阳一
中村孝夫
片山浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1787245A publication Critical patent/CN1787245A/zh
Application granted granted Critical
Publication of CN100524853C publication Critical patent/CN100524853C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q9/00—Arrangement or adaptation of signal devices not provided for in one of main groups B60Q1/00 - B60Q7/00, e.g. haptic signalling
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F21S41/143—Light emitting diodes [LED] the main emission direction of the LED being parallel to the optical axis of the illuminating device
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F21S41/151—Light emitting diodes [LED] arranged in one or more lines
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F21S41/155—Surface emitters, e.g. organic light emitting diodes [OLED]
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

一种车辆的头灯装备有包含一个或多个发光器件(LED)的光源，以及基体部件(底座和后盖)，用以把光源紧固在车辆上。所述发光器件包括：GaN衬底1；在所述GaN衬底1的第一主表面一侧上的n－型AlxGa1－xN层3；位于比所述n－型AlxGa1－xN层3更远离GaN衬底1的p－型AlxGa1－xN层5；以及位于所述n－型AlxGa1－xN层3与p－型AlxGa1－xN层5之间的多量子阱4。在这种发光器件中，所述GaN衬底1的电阻率不大于0.5Ω·cm，朝下安装p－型AlxGa1－xN层5一侧，并从第二主表面1a放出光，所述第二主表面是一个与所述第一主表面相对的GaN衬底1的主表面。

Description

头灯
技术领域
本发明涉及发光装置，具体地说，涉及一种装有光源的车用发光装置，所述光源包括由氮化物基板形成的发光器件。本发明中的发光器件可以指由氮化物半导体衬底和叠置于其上的半导体层形成的半导体元件的情况，或者它可以单独指将一半导体芯片置于一个安装部分内并被封闭在树脂中所器件的情况。另外，可将这一术语用于指这两方面意思的情况。再有，可以将半导体芯片简单地称为“芯片”。此外，可以将芯片中的基板和在其上形成的外延层简单地称为“基板”。
背景技术
近来，白色发光二极管(LED)广泛地用于照明和袖珍电子装置，如便携式信息终端。不过存在有潜力，即今后可将它们用于大的空间中或者整个大面积的照明以及车用头灯(如日本未审专利公开JP2003-260975)。为了使LED能够用于大空间或大面积的照明，必须增强LED输出的光。为做到这一点，必须将大电流加给LED的电极，并且必须解决由于发热所引起的温度升高的问题。
图61表示当前提出的GaN系二极管的结构(日本未审专利公开JP2000-8083)。在这种GaN系二极管中，在蓝宝石衬底101上设置n-型GaN层102，并在n-型GaN层102与p-型GaN层104之间形成多量子阱103。在多量子阱103处发生光发射。p-型GaN层104上形成p-电极105，以形成欧姆接触。另外，在n-型GaN层102形成n-电极106，以形成欧姆接触。
p-电极105和n-电极106通过焊接球107、108与安装部件109相连。安装部件109(副安装件)是由Si基板形成的，并形成有保护结构不受外部冲击电压影响的电路。具体地说，为了考虑冲击电压，如瞬变电压及静态放电，这乃是III族氮化物半导体，如Ga、Al和In半导体电路故障的主要原因，由齐纳二极管等形成功率分路电路(power shunting circuit)，以保护发光器件，使发光器件不接受高的顺向电压和高的逆向电压的影响。后面会详细描述对冲击电压的保护。
在这种GaN系发光二极管中，为从蓝宝石衬底101的背面发光，(a1)朝下安装p-型GaN层104，以及(a2)在n-型GaN层102上形成n-电极层106。有如从图61之所能看到的，这种GaN系发光二极管的结构非常复杂。要有(a2)在n-型GaN层102上形成n-电极层106的理由在于因蓝宝石衬底101为绝缘体之故，不能在蓝宝石衬底101上形成n-电极，而这就导致上述结构的复杂。
上述这种使用蓝宝石衬底的发光器件中，存在很多其它所建议的有关发光器件中所用GaAs系、GaP系和GaN系复合半导体的工艺，所说的发光器件还包含用于保护免受瞬变电压和静态放电影响的电路(见日本未审专利公开JP2000-286457，日本未审专利公开JP平-11-54801，日本未审专利公开JP平-11-220176)。由于GaN系复合半导体它耐受的逆向电压很低，特别是在50V左右，而顺向耐压也只有接近150V。于是，强调有关提供功率分路电路，用于上面所说的保护。具体地说，在副安装Si基板上形成GaN系芯片等，并在Si基板上形成包含齐纳二极管等的保护电路。可以认为上述建议的多种保护电路能够防止比如等瞬变电压和静态放电等冲击电压，而这种瞬变电压乃是III族氮化物半导体，如Ga、Al和In半导体电路中故障的主要原因。
除了这些需要压保护电路的发光器件之外，还有一些在Si基板上形成的GaN系发光器件的例子，它们都是导体。具体地说，在一种被广泛使用的结构中，从采用下述叠层结构的GaN层发射光(SiC基板上的背面n-电极/SiC基板/n-型GaN层/量子阱结构(发光层)/p-型GaN层/p-电极)。
采用图61所示蓝宝石衬底的GaN系发光二极管的结构复杂，并且势必制作成本昂贵。为了有助于多种应用中的需求，如车用头灯，必须使LED廉价，而不欢迎这种结构。另外，由于p-电极105和n-电极106都被设置于朝下安装的一侧上，会有多种限制加于电极区上，特别是p-电极区上。为了得到具有大电流的高输出，对于所要形成的p-电极最好具有特别大的面积，但由图61所示结构所加给的限制最终会限制光的输出。此外，就消除由电流所产生的热而言，在一侧布置两个电极层也不是令人满意的。
还有，沿平行于n-型GaN层102的衬底方向流过的电流要受到较高的电阻，同时导致热量的产生，以及加大对驱动电压和功率消耗的需求。特别是，如果减小n-型GaN层的厚度，以减少薄膜形成步骤所需的时间，则除了上述有关发热和能耗的问题之外，n-型GaN膜的露出率也被明显地减小。
同时，一般地可以将这个称为发光器件，包括使用蓝宝石衬底的发光器件，由于散热面积受到限制和高热阻(每单位面积由所加给的单位能量引起的温度升高)的缘故，必须使单个的发光器件受到限制。特别使在采用蓝宝石衬底的情况下，如上所述，加在p-电极区域上的限制通常在热设计方面几乎没有可允许的误差。
此外，由于在使用蓝宝石衬底的GaN-系LED中散热面积受到限制，各种为降低发热而减小电阻的企图都会导致使用梳状结构，这种结构使p-电极和n-电极交错，为的是增大接触面积。对于这类梳状结构的加工是困难的，而且不可避免地会引起较高的制作成本。
如上所述，发光器件中热条件的设计有其基本的重要性，并且会由上述各种条件而加给多种限制。任何要缓解这些条件的努力都将导致采用复杂的电极形状。
此外，还存在以下的问题。由于蓝宝石的折射率接近1.8，而GaN的折射率约为2.4，所以当朝下安装于蓝宝石衬底上形成的GaN发光器件，而且蓝宝石衬底的背面是光的出射面时，对于在GaN层与蓝宝石衬底的分界面处具有预定值或更大入射角的光要发生全反射，而且这种光是不能出射的。
具体地说，对于入射角θ≥sin-1(1.8/2.4)≈42°光停止于GaN层中，而不能出射。于是，对于蓝宝石衬底的主表面而言，使光发射效率下降。虽然发光效率的问题是重要的，但还有其它问题。经历全反射的光通过GaN层传播并从GaN层的各个侧面出射。由于经历全反射的光是相当重要的部分，而且由于GaN层很薄，所以，从所述各个侧面产生的光的能量密度很高。使位于GaN层各个侧面处并暴露于光之下的密封树脂受到损害，同时发光器件的寿命下降。
另外，采用GaN系的LED，以如下结构从p-层一侧发射光，即(SiC基板的背面上的n-电极/SiC基板/n-型GaN层/多量子阱(发光层)/p-型GaN层/p-电极)，由于p-电极的光吸收率较高，所以不能有效地发射出高输出光。如果P-电极的覆盖率减小，也就是开口率增大，而使光的发射增多，则p-型GaN层的高电阻就阻止电流流过整个p-型GaN层。结果，不能激发整个多量子阱的光发射，并使光发射输出下降。再有，电阻增高，同时就引起热量的产生以及电源能力方面的问题。此外，如果为了使电流均匀地流过整个p-型GaN层，而将p-型GaN层做得比较厚，则p-型GaN层的光吸收就增大，限制了输出。
本发明的目的在于提供一种车用头灯，它采用因其结构简单而易于制作的发光器件，并且所述发光器件能够长时间稳定地给出较高的发光效率。
发明内容
本发明的一种头灯装备有包含一个或多个发光器件的光源，和一个基体部件，用以把光源紧固在车辆上。所述发光器件包括：氮化物半导体衬底；在所述氮化物半导体衬底第一主表面上的n-型氮化物半导体层；位于比所述n-型氮化物半导体层更远离所述氮化物半导体衬底处的p-型氮化物半导体层；以及位于所述n-型氮化物半导体层与p-型氮化物半导体层之间的发光层。在这种发光器件中，所述氮化物半导体衬底的电阻率不大于0.5Ω·cm，朝下安装p-型氮化物半导体层一侧，从作为氮化物半导体衬底一个主表明的第二主表面发射光，所述第二主表面是一个与第一主表面相对的主表面。
按照这种结构，在氮化物半导体衬底的背面(第二主表面)上设置有n-型电极，它具有低电阻。于是，即使在以低的覆盖率，也即高开口率形成n-电极的情况下，电流也可以流过整个氮化物半导体衬底。结果，使光在出射面处被吸收的比率减小，发光效率得到提高。因而，可由一个或比所需普通器件更少数量的发光器件得到足够的光通量，使得能够减少为得到头灯所需光通量而需要的发光器件的数目。从而可以较低的成本制作头灯。当然，不仅可以从第二主表面，而且可从各个侧表面发生光的放出。这用于下面更好地描述的发光器件。
另外，由于具有较高电阻的p-型氮化物半导体层一侧不被用作光的出射面，所以可将p-型电极层形成于p-型氮化物半导体层的整个表面上，使得能够采用一种设计，使得在加给大电流时有效地抑制所产生的热量。换句话说，明显地缓解因与热量有关的因子所给出的约束。于是，就无需采用插入p-电极和n-电极的梳状结构，去降低电阻。
此外，GaN衬底出众的导电性提供优良的耐高压性，而无需有关瞬变电压的特殊保护电路。
再有，由于无需复杂的加工，所以，很容易使制作成本降低。
将氮化物半导体“衬底”归于具有足够厚度的平片状物体，使得能够单独地运送，并与那些在实现过程中不能独立地保持自身形状的“膜”和“层”相区分开。这应用于GaN衬底和AlN衬底，下面将有更好的描述。
附图说明
图1是表示装备有本发明车用头灯之车辆的示意图；
图2是表示图1所示车辆内安装的头灯的剖面示意图；
图3是表示本发明第一实施例发明样品A的LED示意图；
图4是表示包含图3所示LED发光层的层状结构示意图；
图5是表示在从晶片取得具有本发明样品A之层状结构的芯片时，晶片状态的示意图；
图6是表示图5中电极布置的示意图；
图7是表示比较例样品B的示意图；
图8是表示包含比较例样品B的LED发光层层状结构的示意图；
图9是表示在从晶片取得具有比较例样品B之层状结构的芯片时，晶片状态的示意图；
图10是表示图9中电极布置的示意图；
图11是表示本发明样品A和比较例样品B中所加给的电流与输出光之间关系的示意图；
图12是表示本发明样品A和比较例样品B中发光层处的电流密度与输出光之间关系的示意图；
图13是表示本发明第二实施例发明样品C的LED示意图；
图14是表示本发明第二实施例发明样品C1的LED示意图；
图15是图14所示发明样品C1的LED的平面示意图；
图16是表示比较例样品E的LED的示意图；
图17是表示图16所示比较例样品E的LED的平面示意图；
图18是表示本发明第三实施例发明样品F的LED示意图；
图19是表示在从晶片取得具有发明样品F之层状结构的芯片时，电极布置的示意图；
图20根据模拟流过LED芯片的电流的简化示意图；
图21是表示本发明第三实施例的LED的发光层中电流密度比的示意图；
图22是表示本发明第三实施例的LED(无荧光物质)中输出光与所加电流之间关系的示意图；
图23是表示本发明第三实施例的LED(无荧光物质)中输出光与发光层处电流密度之间关系的示意图；
图24是表示本发明第三实施例的LED(有荧光物质：白色)中输出光与所加电流之间关系的示意图；
图25是表示本发明第三实施例的LED(有荧光物质：白色)中输出光与发光层处电流密度之间关系的示意图；
图26是表示本发明第三实施例的LED的改型样品F-3的示意图；
图27是图26所示LED的平面示意图；
图28是说明本发明第四实施例的LED透射系数测试的简化示意图；
图29是表示在图28所示的透射系数测试中有多少光透过衬底的示意图；
图30是表示衬底厚度对透射系数影响的示意图；
图31是表示为从晶片采得发明样品L的LED而实行元件分离蚀刻之后，本发明第五实施例中晶片的示意图；
图32是表示为从晶片采得发明样品M的LED而实行元件分离蚀刻之后，本发明第五实施例中晶片，以及要在蚀刻槽底部形成n-电极的示意图；
图33是表示为从晶片采得发明样品N的LED而实行元件分离蚀刻之后，本发明第五实施例中晶片，以及要在蚀刻槽底部形成n-电极的示意图；
图34是表示本发明第七实施例发明样品Q的LED的示意图；
图35是表示本发明第七实施例发明样品R的LED的示意图；
图36是表示本发明第八实施例发明样品S和T的LED的示意图；
图37是表示本发明第八实施例发明样品U的LED的示意图；
图38是表示本发明第八实施例发明样品W的LED的示意图；
图39是表示本发明第九实施例中氧浓度对GaN衬底的电阻率影响的示意图；
图40是表示本发明第九实施例中氧浓度对GaN衬底的光(波长450nm)透射系数影响的示意图；
图41是表示在由具有不同厚度及氧浓度的GaN衬底制成光发光元件时，发光元件的输出光和电流均匀流过之平面尺寸的示意图；
图42是表示由外延层继承的本发明第十实施例GaN衬底中的芯的示意图；
图43是表示由已经形成孔形缺口之外延层继承的芯的示意图；
图44是表示本发明第十一实施例中相对于一个20mm×20mm GaN衬底中的c-平面偏离角度(Off-angle)分布的示意图；
图45是表示本发明第十一实施例结构的示意图，其中在GaN衬底与AlGaN外覆层之间设置缓冲层；
图46是表示本发明第十一实施例中，在使得能够得到8mW以上光输出的偏离角度范围的较宽范围所得结果的示意图；
图47是表示本发明第十二实施例发光元件的示意图；
图48是表示着眼于本发明第十三实施例发光元件的p-电极的断面示意图；
图49是透视各p-电极所表示的图48发光元件的平面示意图；
图50是表示第十三实施例发明样品S5中光的发射和反射的示意图；
图51是表示第十三实施例比较例样品T6中光的发射和反射的示意图；
图52是表示作为第十三实施例比较例样品而存在的发明样品A中光的发射和反射的示意图；
图53是表示第十四实施例中，GaN衬底主表面的示意图，所述衬底上以格栅图样形式存在呈片状的反转结晶区；
图54是表示图53所示片状反向结晶区域的GaN衬底的剖面图；
图55是表示本发明第十四实施例发明样品S6的剖面图；
图56是表示含有与图53的并列布置不同的本发明第十四实施例片状结晶范围的平面图；
图57是图56的剖面图；
图58是表示本发明第十五实施例发明样品S7中发射和反射的剖面示意图；
图59是表示发明样品S8中光的发射和反射的剖面示意图，这是本发明第十五实施例的又一实施例样品；
图60是表示比较例样品T7中光的发射和反射率的剖面示意图；
图61是表示普通LED的示意图。
具体实施方式
下面将利用各附图描述本发明的实施例和举例。各图中同样或相关的元件用类似的标号表示，并且不再重复对它们的描述。
(第一实施方式)
图1是表示装备有本发明车用头灯的车辆简化示意图。图2是表示安装在图1所示车辆上的头灯的简化剖面示意图。以下将参照图1和2描述本发明的头灯。
如图1所示，作为本发明第一实施方式的头灯82被安置于车辆80车身的前部。当车辆80在夜间或者隧道内运行时，头灯82发光照耀车辆80的前方。
如图2所示，头灯82装配有两个LED84，它们被设置在底座86的顶部上，头灯82还装配有后盖92和灯玻璃88，它们构成一个外壳，用以保持所述底座86。由所述后盖92和灯玻璃88构成的外壳内部有被置于LED84下面的内反射板94和被设置在内反射板94下面的照明电路90。底座86还有散热件的功能，用以将LED84产生的热量散放到头灯82的外面去。另外，所述LED的数目也不限于图中所示的2个。可以有3个或更多。再有，LED84经底座86和后盖92装到车上，但也可将LED84直接装在后盖92上。在这种情况下，通过在后盖92上形成散热板或者通过使它与冷却部件相连，该后盖92可起散热件的作用。此外，可以提供连接部件，使LED84直接与车辆相连，并可将LED84直接安置在这个连接部件上。
安装在头灯82上的LED84采用氮化物半导体衬底，这在下面将有述。下面将详细描述LED84作为发光器件的具体结构及其优点。
(第一实施例)
首先，将按照上述本发明的LED作为发光器件安装在头灯82上，GaN衬底是LED84中使用的氮化物半导体衬底，将这种GaN衬底与蓝宝石衬底加以比较。图3上表示本发明第一实施例头灯中所用发明样品A的LED的示意图。在GaN衬底1的第一主表面上形成P-电极12和包含发光层的层状结构等，所述发光层的层状结构等在后面有述。本实施例中，用导电的粘合剂14，将P-电极12朝下安装在引线框架安装部件21a上。
GaN衬底1的第二主表面1a是发射来自发光层的光的表面，这个表面上设置有n-电极11。所述n-电极11并不遮盖整个第二主表面。重要的是，大部分面积不被n-电极11盖住。如果开孔比率高，则会使因n-电极所致使光受到的阻碍减少，并使发射的外面去的光的发射效率提高。
n-电极11通过导线13与引线框架的引线21b电连接。导线13和上述层状结构由环氧基树脂15密封。在上述结构中，图4表示由GaN衬底1对p-电极形成的层状结构的细节。图4中，将图3所示的层状结构反转颠倒。
如图4所示，在GaN衬底1上形成n-型GaN外延层2，并在其上形成n-型AlxGa1-xN层3。这上面形成由AlxGa1-xN层和AlxInyGa1-x-yN层形成的多量子阱(MQW)4。设置p-型AlxGa1-xN层5，使多量子阱4插入在它与n-型AlxGa1-xN层3之间。另外，在p-型AlxGa1-xN层5上形成p-型GaN层6。按照上述结构，在多量子阱4处发射光。另如图3所示，形成p-电极12，并将它朝下朝下安装在p-型GaN层6上，使它覆盖p-型GaN层6的整个上表面。接下去将描述制作发明样品A的LED的方法。
(a1)采用偏离c-平面0.5°的GaN偏置衬底(off-substrate)。衬底的电阻率为0.01Ω·cm。位错密度是1E7/cm2，厚度为400微米。利用四接线端子法从电阻得到电阻率，而用TEM(透射电子显微镜)观测得到位错密度(下同)。
(a2)采用MOCVD(金属有机化学蒸镀沉积)，在Ga表面，即GaN衬底的第一主表面上形成层状结构：(Si-掺杂n-型GaN层/作为外覆层的Si-掺杂n-型Al0.8Ga0.8N层/叠置三个由GaN层和In0.15Ga0.85N层构成的两层结构形成的MQW(多量子阱)层/作为外覆层的Mg-掺杂p-型Al0.2Ga0.8N层/Mg-掺杂p-型GaN层)。
(a3)光发射波长为450nm，通过将4.2K低温下的PL(光致发光)强度与298K室温下的PL强度相比，以简化方式计算的固有量子效率是50％。
(a4)激发晶片，以降低Mg-掺杂p-型层的电阻。通过Hall测量确定载流子浓度，而且对于Mg-掺杂p-型Al0.2Ga0.8N层而言为5E17个/cm3，而对于Mg-掺杂p-型GaN层而言为1E18个/cm3。
(a5)利用Cl基气体从Mg-掺杂p-型层一侧蚀刻到Si-掺杂n-型层一侧，在晶片上实行光刻和RIE(反应离子蚀刻)。作为这种蚀刻的结果，有如图5所示那样形元件分隔槽25，并分割各元件。元件分隔槽的宽度L3是100微米。
(a6)在作为GaN衬底第二主表面的里面的N表面上实行光刻、蒸镀和剥离，在各芯片的中心按400微米的间隔形成直径(D)为100微米的n-电极(见图3和图4)。对于n-电极而言，从底部开始，以与具有如下结构的GaN衬底1接触的方式形成层状结构：(20nm的Ti层/100nm的Al层/20nm的Ti层/200nm的Au层)。在氮气(N2)氛围下对它加热，得到不大于1E-5Ω·cm2的接触电阻。
(a7)对于p-电极而言，以与厚度为4nm的p-型层接触的方式形成Ni层，并在它的顶部上遍及整个表面形成4nm厚的Au层(见图5和图6)。在惰性气体氛围下对它加热，得到5E-4Ω·cm2的接触电阻。
(a8)然后，如图5和6所示，实行划线，使得作为侧表面出现芯片分界线50，并使最终的芯片形成发光器件。在各发光器件的芯片中，发光表面是边长为300微米的正方形，并且发光层是边长为300微米的正方形。具体地说，图6中的L1＝300微米，L2＝400微米。另外，元件分隔槽宽L3＝100微米，而n-电极的直径D＝100微米。
(a9)参照图3，将芯片安装得使芯片的p-型GaN层一侧与引线框架安装部分21a接触，产生发光器件。加给所述安装部分的导电粘合剂14保护发光器件和管脚，并提供连续性。
(a10)为了给发光器件提供良好的散热，将芯片安装得使发光器件的p-型GaN层整个表面与所述安装部分接触。另外，对引线框采用有良好导电性的CuW基材料。结果，得到热阻为8℃/W。
(a11)此外，用引线焊接使n-电极和引线框的引线部分连接，并将环氧树脂用于密封所述结构，使发光器件做成灯。
接下去，简单描述一种比较例样品B。图7中利用导电粘合剂114，将p-电极112朝下安装在引线框安装部分上。另外，还利用导电粘合剂114使n-电极与引线框安装部分121a相连，所述引线框安装部分121a与和p-电极相连的引线安装部分分开。层状结构(图8)包含发光层，所述发光层形成于其上，并与n-型GaN层102的预定区域连接。所述n-型GaN层102形成于蓝宝石衬底101上，并且n-电极111形成于前述层状结构所接触的区域的外部区域。通过导线或导电粘合剂，使n-电极111与引线框安装部分121a或引线框引接部分121b电连接。
从发光层发射的光通过蓝宝石衬底101被发射到外面。用环氧基树脂115密封上述包含蓝宝石衬底的层状结构。接下去描述制作比较例样品B的方法。
(b1)采用偏离c-平面0.2°的蓝宝石绝缘偏置衬底(off-substrate)，蓝宝石衬底的厚度为400微米。
(b2)-(b4)把对发明样品A完全相同的操作步骤(a2)-(a4)应用于蓝宝石衬底。
(b5)在比较例样品B的情况下，蓝宝石衬底为绝缘体，因此，类似于p-电极那样，必须在成膜一侧上形成n-电极。于是，通过光刻或者RIE，利用Cl基气体，将这个晶片从Mg掺杂p-型层蚀刻到Si掺杂n-型层，露出n-型GaN层，用以形成n-电极。然后实行与发明样品A同样的元件分离(图9和10)。元件的形状是边长为300微米的正方形，其中，n-型GaN层露出的面积为每个元件是边长为150微米的正方形。具体地说，露出面积的正方形一段的边长L4为150微米。
(b6)在露出的n-型GaN层上，通过光刻，蒸镀和剥离方法，形成直径为100微米的n-电极。厚度、热处理以及接触电阻都与发明样品A的相同。
(b7)在p-型GaN层上形成p-电极，即去掉具有边长为150微米的正方形的n-型GaN层露出面积是边长为300微米的正方形的元件。厚度、热处理以及接触电阻都与发明样品A的相同。
(b8)-(b9)实行与发明样品A完全相同的相应步骤。
(b10)有如发明样品A那样，为了有助于发光器件散放热量，将发光器件安装在框架上，使发光器件的p-型GaN层的整个表面与之接触。图7中的p-型GaN层106与p-电极112之间的接触面积设定为0.0675mm2。发光器件热量的产生发生在多量子阱104和p-型GaN层106中，从而，这种热量的散发主要由p-电极112的面积决定。在图7的情况下，n-电极116也通过导电粘合剂114与引线框安装部分121a连接，但散热面积实际上为上述接触面积0.0675mm2。在发明样品A中，p-型GaN层6与p-电极12之间的接触面积为0.09mm2。粘合剂和引线框架的材料都与发明样品A的相同。在比较例样品B中，上述结构反映，热阻为10.4℃/W，这比发明样品A的热阻大因子1.3，因此是退化了。
(b11)实行与发明样品A完全相同的相应的步骤。
(实验和结果)
把发明样品A和比较例样品B安置于积分球内，再将预定的电流加给它们。将经聚焦的输出光的值与检测器的输出相比较。图11示出结果。图11中在较为理想的情况下，将电流加给MQW层中而无泄漏，在MQW层中只有较小的非发光性再结合，因产生热量所致的芯片温度升高也较小，输出光的值与所加给的电流的增大而成比例地增大。例如，对于加给20mA而言，发明样品A产生8mW的输出，而比较例样品B产生7.2mW的输出发明样品A主要为GaN系外延膜/GaN衬底的结构，而比较例样品B主要为GaN系外延膜/蓝宝石衬底的结构。所述蓝宝石衬底的折射率约为1.8，这明显地小于GaN的2.4的折射率。因此，在比较例样品B中，光产生于GaN系外延膜中并从这里传播，比起来，光在GaN系外延膜与蓝宝石衬底之间的界面处趋于全反射。为此原因，比较例样品B的输出低于发明样品A的输出。
然而，当使电流增大5倍而将100mA电流加给发明样品A和比较例样品B时，发明样品A产生5倍的输出，或者说说40mA，而比较例样品B只产生25.2mW的输出(见图11)。与此同时，有如图12所示者，发明样品A中在MQW发光区内的电流密度为110A/cm2，而比较例样品B中为150A/cm2。具体地说，发明样品A的MQW发光区内的电流密度小于比较例样品B的MQW发光区内的电流密度。
这意味着发明样品A中的散热面积对于所产生的热量而言是足够大的，而且在衬底的第二主表面一侧上设置n-电极，从而使得没有电流密度变得足够大的区域。另一方面，在比较例样品B中的散热面积要小于发明样品A中的散热面积，另外，所述n-电极形成于露出的n-型GaN层上，因此，沿与n-型GaN层平行的方向流过该层的电流密度明显地增大。结果，比较例样品B中进一步增大了所产生的热量。
此外，在发明样品A中，与比较例样品B中不同，是将n-电极和p-电极设置在相对的位置处的，因此就不可能有电气的短路。于是，能够防止增加额外的费用，比如为了防止比较例样品B中的电气短路而在p-电极和n-电极之间设置电绝缘薄膜的费用，其中，比较例样品B中的各个电极都设在同一侧。
再有，还得叙述有关发明样品A和比较例样品B的静电耐压的测试结构。通过在发光器件与静电荷电电容器之间产生放电以进行所述的测试。与此同时，使比较例样品B在约100V的静电电压下遭到破坏。另一方面，发明样品A直到大约8000V也不会受到破坏。发现发明样品A的静电耐压约为比较例样品B的差不多80倍。
另外，在发明样品A中，在GaN衬底上形成GaN系发光器件。因此，即使是朝下安装GaN系发光发光芯片，使得从所述GaN衬底的背面发射光，它们的折射率也不会有所不同。于是，光就能从GaN系发光发光芯片传播到GaN衬底，而不会经历全反射。因此，与采用蓝宝石衬底形成GaN系发光发光器件的结构相比，可以使得从GaN衬底的主表面输出的光增加。此外，将不会从GaN层的侧面有非常集中的光发射。于是，将不会因密封树脂而使寿命受到制约。
作为发明样品，只描述了一个450nm光发射波长的举例，但可由不同的光波长和层状结构得到同样的效果。当然，采用AlxGa1-xN衬底(其中x大于0而小于等于1)代替GaN衬底，使该衬底有等效的特点，可以得到等效的效果。
(第二实施例)
在本发明的第二实施例中，将要描述一个面积加大的发明样品C。这个发明样品C的结构与图3所示的发明样品A结构相同。不过，在发明样品A中的线度L1为0.3mm(300微米)，而发明样品C中加大10倍而为3mm，因而它的面积增大100倍，有如图13所示者。首先，制作发明样品C的方法如下。
(发明样品C)
(c1)-(c5)执行与发明样品A完全相同的对应步骤，但采用大的GaN衬底。
(c6)通过光刻、蒸镀和剥离，在GaN衬底表面一侧的第二主表面上，按3.1mm的间隔形成直径为100微米的n-电极。作为n-电极，从底面与GaN衬底接触地形成层状结构(20nm的Ti层/100nm的Al层/20nm的Ti层/200nm的Au层)。在氮气氛围下对它加热，使接触电阻降低到1E-5Ω·cm2以下。
(c7)执行与发明样品A完全相同的对应步骤。
(c8)然后，实行划线，形成预定的形状，使最终的芯片用作发光器件。发光器件是边长为3mm的正方形。
(c9)-(c11)执行与发明样品A完全相同的对应步骤。然后有如下面那样制作另一改型的样品C1，其中n-电极的布局与发明样品A有所变化。
(发明样品C1)
图14和15是表示发明样品C1的视图，作为发明样品C的另一改型例。发明样品C1的特点在于将n-电极设置于GaN衬底的四个角。另外，为了安装半导体芯片，在引线框架内设置反射杯37，令其围绕所述半导体芯片。
在制作发明样品C1的过程中，执行与发明样品A完全相同的对应步骤。不过，采用四条Au线作为焊接线，而且Au线的断面直径为25微米。设在四角处的每个n-电极的形状是边长为45微米的正方形。
接下去叙述比较例样品D。比较例样品D具有如图7所示同样的结构。不过，在比较例样品B中，L1为300微米(0.3mm)，而在比较例样品D中，L1增大10倍为3mm。用于形成n-电极的n-型GaN层部分的尺寸L4为150微米，这与图7的比较例样品B的相同。下面说明制作比较例样品D的方法。
(比较例样品D)
(d1)采用偏离c-平面0.2°的大的绝缘蓝宝石绝缘偏置衬底(off-substrate)。这个衬底厚度为400微米。
(d2)-(d4)执行与发明样品A完全相同的对应步骤。
(d5)在比较例样品D的情况下，蓝宝石衬底为绝缘体，因此，类似于p-电极那样，必须在成膜的一侧上形成n-电极。于是，通过光刻或者RIE，利用Cl基气体，将这个晶片从Mg掺杂p-型层蚀刻到Si掺杂n-型层，露出n-型GaN层，用以形成n-电极。然后实行与发明样品A同样的元件分离。元件的尺寸是边长为3mm的正方形，因而具有较大的尺寸。n-型GaN层露出的尺寸为每个元件是边长为150微米的正方形。
(d6)在露出的n-型GaN层上，通过光刻，蒸镀和剥离方法，形成直径为100微米的n-型电极。厚度、热处理以及接触电阻都与发明样品A的相同。
(d7)在p-型GaN层上设置p-电极，在p-型GaN层中，从边长是3.1mm的正方形的元件面积除去元件分离槽和用以设置n-电极的边长为150微米正方形的n-型GaN层露出面积。厚度、热处理以及接触电阻都与发明样品A的相同。
(d8)-(d11)实行与发明样品A完全相同的相应步骤。
以下描述另一个比较例样品E。比较例样品E与比较例样品B和D相同，有如图16所示者，其中采用蓝宝石衬底，而且p-电极112和n-电极111二者都形成于朝下安装侧上。但比较例样品E与它们不同之处在于像图17中的平面视图所清楚地表示的那样，p-电极112具有梳状，n-电极111设置于梳齿之间，并在p-电极112和n-电极111之间设有绝缘体。这设想要使流过p-电极和n-电极的电流相同，以便防止形成电流密度变得非常大的区域。下面描述制作这个比较例样品E的方法。
(比较例样品E)
采用制作比较例样品D同样的方法，作为n-电极111，按0.5mm的间隔形成5个宽度为0.1mm的梳状电极(图16和17)。在n-型GaN层102的其余表面区域处形成p-电极，使n-电极111与p-电极112彼此间隔0.1mm。另外，在n-电极与p-电极之间的间隔内形成表面保护用的绝缘体119，为的是防止各电极电气短路。此外，为了防止短路，在引线框架的安装部分121a区域上对应于各电极的位置提供导电粘合剂114。将芯片安装到引线框架上，同时控制芯片与引线框架沿横向、竖向以及旋转方向的位移。
(实验和结果)
把发明样品C和比较例样品D安置于积分球内，再将预定的电流加给它们。将经聚焦的输出光的值与检测器的输出相比较。例如，在加给20mA的电流时，发明样品C产生8mW的输出，而比较例样品D产生7.2mW的输出。另一方面，在加给2A(2000mA)的电流时，发明样品C产生100倍即800mW的输出。但比较例样品D遭到破坏。
因此，在比较例样品D不以树脂密封的条件下，给比较例样品D加给电流，并用红外热摄像仪测量元件的温度。结果，发现在电流沿与n-型GaN层平行的方向通过该n-型GaN层从n-电极集中地流向MQW的发光部分的区域，会存在产生异常的发热，继而使比较例样品D遭到破坏。
于是，与比较例样品D形成对比，制成了具有如下结构的发光器件，其中使沿与n-型GaN层平行的方向从n-电极集中地流向MQW的发光部分的电流分散。对于所加给的20mA的电流而言，比较例样品E产生7.2mW的输出，而对于加给2A的电流而言，产生720mW的输出。因此，比较例样品E产生的输出是发明样品C输出的0.9倍。
因此，为了得到接近发明样品C的性能，就需要与发明样品C相比明显要复杂的结构和制作过程，并因此而使成本增高。
于是，对发明样品C和比较例样品D、E实行静电耐压测试。如上所述，通过在发光器件与之间与静电荷电电容器之间产生放电以进行所述的测试。然后，使比较例样品D和E在100V的静电电压下遭到破坏。另一方面，发明样品C直到大约8000V也不会受到破坏。具体地说，发明样品表现出足够高的静电耐压，约为各比较例样品的差不多80倍。
发明样品C1具有比50％大得多，几乎达到100％的开口率。另外，由于将n-电极11设置在GaN衬底的各角处，与将它们设置在中心的情况相比，它们很少倾向于成为对于光的引出的障碍。如图14所示，在平面视图中，将各电极设置在发光层的外面，因此，n-电极将从不会影响光的引出。于是，发明样品C1可以实现比发明样品C更大的输出。
(第三实施例)
在本发明的第三实施例中，确定开口率在发光表面处的影响和GaN衬底的电阻关于光输出的影响。通过改变衬底的面积、p-电极的大小和n-电极的大小进行所述开口率的判断。作为测试样品，采用有如图3所示结构的LED。不过，对于一种如图18所示的测试样品进行某些测试，该样品具有荧光材料26以形成白色LED。所述测试样品为三种测试样品，即发明样品F和比较例样品G、H，其中每一种都包含具有偏离本发明范围之电阻率的GaN衬底。对于每个样品F、G和H，要做成如图1所示那样不含荧光材料LED，并由环氧基树脂密封，以及如图18所示的要求具有荧光材料的白色LED。如下确定所述开口率：{(p-电极面积-n-电极面积)/p-电极面积}×100(％)。
在发明样品F中，L1＝8mm，D＝100微米，开口率几乎为100％。另外，在比较例样品G中，L1＝0.49mm，D＝100微米，开口率为97％。在比较例样品H中，L1＝8mm，D＝7.51mm，开口率为31％。以下将描述制作发明样品F和比较例样品G、H的方法。
(发明样品F)
(f1)-(f5)执行与发明样品A完全相同的对应步骤。
(f6)然后，如图19所示，进行划线，形成预定的形状，所得芯片用作发光器件。所述发光器件是边长为8mm的正方形。
(f7)-(f11)执行与发明样品A完全相同的对应步骤。
(f12)除上述(f11)外，通过在发光器件的n-电极一侧安装荧光材料并用环氧基树脂密封发光器件，制成发白光的灯，其中所述的发光器件已在(f10)中被安装在引线框架上。为此，采用对于1瓦的450nm的光输出产生180ml荧光材料。
(比较例样品G)
(g1)采用偏离c-平面0.5°的n-型GaN偏置衬底(off-substrate)。选择GaN衬底的电阻率为0.6Ω·cm，这高于本发明的小于等于0.5Ω·cm的范围。GaN衬底的位错密度是1E7/cm2，厚度为400微米。
(g2)-(g5)执行与发明样品F完全相同的对应步骤。
(g6)然后，进行划线，形成预定的形状，所得芯片用作发光器件。所述发光器件是边长为0.49mm的正方形。
(g7)-(g12)执行与发明样品F完全相同的对应步骤。
(比较例样品H)
(h1)采用偏离c-平面0.5°的n-型GaN偏置衬底(off-substrate)。选择一种n-型GaN偏置衬底的电阻率为0.6Ω·cm，这高于本发明的小于等于0.5Ω·cm的范围。GaN衬底的位错密度是1E7/cm2，厚度为400微米。
(h2)-(h5)执行与发明样品F完全相同的对应步骤。
(h6)然后，进行划线，形成预定的形状，所得芯片用作发光器件。所述发光器件是边长为8mm的正方形。
(h7)-(h12)执行与发明样品F完全相同的对应步骤。
(实验和结果)
(1)对于发明样品F和比较例样品G、H而言，通过模拟，算出电流较为均匀地从n-电极向MQW层传送的区域内的电流分布。将模拟的结果反应在发明样品F和比较例样品G、H的样品设计上。图20表示电流传送的原理图。图21是表示在距离r处电流密度比的示意图，其中的r是从MQW发光层4的中心起的径向距离。将n-电极中心处的电流密度规定为1。
(i)发明样品F的结果：恰在n-电极下，电流密度为最大值，并且随着离n-电极距离的增大而减小。另外，电流密度至少为恰在n-电极下的1/3的范围是一个恰在n-电极下为中心的12mm直径的范围。根据这些结论，将发光器件的尺寸设定是边长为8mm的正方形，这里包括此值。在作为GaN衬底第二主表面的N-表面上，利用光刻、蒸镀和剥离等方法，在具有8.1mm间隔的各芯片的中心处形成直径为100微米的n-型电极。在这种情况下，GaN衬底的N-表面(这里不存在n-电极)面积比率，即开口率，实际为每个元件的100％。厚度、热处理以及接触电阻都与发明样品A的相同。
(ii)比较例样品G的结果：电流密度超过恰在n-电极下的1/3的范围是一个恰在n-电极下为中心的0.7mm直径的范围。于是，将n-电极的直径设定为100微米，与发明样品E一样，并将芯片的尺寸设定为边长是0.49mm的正方形，这被包含于0.7mm的直径内。在GaN衬底的N-表面上，利用光刻、蒸镀和剥离等方法，在具有0.5mm间隔的各芯片的中心处形成直径为100微米的n-型电极。在这种情况下，所述开口率约为每个元件的97％。厚度、热处理以及接触电阻都与发明样品A-E的相同。
(iii)在比较例样品H中，将芯片尺寸设定为边长是8mm的正方形，与发明样品E一样。GaN衬底的电阻与比较例样品G的相同，并且电流的传送直径应为0.7mm。因此，为了使电流均匀地流过所述边长是的8mm的正方形(恰在n-型电极下的电流密度的1/3或更大)，要求所述n-型电极的直径为7.51mm。因而，在所述第二主表面(光发射表面)上，利用光刻、蒸镀和剥离等方法，按8.1mm的间隔形成直径为7.51mm的n-电极，并将划线的宽度设定为0.1mm。在这种情况下，所述开口率约为每个元件的31％。
(2)将被要求没有荧光材料的发明样品F和比较例样品G、H而言安装在积分球内，然后将预定的电流加给它们。比较被聚焦和从检测器输出的输出光的值。结果示于图22和图23中。
在加给20mA的电流时，发明样品F和比较例样品G、H分别产生8mW、7.8mW和2.5mW的输出，这与未形成电极区域的面积比相一致。发明样品F产生最大的光输出。比较例样品G产生的光输出并不像发明样品F的那样大，但仍是比较大的。于是，当给它们加以500倍或10A的电流时，发明样品F和比较例样品H分别产生4W和1.3W的输出，这是与未形成电极区域的面积比相一致的。
比较例样品G的输出按加给的电流成比例地增大，在加给0.26A电流，从而在发光部分内的电流密度为110A/cm2下，所述输出增大至0.1W。然而，从那时起，随着因产生热量所引起的温度增高，这个输出达到饱和状态，并且，比较例样品G因加给10A的电流而遭到破坏。
图24和25表示对上述三种测试样品的照明辉度测量结果。图24表示对于需要有荧光材料的发白光的LED所加给的电流与所产生的照明辉度之间的关系。图25同样地表示电流与照明辉度之间的关系。在发明样品F和比较例样品H中，使用同样的荧光材料，但照明辉度却随着不设置电极区域的面积比改变。于是，当加给10A的电流时，发明样品F和比较例样品H的照明辉度分别为720lm(流明)/芯片和234lm/芯片。在加给0.26A的电流时，比较例样品G具有18lm/芯片的热限，并因加给10A的电流而增大破坏。按照图24和图25，只有发明样品F在大电流情况下产生高的照明辉度。
此外，在本实施例中，所加给的电流最大为10A，因为如果电流大过这个值，则n-电极处的焦耳热密度将会变得过大，进而将产生过多的热量。
通过增大n-电极的尺寸或者通过明显地减小接触电阻，对于直到70A的最大电流，仍可达到同样的效果，这种情况对应于110A/cm2的电流密度。
(发明样品F-2和F-3)
实行有如发明样品F同样的操作过程。在发明样品F-2中，形成具有被设定为1mm直径D(面积0.785mm2)的n-电极，并将它定位于GaN衬底的中心。在发明样品F-3中，使n-电极形成边长为450微米的正方形，并定位于GaN衬底的四角(见图26和图27)。如图26和图27所示，被定位于四角的n-电极每个都通过导线连接而与引线框架电连接。连接导线采用断面直径为300微米的Au线。两种情况下的开口率都大致为100％。另外，像发明样品C1那样，使用反射杯37，这是一种杯形的反射体。
像发明样品F那样，将不具有荧光材料的发光器件安装在积分球内，并加给电流，以产生光。测量从聚焦光线的检测器输出的光的值，而且20mA的电流引出8mW的输出；这个值的500倍的电流，即10A，引出4W的输出；而70A的电流，则引出28W的输出。
当对于白色发光的LED使用荧光材料时，可以得到5040lm/芯片的照明辉度。
当然，通过设置多个小的并且是较低电流的发光器件，也能得到同样的输出。不过，这是不实际的，原因在于：因为元件的定位精度以及防止电气短路，将会使整个尺寸变得过大；对每个分立的元件提供连续性会导致过高成本等缘故，不得不使各个元件互相分开固定的间隔。采用本发明就能够避免这些问题，而且，严格地采用与现有技术同样数量的处理过程，就能在大致相同的成本下得到高的光输出，并且尺寸减至最小。
当然，即使发射的波长或层状结构改变，或者即使用AlxGa1-x衬底代替GaN衬底(x大于0而不大于1)，只要衬底的特性是等效的，也能给出同样的优点。
如图26和27所示，为使在GaN衬底各角处的n-电极与引线框架相连，使用半径为150微米的4条Au线，防止各电极和引线妨碍光的引出。这进一步改善了光的输出。
(第四实施例)
关于本发明的第四实施例，将要述及GaN衬底的厚度对光输出的影响。对三个发明样品I、J、K测量GaN衬底的光吸收，所述三个样品都具有与图3所示LED同样的结构。以下描述制作这些样品的方法。
(发明样品I)
(i1)采用偏离c-平面0.5°的n-型GaN偏置衬底(off-substrate)。使GaN衬底的电阻率为0.01Ω·cm，位错密度是1E7/cm2。GaN衬底的厚度为100微米。
(i2)实行MOCVD，以在GaN衬底的第一主表面上依序形成以下各层：(GaN缓冲层/Si掺杂n-型GaN层/作为外覆层的Si掺杂n-型Al0.2Ga0.8N层/叠置三个由GaN层和In0.05Ga0.95N层构成的两层结构形成的MQW层/作为外覆层的Mg-掺杂p-型Al0.2Ga0.8N层/Mg-掺杂p-型GaN层)。
(i3)光发射波长为380nm，通过将4.2K低温下的PL(光致发光)强度与298K室温下的PL强度相比，以简化方式计算的固有量子效率是50％。
(i4)-(i5)执行与发明样品A完全相同的对应步骤。
(i6)首先进行模拟，以计算电流较为均匀地从点状n-电极流到MQW层的范围。结果表明，由于恰在n-电极下的电流密度最大，所以，随着离开n-电极距离的增大，电流密度减小。另外，由于电流密度至少为恰在n-电极下的电流密度值1/3的范围在恰为n-电极下的点周围3mm直径的区域，所以，将发光器件设定为边长是1.6mm的正方形，将覆盖整个这个区域。采用光刻、蒸镀和剥离，在GaN衬底的N表面上，按1.7mm的间隔形成直径为100微米的n-电极。在这种情况下，GaN衬底的Ga表面部分上面不形成n-型电极，也就是说，对每个元件而言，开口率约为100％。厚度、热处理以及接触电阻都与发明样品A的相同。
(i7)执行与发明样品A完全相同的对应步骤。
(i8)然后，进行划线，形成预定的形状，所得芯片用作发光器件。所述发光器件是边长为1.6mm的正方形。
(i9)-(i11)执行与发明样品A完全相同的对应步骤。
(发明样品J)
(j1)采用偏离c-平面0.5°的AlxGa1-xN偏置衬底(off-substrate)。使衬底的电阻率为0.01Ω·cm，位错密度是1E7/cm2。n-型AlxGa1-xN衬底的厚度为100微米。采用3种类型它们的Al原子比率x＝0.2，0.5，1。
(j2)采用MOCVD，在AlxGa1-xN衬底的第一主表面上形成层状结构：(作为外覆层Si-掺杂n-型Al0.2Ga0.8N/叠置三个由GaN层和In0.05Ga0.95N层构成的两层结构形成的MQW层/作为外覆层的Mg-掺杂p-型Al0.2Ga0.8N层/Mg-掺杂p-型GaN层)。
(j3)-(j5)执行与发明样品I完全相同的对应步骤。
(j6)采用光刻、蒸镀和剥离，在AlxGa1-xN衬底的第二主表面上，按400微米的间隔形成直径为100微米的n-电极。使n-电极形成与AlxGa1-xN衬底的第二主表面接触，成为如下的从底部开始的层状结构：(20nm的Ti层/100nm的Al层/20nm的Ti层/200nm的Au层)。在氮气氛围下对它加热，得到不大于1E-4Ω·cm2的接触电阻。
(j7)-(j11)执行与发明样品I完全相同的对应步骤。
(比较例样品K)
(k1)采用偏离c-平面0.5°的n-型GaN偏置衬底(off-substrate)。使GaN衬底的电阻率为0.01Ω·cm，位错密度是1E7/cm2。GaN衬底的厚度为1mm(1000微米)。
(k2)-(k5)执行与发明样品I完全相同的对应步骤。
(k6)发光器件(芯片)的尺寸是边长为1.6mm的正方形，与发明样品G相同。采用光刻、蒸镀和剥离，在GaN衬底的第二主表面上，按1.7mm的间隔形成直径为100微米的n-电极。在这种情况下，GaN衬底的第二主表面(光出射面)不形成n-型电极部分的面积，也即开口率约为每个元件的100％。厚度、热处理以及接触电阻都与发明样品I的相同。
(k7)-(k11)执行与发明样品I完全相同的对应步骤。
(实验和结果)
首先，为比较例样品K和发明样品I、J准备具有不同衬底厚度的衬底1，测量波长为380nm入射光的透射率。图28和29示出透射率测量实验的简图。发明样品I、J的厚度为100微米，发明样品K较厚，其厚度为1mm(1000微米)。图30示出实验结果。
按照图30，发明样品I、J和比较例样品K的透射率分别为70％、90％和10％。发明样品J中的Al原子比率x＝0.2，0.5和1，而所有它们的透射率均为90％。
发明样品I、J和比较例样品K都通过放置荧光材料而形成白色LED，将它们安置于积分球内，再将预定的电流加给它们。使光线聚焦，并与检测器输出的光相比较。在加给20mA的电流时，发明样品I、J和比较例样品K分别得到4.2mW、5.4mW(对上述所有的三类)和0.6mW的输出。不同的结果来自衬底的透射率不同。不过，采用GaN衬底，对于波长短于400nm而言，光的透过率明显地比较低，以致在这种情况下有如本发明中那样，可由AlxGa1-xN衬底得到较大的光发射。
还有，通过把GaN衬底做得比较薄，也可以得到较大的光发射。由于衬底太薄，会造成电流从n-电极到MQW传送的范围过小，而衬底太厚，将降低发射效率，厚度最好是50微米-500微米。再有，有如发明样品中那样，采用厚度约为100微米的薄GaN衬底，可以降低GaN衬底的生产成本，使得能够制作低成本的发光器件。当然，通过减少衬底的厚度可以降低成本，而与发射光的波长无关。
(第五实施例)
关于本发明的第五实施例，将要述及对于在衬底上形成的n-型GaN厚度的产品产率。采用三个测试样品：发明样品L，它的结构与采用GaN衬底的发明样品A的结构相同，比较例样品M、N，它们的结构与采用蓝宝石衬底的比较例样品B的结构相同。
(发明样品L)
(11)执行与发明样品A完全相同的对应步骤。
(12)实行MOCVD，形成如下的层状结构(见图4)：(GaN衬底/GaN缓冲层/Si-掺杂n-型GaN层2/作为外覆层的Si-掺杂n-型Al0.2Ga0.8N层/叠置三个由GaN层和In0.1Ga0.9N层构成的两层结构形成的MQW层/作为外覆层的Mg-掺杂p-型Al0.2Ga0.8N层/Mg-掺杂p-型GaN层)。参照图4，Si-掺杂n-型GaN层2的厚度为100nm。
(13)-(113)执行与发明样品A完全相同的对应步骤。当为了元件的分离而形成蚀刻槽25时，有如图31所示那样，使蚀刻槽底25a形成凸凹状，而非完全平坦的。在发明样品L的情况下，即使中心部分达到GaN衬底或缓冲层，这些部分将不形成电极，所述底部的深度和平坦度方面的轻微变化对产品的产率等的影响很小。
(比较例样品M)
(m1)执行与发明样品B完全相同的对应步骤。
(m2)实行MOCVD，在蓝宝石衬底上形成如下的层状结构(见图8)：(蓝宝石衬底/GaN缓冲层/Si-掺杂n-型GaN层/作为外覆层的Si-掺杂n-型Al0.2Ga0.8N层/叠置三个由GaN层和In0.1Ga0.9N层构成的两层结构形成的MQW层/作为外覆层的Mg-掺杂p-型Al0.2Ga0.8N层/Mg-掺杂p-型GaN层)。参照图8，Si-掺杂n-型GaN层102的厚度为3微米。
(m3)-(m13)执行与发明样品B完全相同的对应步骤。当为了元件的分离而形成蚀刻槽25时，有如图32所示那样，使蚀刻槽底125a形成凸凹状，而非完全平坦的。然而，在比较例样品M的情况下，Si-掺杂n-型GaN层102较厚，厚度为3微米，以致中心部分不能达到蓝宝石衬底的缓冲层。于是，所述底部的深度或平坦度方面的轻微变化对产品的产率等的影响很小。
(比较例样品N)
(n1)执行与发明样品B完全相同的对应步骤。
(n2)实行MOCVD，在蓝宝石衬底上形成如下的层状结构(见图6)：(GaN缓冲层/Si-掺杂n-型GaN层/作为外覆层的Si-掺杂n-型Al0.2Ga0.8N层/叠置三个由GaN层和In0.1Ga0.9N层构成的两层结构形成的MQW层/作为外覆层的Mg-掺杂p-型Al0.2Ga0.8N层/Mg-掺杂p-型GaN层)。参照图4，Si-掺杂n-型GaN层102的厚度为100nm。
(n3)-(n4)执行与发明样品B完全相同的对应步骤。
(n5)在比较例样品N的情况下，在蓝宝石衬底上生长与蓝宝石光栅常数不同的GaN系多层膜。结果，若n-型GaN衬底太薄为100nm时，就不能得到较好的多层膜，光发射输出的结果非常低。
另外，在比较例样品N的情况下，由于蓝宝石为绝缘体，所以，必须使n-电极和p-电极形成于生长膜的同一侧上。于是，就必须采用光刻和RIE，利用Cl基气体，从Mg-掺杂p-型层一侧蚀刻到Si-掺杂n-型GaN层，露出n-型GaN层，以形成n-型电极。然而，有如图33所示那样，由于比较例样品N中的Si-掺杂n-型GaN层较薄为100nm(0.1微米)，所以，不能按均匀的方式在晶片中露出n-型GaN层。于是，有些情况下，被露出的表面可能是AlxGa1-xN层或GaN缓冲层。使用热磷酸等的湿法蚀刻引起注意，但结果相同，而与怎样蚀刻无关。
(实验结果)
在按有如第一实施例同样的方式测量光输出的情况下，当对发明样品L加给20mA的电流时，从发明样品L得到8mW的光输出。使用同样的电流，从比较例样品M得到7.2mW的输出。另外，当使n-型GaN层的厚度从3微米减小到100nm时，可由发明样品L的结构得到同样的输出。此外，由于可在导电的GaN衬底的N表面上沉积n-电极，所以，无需露出Si-掺杂n-型GaN层。
发光器件衬底上生长的膜厚与波长及元件的输出有关，但一般不会大于6微米。在这个发明样品中，可将Si-掺杂n-型GaN层大部分的厚度制成得较薄，从3微米直到降至100nm。于是，采用这个发明样品，可使生长膜的费用明显地降低。
有如关于比较样品N的测试样品(n5)处理步骤中所述者，在把n-型GaN层做得较薄时，在100nm(0.1微米)的情况下，n-型GaN层的露出率变得非常差，使结构不切实际。
即使利用将来的技术优势使均匀的露出成为可能，所述层将会太薄。但正如在第一实施例中的比较样品B中那样，平行于n-型GaN层流过该层的电流的电流密度将会太大，造成热量的增多，使得不可能得到实用的光输出(见图33)。当然，在所发射的光波长改变或者如果使用荧光材料形成白色光时，可以获得类似的优点。
(第六实施例)
在本发明的第六实施例中，将要描述GaN衬底的位错密度关于光输出的影响。测试样品是与发明样品A有同样结构的发明样品O，其位错密度为1E6/cm2，而比较样品P的位错密度为1E9/cm2。
(发明样品O)
(o1)采用偏离c-平面0.5°的n-型GaN偏置衬底。使GaN衬底的电阻率为0.01Ω·cm，位错密度是1E6/cm2。GaN衬底的厚度为400微米。
(o2)-(o11)执行与发明样品A完全相同的对应步骤。
(比较样品P)
(p1)采用偏离c-平面0.5°的n-型GaN偏置衬底。使GaN衬底的电阻率为0.01Ω·cm，位错密度是1E9/cm2。GaN衬底的厚度与发明样品0相同为400微米。
(p2)-(p11)执行与发明样品A完全相同的对应步骤。
(实验结果)
有如第一实施例那样测量光输出。对于发明样品O和比较例样品P而言，当加给20mA的电流时，从二者得到8mW的输出，而当加给100mA的电流时，从二者分别得到40mW和30mW的输出。于是，发明样品0给出较比较例样品P更高的光发射输出。
由于发明样品O和比较例样品P的电阻率、厚度等都相同，所以热的产生和热的散放也都相同。为了确定不会因发热光输出不同，加给占空系数为1％的100微秒脉冲电流1个微秒，并进行比较。这种实验的结果与上述结果相同，即在加给100mA的电流的情况下，分别得到40mW和30mW的输出。
因而，虽然这种情况的机理尚不完全清楚，但各种大电流密度下得到的光输出不同并非基于热的影响，而是与位错的密度有关。另外，发明人已通过实验确认，在改变光波长和层状结构，以及通过提供荧光物质而产生白色光的情况下，都可以得到同样的效果。
(第七实施例)
在本发明的第七实施例中，将要描述对表面及端部采用非镜面化对于光输出的影响。所用的实验样品为发明样品Q和R。发明样品Q是图34所示的LED，具有对表面及端部的所采用非镜面化。发明样品R是图35所示的LED，未采用非镜面化。
(发明样品Q)
(q1)-(q7)执行与发明样品F完全相同的对应步骤。
(插于q7和q8之间的步骤)对GaN衬底的N表面和元件端面采用非镜面化。为采用非镜面化的方法是实行湿法蚀刻或干法蚀刻，如RIE。除了这些蚀刻的非镜面化方法外，还应该可以采用包括机械研磨的方法。本实施例中所实行的湿法蚀刻使用KOH水溶液作为蚀刻剂。
使4mol/l的KOH水溶液保持于40℃的温度下，并充分搅拌。然后把晶片在搅拌器中浸渍30分钟，以对GaN衬底N表面和元件端面非镜面化。
(q8)-(q11)执行与发明样品F完全相同的对应步骤。
(比较例样品R)
与发明样品F完全一样。
(实验结果)
有如第一实施例中那样测量光输出。对于发明样品Q和比较例样品R，在加给10A电流的情况下，分别得到4.8W和4W的输出。当使用荧光物质以产生白色光并且加给10A电流时，发明样品Q给出1150lm的光输出，而比较例样品R给出960lm的光输出。换句话说，发明样品Q给出更大的光发射输出。当然，在发射光的波长改变时，效果是相同的。当衬底以及n-型GaN层的表面和端表面处于镜面状态时，如图35所示那样，易于在折射率高的GaN的表面处发射全反射，使得光难于从内部逸出到外面。如果像图35所示那样采用非镜面化，则可使光放出到外面的效率提高。
发明人通过实验确定，如果使用KOH水溶液在浓度为0.1-8mol/l范围，且温度在20-80℃范围实施非镜面化，则可以得到同样的效果。
(第八实施例)
在本发明的第八实施例中，将要述及p-电极的反射率关于光输出的影响。使用五个实验样品：发明样品S、T、U、V、W。
(发明样品S)
(s1)-(s6)执行与发明样品F完全相同的对应步骤。
(s7)用下述方法形成p-电极。从与p-型GaN层接触的底层开始，形成厚度为4nm的Ni层，并形成厚度为4nm的Au层。接下去，使衬底在惰性气体氛围中被加热。然后再在Au层上形成厚度为100nm的Ag层以这种方式形成的p-电极的接触电阻为5E-4Ω·cm2。
类似于这个p-电极，从与玻璃板接触的最底层开始，在玻璃板上如下形成层状结构：(4nm厚的Ni层/4nm厚的Au层)。以同样的方式加热这一结构，并测量透射率。结果，从Ni层一侧入射的450nm光的透射率为70％。另外，使厚度为100nm的Ag层附着于玻璃板上，并测量反射率。结果，对于450nm的入射光的反射率为88％。以Ni层为底层，在玻璃板上形成(4nm厚的Ni层/4nm厚的Au层/100nm厚的Ag层)的结构。实行同样的热处理，并测量反射率；对于450nm的入射光而言，所得的反射率为44％。这个反射率与450nm波长的入射光以70％的透射率透过(4nm厚的Ni层/4nm厚的Au层)后，按88％的反射率受到Ag层的反射，然后再按70％的透射率透过(4nm厚的Ni层/4nm厚的Au层)时所计算的反射率相同。
(s8)-(s11)执行与发明样品F完全相同的对应步骤。
(发明样品T)
(t1)-(t6)执行与发明样品F完全相同的对应步骤。
(t7)用下述方法形成p-电极。从底部开始，在p-型GaN层上形成厚度为4nm的Ni层和厚度为4nm的Au层。接下去，使衬底在惰性气体氛围中被加热。然后再在Au层上形成厚度为100nm的Al层和厚度为100nm的Au层。以这种方式形成的p-电极的接触电阻为5E-4Ω·cm2。
类似于这个电极，在玻璃板上如下形成层状结构：(4nm厚的Ni层/4nm厚的Au层)。以同样的方式加热这一结构，并测量透射率。结果，从Ni层一侧入射的450nm光的透射率为70％。另外，使厚度为100nm的Al层附着于玻璃板上，并测量反射率。结果，对于450nm的入射光的反射率为84％。下面的层状结构从底部开始，在玻璃板上形成(4nm厚的Ni层/4nm厚的Au层/100nm厚的Al层)。实行同样的热处理，并测量反射率；对于450nm的入射光而言，所得的反射率为42％。这个反射率与450nm波长的入射光以70％的透射率透过(4nm厚的Ni层/4nm厚的Au层)后，按42％的反射率受到Al层的反射，然后再按70％的透射率透过(4nm厚的Ni层/4nm厚的Au层)时所计算的反射率相同。
(t8)-(t11)执行与发明样品F完全相同的对应步骤。
(发明样品U)
(u1)-(u6)执行与发明样品F完全相同的对应步骤。
(u7)对于p-电极而言，将厚度为100nm的Rh附在p-型GaN层的整个表面上，它是关于p-型GaN层上欧姆电极，并具有较高的反射率。接触电阻为5R-4Ω·cm2。另外，当把这个电极的Rh附在玻璃板上并测量透射率时，发现对450nm的入射光为60％。
(u8)-(u10)执行与发明样品F完全相同的对应步骤。
(发明样品V)
(v1)-(v7)执行与发明样品S完全相同的对应步骤。
(插在v7和v8之间的步骤)执行与插在q7和q8之间的发明样品Q的步骤完全相同的步骤。
(v8)-(v11)执行与发明样品S完全相同的对应步骤。
(发明样品W)
发明样品W与发明样品F完全相同。
(实验结果)
有如第一实施例中那样测量光输出。在加给10A电流的情况下，发明样品S、T、U、V、W分别给出4.8W、4.8W、5.2W、5.8W和4W的输出。图36表示发明样品S、T的安装侧上的反射模式图。图37表示发明样品U的安装侧上的反射模式图。图38表示发明样品W的安装侧上的反射模式图。在发明样品S、T中，在p-电极12与导电粘合剂14之间设置高反射层，而在发明样品U中，p-电极12本身就是高反射物质的，以及在发明样品V中，实施非镜面化。另外，在发明样品W中，不考虑安装侧的反射。
当给发明样品S、T、U、V使用荧光物质以产生白色光LED并且加给10A电流时，发明样品S、T、U、V分别得到864lm、864lm、936lm和1044lm的输出。根据这些结果，通过以高反射材料形成p-电极，或者通过在p-电极与导电粘合剂之间插入高反射材料，以造成光的有效使用，可以提高光的输出。换句话说，通过在电极层处对电极自身使用Ag、Al或Rh反射膜，或者通过将这种反射膜插在p-电极与导电粘合剂之间，可以进一步提高光输出。通过对GaN衬底的N表面和端表面实行非镜面化更能进一步改善光输出，正像发明样品V那样。
由于在发射光的波长改变时，Ag层或Al层的反射率和Ni层的吸收率也改变，所以不能产生最后所限定的效果，不过显然在任何波长下都会有一些效果。另外，代替Rh，采用具有同等或以上之功函数以及具有同等或以上之反射率的元素，可以提供同等的或者更好的优点。
(第九实施例)
在本发明的第九实施例中，描述GaN衬底的的氧浓度与电阻率以及透射率之间的关系。根据这种关系，能够确立最佳GaN衬底厚度和对于p-朝下安装之发光元件中预定光发射面积的氧浓度，也就是在使GaN衬底起光出射面作用情况下的氧浓度。如上所述，由于光出射面为p-朝下安装的GaN衬底，所以，氧浓度就特别重要，它对于电阻率和光的透射率都有特别明显的影响。
图39表示氧浓度关于GaN衬底电阻率的影响。根据图39，由至少为1E17个/cm3的氧浓度能够实现0.5Ω·cm或者更小的电阻率。图40表示在GaN衬底是400微米情况下，氧浓度关于450nm波长光的透射率的影响。根据该图可以看出，当氧浓度超过2E19个/cm3时，波长为450nm的光的透射率急遽下降。根据图39和图40可以看出，增加氧浓度会降低GaN衬底的电阻率，并降低光的透射率，这有效地扩大了光的出射面。于是，对于p-朝下安装的发光元件所用的GaN衬底而言，选择氧浓度、GaN衬底厚度、发光平面尺寸等的方式是极为重要的。
图41表示测量头灯的光输出以及电流均匀流过的平面尺寸的结果。所述头灯是用具有不同厚度及氧浓度的发明样品A的GaN衬底制成的。关于头灯的光输出，对于较厚的衬底和较高的氧浓度而言，光输出趋于减小。另外，对于较厚的衬底和较高的氧浓度而言，最大的均匀流过电流的平面尺寸趋于增大。
作为一种举例，根据图41，如果均匀流过电流的平面尺寸是一个边长为4mm(边长为5mm)的正方形，并且对发明样品A的尺寸加给20mA的电流将得到至少8mW的光输出，并且，对于厚度为200微米的GaN衬底的至少为6E18个/cm3的氧浓度(对于边长为5mm的正方形则至少为8E18个/cm3)将提供均匀的光输出，而对于发明样品A以20mA的电流至少提供8mW的光输出。换句话说，在对于边长为300微米之正方形的发明样品A尺寸，对于20mA电流调整电流密度的情况下，这对应于对边长为4mm(边长为5mm)的正方形加给3.6A(5.6A)，并可得到均匀的光输出，而在加给3.6A(5.6A)电流的情况下，提供至少1.4W(2.3W)的光输出，与所加给的电流成比例。
另外，对于厚度为400微米之GaN衬底而言，为了得到与厚度为200微米之GaN衬底相同的目标性能，可以对边长为4mm的正方形采用3E18个/cm3的氧浓度(对边长为5mm的正方形采用4E18个/cm3的氧浓度)。然而，在厚度为400微米的情况下，不可能由样品A的尺寸在20mA的电流下得到8mW以上的光输出，除非氧浓度不大于2E19个/cm3。
另外，与厚度为600微米的GaN衬底中边长4mm的正方形内均匀流过电流的2.5E18个/cm3的氧浓度相比，在20mA下，由发明样品A的尺寸至少提供8mW光输出时的氧浓度极限值只是略高于2.5E18个/cm3。因此，满足上述两种条件的氧浓度范围是较窄的范围。由于均匀流过边长3mm正方形的电流的氧浓度至少为2E18个/cm3，所以，略宽于边长为4mm正方形的情况。
再有，根据图41，当GaN衬底的厚度为200微米-400微米时，为由发明样品A的尺寸在20mA下得到8mW以上的光输出，均匀流过边长10mm的正方形的电流的氧浓度范围是足够宽的。在厚度为200微米情况下，可以看到，氧浓度的下限可能小于2E19个/cm3。另外，对于厚度为400微米情况而言，氧浓度至少为8E18个/cm3。
以下描述几个具体的例子。这些例子中采用如下的样品。
(发明样品S1)：
采用厚度为400微米的已被n-型化的GaN衬底，具有1E19个/cm3的氧浓度。利用SIMS(二次离子质谱仪)获得所述氧浓度。GaN衬底的电阻率为0.007Ω·cm，450nm波长的光的透射率为72％。当使用这种GaN衬底装配发光元件时，除上述几方面外，各种条件都与发明样品A的相同。具体地说，GaN衬底的平面尺寸使光出射面为边长0.3mm的正方形(见第一实施例的(a1))，并且(a2)实行MOCVD，以在作为GaN衬底之第一主表面的Ga表面上形成如下的层状结构：(Si-掺杂n-型GaN层/作为外覆层的Si-掺杂n-型Al0.2Ga0.8N层/叠置三个由GaN层和In0.15Ga0.85N层构成的两层结构形成的MQW层/作为外覆层的Mg-掺杂p-型Al0.2Ga0.8N层/Mg-掺杂p-型GaN层)。
(比较例样品T1)：
采用厚度为400微米的已被n-型化的GaN衬底，具有5E19个/cm3的氧浓度。GaN衬底的电阻率为0.002Ω·cm，450nm波长的光的透射率为35％。除去这些发明外，本例与发明样品S1相同。
(比较例样品T2)：
采用厚度为400微米的已被n-型化的GaN衬底，具有2E16个/cm3的氧浓度。GaN衬底的电阻率为1.0Ω.cm，450nm波长的光的透射率为90％。除去这些发明外，本例与发明样品S1相同。
(实验和结果)
将各样品装配成p-朝下安装的发光元件。当加给20mA的电流时，发明样品S1给出8mW的光输出。相反，比较例样品T1只能给出4mW的光输出，而比较例样品T2只能给出5mW的光输出。可将比较例样品T1的4mW光输出解释为与它的GaN衬底透射率相对应的输出。在比较例样品T2中，观察从作为光出射面的GaN衬底第二主表面光发射的情况，看到该表面内光强度的变化。具体地说，在n-电极周围，光的强度极强，而随着离开n-电极距离的增大，光的强度急遽变弱。这是因为GaN衬底的高电阻率阻碍了电流经由n-电极充分延伸流过整个发光元件表面。这导致只能在电流集中的p-电极周围发生光的发射。结果，对于比较例样品T2的发光元件的整体光输出比发明样品S1的差。
(第十实施例)
在本发明的第十实施例中将要述及，在p-朝下安装的发光元件中，通过限制GaN衬底内的位错束密度增大光输出。在形成GaN衬底时，为了提高大部分领域的结晶性，不可避免地会使位错集中，并不连续地分布成为多个位错束，这就提高了各束之间的空间内GaN衬底的大部分领域的结晶性。已经发现，由于在p-朝下安装的发光元件中是将GaN衬底设置于发光侧，所以，位错束密度超过预定值(4E2/cm2的位错束密度)，就会对发光器件的产品率有意想不到的引人注目影响。
如图42所示，由p-型GaN层6的外延膜如p-型GaN层继承GaN衬底内的位错束密度，并表现成为该外延层中的芯61。于是，位错束密度约略地与芯的密度相同。根据外延膜生长的条件，可使芯61形成有如图43所示的呈孔状的凹口。这些孔状凹口的密度对于使用GaN衬底作为光的出射面的p-下安装发光器件的产品率有引人注目的影响。
所使用的样品如下。
(发明样品S2)：
GaN衬底中的平均位错束分布为每500微米×500微米1个。这对应于4E2/cm2的位错束密度。其它条件都与发明样品S1相同。
(比较例样品T3)：
作为比较例，采用其中的位错束分布为每10微米×10微米1个的GaN衬底。这对应于1E6/cm2的位错束密度。其它条件都与发明样品S2相同。
(实验和结果)：
用上述GaN衬底，在实际的产品基上制成多个发光器件。对于每个样品，研究在加给20mA电流时能够得到至少8mW光输出的产品率。结果发现，对于发明样品S2的产品率为95％，而对于比较例样品T3的产品率为50％。具体地说，可以看出，位错束密度不大于4E2/cm2时，产品的产品率是实用的，但如果所述密度超过这个，则继续的商业生产就不再实际。
分解那种不能给出8mW光输出的器件中的发光元件，以重新取出芯片并予研究。使用适宜的酸溶液去掉各个电极。在从p-型半导体层一侧观察各芯片时，可以看到多种情况，在GaN衬底的位错束的地方没有发现外延生长层。在分布有位错束的地方，观察到直径1微米的孔状凹口。在光输出在8mW以上的情况下，不能观察到这些孔状凹口。
在上述各样品中，当在与第一实施例中发明样品A的步骤(a7)相应的步骤加给20mA电流时，包含这些孔状凹口的各发光元件都有小于1V的驱动电压。这被理解为各孔状凹口都被电极所占满，而且各层关于p-电极侧和n-电极侧都被短路的原因。于是，电流流过整个发光层，引起由于不适宜的电流所致的光输出。
(第十一实施例)
在本发明的第十一实施例中，在GaN衬底与n-型AlGaN外覆层3之间引入n-型AlGaN缓冲层和n-型GaN缓冲层。各衬底通常都会有翘曲，但翘曲会随着GaN衬底而特别明显。结果，有如图44所示那样，GaN衬底的偏离角会沿着衬底的表面而明显改变。图44表示在20mm×20mm的GaN衬底中相对c-平面偏离角分布的举例。当在这个GaN衬底上形成外延膜并使各发光元件分开且测量光输出时，对于由在具有接近0.05°之低偏离角的角部的区域R1和具有接近1.5°之高偏离角的区域R2形成的发光器件，在20mA电流下，不能得到8mW以上的光输出。这起因于GaN衬底上形成的外延膜中结晶性差的缘故。
于是，将会注意有如图45所示者，通过在GaN衬底1与AlGaN外覆层3之间形成n-型AlGaN缓冲层31和n-型GaN缓冲层2，以缓和晶格常数的不同，它们的晶格常数介于在两层的晶格常数之间的中间。具体地说，n-型AlGaN缓冲层31布置在所需的位置是本例的特点。
所用样品如下。
(发明样品S3)：
如图44所示，所用的GaN衬底在20mm×20mm的表面上具有从0.05°范围至1.5°范围连续变化的偏离角。GaN衬底的电阻率为0.01Ω·cm、位错密度1E7/cm2，以及厚度为400微米。采用具有这种偏离角分布的GaN衬底，根据第一实施例的发明样品A的制作步骤(a1)-(a11)，利用20mm×20mm衬底上的不同位置制作发光器件。参照图45，将厚度为50nm的Al0.15Ga0.85N层插入在GaN衬底1和n-型GaN缓冲层2之间。
(比较例样品T4)：
在所用的GaN衬底中，在20mm×20mm的表面上偏离角相对于c-平面从0.05°范围至1.5°范围连续变化。GaN衬底的电阻率为0.01Ω·cm、位错密度1E7/cm2，以及厚度为400微米。按照第一实施例发明样品A的制作步骤(a1)-(a11)，由衬底的不同位置制作多个发光器件。在比较例样品T4中，使n-型GaN层形成与GaN衬底1接触，并且不在GaN衬底1和n-型GaN缓冲层之间形成Al0.15Ga0.85N缓冲层。
(实验和结果)
采用发明样品S3，当把20mA电流加给由包含上述R1、R2区域的20mm×20mm的GaN衬底的0.05°-1.5°区域形成的发光元件时，得到8mW以上的光输出(见图46)。然而，采用比较例样品T4，只能对由具有0.1°-1.0°偏离角区域形成的发光元件得到至少8mW的光输出。对于接近0.05°-1.5°的偏离角，光输出达不到8mW。
在发明样品S3中，即使在GaN衬底中偏离角明显变化时，有如上述那样的Al0.15Ga0.85N缓冲层布局，也使它能够形成具有优良结晶性的外延层。
(实施例11-2)
有如第十一实施例那样，在本发明的实施例11-2中，在GaN衬底和n-型AlGaN层3之间安置n-型AlGaN缓冲层和n-型GaN缓冲层，从而在有如第十实施例中那样形成外延层时，防止在GaN衬底的位错束的地方形成图43所示的孔状凹口。
(发明样品S2-2)：
有如比较例样品T3那样，采用直径为2时并具有每10微米×10微米1个位错束的GaN衬底。这对应于1E6/cm2的位错束密度。如图45所示，在GaN衬底1和n-型缓冲层2之间插入厚度为50nm的Al0.15Ga0.85N缓冲层。其它条件与发明样品S2的相同。
(实验和结果)
形成外延层之后，以微分干涉显微镜和SEM(扫描电子显微镜)研究外延层一侧上的晶体表面。结果发现，一个也没有如同图43中所示的孔状凹口。由直径为2时的除离衬底外周边缘以接近5mm之外的整个GaN衬底制成发光元件。按50个选1个的比率选择发光元件，并测量那些在加给20mA电流时能够提供至少8mW光输出元件的产率。结果产率是100％。这个产率似乎表明，在生产更多的产品时，会因除孔状凹口以外的生产因素而使产率小于100％，不过接近100％。然而，在这个集中关于孔状凹口的产率测试中，能够得到100％的优异产率。
(第十二实施例)
在本发明的第十二实施例中，将具有高导电性的p-型AlGaN层配置于下述结构的外面，所述结构为(多量子阱4/p-型AlGaN外覆层5/p-型GaN层6)。对于p-电极而言，在其自身的整个表面上形成具有高电阻率的Ag层。于是，不再使用其它各种功函数等的金属电极。由于这种结构关于下底部给出较高的电阻率，所以，就使得由其它金属电极引起的光吸收得以被减少，从而提高了光的发射效率。
所用样品如下。
(发明样品S4(见图47))：
有如在发明样品A中那样，在作为GaN衬底第一主表面的Ga表面上形成如下的层状结构：(MQW4/作为外覆层的Mg掺杂p-型Al0.2Ga0.8N层5/Mg掺杂p-型GaN层6/厚度为5nm的Mg掺杂p-型InGaN层32)。在这种层状结构中，Mg掺杂p-型InGaN层32与Mg掺杂p-型GaN层6接触，且厚度为5nm是独有的特点。此外，虽然在第一实施例发明样品A中的处理步骤(a7)形成Ni/Au电极层，但这里不再实行该处理步骤(a7)，而代之以形成厚度为100nm的Ag电极层33。
(比较例样品T5)：
在第一实施例发明样品A的结构中的所述Ni/Au电极层附近，增加配置一个厚度为100nm的Ag电极层。
(实验和结果)：
在发明样品S4中，由于p-型InGaN层32邻近p-型GaN层6，所以，受主载流子的水平较低。于是，载流子浓度较高，而且，即使靠近p-型InGaN层32形成功函数不特别高的Ag反射膜33，作为p-电极，所述Ag反射膜33与p-型InGaN层32之间的接触电阻也不会变得特别高。发明样品S4的发光元件的驱动电压，与比较例样品T5的发光元件的驱动电压相比，小0.05V，但这一差别可以忽略不计。
在发明样品S4中，在加给20mA电流时，得到11.5mW的光输出，而对于比较例样品T5来说，光输出为9.6mW。对于发明样品A而言，光输出为已为8mW。
在发明样品S4中得到如此高的光输出的原因在于，由于没有Ni/Au电极层，所以，从发光层走向p-半导体层的光不会被Ni/Au电极层吸收，而代之以被Ag层反射，反射率达88％。但在比较例样品T5中，p-电极层处的反射率低到＝Ni/Au吸收70％×Ag的反射率×再吸收70％＝44％。于是，在发明样品S4中，能够被引出到外面的光输出比比较例样品T5的大1.2倍。
本实施例中用Ag膜为p-电极，不过可以使用任何材料，只要它的反射率高，并且与p-型InGaN层32的接触电阻不那么高即可。比如，可以采用Al或Rh。
(第十三实施例)
在本发明的第十三实施例中，利用多个分开布置的Ni/Au层形成的p-电极使光输出得到提高，所述Ni/Au层与p-型InGaN层的接触电阻低，并由Ag膜覆盖，以填充各间隙。图48是集中着眼于p-电极的截面图。在外延层的下底面上，在预定的芯片处以分立的方式形成各Ni/Au电极层12a。形成Ag层33，以填充各层之间的间隙，并覆盖所述外延层的下底面和各Ni/Au电极层12a。图49是表示以p-电极上方透视的p-电极平面图。
各分立的Ni/Au电极层12a的通常间距为3微米。3微米间距是以下述事实为依据的，在标准的p-型GaN层或p-型AlGaN外覆层中，这些层的电阻率导致电流流过直径约为6微米的区域。换句话说，以3微米的间距，电流可以从一个分立电极到达相邻的分立电极。为使电流能够流过整个电极层，所述间距最好为3微米或者更小，不过，这个间距太小，可能会导致各分立布置的Ni/Au电极层减少有效的光取出量。
例如，如果采用图48和图49所示p-电极结构，各分立的Ni/Au电极的面积比为20％，光的反射率(计算值)＝88％的反射率×80％的面积比+40％的反射率×20％的面积比＝78％(计算值)。实际是根据这一计算值来制造具有上述结构的p-电极的，并测量光的输出。所述样品情况如下。
(发明样品S5)：
各制作步骤与第一实施例的发明样品A的相同，但在制作P-电极的步骤(a7)，形成厚度为4nm的Ni层，与p-型GaN层接触，并在整个表面的顶部全面形成厚度为4nm的Au层。接下去，利用树脂掩膜实行制图，形成分立分布的Ni/Au电极(见图48和图49)。继而，在惰性气体氛围下加热这一结构，使接触电阻成为5E-4Ω·cm2。然后在整个表面上形成Ag层，以填充各Ni/Au电极层之间的间隙，并覆盖各Ni/Au电极，同时形成反射电极。分立配置在p-型GaN层上的各Ni/Au层的面积比为20％，而Ag的面积比为80％。另外，按3微米的间隔布置各Ni/Au电极层12(见图50)。
(比较例样品T6)：
采用与第一实施例的发明样品A中同样的制作步骤，在GaN衬底上形成层状结构。对于p-电极而言，按照制作步骤(a7)，在整个表面的上方，按与p-型GaN层接触的方式形成Ni/Au层，并予加热。接下去，与发明样品A不同，在整个表面的上方，按与Ni/Au层接触的方式形成Ag层(见图51)。
为了比较，图52表示代表发明样品A的覆发光元件在光向下方走时的反射行为。
(实验及结果)：
有如上述那样将20mA的电流加给各发光元件，并测量光输出。采用发明样品S5可以得到11.5mW的光输出，但对于比较样品T6而言，光输出为9.6mW。另外，在本发明样品中，从光发射层走到安装侧(下侧)的光受到p-电极反射以从出射面出射的光的比率为86％(见图50)。相反，对于比较样品T6而言，这一比率为67％(见图51)。而在发明样品A中，这一比率为40％(见图52)。
在发明样品S5中，向着所述下侧的光的80％，由占P-电极80％的Ag按88％的反射率受到反射，而20％的光由占P-电极20％的Ni/Au层按高于40％的反射率(反射率并非单纯地是40％)反射。结果，上述比率对于发明样品S5是86％。在比较样品T6中，光进一步受到位于Ni/Au层下侧的Ag层反射，这个反射使得所述比率大于发明样品A的所述比率。
当然，按照最为广泛的意义而言，比较例样品T6属于一种发明样品。这里将它称为比较例样品便于对该例的描述。
可用Pt电极层或Pd电极层代替上述Ni/Au电极层。另外，可用Pt层或Rh层代替上述反射电极Ag。
同样地，按照面积比可以得到高于比较例样品T6之光输出的光输出，比如在Ni/Au电极的面积比为10％情况下，对于20mA而言，光输出为11.8mW，而在Ni/Au电极的面积比为40％情况下，对于20mA而言，光输出为10.6mW。但如果Ni/Au电极的面积比为2％，即小于10％，仅能得到9.6mW的光输出，这与比较例样品T6的光输出相同，而且，本发明人通过多种实验已经确认，在Ni/Au电极周围存在极为不均衡的光发射。
(第十四实施例)
按照本发明的第十四实施例，去掉从GaN衬底扩展到外延层的多个平行的板状反转结晶区域，而在所述板状反转结晶区域的各间隙处设置多个p-电极。与GaN衬底厚度方向平行分布的多个条纹出现在GaN衬底的主表面上，并且各反转结晶区域扩展到各外延层2、3、4、5、6。所述各板状反转结晶区域在主表面上排列成栅格状，即如图53和图54所示那样。在制备氮化物半导体衬底时，位错束(即芯)受到控制的区域相对于周围区域具有反转结晶配置。于是，各板状反转结晶区域和位错束的结晶配置，与其结晶配置相对于周围区域反转的区域的结晶配置相同。二者的区别在于，在位错束方面，位错是按条纹形状或者具有一定宽度的线状聚集的，以致反转结晶区域呈条纹状；而在板状反转结晶区域方面，它们都是板状的。换句话说，在板状反转结晶区域方面，在具有一定厚度的各板状反转结晶区域中，位错是按高密度分布的。
本实施例中，外延层中的反转结晶区域被完全除去，而GaN衬底的反转结晶区域被除去到预定的深度，各外延层隔开，并为每个被隔开的外延层提供p-电极(见图55)。可由多个栅格状反转结晶区域形成所述板状反转结晶区域，其中，板状反转结晶区域交叉，有如图53所示那样。作为选择，也可以在主表面上沿单一的方向平行排列分布，这在后面有述。
(发明样品S6)：
在图53和图54所示的GaN衬底中，外延层侧上的第一主表面述具有(0001)定位面，即c-平面的表面。与该第一主表面面对称的反转结晶区域为(000-1)平面，即c-平面，并沿c轴反转生长。在c-平面处，表面为排列有Ga原子的Ga表面，而在反转结晶区域处，表面为排列有N原子的N表面。在发明样品S6中，所采用的GaN衬底中，使反转结晶区域排列成每隔100微米宽度为30微米的栅格图样。这种反转结晶区域扩展到GaN衬底上所形成的各外延层。
在这种GaN衬底中，采用与发明样品A中同样的方法形成层状结构(见发明样品A的步骤(a1)-(a6))。代替形成p-电极的步骤(a7)，实行如下的操作。把掩膜图样应用于p-型GaN层上，只覆盖有如图54中那样扩展的各反转结晶区域。在仅于掩膜之间的c-平面区域上形成p-电极层之后，除去掩膜图样。
接着，用掩膜覆盖该GaN衬底的第二主表面(背面)的整个表面，并将这个GaN衬底保持在8N(常规)的80℃的KOH中，以便通过蚀刻，经外延层(比如p-型GaN层)，进到GaN衬底，而去掉第一主表面侧上的反转结晶区域，同时形成多个沟槽52。可以很容易地由KOH使板状反转结晶区域受到蚀刻，因为它们是具有高位错密度的位错集中区域。蚀刻进入GaN衬底的深度是从外延层与GaN衬底之间分界面到GaN衬底一侧150微米的位置。之后去掉掩膜，并堆积绝缘膜，以填埋各沟槽52(见图55)。
(实验和结果)：
使用发明样品S6制备发光元件，当加给20mA的电流时，所述元件提供9.6mW的光输出。这是发明样品A的8mW光输出1.2倍。
如上所述，将发明样品S6中的板状反转结晶区域布置成栅格状，但也并非必须将所述板状反转结晶区域布置形成栅格状。如图56(平面图)和图57(截面图)所示，可由只沿一个固定的方向排列的平行的板状反转结晶区域形成GaN衬底的主表面，另外，可以在氮化物半导体衬底上按规则布置的方式，形成点状(实际为平面状或者小圆形)反转结晶区域，并如发明样品S6那样，根据蚀刻孔的尺寸及深度，将得到高于发明样品A的光输出。
(第十五实施例)
如图58所示，在本发明的第十五实施例中，在半导体芯片上方面对GaN衬底1设置荧光片46，并由树脂15密封。改进之处在于面对GaN衬底1的荧光片的定位，用作p-朝下安装结构的放射面。所用的样品是图58所示的发明样品S7、S8和比较例样品T7。
(发明样品S7)：
实质上是按照第三实施例的发明样品F的制作步骤制造发明样品S7。如图58所示，将荧光片46设置于p-朝下安装的芯片上方，使它面对GaN衬底1的背面，并用环氧树脂15密封这一结构，形成白色发光器件。
以如下的方式制作荧光片46。实行Halogen输送法，以制备块状ZnSSe结晶，I(碘)在其中扩散。在Zn、Cu氛围中加热块状ZnSSe结晶，从而使Cu扩散到ZnSSe中。接着，使用粗研磨盘将这个块状ZnSSe结晶研磨成0.5mm的厚度，这之后切割它，使与引线框架相适应。按这种方式制备的荧光片的表面和背面的粗糙度Rmax＝1微米。
(发明样品S8)：
在发明样品S8中，在面对GaN衬底的荧光片46的表面46a上形成凹口和凸起(见图59)。所述凹凸的高度被设定为2微米，而将所述凹口和凸起的间距设定为5微米。其它的结构都与发明样品S7的相同。
(比较例样品T7)：
如图60所示，将荧光片46设置于p-朝上安装的芯片上方，使它面对芯片，并用环氧基树脂15密封这一结构，形成白色发光器件。
(实验和结果)
当有如上述那样把10A的电流加给由GaN衬底形成的发光器件时，所得光发射的亮度如下。对于发明样品S7而言，得到800lm的高亮度，以及对于发明样品S8得到880lm的高亮度。比较例样品T7则得到540lm的亮度。这些结果表明，与把荧光片置于p-朝上安装的衬底上方相比，通过面对p-朝下安装的GaN衬底设置荧光片，能够得到更高的亮度，而且，还使面对GaN衬底的荧光片的表面粗面化，进一步提高亮度。
(第十六实施例)
在本发明的第十六实施例中，如下制备：发明样品S9、S10、S11，实质上它们是与本发明的发明样品V相同结构的LED；比较例样品T9，它是配备有实质上相同于已经述及的比较例样品D结构的LED；以及比较例样品T10，它是配备有实质上相同于比较例样品B结构的LED。用这些LED制造车用头灯。下面将进一步描述这一点。
首先，发明样品S9、S10、S11的结构如下。
(发明样品S9)：
使发明样品S9的LED配备有实质上相同于图3所示发明样品A的结构。在发明样品S9中，GaN衬底1(见图3)通过氧掺杂而被n-型化。GaN衬底1的氧浓度为6E18/cm3。另外，将GaN衬底1的厚度设定为400微米。采用以发明样品V相同步骤(v1)-(v11)制备用作发光器件的LED。发明样品S9的芯片尺寸是边长为2.5mm的正方形(芯片LED的光出射表面是边长为2.5mm的正方形(即正方形的边长为2.5mm))，并且发光层的形状是边长为2.5mm的正方形(即图3中的L1＝2.6mm)。于是，MQW发光部分的面积是6.25mm2。另外，n-电极11(见图11)的直径被设定为D＝0.83mm。这一设定使得发明样品S9中MQW发光部分的尺寸与n-电极11尺寸之比将会与发明样品A中的MQW发光部分的尺寸与n-电极11的尺寸之比一致。然后，将电流加给发明样品S9的LED，并研究光输出与所加电流之间的关系。实质上按与其它各实施例中同样的方式进行测量。将发明样品S9的LED安置在积分球内，加给预定的电流，使光集中，并测量来自检测器的光输出值。结果，确定光输出与加给的电流之间的正比关系，直到对应于电流密度为110(A/cm2)的6.88A(这时的光输出为4W)。对于加给6.88A或更大的电流而言，使LED的光输出饱和，从而可以认为所加给的电流＝6.88A是热的极限。使用提供每瓦(W)250lm的450nm光输出的荧光材料，制备发白光的LED(白色LED)。荧光材料的定位与对于使用图18所示LED的情况相同。使用这种白色LED，制备图2所示的头灯。不过，这种头灯中安装单独一个LED。
(发明样品S10)：
有如发明样品S9中那样，使用实质上与发明样品V同样的步骤，形成与发明样品V同样的结构(即实质上与发明样品S9同样的结构)。不过，在发明样品S10中，GaN衬底1中的氧浓度、芯片尺寸、MQW发光部分的面积，以及n-电极11的尺寸都与发明样品S9的情况不同。具体地说，在发明样品S10中，GaN衬底1中的氧浓度为4E18个/cm3，芯片尺寸为边长是1.4mm的正方形，MQW发光部分的面积是1.96mm2，以及n-电极11的直径为047mm。另外，在发明样品S10中，使用具有内部量子效率为50％的外延多层膜。然后，对发明样品S10的LED加给电流，并研究光输出与所加电流之间的关系。按与发明样品S9同样的方式进行测量。结果发现，直到对应于电流密度为110(A/cm2)的2.16A(对于这个值的光输出为1.25W)，光输出与所加给电流之间存在正比关系。由于当加给的电流为2.16A或更大时，从LED所能够得到的光输出饱和，所以可以认为所加给的电流＝2.16A是热的极限。于是，使用提供每瓦(W)250lm的450nm光输出的荧光材料制备发射白光的LED(白色LED)。荧光材料的定位与对于使用图18所示LED的情况相同。使用这种白色LED，制备图2所示的头灯。不过，有如发明样品S9那样，这种头灯中也是安装单独一个LED。
(发明样品S11)：
有如发明样品S10中那样，实行实质上与发明样品V同样的步骤，形成与发明样品V同样的结构。不过，虽然发明样品S10中使用具有内部量子效率为50％的外延多层膜，发明样品S11中使用具有内部量子效率为78％的外延多层膜。另外，芯片尺寸为边长是2.0mm的正方形。对发明样品S11的LED加给电流，研究发光效率与所加电流之间的关系。按与发明样品S9中同样的方式进行测量。结果，确定直到对应于电流密度为110(A/cm2)的4.4A(产生4W的光输出)，光输出(发光强度)与所加给电流(注入的电流)之间存在正比关系。一旦所加给的电流是4.4A或者更大的电流，从LED能够得到的光输出饱和，所以可以认为所加给的电流＝4.4A是热的极限。使用提供每瓦(W)250lm的450nm光输出的荧光材料，以形成发射白光的白色LED。白色LED的布置与对于使用图18所示LED的情况相同。使用这种白色LED，制备图2所示的头灯。不过，有如发明样品S9那样，这种头灯中也是安装单独一个LED。
以下述结构形成比较例样品T9和T10。
(比较例样品T9)：
采用实质上与比较例样品D的制作步骤(d1)-(d11)同样的步骤，得到实质上具有与比较例样品D同样结构的比较例样品T9的LED。不过芯片尺寸采用边长为1.4mm的正方形。另外，将n-型GaN层形成n-电极的部分的线度L4设定为0.7mm。这种设定使比较例样品T9中的MQW发光部分尺寸与n-电极11尺寸之比与比较例样品D中的MQW发光部分尺寸与n-电极11尺寸之比一致。于是，将MQW发光部分的面积设定为1.47mm2。有如在发明样品S10中那样，对于比较例样品T9研究光输出与所加给电流之间的关系。结果发现，当像发明样品S10中那样把2.16A的电流加给比较例样品T9时，只有0.54W的光输出。然后，通过使用通过每瓦(W)250lm的450nm光输出的荧光材料，制备白色LED，用作发射白色光的比较例样品。荧光材料的定位与对于使用图18所示LED的情况相同。使用这种白色LED，制备图2所示的头灯。不过，这种头灯中安装单独一个LED。
(比较例样品T10)：
采用实质上与比较例样品B的制作步骤(b1)-(b11)同样的步骤，得到实质上具有与比较例样品B同样结构的比较例样品T10的LED。结果，MQW发光部分的面积为0.0675mm2。有如在比较例样品T9中那样，对于比较例样品T10研究光输出与所加给电流之间的关系。结果发现，当加给100mA的电流时，光输出瓦25mW。然后，通过使用通过每瓦(W)250lm的450nm光输出的荧光材料，制备白色LED，用作发射白色光的比较例样品。荧光材料的定位与对于使用图18所示LED的情况相同。使用这种白色LED，制备图2所示的头灯。不过，有如比较例样品T9中那样，这种头灯中也是安装单独一个LED。
(实验和结果)
对于发明样品S9、S10、S11和比较例样品T9、T10的头灯测量亮度，所得的测量结果表明，对于作为显示IL直线性的极限电流的6.68A的电流，发明样品S9的光通量为1000lm，亮度是60cd/mm2。测量还表明，对于作为显示IL直线性的极限电流的2.16A的电流，发明样品S10的光通量为310lm，亮度是21cd/mm2。测量还表明，对于作为显示IL直线性的极限电流的4.4A的电流，发明样品S11的光通量为1000lm，亮度是60cd/mm2。采用比较例样品T9，对于与发明样品S10为同样的电流2.16A，它的光通量为135lm，亮度是9cd/mm2。采用比较例样品T10，对于作为使光输出饱和的电流的100mA电流，它的光通量为6.3lm，亮度是0.38cd/mm2。
于是可以看出，能够给出具有单独一个发光器件(LED)的发明样品S9和S11，它们具有可以与普通头灯相比的光通量(300-1000lm)和亮度。另外，采用发明样品S10的头灯中所用的LED，组合1-3个这样的LED，可以给出能够与普通头灯相比的光通量和亮度。
有如上述比较例样品D那样，比较例样品T9的结构比上述发明样品S10的结构复杂得多，导致制作过程也复杂得多。因而，比较例样品T9的制作成本明显地要高于发明样品S10的制作成本，同时，比较例样品T9只能提供接近发明样品S10光输出的45％的光输出。因此，与采用发明样品S10相比，要想提供预定的光通量，就需要更多的LED。于是，由于为了在头灯中安置多个LED就需要更多的空间，而且，由于还需要更多的部件，这些都进一步增大了头灯的制作成本。
另外，在运行费用方面，比较例样品T9的发光效率比发明样品S10低差不多45％，所以，比较例样品T9的头灯具有比发明样品S10的头灯更加高的能耗，也即运行费用会更高。
此外，在发明样品S10中，通过由小芯片形成LED，使LED的结构尽可能的简单。但有如上述者，对于比较例样品T9中的每个芯片所能得到的光通量很低，而且，亮度也明显地比各发明样品的低。因而，为了得到能够与采用比较例样品T10的普通头灯相比的光通量，就需要对每个头灯安装大量的LED，即48-159个LED。要使用这样多的LED，就必须在头灯者提供较大的LED安置空间，而且，部件数量的增多，也意味着制作成本的增高。
比如汽车等车辆内所安装的标准电池的电压为12V。为了得到1000lm的光通量，如果使用比较例样品T9的LED，将需要8个LED。当这8个LED被简单地串联连接时，要想驱动它们，就应该需要24V-32V的高压。然而，考虑到上述车内安装的电池电源，就不能采用这种简单的串联连接。具体地说，为了使用多个比较例样品T9的LED提供预定的光通量，就需要采用复杂的驱动电路，其中将结合对8个LED的串联与并联连接，以适应所述电池所带给的限制。这种复杂的电路将使头灯的制作成本增大。此外，采用比较例样品T10，所需的LED数量将会使如此之多，以致所需驱动电路的结构会被认为是不切实际的。另一方面，采用发明样品S9-S11，使用1-3个LED就可以得到所需的光通量(如1000lm)。于是，就无需再使用上述那样的复杂驱动电路。换句话说，就可以避免因这类复杂的驱动电路所带来的头灯制作成本的提高。
即使以包含串联和并联结合的复杂的驱动电路，用比较例样品T9、T10等的LED制作头灯，照明质量的问题也是不可避免的，比如，由于多个LED之间退化程度的差异所引起的颜色不均衡，以及由于各LED之间散热差异所致温度分布不均匀引起的颜色不均衡。于是，与使用发明样品S9-S11的头灯相比，这种头灯的寿命及可靠性，以及生产过程的产率都将会是低下的。
在比较例样品T9等中，认为通过增大芯片尺寸去补偿较低的光发射效率可以得到能够与普通头灯相比的光通量。然而，在这种情况下：1)由于与发明样品S9-S11的LED的尺寸相比，将会使LED的尺寸较大，所以将会需要更多的安装这些LED的空间；2)在比较例样品T9等的情况中，对于大芯片尺寸而言电极结构变得更为复杂，以致均匀的发光以及芯片中的散热都变得更加困难；3)能耗将会不可避免地要高于采用发明样品S9-S11的情况；等等。于是，可以理解在上述各比较例样品中，增大芯片的尺寸以补偿较低的发光效率将不是实际的。
由于发明样品S9-S11中使用作为导电基板的GaN衬底，所以不需要关于静电耐压的保护电路(如可以只接到电源和对GaN衬底的LED的控制电路)。于是，可以使头灯中所用部件的数量得以减少，并可降低部件的费用。另外，由于头灯中不需要预备空间去安置保护电路，所以可将头灯做得更加小型化，或者在头灯的设计中给以更大的自由度。在发明样品S9-S11中，外延层膜的光发射效率以及荧光材料的转换效率都可以有较为权威的值。当然，如果这些值增大，就可将芯片做得更小，比如用边长为1mm的正方形芯片给出300lm或1000lm的光通量。
其次，虽然上述各实施例和举例存在某些交迭，但将罗列本发明的一些举例并描述如下。
图1和2所示的本发明头灯82是一种装备有光源(由多个LED84形成的一组LED)的车辆所用的头灯，所述光源包含一个或多个发光器件(LED84)和基体部件(底座86和后盖92)。所述LED84包括：氮化物半导体衬底(GaN衬底1)；所述氮化物半导体衬底第一主表面一侧上的n-型氮化物半导体层(n-型AlxGa1-xN层3)；位于比n-型氮化物半导体层更加远离所述氮化物半导体衬底的p-型氮化物半导体层(p-型AlxGa1-xN层5)；以及位于n-型氮化物半导体层和p-型氮化物半导体层之间的发光层(MQW-多量子阱4)。在这种发光器件中，氮化物半导体衬底的电阻率不大于0.5Ω·cm，p-型氮化物半导体层一侧被朝下安装，而且从与氮化物半导体衬底的第一主表面相对的第二主表面1a发射光。
在这种结构中，将n-电极11设置于GaN衬底1的第二主表面1a上，从而，即使采用小的被覆率，也即大的开口率设置所述n-电极11，也会使得电流能够流过整个半导体衬底。于是，能够提高发光效率，并可减少为得到头灯中的光通量所需发光器件的数目。这就使得能够制造较低成本的头灯。
在上述头灯中，可由GaN或AlxGa1-xN(0＜x≤1)形成氮化物半导体衬底。如果将GaN衬底1用为氮化物半导体衬底，则可以加给大电流密度，同时使得能够从发光器件发出较高的亮度(和较高的光通量)。另外，由GaN或AlxGa1-xN(0≤x≤1)形成氮化物半导体衬底意味着以具有良好导热性，即良好散热特性的氮化物半导体衬底制成发光器件的LED。于是，即使在加给大电流密度的情况下，也能有足够的散热性，使得能够减少LED因热而受损伤的机会。结果，可以实现头灯82长时间提供稳定的光输出。
在这种头灯中，最好使GaN衬底1的位错密度在1E8个/cm3以下。在这种情况下，可将具有大电流密度的电流加给GaN衬底1。于是，可从LED84发射高亮度的光。
在这种头灯中，最好使GaN衬底1或AlxGa1-xN衬底(0＜x≤1)的导热率在100W/(m·K)以上。这就使得能够通过GaN衬底1等有效地散放LED所产生的热量。于是，即使在对LED加给大电流时，也能限制LED温度的增高，使得能够实现稳定地发射高亮度光的头灯。
在上述头灯中，最好使每个LED的光输出(光通量)至少在300流明(lm)。这使得所能得到的输出可与使用单一光源的普通头灯的光输出相比，从而能够使用一个或少量LED形成具有充分光输出(光通量)的头灯。
在这种头灯中，来自单独一个LED的输出至少可在1000流明(lm)。这使得能够得到可与由单独一个LED的普通头灯的光输出相比的输出，从而能够使用一个或少量LED形成具有充分光输出(光通量)的头灯。
在这种头灯中，GaN衬底1第二主表面1a的发射光的部分的尺寸(图3中光的出射表面的尺寸)可以在1mm×1mm以上。这使得能够按一定的电流密度(如接近110A/cm2)对GaN衬底1加给足够大的电流，用于上述输出(光通量)。
在这种头灯中，可以通过氧掺杂而使所述GaN衬底1被n-型化，并且GaN衬底1的氧浓度至少可以是2E18个/cm3氧原子，而不大于2E19个/cm3氧原子。GaN衬底1的厚度至少可以是200微米，而不大于400微米。由于电流可以均匀地流过GaN衬底1，所以，LED能够适宜地从GaN衬底1的整个第二主表面1a发射光。
在上述头灯中，GaN衬底1的第二主表面1a发射光的部分的尺寸(图3中光出射表面的尺寸)至少可为2mm×2mm。这使得能够按一定的电流密度(如接近110A/cm2)把对于上述光输出(光通量)为足够高的电流加给GaN衬底1。
在上述头灯中，可以通过氧掺杂而使GaN衬底1被n-型化，并且GaN衬底1的氧浓度至少可以是3E18个/cm3氧原子，而不大于2E19个/cm3氧原子。GaN衬底1的厚度至少可以是200微米，而不大于400微米。由于电流可以均匀地流过GaN衬底1，所以，LED能够适宜地从GaN衬底1的整个第二主表面1a发射光。
在上述头灯中，LRD的静电耐压至少可为3000V。另外，无需为这种头灯设置特定的保护电路，用以保护LED免受GaN衬底1与用作朝下安装的p-型氮化物半导体层的p-型AlxGa1-xN层5之间的瞬变电压或静电放电影响。另外，在这种头灯内，无需提供包含齐纳二极管的功率分路电路，去应对瞬变电压或静电放电。与其中安装有保护电路的头灯相比，这种头灯给出更为简单的结构，使得能够降低头灯的生产成本。
在这种头灯中，最好应该通过给LED加以不大于4V的电压而发射光。这是因为使用具有高导电性，即具有低电阻的氮化物半导体衬底(GaN衬底1)，就使得能够提供在加给低电压条件下具有发射光所需电流的发光层。因此，这样的LED能够输出头灯所需要的光，所述头灯采用安装在车内的电源装置，这种电源的性能会受到限制。采用这种头灯，LED可以利用低电压发光，从而限制了头灯的电能消耗。
本发明的另一种头灯是装备有光源(由多个LED84形成的一组LED)的车辆所用的头灯82，所述光源包含一个或多个发光器件(LED84)；以及用以将光源固定到车辆上的基体部件(底座86和后盖92)。所述LED84包括：作为氮化物半导体衬底的GaN衬底1；作为n-型氮化物半导体层的n-型AlxGa1-xN层3(0≤x≤1)，它在所述氮化物半导体衬底的第一主表面一侧上；位于比n-型AlxGa1-xN层3更加远离所述氮化物半导体衬底的p-型AlxGa1-xN层5(0≤x≤1)；以及位于所述n-型AlxGa1-xN层3和p-型AlxGa1-xN层5之间的发光层(MQW-多量子阱4)。在这种用作发光器件的LED84中，GaN衬底1的位错密度不大于108/cm2，p-型AlxGa1-xN层5一侧被朝下安装，从与GaN衬底1的第一主表面相对的第二主表面1a发射光。
采用这种结构，假设上述本发明的GaN衬底1是导电的，易于减小电阻。因而，除了装备有上述发光器件的头灯的这些工作情况及优点外，还由于GaN衬底1的位错密度不大于108/cm2，而提供高的结晶性，以及由于开口率高，所以，能够增大第二主表面1a输出的光。
另外，还从侧面发出光。
再有，由于保持折射率的连续性，所以，不会发生有关上述全反射的问题。
本发明的另一种头灯是装备有光源(由多个LED84形成的一组LED)的车辆所用的头灯82，所述光源包含一个或多个发光器件(LED84)；以及用以将光源固定到车辆上的基体部件(底座86和后盖92)。所述LED84包括：作为氮化物半导体衬底的AlN衬底，代替上述的GaN衬底；作为n-型氮化物半导体层的n-型AlxGa1-xN层3(0≤x≤1)，它在AlN衬底的第一主表面一侧上；位于比n-型AlxGa1-xN层3更加远离所述AlN衬底的p-型AlxGa1-xN层5(0≤x≤1)；以及位于所述n-型AlxGa1-xN层3和p-型AlxGa1-xN层5之间的发光层(MQW-多量子阱4)。上述AlN衬底的导热率至少为100W/(m·K)，p-型AlxGa1-xN层5一侧被朝下安装，从与AlN衬底的第一主表面相对的第二主表面发射光。
AlN的导热率极高，并有优良的散热性能，使热量能够从p-型AlxGa1-xN层被传送到引线框架等，从而能够限制发光器件中的温度增高。还可从AlN衬底散放热量，对限制温度增高有所贡献。假设为了使AlN衬底具有导电性，而已将杂质引入到该AlN衬底中。
通过氧掺杂使GaN衬底被n-型化，所述氧浓度在1E17个/cm3-2E19个/cm3氧原子范围内，并且GaN衬底的厚度为100微米-600微米。
通过像上面所说的那样具有1E17个/cm3的氧浓度，可使GaN衬底的电阻率得以被提高，可以使从p-电极引入的电流充分地流过该GaN衬底，并能充分利用发光层的面积发射光。再有，通过使氧浓度不大于2E19个/cm3，可以使波长为450nm的光的透射率在60％以上，从而提高用作出射表面的GaN衬底的透射率，并提供良好的光输出。在GaN衬底的厚度为100微米-600微米的情况下，这种氧浓度的范围在p-朝下安装的结构中是特别有效的。
另外，还应该可以使这个氧浓度在5E18个/cm3-2E19个/cm3氧原子的范围，GaN衬底的厚度在200微米-400微米范围内，以及使发射光的第二主表面上的矩形发光表面的两个边为不大于10mm。
采用这种结构，可以从整个光出射表面发射光，并可得到足够的光输出。
此外，可使氧浓度处于的3E18个/cm3-5E18个/cm3氧原子的范围，而且可使GaN衬底的厚度处于400微米-600微米的范围，以及使发射光的第二主表面上的矩形发光表面的两个边处于不大于3mm。另外，可使氧浓度处于的5E18个/cm3-5E19个/cm3氧原子的范围，而且可使GaN衬底的厚度处于100微米-200微米的范围，以及使发射光的第二主表面上的矩形发光表面的两个边处于不大于3mm。
通过像上面那样根据GaN衬底的厚度选择适当的氧浓度和芯片尺寸，可以根据所述芯片尺寸给出具有更为合适性能(在整个表面上均一的发光、发光效率)的GaN衬底。另外，在生产成本方面，还可以选择最佳的条件。
为了提高GaN衬底大部分区域的结晶性，还应该可以采用一种GaN衬底，其中在GaN衬底的第一主表面上按平均不大于4E6个/cm2的密度分布有位错束，所述位错束沿着衬底的厚度方向，按不连续的列状不可避免地形成位错的集中。
采用这种结构，能够以较高的生产率生产至少具有预定的光输出值的发光元件。
还应该可以使上述位错束对整个第一主表面都按平均不大于4E2个/cm2分布，第二主表面上的矩形发光表面的两个边在200微米-400微米范围。
在比如上述那些小型发光元件中，位错束的存在导致不可避免的性能劣化，并且直接联系到生产率的低下。通过像上面那样降低位错束的密度，可使生产率的低下维持在实用上所容许的范围内。
还应该可以在上述GaN衬底与AlxGa1-xN层(0≤x≤1)之间形成与GaN衬底接触的n-型AlGaN缓冲层、与n-型AlGaN缓冲层接触的n-型GaN缓冲层，以及与n-型GaN缓冲层接触的AlxGa1-xN层(0≤x≤1)。
采用有如上述的异质外延层状结构，有如上述那样，还应该可以在GaN衬底与作为发光层的外覆层的AlxGa1-xN层(0≤x≤1)之间形成n-型AlGaN缓冲层和n-型GaN缓冲层。
通过在所述GaN衬底与外覆层之间不仅形成n-型GaN缓冲层，而且还形成n-型AlGaN缓冲层，可以形成具有良好结晶性的异质外延层状结构。
特别是，最好采用上述具有GaN衬底的层状结构，其中所述GaN衬底具有偏离角不大于0.10°的区域和偏离角至少为1.0°的区域。
采用这种结构，即使GaN衬底中存在翘曲以及有如上述那样的偏离角变化，附加在n-型GaN层的n-型AlGaN缓冲层使得能够给出具有优良结晶性的异质外延层状结构。
还应该可以具有这样的结构，其中位错束分布在GaN衬底上，但位错束并不扩展到n-型AlGaN缓冲层和位于n-型GaN缓冲层上的外延层，所述n-型GaN缓冲层与n-型AlGaN缓冲层相接触。
采用这种结构，即使GaN衬底的位错束密度高，也能得到非常高的制造产率。具体地说，通过按这种方式布置n-型AlGaN缓冲层和n-型GaN缓冲层，能够在包含发光层的外延层结构中有效地消除位错束。n-型GaN缓冲层和n-型AlGaN缓冲层终止GaN衬底处或者恰在其上的层的位错束。
还应该可以提供与p-型AlxGa1-xN层(0≤x≤1)接触，并位于下侧上的p-型GaN缓冲层，以及位于与p-型GaN缓冲层接触的p-型InGaN接触层。
在上面所述的结构中，可将具有优良导电性的p-型InGaN接触层置于p-电极层之下，从而在选择p-电极层的材料中减少对于功函数等给予优先的需求。于是，可以通过比如对反射率等给予优先而选择p-电极层的材料。
可以使p-型InGaN接触层中的Mg浓度在1E18-1E21个/cm3Mg原子的范围。
采用这种结构，可以给出充分的导电性，并可使通过p-电极引入的电流流过整个外延膜。
还应该可以由与p-型InGaN接触层相接触的Ag层形成p-电极层。
采用这种结构，通过增大安装部分，即发光元件底部的反射率，从而减少光的损失，就能增大光的输出。
上述GaN衬底包含板状反转结晶区域，这些区域沿着深度的轴向连续延伸并在该GaN衬底表面上。可以从p-型氮化物半导体层一侧穿过n-型氮化物半导体层并进到GaN衬底中，除去GaN衬底中的板状反转结晶区域和扩展到在GaN衬底上形成的n-型及p-型氮化物半导体层中的板状反转结晶区域，而且对于每个其余的p-型氮化物半导体层可以形成多个与该p-型氮化物半导体层接触的p-型电极。
采用这种结构，由于能够增大光的引出表面，所以可提高光的输出。
在上面的叙述中，可以使用KOH水溶液去除直到GaN衬底内部位置的板状反转结晶区域。
在使用KOH水溶液去除板状反转结晶区域时，无需光学掩蔽，可以同时对氮化物半导体层的第二主表面实行非镜面化处理。因而，通过使用KOH水溶液可以降低关于上述结构的生产成本。
还应该可以在p-型氮化物半导体层的表面上以分开的方式形成多个第一p-电极，并与所述p-型氮化物半导体层接触；还可以由Ag形成第二p-电极，以填入各第一p-电极之间的缝隙，以及覆盖各p-型氮化物半导体层和第一p-电极。
采用这种结构，可使通过p-电极引入的电流充分流过整个表面，并可通过提高反射率而提高光输出。
还应该可以使上述以分离方式布置的各第一p-电极在p-型氮化物半导体层的表面上的覆盖比率在10-40％范围内。
采用这种结构，可以提供充分的导电性，同时使电流能够流过整个表面。如果所述覆盖比率小于10％，电流就不能彻底流过外延层。如果所述覆盖比率超过40％，会因分开布置的各p-电极层受光的引出效率的下降成为显著的。
还应该可以远离上述氮化物半导体衬底设置荧光片，使它与氮化物半导体衬底的第二主表面面对。
通过将所述荧光片直接设置于所述氮化物半导体衬底正上方，形成p-朝下安装的发光部分，在氮化物半导体表面处，将从荧光片的背面反射的回光向着荧光片一侧再反射。结果，使光输出进一步提高。
还应该可以在面对所述氮化物半导体衬底之第二主表面的荧光片表面上形成凹口和凸起。
采用这种结构，可以进一步提高光的出射效率。
还应该可以将上述氮化物半导体衬底用作接地部件，使瞬变电压及静电放电接地。
为了保护发光元件免受因加于所述氮化物半导体衬底与朝下安装的p-型AlxGa1-xN层一侧之间的瞬变电压及静电放电所致的高电压的影响，可将所述具有高导电性的氮化物半导体衬底用作接地部件，使高电压接地。于是，就不需要设置诸如含有齐纳二极管的功率分路电路之类的保护电路，以处理瞬变电压及静电放电。瞬变电压及静电放电是III族氮化物半导体中电路故障的主要因素。如果氮化物半导体衬底的导电性有如上述那样高，则可将这种衬底用作接地部件，以明显地减少生产的操作步骤和生成本。
还应该可以使在加给不高于4V电压时也有发光元件发射光。通过使用高导电性，也即低电阻的氮化物半导体衬底，可以通过对要发射光的发光元件加给足够的低电位电流而发光。于是，就需要设置极少的电池，使得发光装置要求发光元件更小型化、更轻，以及成本更低。而且，使能耗受到限制。
还应该可以使氮化物半导体衬底的厚度至少为50微米。
采用这种结构，在由点状或小面积n-型电极注入电子的情况下，电子从GaN衬底或n-型氮化物半导体衬底的表面向内扩展延伸。于是，最好应该使GaN衬底或n-型氮化物半导体衬底更厚些。如果所述衬底的厚度小于50微米时，所述n-型电极具有较小的面积，则在电子到达多量子阱的发光层时，电子就不能充分地扩展，造成一些发光层的部分不发光，或者一些部分发光不充分。通过将所述衬底设定为50微米以上，即使在n-电极的面积较小，也因电阻低而使得电流能够在衬底中充分地传播。这使得使发光层的发光部分能够是足够大的。最好应该使所述厚度在75微米以上。然而，如果衬底过厚，则衬底的吸收就会变得不容忽视，所以，最好使所述厚度不大于500微米。
还应该可以使要在氮化物半导体衬底的第二主表面上形成的电极具有50％以上的开口率。
采用这种结构，可以提高第二主表面的发光效率。对于较高的开口率，n-电极吸收光的量减少，以致能够增大光的输出。因而，最好使所述开口率至少为75％，甚至90％则更好。
还应该可以使安置在氮化物半导体衬底上的电极与氮化物半导体衬底之间的接触面积至少为0.55mm2。
采用这种结构，可以使边长为8mm正方形的氮化物半导体衬底的线性电流-光输出特性提高到接近70A而不受电极发热的影响。
还应该可以使电连接所述电极和引线框架的连接引线的截面积至少为0.002mm2。
采用这种结构，可以使所述元件直到对2A的电流也可工作，而不受引线发热的影响。
还应该可以使电连接所述电极和引线框架的连接引线的截面积至少为0.07mm2。
采用这种结构，可以使所述元件直到能够对70A的电流工作，而不受引线发热的影响。
对于要被分开定位于氮化物半导体衬底至少两个角的电极，还应该可以使这些电极与所述氮化物半导体衬底之间的总接触面积至少为0.055mm2，以及使电连接所述引线框架和所述各角处电极的连接引线的总截面积为0.002mm2。
采用这种结构，几乎不会有那些将会妨害来自半导体芯片的光的部分。
还应该可以使引线框架与各角处的电极电连接的连接引线的总截面积至少为0.07mm2。
采用这种结构，几乎不会有那些将要妨害光的取出的部分，从而提高光的输出效率。
还应该可以使发出光的第二主表面的面积至少为0.25mm2。
采用这种结构，通过布置预定数量的上述发光元件，可以使得代替普通照明装置的范围扩大。如果发光部分的面积小于0.25mm2，会使所要使用的发光元件的数量变得太多，而不能代替普通的照明装置。上述本发明实施例的发光部分为氮化物半导体衬底，而且在允许足够大的电流流过的同时，最好使它的尺寸尽可能地大。这意味着，如果电阻较低，就能使发光面积较大，比如像发明样品F那样，若氮化物半导体衬底的电阻率为0.01Ω·cm，则所述面积接近8mm×8mm。
还应该可以使氮化物半导体衬底的第二主表面的部分发光，它的尺寸至少是1mm×1mm。还应该是可以使氮化物半导体衬底的第二主表面的发光部分，它的尺寸至少为3mm×3mm。此外，还应该可以使氮化物半导体衬底的第二主表面的发光部分至少具有5mm×5mm的尺寸。
通过有如上述那样增大光出射面的面积，可以减小要安装在照明装置中的发光元件的数量，从而，减少处理步骤的数目，同时，也减少部件的数目、限制能耗等。显然，“至少1mm×1mm”的尺寸包括1mm×1mm的尺寸。
还应该可以使发光元件的热阻不大于30℃/W，所述发光元件包括在AlN衬底上形成的各种发光元件。
当发光元件的温度升高时，发光效率降低，而且过度的温度升高可能导致发光元件受损。于是，在发光元件中，温度和热阻是重要的设计要素。从来所使用过的热阻接近60℃/W(比如上述日本未审专利申请公开JP2003-8083)。然而，通过有如上述那样设计所述元件，使得热阻不大于30℃/W，即使将较大的电功率加给发光元件，也能防止发光效率的明显下降，以及使发光元件受损。能以这样的方式使热阻减半的可能性只是由于能够使用低电阻率的GaN衬底。
在上述发光器件中，在连续发光的情况下，经历最大的温度增高的那部分的温度不大于150℃。
采用这种结构，温度升高最多的那部分，也即发光层的温度不大于150℃，这使得能够给出极高的发光效率。此外，与常规发光元件相比，可大幅延长寿命。
另外，所述n-型氮化物半导体层的厚度还可以为不大于3微米。
采用这种n-型氮化物半导体层，在氮化物半导体衬底上实行外延生长。如果所述厚度过大，则成膜处理所需的时间就增长，而且原料费用也增加。通过使n-型氮化物半导体层的厚度不大于3微米，可以大大降低成本。厚度不大于2微米更好。
还应该可以对未由电极覆盖的氮化物半导体衬底第二主表面的部分实施非镜面化处理。
采用这种结构，可以防止因在第二主表面，即光从发光层出射的表面处的全反射，也即造成光被截留在衬底中所引起的效率降低。当然，也可以对层状结构一侧的表面实施非镜面化处理。
另外，实施上述非镜面化处理的表面，还应该可以是使用氢氧化钾(KOH)水溶液、氢氧化钠(NaOH)水溶液、氨(NH3)水溶液或一些其它类型的碱性水溶液实施非镜面化处理的表面。
采用这种类型的非镜面化处理，可以有效地得到只在GaN衬底的N表面上形成具有较大凹口和凸起的表面。Ga表面一侧不受到蚀刻。
另外，实施上述非镜面化处理的表面，还应该可以是至少使用硫酸(H2SO4)水溶液、盐酸(HCl)水溶液、磷酸(H2PO4)水溶液、氢氟酸(HF)水溶液或一些其它类型的酸水溶液之一实施非镜面化处理的表面。
另外，上述要实施非镜面化处理的表面还应该可以采用RIE实施所述非镜面化处理。结果，可以通过干法处理给出具有高精度面积尺寸的非镜面表面。另外，通过光刻及采用RIE的干法蚀刻或采用碱性水溶液的湿法蚀刻的结合得到预定的凹口和凸起的间隔。
还可以用反射率在0.5以上的材料形成设置于p-型氮化物半导体层上的电极。
采用这种结构，通过向着衬底的第二主表面反射光，可以防止安装面一侧上的光吸收，并可增强光的发射量。较高的反射率变得更好，最好可以达到0.7以上。
还可以安装荧光体，使其覆盖氮化物半导体衬底的第二主表面。另外，上述发光器件可以包含远离所述氮化物半导体衬底并面对该氮化物半导体衬底第二主表面而设置的荧光片。此外，可对所述面对氮化物半导体衬底第二主表面的荧光片表面进行处理，形成凹口和凸起。所述氮化物衬底中还可以包含是发射荧光的杂质和/或缺陷。
采用装置结构，可以制成白光LED。
本发明的发光器件还可以包含两个以上的上述发光元件，并可使这些发光元件串联连接。
采用这种结构，可以使用高压电源，用以提供照明部件，其中，将多个高效发光元件安装在引线框架等中。譬如，由于车载电源接近12V，可以串联4级或更多级本发明的发光元件发射光。
本发明还应该可用有另一种发光元件，它包含两个以上上述发光元件，而且使这些发光元件并联连接。
采用这种结构，可以使用大电流电源，以提供由上述高效发光元件形成的照明部件。
还可以有一种结构，它包含多个发光元件和使这些发光元件发光的电源电路，所述电源电路中具有串联连接的至少两个并联部分，其中，每个并联部分中有两个以上的发光元件并联连接。
采用这种结构，可以在满足每个发光元件的发光条件的同时，使各照明部件的容量与电源容量一致。在上述电源电路中，如果使照明装置的容量是可变的，则可设置一个串联/并联选择器，以便可由这个串联/并联选择器选择对各发光元件的连接。
上面说明了本发明的多种实施方式和具体举例，但这些实施方式和举例都是简单的示例，而并非将本发明的范围限制于本发明的这些实施例。本发明的范围由各权利要求的范围所表示，还包括与各权利要求等价的范围。
本发明头灯中所用的发光器件采用高导电性的氮化物半导体衬底和p-朝下安装的结构。于是，(1)可以提供良好的散热并能有较高的光输出，而无需复杂的电极结构；(2)给出良好的导电性，而没有必要设置保护电路，去防止发光元件受到瞬变电压和静电放电的影响，并能提供良好的大面积光发射以及较高的静电耐压；(3)由于从发光层到出射表面不存在高折射率到低折射率的不连续，所以，不存在全反射的趋势，从而避免了由全反射所引起的效率下降以及侧表面处的树脂变差；(4)以低压发射光，使得无需使用大容量的电源。从而可使这种器件适用于车辆的照明装置；以及(5)由于所用结构简单，易于生产，并且廉价，而且容易使装置小型化。于是，可以预期，可将本发明应广泛地用于包括车用照明装置的照明产品领域。

Claims (25)

1.一种车用头灯，包括：
光源，包含一个或多个发光器件；和
基体部件，用以把光源紧固在车辆上；
其中，
所述发光器件包括：氮化物半导体衬底；在所述氮化物半导体衬底第一主表面侧上的n-型氮化物半导体层；位于比所述n-型氮化物半导体层更远离所述氮化物半导体衬底处的p-型氮化物半导体层；以及位于所述n-型氮化物半导体层与p-型氮化物半导体层之间的发光层；
所述氮化物半导体衬底的电阻率不大于0.5Ω·cm；而且
朝下安装所述p-型氮化物半导体层一侧，从作为氮化物半导体衬底一个主表面的第二主表面发射光，所述第二主表面与第一主表面相对。
2.如权利要求1所述的头灯，其中，由GaN或AlxGa1-xN(0＜x≤1)形成所述氮化物半导体衬底。
3.如权利要求1或2所述的头灯，其中，所述氮化物半导体衬底的位错密度不大于1E8/cm2。
4.如权利要求1-3任一项所述的头灯，其中，所述氮化物半导体衬底的导热率至少为100W/(m·K)。
5.如权利要求1-4任一项所述的头灯，其中，所述发光器件之一的输出至少为300流明。
6.如权利要求1-5任一项所述的头灯，其中，所述发光器件之一的输出至少为1000流明。
7.如权利要求1-6任一项所述的头灯，其中，所述氮化物半导体衬底第二主表面的发光部分的尺寸至少为1mm×1mm。
8.如权利要求7所述的头灯，其中，
所述氮化物半导体衬底通过氧掺杂而被n-型化；
所述氮化物半导体衬底中的氧浓度至少为2E18个/cm3，并且不大于2E19个/cm3：
所述氮化物半导体衬底的厚度至少为200微米，并且不大于400微米。
9.如权利要求1-6任一项所述的头灯，其中，所述氮化物半导体衬底第二主表面的发光部分的尺寸至少为2mm×2mm。
10.如权利要求9所述的头灯，其中，
所述氮化物半导体衬底通过氧掺杂而被n-型化；
所述氮化物半导体衬底中的氧浓度至少为3E18个/cm3，并且不大于2E19个/cm3；
所述氮化物半导体衬底的厚度至少为200微米，并且不大于400微米。
11.如权利要求1-10任一项所述的头灯，其中，所述发光器件的静电耐压至少为3000V。
12.如权利要求1-11任一项所述的头灯，其中，无需为保护所述发光器件免受加在氮化物半导体衬底与安装的p-型氮化物半导体层之间的瞬变电压和静电放电影响设置特殊保护电路。
13.如权利要求12所述的头灯，其中，无需为处理瞬变电压和静电放电而设置含有齐纳二极管的功率分路电路。
14.如权利要求1-13任一项所述的头灯，其中，当加给不大于4V的电压时，所述发光器件发光。
15.如权利要求1-14任一项所述的头灯，其中，
所述发光器件包括设在所述氮化物半导体衬底第二主表面上的电极；并且
对所述氮化物半导体衬底第二主表面未被电极覆盖的部分实施非镜面化处理。
16.如权利要求15所述的头灯，其中，所述氮化物半导体衬底第二主表面内，被实施所述非镜面化处理的部分是用氢氧化钾(KOH)水溶液、氢氧化钠(NaOH)水溶液和氨(NH3)水溶液或一些其它碱性水溶液在其上实施非镜面化处理的表面。
17.如权利要求15所述的头灯，其中，所述氮化物半导体衬底第二主表面内，被实施非镜面化处理的部分是用硫酸(H2SO4)水溶液、盐酸(HCl)水溶液、磷酸(H2PO4)水溶液、氢氟酸(HF)水溶液或一些其它类酸的水溶液中的至少一种在其上实施非镜面化处理的表面。
18.如权利要求15所述的头灯，其中，所述氮化物半导体衬底第二主表面内，被实施非镜面化处理的部分是用反应离子蚀刻(RIE)在其上实施非镜面化处理的表面。
19.如权利要求1-18任一项所述的头灯，其中，
所述发光器件包括以与所述p-型氮化物半导体层接触而设置的p-电极；以及
由反射率至少为0.5的材料形成所述电极。
20.如权利要求1-19任一项所述的头灯，其中，所述发光器件包含荧光体，它被设置用以覆盖所述氮化物半导体衬底的第二主表面。
21.如权利要求1-19任一项所述的头灯，其中，所述发光器件包含远离所述氮化物半导体衬底并面对所述氮化物半导体衬底第二主表面设置的荧光片。
22.如权利要求21所述的头灯，其中，由多个凸凹形成面对所述氮化物半导体衬底第二主表面的荧光片的表面。
23.如权利要求1-19任一项所述的头灯，其中，所述氮化物半导体衬底含有杂质和/或缺陷。
24.如权利要求1-23任一项所述的头灯，其中，
所述光源包括多个发光器件；并且
所述各发光器件串联连接或者并联连接。
25.如权利要求1-24任一项所述的头灯，其中，
所述光源包括多个发光器件；
设置电源电路，使所述光源能够发光；并且
所述电源电路中，至少两个并联部分被串联连接，每个并联部分由至少两个并联连接的所述发光器件形成。
CNB2005100228165A 2004-12-08 2005-12-08 头灯 Expired - Fee Related CN100524853C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004355735 2004-12-08
JP2004355735A JP4384019B2 (ja) 2004-12-08 2004-12-08 ヘッドランプ

Publications (2)

Publication Number Publication Date
CN1787245A true CN1787245A (zh) 2006-06-14
CN100524853C CN100524853C (zh) 2009-08-05

Family

ID=35945211

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100228165A Expired - Fee Related CN100524853C (zh) 2004-12-08 2005-12-08 头灯

Country Status (8)

Country Link
US (1) US20060118775A1 (zh)
EP (1) EP1670074A3 (zh)
JP (1) JP4384019B2 (zh)
KR (1) KR101163783B1 (zh)
CN (1) CN100524853C (zh)
CA (1) CA2525813A1 (zh)
SG (1) SG123669A1 (zh)
TW (1) TW200633262A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104075217A (zh) * 2009-12-17 2014-10-01 夏普株式会社 车辆用前照灯

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030575B2 (en) * 2005-12-29 2011-10-04 Sensor Electronic Technology, Inc. Mounting structure providing electrical surge protection
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
US9046634B2 (en) * 2007-06-14 2015-06-02 Philips Lumileds Lighting Company, Llc Thin flash or video recording light using low profile side emitting LED
US7687810B2 (en) * 2007-10-22 2010-03-30 Philips Lumileds Lighting Company, Llc Robust LED structure for substrate lift-off
US10256385B2 (en) * 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
JP2010003743A (ja) * 2008-06-18 2010-01-07 Toshiba Corp 発光装置
JP5211996B2 (ja) * 2008-09-30 2013-06-12 豊田合成株式会社 発光装置
TWI502053B (zh) * 2010-01-06 2015-10-01 Avantor Performance Mat Inc 用於藍寶石表面之濕性化學修飾之化學組合物
US20110186874A1 (en) * 2010-02-03 2011-08-04 Soraa, Inc. White Light Apparatus and Method
JP5232815B2 (ja) 2010-02-10 2013-07-10 シャープ株式会社 車両用前照灯
US8733996B2 (en) 2010-05-17 2014-05-27 Sharp Kabushiki Kaisha Light emitting device, illuminating device, and vehicle headlamp
WO2012030421A1 (en) * 2010-05-25 2012-03-08 Qd Vision, Inc. Devices and methods
US9816677B2 (en) 2010-10-29 2017-11-14 Sharp Kabushiki Kaisha Light emitting device, vehicle headlamp, illumination device, and laser element
US8723427B2 (en) 2011-04-05 2014-05-13 Abl Ip Holding Llc Systems and methods for LED control using on-board intelligence
KR101976459B1 (ko) * 2012-11-02 2019-05-09 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
TW201511327A (zh) 2013-09-06 2015-03-16 Ind Tech Res Inst 發光二極體
CN104534315A (zh) * 2014-12-13 2015-04-22 郑霭兰 可快速散热的大功率led灯

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164798A (en) * 1991-07-05 1992-11-17 Hewlett-Packard Company Diffusion control of P-N junction location in multilayer heterostructure light emitting devices
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JP3240926B2 (ja) * 1996-06-25 2001-12-25 日立電線株式会社 発光素子
US6608332B2 (en) * 1996-07-29 2003-08-19 Nichia Kagaku Kogyo Kabushiki Kaisha Light emitting device and display
US5895932A (en) * 1997-01-24 1999-04-20 International Business Machines Corporation Hybrid organic-inorganic semiconductor light emitting diodes
JP2002164572A (ja) * 1997-07-25 2002-06-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP3707279B2 (ja) * 1998-03-02 2005-10-19 松下電器産業株式会社 半導体発光装置
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3397141B2 (ja) * 1998-07-28 2003-04-14 住友電気工業株式会社 白色ｌｅｄ
TW413956B (en) * 1998-07-28 2000-12-01 Sumitomo Electric Industries Fluorescent substrate LED
US6291839B1 (en) * 1998-09-11 2001-09-18 Lulileds Lighting, U.S. Llc Light emitting device having a finely-patterned reflective contact
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
US6838705B1 (en) * 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP2001144331A (ja) * 1999-09-02 2001-05-25 Toyoda Gosei Co Ltd 発光装置
US7102158B2 (en) * 2000-10-23 2006-09-05 General Electric Company Light-based system for detecting analytes
JP5283293B2 (ja) * 2001-02-21 2013-09-04 ソニー株式会社 半導体発光素子
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
KR100482174B1 (ko) * 2001-08-08 2005-04-13 삼성전기주식회사 기판제거 기술을 이용한 GaN계 LED 제작 방법
ITTO20020103A1 (it) * 2002-02-06 2003-08-06 Fioravanti Srl Sistema per l'illuminazione anteriore di un autoveicolo.
US6650018B1 (en) * 2002-05-24 2003-11-18 Axt, Inc. High power, high luminous flux light emitting diode and method of making same
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
JP4143732B2 (ja) * 2002-10-16 2008-09-03 スタンレー電気株式会社 車載用波長変換素子
JP4124638B2 (ja) * 2002-12-16 2008-07-23 順一 島田 Ｌｅｄ照明システム
JP4397394B2 (ja) * 2003-01-24 2010-01-13 ディジタル・オプティクス・インターナショナル・コーポレイション 高密度照明システム
FR2852974A1 (fr) * 2003-03-31 2004-10-01 Soitec Silicon On Insulator Procede de fabrication de cristaux monocristallins
RU2231171C1 (ru) * 2003-04-30 2004-06-20 Закрытое акционерное общество "Инновационная фирма "ТЕТИС" Светоизлучающий диод
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
US7025464B2 (en) * 2004-03-30 2006-04-11 Goldeneye, Inc. Projection display systems utilizing light emitting diodes and light recycling
US20060017060A1 (en) * 2004-07-26 2006-01-26 Nai-Chuan Chen Vertical conducting nitride diode using an electrically conductive substrate with a metal connection
JP4517770B2 (ja) * 2004-08-18 2010-08-04 日亜化学工業株式会社 窒化物半導体素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104075217A (zh) * 2009-12-17 2014-10-01 夏普株式会社 车辆用前照灯
CN104075217B (zh) * 2009-12-17 2017-07-14 夏普株式会社 车辆用前照灯

Also Published As

Publication number Publication date
JP2006164796A (ja) 2006-06-22
EP1670074A3 (en) 2010-11-17
CN100524853C (zh) 2009-08-05
TW200633262A (en) 2006-09-16
CA2525813A1 (en) 2006-06-08
KR101163783B1 (ko) 2012-07-09
EP1670074A2 (en) 2006-06-14
KR20060064535A (ko) 2006-06-13
JP4384019B2 (ja) 2009-12-16
SG123669A1 (en) 2006-07-26
US20060118775A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
CN1787245A (zh) 头灯
CN1812147A (zh) 发光装置
CN1774821A (zh) 发光器件
CN1624944A (zh) 发光装置
CN1150594C (zh) 半导体产品的制造方法
CN1269230C (zh) 半导体发光器件及其制造工艺
CN1305960C (zh) 光学半导体元件及适用的环氧树脂组合物及其制造方法
CN1297016C (zh) 氮化物半导体元器件
CN1231980C (zh) 发光装置
CN1992359A (zh) 发光二极管及其制造方法
CN1241272C (zh) 氮化物半导体器件及其制造方法
CN1080939C (zh) 半导体发光器件及其制造方法
CN1254869C (zh) 氮化物半导体元件
CN1290153C (zh) 氮化物半导体元件的制造方法和氮化物半导体元件
CN1233077C (zh) 半导体元件
CN1672271A (zh) 半导体发光元件及其制造方法、使用此的发光装置
CN1613156A (zh) 具有支持衬底的氮化物半导体器件及其制造方法
CN1534355A (zh) 发光装置用组件、发光装置、背侧光照射装置、显示装置
CN1380703A (zh) 发光装置
CN1759492A (zh) 固体元件装置及其制造方法
CN101048855A (zh) 发光装置工艺
CN1436374A (zh) 使用led的光源装置及其制造方法
CN1877877A (zh) 氮化物半导体基板及其制造方法
CN1292934A (zh) 氮化物半导体元件
CN1835256A (zh) 半导体复合装置、led、led打印头和成像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20161208