CN1812147A - 发光装置 - Google Patents

发光装置 Download PDF

Info

Publication number
CN1812147A
CN1812147A CNA2005101338707A CN200510133870A CN1812147A CN 1812147 A CN1812147 A CN 1812147A CN A2005101338707 A CNA2005101338707 A CN A2005101338707A CN 200510133870 A CN200510133870 A CN 200510133870A CN 1812147 A CN1812147 A CN 1812147A
Authority
CN
China
Prior art keywords
light
layer
nitride semiconductor
type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101338707A
Other languages
English (en)
Other versions
CN100411208C (zh
Inventor
永井阳一
北林弘之
齐藤裕久
池田亚矢子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1812147A publication Critical patent/CN1812147A/zh
Application granted granted Critical
Publication of CN100411208C publication Critical patent/CN100411208C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

发光装置是包括：作为氮化物半导体基板的GaN基板(1)；在氮化物半导体基板的第(1)主表面一侧的n型AlxGa1－xN层(3)；从氮化物半导体基板看，远离n型AlxGa1－xN层(3)的p型AlxGa1－xN层(5)；位于n型AlxGa1－xN层(3)以及p型AlxGa1－xN层(5)之间的量子井(4)的发光装置。在此发光装置中，氮化物半导体基板的比电阻为0.5Ω·cm以下，向下安装p型AlxGa1－xN层(5)的一侧，从作为和氮化物半导体基板的第(1)主表面相反的一侧的主表面的第(2)主表面(1a)发射光。在氮化物半导体基板的第(2)主表面(1a)上形成槽(80)。由于构造简单，所以能够得到制造容易、在长时间能够安定地得到大的发光效率的发光装置。

Description

发光装置
技术领域
本发明涉及发光装置，更具体说是涉及由氮化物半导体形成的发光装置。还有，本发明中的所谓发光装置可以是只指以氮化物半导体基板和以在其上层叠的半导体层为主体形成的半导体元件或者半导体芯片的情况，也可以是只指将半导体芯片搭载在安装元件上、由树脂密封的器件的情况。进一步，也可以是指用于两者的情况。另外，有单纯地将半导体芯片称为芯片的情况。另外，有单纯地将芯片之中的基板和在其上形成的外延层称为基板的情况。
背景技术
白色发光二极管(LED：发光二极管)现在被广泛应用于携带信息终端等的小型电子设备的照明中，但今后有可能用于大空间或者大面积的照明。为了用于大空间、大面积的照明，有必要使LED的光的输出增大。因此，要在LED的电极中流动大电流，就有必要解决随着发热带来的温度上升的问题。
在图70中表示现在提出的GaN的LED的构造(参照特开2003-8083)。在此GaN的LED中，在蓝宝石基板101上设置n型GaN层102，在其n型GaN层102和p型GaN层104之间形成量子井构造103。在此量子井构造103上产生光。在p型GaN层104上，使p电极105电阻性接触这样形成。另外，在n型GaN层102上，使n电极106电阻性接触这样形成。
这些p电极105以及n电极106经由焊球107、108和安装元件109相连接。安装元件(底部安装元件)由Si基板构成，形成为了防止来自外部的浪涌电压的电路。即，对于作为Ga、Al、In等的III族氮化物半导体的电路故障的主要原因，重视瞬态电压和静电放电等的浪涌电压，不对发光装置施加大的正向电压以及反向电压这样，由稳压二极管等形成为了保护发光装置的电功率并联电路。对于浪涌电压的保护此后详细说明。
上述的GaN的LED的特征在于，发射来自蓝宝石基板101的背面的光这样(a1)向下安装p型GaN层104，而且在(a2)n型GaN层102上形成电极层106这点。此GaN的LED构造如图70所见，非常复杂。作为这样复杂的构造的原因，在(a2)n型GaN层102上形成了n电极层106的理由是因为由于蓝宝石基板101是绝缘体，不能在蓝宝石基板上设置n型电极。
不止是采用了上述的蓝宝石基板的发光装置，对于在用于发光装置的GaAs系、GaP系、GaN系的化合物半导体中，至此为止也逐步采用了在发光装置中一并设置防止瞬态电压以及静电放电的保护电路的方案(参照特开2000-286457、特开平11-54801、特开平11-220176)。特别是在GaN化合物半导体中，由于反方向的耐压为50V左右很低，另外正方向电压也只有150V左右的耐压，设置为了进行上述保护的电功率并联电路被认为是重要的。即，在底部安装的Si基板上形成上述GaN等的芯片，在此Si芯片上形成包括稳压二极管等的保护电路。上述这样的多个保护电路的方案，可以说是对于Ga、Al、Ln等的III族氮化物半导体的电路故障的主要原因是瞬态电压和静电放电等的浪涌电压的佐证。
另外，除了设置了上述的保护电路的发光装置之外，在作为导体的SiC基板上形成了GaN系发光装置的例子也被周知。即，采用(SiC基板的背面n电极/SiC基板/n型GaN层/量子井层叠构造(发光层)/p型GaN层/p电极)的层叠构造，发射来自p型GaN层的光的构造的LED也被广泛采用。
另外，为了使从LED发出的光的利用效率提高，通过在基板上形成晶格状的槽，形成多个凸部的例子也被周知(例如，参照特开2003-23176号)。
采用了在上述的图70中表示的蓝宝石基板的GaN的LED中，不能避免构造变得复杂，制造成本变高的问题。为了开拓在大空间的照明的用途的需要，由于必须使LED便宜，所以上述的构造不是优选。另外，由于在向下安装面一侧配置了p电极105、n电极106，电极的面积、特别是p电极的面积受到限制。为了流动大电流得到高输出，优选p电极有特别大的面积，但图70所示的构造受到限制，此结果是光输出受到限制。进一步，从使随着电流流动产生的热量散热这点看，也不优选在一侧的面上配置2个电极层。
另外，n型GaN层102流动和基板平行方向的电流时的电阻大也是除了发热和驱动电压之外，消耗电功率增加的原因。特别是，如果以成膜工艺的缩短为目的，使n型GaN层的厚度变薄，除了上述的发热和消耗电功率增加的问题之外，其n型GaN膜的露出成品率变得非常差。
另外，包括采用了上述的蓝宝石基板的发光装置的全部发光装置都是这样，散热面积受到限制，另外由于热电阻(由于每单位面积的单位能量的投入的温度上升)也大，不能取得每1个发光装置的大注入电流。特别是采用了蓝宝石基板的情况下，由于上述这样的p电极的面积受到限制，采用几乎没有余量的热设计是惯例。
进一步，采用了上述蓝宝石基板的GaN的LED的情况下，由于散热面积受到限制，因为即使电阻略微减小，也会降低发热量，所以处于采用使p电极和n电极以梳形组合扩大接触面积的构造的状况。这样的梳形电极加工不容易，确实带来制造成本的上升。
如上所述，在发光装置中热条件的设计具有基本的重要性，当想要得到大输出时，由于上述这样的热条件受到制约，即使为了稍微缓解此制约，也不得不必须采用复杂的电极形状。
进一步，存在以下这样的问题。将在蓝宝石基板上形成的GaN系发光装置向下安装，将蓝宝石基板的背面作为光的发射面的情况下，由于蓝宝石的折射率为1.8左右，GaN的折射率为2.4左右，在产生光并传播到GaN层和蓝宝石基板的界面上，规定入射角以上的光全反射，不能发射到外部。即，入射角θ≥sin-1(1.8/2.4)≈42°的范围的光止于GaN层，不能发射到外部。因此，在蓝宝石基板的主平面的发光效率下降。但是，虽然发光效率的问题也很重要，但还不止是这个问题。上述全反射的光在GaN层传播，从GaN层的侧面发射出。上述的全反射的光量占有很大比例，另外，由于GaN层薄，所以从侧面发射出的光的能量密度变高。位于GaN层的侧面被此光照射的密封树脂受到损伤，产生缩短发光装置的寿命的问题。
另外，在从p层一侧取出光(SiC基板背面n电极/SiC基板/n型GaN层/量子井层叠构造(发光层)/p型GaN层/p电极)的构造的GaN的LED中，由于p电极的光吸收率大，所以不能使大输出的光效率良好地向外部发射。使p电极的覆盖率减小，即如果使开口率增大，增加光的发射量，由于p型GaN层电阻高，不能使电流流经p型GaN层全体。因此，不能在量子井构造的全体上激活发光，发光输出下降。另外，电阻上升，产生发热和电流容量的问题。进一步，如果以电流一样地流经p型GaN层全体为目的，加厚p型GaN层的厚度，由此p型GaN层的光的吸收大，输出被限制。
发明内容
本发明的目的在于提供一种由于构造简单，所以制造容易的、能够长时间安定地得到大的发光效率的发光装置。
本发明的发光装置是包括了：氮化物半导体基板；在氮化物半导体基板的第1主表面一侧，n型氮化物半导体层；从氮化物半导体基板看，位于远离n型氮化物半导体层的p型氮化物半导体层；位于n型氮化物半导体以及p型氮化物半导体层之间的发光层的发光装置。在此发光装置中，氮化物半导体基板的比电阻为0.5Ω·cm以下，将p型氮化物半导体层一侧向下安装，发射来自作为和氮化物半导体基板的第1主表面相反一侧的主表面的第2主表面的光。在氮化物半导体基板的第2主表面形成槽。
在此构成中，因为在电阻低的氮化物半导体基板的背面(第2主表面)设置了n电极，即使以小的覆盖率即大的开口率设置n电极，也能使电流流经氮化物半导体基板全体。因此，在发射面光的吸收率变小，能使发光效率提高。还有，光的发射不止是在第2主表面上，当然也能从侧面发射。在以下的发光装置中也是同样的。
另外，由于电阻高的p型氮化物半导体层的侧面不是光发射面，所以能在p型氮化物半导体层的全体表面形成p型电极层，在抑制流过大电流产生的发热，另外在使产生的热通过传导散热方面都可以是比较适合的构造。即，能使由于热的原因受到的制约得到非常好的缓解。因此，为了使电阻下降，组合p电极和n电极的梳形等就是不必要的了。
进一步，由于GaN基板导电性能优良，没有必要特别设置对于浪涌电压的保护电路，另外也能成为耐压性能也非常优良的装置。
另外，因为没有进行复杂的加工工艺，所以也容易降低制造成本。
另外，由于在作为氮化物半导体基板的光的发射面的第2主表面上形成槽，所以从槽的侧面也能取出光。此结果是能使发光装置中的光的利用效率提高。
还有，氮化物半导体“基板”是指和独立地、能够搬运的厚度相对应的厚的板状物体，分为在搬运中单独地保持其本身形状困难的“膜”和“层”。在此后进行说明。对于GaN基板以及AlN基板也是同样的。
附图说明
图1是表示作为根据本发明的发光装置的LED的实施方式1的图。
图2是表示包括图1的LED发光层的层叠构造的图。
图3是表示从晶片获取图2所示的构造的芯片时的晶片的状态的图。
图4是表示图3中的电极配置的图。
图5是表示图1～图4所示的根据本发明的LED的实施方式1的第1变形例的图。
图6是表示图5所示的LED的平面形状的图。
图7是表示从晶片获取构成图5以及图6所示的LED的层叠构造的芯片时的晶片状态的图。
图8是表示图1～图4所示的根据本发明的LED的实施方式1的第2变形例的图。
图9是表示从晶片获取构成图8所示的LED的层叠构造的芯片时的晶片状态的图。
图10是图9所示的GaN基板的第2主表面的放大断面模式图。
图11是表示图1～图4所示的根据本发明的LED的实施方式1的第3变形例的图。
图12是表示比较例B的图。
图13是表示包括比较例B的LED的发光层的层叠构造的图。
图14是表示从晶片获取比较例B的层叠构造的芯片时的晶片状态的图。
图15是表示图14中的电极的配置的图。
图16是表示本发明例A以及比较例B的施加电流和光输出的关系的图。
图17是表示在本发明例A以及比较例B的发光层的电流密度和光输出的关系的图。
图18是表示比较例E的LED的图。
图19是图18所示的比较例E的LED的俯视图。
图20是表示本发明的实施例3中的本发明例F的LED的图。
图21是表示从晶片获取本发明例F的层叠构造的芯片时的电极的配置的图。
图22是模式地表示根据计算机仿真的LED芯片内的电流流动的图。
图23是表示本发明的实施例3中的LED的发光层中的电流密度比的图。
图24是表示本发明的实施例3中的LED(没有荧光材料)的施加电流和光输出的关系的图。
图25是表示在本发明的实施例3中的LED(没有荧光材料)的发光层的电流密度和光输出的关系的图。
图26是表示本发明的实施例3中的LED(有荧光材料：白色)的施加电流和光输出的关系的图。
图27是表示在本发明的实施例3中的LED(有荧光材料：白色)的发光层的电流密度和光输出的关系的图。
图28是表示本发明的实施例3中的LED的变形例F-3的图。
图29是图28的LED的俯视图。
图30是表示本发明的实施例4中的LED的透过率测量实验的概要的图。
图31是表示图30所示的透过率测量实验中光透过基板的情况的图。
图32是表示基板的厚度对透过率的影响的图。
图33是表示在本发明的实施例5中，为了从晶片获取本发明例L的LED，进行了元件分离的蚀刻之后状态的图。
图34是表示在本发明的实施例5中，为了从晶片获取比较例M的LED，进行元件分离的蚀刻，想要在蚀刻槽的底部形成n电极时的状态的图。
图35是表示在本发明的实施例5中，为了从晶片获取比较例N的LED，进行元件分离，想要在蚀刻槽底部形成n电极时的状态的图。
图36是表示本发明的实施例7的本发明例Q的LED的图。
图37是表示本发明的实施例7的本发明例R的LED的图。
图38是表示本发明的实施例8的本发明例S以及T的LED的图。
图39是表示本发明的实施例8的本发明例U的LED的图。
图40是表示本发明的实施例8的本发明例W的LED的图。
图41是表示本发明的实施例9中氧浓度对GaN基板的比电阻的影响的图。
图42是表示在本发明的实施例9中，氧浓度对GaN基板的光(波长450nm)的透过率的影响的图。
图43是表示根据厚度以及氧浓度变化的GaN基板制作了发光元件时的此发光元件的光输出以及电流均匀流动的平面大小的图。
图44是表示本发明的实施例10中GaN基板中的铁心接续在外延层的状态的图。
图45是表示接续在成为孔状凹部的外延层上的铁心的图。
图46是表示在本发明的实施例11中，从20×20mm的GaN基板的c面的偏离角度分布的图。
图47是表示本发明的实施例11中，在GaN基板和AlGaN涂层之间配置了缓冲层的构造的图。
图48是表示本发明的实施例11中，放大了能够得到光输出8mW以上的偏离角度范围的结果的图。
图49是表示本发明的实施例12中的发光元件的图。
图50是表示着眼于本发明的实施例13中的发光元件的p电极的剖视图。
图51是透视了图50的发光元件的p电极的俯视图。
图52是表示实施例13的本发明例S5中的发光以及反射的图。
图53是表示实施例13的比较例T6中的发光以及反射的图。
图54是表示作为实施例13列举出的本发明例A中的发光以及反射的图。
图55是表示在本发明的实施例14中，板状结晶反射区域表现为晶格状的GaN基板的主平面的图。
图56是表示图55的板状结晶反射区域的GaN基板的剖视图。
图57是表示本发明的实施例14的本发明例S6的剖视图。
图58是表示本发明的实施例14中所包括的、和图55另外排列配置的板状结晶区域的俯视图。
图59是图58的剖视图。
图60是表示本发明的实施例15的本发明例S7中发光以及反射的剖视图。
图61是表示作为本发明的实施例15中的另外的实施例S8中的发光以及反射的剖视图。
图62是表示比较例T7中的发光以及反射的剖视图。
图63是表示本发明的实施例16中的比较例T9的剖视图。
图64是表示槽的深度和光的取出倍数的关系的图表。
图65是表示相邻的槽的宽和光取出倍数的关系的图表。
图66是表示槽的侧壁与和GaN基板的第2主表面平行的面形成的角度θ以及光取出倍数的关系的图表。
图67是表示在槽间形成的凸部的形状以及配置和光取出倍数的关系的图表。
图68是为了说明图67中表示的凸部的圆锥四角配置的平面模式图。
图69是为了说明图67中表示的圆锥六角配置的平面模式图。
图70是表示以往的LED的图。
具体实施方式
接着，采用附图，对于本发明的实施方式以及实施例进行说明。还有，在以下的图中相同或者等同的部分采用相同的参照符号，不重复其说明。
(第1实施方式)
参照图1以及图2，说明本发明的LED的实施方式1。
如图1所示，在GaN基板1的第1主表面的侧面形成包括后面详细说明的发光层等的层叠构造，设置p电极12。在本实施方式中，此p电极12由导电性粘接剂14被向下安装在引线架安装部21a上。
GaN基板1的第2主表面1a是发射在发光层发出的光的面，在此面上设置了n电极11。在此第2主表面1a上形成分别在和图1的纸面垂直的方向以及和纸面平行的方向延伸的多个槽80。此n电极11覆盖第2主表面全部这样，在位于第2主表面1a上的槽80之间的平坦部分上形成。使没有被n电极11覆盖部分的比例大是重要的。如果使开口率大，由n电极阻挡的光减少，能使光向外部发射的发射效率提高。
n电极11由导线13和引线架的引线部21b电连接。导线13以及上述层叠构造由作为密封材料的环氧树脂15密封。放大上述的构成之中，从GaN基板1至p电极12之间的层叠构造，在图2中表示。图2和图1中的层叠构造上下相反。
参照图2，n型GaN外延层2位于GaN基板1上，在其上形成n型AlxGa1-xN层3。在其上形成由AlxGa1-xN层和AlxInyGa1-x-yN层构成的量子井(MQW：Multi-Quantum Well)4。与n型AlxGa1-xN层3夹着该量子井4这样配置p型AlxGa1-xN层5。另外，在p型AlxGa1-xN层5上配置p型GaN层6。在上述的构造中，在量子井4发光。另外，如图1所示，在p型GaN层6上覆盖p型GaN层6的上部表面全体这样形成p电极12，向下安装。
接着，参照图3以及图4，对于图1以及图2所示的LED的制造方法简单进行说明。
首先，准备GaN基板。然后，在该GaN基板的主表面上采用MOCVD(metal Organic Chemical Vapor Deposition)等的成膜方法，形成层叠构造(Si掺杂n型GaN层/涂层的Si掺杂n型Al0.2Ga0.8N层/将GaN层和In0.15Ga0.85N层的2层构造多层重叠的MQW(Multi-Quantum Well))/涂层的Mg掺杂p型Al0.2Ga0.8N层/Mg掺杂p型GaN层)。接着，对此晶片进行活性化处理，进行Mg掺杂p型层的低电阻处理。进一步通过光刻技术和RIE(活性离子腐蚀)，从Mg掺杂p型层一侧开始至Si掺杂n型层为止，用Cl气体对此晶片蚀刻。由此蚀刻，如图3所示，形成元件分离槽25，进行元件分离。
接着，在作为GaN基板的第2主平面(主表面)的背面的N面上，由光刻技术、蒸镀、剥离法，以规定的间隔(距离L2)在芯片的中心形成平面形状为矩形的n电极(参照图3以及图4)。作为n电极，在GaN基板以下按顺序形成(Ti层/Al层/Ti层/Au层)这样的层叠构造也可以。然后，为了使n电极和GaN基板的背面的接触电阻为规定值，在氮气(N2)环境中加热GaN基板。
接着，作为p电极，与p型GaN层接触形成具有规定厚度的导体层。作为导体层，例如和GaN层连接这样形成规定厚度的Ni层，在其上在全体形成规定厚度的Au层也可以(参照图3以及图4)。此种情况下，为了使p电极和p型GaN层的接触电阻为规定值，也可以在惰性气体环境中加热处理GaN基板。
接着，在GaN基板的背面(N面)，通过切割形成断面形状为V字形的槽80。作为槽80，分别形成多条图4所示的纵向的槽80a和横向的槽80b。此时，n电极11位于槽80间的平坦的表面。其后，如图3以及图4所示，芯片边界50作为侧面出现这样，进行刻画，将芯片分出的小片作为发光装置。然后，参照图1，在引线架的安装部21a上，上述芯片的p型GaN层一侧相接触这样安装，形成了发光装置。由在安装部涂层的导电性粘接剂14将发光装置和安装部固定的同时，得到了导通性。然后，使n电极11和导线架的导线部通过导线焊接导通之后，由环氧树脂15进行树脂密封，将发光装置制成灯。还有，为了使发光装置的散热性良好，发光装置的p型GaN层和全部安装部相接触这样搭载也可以。另外，导电性粘接剂14也可以选择导热性良好的Ag的物质或者引线架选择导热性良好的CuW的物质。
参照图5以及图6，说明根据本发明的LED的实施方式1的第1变形例。
图5以及图6所示的LED基本包括和图1以及图2所示的LED同样的构造，但n电极11配置在GaN基板的四边，即4个角附近这点和图1以及图2所示的LED不同。另外，在图5以及图6所示的LED中，在本导体芯片的安装中，包围半导体芯片这样在引线架上配置反射环37。
图5以及图6所示的LED的制造方法基本和图1以及图2所示的LED的制造方法相同。只是，如图7所示，相邻的槽80的间隔(间隔P)比图3所示的间隔P小，每1个间隔的槽80的个数比图1以及图2所示的LED多。此种情况下，和n电极11的数量增加相对应，能使各个n电极11的面积比图1以及图2所示的LED的n电极11的面积小。
参照图8，说明根据本发明的LED的实施方式1的第2变形例。
图8所示的LED基本包括和图1以及图2所示的LED同样的构造，但在GaN基板1的第2主表面1a上形成的槽80的侧壁形状不同。即，槽80的侧壁位于底部一侧，由对于第2主表面1a的角度相对大的底部一侧侧壁84和与底部一侧侧壁84相连、对于第2主表面1a的角度相对小的开口侧侧壁86构成。这样的话，和图1以及图2所示的LED相比，能使从第2主表面1a发射的光的光量更大。
图8所示的LED的制造方法基本和图1以及图2所示的LED的制造方法相同。只是，在GaN基板1的第2主表面1a上形成槽80的工艺中，进行2次切割。即，通过利用进行切割的刀刃的角度相对小的切刀进行第1次切割，形成底壁侧侧壁84。然后，通过利用刀刃的角度相对大的切刀沿着进行了第1次切割的部分进行第2次切割，形成开口侧侧比86。此时刀刃切入GaN基板1的第2主表面1a的切入深度比在第1次切割中切入的深度浅。这样做，如图9以及图10所示，能够形成由具有对于和第2主表面平行的面的角度为θ1的底壁一侧侧壁84、对于和第2主表面平行的面的角度为θ2(其中，θ2＜θ1)的开口侧侧壁86的侧壁构成的槽80。另外，从不同的观点来看，在槽80中侧壁由具有2个角度的部分(底壁侧侧壁84以及开口侧侧壁86)构成。还有，也可以交换上述的第1次切割和第2次切割顺序执行。
参照图11说明本发明的LED的实施方式1的第3变形例。
图11所示的LED基本和图1以及图2所示的LED具有相同的构造，但在GaN基板1的第2主表面1a上形成的槽80的侧壁的形状不同。即，在图11所示的LED中，槽80的侧壁是在从GaN基板1的第2主表面1a突出的方向上为凸的曲面形状。然后，分别沿着和图11的纸面垂直的方向以及和纸面平行的方向延伸这样形成多个槽80。另外，相邻的槽间的凸部82为半球状。因此，槽80的间距周期性地放大、缩小这样形成槽80。
图11所示的LED的制造方法基本和图1以及图2所示的LED的制造方法相同。只是，在GaN基板1的第2主表面1a形成槽80的工艺中，槽80间的凸部82为半球状这样，槽80的侧壁为曲面这样进行切割等的机械加工。
根据本发明的LED是利用了上述这样的氮化物半导体基板的装置。以下，对于作为发光装置的LED的具体的构成以及其效果更详细地进行说明。
(实施例1)
最初，进行蓝宝石基板和作为氮化物半导体基板的GaN基板的比较。此处，本发明的实施例1中的本发明例A的LED采用了和图1所示的LED相同的构造。以下，参照图1的同时，说明本发明例A的LED。如图1所示，在本发明例A的LED中，在GaN基板1的第1主表面的侧面形成包括后面详细说明的发光层等的层叠构造，设置了p电极12。在本实施方式中，一个特征在于，此p电极12由导电性粘接剂14被向下安装在引线架安装部21a上这点。
GaN基板1的第2主表面1a是发射由发光层发出的光的面，在此面上设置了n电极11。在此第2主表面1a上形成分别向和图1的纸面垂直的方向以及和纸面平行的方向延伸的多个槽80。此n电极11不覆盖第2主表面全体这样，在位于第2主表面1a上槽80之间的平坦部分上形成。重要的是使不被n电极11覆盖的部分的比例大。如果开口率大，由n电极遮挡的光减少，能使光向外部发射的发射效率提高。
n电极11由导线13和引线架的引线部21b电连接。导线13以及上述的层叠构造由环氧树脂15密封。正如已经叙述的这样，上述构成之中，将从GaN基板1到p电极12之间的层叠构造放大表示的图是图2。在图2中，和图1中的层叠构造是上下相反的。
接着，对于本发明例A的LED的制造方法进行说明。
(a1)使用了偏离c面0.5°的GaN的偏离基板。此基板的比电阻为0.01Ω·cm，位错密度为1E7/cm2，厚度为400μm。
(a2)由MOCVD(金属有机化学汽相淀积)在作为GaN基板的第1主表面的Ga面上形成了下面的层叠构造。(Si掺杂n型GaN层/涂层的Si掺杂n型Al0.2Ga0.8N层/将GaN层和In0.15Ga0.85N层的2层构造3层重叠的MQW(多量子井))/涂层的Mg掺杂p型Al0.2Ga0.8N层/Mg掺杂p型GaN层)。
(a3)发光波长为450nm，通过比较低温4.2K下的PL(光致发光)强度和室温298K下的PL强度，比较容易计算出的内部量子效率为40％。
(a4)对此晶片进行活性化处理，进行了Mg掺杂p型层的低电阻处理。根据空穴测量的载流子的浓度为Mg掺杂p型Al0.2Ga0.8N层为5E17/cm3，Mg掺杂p型GaN层为1E18/cm3。
(a5)在此晶片上进一步通过光刻技术和RIE(活性离子腐蚀)，采用Cl气体对从Mg掺杂p型层侧开始至Si掺杂n型层为止进行蚀刻。通过此蚀刻，如图3所示，形成元件分离槽25，进行了元件分离。元件分离槽的间距L3为100μm。
(a6)在作为GaN基板的第2主平面的背面N面上，通过光刻技术、蒸镀和剥离法，形成了相隔距离L2＝400μm、在芯片的中心平面形状为正方形的、1边的间距(D)为100μm的n电极(参照图3以及图4)。作为N电极，和GaN基板相接触从下面开始依次为(Ti层20nm/Al层100nm/Ti层20nm/Au层200nm)的层叠构造。通过将其在氮(N2)环境中进行加热，使接触电阻为1E-5Ω·cm2以下。
(a7)作为p电极，形成和p型GaN层接触、厚度为4nm的Ni层，在其上在全体形成了厚度为4nm的Au层(参照图3以及图4)。通过将此在惰性气体环境中加热处理，使接触电阻为5E-4Ω·cm2。
(a8)其后，通过切割，在基板的N面上形成了断面形状为V字形的槽80。如图3所示，槽的深度T3为40μm，槽80的侧壁与和GaN基板1的第2主表面平行的平面的夹角θ为60°，相邻的槽80的间距P为150μm。
(a9)其后，如图3以及图4所示，芯片边界50作为侧面出现这样进行刻画，将成为芯片的小片作为发光装置。制成芯片的发光装置其光的发射面采用300μm□(1个边的长度为300μm的正方形)的形状，发光层为300μm□的形状。即，在图4中，L1＝300μm，L2＝400μm。另外，元件分离槽的间距L3＝100μm，n电极的1个边的间距D＝100μm。
(a10)参照图1，在引线架的安装部21a上，使上述芯片的p型GaN层一侧接触这样搭载，形成了发光装置。由在安装部涂层的导电性粘接剂14将发光装置和安装部固定的同时，得到了导通性。
(a11)为了使发光装置的散热性良好，使发光装置的p型GaN层与全部安装部接触这样搭载。另外，粘接剂选择了导热性良好的Ag系的物质，另外引线架也选择了导热性良好的CuW系的物质。由此，得到的热电阻为8℃/W。
(a12)进一步，使n电极和引线架的引线部通过引线焊接导通之后，由环氧树脂进行树脂密封，将发光装置制成灯。
接着，对于比较例B简单进行说明。在图12中，p电极112由导电性粘接剂14被向下安装在引线架安装部。另外，n电极通过导电性粘接剂14与和p电极相连的引线架安装部分离的引线架安装部121a相连接。在其上设置包括发光层的层叠构造(图13)，和n型GaN层102的规定范围接触。N型GaN层102在蓝宝石基板101上形成，在上述层叠构造相接触的范围之外的范围设置n电极111。n电极111由导线或者导电性粘接剂与引线架安装部121a或者引线架引线部121b电气地相连。另外，在蓝宝石基板101上，在位于与形成了n电极111的表面相反一侧的表面(图12中的蓝宝石基板101的上部表面)，形成和在图1所示的GaN基板1上形成的槽80具有相同构造的槽180。
从发光层发出的光通过蓝宝石基板101向外部发射。覆盖包括蓝宝石基板的上述层叠构造这样将环氧树脂15密封。
(b1)使用了偏离c面0.2°的蓝宝石绝缘偏离基板。此蓝宝石基板的厚度为400μm。
(b2)～(b4)执行了和本发明例A中的(a2)～(a4)相同的处理。
(b5)比较例B的情况下，为了使蓝宝石基板为绝缘体，有必要将n电极和p电极设置在相同的成长膜一侧。因此，进一步通过光刻技术和RIE，通过从Mg掺杂p型层一侧至Si掺杂n型层为止由Cl气体对此晶片进行蚀刻，使为了设置n电极的n型GaN层露出，另外进行了和本发明例A同样的元件分离(图14，图15)。元件的形状为300μm□，其中露出的n型GaN的大小为每个元件150μm□。即，露出部分的四边形的段的边长L4为150μm。
(b6)在露出的n型GaN层上，通过光刻技术、蒸镀、剥离法制成了直径为100μm的n电极。厚度、热处理、接触电阻和本发明例A相同。
(b7)在从元件300μm□中除去n型GaN露出部300μm□的p型GaN层部分设置了p电极。厚度、热处理、接触电阻和本发明例A相同。
(b8)和本发明例A中的(a8)同样地由切割形成了槽180。
(b9)～(b10)进行了和本发明例A中相对应的处理相同的处理。
(b11)和本发明例A同样地，为了使从发光装置的散热性良好，使发光装置的p型GaN层和全部安装部相接触这样搭载。在图12中，p型GaN层106和p电极112的接触面积为0.0675mm2。由于发光装置的发热在量子井层104和p型GaN层106产生，此散热主要由p电极112的面积决定。在图12的情况下，虽然n电极111也通过导电性粘接剂114和引线架的安装部121a相连，但散热面积实质上为上述的接触面积0.0675mm2。本发明例A的p型GaN层6和p电极112的接触面积为0.09mm2。粘接剂、引线架的材质和本发明例A相同。在比较例B中，反映上述的构造，热电阻为10.4℃/W，为本发明例A的1.3倍，变差。
(b12)进行了和本发明例A所对应的处理相同的处理。
(实验及其结果)
对本发明例A和比较例B搭载到积分球内之后施加规定的电流，进行了从被聚光的检波器输出的光输出值的比较。在图16中表示结果。根据图16，电流不泄漏被注入MQW层，在MQW层的非发光性再结合比较少，另外在由于发热带来的芯片温度上升小这样比较理想的状态下，光输出值和施加的电流的增加成比例增加。例如，注入20mA，本发明例A得到8mW，另外比较例B得到7.2mW的输出。
但是，施加了5倍的电流100mA的情况下，在本发明例A中得到了5倍的40mW的输出，但在比较例B中只得到了25.2mW(参照图16)。在此时的MQW发光部的电流密度如图17所示，在本发明例A中为110A/cm2，在比较例B中为150A/cm2。即，在本发明例A的MQW的发光部的电流密度比在比较例B中的变大。
这意味着在本发明例A中散热面积对于产生的热来讲十分大，另外通过在基板的第2主表面一侧设置n电极，成为没有电流密度极其大的部分的构造。与此相对，在比较例B中除了散热面积比本发明例A还要小之外，由于在露出的n型GaN层上设置n电极，在与层平行的方向的n型GaN层中流动的电流的电流密度变得过分地极其大。其结果是在比较例B中，发热变得进一步增加。
另外，本发明例A与比较例B不同，由于n电极和p电极位于相对的位置，没有电短路的担心，所以可以防止在相同一侧设置比较例B中例如为了防止短路的p电极和n电极之间电绝缘的膜这样的多余的制造成本的增加。
进一步说明本发明例A以及比较例B的静电耐压的实验结果。实验是使发光装置和被静电充电的电容相对，使两者间产生放电。此时，在比较例B中，由大约100V的静电压被破坏。另一方面，在本发明例A中，直到大约8000V为止都没有产生破坏。可以看出，在本发明例A中，具有比较例B的约80倍的静电耐压。
另外，在上述的本发明例A中，因为在GaN基板上形成GaN系发光装置，将GaN系发光芯片向下安装，即使从GaN基板背面发射光这样，由于在折射率不同的两者之间也没有光，所以没有全反射，光从GaN系发光芯片向GaN基板传播。因此，和采用蓝宝石基板形成了GaN系发光装置的构造相比，能使GaN基板主平面的光输出提高。进一步，因为光不会从GaN层的侧面极大地集中发射，密封树脂不会受到损伤，不会由于密封树脂带来寿命受到制约。
在本发明例中，只示例了发光波长450nm的一例，改变了发光波长和层构造的情况下也能得到相同的效果。另外，如果基板的特性相同，当然代替GaN基板，采用AlxGa1-xN基板(其中，x比0大1以下)也能得到同样的效果。
(实施例2)
在本发明的实施例2中，对于进一步增大面积时的本发明例C进行说明。本发明例C和图1所示的本发明例A的构造相同，但其尺寸L1和在本发明例A中的0.3mm(300μm)相比，在本发明例C中，L1为3mm，是本发明例A的10倍。即，面积为100倍。首先，本发明例C的制造方法如下。
(本发明例C)
(c1)～(c5)GaN基板采用大的基板，进行和本发明例A所对应的处理相同的处理。
(c6)在作为GaN基板的背面的第2主表面上，通过光刻技术、蒸镀和剥离法，每隔3.1mm，在芯片的中心形成平面形状为正方形，1边的间距D为100μm的n电极。作为n电极，和上述GaN基板的背面相接触，从下面开始按照顺序形成了(Ti层20nm/Al层100nm/Ti层20nm/Au层200nm)的层叠构造。通过将此在惰性环境中加热处理，使接触电阻为1E-5Ω·cm2以下。
(c7)～(c8)进行了和在本发明例A中所对应的处理相同的处理。
(c9)其后使其成为规定的形状这样进行刻画，将成为芯片之后的装置作为发光装置。成为芯片之后的发光元件的大小为3mm□。
(c10)～(c12)进行了和本发明例A中所对应的处理相同的处理。接着，如下这样制作了将本发明例C的n电极的配置进行了变形的变形例C1。
(变形例C1)
作为上述本发明例C的变形例的本发明例C1基本包括和图5以及图6所示的LED同样的构造。如图5以及图6所示，在本发明例C1中，其特征在于，将n电极11配置在GaN基板的四周、即4个角这点。其中，在图5中，n电极11在平面上看，和活性层部分重叠这样进行配置，但在本发明例C1中，n电极11在平面上看，位于活性层外面这样进行配置。另外，在半导体芯片的安装中，包围半导体芯片这样在引线架配置反射环37。
在上述本发明例C1的制造中，进行了和本发明例A所对应的工艺相同的处理。其中，连接导线采用4条Au线，各个断面直径为25μm。位于4角的各n电极的形状为45μm□。
接着对于比较例D进行说明。比较例D的构造和图12所示的构造相同。只是，和图12的比较例B中L1为300μm(0.3mm)相比，比较例D的L1为3mm，为10倍。另外，形成n电极的n型GaN层的部分的尺寸L4和图12的比较例B是相同的150μm。比较例D的制造方法如下。
(比较例D)
(d1)使用了偏离c面0.2°的蓝宝石的大尺寸的绝缘偏离基板。蓝宝石基板厚度采用了400μm。
(d2)～(d4)进行了和本发明例A1所对应的处理相同的处理。
(d5)比较例D的情况下，由于蓝宝石基板为绝缘体，所以n电极设置在和p电极相同的成长膜一侧设置是必要的。因此，进一步由光刻技术和RIE通过从Mg掺杂的p型层一侧开始至Si掺杂的n型层为止用Cl气体对此晶片进行蚀刻，使为了设置n电极的n型GaN层露出，进行了和本发明例A同样的元件分离。元件的大小采用了如上述的3mm□的大型尺寸。为了配置n电极露出的n型GaN层的部分的间距采用了相当于1个元件的150μm□。
(d6)在露出的n型GaN层上，由光刻技术、蒸镀和剥离法形成了直径100μm的n型电极。厚度、热处理、接触电阻和本发明例A相同。
(d7)p电极在从元件区域3.1mm□除去了用于配置元件分离槽和n电极的n型GaN层的露出部150μm□，在p型GaN层设置。厚度、热处理、接触电阻和本发明例A相同。
(d8)～(d12)进行了和本发明例A所对应的处理相同的处理。
接着，对于另一个比较例E进行说明。比较例E采用如图18所示的蓝宝石基板，将p电极112以及n电极111同时设置在向下安装侧这点和比较例B以及D相同。但是，从图19的俯视图看出，使p电极112为梳形，使n电极111配置在梳齿之间，在p电极112和n电极111之间配置绝缘体这点不同。这是为了使在p电极和n电极流动的电流均一，不产生电流密度极其高的位置。此比较例E的制造方法如下。
(比较例E)
采用和比较例D相同的制作方法，n电极111是每隔0.5mm设置了5条、0.1mm宽的梳形电极(参照图18以及图19)。取n电极111和p电极112的间隔为0.1mm的同时，在n型GaN层102的剩余的背面部分设置了p电极。进一步，不使各个电极电气短路这样，在n电极和p电极之间的间隙设置了用于进行表面保护的绝缘体119。进一步，不短路这样在引线架的安装部121a的各个电极位置对应的部分放置导电性粘接剂114，控制芯片和引线架的横向以及纵向、进一步旋转方向的偏离的同时，搭载了引线架。
(实验及其结果)
对本发明例C和比较例D搭载到积分球内之后施加规定的电流，进行了从被聚光的检波器输出的光输出值的比较。在20mA的电流施加中，本发明例C的输出为8mW，另外比较例D为7.2mW。另一方面，施加了2A(2000mA)的电流时，在本发明例C中，得到了100倍的输出的800mW。但是在比较例D中，有了破损。
因此，在不对比较例D进行树脂密封的状态下，施加电流的同时，用热观察器测量了元件的温度的结果是，从n电极向MQW发光部在n型GaN层中和层平行的方向集中流动电流的部位异常发热，看出产生了破损。
因此，进一步制作了对于比较例D，从n型电极向MQW发光部在n型GaN层中和层平行的方向流动的电流分散的构造的装置。这是上述的比较例E。在比较例E中，施加电流20mA时，得到了7.2mW、2A时得到了720mW、本发明例C的0.9倍的输出。
这样，如果想要得到和本发明例C接近的性能，和本发明例C相比，由于需要非常复杂的构造以及工艺，所以是制造成本非常大的装置。
接着，对于上述的本发明例C、比较例D以及E进行了静电耐压的实验。实验如上所述，使发光装置和被静电充电的电容相对，使两者间产生放电。此时，在比较例D以及E中，大约由100V的静电压被破坏。另一方面，在本发明例中，直到大约8000V为止还没有破坏。即，在本发明例中，得到了80倍左右非常高的静电耐压。
在本发明例C1中，开口率大增50％几乎为100％。另外，位于通过GaN基板的四角，和位于中央的情况相比，极大地减少了光取出的障碍。如上所述，在本发明例C1中，平面上看，因为n电极位于活性层之外，n电极对光取出完全没有影响。此结果是在本发明例C1中可以得到比本发明例C更高的输出。
(实施例3)
在本发明的实施例3中，测量了在光发射面开口率以及GaN基板的电阻对光输出的影响。开口率的调整通过改变基板面积或者p电极大小和n电极大小进行。实验体采用了图1所示的构造的LED，但对于一部分实验，如图20所示，对于配置荧光材料26、采用了白色LED的实验体也进行了实验。实验体为本发明例F、GaN基板的比电阻不在本发明的范围内的比较例G以及H的3个。对于此后说明的实验体F、G、H的各个，制作了不包括图1所示的荧光材料、由环氧树脂密封的实验体和搭载了图20所示的荧光材料的白色LED。开口率为{(p电极面积-n电极面积)/p电极面积}×100(％)。
本发明例F的L1＝8mm、D＝100μm，开口率大致为100％。另外，比较例G的L1＝0.49mm、D＝100μm，开口率为97％。另外，比较例H的L1＝8mm、D＝7.51mm，开口率为31％。对于上述本发明例F以及比较例G、H的制造方法下面进行说明。
(本发明例F)
(f1)～(f8)进行了和本发明例A所对应的处理相同的处理。
(f9)其后成为规定的形状这样，如图21所示，进行刻画，将制成芯片后的装置作为发光装置。得到的发光装置为8mm□。
(f10)～(f12)进行了和本发明例A所对应的处理相同的处理。
(f13)和上述的(f12)不同，另外地在(f11)中，在引线架的安装部搭载的装置上的n电极侧搭载了荧光材料之后，由环氧树脂进行树脂密封，还制作了发出白色光的灯。对此使用了能得到450nm的光输出每1瓦特180lm的荧光材料。
(比较例G)
(g1)使用了偏离c面0.5°的n型GaN的偏离基板。选择了比电阻为0.6Ω·cm这样，比本发明的范围0.5Ω·cm以下还要高的基板。此GaN基板的位错密度为1E7/cm2，另外厚度为400μm。
(g2)～(g8)进行了和本发明例F所对应的处理相同的处理。
(g9)其后，成为规定形状这样进行刻画，将成为芯片的装置作为发光装置，得到的发光装置为0.49mm□。
(g10)～(g13)进行了和本发明例F中所对应的处理相同的处理。
(比较例H)
(h1)使用了偏离c面0.5°的n型GaN的偏离基板。选择了比电阻为0.6Ω·cm这样比本发明的范围0.5Ω·cm以下还要高的基板。此GaN基板的位错密度为1E7/cm2，另外厚度为400μm。
(h2)～(h8)进行了和本发明例F所对应的处理相同的处理。
(h9)其后，成为规定形状这样进行刻画，将成为芯片的装置作为发光装置，得到的发光装置为8mm□。
(h10)～(h13)进行了和本发明例F中所对应的处理相同的处理。
(实验及其结果)
(1)对本发明例F以及比较例G、H，通过计算机仿真计算了从n电极流向MQW层的电流比较均匀地发散的范围的电流分布。此计算机仿真结果反映在本发明例F以及比较例G、H的元件设计中。图22表示电流的发散的图。另外，在图23中，在n电极中心电流密度的值取1。
(i)本发明例F的结果：n电极正下方电流密度最大，随着远离n电极，电流密度变小。另外，得到n电极正下方的1/3以上的电流密度的范围为以n电极正下方为中心，直径12mm处。基于此结果，发光装置的大小为包括其的大小8mm□。在作为GaN基板的第2主表面的N面上，通过光刻、蒸镀、剥离法，每隔8.1mm、在芯片的中心形成平面形状为正方形，1边宽为100μm的n型电极。此种情况下，GaN基板的N面上没有n型电极的部分，也就是开口率为每个元件大致是100％。厚度、热处理、接触电阻和本发明例A相同。(ii)比较例G的结果：得到n电极正下方的1/3以上的电流密度的范围为，以n电极正下方为中心直径0.7mm的范围。因此，本发明例E和n电极的大小一致宽度D为100μm，芯片大小为包括了直径的0.49mm□。因此，在GaN基板的N面，通过光刻技术、蒸镀、剥离法，每隔0.5mm，安装在芯片的中心形成平面形状为正方形，间距为100μm的n型电极。此种情况下，开口率为每个元件大致97％。厚度、热处理、接触电阻和本发明例A～E相同。(iii)在比较例H中，本发明例E和芯片的大小总计为8mm□。GaN基板的电阻和比较例G相同。由于电流的发散为直径0.7mm，要想在8mm□内均匀地流动电流(n型电极正下方1/3以上)，n电极直径为7.51mm是必要的。因此，在GaN基板的第2主表面(光发射面)，使刻画间距为0.1mm，通过光刻技术、蒸镀、剥离法，每隔8.1mm，形成平面形状为正方形、1边间距为7.51mm的n电极。此种情况下，开口率为每个元件大致31％。
(2)将本发明例F和比较例G、H以及没有搭载荧光材料的装置搭载到积分球内之后，施加规定的电流，进行了从聚光的检波器输出的光输出值的比较。在图24以及图25中表示结果。
当施加20mA的电流时，本发明例F和比较例G、H中，使没有配置电极的部分的面积对应这样，各自的输出为8mW、7.8mW、2.5mW。在本发明例F中得到最高的光输出，在比较例G中也得到虽不如本发明例F高，但也比较高的光输出。因此进一步施加了500倍的10A的情况下，本发明例F以及比较例H中，对应没有配置各个电极的部分的面积率，得到了4W以及1.3W的输出。
在比较例G中，直到施加电流为0.26A，发光部的电流密度为110A/cm2时的0.1W的输出为止，随着施加电流的增加，输出成比例地增加。但是，其后由于产生热带来温度上升的同时，输出趋向饱和，由于电流10A的施加，发光装置损坏。
另外，测量了上述的3种实验体的亮度的结果在图26以及图27中表示。本发明例F和比较例H即使使用相同的荧光材料，根据各个没有配置电极的部分的面积率得到的亮度也是变化的，所以在10A的施加电流下，为720lm/芯片、2341lm/芯片。比较例G在施加电流为0.26A时，18lm/芯片为热的界限，如果施加10A的电流，则产生破坏。根据图26以及图27，高电流下得到了高亮度的只有本发明例F。
还有，在本实施例中，使施加电流最大为10A是因为如果将电流增加到其之上，在n电极的焦耳发热密度变得过大，存在发热变大的可能性。
如果使n电极大或者使接触电阻充分减小，最大电流对于电流密度110A/cm2，直到70A为止，能够得到相同的效果。
(本发明例F-2以及F-3)
因此，执行和本发明例F相同的处理，在本发明例F-2中，使n电极的一边间距D为1mm(面积1mm2)(1mm□)，配置在GaN基板的中央。另外，在本发明例F-3中，使n电极为450μm□，配置在GaN基板的4个角(参照图28以及图29)。如图28以及图29所示，位于4个角的n电极分别由焊线和引线架电连接。焊线采用Au线，其断面直径为300μm。此时的开口率都大致是100％。另外和本发明例C1同样地，配置了作为环状的反射体的反射环37。
和本发明例F同样，将没有搭载荧光材料的装置装入了积分球内之后，施加规定电流使其发光。测量了从将此光聚光的检波器输出的光输出值，在施加20mA的电流时得到了8mW、使施加电流为所述的500倍的10A时得到了4W，进一步施加了70A时得到了28W的输出。
另外，配置荧光材料，使其发出白色光的LED的情况下，得到了5040lm/芯片的亮度。
当然排列多个尺寸小、施加电流比较小的发光装置也能得到同样的输出，但由于元件配置的精度和为了避免电短路，在元件间隔离一定距离是必要的，这样全体的大小变得极其大，另外如果使一个一个的元件导通，成本变得极高，不实用。根据本发明，避免这样的问题，采用和以往完全相同的制造工艺数，以几乎相同的成本，另外大小也限于必要的最小限度内，能够得到高发光输出。
另外，即使发光波长和层构造改变，或者如果基板的特性相同，代替GaN基板，采用AlxGa1-xN基板(其中，x比0大，在1以下)，当然也能具有同样的效果。
如图28以及图29所示，通过将位于GaN基板的角的n电极和引线架以半径150μm的4条Au线电气地连接，由于电极和导线不会成为光取出的障碍，所以能进一步提高光输出。
(实施例4)
在本发明的实施例4中，对于GaN基板厚度对光输出的影响进行说明。采用和图1所示的LED具有相同构造的本发明例I、J、K的3个实验体，测量了GaN基板的光吸收。对于实验体的制作方法进行说明。
(本发明例I)
(i1)使用了偏离c面0.5°的n型GaN的偏离基板。此基板的比电阻为0.01Ω·cm，位错密度为1E7/cm2，此基板的厚度为400μm。
(i2)通过MOVCD，在GaN基板的第1主表面上按照顺序形成了以下的层。即，形成了(GaN缓冲层/Si掺杂n型GaN层/涂层的Si掺杂n型Al0.2Ga0.8N层/将GaN层和In0.05Ga0.95N层的2层构造3层重叠的MQW层/涂层的Mg掺杂p型Al0.2Ga0.8N层/Mg掺杂p型GaN层)的层叠构造。
(i3)发光波长为380nm，通过比较在低温4.2K下的PL强度和室温298K下的PL强度，较容易地算出的内部量子效率为40％。
(i4)～(i5)进行了和本发明例A中所对应的处理相同的处理。
(i6)首先，通过计算机仿真计算出了电流从点状的n电极向MQW比较均匀地扩散的范围。其结果是在n电极正下方电流密度大，随着远离n电极，电流密度变小。另外，由于得到n电极正下方的1/3以上的电流密度的范围是以n电极正下方为中心，直径3mm的范围，发光装置的大小为包括其的1.6mm□。在GaN基板的N面，通过光刻技术、蒸镀、剥离法，每隔1.7mm，形成了平面形状为正方形、1个边的间距为100μm(100μm□)的n型电极。此种情况下，在GaN基板的Ga面上没有n型电极的部分，也就是开口率为每个元件大致100％。厚度、热处理、接触电阻和本发明例A相同。
(i7)～(i8)进行了和本发明例A中所对应的处理相同的处理。
(i9)其后成为规定的形状这样进行刻画，将制成了芯片的装置作为发光装置。得到的发光装置为1.6mm□。
(i10)～(i12)进行了和本发明例A中所对应的处理相同的处理。
(本发明例J)
(j1)使用了偏离c面0.5°的AlxGa1-xN的偏离基板。比电阻为0.01Ω·cm，位错密度为1E7/cm2。n型AlxGa1-xN基板的厚度为100μm。采用了Al的原子比率x＝0.2、0.5、1的3类的物质。
(j2)通过MOCVD，在AlxGa1-xN基板的第1主表面上形成了以下的层叠构造。依次形成了(涂层的Si掺杂n形凸层Al0.2Ga0.8N/将GaN和In0.05Ga0.95N的2层构造3层重叠的MQW层/涂层的Mg掺杂p型Al0.2Ga0.8N层/Mg掺杂p型GaN层)。
(j3)～(j5)进行了和本发明例I中所对应的处理相同的处理。
(j6)在AlxGa1-xN基板的第2主表面上，通过光刻技术、蒸镀、剥离法，每隔400μm，形成了平面形状为正方形、1边的间距为100μm(100μm□)的n电极。n电极由和Al1-xGaxN基板的第2主表面相接触，从下面依次形成了(Ti层20nm/Al层/100nm/Ti层20nm/Au层200nm)的层叠构造而构成。通过将此在惰性环境中加热处理，使接触电阻为1E-4Ω·cm2以下。
(j7)～(j12)进行了和本发明例I中所对应的处理相同的处理。
(比较例K)
(k1)使用了偏离c面0.5°的n型GaN的偏离基板。此GaN基板的比电阻为0.01Ω·cm，位错密度为1E7/cm2。此n型GaN基板的厚度为1mm(1000μm)。
(k2)～(k5)进行了和本发明例I中所对应的处理相同的处理。
(k6)发光元件(芯片)的大小为和本发明G相同的1.6mm□。在GaN基板的第2主表面上，通过光刻技术、蒸镀、剥离法，每隔1.7mm，形成了平面形状为正方形、1边的间距为100μm(100μm□)的n型电极。此种情况下GaN基板的第2主表面(光发射面)没有n电极的部分，也就是开口率为每个元件大致100％。厚度、热处理、接触电阻和本发明例I相同。
(k7)～(k12)进行了和发明例I中所对应的处理相同的处理。
(实验及其结果)
首先，准备基板厚度不同的本发明例I、J以及比较例K的基板1，测量了相对于波长380nm的入射光的透过率。在图30以及图31中表示光透过率测量实验的概要。和本发明例I以及J的厚度为100μm相比，本发明例K的厚度为1mm(1000μm)。整理实验的结果在图32中表示。
根据图32，对于本发明例I、J以及比较例K，透过率分别为70％、90％以及10％。在本发明例J中，制作了Al的原子数比x＝0.2、0.5以及1的3种基板，但任何一个的透过率都为90％。
因此，将搭载荧光材料，制成为白色LED的本发明例I、J以及比较例K搭载在积分球内之后，施加规定的电流，进行了从被聚光的检波器输出的光输出值的比较。施加了20mA的电流时，本发明例I、J以及比较例K中，得到了4.2mW、5.4mW(上述全部3种)以及0.6mW的输出。此差是由于各个基板的透过率的差带来的，GaN基板的情况下，采用比波长400nm短的波长，由于其光的透过率变得极其小，那种情况下，如本发明这样，以AlxGa1-xN制成基板，能得到高的光的取出。
另外，通过使GaN基板变薄，也能得到高的光的取出。厚度过薄，从n电极向MQW的电流的发散范围也变得过小，如果过厚，如前所述，由于取出效率变差，根据发光波长不同，但其厚度优选50μm～500μm。另外如本发明例这样，通过使用GaN基板的厚度为100μm左右的薄的基板，能使GaN基板的制造成本减少，能制造更低成本的发光装置。不依赖于发光波长，通过基板厚度的减小当然也能带来低成本。
(实施例5)
对于在本发明的实施例5中，在基板上形成的n型GaN层的厚度的制造成品率进行说明。采用的实验体为和采用GaN基板的本发明例A具有相同构造的本发明例L、和采用蓝宝石基板的比较例B具有相同的构造的比较例M、N的3个。
(本发明例L)
(l1)进行了和本发明例A中所对应的处理相同的处理。
(l2)通过MOCVD，形成下面的层叠构造(参照图2)。形成(GaN基板/GaN缓冲层/Si掺杂n型GaN层2/涂层的Si掺杂n型Al0.2Ga0.8N层/将GaN层和In0.1Ga0.9N的2层构造3层重叠的MQW层/涂层的Mg掺杂p型Al0.2Ga0.8N层/Mg掺杂p型GaN层)。参照图2，Si掺杂n型GaN层2的厚度t为100nm。
(l3)～(l12)进行了和本发明例A中所对应的处理相同的处理。此时如果形成元件分离的蚀刻槽25，蚀刻槽底部25a如图33所示，成为不是完全平坦、多少有些凸凹的形状。本发明例L的情况下，如上所述，因为即使中央部分到达GaN基板和缓冲层，在此部分也不设置电极等，即使在此部分深度和底部的平坦度多少有些变化，对制造成品率等造成的影响也比较小。
(比较例M)
(m1)进行了和比较例B中所对应的处理相同的处理。
(m2)通过MOCVD，在蓝宝石基板上，形成了下面的层叠构造(参照图13)。形成(蓝宝石基板/GaN缓冲层/Si掺杂n型GaN层/涂层的Si掺杂n型Al0.2Ga0.8N层/将GaN层和In0.1Ga0.9N的2层构造3层重叠的MQW层/涂层的Mg掺杂p型Al0.2Ga0.8N层/Mg掺杂p型GaN层)。参照图13，Si掺杂n型GaN层102的厚度为3μm。
(m3)～(m12)进行了和比较例B中所对应的处理相同的处理。此时如果形成元件分离的蚀刻槽125，蚀刻槽底部125a如图34所示，成为不是完全平坦、多少有些凸凹的形状。但是比较例M的情况下，因为Si掺杂n型GaN层102的厚度为3μm，比较厚，所以如上所述，中央部分不会到达缓冲层和蓝宝石基板。此结果是即使在此部分深度和底部的平坦度多少有些变化，对制造成品率等造成影响也比较小。
(比较例N)
(n1)进行了和比较例B中所对应的处理相同的处理。
(n2)通过MOCVD，在蓝宝石基板上，形成了下面的层叠构造(参照图13)。形成了(GaN缓冲层/Si掺杂n型GaN层/涂层的Si掺杂n型Al0.2Ga0.8N层/将GaN层和In0.1Ga0.9N的2层构造3层重叠的MQW层/涂层的Mg掺杂p型Al0.2Ga0.8N层/Mg掺杂p型GaN层)。参照图13，Si掺杂n型GaN层102的厚度为100nm。
(n3)～(n4)进行了和比较例B中所对应的处理相同的处理。
(n5)比较例N的情况下，因为是在蓝宝石基板上使与蓝宝石晶格常数不同的GaN系多层膜成长，如果n型GaN层的厚度为100nm这样过薄，则不能得到品质良好的多层膜，发光输出变得极小。
另外，比较例N的情况下，因为蓝宝石基板是绝缘体，所以有必要将n电极设置在和p电极相同的成长膜一侧。因此通过光刻技术和RIE，从Mg掺杂p型层一侧至Si掺杂n型GaN层为止采用Cl气体对此晶片进一步进行蚀刻，为了设置n电极使n型GaN层露出这样。但是，如图35所示，在本比较例N中，由于Si掺杂n型GaN层的厚度为100nm(0.1μm)，较薄，所以不能在晶片内使n型GaN层均匀地露出。因此，根据场所不同，使露出面或者为n型AlxGa1-xN层，或者为GaN缓冲层。采用热磷酸等尝试了湿蚀法，但采用哪种蚀刻都是同样的结果。
(实验结果)
采用和实施例1相同的方法测量的光输出的结果，在本发明例L中，在施加电流20mA下得到了8mW的输出。另一方面，在相同的施加电流下，在比较例M中，得到了7.2mW的输出。另外，在本发明例L的构造中，即使n型GaN层的厚度从3μm变薄为100nm，也能够得到同样的输出。另外，因为能将n电极设置在导电性GaN基板的N面上，所以没有必要使Si掺杂n型GaN层露出。
在基板上成长的发光元件的膜厚也根据作为对象的波长和输出不同，但通常基本都在6μm以下，在本发明例中能使占据其大部分的Si掺杂n型GaN层的厚度从3μm变薄至100nm。此结果是根据本发明例能使膜成长的成本极大地减小。
如在比较例N的实验体的处理工序(n5)中说明的这样，如果使n型GaN层变薄为100nm(0.1μm)，n型GaN层露出的成品率变得非常差，不实用。另外，通过将来的技术进步，假设实现了均匀的露出，由于层的厚度过薄，如在实施例1中的比较例B这样，在n型GaN层中流动和层平行方向的电流的电流密度变得极大，发热增加，不能得到实用的光输出(参照图35)。当然采用荧光材料为白色的情况下和改变了发光波长的情况下也能得到同样的效果。
(实施例6)
对于在本发明的实施例6中，GaN基板的位错密度对光输出的影响进行说明。采用的实验体具有和本发明例A具有相同的构造，是位错密度为1E6/cm2的本发明例O以及位错密度为1E9/cm2的比较例P的2个。
(本发明例O)
(o1)使用了偏离c面0.5°的GaN的偏离基板。此基板的比电阻为0.01Ω·cm，位错密度为1E6/cm2，此基板的厚度为400μm。
(o2)～(o12)进行了和本发明例A中所对应的处理相同的处理。
(比较例P)
(p1)使用了偏离c面0.5°的GaN的偏离基板。此基板的比电阻为0.01Ω·cm，位错密度为1E9/cm2，此基板的厚度采用了和本发明例O相同的400μm。
(p2)～(p12)进行了和本发明例A中所对应的处理相同的处理。
(实验结果)
和实施例1相同这样，测量了光输出的结果，在本发明例PO以及比较例P中，在施加电流20mA下同时得到了8mW的输出，另外在施加电流100mA下，分别得到了40mW以及30mW的输出。这样本发明例O和比较例P比较时，能够得到更高的发光输出。
在本发明例O和比较例P中，因为比电阻和厚度等相同，所以发热和散热相同。为了确认上述光输出的差不是热的影响，施加了占空比(duty)比为1％、施加时间为1μs的周期为100μs的脉冲电流，进行了比较。此实验结果和上述的结果相同，在施加电流为100mA下，分别得到了40mW以及30mW的输出。
即，虽然机理不一定十分明确，但不是热的影响，而是由于位错密度的差，得到了高电流密度下的发光输出的差。另外，通过发明者的实验也确认了改变了发光波长和层构造的情况下和设置了荧光材料的情况下也能得到同样的效果。
(实施例7)
对于在本发明的实施例7中，表面以及断面的非镜面对与光输出的影响进行说明。为本发明例Q、R。本发明例Q是表示使表面以及断面为非镜面的图36所示的LED。本发明例R是没有进行非镜面化的图37所示的LED。
(本发明例Q)
(q1)～(q8)进行了和本发明例F中所对应的处理相同的处理。
(在q8和q9间插入的处理工艺)使GaN基板的N面以及元件断面为非镜面。成为非镜面的方法采用了RIE等的干式蚀刻和湿式蚀刻法。除了根据这样的蚀刻的非镜面化方法，还可以采用机械研磨的方法。在本实施例中，适用了作为蚀刻液采用了KOH溶液的湿蚀刻的方法。在将温度保持在40℃的状态下，充分搅拌4mol/l的KOH溶液之后，将晶片浸润在搅拌器中30分钟，使GaN基板的N面以及元件断面成为非镜面。
(q9)～(q12)进行了和本发明例F中所对应的处理相同的处理。
(比较例R)
和本发明例F相同。
(实验结果)
和实施例1同样地测量了光输出的结果，本发明例Q以及比较例R在施加电流10A下，分别得到了4.8W以及4W的输出。另外设置荧光材料，为白色LED的情况下，在施加电流为10A下，在本发明例Q中得到了1150lm、另外在比较例R中得到了960lm的输出。即，在本发明例Q中，能够得到更高的发光输出。当然毫无疑问，改变了发光波长的情况下也能够得到同样的效果。这是因为基板和n型GaN层的表面以及断面为镜面的状态下，如图37所示，在折射率高的GaN的表面，容易产生全反射，光不容易从内部射到外侧的原因。对此，如果如图36所示使其为非镜面，能够提高向外部光发射的效率。
还有，根据发明者的实验确认，非镜面化时使用KOH溶液时，能得到和浓度为0.1～8mol/l、温度在20～80℃的范围内进行时同样的效果。
(实施例8)
对于在本发明的实施例8中，p型电极中反射率对光输出的影响进行说明。采用的实验体为本发明例S、T、U、V、W的5个。
(本发明例S)
(s1)～(s6)进行了和本发明例F中所对应的处理相同的处理。
(s7)p电极由以下的方法制作。和p型GaN层相接触，从下层开始依次形成4nm厚的Ni层以及4nm厚的Au层。接着，在惰性环境中加热处理。此后，在上述的Au层上形成100nm厚的Ag层。由上述方法制作的p电极的接触电阻为5E-4Ω·cm2。
另外，上述p电极之中，对和玻璃板的上部相接触，从下层依次形成了(4nm厚的Ni层/4nm厚的Au层)进行了相同的热处理之后，测量了透过率。其结果是对于从Ni层一侧的450nm的入射光，透过率为70％。进一步，将100nm厚的Ag层设置在玻璃板上，测量了反射率。此结果是对于450nm的入射光得到了88％的反射率。因此，将(4nm厚的Ni层/4nm厚的Au层/100的Ag层)在Ni层下层相接触形成玻璃板，进行了相同的热处理之后测量了反射率。其结果是对于450nm的入射光得到了44％的反射率。此反射率是波长450nm的入射光以70％的透过率透过了(4nm厚的Ni层/4nm厚的Au电极层)之后，在Ag层以88％的反射率反射，再次以70％的透过率透过了(4nm厚的Ni层和4nm厚的Au电极层)，反射率一致。
(s8)～(s12)进行了和本发明例F中所对应的处理相同的处理。
(本发明例T)
(t1)～(t6)进行了和本发明例F中所对应的处理相同的处理。
(t7)p电极由以下的方法制作。在p型GaN层上从下面开始依次形成4nm厚的Ni层以及4nm厚的Au层。此后，在惰性环境中进行热处理。接着，在上述的Au层上形成100nm厚的Al层以及100nm厚的Au层。由上述方法制作的p电极的接触电阻为5E-4Ω·cm2。
另外，此电极之中，将(厚度为4nm的Ni层/厚度为4nm的Au层)的层叠膜附在玻璃板上，进行了相同的热处理之后，测量的透过率的结果是，对于来自Ni侧的450nm的入射光为70％。进一步，将100nm厚的Al层附在玻璃板上测量了反射率的结果，对于450nm的入射光为84％。另外，从下面依次在玻璃板上形成(4nm厚的Ni层/4nm厚的Au层/100nm厚的Al层)的层叠膜，进行了相同的热处理之后测量了反射率。此结果是对于450nm的入射光得到了42％的反射率。此反射率和波长450nm的入射光以70％的透过率透过了(4nm厚的Ni层/4nm厚的Au层之后，在Al层以42％的反射率反射，再次以70％的透过率透过了(4nm厚的Ni层/4nm厚的Au电极层)时计算出的反射率一致。
(t8)～(t12)进行了和本发明例F中所对应的处理相同的处理。
(本发明例U)
(u1)～(u6)进行了和本发明例F中所对应的处理相同的处理。
(u7)作为p电极，在p型GaN层上将对于p型GaN层呈欧姆性的电极，反射率也高的Rh以厚度100nm覆盖。接触电阻为5E-4Ω·cm2。另外将此电极的Rh附在玻璃板上，测量了透过率的结果，对于450nm的入射光为60％。
(u8)～(u12)进行了和本发明例F中所对应的处理相同的处理。
(本发明例V)
(v1)～(v8)进行了和本发明例S中所对应的处理相同的处理。
(在v8和v9间插入的处理工艺)在本发明例Q中，进行和在q8和q9间插入的处理工艺相同的处理。
(v9)～(v12)进行了和本发明例S中所对应的处理相同的处理。
(本发明例W)
本发明例W和本发明例F相同。
(实验结果)
和实施例1同样地测量了光输出的结果，本发明例S、T、U、V以及W在施加电流为10A下，分别得到了4.8W、4.8W、5.2W、5.8W以及4W的输出。在本发明例S、T的安装侧的反射模式图在图38中、在本发明例U的安装侧的反射模式图在图39中、在另外本发明例W的安装侧的反射模式图在图40中表示。对于在本发明例S、T中，在p电极12和导电性粘接剂14间配置高反射层35，在本发明例U中，将p电极12本身作为高反射率材料，在本发明例V中进一步采取非镜面化。另外，在本发明例W中，在安装侧对于反射没有特别考虑。
本发明例S、T、U、V中设置荧光材料制成白色LED的情况下，施加电流10A下，分别得到了864lm、864lm、936lm以及1044lm的输出。根据这些结果，或者由高反射率材料形成p电极，或者通过在p电极和导电性粘接剂之间配置高反射率材料，能够获得光的有效活用，使光输出提高。即，通过在电极层加入Ag和Al以及Rh的反射膜、在p电极本身或者p电极和导电性粘接剂之间加入，能使发光输出进一步提高。进一步，如本发明例V这样，通过使GaN基板的N面和断面为非镜面，可以进一步得到提高。
改变了发光波长的情况下，因为在Ag层和Al层的反射率和在Au以及Ni层的吸收率变化，效果的好坏程度不能一概而论，但毫无疑问任意波长都有效果。另外代替Rh，采用具有同等以上的功函数，具有同等以上的反射率的元件，也可以得到同等以上的效果。
(实施例9)
在本发明的实施例9中，了解了GaN基板的氧浓度和比电阻以及光的透过率的关系。其特点在于，基于此关系，p向下安装，即在将GaN基板作为光发射面的发光元件中，确定了最适合于规定的光发射面积的情况的GaN基板厚度和氧浓度的关系这点。如上所述，p向下安装时，光发射面为GaN基板，如下面所示，对比电阻和光透过率具有较大影响的氧浓度特别重要。
根据图41，通过使氧浓度为1E17个/cm3以上，能够实现比电阻在0.5Ωcm以下。从图42看出，氧浓度如果超过2E19个/cm3以上，波长450nm的光的透过率急剧下降。从图41和图42看出，氧浓度的增加使GaN基板的比电阻减小，对扩大发光面有效，但使光的透过率下降。即，作为p向下安装的发光元件中所采用的GaN基板，如何设定氧浓度、GaN基板的厚度、发光平面大小是非常重要的。
在图43中，如果对灯的光输出来说，具有厚度越厚，另外氧浓度越高，光输出越下降的趋势。另外对于电流均匀流动的最大平面大小来说，厚度越厚，另外氧浓度越高，有变得越大的倾向。
从图43看出，例如电流均匀流动的平面大小为一边为4mm(一边5mm)的正方形的情况下，作为光输出，以本发明例A的大小，施加20mA时，想得到相当于8mW以上的输出时，如果在厚度200μm的GaN基板中，使氧浓度在6E18个/cm3以上(在一边为5mm的正方形中为8E18个/cm3以上)，以本发明例A的大小，在施加20mA时，确保了光输出8mW以上的基础上，能得到均匀的发光。也就是说，本发明例A的大小一边为300μm的正方形中，如果施加20mA，和电流密度吻合的情况下，相当于在一边为4mm(一边为5mm)的正方形中，施加3.6A(5.6A)，在施加3.6A(5.6A)时，和施加电流呈比例，在确保了光输出1.4W(2.3W)以上的基础上，能得到均匀的发光。
另外，在厚度为400μm的GaN基板中，取得和上述厚度200μm的情况相同的目标性能时，只要使在一边为4mm的正方形中为3E18个/cm3以上(一边为5mm的正方形的情况下，氧浓度为4E18个/cm3以上)即可。其中，厚度为400μm时，如果不使氧浓度为2E19个/cm3以下，在本发明例A的大小下，施加20mA时，就不能够得到相当于8mW以上的光输出。
进一步，对于在厚度为600μm的GaN基板中，电流在一边为4mm的正方形的区域均匀流动的氧浓度为2.5E18个/cm3以上，在本发明例A的大小下，施加20mA时，相当于光输出8mA以上的氧浓度的界限值比2.5E18个/cm3只略高。即，满足上述2个条件的氧浓度范围只是很小的范围。另一方面，因为电流在一边为3mm的正方形的区域均匀流动的氧浓度为2E18个/cm3左右以上，和一边为4mm的正方形相比，氧浓度的允许范围只略微扩大。
另外，根据图43看出，当GaN基板的厚度为200μm～400μm的情况下，在一边为10mm的正方形中均匀流动，在本发明例A的大小下，施加20mA时，能得到相当于8mW以上的输出的氧浓度范围在实用上十分大。在厚度为200μm时，氧浓度可以是比2E19个/cm3低的氧浓度以上。另外，厚度为400μm时，氧浓度可以为8E18个/cm3以上。
接着，对于具体实施例进行说明。在实施例中采用了以下的实验体。
(本发明例S1)：根据1E19个/cm3的氧浓度，采用了n型化的厚度400μm的GaN基板。氧浓度是由SIMS(二次电子质量光谱仪)得到的结果。此GaN基板的比电阻为0.007Ωcm，对于波长450nm的光的透过率为72％。采用上述GaN基板，组装到发光元件中时，上述以外的部分采用了和本发明例A相同的条件。即，GaN基板的平面大小采用光发射面为1边长度为0.3mm的正方形这样(参照实施例1的(a1))、(a2)采用MOCVD，在作为GaN基板的第1主平面的Ga面上形成了以下的层叠构造。具有(Si掺杂n型GaN层/涂层的Si掺杂n型Al0.2Ga0.8N层/将GaN层和In0.15Ga0.85N层的2层构造3层重叠的MQW/涂层的Mg掺杂p型Al0.2Ga0.8N层/Mg掺杂p型GaN层)的层叠构造。
(比较例T1)：采用了厚度为400μm，根据氧浓度5E19个/cm3采用了n型化的GaN基板。此GaN基板的比电阻为0.002Ωcm，对于波长450nm的光的透过率为35％，上述之外的条件和本发明例S1相同。
(比较例T2)：厚度为400μm，根据氧浓度2E16个/cm3采用了n型化的GaN基板。此GaN基板的比电阻为1.0Ωcm，对于波长450nm的光的透过率为90％，上述之外的条件和本发明例S1相同。
(实验及其结果)：对组装上述实验体的p向下安装的发光元件，施加了20mA的电流时，得到了在本发明例S1中的8mW的光输出。对此，在比较例T1中得到4mW、另外在比较例T2中只得到了5mW的光输出。比较例T1的4mW这样的光输出能是对应于此GaN基板的透过率的输出。对于比较例T2，从作为光射出面的GaN基板的第2主平面侧观察发光的状态时，在面内确认了发光的强弱。即，在n电极的周围，发光强度极强，随着远离n电极，发光强度急剧变弱。这是因为由于GaN基板的比电阻大，经由n电极的电流在发光元件面内不能充分扩散的原因。因此，发光只在电流集中的p电极周围产生。此结果是比较例T2的发光元件全体的发光输出比本发明例S1变差。
(实施例10)
本发明的实施例10的特征在于，限定了在p向下安装的发光元件中GaN基板内的位错束的密度，提高了光输出这点。在GaN基板形成时，为了使大部分区域的结晶性提高，通过使不可避免发生的位错集中，集中地使位错束离散地分布，使其间大部分区域的GaN基板的结晶性提高。在p向下安装的发光元件中，为了使GaN基板配置于光发射侧，位错束的密度如果超过规定值(位错束密度4E2个/cm3)，确认了会对发光装置的制造成品率产生超过推测的巨大的影响这样的事项。
上述GaN基板的位错束如图44所示，也与p型GaN层等外延膜的p型GaN层6接续，在外延膜上作为铁心61出现。即，位错束密度和铁心密度大致一致。此铁心61根据外延膜的成膜条件，成为如图45所示的孔状凹部。此孔状凹部的密度在将GaN基板作为发射面的p向下安装发光装置中，对制造成品率有戏剧性的影响。
采用的实验体如下。
(本发明例S2)：采用了位错束平均每500μm×500μm分布1个的GaN基板。这和位错束密度4E2个/cm2对应。其它条件和本发明例S1相同。
(比较例T3)：在比较例中采用了位错束每10μm×10μm分布1个的GaN基板。这和位错束密度1E6个/cm2的密度对应。其它条件和本发明例S2相同。
(实验及其结果)：在实际生产的基础中，将上述的GaN基板分别组装到多个发光元件中。对各实验体施加20mA的电流，调查了得到光输出8mW以上的成品率。其结果是在本发明例S2中成品率为95％，但在比较例T3中，成品率为50％。即，位错束密度如果为4E2个/cm2，能作为实际制造的成品率，但如果超过上述密度，实际在商业上不可能继续制造。
将光输出不满足8mW的设备的发光元件分解，取出芯片进行了检查。将取出的芯片用适当的酸溶液去除电极，如果从p型半导体层观察，多个例子观察到了在GaN基板的位错束分布的位置没有形成外延成长层。在位错束分布的位置，观察到了直径1μm左右的孔状凹部。上述孔状凹部被认为不是光输出为8mW以上的部分。
另外，对于上述实验体，在和实施例1的本发明例A的制作阶段(a7)所对应的阶段，施加了20mA的电流时，包括上述孔状凹部的发光元件驱动电压全部不足1V。这被考虑为是由于电极埋住孔状凹部，p电极侧和n电极侧的层之间电气短路，其结果是电流扩散到活性层全体，由于没有提供充足的量，所以是低的光输出。
(实施例11)
本发明的实施例11的特征在于，在GaN基板和n型AlGaN涂层3之间，配置了n型AlGaN缓冲层和n型GaN缓冲层这点。通常，在基板上有弯曲，在GaN基板上弯曲特别大。因此，在GaN基板上，偏离角也如图46所示，在基板面内变动大。图46表示20mm×20mm的GaN基板从c面的偏离角分布例。在此GaN基板上形成外延膜，将发光元件分为单片，测量光输出的话，在位于四角、偏离角为0.05°大小的小区域R1以及偏离角为1.5°大小的大区域R2上形成的发光装置，对于20mA的施加电流，不能得到光输出8mW以上。这是因为在GaN基板上形成的外延膜的结晶性不好的原因。因此，如图47所示，在GaN基板1和AlGaN涂层3之间，配置具有两者之间的晶格常数的n型AlGaN缓冲层31和n型GaN缓冲层2，进行了缓和晶格常数的不同的尝试。更具体说，在上述位置配置n型AlGaN缓冲层31这点是其特征。
采用的实验体如下。
(本发明例S3)：采用的GaN基板如图46所示，在20mm×20mm的面内，从偏离c面的角度为0.05°的区域向1.5°的区域连续变化。此GaN基板的比电阻为0.01Ω·cm，位错密度为1E7/cm2，厚度为400μm。采用具有这样偏离角度分布的GaN基板，按照实施例1的本发明例A的制造工艺(a1)～(a12)，由上述20mm×20mm的基板的各位置制作了发光元件。此时如图47所示，在GaN基板1和n型GaN缓冲层2之间配置了厚度为50nm的Al0.15Ga0.85N缓冲层。
(比较例T4)：GaN基板采用了在20mm×20mm的面内，从偏离c面的角度为0.05°的区域向1.5°的区域连续变化的基板。此GaN基板的比电阻为0.01Ω·cm，位错密度为1E7/cm2，厚度为400μm。按照实施例1的本发明例A的制造工艺(a1)～(a12)，由上述各位置制作了多个发光元件。在比较例T4中，和GaN基板1相接触形成n型GaN层，在GaN基板和n型GaN层之间没有配置Al0.15Ga0.85N缓冲层。
(实验及其结果)：对发光元件施加了20mA的电流时，在本发明例S3中，在包括上述20mm×20mm的GaN基板的上述区域R1、R2的0.05°～1.5°的区域，得到了光输出8mW以上(参照图48)。但是在比较例T4中，只在偏离角度0.1°～1.0°的区域上形成的发光元件中得到了光输出8mW以上。在0.05°以及1.5°的偏离角大小下，光输出不到8mW。
这是因为在本发明例S3中，即使采用偏离角度变动大的GaN基板，如上述这样，通过配置Al0.15Ga0.85N缓冲层，也能够形成结晶性优良的外延层。
(实施例11-2)
本发明的实施例11-2的特征在于，和实施例11相同，在GaN基板和n型AlGaN涂层3之间配置n型AlGaN缓冲层和n型GaN缓冲层，在如实施例10这样的GaN基板的位错束部分形成了外延膜时，产生的图45所示的孔状凹部消失这点。
(本发明实施例S2-2)：和比较例T3同样，采用了位错束每10μm×10μm分布1个的直径2英寸的GaN基板。这和位错束密度1E6个/cm2的密度对应。如图47所示，在GaN基板1和n型缓冲层2之间配置了厚度为50nm的Al0.15Ga0.85N缓冲层。其它条件和本发明例S2相同。
(实验及其结果)
生成了外延层之后，通过微分干涉显微镜以及SEM(扫描型电子显微镜)观察了外延层侧的晶片面。其结果是确认了如图45所示的孔状凹部一个也没有。将上述直径2英寸的GaN基板除了从外围开始边缘5mm左右全部组装到发光元件中。以每50个取1个的比例取下发光元件，施加20mA的电流，调查了得到光输出8mW以上的成品率。结果为100％的成品率。以上述的成品率如果进行更多的制造，由于孔状凹部以外的制造原因，能得到不到100％的接近100％的成品率。但是，在对孔状凹部进行了聚焦的上述成品率实验结果中，能得到100％这样特别良好的成品率。
(实施例12)
本发明的实施例12的特征在于，在MQW4/p型AlGaN涂层5/p型GaN层6的外侧配置提高了导电性的p型AlGaN层，作为p电极，在全体上只配置了反射率高的Ag电极层这点。即，没有设置考虑了功函数等的其它金属电极。根据此构成，因为在向下一侧底部具有高反射率，采用了其它金属电极的情况下产生的光吸收变小，能提高光发射效率。
实验体如下。
(本发明例S4(参照图9))：和本发明例A同样，在作为GaN基板的第1主平面的GaN面上具有以下的层叠构造。/MQW4/涂层的Mg掺杂p型Al0.2Ga0.8N层5/Mg掺杂p型GaN层6/厚度5nm的Mg掺杂InGaN层32。特征在于，在上述层叠构造中，具有和Mg掺杂p型GaN层6相接触，厚度5nm的Mg掺杂InGaN层32这点。进一步，在实施例1的本发明例A中，在处理工艺(a7)中形成了Ni/Au电极层，但不进行(a7)的处理工艺，代之以形成了厚度为100nm的Ag电极层33。
(比较例T5)：在实施例1的本发明例A的构造中，和Ni/Au电极层相接触，进一步配置了厚度为100nm的Ag电极层。
(实验及其结果)：在本发明例S4中，和p型GaN层6相接触，由于具有p型InGaN层32，所以受主能级变低。因此增加载流子浓度，将功函数不那么大的Ag反射膜33作为p电极，和p型InGaN层32相接触配置，Ag反射膜33和p型InGaN层32的接触电阻没有那么大。本发明例S4的发光元件的驱动电压和比较例T5的发光元件的驱动电压进行了比较，差不到0.05V，不能确认为有意义的差。
和在本发明例S4中，施加了20mA的电流时，能得到11.5mW的光输出相比，在比较例T5中，为9.6mW。还有，本发明例A为8mW。
如上所述，在本发明例S4中得到了大的光输出是因为，由于从发光层向着半导体层一侧的光没有Ni/Au电极层，所以在Ni/Au层没有吸收，被反射到反射率88％的Ag层的原因。另一方面，在比较例T5中，p电极层的光的反射率＝由Ni/Au吸收70％×Ag反射率×再吸收70％＝44％这样低的值。此结果是在本发明例S4中，能取出到外部的光输出达到了比较例T5的1.2倍。
还有，在本实施例中p电极采用了Ag膜，此外只要是和反射率高的p型InGaN层32的接触电阻不是那么高，采用何种材料都可以，例如能采用Al、Rh。
(实施例13)
在本发明的实施例13中，其特征在于，在和p型GaN层的接触电阻小的Ni/Au层离散地配置p电极，埋住其间隙这样覆盖Ag膜，使光输出提高这点。图50是着眼于p电极的剖视图。在外延层的向下侧底面，以规定间距离散地配置Ni/Au电极层12a。进一步埋住其间隙、覆盖外延层的向下侧底面以及Ni/Au电极层12a这样配置了Ag层33。图51是透过p电极的上侧部分看到的p电极的俯视图。
另外，离散的Ni/Au电极层12a的典型的间距为3μm。间距3μm是基于在通常的p型GaN层和p型AlGaN涂层中，从其比电阻电流发散的范围大致为6μm。即，通过使间距为3μm，电流从1个离散电极到达相邻的离散电极。为了使电流不超出电极层这样流动，最好使间距为3μm以下，如果使间距过小，通过离散配置的Ni/Au电极层，光的有效取出量减少。
例如，离散的Ni/Au电极的面积率为20％时，根据图50以及图51所示的p电极构造，能得到光的反射率(计算)＝反射率88％×面积率80％+反射率40％×面积率20％＝78％(计算)。以本算式为基础，实际制作上述构造的p电极，测量了光输出。实验体如下。
(本发明例S5)：按照和实施例1的本发明例A相同的制造工艺制作了p电极，在p电极的制作工艺(a7)中，和p型GaN层相接触，形成厚度为4nm的Ni层，在其上全体形成了厚度为4nm的Au层。接着，采用抗蚀剂掩模图案化，形成了离散分布的Ni/Au电极(参照图50、51)。接着，通过在惰性气体环境中加热处理，使接触电阻为5E-4Ω·cm2。此后，埋住Ni/Au电极的间隙，而且覆盖Ni/Au电极全体这样形成Ag层，作为了反射电极。使离散地配置的Ni/Au层的p型GaN层中的占有率为20％，Ag的占有率为80％。另外，Ni/Au电极层12的间距为3μm(参照图52)。
(比较例T6)：按照和实施例1的本发明例A相同的制造工艺在GaN基板上形成。p电极按照其制作工艺(a7)和p型GaN层相接触，在全体上配置Ni/Au层，进行了热处理。接着，和本发明例A的构成不同，进一步和Ni/Au层相接触，在全体上形成了Ag层(参照图53)。
为了进行比较，对于和本发明例A相同的发光元件，在图54中表示面向向下一侧的光的反射动作。
(实验及其结果)：对如上所述制作的各个发光元件施加电流20mA，测量了光输出。在本发明例S5中，得到了11.5mW的光输出。在比较例T6中为9.6mW。另外，从活性层向安装侧(向下侧)的光之中，在p电极被反射、从发射面射出的比例在本发明例中达到了86％(参照图52)。对此，在比较例T6中为67％(图53)。另一方面，在本发明例A中上述的比例为40％(图54)。
通过使在本发明例S5中面向下侧的光占有p电极的80％，其80％的量以88％的反射率被反射，另外通过占有p电极的20％的Ni/Au层，其20％的量以超过40％的反射率(不是单纯的反射率40％)被反射。此结果是在本发明例S5中上述的比例为86％。在比较例T6中，通过位于Ni/Au层的向下侧的Ag层被进一步反射，由于存在此反射量，是比本发明例A还要大的比例。
还有，比较例T6当然在最大范围内也属于本发明例。为了说明本实施例，只是方便，将其作为比较例。
上述的Ni/Au电极层也可以用Pt电极层或者Pd电极层置换。另外，反射电极Ag层也可以用Pt层或者Rh层置换。
同样，Ni/Au电极的面积率为10％时，施加20mA时的光输出为11.8mW，Ni/Au电极的面积率为40％时施加20mA时的光输出为10.6mW，对应其面积率，得到了比比较例T6还要大的光输出。但是，当Ni/Au电极的面积率不到10％的2％时，光输出只能得到和比较例T6相同的9.6mW。通过本发明人的实验确认了在Ni/Au电极的周围存在极强的发光不均。
(实施例14)
本发明的实施例14的特征在于，除了从GaN基板向外延层传播的平行的多个板状结晶反转区域，在其每个板状结晶反转区域的间隙区域配置了p电极这点。在GaN基板上，和GaN基板的厚度方向平行，以带状在GaN基板的主平面出现，其结晶反转区域向外延层2、3、4、5、6传播。图55、图56所示的板状结晶反转区域在主平面上以晶格状配置。制作氮化物半导体基板时，是在聚集了位错束(＝铁心)的区域，对于周围的结晶排列反转的结晶排列。因此，板状结晶反转区域和位错束在周围和结晶排列反转这点上是相同的。两者的不同在于位错束以带状或者粗线状聚集位错，即，和结晶反转区域为带状相对，在板状结晶反转区域，其为板状这点。即，板状结晶反转区域是位错在具有一定厚度的面状区域内高密度分布。
在本实施例中，特征在于，将上述外延层中的结晶反转区域完全除去，另外将GaN基板的结晶反转区域直至第1主平面一侧规定深度为止除去，将各外延层隔开，在每个被隔开的外延层设置p电极这点(参照图57)。板状结晶反转区域如图55所示，可以由板状结晶反转区域在主平面上交叉的晶格状结晶反转区域形成，也可以如后面所说明的这样，在主平面上在一定方向集中分布并行配置。
(本发明例S6)：在图55、图56所示的GaN基板中，外延层侧的第1主表面是面方位为(0001)面即c面。和此第1主表面具有面对称关系的结晶反转区域为(000-1)面即-c面。C轴反转成长。在c面表面是Ga原子排列的Ga面，在结晶反转区域，其表面是N原子排列的N面。在本发明例S6中，采用了在第1主表面每隔100μm，间距为30μm的结晶反转区域以晶格状排列的GaN基板。结晶反转区域在GaN基板上形成的外延膜传播。
采用上述GaN基板，以和本发明例A相同的制造方法形成了层叠构造(参照本发明例A的工艺(a1)-(a6))。在形成p电极的工艺中，代之以(a7)进行以下的处理。即，在p型GaN层，采用只覆盖如图56这样传播的结晶反转区域的掩模图案，只在掩模间隙的c面的区域形成了p电极之后，将掩模图案除去。
接着，将上述GaN基板的第2主平面(背面)全体上覆盖掩膜后的半导体基板，保持在8N(规定)80℃的KOH中，将第1主平面侧的结晶反转区域，经由p型GaN层等的外延层直到GaN基板中为止，通过蚀刻除去，设置了槽52。因为板状结晶反转区域51是位错密度高的位错密集部分，通过蚀刻除去比较容易。GaN基板内的蚀刻深度是从外延层和GaN基板的界面深入GaN基板侧150μm的位置为止。此后除去掩模，埋住槽52这样堆积了绝缘膜(图57)。
(实验及实验结果)：将上述本发明例S6组装到发光元件中，施加了20mA的电流时，得到了9.6mW的光输出。这是本发明例A的光输出8mW的1.2倍。
如上所述，在本发明例S6中，板状结晶反转区域以晶格状排列，但板状结晶反转区域没有必要是晶格状，如图58(俯视图)以及图59(剖视图)所示，也可以是在GaN基板的主平面，只沿着一定方向平行地配置的板状结晶反转区域。另外，使用了点状(实际是面或者小圆状)的结晶反转区域按照规则存在的氮化物半导体基板的情况也和蚀刻孔的大小和深度对应，和本发明例S6同样地，能够得到比本发明例A还要大的光输出。
(实施例15)
在本发明实施例15中，特征在于，如图60所示，在半导体芯片的上方，和GaN基板1相对这样，配置荧光板46，由树脂15密封这点。P向下安装中，和成为发射面的GaN基板相对配置了荧光板的构成具有创新点。采用的实验体是图60所示的本发明例S7、S8以及比较例T7。
(本发明例S7)：本发明例S7基本按照实施例3所示的本发明例F的制造工艺制造。如图60所示，在p向下搭载的芯片上和GaN基板1背面相对这样配置荧光板46，由环氧树脂15密封，制作了白色发光装置。
上述的荧光板46由以下的制作方法制作。通过卤传送法制作扩散了I(碘)的块状的ZnSSe结晶，通过将此块状ZnSSe结晶在Zn、Cu环境中加热，使Cu在ZnSSe内部扩散。接着，采用粗研磨盘，将此块状ZnSSe结晶研磨直到厚度0.5mm为止，之后，切割为能安装在引线架上的形状。由上述的方法制作的荧光板的表面以及背面的粗糙度为Rmax＝1μm。
(本发明例S8)：在本发明例S8中，在和上述荧光板46的GaN基板相对的表面46a上形成了凸凹(参照图61)。设凸凹的高度为2μm，凸凹的平均幅度为5μm。其它的构造和本发明例S7相同。
(比较例T7)：如图62所示，在p顶部搭载的芯片上方，和芯片相对这样配置荧光板46，由环氧树脂15密封，制成白色发光装置。
(实验及实验结果)：对由上述GaN基板组装的发光装置施加了电流10A时，得到的发光亮度如下。在本发明例S7中，得到了800lm、在本发明例S8中得到了880lm这样、哪种都比较高的亮度。另一方面，比较例T7的亮度为540lm。上述的结果是表示和p向下搭载的GaN基板相对配置荧光板时，比在p向下搭载上配置荧光板还能够确保高亮度的结果，通过使和荧光板的GaN基板相对的表面粗面化，判断出亮度进一步提高。
(实施例16)
接着，对于本发明中在GaN基板上形成的槽的效果进行了探讨。探讨所采用的实验体如下。
(本发明例S9)；基本包括和本发明例A相同的构造。另外，本发明例S9的制造方法也基本和本发明例A相同。以下，具体说明。
(S9-1)：使用了偏离c面0.5°的GaN的偏离基板。此基板的氧浓度为5E18/cm3，位错密度为1E7/cm2，厚度为400μm。
(S9-2)：采用MOCVD(金属有机化学汽相淀积)，在作为GaN基板的第1主平面的Ga面上形成了以下的层叠构造。(Si掺杂n型GaN层/涂层的Si掺杂n型Al0.2Ga0.8N层/将GaN层和In0.15Ga0.85N层的2层构造3层重叠的MQW(多量子井))/涂层的Mg掺杂p型Al0.2Ga0.8N层/Mg掺杂p型GaN层)。
(S9-3)：发光波长为450nm。
(S9-4)：对此晶片进行活性化处理，进行了Mg掺杂p型层的低电阻化。根据空穴测量的载流子浓度为Mg掺杂p型Al0.2Ga0.8N层为5E17/cm3，Mg掺杂p型GaN层为1E18/cm3。
(S9-5)：进一步通过光刻技术和RIE(活性离子腐蚀)，从Mg掺杂p型层一侧开始至Si掺杂n型层为止，用Cl气体对此晶片蚀刻。由此蚀刻，如图3所示，形成元件分离槽25，进行了元件分离。元件分离槽的间距L3为100μm。
(S9-6)：在作为GaN基板的第2主平面的背面的N面上，由光刻技术、蒸镀、剥离法，每隔距离L2＝2mm，在芯片的中心形成平面形状为正方形、一边的间距(D)为200μm的(200μm□的)n电极(参照图3以及图4)。作为n电极，和GaN基板相接触，从下面按顺序形成了(Ti层20nm/Al层100nm/Ti层20nm/Au层200nm)的层叠构造。通过将其在氮气(N2)环境中加热，使接触电阻为1E-5Ω·cm2以下。
(S9-7)：作为p电极，和p型GaN层相接触，形成厚度为4nm的Ni层。在其上在全体面上形成了厚度为4nm的Au层(参照图3以及图4)。通过将此在惰性气体环境中加热处理，使接触电阻为5E-4Ω·cm2。
(S9-8)：其后，通过切割在基板的N面上形成了断面形状为V字状的槽80。如图3所示，槽的深度T3为200μm，槽80的侧壁和与GaN基板1的第2主表面平行的平面的夹角θ为60°，相邻的槽80的间距P为500μm。
(S9-9)：其后，如图3以及图4所示，芯片界面50作为侧面出现这样进行刻画，将芯片化了的装置作为发光装置。芯片化了的发光装置为光的发射面为1.9mm□(一边的长度为1.9mm的四边形)的形状，发光层为1.9mm□的形状。即，在图4中，L1＝1.9mm，L2＝2mm。另外，元件分离槽的间距L3＝100μm，n电极1边的间距D＝200μm(n电极为200μm□)。
(S9-10)：参照图1，在引线架的安装部21a上和上述芯片的p型GaN层相接触这样搭载，形成了发光装置。由在安装部涂层的导电性粘接剂14固定发光装置和安装部的同时，得到导通性这样进行。
(S9-11)：为了使从发光装置的散热型良好，发光装置的p型GaN层和全体安装部相接触这样搭载。另外粘接剂选择了导热性良好的Ag的物质，另外引线架也选择了导热性良好的Cu的物质。由此，得到的热电阻为8℃/W。
(S9-12)：进一步，通过导线焊接使n电极和引线架的引线部导通之后，由环氧树脂进行树脂密封，将发光装置制成灯。
(本发明例S10)：基本包括和本发明例S9同样的构造。其中，n电极11的大小以及配置、进一步槽的间距和本发明例S9不同。具体说，本发明例S10具有和图5所示的LED同样的构造。n电极11平面形状为正方形，其1边的间距D＝100μm。然后，在1个2mm□的芯片中配置4个n电极11。各个n电极11配置在芯片的4角。另外，形成的槽80的间距为250μm。以下，说明本发明例S10的制造方法。
(S10-1)～(S10-5)基本执行了和本发明例S9的制造方法中(S9-1)～(S9-5)同样的工艺。
(S10-6)基本是和本发明例S9的制造方法中的(S9-6)同样的工艺，但n电极是每隔1mm、在每1个芯片区域形成了4个。n电极被分别配置在1个芯片区域的4角。n电极的平面形状为正方形，1边的长度D＝100μm(100μm□)。此结果是在本发明例S9中n电极的面积和在本发明例S10的n电极的4个合计面积(在相当于1个芯片的n电极的合计面积)相同。
(S10-7)基本执行了和(S9-7)同样的工艺。
(S10-8)基本和(S9-8)相同，但槽的间距P(参照图7)为250μm。另外，在芯片区域的4角，在位于槽80间的平坦的晶片表面上的n电极的大小为100μm□。
(S10-9)～(S10-11)基本和(S9-9)～(S9-11)相同。
(S10-12)基本和(S9-12)相同。只是，在此工艺中，在每1个芯片形成的4个n电极11全部由引线架的引线部和导线焊接导通之后，由环氧树脂进行树脂密封，将发光装置制成了灯。
(本发明例S11)：基本包括和本发明例S9同样的构造。只是，形成的槽的断面形状和本发明例S9不同。具体说，在本发明例S11中，槽的侧壁具有对于GaN基板1的第2主平面角度不同的2个部分(在1个侧壁上，对于上述第2主平面角度不同的2个侧壁部分相连这样形成)。也就是，本发明例S11具有和图8所示的LED同样的构造。以下，说明本发明例S11的制造方法。
(S11-1)～(S11-7)基本和(S9-1)～(S9-7)相同。
(S11-8)通过进行2次切割，在GaN基板的N面上形成了槽。槽80的深度T3为200μm，相邻的槽80的间距为500μm。然后，如图10所示，使构成槽80的1个侧壁的底部侧侧壁84和与GaN基板的第2主平面平行的平面的夹角θ1＝60°，使开口侧侧壁86和与GaN基板的第2主平面平行的平面的夹角θ2＝45°。还有，这样的槽能通过分别使用2次刀片角度不同的切刀或者进行多次切割形成。
(S11-9)～(S11-12)基本和(S9-9)～(S9-12)相同。
(本发明例S12)：基本包括和本发明例S9相同的构造。只是，形成的槽的断面形状和本发明例S9不同。在本发明例S12中，位于槽80间的凸部82的形状为半球状这样形成槽80。具体说，本发明例S12包括和图11所示的LED同样的构造。以下，说明本发明例S12的制造方法。
(S12-1)～(S12-7)基本和(S9-1)～(S9-7)相同。
(S12-8)使位于槽间的凸部82(参照图11)的形状为半球性这样形成了槽80。作为槽80的形成方法，能采用切割等任意的加工方法。还有，槽80的间距为500μm，凸部82的高度T3为200μm。
(S12-9)～(S12-12)基本和(S9-9)～(S9-12)相同。
(比较例T9)：在本发明例S9的构造中，是不形成槽80的LED。具体说，是图63所示的LED。图63是表示本发明的实施例16中的比较例T9的图。如图63所示，比较例T9除了不形成槽这点之外，具有和本发明例S9同样的构造。以下，说明比较例T9的制造方法。
首先，执行和(S9-1)～(S9-7)同样的工艺。然后，不执行(S9-8)，执行和(S9-9)～(S9-12)同样的工艺。
(实验及实验结果)：分别将本发明例S9～S12以及比较例T9搭载到积分球内之后，施加规定的电流，进行了从聚光的检波器输出的光输出值的比较。其结果是本发明例S9得到了2.2W、本发明例S10得到了2.3W、本发明例S11得到了2.3W、本发明例S12得到了2.4W的输出。另一方面，比较例T9的输出为1.6W。这样，将GaN基板的光发射面一侧(第2主表面一侧)经过槽80进行了凸凹加工的构造，无论哪种GaN基板和环氧树脂15的接触界面的面积都比较大，该界面对于发光层的面具有各种角度，由于容易防止在界面的全反射等的理由，本发明例S9～S12能够得到比比较例T9高的光输出。
接着，参照图64～图69，表示发明人探讨了槽80的深度、相邻的槽的间距、槽的侧壁和与GaN基板的第2主表面平行的面形成的夹角θ(参照图3)、在槽间形成的凸部形状对于光输出的影响的结果。还有，图64～图67所示的数据基本是和上述的本发明例S9具有同样构造的LED，准备了各组横坐标表示的特性变更了的材料，采用该材料进行了测量的结果。
图64所示的图表的横坐标表示槽的深度(μm)，纵坐标表示光的取出倍数。还有，在纵坐标中表示的光的取出倍数是以没有形成槽的情况为基准的情况下的相对值。从图64中看出，槽的深度为100μm、200μm、300μm的任何一种情况和没有形成槽的情况相比，光的取出倍数都是1.2以上。也就是，看出和没有形成槽的情况相比，形成了槽的情况下，光的取出量(从基板发射的光量)变大。另外，在图64中显示出槽的深度越深，光的取出倍数越大的倾向。
接着，对于图65进行说明。图65所示的横坐标表示相邻的槽的间距(μm)、纵坐标表示和图64同样的光的取出倍数。从图65中看出，如果槽的间距变大，光的取出倍数逐渐变小。但是，槽的间距在1000μm时，光的取出倍数为1.2左右，如果使该间距为1000μm以下，和没有形成槽的情况相比，能使光取出倍数变得足够大。
接着，对于图676进行说明。图66所示的横坐标表示槽的侧壁和与GaN基板的第2主表面平行的面形成的夹角θ。图66所示的纵坐标表示和图64等同样的光取出倍数。从图66中看出，对于角度θ为40°～80°的范围，光取出倍数为1.0以上。
接着，对于图67进行说明。图67所示的横坐标表示在槽间形成的凸部的形状以及配置的种类。图67所示的纵坐标表示和图64等同样的光取出倍数。此处，所谓横坐标表示的四棱锥表示图1所示的凸部82的形状。另外，所谓横坐标表示的圆锥四边配置意味着如图68所示，在槽间形成的凸部的形状为上部平坦的圆锥状，各个圆锥状的凸部以矩阵状配置的配置。圆锥四边配置如图68所示，以1个凸部的中心点88a为中心，由相邻的2个凸部的中心点88b、88c形成的角度Ф实际上为90°。另外，所谓横坐标表示的圆锥六方配置是意味着如图69所示，在槽间形成的凸部的形状为上端平坦的圆锥状，各圆锥状的凸部在图69的第1段和第2段，其配置向横向偏离这样配置的状态。在圆锥六方配置中，如图69所示，以1个凸部的中心点88a为中心，由相邻的2个凸部的中心点88b、88c形成的角度Ф实际上为60°。
从图67中看出，在这样的四棱锥、圆锥四方配置、圆锥六方配置中，哪一种的光取出倍数都是1.2倍以上。另外，从图67中看出，光取出倍数具有圆锥六方配置＞圆锥四方配置＞四棱锥这样的补偿关系。
从这些观察得到的结果，发明人发现了槽的深度的优选范围为0.1mm以上0.3mm以下，没有形成槽的基板的厚度T2(参照图3)的优选范围为0.2mm以上0.4mm以下，相邻的槽的间距的优选范围为0mm以上1mm以下，槽的侧壁和与GaN基板的第2主表面平行的面形成的夹角θ的优选范围为40°以上80°以下，作为凸部的形状的优选种类，能列举出四棱锥、或者在图8等中表示的多段化的四棱锥、六棱锥、其它棱锥、圆锥、半球等的形状。
另外，从发明人的实验结果看出，为了将上述这样的槽的深度以及没有形成槽的基板的厚度设定在上述这样的数值范围，优选GaN基板的氧浓度和元件大小在以下这样的数值范围内。具体说，优选基板的氧浓度为2E18个/cm3以上2E19个cm3，元件大小为1mm□以上4mm□以下。
此处，如果基板中的氧过多，从基板的发光层发射的光在基板中的透过率变小，得到的光输出变小。另外，相反如果基板中的氧过少，基板的比电阻变小。另外，如果基板厚度T2(参照图3：基板中没有形成槽80的部分的厚度)相对于元件大小过小，则不能在芯片内实现均匀的发光。此结果是，如已经叙述的这样，得到的光的输出变小。
接着，也有和上述的实施例重复的例子，罗列地举出了本发明的实施例进行说明。
本发明的发光装置是包括了：氮化物半导体基板(GaN基板1)、在氮化物半导体基板的第1主表面的侧面，n型氮化物半导体层(n型AlxGa1-xN层3)、从氮化物半导体基板看，位于远离n型氮化物半导体的p型氮化物半导体层(p型AlxGa1-xN层5)、位于n型氮化物半导体层以及p型氮化物半导体层间的发光层(量子井(MQW：多量子井)4)的发光装置。在此发光装置中，氮化物半导体基板的比电阻为0.5Ω·cm以下，向下安装p型氮化物半导体层一侧，光从作为和氮化物半导体基板的第1主表面相反一侧的主表面的第2主表面发射。在氮化物半导体基板的第2主表面形成槽80。
在此构成中，由于在电阻低的氮化物半导体基板(GaN基板1)的背面(第2主表面)设置了n型电极11，所以以小的覆盖率即大的开口率设置n电极11，也能使电流遍布氮化物半导体基板全体流动。因此，在发射面光的吸收率变小，能使发光效率变高。还有，光的发射不止是从第2主表面，当然也能从侧面发射。在以下的发光装置也是同样的。
另外，因为电阻高的p型氮化物半导体层的侧面不是光发射面，所以能在p型氮化物半导体层的全体形成p型电极(p电极12)，在流动大电流抑制发热上，另外在传导产生的热使其散热上也都是很合适的构造。即，能充分缓和由于热的原因受到的限制。因此，没有必要为了使电阻下降，采用组合了p电极和n电极的梳形形状等。
进一步，由于GaN基板1导电性优良，没有必要特别设置对于浪涌电压的保护电路，另外也能成为耐压性非常良好的装置。
另外，因为不进行复杂的加工工艺，所以降低制造成本也容易。
另外，因为在作为氮化物半导体基板的光的发射面的第2主表面形成槽80，从槽80的侧壁也能够取出光。此结果是能使发光装置中的光的利用效率提高。
还有，在上述发光装置中氮化物半导体基板也可以由GaN或者AlxGa1-xN(0＜x≤1)的任意一个构成。此种情况下，作为氮化物半导体基板，如果采用GaN基板1，因为能够施加大电流密度，所以能在发光装置中发射高亮度(以及大的光束)的光。另外，如果由GaN或者AlxGa1-xN(0≤x≤1)构成氮化物半导体基板，采用热传导好、也就是采用散热性能优良的氮化物半导体基板构成作为发光装置的LED。因此，即使施加大电流，因为也能进行充分散热，所以能够降低由于热带来的LED的损伤的可能性。即，能够实现长时间输出安定的光的发光装置。
在上述发光装置中，如图1所示，槽80的断面形状也可以为V字状。此种情况下，能在氮化物半导体基板的第2主表面1a上形成倾斜的槽80的侧壁。即，和侧壁相对第2主表面1a几乎垂直的情况相比，能使从侧壁取出的光在第2主表面1a的法线方向(对于第2主表面垂直的方向)有效地发射。此结果是能使光的利用效率提高。
在上述发光装置中，槽80的侧壁对于氮化物半导体基板的第2主表面1a(和第2主表面1a平行的面)的夹角θ(参照图3)优选为40°以上80°以下。如果这样，能使从第2主表面发射出的光的利用效率提高。还有，当上述角度不到40°或者超过了80°的情况下，从槽80的侧壁取出的光的光量相反变小。
在上述发光装置中，在氮化物半导体基板的第2主表面1a上，也可以形成在和槽80的延伸方向相同的方向延伸的其它槽80，在对于槽的延伸方向垂直的方向，槽和另外的槽之间的间距P(参照图3)也可以超过0mm、在1mm以下。
此种情况下，如果假设槽80的侧壁对于氮化物半导体基板的第2主表面1a的夹角为一定，由于间距P大的，槽80的深度变深，结果侧壁的面积变大。此结果是能使从第2主表面1a取出的光的光量多。另一方面，如果使间距P大，槽80的间距过大，槽80间的平坦部分的面积变小。有必要在此平坦部分配置n电极11。即，如果平坦部分的面积小，n电极11的大小也变小。这样如果n电极的尺寸小，由于n电极11和氮化物半导体基板的接触部的接触电阻变大，在该接触部的电压下降变大。或者，为了缓和这样的电压下降的影响，进行在第2主表面的多处配置n电极11的对策就成为必要的了。此种情况下，由于有必要对多个n电极11分别进行导线焊接，所以发光装置的制造工艺增加，结果是发光装置的制造成本上升。然后，如果使间距在上述范围，取出的光的光量变大的同时，能够抑制上述这样的问题的产生。
在上述发光装置中，槽80的深度T3(参照图3)也可以为0.1mm以上0.3mm以下，在氮化物半导体基板的厚度方向，没有形成槽的部分的厚度T2(参照图3)也可以为0.2mm以上0.4mm以下。这样，在第2主表面实现均匀的光的发射的同时，能使从第2主表面取出的光的光量足够大。还有，槽80的深度越深，由于侧壁的面积变大，所以从第2主表面取出的光的光量变大，但另一方面，没有形成槽的部分的厚度T2变薄。这样如果没有形成槽80的部分的厚度T2变薄，由于氮化物半导体基板的大小和氧浓度等的关系，存在在第2主表面不能实现均匀的发光的情况。因此，如果使槽80的深度T3以及没有形成槽80的部分的厚度T2在上述这样的数值范围内，就能够抑制上述这样的问题的产生。
在上述发光装置中，氮化物半导体基板为GaN基板，GaN基板1通过氧掺杂被n型化，氧浓度优选氧原子在2E18个/cm3以上2E19个cm3以下的范围。此种情况下，因为能在GaN基板1的全体均匀地流动电流，所以能从发光装置中的GaN基板1的第2主表面的几乎全体发射足够的光。
在上述发光装置中，所述氮化物半导体基板的平面形状为四边形，优选所述氮化物半导体基板的平面形状中1边的长度在1mm以上4mm以下。此种情况下，从发光装置中GaN基板的第2主表面的几乎全体确实能够发射足够的光。
在上述发光装置中，在氮化物半导体基板的第2主表面上，如图4所示，形成和槽80交叉这样延伸的异方向的槽80b，由和槽80异方向的槽80b划分的氮化物半导体基板的第2主表面的部分(图3所示的凸部82)的形状也可以是从由多边锥(例如图1所示的四棱锥、六棱锥等)、圆锥、图11所示的半球组成的组中选择的1个。此种情况下，多边锥能够由切割等简单的加工形成。另一方面，第2主表面的上述部分的形状越接近半球，从第2主表面发射的光的光量变得越大。
如图8～图10所示，在上述发光装置中，槽80的侧壁也可以包括和槽的底部相连的侧壁部分(底部侧侧壁84)和位于侧壁部分上的另外的侧壁部分(开口侧侧壁86)。优选侧壁部分对于第2主表面的夹角θ1和另外侧壁部部分对于第2主表面的夹角θ2不同。此种情况下，槽80的侧壁包括对于第2主表面角度不同的多个部分。这样通过使槽80的侧壁多段化，能使将槽80的侧壁作为侧面的部分(有多个槽的情况下，位于其槽间的凸部82)的形状接近于半球状(能使槽80的侧壁面积变大)。
在上述的发光装置中，氮化物半导体基板是GaN基板1，GaN基板通过氧掺杂实现n型化，氧浓度优选氧原子在2E18个/cm3以上2E19个cm3以下的范围。氮化物半导体基板的平面形状也可以为四边形，也可以是氮化物半导体基板的平面形状中1个边长为1mm以上4mm以下。槽80的断面形状可以是V字状，槽的侧壁对于氮化物半导体基板的第2主表面的夹角也可以为40°以上80°以下。槽的深度T3也可以是0.1mm以上0.3mm以下。在氮化物半导体基板的厚度方向上，没有形成槽的部分的厚度T2也可以为0.2mm以上0.4mm以下。优选形成在氮化物半导体基板的第2主表面上向和槽80a的延伸方向相同的方向延伸的1个以上的另外的槽80a以及向和槽80a交叉的方向延伸的1个以上的异方向槽80b。在对于槽80a的延伸方向垂直的方向，槽80a和另外槽80a之间的间距P超过0mm在1mm以下也可以，由槽80a和另外槽80a以及异方向槽80b划分的氮化物半导体基板的第2主表面的部分(凸部82)的形状也可以是从多边锥、圆锥、半球组成的组中选择1个。这样的话，能从第2主表面取出足够光量的光。
在上述发光装置中，优选氧浓度为5E18个/cm3，氮化物半导体基板的平面形状中优选1个边的长度为2mm。另外，优选槽80的侧壁对于氮化物半导体基板的第2主表面的夹角θ为60°，优选在氮化物半导体基板的厚度方向没有形成所述槽80的部分的厚度T2为0.2mm。优选槽和其它槽之间的间距P在0.25mm以上0.5mm以下。由槽和其它槽以及异方向槽划分的氮化物半导体基板的第2表面的部分(凸部82)的形状优选为四棱锥。此种情况下，确实能使从第2主表面取出的光的光量足够大。
在上述发光装置中，如图36所示，氮化物半导体基板(GaN基板1)的第2主表面的至少一部分实施非镜面处理也可以。此种情况下，能够防止在发光层产生的光由于全反射被关闭在氮化物半导体基板内，效率下降。
本发明的其它发光装置还是包括了氮化物半导体基板的GaN基板1、在GaN基板的第1主表面的侧面、n型氮化物半导体层的n型AlxGa1-xN层3(0≤x≤1)、从GaN基板看位于远离n型AlxGa1-xN层的p型AlxGa1-xN层5(0≤x≤1)、位于n型AlxGa1-xN3以及p型AlxGa1-xN层5之间的发光层(量子井(MQW：多量子井)4)的发光装置。此发光装置GaN基板1的位错密度为108/cm2以下，向下安装p型AlxGa1-xN层5的侧面，从作为和GaN基板1的第1主表面相反一侧的主表面的第2主表面1a发射光。在作为氮化物半导体基板的GaN基板的第2主表面1a上形成槽80。
根据此构成，上述本发明中的GaN基板1具有导电性作为前提，因为容易降低电阻，所以除了上述发光装置中的作用效果，由于GaN基板1的位错密度为108/cm2以下，所以结晶性高以及由于高开口率，能使从第2主表面的光输出提高。另外，从侧面也能发射光。另外，因为确保了折射率的连续性，所以上述的全反射的问题也不会产生。
本发明的进一步另外的发光装置是代替上述的GaN基板，包括了：氮化物半导体基板的导电性AlN基板、在AlN基板的第1主表面一侧、n型氮化物半导体层的n型AlxGa1-xN层3(0≤x≤1)、从AlN基板看位于远离所述n型AlxGa1-xN层的p型AlxGa1-xN层5(0≤x≤1)、位于n型AlxGa1-xN3以及p型AlxGa1-xN层5之间的发光层(量子井4)的发光装置。然后，上述AlN基板的导热率为100W/(m·K)以上，向下安装p型AlxGa1-xN层5一侧，从作为和AlN基板的第1主表面相反一侧的主表面的第2主表面发射光。在AlN基板的第2主表面上形成槽。
由于AlN热传导率非常高，散热性良好，所以热从上述的p型AlxGa1-xN层向引线架等传导，能够抑制在发光装置中的温度上升。另外，热也从上述AlN基板散发，能够对温度上升的抑制有所贡献。还有，为了使上述的AlN基板具有导电性，导入了杂质的导电性AlN基板是其前提。然后，由于在AlN基板的第2主表面形成槽，能使从第2主表面发射的光的光量变大。
上述的GaN基板通过氧掺杂被n型化，氧浓度在氧原子为1E17个/cm3～2E19个/cm3的范围，GaN基板的厚度能够是100μm～600μm这样。
通过上述这样使氧浓度为1E17个/cm3以上，能使GaN基板的比电阻提高，从p电极导入的电流能在GaN基板充分扩散，充分使用活性层的大小，能产生发光。另外通过使氧浓度为2E19个/cm3以下，对于波长450nm的光能够确保60％以上的透过率，提高成为发射面的GaN基板中的透过率，能够确保光输出。上述氧浓度的范围在p向下安装的构造中，GaN基板的厚度为100μm～600μm的情况下，能特别有效地发挥作用。
另外，上述氧浓度在氧原子为5E18个/cm3～2E19个/cm3的范围，GaN基板的厚度在200μm～400μm的范围，发射第2主表面的光的矩形的面的两个边在10mm以下的范围这样。
通过此构成，能使发光面的全体发光，而且能够得到足够的光输出。
进一步，使上述的氧浓度在3E18个/cm3～5E18个/cm3的范围，GaN基板的厚度在400μm～600μm的范围，发射第2主表面的光的矩形的面的两个边在3mm以下的范围这样也可以。另外，上述氧浓度在氧原子为5E18个/cm3～5E19个/cm3的范围，GaN基板的厚度在100μm～200μm的范围，发射第2主表面的光的矩形的面的两个边在3mm以下的范围这样也可以。
上述这样根据GaN基板的厚度，通过使氧浓度和芯片大小为适当范围，根据芯片大小，能够设定性能上(全面均匀发光、发光效率)更适当的GaN基板。另外，在制造成本上也能够进行最优选的条件设定。
为了提高上述GaN基板的大部分区域的结晶性，也可以采用使在其形成时不可避免地产生的位错离散地以带状集中，使其沿着基板厚度方向分布的位错束在GaN基板的第1主表面以平均4E6个/cm2以下的密度分布的GaN基板。
根据此构成，能够以高制造成品率制造具有规定值以上的光输出的发光元件。
上述位错束在第1主表面以平均4E2个/cm2以下的密度分布，发射第2主表面的光的矩形的面的两边也可以在200μm～400μm的范围这样。
在上述这样的小型发光装置中，包含位错束的情况下，不能避免其特性恶化，和成品率下降直接有关。通过上述这样使位错束的密度下降，能够使成品率下降被限制在实用上能够被允许的范围内。
另外，采用在上述的GaN基板和n型AlxGa1-xN层(0≤x≤1)之间，和GaN基板相接触的n型AlGaN缓冲层、另外和其n型AlGaN缓冲层相接触，存在n型GaN缓冲层，和其n型GaN缓冲层相接触，存在n型AlxGa1-xN层(0≤x≤1)的构成也可以。
上述这样异质外延生长层叠构造的情况下，也可以在GaN基板和作为活性层的涂层的n型AlxGa1-xN(0≤x≤1)之间，如上述这样配置n型AlGaN缓冲层和n型GaN缓冲层。
在上述这样的GaN基板和涂层之间，不只是n型GaN缓冲层，还通过加上n型AlGaN缓冲层，能够形成结晶性良好的异质外延生长层叠构造。
特别是上述的层叠构造用于GaN基板中，偏离角具有0.10°以下的区域和1.0°以上的区域这样的情况较好。
根据此构成，GaN基板相反，上述这样偏离角变动的情况下，除了n型GaN层，还通过配置n型AlGaN缓冲层，也能够得到结晶性良好的异质外延层叠构造。
采用在上述的GaN基板中分布位错束，在所述n型AlGaN缓冲层以及位于和n型AlGaN缓冲层相接触存在的n型GaN缓冲层上的外延层中，位错束不传播的构成也可以。
根据此构成，即使采用位错束密度高的GaN基板，也能使成品率非常大。即，通过上述这样配置n型AlGaN缓冲层和n型GaN缓冲层，能使包括发光层的外延层叠构造中的位错束实质消失。即，通过所述n型AlGaN缓冲层以及n型AlGaN缓冲层，能使位错束在GaN基板或者其正上层附近终结。
也可以包括和上述p型AlxGa1-xN(0≤x≤1)相接触，位于向下侧的p型GaN缓冲层和位于与其p型GaN缓冲层相接触的p型InGaN接触层。
根据上述的构成，搭载了p电极层，在其下层能够配置电导率良好的p型InGaN接触层，作为p电极，重视功函数等，选择其材料的必要性变小。因此，例如能够重视反射率等，选择p电极材料。
上述的p型InGaN接触层的Mg浓度能在Mg原子为4E18～1E21个/cm2的范围内。
根据上述的构成，能够充分确保电导率，能够使导入到p电极的电流在外延膜的全体扩散。
采用具有和上述的p型InGaN接触层相接触，由Ag、Al以及Rh层的任意一种构成的p电极层的构成也可以。
根据上述的构成，通过使来自搭载部，即发光元件底部的反射率大，使损失的光减少，能够使光输出变大。
上述的GaN基板具有在其厚度方向和其GaN基板面内连续延伸的板状结晶反转区域，将在其GaN基板内的板状结晶反转区域和在GaN基板上形成n型以及p型氮化物半导体层传播的板状结晶反转区域，在从p型氮化物半导体层一侧开始经由n型氮化物半导体层直至GaN基板内的位置为止除去，和将其除去后残留的p型氮化物半导体层相接触，在每个p型氮化物半导体层能够设置p电极。
根据上述的构成，因为光取出面增大，所以能够提高光输出。
也可以在上述中，在KOH溶液中直到GaN基板内的位置为止除去板状结晶反转区域。
在KOH溶液中除去板状结晶反转区域时，不需要光掩模，另外，具有能够和对氮化物半导体基板的第2主平面进行非镜面化处理同时进行处理的优点。因此，通过使用KOH溶液，能使上述构成中制造成本下降。
也可以包括和上述p型氮化物半导体层相接触，由填充在p型氮化物半导体层的全部表面离散配置的第1p电极和此第1p电极的空隙，覆盖p型氮化物半导体层和第1p电极的Ag、Al以及Rh中的任意一个构成的第2p电极。
根据此构成，在导入到p电极的电流在全部面内充分扩散的基础上，提高反射率，能使光输出提高。
在上述离散配置的第1p电极的p型氮化物半导体层的表面，覆盖率在10～40％的范围内这样也可以。
根据上述的构成，确保了电导率的基础上，能使导入的电流在面内全体上扩散。上述覆盖率不足10％，不能使电流在外延层全体不泄漏地流动。另外，如果超过40％，则不能忽视由于离散配置的p电极对光取出效率的负面影响。
通过在构成p向下搭载的光反射部的氮化物半导体基板的正上方配置荧光板，在荧光板的背面反射返回的光在氮化物半导体表面被再反射，能够面向荧光板侧。此结果是能够使光输出提高。
能够对面向上述荧光板的氮化物半导体基板的第2主表面的表面进行凸凹处理。
根据上述的构成，能够进一步提高光的取出效率。
上述发光装置的静电耐压也可以在3000V以上。
上述的氮化物半导体基板也可以作为对于过大电压或者静电放电，使其电功率通过大地放电的接地构件发挥功能。
由于电导率高的氮化物半导体基板能够对于在其氮化物半导体基板和向下安装的p型AlxGa1-xN层一侧之间施加的过大电压和静电进行放电，对发光元件进行高电压保护，所以能够作为将高电压通过大地放电的接地构件发挥功能。因此，为了作为对上述的过大电压或者静电放电的对策，也可以不包括具有稳压二极管的电功率并联电路等的保护电路。过大电压以及静电放电是对于III族氮化物半导体的电路故障的主要原因，如果上述这样的氮化物半导体基板的电导率高，将其作为接地构件使用，能够大幅缩短制造工艺，也能使制造成本下降。
上述的发光元件通过施加4V以下的电压能够发光。通过采用电导率高，即电阻小的氮化物半导体基板，通过低电压的施加，在发光层注入能充分发光的电流，能使其发光。因此，由于只要安装更少个数的电池即可，所以能够对组装了发光元件的照明装置的小型化、轻重量、低成本做出贡献。另外，对于电功率消耗的抑制也是有效的。
上述氮化物半导体基板的厚度采用50μm以上也可以。
根据此构成，当从点状或者小面积的n电极流出电子时，电子随着从GaN基板或者n型氮化物半导体基板的表面进入内部扩散。因此，优选厚的GaN基板或者n型氮化物半导体。上述基板的厚度不到50μm、n电极的面积小时，到达量子井构造的活性层时，不能充分扩散，在活性层产生不发光的部分或者发光不充分的部分。通过使上述基板的厚度在50μm以上，即使由于低电阻，n电极的面积小，在上述基板内电流充分扩散，能使在活性层的发光部分充分扩大。更优选的是为75μm以上最好。但是如果过厚，由于不能无视由基板的吸收，所以优选为500μm以下。
在上述氮化物半导体基板的第2主表面以开口率为50％以上设置电极也可以。
根据此构成，能提高从第2主表面的光的发射效率。由于返回效率越大，由n电极吸收的光量减少，能使光输出增大。因此开口率更优选为75％以上，进一步优选为90％以上。
能够使在上述氮化物半导体基板上设置的电极和与此氮化物半导体基板的接触面积在0.055mm2以上这样。
根据此构成，能够使其在直到2A的电流为止，没有由于导线部的发热而影响工作。
能使电气地连接上述的电极和引线架的焊接导线的断面积为0.07mm2以上。
根据此构成，能够使其在直到70A左右的电流为止，没有由于导线部的发热而影响工作。
电极被分散配置在氮化物半导体基板的2个以上的角上，电极和氮化物半导体基板的接触面积的合计为0.055mm2以上，而且使引线架和位于角上的电极电气地连接的焊接导线的断面积的合计为0.002mm2以上。
根据此构成，能在半导体芯片的光取出中，成为光的障碍的部分几乎没有被配置。
能使位于上述角上的电极和引线架电气地连接的焊接导线的断面积的合计在0.07mm2以上。
根据此构成，几乎没有成为光取出的障碍的部分的同时，能提高光的输出效率。
发射上述的第2主表面的光的部分的面积在0.25mm2以上也可以。
根据上述构成，通过排列规定个数的上述发光元件，代替既存的照明设备的范围增大。发射光的部分的面积不到0.25mm2时，使用的发光元件的个数过多，不能够代替已经存在的照明设备。在上述本发明的实施方式中，发射光的部分在氮化物半导体基板，在充分扩散的范围内电流大的较好。这是因为电阻越小，意味着光反射面积取得越大。例如如果氮化物半导体基板的比电阻为0.01Ω·cm，如本发明这样，能为8mm×8mm左右。
另外，发射上述的氮化物半导体基板的第2主表面的光的部分也可以采用1mm×1mm以上的大小。发射上述的氮化物半导体基板的第2主表面的光的部分也可以采用3mm×3mm以上的大小。进一步，发射上述的氮化物半导体基板的第2主表面的光的部分也可以采用5mm×5mm以上的大小。
上述这样，通过使光发射面面积变大，能减少安装于照明装置上的发光元件的个数，能够实现加工工艺数的抑制、部件数的削减、电功率消耗的抑制等。还有，如果为防万一附加的话，1mm×1mm以上的大小也包括1mm×1mm的大小。
发光元件由于温度上升发光效率下降，另外，当温度过度上升的情况下，发光元件会受到损伤。因此，在发光元件中，温度或者热电阻是重要的设计要素。以往，热电阻几乎采用了60℃/W(上述专利文献1)。但是，如上所述，通过将热电阻设定在30℃/W以下，即使发光元件投入了足够的电功率，也不会产生发光效率的显著下降，另外，也不会产生发光元件的损坏。上述这样的热电阻减半是通过采用上述这样比电阻小的GaN基板最先实现的。
另外，在上述发光元件中，能使连续发光状态下温度上升最严重部分的温度在150℃以下。
根据此构成，温度上升最严重的部分，即使发光层的温度在150℃以下，也能够确保充分高的发光效率。进一步和以往的发光元件相比，使用寿命也能得到大幅度的延长。
上述n型氮化物半导体层的厚度在3μm以下即可。
此n型氮化物半导体层是在氮化物半导体基板上外延成长的，如果过厚，成膜处理需要时间，原料费用也增加。通过如上述这样，使n型氮化物半导体层的厚度在3μm以下，能得到大幅度的成本降低。进一步优选最好在2μm以下。
在上述的氮化物半导体基板的第2主表面上，对电极没有覆盖的部分进行非镜面处理也可以。
根据上述构成，在第2主表面，即发射面，通过在发光层产生的光全反射，能够防止光被封闭在上述基板内，效率下降。当然也可以对层叠构造的侧面进行非镜面处理。
上述被进行了非镜面处理的的表面也可以是采用氢氧化钾(KOH)溶液、氢氧化钠(NaOH)溶液、氨(NH3)溶液或者其它的碱溶液进行非镜面化处理的表面。
通过上述的非镜面化处理，能够只将GaN基板的N面效率良好地得到凸凹大的表面。Ga面一侧不进行蚀刻。
另外，上述被实施了非镜面处理的表面也可以是采用硫酸(H2SO4)溶液、盐酸(HCl)溶液、磷酸(H2PO4)溶液、氟酸(HF)溶液以及其它的溶液的至少1种进行了非镜面处理的表面。
另外，上述被进行了非镜面处理的表面也可以是采用反应性离子蚀刻(活性离子腐蚀：RIE)进行了非镜面处理的表面。由此，采用干加工法能够得到面积的尺寸精度为良好的非镜面。进一步，采用干加工法的RIE以及碱溶液的湿蚀刻的任意一种，通过组合光刻技术，能够得到规定的凸凹间隔。
在上述p型氮化物半导体层设置的电极能够由反射率0.5以上的反射率的材料形成。
覆盖上述的氮化物半导体基板的第2主表面这样配置荧光体也可以。另外，在上述发光装置中，远离氮化物半导体基板，和氮化物半导体基板的第2主表面相对这样配置荧光板也可以。进一步，将面向荧光板的氮化物半导体的第2主表面的表面进行凸凹处理也可以。另外，使氮化物半导体基板中包括发出荧光的杂质以及缺陷的至少一种也可以。
根据上述构成，能够特别形成白色LED。
本发明的发光元件包括2个上述列举的任意一种发光元件，将这些发光元件并列连接也可以。
根据上述的构成，能够得到采用高电压电源，在引线架等上安装了多个上述的高效的发光元件的照明构件。例如，因为汽车用电池为12V左右，能使本发明的发光元件以4段以上并列连接进行发光。
另外，本发明的其它发光元件包括上述2个以上的发光元件，这些发光元件并列连接也可以。
根据上述的构成，能够得到采用高电流电源，由上述的高效的发光元件构成的照明构件。
另外，采用包括本发明的进一步其它发光元件和为了使这些发光元件发光的电源电路，在电源电路中，将发光元件2个以上并列连接的2个以上的并列部并列地连接的构成也可以。
根据上述构成，满足各个发光元件的发光条件的同时还可以进行照明构件的容量和电源容量的匹配。还有，在上述的电源电路中，当照明装置的容量可变的情况下，包括并直切换部，通过此并直切换部，也可以切换在发光元件上安装的布线。
本发明的发光元件采用导电性高的氮化物半导体基板，形成槽的同时，采用了p电极向下安装的构造的结果是(1)散热性良好，没有必要设置复杂的电极构造，能进行大输出的发光。(2)导电性良好，没有必要对发光元件设置为了对过大电压和静电放电进行保护的保护电路，大面积发光以及静电耐压良好。(3)因为没有从发光层到基板的折射率从大到小的大的不连续性，在从发光层至发射面之间很难产生全反射，即，没有由于全反射产生的效率下降和侧面部的树脂恶化。(4)因为在低电压下发光，所以没有必要采用大容量的电源，特别适用于汽车用的照明装置用。(5)由于其构造简单，容易使制造价格低廉，维护性也良好。因此，今后，期待其广泛应用于包括汽车用的照明装置的各种照明产品。
对此发明进行了详细的说明表示，但这只是为了示例，而不是限定于此，发明的宗旨和范围只限于附加的权利要求书的范围。

Claims (9)

1、一种发光装置，包括：氮化物半导体基板；于所述氮化物半导体基板的第1主表面的侧面，n型氮化物半导体层；从所述氮化物半导体基板看，位于远离所述n型氮化物半导体层的p型氮化物半导体层；位于所述n型氮化物半导体层以及p型氮化物半导体层之间的发光层，
所述氮化物半导体基板的比电阻为0.5Ω·cm以下，
将所述P型氮化物半导体层的侧面向下安装，从作为和所述氮化物半导体基板的所述第1主表面相反一侧的主表面的第2主表面发射光，
在所述氮化物半导体基板的所述第2主表面形成槽。
2、根据权利要求1所述的发光装置，其特征在于，
所述槽的断面形状为V字形。
3、根据权力要求2所述的发光装置，其特征在于，
所述槽的侧壁相对于所述氮化物半导体基板的所述第2主表面的夹角为40°以上80°以下。
4、根据权力要求1所述的发光装置，其特征在于，
在所述氮化物半导体基板的所述第2主表面上形成在和所述槽的延伸方向相同的方向延伸的其它槽，
在相对于所述槽的延伸方向垂直的方向上，所述槽和所述其它槽之间的间距超过0mm、在1mm以下。
5、根据权力要求1所述的发光装置，其特征在于，
所述槽的深度在0.1mm以上0.3mm以下；
在所述氮化物半导体基板的厚度方向，没有形成所述槽的部分的厚度在0.2mm以上0.4mm以下。
6、根据权力要求1所述的发光装置，其特征在于，
所述氮化物半导体基板是GaN基板；
所述GaN基板由氧掺杂被n型化，氧浓度在氧原子2E18个/cm3以上2E19个/cm3以下的范围。
7、根据权力要求1所述的发光装置，其特征在于，
所述槽的侧壁包括和所述槽的底部相连的侧壁部分以及位于所述侧壁部分上的其它的侧壁部分；
所述侧壁部分对于所述第2主表面形成的夹角和所述其它侧壁部分对于所述第2主表面的所成的夹角不同。
8、根据权力要求1所述的发光装置，其特征在于，
所述氮化物半导体基板为GaN基板，
所述GaN基板由氧掺杂被n型化，氧浓度在氧原子2E18个/cm3以上2E19个/cm3以下的范围，
所述氮化物半导体基板的平面形状为四边形，
所述氮化物半导体基板的平面形状中的1边长度为1mm以上4mm以下，
所述槽的断面形状为V字形，
所述槽的侧壁对于所述氮化物半导体基板的所述第2主表面形成的夹角在40°以上80°以下，
所述槽的深度在0.1mm以上0.3mm以下，
在所述氮化物半导体基板的厚度方向，没有形成所述槽的部分的厚度为0.2mm以上0.4mm以下，
在所述氮化物半导体基板的所述第2主表面上，形成在与所述槽的延伸方向同向延伸的1个以上的其它槽以及在与所述槽交叉的方向延伸的1个以上的异方向的槽，
在对所述槽的延伸方向垂直的方向上，所述槽和所述其它槽之间的间距超过0mm在1mm以下，
由所述槽和所述其它槽以及所述异方向槽划分的所述氮化物半导体基板的所述第2主表面部分的形状是从多棱锥、圆锥、半球组成的组中选择的1个。
9、根据权力要求1所述的发光装置，其特征在于，
对所述氮化物半导体基板的所述第2表面的至少一部分进行非镜面处理。
CNB2005101338707A 2004-12-20 2005-12-19 发光装置 Expired - Fee Related CN100411208C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004368039A JP2006179511A (ja) 2004-12-20 2004-12-20 発光装置
JP2004368039 2004-12-20

Publications (2)

Publication Number Publication Date
CN1812147A true CN1812147A (zh) 2006-08-02
CN100411208C CN100411208C (zh) 2008-08-13

Family

ID=36128614

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101338707A Expired - Fee Related CN100411208C (zh) 2004-12-20 2005-12-19 发光装置

Country Status (8)

Country Link
US (1) US7476909B2 (zh)
EP (1) EP1672704A3 (zh)
JP (1) JP2006179511A (zh)
KR (1) KR101202866B1 (zh)
CN (1) CN100411208C (zh)
CA (1) CA2530614A1 (zh)
SG (1) SG123730A1 (zh)
TW (1) TWI354380B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024885A (zh) * 2009-09-10 2011-04-20 鸿富锦精密工业（深圳）有限公司 氮化物半导体发光元件
CN102420279A (zh) * 2011-11-03 2012-04-18 厦门市三安光电科技有限公司 氮化镓基发光二极管及其制作方法
CN104425660A (zh) * 2013-09-06 2015-03-18 财团法人工业技术研究院 发光二极管
CN105552069A (zh) * 2010-09-13 2016-05-04 晶元光电股份有限公司 发光结构
CN105870006A (zh) * 2016-06-08 2016-08-17 江苏新广联半导体有限公司 GaN基材料的侧壁加工工艺
CN108140697A (zh) * 2015-09-30 2018-06-08 Lg伊诺特有限公司 发光器件
CN111129250A (zh) * 2020-01-08 2020-05-08 南昌大学 一种反极性AlGaInP薄膜LED芯片及其制备方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
TWI316772B (en) 2005-09-20 2009-11-01 Showa Denko Kk Group iii nitride semiconductor light-emitting device
KR100649769B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
US9951438B2 (en) 2006-03-07 2018-04-24 Samsung Electronics Co., Ltd. Compositions, optical component, system including an optical component, devices, and other products
JP2007300069A (ja) 2006-04-04 2007-11-15 Toyoda Gosei Co Ltd 発光素子、この発光素子を用いた発光装置及びこの発光素子の製造方法
JP5087864B2 (ja) * 2006-06-21 2012-12-05 富士通株式会社 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法
TW200802950A (en) * 2006-06-29 2008-01-01 Univ Nat Central Method to fabricate the diode structure of reflective electrode by metal alloy
JP4435123B2 (ja) * 2006-08-11 2010-03-17 ソニー株式会社 表示装置の駆動方法
KR100769727B1 (ko) * 2006-08-17 2007-10-23 삼성전기주식회사 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
WO2008047923A1 (fr) * 2006-10-20 2008-04-24 Mitsubishi Chemical Corporation Dispositif de diode émettrice de lumière à semi-conducteur à base de nitrure
KR100941305B1 (ko) * 2006-12-18 2010-02-11 주식회사 실트론 질화물 반도체 기판 및 그 제조 방법
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
TW200903866A (en) * 2007-05-17 2009-01-16 Asahi Glass Co Ltd Glass coated light emitting element, illuminator and projector
JP5773646B2 (ja) 2007-06-25 2015-09-02 キユーデイー・ビジヨン・インコーポレーテツド ナノ材料を被着させることを含む組成物および方法
WO2009014707A2 (en) 2007-07-23 2009-01-29 Qd Vision, Inc. Quantum dot light enhancement substrate and lighting device including same
JP5300345B2 (ja) 2007-08-10 2013-09-25 キヤノン株式会社 発光膜、発光素子およびその製造方法
WO2009081470A1 (ja) * 2007-12-21 2009-07-02 Mitsubishi Electric Corporation レーザ光源モジュール
US10008637B2 (en) * 2011-12-06 2018-06-26 Cree, Inc. Light emitter devices and methods with reduced dimensions and improved light output
KR100956456B1 (ko) * 2008-01-31 2010-05-06 주식회사 에피밸리 3족 질화물 반도체 발광소자
CN103443937A (zh) * 2008-04-30 2013-12-11 浙江迈勒斯照明有限公司 白光发光二极管及白光发光二极管灯
JP5287406B2 (ja) * 2009-03-24 2013-09-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP5327042B2 (ja) * 2009-03-26 2013-10-30 豊田合成株式会社 Ｌｅｄランプの製造方法
JP2011014890A (ja) 2009-06-02 2011-01-20 Mitsubishi Chemicals Corp 金属基板及び光源装置
TWI403003B (zh) * 2009-10-02 2013-07-21 Chi Mei Lighting Tech Corp 發光二極體及其製造方法
US8859305B2 (en) 2010-02-10 2014-10-14 Macron Technology, Inc. Light emitting diodes and associated methods of manufacturing
US8390010B2 (en) 2010-03-25 2013-03-05 Micron Technology, Inc. Solid state lighting devices with cellular arrays and associated methods of manufacturing
KR101081169B1 (ko) * 2010-04-05 2011-11-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템
US10490598B2 (en) 2010-09-13 2019-11-26 Epistar Corporation Light-emitting structure having a plurality of light-emitting structure units
CN102617828A (zh) * 2011-02-01 2012-08-01 财团法人工业技术研究院 高折射率聚合物、包括其的光学元件及光电装置
US10686107B2 (en) 2011-07-21 2020-06-16 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods
US10211380B2 (en) 2011-07-21 2019-02-19 Cree, Inc. Light emitting devices and components having improved chemical resistance and related methods
TW201312807A (zh) 2011-07-21 2013-03-16 Cree Inc 光發射器元件封裝與部件及改良化學抵抗性的方法與相關方法
US8686433B2 (en) 2011-09-01 2014-04-01 Rohm Co., Ltd. Light emitting device and light emitting device package
JP6104915B2 (ja) * 2011-10-06 2017-03-29 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 半導体発光デバイスの表面処理
US9496466B2 (en) 2011-12-06 2016-11-15 Cree, Inc. Light emitter devices and methods, utilizing light emitting diodes (LEDs), for improved light extraction
TW201324863A (zh) * 2011-12-13 2013-06-16 Genesis Photonics Inc 發光二極體元件以及覆晶式發光二極體封裝元件
JP5292456B2 (ja) * 2011-12-28 2013-09-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子およびその製造方法
US9343441B2 (en) 2012-02-13 2016-05-17 Cree, Inc. Light emitter devices having improved light output and related methods
US9240530B2 (en) 2012-02-13 2016-01-19 Cree, Inc. Light emitter devices having improved chemical and physical resistance and related methods
US9929325B2 (en) 2012-06-05 2018-03-27 Samsung Electronics Co., Ltd. Lighting device including quantum dots
KR101926361B1 (ko) * 2012-06-13 2018-12-07 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
US8981534B2 (en) * 2012-09-14 2015-03-17 Tsmc Solid State Lighting Ltd. Pre-cutting a back side of a silicon substrate for growing better III-V group compound layer on a front side of the substrate
WO2014041463A2 (en) 2012-09-17 2014-03-20 Koninklijke Philips N.V. Light emitting device including shaped substrate
US20140348197A1 (en) * 2013-05-21 2014-11-27 Lsi Corporation Semiconductor optical emitting device with lens structure formed in a cavity of a substrate of the device
TWI552386B (zh) 2013-12-20 2016-10-01 新世紀光電股份有限公司 半導體發光結構及半導體封裝結構
CN105489722B (zh) * 2014-10-08 2018-10-26 展晶科技(深圳)有限公司 发光二极管封装结构、发光二极管晶粒及其制造方法
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP6679306B2 (ja) * 2015-12-28 2020-04-15 シャープ株式会社 発光素子の製造方法
US10090440B1 (en) * 2017-05-05 2018-10-02 Epistar Corporation Light-emitting device and method of manufacturing thereof
JP7166818B2 (ja) * 2018-07-13 2022-11-08 スタンレー電気株式会社 光半導体素子

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3787220B2 (ja) 1997-07-30 2006-06-21 ローム株式会社 チップ型発光素子
JPH11220176A (ja) 1998-02-03 1999-08-10 Matsushita Electron Corp 半導体発光装置
JP3788104B2 (ja) 1998-05-28 2006-06-21 住友電気工業株式会社 窒化ガリウム単結晶基板及びその製造方法
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
TW413956B (en) * 1998-07-28 2000-12-01 Sumitomo Electric Industries Fluorescent substrate LED
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
JP4296644B2 (ja) 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
US6885035B2 (en) 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
US6646292B2 (en) * 1999-12-22 2003-11-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting device and method
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US6635901B2 (en) * 2000-12-15 2003-10-21 Nobuhiko Sawaki Semiconductor device including an InGaAIN layer
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
JP4107814B2 (ja) * 2001-07-06 2008-06-25 豊田合成株式会社 発光素子
JP2002368263A (ja) 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
CN1194424C (zh) * 2001-11-28 2005-03-23 国联光电科技股份有限公司 具有透明基板倒装式发光二极管芯片的高亮度发光二极体
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
JP4151282B2 (ja) * 2002-03-01 2008-09-17 日亜化学工業株式会社 窒化物系半導体発光素子
JP4211359B2 (ja) * 2002-03-06 2009-01-21 日亜化学工業株式会社 半導体装置の製造方法
JP3933592B2 (ja) 2002-03-26 2007-06-20 三洋電機株式会社 窒化物系半導体素子
JP3874701B2 (ja) 2002-06-26 2007-01-31 株式会社東芝 半導体発光素子及び半導体発光装置
JP4143732B2 (ja) * 2002-10-16 2008-09-03 スタンレー電気株式会社 車載用波長変換素子
RU2231171C1 (ru) * 2003-04-30 2004-06-20 Закрытое акционерное общество "Инновационная фирма "ТЕТИС" Светоизлучающий диод
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
US6972438B2 (en) * 2003-09-30 2005-12-06 Cree, Inc. Light emitting diode with porous SiC substrate and method for fabricating

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024885A (zh) * 2009-09-10 2011-04-20 鸿富锦精密工业（深圳）有限公司 氮化物半导体发光元件
CN105552069A (zh) * 2010-09-13 2016-05-04 晶元光电股份有限公司 发光结构
CN105552069B (zh) * 2010-09-13 2019-02-15 晶元光电股份有限公司 发光结构
CN102420279A (zh) * 2011-11-03 2012-04-18 厦门市三安光电科技有限公司 氮化镓基发光二极管及其制作方法
CN104425660A (zh) * 2013-09-06 2015-03-18 财团法人工业技术研究院 发光二极管
CN108140697A (zh) * 2015-09-30 2018-06-08 Lg伊诺特有限公司 发光器件
CN105870006A (zh) * 2016-06-08 2016-08-17 江苏新广联半导体有限公司 GaN基材料的侧壁加工工艺
CN111129250A (zh) * 2020-01-08 2020-05-08 南昌大学 一种反极性AlGaInP薄膜LED芯片及其制备方法

Also Published As

Publication number Publication date
JP2006179511A (ja) 2006-07-06
EP1672704A3 (en) 2010-11-17
EP1672704A2 (en) 2006-06-21
TWI354380B (en) 2011-12-11
SG123730A1 (en) 2006-07-26
US7476909B2 (en) 2009-01-13
CA2530614A1 (en) 2006-06-20
CN100411208C (zh) 2008-08-13
KR101202866B1 (ko) 2012-11-19
TW200635084A (en) 2006-10-01
US20060157717A1 (en) 2006-07-20
KR20060070437A (ko) 2006-06-23

Similar Documents

Publication Publication Date Title
CN1812147A (zh) 发光装置
CN1774821A (zh) 发光器件
CN1787245A (zh) 头灯
CN1624944A (zh) 发光装置
CN1269230C (zh) 半导体发光器件及其制造工艺
CN1297016C (zh) 氮化物半导体元器件
CN1992359A (zh) 发光二极管及其制造方法
CN1957447A (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
CN1759492A (zh) 固体元件装置及其制造方法
CN1150594C (zh) 半导体产品的制造方法
CN1305960C (zh) 光学半导体元件及适用的环氧树脂组合物及其制造方法
CN1231980C (zh) 发光装置
CN1080939C (zh) 半导体发光器件及其制造方法
CN1254869C (zh) 氮化物半导体元件
CN1167137C (zh) 氮化物半导体器件
CN1672271A (zh) 半导体发光元件及其制造方法、使用此的发光装置
CN1870223A (zh) 氮化镓单晶的生长方法,氮化镓单晶基板及其制造方法
CN1613156A (zh) 具有支持衬底的氮化物半导体器件及其制造方法
CN1866561A (zh) 发光器件封装及其制造方法
CN1380703A (zh) 发光装置
CN1941442A (zh) 半导体发光元件
CN1332480A (zh) 单晶GaN基体的制造方法和单晶GaN基体
CN1534355A (zh) 发光装置用组件、发光装置、背侧光照射装置、显示装置
CN1877877A (zh) 氮化物半导体基板及其制造方法
CN101048855A (zh) 发光装置工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080813

Termination date: 20161219

CF01 Termination of patent right due to non-payment of annual fee