JP6679306B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP6679306B2
JP6679306B2 JP2015257042A JP2015257042A JP6679306B2 JP 6679306 B2 JP6679306 B2 JP 6679306B2 JP 2015257042 A JP2015257042 A JP 2015257042A JP 2015257042 A JP2015257042 A JP 2015257042A JP 6679306 B2 JP6679306 B2 JP 6679306B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
resin
protective resin
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015257042A
Other languages
English (en)
Other versions
JP2017120840A (ja
Inventor
和彦 福田
和彦 福田
敏隆 田村
敏隆 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015257042A priority Critical patent/JP6679306B2/ja
Priority to CN201611167490.XA priority patent/CN107068843A/zh
Priority to TW105142050A priority patent/TWI631737B/zh
Publication of JP2017120840A publication Critical patent/JP2017120840A/ja
Application granted granted Critical
Publication of JP6679306B2 publication Critical patent/JP6679306B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations

Description

本発明は、複写機、ファックス、プリンターなどの電子機器に使用される光センサ等に備えられる発光素子チップの発光素子、発光素子を樹脂により封止した発光素子パッケージ体、および発光素子の製造方法に関する。
従来から、複写機やプリンターなどの電子機器には、物体の有無の検出を非接触で行うための光センサが用いられている。光センサの一例として、フォトインタラプタがある。フォトインタラプタは、発光素子および受光素子の2つの素子を備え、発光素子から発生する光を受光素子で計測し、素子間の光の変化をとらえるセンサである。
発光素子の保護に使用する封止樹脂は、光透過性を有する樹脂であることが必要とされる。しかしながら、光透過性を有する樹脂は、封止樹脂として一般に使用される黒色エポキシ樹脂と比べて、応力が高くなるという問題がある。また、使用環境の温度変化により生じる封止樹脂の膨張および収縮の応力が大きいと、GaAs(ガリウムヒ素、gallium arsenide)を材料とする発光素子の発光強度の経年劣化が著しく進むという問題がある。
そこで、使用環境の温度変化から生じる内部応力を緩和するために、発光素子の本体部である発光素子チップを保護する樹脂として応力の異なる2つの樹脂を用いることが従来から提案されている。例えば、特許文献1には、低応力化したエポキシ系合成樹脂による下層のパッケージ体を、回路基板に搭載されたLED半導体チップに直接被覆するように形成し、次いで、エポキシ系合成樹脂による上層のパッケージ体を、下層のパッケージ体の全体を被覆するように形成させる技術が開示されている。
特開2003‐179267号公報(2003年6月27日公開)
ここで、発光素子チップの発光強度の劣化を防止するために樹脂で覆われる必要のある発光素子チップの領域は、発光素子チップの発光部(PN接合部)のうち発光素子チップの外部に露出している部位である。しかしながら、従来技術では、発光素子チップを直接覆う保護樹脂の流動性が高い場合(例えば、シリコーン樹脂の粘度が9〜15パスカル秒(Pa・S))、保護樹脂が流れてしまい、樹脂で覆われる必要のある発光素子チップの領域を覆うことができないという問題がある。また、発光素子チップを搭載する製品を小型化するためには、発光素子チップを直接覆う保護樹脂の量を少なくする必要があり、保護樹脂の量が少なすぎると、樹脂で覆われる必要のある発光素子チップの領域を覆うことができない場合がある。
また、上記特許文献1の技術では、LED半導体チップを搭載する回路基板の面積を大きくしなければならないという問題がある。これは、低応力化したエポキシ系合成樹脂がLED半導体チップを覆うように形成される際に、当該エポキシ系合成樹脂が回路基板から外部に流れ出ないようにするための措置である。
本発明は、前記の問題点に鑑みてなされたものであり、その目的は、高品質であるとともに、小型化および薄型化された発光素子等を提供することにある。
上記の課題を解決するために、本発明の一態様に係る発光素子の製造方法は、基板および当該基板上に配置された発光部を備えた発光素子チップの材料となる発光素子ウェハから発光素子を製造する製造方法であって、上記発光部を挟んで上記基板と反対側にある上記発光素子ウェハの上面に、上記発光素子ウェハを上記発光素子単位に区分するための、上記発光部と上記基板との境界部を超えた位置までの深さを有する溝を形成する第1ステップと、上記第1ステップにて形成した上記溝および上記発光素子ウェハの上記上面を、保護樹脂で覆う第2ステップと、上記第2ステップの後、上記第1ステップにて形成した上記溝に沿って、上記発光素子ウェハを上記発光素子単位に分割する第4ステップとを含み、上記第2ステップでは、スプレーすることによりスクリーン印刷を行うことにより、上記発光素子ウェハの上記上面における上記保護樹脂に対して、上記発光素子単位ごとに開口部をそれぞれ形成させる構成である。
本発明の一態様によれば、第2ステップにおいて、発光素子ウェハの上面を保護樹脂で覆うとともに、発光素子ウェハの上面における保護樹脂に発光素子単位ごとに開口部をそれぞれ形成させることが可能となる。このため、発光素子ウェハの上面を保護樹脂で覆った後に、保護樹脂に開口部を形成するために、開口部に対応する領域の保護樹脂を除去するという工程を省略することが可能となる。それゆえ、発光素子を製造する工程を簡略化することが可能となる。
また、スプレーすることによりスクリーン印刷を行うことによって、第2ステップにて形成された保護樹脂の薄膜は、発光素子ウェハの形状に沿った一定の厚さを有することが可能となる。このため、発光素子チップが光を放出する際、光軸のずれおよび当該ずれがばらつくことを軽減することが可能となる。その結果、発光素子と対となって使用される受光素子に対して、発光素子チップからの光量を向上させることが可能となり、発光素子チップの機能を最大限に利用することが可能となる。
(a)は、本発明の一実施形態に係る発光素子の要部構成を示す断面図であり、(b)は、比較例としての発光素子の概要を示す側面図である。 発光素子ウェハの外形を示す図である。 (a)〜(f)は、本発明の一実施形態に係る発光素子を製造する工程を示す図である。 図3の(f)に示す発光素子ウェハを示す上面図である。 (a)は、本発明の一実施形態に係る発光素子が第1リードフレーム上に搭載された状態を示す側面図であり、(b)は、発光素子が第1リードフレームに搭載された状態を示す上面図である。 (a)〜(f)は、発光素子の比較例を示す図である。 (a)〜(f)は、本発明の一実施形態に係る発光素子パッケージ体を製造する工程を示す図である。 (a)〜(h)は、従来技術により発光素子パッケージ体を製造する工程を示す図である。 各種材料のヤング率と線膨張率の代表値を示す表である。
〔実施形態1〕
以下、本発明の実施の形態について、詳細に説明する。なお、説明の便宜上、各実施形態に示した部材と同一の機能を有する部材については、同一の符号を付記し、適宜その説明を省略する。まず、実施形態1について図1〜図5を参照しながら説明する。
(発光素子1の要部構成)
図1の(a)は、本発明の一実施形態に係る発光素子1の要部構成を示す断面図である。図1の(a)に示すように、発光素子1は、銅などから成る第1リードフレーム31上に搭載され、銀ペーストなどの導電性の接着剤33により固定されている。発光素子1は、発光素子チップ2および保護樹脂3を備えている。発光素子チップ2は、例えば、半導体レーザおよび発光ダイオードであり、n型半導体層(以下、基板2a称する)とp型半導体層とを接触させたものである。発光部2bは、n型半導体層とp型半導体層とが接しているPN接合部であり、発光素子チップ2に順方向の電圧が加えられると、発光部2bから光が放出される。図1の(a)に示す例では、発光部2bは基板2a上に配置されている。
第1リードフレーム31と反対側にある発光素子チップ2の面には、電極パッド4が配置され、電極パッド4と銅などからなる第2リードフレーム32とが、金などから成るワイヤ5により電気的に接続されている。なお、以下の説明において、電極パッド4が配置されている発光素子チップ2の面を発光素子チップ2の上面とする。また、発光部2bが発光素子チップ2の外部に露出する発光部2bの面(基板2aと発光部2bとの境界部を含む発光部2bの面)を発光部2bの側面とする。なお、発光素子チップ2の側面は発光部2bの側面を含み、基板2aの側面は発光素子チップ2の側面に含まれる。
ここで、保護樹脂3により覆われる必要のある発光素子チップ2の領域は、上述したように、発光部2b(PN接合部)のうち発光素子チップ2の外部に露出している部位である。このため、図1の(a)に示すように、発光素子チップ2の側面において、外部に露出している発光部2bの部位が保護樹脂3により覆われている。これにより、発光素子チップ2の発光強度の劣化を防止することが可能となる。
図1の(b)は、比較例としての発光素子101の概要を示す側面図である。図1の(b)に示すように、保護樹脂103は、発光素子チップ102全体を覆う構成である。一方、図1の(a)に示す保護樹脂3は、発光素子チップ2の上面の一部、および発光素子チップ2の側面の一部を覆う構成である。この構成により、図1の(a)に示す保護樹脂3の量は、図1の(b)に示す保護樹脂103の量よりも低減することが可能となり、発光素子1の小型化および薄型化が実現可能となる。
また、図1の(a)に示す保護樹脂3は、図1の(b)に示す保護樹脂103と比較して、発光素子チップ2の形状に沿って一定の厚みで発光素子チップ2を保護している構成である。この構成により、図1の(a)に示す保護樹脂3の量は、図1の(b)に示す保護樹脂103の量よりも低減することが可能となり、発光素子1の小型化および薄型化が実現可能となる。
(発光素子1の製造工程)
図2は、発光素子ウェハ20の外形を示す図である。発光素子ウェハ20は、基板2aおよび基板2a上に配置された発光部2bを備えた発光素子1の材料となるものである。本発明の一実施形態に係る発光素子1は、発光素子ウェハ20を保護樹脂3により覆った後に、発光素子ウェハ20を発光素子1の単位にカットすることにより製造される。以下、発光素子1の製造工程について説明する。
図3の(a)〜(f)は、発光素子ウェハ20から発光素子1を製造する工程を示す図である。図3の(a)は、図2に示す発光素子ウェハ20のA‐A‘断面図である。発光素子ウェハ20は、基板2a上に、n型半導体層(不図示)、発光部2b、p型発光層(不図示)が順に重畳されたものである。
図3の(b)は、発光素子ウェハ20を発光素子1の単位に仮分割する工程を示す図である。まず、発光素子ウェハ20を、基板2aを下にして(基板2aがダイシングシート50と接するように)ダイシングシート50上に載せる。そして、発光素子ウェハ20の上面に、発光部2bと基板2aとの境界部を超えた位置までの深さを有するダイシング溝51(溝)を厚みHの方向に沿って形成する(第1ステップ)。ダイシング溝51は、発光素子ウェハ20を発光素子1の単位に区分するため溝である。例えば、発光素子ウェハ20を、その上面から厚みHの半分までの深さを有するダイシング溝51を形成する(ハーフカット)。
ここで、発光素子ウェハ20の上面とは、発光部2bを挟んで基板2aと反対側にある発光素子ウェハ20の面であり、紙面において発光素子ウェハ20の上側の面である。また、厚みHの方向とは、基板2aおよび発光部2bが重畳されている方向である。
図3の(c)は、図3の(b)に示す発光素子ウェハ20に対してメサエッチ処理を行う工程を示す図である。メサエッチ処理は、図3の(b)に示すダイシング溝51の表面を加工する処理であり、ダイシング溝51のダメージ除去層をエッチングにて行う処理である。メサエッチ処理により、図3の(b)に示すダイシング溝51の表面は滑らかになり、図3の(c)に示すメサエッチ溝52が形成される。
図3の(d)は、発光素子ウェハ20を保護樹脂3で覆う(コーティングする)工程を示す図である。図3の(c)に示す発光素子ウェハ20に対して、ダイシング溝51および発光部2bの上面を保護樹脂3で覆う(第2ステップ)。実施形態1におけるコーティング工程では、図3の(c)に示す発光素子ウェハ20の上面に保護樹脂3の液を塗布し、保護樹脂3の液が塗布された発光素子ウェハ20を高速回転させ、その遠心力で保護樹脂3の薄膜を形成させる(スピンコート処理)。発光素子ウェハ20の上面に塗布される保護樹脂3は液体状態であるため、コーティング工程によって、保護樹脂3の膜は、発光素子ウェハ20の上面、およびメサエッチ溝52の表面に、均一の厚みで形成されることができる。
保護樹脂3としては、例えば、シリコーン樹脂、ポリイミド樹脂およびポリウレタン樹脂であり、発光素子を封止する樹脂の中でも比較的弾性率が低い樹脂が用いられることが好ましい。これにより、上記スピンコート処理において、保護樹脂3の膜を均一の厚みとするとともに保護樹脂3の膜を薄く形成することが可能となる。その結果、より少ない量の保護樹脂3で発光部2bを覆うことが可能となる。
また、発光素子ウェハ20にはダイシング溝51が形成されている。このため、スピンコート処理において、保護樹脂3が覆う発光素子チップ2の領域をより少なくした状態で、発光素子チップ2を樹脂で保護したい箇所である発光部2bを安定して保護樹脂3により覆うことが容易可能となる。
ここで、電極パッド4は、図3の(d)に示すコーティング工程の前に、発光素子ウェハ20の上面に配置されていることが好ましい。なお、電極パッド4が発光素子ウェハ20の上面に配置されるタイミングは、図3の(d)に示すコーティング工程の前とすることに限定されない。例えば、当該タイミングは、後述する除去工程(図3の(e)参照)の後に配置されてもよい。
図3の(e)は、不要な箇所の保護樹脂3を除去する工程を示す図である。不要な箇所の保護樹脂3とは、電極パッド4上の保護樹脂3である。図3の(d)にて説明したコーティング工程の後、発光素子ウェハ20の上面における保護樹脂3に、発光素子単位ごとに開口部をそれぞれ形成する(第3ステップ)。実施形態1における除去工程では、不要な箇所の保護樹脂3の表面に、光感光性レジストを塗布し、フォトリソマスクによる露光および現像を行い、レジストのパターンニングを行う。そして、電極パッド4上の保護樹脂3を、エッチングにて除去する。
除去工程により、電極パッド4は保護樹脂3により覆われない構成となり、電極パッド4にワイヤ5が接続された場合、ワイヤ5は1つ種類の樹脂により封止されることが可能となる。なお、発光素子ウェハ20の上面において除去工程により除去される保護樹脂3は、電極パッド4上の保護樹脂3だけでなく、電極パッド4の周囲の保護樹脂3を含んでいてもよい。
図3の(f)は、発光素子ウェハ20を発光素子1の単位に切り離す工程を示す図である。図3の(f)に示すように、図3の(e)に示す発光素子ウェハ20をメサエッチ溝52に沿って切断し、発光素子ウェハ20を発光素子1単位に分割する(第4ステップ)。以上の工程により、発光素子1が製造される。
図4は、図3の(f)に示す発光素子ウェハ20を示す上面図である。図4に示す切断跡53は、図3の(f)に示すメサエッチ溝52に沿って発光素子ウェハ20を切断した跡である。図4に示すように、ダイシングシート50が引き伸ばされて拡大されることにより、隣接している発光素子1間の隙間が広がる。これにより、発光素子1を個々にピックアップすることが容易可能となる。
(発光素子1の比較)
次に、発光素子1の利点について、図5および図6を用いて説明する。図5の(a)は、本発明の一実施形態に係る発光素子1が第1リードフレーム31上に搭載された状態を示す側面図であり、図5の(b)は、発光素子1が第1リードフレーム31上に搭載された状態を示す上面図である。図3の(a)〜(f)にて説明した工程により製造された発光素子1は、図5に示すように、第1リードフレーム上に搭載され、ワイヤ5により電極パッド4と第2リードフレームとが電気的に接続されている。
図5の(a)に示すように、保護樹脂3は、基板2aと発光部2bとの境界部を含む発光部の側面を覆うとともに、境界部を含む基板2aの側面の一部も覆っている構成である。すなわち、保護樹脂3は、発光素子チップ2の側面において、発光素子チップ2の上面から発光部2bを超える位置までの領域を覆っている構成である。この構成により、保護樹脂3が覆っている発光素子チップ2の領域は、保護樹脂3が発光素子チップ2の側面の全てを覆う場合と比較して、縮小されることが可能となる。
また、図5の(b)に示すように、保護樹脂3は、発光部2bを挟んで基板2aと反対側にある発光素子チップ2の上面を覆い、発光素子チップ2の上面における保護樹脂3には、開口部が形成されている構成である。開口部は、発光素子チップ2の上面に配置される電極パッド4が露出するために形成されている。すなわち、保護樹脂3は、発光素子チップ2の上面において、電極パッド4が配置されている発光素子チップ2の領域(上記開口部に相当する領域)を除いた発光素子チップ2の上面を覆う構成である。この構成の場合、発光素子1が、保護樹脂3とは異なるモールド樹脂(不図示)により封止される際、ワイヤ5は、1つ種類の樹脂により封止されることが可能となる。なお、発光素子チップ2の上面における保護樹脂3に形成される開口部の大きさは、後に行われるワイヤ5を電極パッド4に接続することを妨げる大きさでなければ、電極パッド4の大きさと同一であってもよいし、電極パッド4の大きさよりも大きくてもよい。
図6の(a)〜(f)は、発光素子1の比較例を示す図である。従来技術を用いて製造された発光素子101は、発光素子チップ102を第1リードフレーム31上に搭載した後に、発光素子チップ102を保護樹脂103で覆うことにより製造される。
図6の(a)は、保護樹脂103がリードフレームのエッジまで流れた状態の発光素子101を示す側面図であり、図6の(b)は、図6の(a)に示す発光素子101の上面図である。保護樹脂103は流動性が高い(例えば、シリコーン樹脂の粘度が9〜15パスカル秒(Pa・S))。このため、発光素子チップ102を保護樹脂103で覆う際、保護樹脂103がリードフレームのエッジにまで流れ出てしまうことがある。
図6の(c)は、保護樹脂103がリードフレームの側面に流れた状態の発光素子101を示す側面図であり、図6の(d)は、図6の(b)に示す発光素子101の上面図である。発光素子チップ102を覆う保護樹脂103は、図6の(a)〜(b)に示す状態からさらに流れ出て、リードフレームのエッジにまで流れ出てしまうことがある。
図6の(e)は、保護樹脂103がリードフレームの裏面に流れた状態の発光素子101を示す側面図であり、図6の(f)は、図6の(e)に示す発光素子101の上面図である。発光素子チップ102を覆う保護樹脂103は、図6の(c)〜(d)に示す状態からさらに流れ出て、リードフレームの裏面を覆ってしまうことがある。
以上のように、流動性が高い保護樹脂103により発光素子チップ102を覆う場合、保護樹脂103の形状にばらつきが生じてしまう虞がある。このため、従来技術を用いて製造された発光素子101が一定の品質を維持した状態で提供されることは、困難である。特に、保護樹脂103が流れ出すことで、図6の(e)の状態ではワイヤのボールネック部に保護樹脂の界面と重なり、ワイヤのネック部に応力が集中しやすくなる。更に、リードフレーム裏面を保護樹脂で覆ってしまうことで、発光素子を覆うモールド樹脂との密着性が低下することで品質の低下を招くことにつながる。また、保護樹脂103が、図6に示すように流れ出てしまうことにより、発光素子101の小型化が困難となり、その結果、発光素子101を搭載する製品の小型化までもが困難となる。
これに対して、本発明の一実施形態に係る発光素子1では、図5に示すように、保護樹脂3は、発光素子チップ2の形状に沿って一定の厚みで発光素子チップ2を保護している構成である。この構成により、発光素子1の光軸のずれ、および複数の発光素子1間において光軸のずれがばらつくことを軽減することが可能となる。その結果、発光素子と対となって使用される受光素子(不図示)に対して、発光素子からの光量を向上させることが可能となり、発光素子の機能を最大限に利用することが可能となる。
さらに、保護樹脂3は、図6に示す保護樹脂103よりも薄い膜であり、発光素子チップ2の上面の一部、および発光素子チップ2の側面の一部を覆う構成である。この構成により、図5に示す保護樹脂3の量は、図6に示す保護樹脂103の量よりも低減することが可能となり、発光素子1の小型化および薄型化が実現可能となる。その結果、発光素子1を搭載する製品の小型化および薄型化までもが実現可能となる。
また、従来技術を用いて製造された発光素子101は、保護樹脂103を発光素子チップ102ごとに塗布する必要がある(図6参照)。一方、本発明の一実施形態に係る発光素子1は、図3の(d)にて説明した通り、発光素子ウェハ20単位で保護樹脂3を塗布することが可能である。このため、1回の塗布で、複数の発光素子チップ2に保護樹脂3を塗布することが可能となり、発光素子1の製造工程を簡略化できる。
(発光素子パッケージ体10の製造工程)
本発明の一実施形態に係る発光素子パッケージ体10を製造する工程について、図を示す図7を参照しながら説明する。図7の(a)は、第1リードフレーム31(リードフレーム)に発光素子1を搭載して接着剤33により固定した工程を示す上面図であり、図7の(b)は、当該工程の側面図である。図7の(c)は、図7の(a)〜(b)の工程後、電極パッド4と第2リードフレーム32とをワイヤ5で電気的に接続した工程を示す上面図であり、図7の(d)は、当該工程の側面図である。
図7の(e)は、図7の(c)〜(d)の工程後、発光素子1をモールド樹脂11(硬質樹脂)により封止した工程を示す図であり、図7の(f)は、当該工程の側面図である。モールド樹脂11は、保護樹脂3よりも硬質の樹脂であり、発光素子1および第1リードフレーム31を封止している。より具体的には、図7の(f)に示すように、モールド樹脂11は、発光素子1を封止し、さらにワイヤ5の全てを封止し、第1リードフレーム31の裏面および第2リードフレーム32の裏面も封止している。
モールド樹脂11は、保護樹脂3よりも硬質の樹脂であり、保護樹脂3は、モールド樹脂11と比較して応力が小さい。例えば、保護樹脂3として、シリコーン樹脂、ポリイミド樹脂、またはポリウレタン樹脂が用いられる場合、モールド樹脂11としては、エポキシ樹脂が用いられる。以上の工程により、発光素子1をモールド樹脂11で封止した発光素子パッケージ体10が製造される。
(発光素子パッケージ体10の比較)
図8の(a)〜(h)は、従来技術により発光素子パッケージ体110を製造する工程を示す図である。図8の工程では、保護樹脂103を塗布するタイミングが、図7に示した工程と異なる。
図8の(a)は、第1リードフレーム31に発光素子チップ102を搭載して接着剤33により固定した工程を示す上面図であり、図8の(b)は、当該工程の側面図である。なお、図8の(a)〜(b)では、発光素子チップ102を保護樹脂103で覆っていないため、発光部102bは、外部に露出した状態である。
図8の(c)は、図8の(a)〜(b)の工程後、発光素子チップ102の上面に配置された電極パッド4と第2リードフレーム32とをワイヤ5で電気的に接続した工程を示す上面図であり、図8の(d)は、当該工程の側面図である。
図8の(e)は、図8の(c)〜(d)の工程後、発光素子チップ102を保護樹脂103により覆った工程を示す上面図であり、図8の(f)は、当該工程の側面図である。図8の(f)に示すように、ワイヤ5は、発光素子チップ102側の部位が保護樹脂103により覆われた状態である。また、保護樹脂103は、発光素子チップ102全体を覆うため、山のように盛り上がった形状となっている。
図8の(g)は、図8の(e)〜(f)の工程後、発光素子チップ102を保護している保護樹脂103をモールド樹脂111により封止した工程を示す図であり、図8の(h)は、当該工程の側面図である。図8の(h)に示すように、モールド樹脂111は、発光素子チップ102を覆っている保護樹脂103を封止し、さらに保護樹脂103から第2リードフレーム32までのワイヤ5の部位を封止している。なお、モールド樹脂111は、第1リードフレーム31の裏面および第2リードフレーム32の裏面までも封止していてもよい。以上の従来技術の工程により、発光素子チップ102をモールド樹脂111で封止した発光素子パッケージ体110が製造される。
ここで、モールド樹脂11は、保護樹脂3よりも硬質の樹脂である。このため、図8の(h)に示す発光素子パッケージ体110において、ワイヤ5は、保護樹脂103により覆われる部位と、モールド樹脂111により覆われる部位とに分けられる。このため、保護樹脂103とモールド樹脂111との線膨張率(温度の上昇に対応して長さが変化する割合)が異なることに起因して生じる応力により、ワイヤ5が断線しやすくなるという虞がある。
図9は、各種材料のヤング率および線膨張率の代表値を示す表である。一般的に、モールド樹脂111の材料は、エポキシ樹脂であり、図9に示すように、シリコーン樹脂の線膨張率は100〜300PPM/℃であることに対して、エポキシ樹脂の線膨張率は45〜65PPM/℃である。また、金を材料とするワイヤ5の線膨張率は14.2PPM/℃である。このように、材料ごとに線膨張率が異なることから、シリコーン樹脂からなる保護樹脂103と、エポキシ樹脂からなるモールド樹脂111との境界部において、使用環境下の温度変化による変位量が異なるために、金からなるワイヤ5に内部応力を発生させてしまう。その結果、従来技術により製造された発光素子パッケージ体110において、ワイヤ5が断線しやすくなるという虞がある。
一方、本発明の一実施形態に係る発光素子パッケージ体10において、図7の(f)に示すように、ワイヤ5は、モールド樹脂11のみにより覆われる構成である。それゆえ、モールド樹脂11により封止された発光素子1について、保護樹脂3とモールド樹脂との線膨張率が異なることに起因して生じる応力により、ワイヤ5が断線することを抑制できる。
また、図7の(f)に示す保護樹脂3の量は、図8の(h)に示す保護樹脂103の量よりも低減されている。このため、図7の(f)に示すモールド樹脂11の量を、図8の(h)に示すモールド樹脂111の量よりも低減することが可能となる。また、発光素子チップを搭載するフレームサイズを図8のフレームに比べ、図7のフレームの方がより小さく出来る。それゆえ、図7の(f)に示す発光素子パッケージ体10は、図8の(h)に示す発光素子パッケージ体110と比較して、小型化および薄型化されることが可能となる。
〔実施形態2〕
本発明の他の実施形態について説明する。実施形態2では、実施形態1にて説明した保護樹脂3の材料として、低応力の光感光性樹脂を用いている。すなわち、図3の(d)にて説明したコーティング工程で使用される保護樹脂3の材料は、低応力の光感光性樹脂となる。このため、図3の(e)にて説明した除去工程において、実施形態2では、光感光性レジストを塗布するという処理を省略できる。なお、その他の工程については、実施形態1と同様の工程である。以上のように、保護樹脂3の材料として低応力の光感光性樹脂を用いることにより、発光素子1を製造する工程を簡略化することが可能となる。
〔実施形態3〕
本発明のさらに他の実施形態について説明する。実施形態3では、実施形態1にて説明したスピンコート処理を用いたコーティング工程(図3の(d)参照)の代わりに、スクリーン印刷を用いたコーティング工程を行っている。スクリーン印刷に使用するスクリーンマスクは、発光素子ウェハ20の上面に対して保護樹脂3が塗布される領域を制限するものであり、保護樹脂3の塗布が不要な箇所である電極パッド4上に保護樹脂3が塗布されないようにパターンニングされたものである。
実施形態3におけるコーティング工程は、図3の(c)にて説明したメサエッチ処理工程の後、上記スクリーンマスクを使用してスクリーン印刷を行う。これにより、保護樹脂3の薄膜が、保護樹脂3の塗布が不要な電極パッド4上を含む領域を除いた発光素子ウェハ20の上面に形成される。このようなスクリーン印刷を用いたコーティング工程を行うことにより、図3の(e)にて説明した除去工程(第3ステップ)を省略することが可能となる。それゆえ、発光素子1を製造する工程を簡略化することが可能となる。なお、その他の工程については、実施形態1と同様の工程である。
(変形例)
コーティング工程では、上記のようなスクリーンマスクを用いてスプレーすることによりクリーン印刷を行ってもよい。スプレーすることによりスクリーン印刷を行うことによって、コーティング工程により形成された保護樹脂3の薄膜は、発光素子ウェハ20の形状に沿った一定の厚さを有することが可能となる。このため、発光素子チップ2が光を放出する際、光軸のずれおよび当該ずれがばらつくことを軽減することが可能となる。その結果、発光素子と対となって使用される受光素子に対して、発光素子チップ2からの光量を向上させることが可能となり、発光素子チップ2の機能を最大限に利用することが可能となる。
〔まとめ〕
本発明の態様1に係る発光素子の製造方法は、基板(2a)および当該基板上に配置された発光部(2b)を備えた発光素子チップの材料となる発光素子ウェハ(20)から発光素子(1)を製造する製造方法であって、上記発光部を挟んで上記基板と反対側にある上記発光素子ウェハの上面に、上記発光素子ウェハを上記発光素子単位に区分するための、上記発光部と上記基板との境界部を超えた位置までの深さを有する溝(ダイシング溝51)を形成する第1ステップと、上記第1ステップにて形成した上記溝および上記発光素子ウェハの上記上面を、保護樹脂(3)で覆う第2ステップと、上記第2ステップの後、上記第1ステップにて形成した上記溝に沿って、上記発光素子ウェハを上記発光素子単位に分割する第4ステップとを含み、上記第2ステップでは、スプレーすることによりスクリーン印刷を行うことにより、上記発光素子ウェハの上記上面における上記保護樹脂に対して、上記発光素子単位ごとに開口部をそれぞれ形成させる。
上記の方法によれば、第2ステップにおいて、発光素子ウェハの上面を保護樹脂で覆うともに、発光素子ウェハの上面における保護樹脂に発光素子単位ごとに開口部をそれぞれ形成させることが可能となる。このため、発光素子ウェハの上面を保護樹脂で覆った後に、保護樹脂に開口部を形成するために、開口部に対応する領域の保護樹脂を除去するという工程を省略することが可能となる。それゆえ、発光素子を製造する工程を簡略化することが可能となる。
また、スプレーすることによりスクリーン印刷を行うことによって、第2ステップにて形成された保護樹脂の薄膜は、発光素子ウェハの形状に沿った一定の厚さを有することが可能となる。このため、発光素子チップが光を放出する際、光軸のずれおよび当該ずれがばらつくことを軽減することが可能となる。その結果、発光素子と対となって使用される受光素子に対して、発光素子チップからの光量を向上させることが可能となり、発光素子チップの機能を最大限に利用することが可能となる。
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
1 発光素子、
2 発光素子チップ、2a 基板、2b 発光部、
3 保護樹脂
4 電極パッド、5 ワイヤ、
10 発光素子パッケージ体
11 モールド樹脂(硬質樹脂)
20 発光素子ウェハ
31 第1リードフレーム(リードフレーム)、32 第2リードフレーム、
33 接着剤
50 ダイシングシート、51 ダイシング溝、52 メサエッチ溝、53 切断跡

Claims (1)

  1. 基板および当該基板上に配置された発光部を備えた発光素子チップの材料となる発光素子ウェハから発光素子を製造する製造方法であって、
    上記発光部を挟んで上記基板と反対側にある上記発光素子ウェハの上面に、上記発光素子ウェハを上記発光素子単位に区分するための、上記発光部と上記基板との境界部を超えた位置までの深さを有する溝を形成する第1ステップと、
    上記第1ステップにて形成した上記溝および上記発光素子ウェハの上記上面を、保護樹脂で覆う第2ステップと、
    上記第2ステップの後、上記第1ステップにて形成した上記溝に沿って、上記発光素子ウェハを上記発光素子単位に分割する第4ステップとを含み、
    上記第2ステップでは、スプレーすることによりスクリーン印刷を行うことにより、上記発光素子ウェハの上記上面における上記保護樹脂に対して、上記発光素子単位ごとに開口部をそれぞれ形成させることを特徴とする発光素子の製造方法。
JP2015257042A 2015-12-28 2015-12-28 発光素子の製造方法 Expired - Fee Related JP6679306B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015257042A JP6679306B2 (ja) 2015-12-28 2015-12-28 発光素子の製造方法
CN201611167490.XA CN107068843A (zh) 2015-12-28 2016-12-16 发光元件、发光元件封装体以及发光元件的制造方法
TW105142050A TWI631737B (zh) 2015-12-28 2016-12-19 發光元件、發光元件封裝體以及發光元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015257042A JP6679306B2 (ja) 2015-12-28 2015-12-28 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2017120840A JP2017120840A (ja) 2017-07-06
JP6679306B2 true JP6679306B2 (ja) 2020-04-15

Family

ID=59272401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015257042A Expired - Fee Related JP6679306B2 (ja) 2015-12-28 2015-12-28 発光素子の製造方法

Country Status (3)

Country Link
JP (1) JP6679306B2 (ja)
CN (1) CN107068843A (ja)
TW (1) TWI631737B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7010692B2 (ja) * 2017-12-27 2022-01-26 ローム株式会社 半導体発光装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542449Y2 (ja) * 1974-05-14 1980-10-04
JPS645079A (en) * 1987-06-26 1989-01-10 Nec Corp Semiconductor light emitting device
JP2668140B2 (ja) * 1989-09-30 1997-10-27 三菱電線工業株式会社 発光モジュール
JPH10215003A (ja) * 1997-01-31 1998-08-11 Stanley Electric Co Ltd Ledチップ
JP4149677B2 (ja) * 2001-02-09 2008-09-10 株式会社東芝 発光装置及びその製造方法
JP2002241586A (ja) * 2001-02-19 2002-08-28 Matsushita Electric Ind Co Ltd 波長変換ペースト材料、複合発光素子、半導体発光装置及びそれらの製造方法
JP2002314139A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2003078248A (ja) * 2001-08-31 2003-03-14 Noritake Co Ltd ビアホールを有する厚膜多層基板の製造方法
JP4185784B2 (ja) * 2003-02-17 2008-11-26 シャープ株式会社 酸化物半導体発光素子およびその製造方法ならびに酸化物半導体発光素子を用いた半導体発光装置
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
JP5374810B2 (ja) * 2006-07-18 2013-12-25 株式会社リコー スクリーン印刷版
JP4193905B2 (ja) * 2007-03-20 2008-12-10 日亜化学工業株式会社 半導体装置の製造方法
JP5321376B2 (ja) * 2009-09-10 2013-10-23 ソニー株式会社 半導体発光素子及びその製造方法、画像表示装置、並びに、電子機器
CN101859759A (zh) * 2010-06-03 2010-10-13 陕西科技大学 一种白色led光源封装
DE102011100028A1 (de) * 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102012201447A1 (de) * 2012-02-01 2013-08-01 Osram Gmbh LED-Modul
WO2013190871A1 (ja) * 2012-06-20 2013-12-27 アオイ電子株式会社 光源一体型光センサ
JP2014045142A (ja) * 2012-08-28 2014-03-13 Sony Corp 半導体装置及び半導体装置の製造方法
CN104752571A (zh) * 2013-12-31 2015-07-01 晶能光电(江西)有限公司 一种晶圆级白光led芯片的切割方法

Also Published As

Publication number Publication date
JP2017120840A (ja) 2017-07-06
TW201724581A (zh) 2017-07-01
TWI631737B (zh) 2018-08-01
CN107068843A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
US8633558B2 (en) Package structure for a chip and method for fabricating the same
TWI546910B (zh) 晶片封裝體及其製造方法
JP4951989B2 (ja) 半導体装置
US9768223B2 (en) Electronics device package and fabrication method thereof
US8890191B2 (en) Chip package and method for forming the same
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
TWI466281B (zh) 影像感測晶片封裝體及其形成方法
US9142486B2 (en) Chip package and fabrication method thereof
US20080083964A1 (en) Semiconductor image sensor die and production method thereof, semiconductor image sensor module, image sensor device, optical device element, and optical device module
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US8097929B2 (en) Electronics device package and fabrication method thereof
TWI759636B (zh) 影像感測器晶片級封裝
TWI430415B (zh) 晶片封裝體及其製造方法
KR20130042154A (ko) 발광 소자 및 그 제조 방법, 이를 이용한 발광 소자 모듈
JP6679306B2 (ja) 発光素子の製造方法
JP2004193600A (ja) 半導体装置及びその製造方法、半導体装置用カバー並びに電子機器
US8748926B2 (en) Chip package with multiple spacers and method for forming the same
US9875912B2 (en) Chip package and manufacturing method thereof
US9449897B2 (en) Chip package and method for forming the same
CN111009542B (zh) 一种封装方法及封装结构
KR20160091810A (ko) 반도체 장치
JP5809965B2 (ja) 半導体発光素子
JP2011103382A (ja) 光デバイスの製造方法及び光デバイス
JP4186894B2 (ja) 半導体装置
JP5414965B2 (ja) 光学半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200318

R150 Certificate of patent or registration of utility model

Ref document number: 6679306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees