JP4193905B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4193905B2
JP4193905B2 JP2007073141A JP2007073141A JP4193905B2 JP 4193905 B2 JP4193905 B2 JP 4193905B2 JP 2007073141 A JP2007073141 A JP 2007073141A JP 2007073141 A JP2007073141 A JP 2007073141A JP 4193905 B2 JP4193905 B2 JP 4193905B2
Authority
JP
Japan
Prior art keywords
substrate
axis direction
semiconductor device
manufacturing
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007073141A
Other languages
English (en)
Other versions
JP2008235580A (ja
Inventor
大樹 ▲高▼橋
慎平 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2007073141A priority Critical patent/JP4193905B2/ja
Priority to US12/045,919 priority patent/US7915090B2/en
Publication of JP2008235580A publication Critical patent/JP2008235580A/ja
Application granted granted Critical
Publication of JP4193905B2 publication Critical patent/JP4193905B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Description

本件発明は、半導体装置の製造方法に関し、より詳細には、マークを利用した半導体装置の製造方法に関する。
近年、半導体素子を基板に搭載し、封止樹脂で被覆された、種々の形状の半導体装置が開発されている。このような半導体装置は、半導体素子自体が高機能、特に発光素子では、高出力、高輝度を実現していることから、さらに小型化、高性能化が求められている。
この種の半導体装置では、小型化に伴い、半導体素子を樹脂材料で封止する際の樹脂ずれを防止するために、樹脂ずれ確認用のマーク等が利用されている（例えば、特許文献１）。
また、パッケージを構成する封止樹脂と基板等との間の接触面積の低減に伴って、封止樹脂と基板との密着性が低下することに起因する、ボンディングワイヤの短絡、半導体素子又は封止樹脂の剥離などの問題を防止するために、基板表面に形成された電極の端面をテーパ形状にすることによって（例えば、特許文献２）、あるいは、基板の封止樹脂被覆領域に樹脂注入孔を設けて（例えば、特許文献３）、封止樹脂に対するアンカー効果を付与する工夫がなされている。
特開平７−２１１８４３号公報 特開２０００−２７７８０９号公報 特開２００１−２２３２８５号公報
しかし、半導体装置の小型化がより進められており、非常に精度の高い半導体装置の組立てが必要である。また、パッケージを構成する封止樹脂等に起因するワイヤの短絡、半導体素子等の剥離は十分に防止されていないのが現状であり、より高出力化及び小型化、さらには高性能化及び高信頼性がより強く要望されている。
本発明は、上記課題に鑑みなされたものであり、半導体素子の樹脂封止において、いわゆるライン印刷法を用いるとともに、マークを利用することにより、簡便な方法で高精度に、封止樹脂を適所に配置するとともに、封止樹脂の基板との密着性を向上させ、半導体装置のより小型化及び高信頼性を確保することができる半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、導体配線が施された基板と、前記導体配線に設けら
れた電極と、該電極に接続された半導体素子と、前記半導体素子を被覆する封止部材とを備えた半導体装置を製造する方法であって、
前記基板上におけるｘ軸方向およびｙ軸方向に複数の半導体素子を載置する第一の工程
と、
前記ｘ軸方向にマークを形成する第二の工程と、
前記マークに基づいて、複数の半導体素子に対してｘ軸方向に封止材料を供給して複数
の半導体素子を連続して被覆する第三の工程と、
前記封止部材および前記基板をｙ軸方向にダイシングすることにより、前記封止部材お
よび前記基板の切断面を面一に形成して、それらの切断面を互いに対向するように一対形
成する第四の工程と、
を有することを特徴とする。
この半導体装置の製造方法においては、前記マークに基づいて、前記基板を前記ｘ軸方
向にダイシングする工程を有することが好ましい。
また、前記マークは、ｘ軸方向に複数列形成され、前記半導体素子および前記封止部材
は、一対のマークの列間に配置されていてもよい。
さらに、前記第二の工程の後に、前記第一の工程がなされることが好ましい。
また、前記マークは、前記ｘ軸方向に延長する延伸部を一部に含むか、前記ｘ軸方向お
よび前記ｙ軸方向それぞれに延長する延伸部を一部に含む多角形であってもよい。
さらに、半導体素子搭載面上において、前記導体配線の正電極及び負電極が前記ｘ軸方
向に並置された基板を形成する工程と、
前記半導体素子の電極と、前記基板の電極とを導電性ワイヤにて接続するワイヤボンデ
ィング工程とを有し、そのワイヤボンディング工程において、前記ｘ軸方向と前記導電性
ワイヤの延長方向とを略一致させることが好ましい。
本件発明によれば、半導体素子の樹脂封止においてｘ軸方向に封止材料を供給する方法を用いるとともに、マークを利用することにより、簡便な方法で高精度に、封止樹脂を適所に配置することができる。また、簡便な方法で、封止樹脂の密着性を向上させ、半導体装置のより小型化及び高信頼性を確保することができる半導体装置の製造方法を提供することが可能となる。
本発明を実施するための最良の形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するための半導体装置の製造方法を例示するものであって、本発明は、半導体装置の製造方法を以下に限定するものではない。
また、本明細書は特許請求の範囲に示される部材を、実施の形態の部材に特定するものではない。実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細な説明を適宜省略する。さらに、本発明の半導体装置を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。
導体配線が施された基板と、導体配線に設けられた電極と、その電極に接続された半導体素子と、半導体素子を被覆する封止部材とを備えた半導体装置を製造する方法について、封止部材の位置ズレ抑制、位置ズレの判定精度および判定作業の効率化のため、本発明者らは種々の検討を行った。その結果、本件発明は、基板に対して、Ｘ軸方向およびＹ軸方向に複数の半導体素子を載置する工程と、上記基板上のＸ軸方向にマークを形成する工程と、上記基板上のマークに基づいて、複数の半導体素子に対してＸ軸方向に封止材料を供給して複数の半導体素子を連続して被覆する工程と、上記基板をＹ軸方向にダイシングする工程とを含むことにより、課題を解決するに至った。
本形態にかかる半導体装置の製造方法は、少なくとも以下の工程を含むことを特徴とする。
（１）導体配線が施された基板の主面上における、ｘ軸方向（以下、「ｘ方向」と呼ぶことがある。）または、そのｘ軸方向に垂直なＹ軸方向（以下、「ｙ方向」と呼ぶことがある。）のうち、少なくともｘ軸方向にマークを形成する工程と、
（２）基板の主面上における、少なくともｘ軸方向に複数の半導体素子を配列させる工程と、
（３）ｘ軸方向のマークに沿って、そのマークの少なくとも一部を封止材料から露出させながら、上記Ｘ軸方向に配列された複数の半導体素子を含む基板上に封止材料を連続して供給する工程と、
（４）複数の半導体素子の上に連続して配置された封止材料を硬化させることにより、上記半導体素子を被覆する封止部材を形成する工程と、
（５）ｙ軸方向に、上記半導体素子のうち少なくとも一つを挟むように、複数のダイシングラインを設け、上記封止部材の表面から上記基板の裏面まで連続してダイシングすることにより、上記封止部材および上記基板の切断面を略面一に形成する工程と、
（６）上記切断面を、向かい合う一対の側面とする半導体装置について、上記マークの位置と上記封止部材の下端部の位置とを比較して、封止部材の所定位置からのずれを判定する工程。
以下、本形態の半導体装置の製造方法について、特に、半導体素子として発光素子を利用した発光装置の製造方法について説明する。
本形態の半導体装置の製造方法は、基板と、基板上に形成された正及び負電極と、正及び負電極に接続された発光素子と、発光素子を被覆する封止部材とを含み、互いに対向する１組の側面において、封止部材と基板との端面が略面一の半導体装置を製造する方法である。まず、発光素子を載置するための基板について説明する。
基板は、この種の発光装置を製造するために一般に用いられる基板であれば特に限定されないが、通常、絶縁性の基板の表面に正及び負電極が形成されたものが用いられる。
絶縁性の基板は、適当な機械的強度と絶縁性を有する材料であれば特に限定されず、例えば、ＢＴレジン、ガラスエポキシ、セラミック等を用いることができる。また、エポキシ系樹脂シート、セラミックシートを多層張り合わせたものでもよい。なかでも、耐熱性に優れていることからセラミック基板が好ましく、さらに、反りが少なく、平坦度を確保することができ、耐半田クラック性を実現することができることから、比較的積層数の少ない（例えば、２から４層構造）セラミック基板が好ましい。なお、基板表面は、略平坦であることが好ましい。ここで略平坦とは、発光素子を搭載するための凹部が積極的に形成されたものではないことを意味し、後述する電極又は発光素子搭載領域を形成するための金属材料等の膜厚程度の凹凸は許容される。また、封止樹脂との密着性を確保する観点から、基板の表面が粗い方が好ましい。例えば、表面粗さが実測２μｍ程度であることが好ましい。ここで表面粗さ（Ｒａ）とは、基板表面のランダムに設定した領域におけるそれぞれの算術平均値で表され、例えば、ＪＩＳＢ０６０１（１９９４）に定義されたものである。このように封止樹脂と基板を密着させることにより、基板表面に発光素子や封止樹脂を配置するための凹部を形成することが不要となるとともに、発光素子から出射される光を略１８０度で取り出すことができ、より光の取り出し効率を向上させることができる。
基板に形成される正及び負電極は、通常、Ｃｕ、Ａｇ等を主成分とする金属層等によって形成することができる。また、これら電極は、蒸着又はスパッタ法とフォトリソグラフィー工程とにより、あるいは印刷法等によって形成することができるが、基板を貫通し、いわゆる導体配線（電極材料等）によって基板の表裏面に露出するように形成されていることが好ましい。これにより、基板をダイシングする際に電極部分を切断することがないために、バリ等を発生させることなく、加工を容易かつ精度よく行うことができる。また、電極の引き回しを行う必要がなくなり、半導体装置のより小型化を実現することができる。
なお、基板には、正及び負電極以外に、発光素子を載置するために、電極材料と同様の材料が形成された領域を別途有していてもよい。また、この載置するための領域（以下、「載置領域」と記す）では、電極材料が基板を貫通し、裏面で露出していることが好ましい。これにより放熱性を向上させることができる。
基板における正及び負電極は、ｘ方向に交互に並置するように形成することが好ましい。また、基板上に発光素子を載置する領域を別途形成している場合には、この領域を正及び負電極が挟みながら、ｘ方向に交互に並置するように形成することが好ましい。これにより、後述する発光素子を搭載する際に、発光素子における電極と基板の正及び負電極との接続のためのワイヤボンディングを、ｘ方向に行うことができる。
また、本発明の製造方法においては、基板に対して、ｘｙ方向に複数の発光素子を搭載する工程を含む。
発光素子は、通常、半導体発光素子であり、特に、いわゆる発光ダイオードと呼ばれる素子であることが好ましい。例えば、基板上に、ＩｎＮ、ＡｌＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ等の窒化物半導体、III-V族化合物半導体、II-VI族化合物半導体等、種々の半導体によって、活性層を含む積層構造が形成されたものが挙げられる。なかでも、窒化物半導体からなる青色発光層を有するものが好ましい。得られる発光素子の発光波長は、半導体の材料、混晶比、活性層のＩｎＧａＮのＩｎ含有量、活性層にドープする不純物の種類を変化させるなどによって、紫外領域から赤色まで変化させることができる。
発光素子は、基板上、好ましくは正又は負電極のいずれか、あるいは別途設けられた載置領域上に載置され、そのために、通常、接合部材が用いられる。例えば、エポキシ樹脂、シリコーン等の樹脂、Ａｕ−Ｓｎ共晶などの半田、低融点金属等のろう材、銀、金、パラジウムなどの導電性ペースト等を用いて、発光素子を基板にダイボンディングすることができる。
また、発光素子に形成された電極を、基板上に形成された正及び負電極と接続する。発光素子が同一面側に正及び負電極を有する場合には、発光素子の正電極と基板上の正電極、発光素子の負電極と基板上の負電極とを、略ｘ方向にワイヤが延長するように、ワイヤボンディングすることが好ましい。また、発光素子の正負電極が発光素子の上面側と裏面側に設けられている場合には、通常、裏面側の電極は、発光素子を基板上の一方の電極に載置し、ダイボンディングすることにより、基板上の一方の電極と接続される。さらに、少なくとも上面側の電極と、基板上の他方の電極とが、略ｘ方向にワイヤが延長するようにワイヤボンディングすることが好ましい。ここで、略ｘ方向にワイヤが延長するとは、ｘ方向を０°とした場合、±１０°程度の傾きは許容されることを意味する。
これにより、後述する封止樹脂のｘ軸にそった印刷の方向にワイヤが延長するために、封止樹脂のこのような印刷時にワイヤに応力（負荷）がかかることなく、ワイヤ疲労を防止し、電気的な接続の信頼性を向上させることができる。また、ワイヤ周辺における封止樹脂にボイドを混入させなくすることができる。さらに、ワイヤボンディングを一方向、つまりｘ方向に設けることにより、後述するｘ方向への封止樹脂の印刷幅を縮小することができるために、封止部材のより小型化を実現することができ、半導体装置、特に発光装置の明るさを向上させ、高輝度化を実現することができる。
発光装置には、発光素子は、１つのみならず、複数個搭載されていてもよい。この場合には、同じ発光色の光を発する発光素子を複数個組み合わせてもよいし、ＲＢＧに対応するように、発光色の異なる発光素子を複数個組み合わせてもよい。発光装置が複数個搭載される場合には、発光素子は、上述したようにワイヤが略ｘ方向にのみ延長するようにボンディングできる配置であれば、ｘ方向又はｙ方向及び双方のいずれの方向に複数個並置してもよい。なお、この場合の発光素子は、並列及び直列等のいずれの接続関係となるように基板上の電極と電気的に接続してもよい。 また、本発明の発光装置には、保護素子が搭載されていてもよい。保護素子は、１つでもよいし、２つ以上の複数個でもよい。保護素子は、基板の表面側に配置してもよいし、基板の裏面に配置してもよい。また、半導体素子からの光を保護素子が遮光しないように、保護素子を収納する凹部を特別に設けた基板としてもよい。ここで、保護素子は、特に限定されるものではなく、半導体装置に搭載される公知のもののいずれでもよい。例えば、過熱、過電圧、過電流、保護回路、静電保護素子等が挙げられる。具体的には、ツェナーダイオード、トランジスタのダイオード等が利用できる。
さらに、本発明の製造方法においては、基板上のｘ方向にマークを形成する。
このマークは、例えば、ライン方向にそった印刷等（以下「ライン印刷」と記すことがある）の公知の方法によって又は公知の方法に準じて、ｘ方向に所定の間隔で形成することが好ましい。また、基板上に発光素子をｘｙ方向に搭載する場合には、ｘ方向のライン印刷を、ｙ方向に複数平行に形成することが好ましい。マークに用いる材料は特に限定されず、例えば、当該分野で通常用いられるインク、上述した電極材料、タングステン等の高融点金属等のペースト等によって形成することができる。
マークは、１つの発光装置内において、後述する封止部材のｙ方向端部の近傍に１つのみ形成されていてもよいし、２つ、例えば、同じｘ方向のライン上又は対角する位置に形成してもよいし、対角する２組の位置に合計４つ形成してもよい。
マークの形状は、特に限定されるものではなく、発光素子の大きさ、発光素子同士の基板上での間隔、形成しようとする発光装置の大きさ等によって適宜調整することができ、少なくともｘ方向に延長する所定の幅を有することが好ましく、さらに、ｙ方向においても所定の幅を有することが好ましい。例えば、このマークは、ｘ方向の長さが０．２５ｍｍ程度、ｙ方向の幅が０．１０ｍｍ程度有していることが適している。従って、マークは、例えば、ｘｙ方向に延長する多角形形状、つまり、四角形、発光装置、発光素子、封止部材の周縁に対応する直交又は略直交の鉤状等が適している。また、マークは、半導体装置の大きさに対応するようなピッチ、後述するダイシング幅に対応するようなピッチ等を含む所定のピッチでｘ方向に配置されていることが適している。このようなマークを形成することにより、後工程における封止樹脂のライン印刷の位置をｘ方向において精度よく認識することができ、封止樹脂の印刷ずれを防止することができるとともに、ｘ方向のみの位置ずれ確認によって精度を確保することができるため、作業効率を向上させることができる。
なお、ｘ方向におけるマーク間の間隔を利用することによって、後工程における基板のダイシング位置を制御することも可能である。
このマークは、基板の形成と同時、基板に電極を形成する前、基板に発光素子を搭載する前又は後等、後述する封止樹脂のライン印刷工程の前のいずれの段階に形成してもよい。
また、本発明の製造方法においては、基板上のマークに基づいて、複数の発光素子に対してｘ方向にライン印刷法により封止部材を被覆する。
この際の封止部材を構成する樹脂は、透光性を有するものであれば、特に限定されるものではなく、例えば、ポリオレフィン系樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、エポキシ樹脂、アクリル樹脂、アクリレート樹脂、メタクリル樹脂（ＰＭＭＡ等）、ウレタン樹脂、ポリイミド樹脂、ポリノルボルネン樹脂、フッ素樹脂、シリコーン樹脂、変性シリコーン樹脂、変性エポキシ樹脂等の１種又は２種以上等の樹脂、液晶ポリマー等、当該分野で通常用いられる材料から選択することができる。なかでも、エポキシ、シリコーン、変成シリコーン、ウレタン樹脂、オキセタン樹脂等が適している。ここで、透光性を有するとは、発光素子からの光を、封止樹脂を通して観察できる程度に光を透過させるものであればよい。また、このような樹脂には、例えば、蛍光体又は顔料、フィラー又は拡散材等の追加の成分が含有されていてもよい。これら追加の成分は、特に限定されず、例えば、ＷＯ２００６／０３８５０２号、特開２００６−２２９０５５号に記載の蛍光体又は顔料、フィラー又は拡散材等が挙げられる。
このような樹脂を含有する材料を用いて、ライン印刷法によって、封止部材を形成する。この際、封止部材は、硬化前の粘度を、例えば、５０〜５００Ｐa・sに調整することが好ましい。ここで、「粘度」とは、円錐平板型回転粘度計を用い、常温下で測定したものを意味する。このような粘度に調整することにより、ライン印刷法を行った場合にワイヤ等にかかる負荷を最小限にすることができるとともに、意図しない樹脂だれなどを防止することができ、適切な形状の封止部材を形成することができる。
ライン印刷法は、当該分野で公知の手順に従って行うことができる。その際、ｘ方向に形成されたマークに基づいて、ｘ方向に向かって、適切な位置に樹脂を含有する材料を印刷することが必要である。これにより、封止部材の印刷ずれを確実かつ簡便に防止して、高精度に印刷することができる。また、樹脂を含有する材料の粘度、印刷速度等を調整することにより、塗布又は噴霧法とは異なって、封止部材の形状を所望の形状に調整することができるため、余分な樹脂材料を用いることを防止することができ、封止樹脂によって吸収される光の量を低減し、より光の取り出し効率を向上させることができる。
また、上述したように、ｘ方向にワイヤボンディングが行われている場合には、ワイヤへの応力を低減させることができ、ワイヤ疲労を防止して、高信頼性の半導体装置を形成することができるとともに、樹脂の流れをスムーズにすることができ、ワイヤ近傍へのボイドの混入を低減し、光の取り出し効率を向上させることができる。
なお、封止部材は、発光素子、正及び負電極、ワイヤ全体を被覆するような形状に形成することが好ましい。
本発明の製造方法においては、基板をｘ方向にダイシングする。
ダイシングは、ダイシングブレード等を用いて、公知の方法により行うことができる。
さらに、本発明の製造方法においては、基板をｙ方向にダイシングする。このダイシングは、ｘ方向のダイシングと同様に行うことができる。
なお、これらのダイシングは、いずれを先に行ってもよい。また、マーク同士の間隔を利用して、適切な位置でダイシングを行うこともできる。
これにより、互いに対向する１組の側面において、封止部材と基板との端面が略面一の発光装置を形成することができる。このような形状とすることにより、発光装置の側面において、封止部材と基板との間の余分な空間を最小限にとどめることができ、より発光装置の小型化を実現することができる。
以下に、本発明の発光装置の製造方法を図面に基づいて、具体的に説明する。
実施の形態１
この実施の形態１で形成される発光装置は、図１に示したように、上面が平坦な略直方体形状の絶縁性の基板１上に、負電極２、正電極３が所定の間隔をあけて形成されている。また、負電極２と正電極３との間には、発光素子４を載置するための載置領域が配置され、ｘ方向に、負電極２、載置領域５及び正電極３がこの順に配置されている。負電極２と正電極３とは、絶縁性の基板１の裏面に形成された実装用電極（図示せず）とスルーホール（図示せず）を介して接続されている。正負一対の電極を半導体面側に備えた発光素子４は、載置領域５上に実装されており、発光素子４の負電極が絶縁性の基板１上の負電極２と、発光素子４の正電極が絶縁性の基板１上の正電極３と、各々ワイヤ６によって接続されている。ワイヤ６は、いずれも、略ｘ方向に延長するように接続されている。
基板１上には、所定の位置に、直交する鉤条のマーク８が付されており、発光素子４、負電極２及び正電極３、ワイヤ６を覆うように、かつ、マーク８に対して所定の位置に、封止部材７が形成されている。
また、封止部材７は、その一対の側面において、基板１の端面とほぼ面一に裁断されている。
さらに、基板１のマーク８の外側には、ダイシングずれ確認用マーク９ａ、９ｂが形成されている。なお、これらのうち、いずれか一方を、極性判別マークとして利用することもできる。このマーク９ａ、９ｂの形状は特に限定されることなく、例えば、発光装置１０のｙ方向の端部近傍において、任意の数、任意の形状で形成することができる。
また、負電極２及び正電極３は、これら負電極２及び正電極３から、スルーホール又は基板の内部配線を経由して、裏面に形成された各電極まで電気的に接続されている。
このような発光装置は、以下のように製造することができる。
通常、複数の発光装置を一括して製造できるように、封止部材を形成するまでは、複数の発光装置が集合したパッケージアッセンブリを用いる。
このパッケージアッセンブリにおいては、図２に示すように、大面積の絶縁性の基板１上に、各発光素子４の載置領域５がｘｙ方向に、マトリックス状に配置されている。また、各発光素子８の載置領域を両側から挟むように、ｘ方向に、各々の発光素子４に対応する負電極２及び正電極３が形成されている。絶縁性の基板１は、例えば、総厚さが０．１ｍｍ〜０．２ｍｍのセラミックの積層体からなり、各層において厚さ方向に貫通する複数のスルーホール（図示せず）が連結するように形成されている。負電極２及び正電極３は、このスルーホールを介して、絶縁性の基板１の裏面に形成された実装用電極とつながっている。また、載置領域５も同様に裏面でその一部を露出している。
このような基板１に、ｘ方向の長さ２５０μｍ、ｙ方向の長さ２５０μｍ、幅１００μｍの直交する鉤状のマーク８を、ｘ方向に１．５ｍｍ及び１．５ｍｍのピッチで形成する。このマーク８は、例えば、タングステンペーストを用い、厚さ１０μｍ程度となるように、印刷法によって形成する。
続いて、基板１上の載置領域５に、発光素子４を、例えば、Ａｕ−Ｓｎ共晶半田用いてダイボンディングし、基板１上の負電極２及び正電極３と、発光素子の負及び正電極と、それぞれ、例えば、直径２５μｍの金ワイヤ６を用いて、ワイヤボンディングする。この際、ワイヤボンディングは、ワイヤ６が、基板１上の負電極２から発光素子の負電極への延長方向が、略ｘ方向となるように調整する。
次に、封止部材７を形成する。封止部材７を構成する樹脂材料は、例えば、エポキシ樹脂にＹＡＧ蛍光体を所定の割合で混合したものを使用し、粘度が３００Ｐａ・ｓに調整されている。この樹脂材料を、ライン印刷法によって、マーク８に基づいて、スキージをｘ方向に移動させ、適切な位置に所定幅で印刷する。
この際、封止部材７は、発光素子４、負電極２及び正電極３、ワイヤ６のすべてを完全に被覆するように形成することが好ましい。
その後、基板１を、熱風オーブンに入れ、封止部材７を、例えば、１５０℃、４時間加熱することにより硬化させる。
続いて、基板１を、ｘ方向とｙ方向との２方向からダイシングし、所定幅及び所定長さの発光装置を切り出すことによって、発光装置が完成する。
このように、この実施の形態における発光装置の製造方法では、上述したように、マーク８を用いることにより、印刷位置を精度よく制御することができ、封止部材７の位置ずれを防止することができる。また、このライン印刷法を用いることにより、ｘ方向にライン状につながった封止部材７を薄膜化することができ、極めて簡便な方法によって、短時間で多数の発光装置を、安定した小型の形状で、同時に形成することができる。
特に、封止部材７を薄膜化することができるために、余分な封止樹脂材料によって、発光素子からの光の吸収を防止することができ、より光の取り出し効率を向上させることができる。また、蛍光体が含有されている場合には、色むらの低減にもつながる。
さらに、ワイヤボンディングのワイヤ６がｘ方向に延長しており、ライン印刷法をｘ方向に行うことにより、スキージによるワイヤへの負担を極力低減することができ、ワイヤ６の短絡等を防止して、信頼性の高い発光装置を歩留まりよく、製造することができる。
実施の形態２
この実施の形態２では、マークを、図３に示したように、対角線上の２つの角の近傍に形成するとともに、その形状を、ｘ方向の長さが１００μｍ、ｙ方向の長さが１００μｍの四角形とした以外は、実質的に実施の形態１と同様である。
本発明の半導体装置の製造方法は、半導体素子を搭載する、種々の装置、具体的には、ファクシミリ、コピー機、ハンドスキャナ等における画像読取装置に利用される照明装置のみならず、照明用光源、ＬＥＤディスプレイ、携帯電話機等のバックライト光源、信号機、照明式スイッチ、車載用ストップランプ、各種センサおよび各種インジケータ等の種々の照明装置に利用することができる半導体装置を製造する際に、より高精度に、簡便かつ容易に利用することができる
本発明の半導体装置の製造方法で形成された発光装置を示す斜視図である。 本発明の半導体装置の製造方法を説明するための要部の概略平面図である。 本発明の半導体装置の製造方法で形成された別の発光装置を示す斜視図である。
符号の説明
１ 基板
２ 負電極
３ 正電極
４ 発光素子
５ 載置領域
６ ワイヤ
７ 封止部材
８、１８ マーク
９ａ、９ｂ ダイシングずれ確認用マーク
１０ 発光装置

Claims (7)

  1. 導体配線が施された基板と、その基板に配置された半導体素子と、その半導体素子の電極と前記導体配線の電極とを接続する導電性ワイヤと、前記半導体素子を被覆する封止部材と、を備えた半導体装置を製造する方法であって、
    前記基板上におけるｘ軸方向および該ｘ軸方向に直交するｙ軸方向に複数の半導体素子を配置する第一の工程と、
    前記ｘ軸方向に延長し、互いに分離した複数のマークを形成する第二の工程と、 前記マークに沿って、そのマークの少なくとも一部を封止材料から露出させながら、ｘ軸方向に連ねて供給する封止材料により複数の半導体素子を連続して被覆した後、その封止材料を硬化させることにより封止部材を形成する第三の工程と、
    前記封止部材および前記基板をｙ軸方向にダイシングすることにより、前記封止部材および前記基板の切断面を面一に形成して、それらの切断面を互いに対向するように一対形成する第四の工程と、を有することを特徴とする半導体装置の製造方法。
  2. ｘ方向に隣り合った半導体素子間に位置する２つのマーク間をダイシング位置として、前記基板を前記ｙ軸方向にダイシングする工程を有する請求項１に記載の半導体装置の製造方法。
  3. 前記マークは、ｘ軸方向に複数列形成され、前記半導体素子および前記封止部材は、一対のマークの列間に配置される請求項１または２に記載の半導体装置の製造方法。
  4. 前記第二の工程の後に、前記第一の工程がなされる請求項１から３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記マークは、前記ｘ軸方向に延長する延伸部を一部に含む請求項１から４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記マークは、前記ｘ軸方向および前記ｙ軸方向それぞれに延長する延伸部を一部に含む多角形である請求項１から５のいずれか１つに記載の半導体装置の製造方法。
  7. さらに、半導体素子搭載面上において、前記導体配線の正電極及び負電極が前記ｘ軸方向に並置された基板を形成する工程と、
    前記半導体素子の電極と、前記基板の電極とを導電性ワイヤにて接続するワイヤボンディング工程において、前記ｘ軸方向と前記導電性ワイヤの延長方向とを略一致させる請求項１から６のいずれか１つに記載の半導体装置の製造方法。
JP2007073141A 2007-03-20 2007-03-20 半導体装置の製造方法 Active JP4193905B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007073141A JP4193905B2 (ja) 2007-03-20 2007-03-20 半導体装置の製造方法
US12/045,919 US7915090B2 (en) 2007-03-20 2008-03-11 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007073141A JP4193905B2 (ja) 2007-03-20 2007-03-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008235580A JP2008235580A (ja) 2008-10-02
JP4193905B2 true JP4193905B2 (ja) 2008-12-10

Family

ID=39775148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007073141A Active JP4193905B2 (ja) 2007-03-20 2007-03-20 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7915090B2 (ja)
JP (1) JP4193905B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5223726B2 (ja) * 2009-02-27 2013-06-26 日亜化学工業株式会社 発光装置
US8316593B2 (en) * 2009-03-18 2012-11-27 Garland Industries, Inc. Solar roofing system
KR101537795B1 (ko) * 2009-03-31 2015-07-22 서울반도체 주식회사 Ｌｅｄ 패키지 제조 방법 및 그 ｌｅｄ 패키지
RU2012101194A (ru) * 2012-01-10 2013-08-10 Общество с ограниченной ответственностью "Оптоган. Новые технологии света" Светоизлучающий модуль, блок источников света и способы их изготовления
JP2014022501A (ja) * 2012-07-17 2014-02-03 Nitto Denko Corp 発光装置集合体および照明装置
US20130229805A1 (en) * 2012-03-02 2013-09-05 Nitto Denko Corporation Light-emitting device assembly and lighting device
JP5941787B2 (ja) * 2012-08-09 2016-06-29 日立オートモティブシステムズ株式会社 パワーモジュールおよびパワーモジュールの製造方法
JP6679306B2 (ja) * 2015-12-28 2020-04-15 シャープ株式会社 発光素子の製造方法
JP6500885B2 (ja) * 2016-12-20 2019-04-17 日亜化学工業株式会社 発光装置の製造方法
CN108346720A (zh) * 2018-01-23 2018-07-31 浙江东晶博蓝特光电有限公司 一种用于发光器件封装的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211843A (ja) 1994-01-17 1995-08-11 Fujitsu Ltd 半導体装置及びその製造方法
JP3907145B2 (ja) 1998-12-25 2007-04-18 ローム株式会社 チップ電子部品
JP3751464B2 (ja) 1999-03-24 2006-03-01 ローム株式会社 チップ型発光装置
JP2000353825A (ja) 1999-06-09 2000-12-19 Sony Corp Ｌｅｄモジュール実装用基台の製造方法
JP2001223285A (ja) 2000-02-09 2001-08-17 Rohm Co Ltd チップ型半導体装置及びその製造方法
JP2004363171A (ja) 2003-06-02 2004-12-24 Seiko Epson Corp 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器
JP5123466B2 (ja) 2005-02-18 2013-01-23 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
JP2008235580A (ja) 2008-10-02
US7915090B2 (en) 2011-03-29
US20080233678A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
JP4193905B2 (ja) 半導体装置の製造方法
US8410502B2 (en) Light-emitting device, planar light source including the light-emitting device, and liquid crystal display device including the planar light source
KR100983836B1 (ko) Ｌｅｄ조명 기구
US10276767B2 (en) Light emitting device
EP2398072A1 (en) Semiconductor light-emitting device
JP4935514B2 (ja) 発光装置
JP6519135B2 (ja) 発光装置及び発光装置用基板
US9960333B2 (en) Light-emitting device including light-emitting elements connected in series and light-emitting elements connected in parallel
US9887333B2 (en) Light emitting device and element mounting board
JP6511887B2 (ja) 発光装置
US20200212278A1 (en) Light emitting element, light emitting device, and method for manufacturing light emitting element
JP2020035944A (ja) 発光装置およびその製造方法
KR20090082470A (ko) 발광 장치, 그 제조 방법 및 실장 기판
JP2009224431A (ja) 半導体装置
US7825421B2 (en) Semiconductor light emitting device
US11329201B2 (en) Light-emitting device
CN107768360B (zh) 发光装置
US9728695B2 (en) Mount substrate and LED module with the same
JP2009272378A (ja) 半導体装置
JP2020004882A (ja) 発光モジュールの製造方法
US11152552B2 (en) Light emitting device
JP2019145820A (ja) 発光装置
KR20190035527A (ko) 발광 소자 및 발광 장치
JP7335518B2 (ja) 発光装置の製造方法
US20210272939A1 (en) Light emitting device and method of manufacturing the light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent or registration of utility model

Ref document number: 4193905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250