KR20090082470A - 발광 장치, 그 제조 방법 및 실장 기판 - Google Patents
발광 장치, 그 제조 방법 및 실장 기판 Download PDFInfo
- Publication number
- KR20090082470A KR20090082470A KR20097011896A KR20097011896A KR20090082470A KR 20090082470 A KR20090082470 A KR 20090082470A KR 20097011896 A KR20097011896 A KR 20097011896A KR 20097011896 A KR20097011896 A KR 20097011896A KR 20090082470 A KR20090082470 A KR 20090082470A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting device
- feed electrode
- electrode
- recess
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229920005989 resin Polymers 0.000 claims description 44
- 239000011347 resin Substances 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 32
- 239000000919 ceramic Substances 0.000 claims description 25
- 238000005520 cutting process Methods 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000010419 fine particle Substances 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 abstract 3
- 229910000679 solder Inorganic materials 0.000 description 57
- 230000004048 modification Effects 0.000 description 46
- 238000012986 modification Methods 0.000 description 46
- 239000004065 semiconductor Substances 0.000 description 36
- 230000000694 effects Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 238000000605 extraction Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 11
- 238000012937 correction Methods 0.000 description 11
- 229910052709 silver Inorganic materials 0.000 description 11
- 239000004332 silver Substances 0.000 description 11
- 238000009826 distribution Methods 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 239000011888 foil Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229920005992 thermoplastic resin Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- -1 wire Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000002989 phenols Chemical class 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
본 발명에 따른 발광 장치는, 리세스가 형성된 대략 사각형의 발광면과, 이 발광면에 대향하는 배면(背面)과, 상기 발광면 및 상기 배면에 대해 대략 직교하는 제1 측면, 그리고 제1 측면에 대향하는 제2 측면을 구비하는 패키지; 및 상기 리세스 내에 마련되는 발광 소자를 포함한다. 상기 제1 측면과 상기 배면 중 적어도 하나는, 제1 급전 전극면 및 제2 급전 전극면과, 상기 제1 급전 전극면 및 상기 제2 급전 전극면 사이에 마련된 실장면을 구비한다. 상기 제1 급전 전극면과 상기 실장면 사이에는 단차가 마련되고, 상기 제2 급전 전극면과 상기 실장면 사이에는 단차가 마련된다. 상기 제1 급전 전극면 및 상기 제2 급전 전극면은 이에 인접하는 상기 실장면보다 뒤로 물러나 있다. 이러한 구조는 발광 장치의 고휘도화와 박형화를 가능하게 한다.
Description
본 발명은 발광 장치, 그 제조 방법 및 실장 기판에 관한 것이고, 보다 구체적으로는 예컨대 액정 디스플레이(LCD)의 백라이트용으로 사용될 수 있는 사이드 뷰 타입의 발광 장치, 그 제조 방법 및 실장 기판에 관한 것이다.
또한, 본 발명은 발광 장치에 관한 것이고, 보다 구체적으로는 발광 소자가 패키지의 리세스에 수용되어 이 리세스로부터 광이 방사되고 이 리세스 이외로부터의 광 누출이 방지되는 발광 장치에 관한 것이다.
기판 등과 같은 실장 부재에 실장되어 사용되는 발광 장치 중 일부는, 실장면에 대략 평행한 방향으로 광을 방출하는 "사이드 뷰 타입"의 발광 장치이다(예컨대, 특허 문헌 1과 2). 이러한 사이드 뷰 타입의 발광 장치는, 조명, 디스플레이 및 신호 전송 등과 같은 다양한 용례에 사용될 수 있다. 예컨대, 사이드 뷰 타입의 발광 장치가 액정 디스플레이(LCD)의 백라이트용으로 사용된다면, 광은 백라이트를 구성하는 도광판에 그 측면으로부터 입사될 수 있어, 백라이트의 소형화 및 고효율화가 가능해진다.
한편, 예를 들어 조명, 각종 디스플레이, 광통신, 또는 액정 디스플레이 장 치의 백라이트용으로 사용되는 일부 발광 장치는, LED(발광 다이오드) 등과 같은 발광 소자가 수지, 세라믹 등으로 제조된 패키지의 리세스에 수용되는 구조를 갖는다. 그 일례로는 표면 실장 타입의 발광 장치(표면 실장 장치, SMD)가 있다.
이와 같은 발광 장치로서, 예컨대 발광 소자가 세라믹 패키지의 리세스에 장착되고 리세스의 내측면에는 금속층이 피복되는, 발광 소자 수납용 패키지가 개시되어 있다(특허 문헌 3). 또한, 발광 소자가 세라믹 패키지의 리세스에 장착되고 발광 소자의 둘레에 금속 링이 납땜되어 이 금속 링이 반사경으로서 사용되는, 발광 다이오드 패키지가 개시되어 있다(특허 문헌 4).
[특허 문헌 1] 일본 특허 공개 제2004-207688호 공보
[특허 문헌 2] 일본 특허 공개 제2006-229007호 공보
[특허 문헌 3] 일본 특허 공개 제2002-232017호 공보
[특허 문헌 4] 일본 특허 공개 제2005-243658호 공보
최근의 시장 동향에서는, 사이드 뷰 타입의 발광 장치도 또한 고휘도화가 요구되고 있다. 그러나, 휘도의 증가는 탑재된 반도체 발광 소자의 온도 상승을 초래하고, 이는 반도체 발광 소자의 발광 효율의 저하나 패키지를 구성하는 수지의 반사율의 저하 등과 같은 문제를 일으킨다.
또한, 최근의 시장 동향에서는, 액정 디스플레이도 또한 박형화(薄型化)가 요구되고 있다. 이러한 요구를 충족시키기 위해서는, 발광면의 높이가 예컨대 1 ㎜ 이하인 초박형의 사이드 뷰 타입 발광 장치가 필요해질 것이다.
한편, 발광 장치로부터 방출되는 광의 배광 특성을 고려한다면, 반사층에 금속을 사용하는 경우는, 광이 정반사와 유사한 조건으로 반사되어 반사광이 특정 방향으로 편중될 수 있으므로, 균일성이 불충분해질 수 있다. 보다 균일한 배광을 달성하려면, 금속이 아닌 수지 또는 세라믹의 반사면에 의해 얻어지는 확산 반사를 이용하는 것이 바람직하다.
그러나, 수지 또는 세라믹은 발광 소자로부터 방출된 광의, 예컨대 대략 20 내지 30%를 투과시킨다. 즉, 광은 발광 소자를 둘러싸는 리세스의 내측벽에서 반사되지 않아서, 출사 방향의 광 강도가 저하된다. 특히, 최근에 발광 장치가 소형화됨에 따라, 리세스의 내측벽으로부터 발광 장치의 외벽까지의 두께가 얇아지고 있다. 광은 본래 리세스의 출사 방향으로만 취출되어야 한다. 그러나, 이와 같이 두께가 얇아짐으로써, 발광 장치의 횡방향으로도 광 누출의 문제가 야기될 것이다.
본 발명은 고휘도화와 박형화가 가능한 발광 장치와, 그 제조 방법 및 그 실장 기판을 제공한다.
또한, 본 발명은 확산 반사면을 사용하고 패키지로부터의 광 누출을 방지함으로써, 출사 방향으로 광을 효율적으로 방출할 수 있는 발광 장치를 제공한다.
본 발명의 일 양태에 따르면, 리세스가 형성된 대략 사각형의 발광면과, 이 발광면에 대향하는 배면(背面)과, 상기 발광면 및 상기 배면에 대해 대략 직교하는 제1 측면, 그리고 제1 측면에 대향하는 제2 측면을 구비하는 패키지; 및 리세스 내에 마련되는 발광 소자를 포함하고, 상기 제1 측면과 상기 배면 중 적어도 하나는, 발광 소자에 접속된 제1 및 제2 급전 전극면과, 제1 급전 전극면과 제2 급전 전극면 사이에 마련된 실장면을 구비하며, 제1 급전 전극면과 실장면 사이에는 단차가 마련되고, 제2 급전 전극면과 실장면 사이에는 단차가 마련되며, 제1 및 제2 급전 전극면은 이에 인접하는 실장면보다 뒤로 물러나 있는 것인 발광 장치가 제공된다.
본 발명의 다른 양태에 따르면, 리세스가 형성된 발광면과, 이 발광면에 대략 직교하고 제1 및 제2 급전 전극면을 갖는 제1 측면을 구비하는 패키지; 및 상기 리세스 내에 마련되는 발광 소자를 포함하는 발광 장치의 제조 방법으로서, 복수 개의 리세스를 구비하는 기체(基體)에 형성된 복수 개의 관통 구멍의 내벽에 도전층을 형성함으로써 제1 및 제2 급전 전극면을 형성하는 단계를 포함하는 것인 발광 장치의 제조 방법이 제공된다.
본 발명의 다른 양태에 따르면, 복수 개의 리세스와 복수 개의 관통 구멍을 구비하는 기체에서 관통 구멍의 내벽에 도전층을 형성하는 단계; 상기 리세스에 발광 소자를 장착하는 단계; 상기 리세스에 마련된 리드 전극과 상기 발광 소자를 본딩 와이어에 의해 접속하는 단계; 상기 리세스에 수지를 충전하는 단계; 및 상기 관통 구멍을 연결하는 선을 따라 상기 기체를 절단하는 단계를 포함하는 발광 장치의 제조 방법이 제공된다.
본 발명의 다른 양태에 따르면, 기판; 이 기판 상에 마련되는 제1 및 제2 랜드 전극; 및 상기 기판 상에 마련되는 청구항 제1항 내지 제4항 중 어느 한 항에 따른 발광 장치를 포함하고, 발광 장치의 제1 급전 전극면은 상기 제1 랜드 전극에 접속되며, 발광 장치의 제2 급전 전극면은 상기 제2 랜드 전극에 접속되는 것인 실장 기판이 제공된다.
본 발명의 다른 양태에 따르면, 리세스가 형성되고 수지 또는 세라믹을 갖는 패키지; 및 상기 리세스 내에 마련되는 발광 소자를 포함하며, 수지 또는 세라믹의 외벽면에 반사막이 마련되는 것인 발광 장치가 제공된다.
본 발명의 다른 양태에 따르면, 수지 또는 세라믹으로 이루어지며, 리세스가 형성된 발광면과, 이 발광면에 인접한 측면을 갖는 패키지; 및 상기 리세스 내에 마련되는 발광 소자를 포함하며, 상기 측면에는 반사막이 마련되는 것인 발광 장치가 제공된다.
도 1은 본 발명의 제1 실시예에 따른 발광 장치를 보여주는 모식적인 사시도.
도 2a는 도 1a의 선 A-A를 따라 취한 단면도이고, 도 2b는 도 1a의 선 B-B를 따라 취한 단면도.
도 3은 본 실시예의 발광 장치를 사이드 뷰 타입의 장치로서 사용한 경우의 실장 상태를 예시하는 모식도.
도 4는 발광 장치의 장착 위치의 보정 효과를 설명하는 모식도.
도 5는 본 실시예의 발광 장치의 제조 방법을 보여주는 흐름도.
도 6은 제조의 중간 단계에 있는 본 실시예의 발광 장치를 보여주는 사시도.
도 7a는 도 6의 선 A-A를 따라 취한 단면도이고, 도 7b는 도 6의 선 B-B를 따라 취한 단면도.
도 8은 패키지가 연속적으로 형성되어 있는 기체로부터 각 발광 장치를 잘라 내는 공정을 보여주는 모식도.
도 9는 본 실시예의 발광 장치의 변형예를 보여주는 모식적인 사시도.
도 10은 본 실시예의 발광 장치의 변형예를 보여주는 모식적인 사시도.
도 11은 도 10에 도시된 변형예에서의 장착 위치의 보정 효과를 설명하는 모식도.
도 12는 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 사시도.
도 13은 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 사시도.
도 14는 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 사시도.
도 15는 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 사시도.
도 16은 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 사시도.
도 17은 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 평면도.
도 18은 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 평면도.
도 19는 도 18에 도시된 변형예의 발광 장치를 제조하는 공정의 일부분을 보여주는 모식적인 평면도.
도 20은 본 실시예의 발광 장치의 또 다른 변형예를 보여주는 모식적인 평면도.
도 21은 도 20에 도시된 변형예의 발광 장치를 제조하는 공정의 일부분을 보여주는 모식적인 평면도.
도 22는 본 발명의 제2 실시예에 따른 발광 장치를 보여주는 모식적인 사시도.
도 23은 도 22a의 선 A-A를 따라 취한 단면도.
도 24는 본 실시예의 제2 예의 발광 장치를 보여주는 모식적인 사시도.
도 25는 도 24a의 선 A-A를 따라 취한 단면도.
도 26은 본 실시예의 제3 예의 발광 장치를 보여주는 모식적인 사시도.
도 27은 도 26a의 선 A-A를 따라 취한 단면도.
도 28a와 도 28b는 본 실시예의 제4 및 제5 예의 발광 장치를 각각 보여주는 모식적인 사시도.
도 29a는 본 실시예의 제6 예의 발광 장치를 보여주는 모식적인 사시도이고, 도 29b는 도 29a의 선 A-A를 따라 취한 단면도.
도 30은 본 실시예의 제7 예의 발광 장치를 보여주는 모식적인 사시도.
도 31은 본 예의 발광 장치를 사이드 뷰 타입의 장치로서 사용한 경우의 실장 상태를 보여주는 모식도.
도 32는 본 실시예의 제8 예의 발광 장치를 보여주는 모식적인 사시도.
도 33은 패키지(301)의 측면 상에 반사막(310)을 형성하는 방법을 예시하는 공정도.
도 34는 마스크를 사용하는 방법을 보여주는 공정도.
<도면의 주요 부분에 대한 부호의 설명>
1a : 리세스
1p : 돌출부
2a : 실장면 전극
2b : 발광면 전극
2c : 배면 전극
2d : 상면 전극
3 : 반도체 발광 소자
4 : 본딩 와이어
5a : 랜드 전극
5b : 리드 전극
6 : 관통 구멍
9 : 방열 금속
13 : 실장면 전극
14 : 발광면 전극
15 : 배면 전극
16 : 수지
20 : 기판
21 : 프레임
50, 52 : 다이싱 라인
100 : 실장 부재
110 : 랜드 전극
120 : 솔더
200 : 다이싱 블레이드
301 : 패키지
301a : 리세스
301e : 노출부
301p : 돌출부
302a, 302b : 실장 전극
303 : 발광 소자
304 : 본딩 와이어
305a, 305b : 리드 전극
305c, 305d : 접속 비아
309 : 히트 싱크 금속
310 : 반사막
316 : 수지
320 : 기판
321 : 프레임
350 : 마스크
400 : 실장 부재
420 : 솔더
이제 첨부 도면을 참조로 하여 본 발명의 실시예를 설명한다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 발광 장치를 보여주는 모식적인 사시도이다. 보다 구체적으로, 도 1a는 광 취출면 측에서 바라본 발광 장치의 사시도이고, 도 1b는 광 취출면의 반대측에서 바라본 발광 장치의 사시도이다.
도 2a는 도 1a의 선 A-A를 따라 취한 단면도이고, 도 2b는 도 1a의 선 B-B를 따라 취한 단면도이다.
본 실시예의 발광 장치는, 리세스(1a)가 마련된 대략 직육면체 형상의 패키지(1)와, 리세스(1a) 내에 마련된 반도체 발광 소자(3)를 포함한다. 리세스(1a)의 바닥면 상에는 랜드 전극(5a)과 리드 전극(5b 및 5c)이 마련된다. 반도체 발광 소자(3)는 랜드 전극(5a) 상에 장착된다. 반도체 발광 소자(3) 상에 마련된 전극(도시 생략)은 본딩 와이어(4)에 의해 리드 전극(5b 및 5c)에 각각 접속된다. 에폭시 또는 실리콘 등과 같은 투광성 수지(16)에 의해 리세스(1a)가 밀봉된다. 도 1은 수지(16)가 빠진 상태를 보여준다는 점을 유의하라.
대략 직육면체 형상의 패키지(1)의 좌우 단부에는, 리세스(1a)가 마련된 주면(主面)(발광면)에 직교하는 측면에, 한 쌍의 실장면 전극(급전 전극면)(2a 및 2a)이 마련되며, 이들 실장면 전극(2a 및 2a) 사이에는 실장면(1m)이 마련된다. 실장면 전극(2a 및 2a)과 대향하는 면에는 상면 전극(2d)이 마련된다. 한편, 리세스(1a)가 마련된 면에는 발광면 전극(2b)이 마련되고, 이에 대향하는 면(배면)에는 배면 전극(2c)이 마련된다. 또한, 리세스(1a)가 마련된 면과는 반대측의 면에는 방열 금속(9)이 마련될 수 있다.
도 2a 및 도 2b에 도시된 바와 같이, 패키지(1)는 기판(20)과, 이 기판 상에 마련되는 프레임(21)을 포함한다. 기판(20)과 프레임(21)은 각각 알루미나계나 멀라이트계의 세라믹과 같은 세라믹, 유리 세라믹, 유리 에폭시, 종이 페놀, 그 밖의 열경화성 수지, UV(자외선) 경화 수지, 또는 열가소성 수지 등으로 형성될 수 있다. 기판(20)은 대략 판 형상이고, 프레임(21)에는 구멍(21a)이 형성되어 있다. 리세스(1a)는 기판(20)과 프레임(21)을 적층하는 것에 의해 형성된다. 리세스(1a)의 측면은 광반사면의 역할을 할 수 있다. 즉, 프레임(21)을 구성하는 세라믹 또는 수지의 무피복 재료면은, 반도체 발광 소자(3)로부터 방출된 광을 반사시키는데 사용될 수 있다. 이러한 경우, 광은 확산 반사되기 때문에, 균일한 확산 반사면이 형성될 수 있다.
한편, 집광 효과를 얻기 위해, 금(Au) 또는 은(Ag) 또는 유전체 다층막을 이용한 브래그(Bragg) 미러 등으로 이루어진 정반사면을 리세스(1a)의 측면에 형성할 수 있다.
랜드 전극(5a)과 리드 전극(5b 및 5c)은 서로 절연되며, 기판(20)과 프레임(21) 사이에 마련된다. 리드 전극(5b 및 5c)은 패키지(1)의 좌우 단부까지 연장되고, 패키지(1)의 외면에 마련된 실장면 전극(2a 및 2a)에 접속된다. 즉, 패키지(1)의 좌우 실장면 전극(2a 및 2a)은 리드 전극(5b 및 5c)과 본딩 와이어(4 및 4)를 통해 반도체 발광 소자(3)의 두 전극에 접속된다.
전술한 본 실시예의 발광 장치에서는, 우선 패키지(1)를 세라믹 또는 전술한 수지 재료로 제조함으로써, 방열성이 뛰어나고 안정적으로 고출력 작동될 수 있는 발광 장치를 구현한다. 통상적으로는, 이러한 발광 장치의 패키지의 재료로서, 폴 리프탈아미드(PPA) 등과 같이 사출 성형에 적합한 열가소성 수지가 널리 사용된다. 그러나, 이러한 열가소성 수지를 사용하는 경우에는, 반도체 발광 소자(3)가 고출력 작동될 때, 그 발열과 고강도의 광 조사(照射)로 인해 수지 표면의 반사율이 저하한다는 문제가 발생한다. 이에 반하여, 본 실시예에 따르면, 패키지(1)는 세라믹 혹은 전술한 열경화성 수지 재료로 제조된다. 따라서, 반도체 발광 소자(3)가 고출력 작동되더라도, 발열로 인한 반사율 저하를 억제할 수 있다. 특히, 세라믹을 사용하면 방열성이 양호해질 뿐만 아니라, 리세스(1a)의 측면에서의 반사율 저하가 억제된다. 따라서, 장기간 안정적으로 작동될 수 있는 발광 장치가 구현될 수 있다.
또한, 실장면 전극(2a)을 마련함으로써, 본 실시예는 실장 기판 등과 같은 실장 부재에 확실하게 그리고 쉽게 장착될 수 있는 사이드 뷰 타입 발광 장치를 구현할 수 있다.
도 3은 본 실시예의 발광 장치를 사이드 뷰 타입 장치로서 사용한 경우의 실장 상태를 예시하는 모식도이다. 도 3과 이하의 도면에서는, 이전의 도면에 도시된 것과 동일한 것에 동일한 도면 부호를 붙여서, 그 상세한 설명은 적절히 생략한다.
본 실시예의 발광 장치를 사이드 뷰 타입의 장치로서 사용하는 경우에는, 실장 기판 등과 같은 실장 부재(100) 상에, 실장면 전극(2a)을 아래로 향하게 하여, 솔더(120)를 사용해 장착할 수 있다. 본 실시예에 따르면, 이와 같은 실장 상태에서, 패키지(1)의 높이(H)를 1 ㎜ 이하로 줄일 수 있다. 예컨대, 액정 디스플레이 의 백라이트로서 사용되는 경우, 이와 같이 실장된 발광 장치의 전방측[리세스(1a)가 마련된 면에 대향하는 측]에 인접하게 도광판이 병설되며, 발광 장치로부터 방출된 광은 도광판의 측면에 고효율로 입사된다. 따라서, 도광판과 발광 장치가 모두 1 ㎜ 이하의 두께를 갖는 초박형의 고휘도 백라이트가 구현될 수 있다.
또한, 이와 같이 발광 장치가 실장 부재(100) 상에 장착된 상태에서, 리세스(1a)의 반대측에 마련된 방열 금속(9)에, 도시되지 않은 히트 싱크 등이 접속될 수 있다. 따라서, 반도체 발광 소자(3)로부터 방출된 열은 그 바로 배면측에 마련된 큰 방열 금속(9)을 통해 외부로 효율적으로 방출될 수 있다.
풀-컬러 액정 표시 장치의 백라이트로서 사용하는 경우, RGB(적색, 녹색 및 청색)의 3색의 발광을 제공하는 것이 바람직하다. 이를 위해, R, G 및 B 각각의 반도체 발광 소자를 포함하는 복수 개의 발광 장치가 도광판의 측면에 배치될 수 있다. 별법으로서, 반도체 발광 소자(3)로부터 방출된 광의 전부 혹은 일부가 RGB 색 중의 어느 하나의 발광으로 파장 변환되도록, 수지(16)에 형광체를 혼합할 수도 있다.
또한, 액정 디스플레이의 백라이트로서 사용하는 경우, 예컨대 균일한 광 분배를 제공하는 것이 바람직하다. 이를 위해, 우선 리세스(1a)의 측면은 전술한 바와 같이 프레임(21)의 무피복 재료로 이루어진 확산 반사면으로서 형성될 수 있다. 또한, 도 3에 도시된 바와 같이, 사이드 뷰 타입의 실장 상태에서, 도광판(도시 생략)의 측면에 광을 효율적으로 입사시키기 위해, 예컨대 긴변 방향(X 방향)의 배광각을 110°이상으로 넓히고, 짧은변 방향(Z 방향)의 배광각을 100°미만으로 좁힌 다. 이를 위해, 리세스(1a)의 측면의 경사각(θa)을 50°이하로 하고, 경사각(θb)을 80°이상(90°이하)으로 하는 것이 바람직하다.
한편, 본 실시예는, 실장면 전극(2a) 이외에 배면 전극(2c)을 마련함으로써, 소위 "탑 뷰(top view) 타입"에도 적용될 수 있다. 보다 구체적으로, 도 3에 예시된 바와 같은 실장 부재(100)에, 발광 장치가 배면 전극(2c)을 통해 솔더 등을 사용하여 장착되어, 실장면에 대해 대략 상방으로 광을 방출하는 탑 뷰 타입의 발광 장치로서 사용될 수 있다. 또한, 이러한 경우에는, 방열 특성이 우수하고, 고출력에서 안정적으로 작동될 수 있다.
또한, 본 실시예에 따르면, 패키지(1)의 실장면과 실장면 전극(2a) 사이에 단차(S)가 마련될 수 있다. 보다 구체적으로, 도 1에 도시된 바와 같이, 실장면 전극(2a)은 패키지(1)의 실장면으로부터 단차(S)의 높이만큼 후퇴되어 있다. 이와 같이 단차(S)가 마련됨으로써, 도 3에 도시된 바와 같이 사이드 뷰 타입의 장치로서 장착될 때에, 패키지(1)를 실장 부재(100)에 밀착시킬 수 있게 된다. 보다 구체적으로, 단차(S)가 마련된 실장면 전극(2a) 아래에는 솔더(120)가 개재되지만, 패키지(1)의 다른 실장면 아래에는 솔더(120)가 개재되지 않으며, 그 결과 패키지(1)는 실장 부재(100)에 밀착하게 장착될 수 있다. 즉, 패키지(1)는 솔더(120)에 의하여, 뜨는 일 없이 실장 부재(100)에 밀착하게 장착될 수 있다. 결과적으로, 실장 부재(100)에 장착된 패키지(1)의 높이는 항상 설계 레벨로 유지될 수 있고, 광의 취출 효율 및 결합 효율이 높은 수준으로 유지될 수 있다.
또한, 본 실시예에 따르면, 이와 같이 단차(S)가 마련됨으로써, 솔더가 실장 면 전극(2a) 아래로 유동할 수 있게 되어, 발광 장치의 장착 위치가 소정 위치로 자동적으로 보정될 수 있다.
도 4는 발광 장치의 장착 위치를 보정하는 효과를 설명하는 모식도이다.
이러한 발광 장치를 장착하는 기판 등과 같은 실장 부재(100)에는 실장면 전극(2a)에 대응하게 랜드 전극(110)이 마련되어 있다. 많은 경우, 크림 솔더 등과 같은 솔더 재료가 랜드 전극(110)에 인쇄 혹은 도포되어 있다. 발광 장치를 실장 부재(100) 상에 배치한 상태로 가열하는 것에 의해, 랜드 전극(110) 상의 솔더가 용융(리플로우)되어, 실장면 전극(2a)이 솔더에 의해 랜드 전극(110)에 접속된다.
이때, 전술한 바와 같이 단차(S)가 마련되어 있으면, 용융된 솔더(120)는 화살표 A로 표시한 바와 같이 랜드 전극(110)과 실장면 전극(2a) 사이를 이동할 수 있게 된다. 용융된 솔더(120)는 발광 장치의 실장면 전극 상으로 유동할 뿐만 아니라, 발광면 전극(2b)과 배면 전극(2c)의 일부분을 타고 올라가서, 표면 장력(C)의 밸런스를 맞춘다. 도 4b에 도시된 바와 같이, 발광 장치가 랜드 전극(110)의 중심으로부터 어긋나 있다면, 발광면 전극(2b) 측에 있어서의 솔더(120)의 양은 배면 전극(2c) 측에 있어서의 솔더(120)의 양과 다르다. 그리고, 발광면 전극(2b)에 있어서 솔더가 타고 올라가는 양도 또한 배면 전극(2c)에 있어서 솔더가 타고 올라가는 양과 다르다. 따라서, 발광 장치의 전후(좌우) 간의 솔더(120)양 차이가 존재하면, 중량의 밸런스가 깨지므로, 전후 간의 솔더(120)양의 밸런스가 맞춰질 때까지, 솔더(120)가 랜드 전극(110)과 실장면 전극(2a) 사이의 간극에서 이동하게 된다. 그 결과, 도 4c에 도시된 바와 같이, 발광 장치가 화살표 B로 표시된 바와 같이 좌로 혹은 우로 적절히 옮겨져, 랜드 전극(110)의 중심으로 자동적으로 이동된다. 발광 장치의 장착 위치가 어긋나 있으면, 광학적으로 설계된 광의 결합 등이 달성될 수 없다. 그러나, 본 실시예에 따르면, 발광 장치는 랜드 전극(110)의 중심에 자동적으로 장착될 수 있다. 따라서, 실장 이후에 광학적 특성이 안정적으로 재현될 수 있다.
단차(S)의 높이, 즉 랜드 전극(110)과 실장면 전극(2a) 사이의 간격은, 약 0.3 ㎜ 이하인 것이 바람직하다. 이는 단차(S)가 이보다 높으면, 랜드 전극(110) 상에 마련된 솔더(120)가 실장면 전극(2a)에 도달하지 못할 수 있기 때문이다. 도 4를 참조로 하여 전술한 상기 보정 효과를 확실하게 얻기 위해서는, 발광면 전극(2b)과 배면 전극(2c)은 실장면 전극(2a)에 적어도 부분적으로 인접하게 형성되는 것이 바람직하다. 이는 발광면 전극(2b)과 배면 전극(2c)에 타고 올라가는 솔더(120)가 전후 간의 밸런스를 깨뜨려 솔더의 이동을 조장하기 때문이다.
여기서, 도 4b 및 도 4c를 참조로 하여 전술한 바와 같은 장착 위치의 자동적인 보정 효과를 확실하게 얻기 위해서는, 발광면 전극(2b) 및 배면 전극(2c)이 모두 마련되는 것이 바람직하다. 배면 전극(2c)만이 마련된다면, 솔더(120)는 배면 전극(2c) 측에서는 도 4에 도시된 바와 같이 타고 올라가지만, 솔더(120)는 반대측의 면[발광면 전극(2b)이 마련되어야 할 면]에서는 더 조금 타고 올라갈 것이다. 그 결과, 솔더(120)가 타고 올라가는 양은, 배면측과 발광면측에서 서로 다르다. 이는, 도 4b 및 도 4c를 참조로 하여 전술한 바와 같은 솔더(120)의 중량 밸런스에 기초한 장착 위치의 자동적인 보정 효과를 저해한다. 또한, 이는 예컨대 발광면 전극(2b)은 마련되지 않고 배면 전극(2c)만이 부분적으로 마련된 경우에도 적용된다. 따라서, 배면 전극(2c)이 마련되는 경우, 예컨대 이에 대향하는 발광면 전극(2b)도 마련하여, 이들 측면에서 솔더(120)가 타고 올라가는 양을 균등하게 하는 것이 바람직하다. 이렇게 하면, 장착 위치의 자동적인 보정 효과가 확실하게 얻어질 수 있다.
또한, 도 1에 도시된 예에서, 패키지(1)의 리세스(1a)의 양단부는 화살표 X의 방향에서 보았을 때 실장면 전극(2a)의 내측에 위치하도록 형성된다(도 1 참조). 즉, 리세스의 양단부는 리세스(1a)와 발광면 전극(2b) 사이의 간섭을 막도록 형성된다. 이렇게 하면, 발광면 전극(2b)이 확실하게 형성될 수 있고, 배면 전극(2c)과 함께, 전술한 장착 위치의 자동적인 보정 효과를 확실하게 얻을 수 있다.
특히, 전술한 바와 같이, "탑 뷰 타입" 장치로서 사용할 수 있게 하기 위해서는, 실장면 전극(2a)과 함께 배면 전극(2c)도 필요하다. 이러한 경우, 배면 전극(2c)에 대향하는 발광면 전극(2b)이 마련되지 않는다면, 솔더의 타고 오름의 밸런스가 맞춰질 수 없고, 장착 위치의 자동적인 보정 효과를 얻기가 곤란하다. 이에 반하여, 도 1에 도시된 예에서는, 리세스(1a)의 양단부가 화살표 X의 방향에서 보았을 때 실장면 전극(2a)의 내측에 위치하도록 형성되고, 배면 전극(2c)에 대향하는 상면 전극(2d)이 마련되어 있다. 따라서, 솔더는 배면 전극(2c) 및 상면 전극(2d)에서 균등하게 타고 올라갈 수 있게 되어, 장착 위치의 자동적인 보정 효과가 확실하게 얻어질 수 있다. 즉, 리세스(1a)의 양단부가 실장면 전극(2a)의 내측에 위치하도록 리세스(1a)를 형성함으로써, "탑 뷰 타입" 장치로서 사용될 수 있을 뿐만 아니라, 도 4를 참조로 하여 전술한 장착 위치의 자동적인 보정 효과를 얻을 수 있는, 발광 장치를 제공할 수 있다.
이어서, 본 실시예의 발광 장치의 제조 방법을 설명한다.
도 5는 본 실시예의 발광 장치의 제조 방법을 보여주는 흐름도이다.
도 6은 제조의 중간 단계에 있는 본 실시예의 발광 장치를 보여주는 사시도이다.
도 7a는 도 6의 선 A-A를 따라 취한 단면도이고, 도 7b는 도 6의 선 B-B를 따라 취한 단면도이며, 도 7c는 도 6에 도시된 상태의 평면도이다.
본 실시예의 발광 장치는 세라믹 그린 시트를 적층하는 것에 의해 형성될 수 있다. 보다 구체적으로, 기판(20)을 형성하기 위한 그린 시트와 프레임(21)을 구성하기 위한 그린 시트가 사용된다. 기판(20)과 프레임(21) 각각은 복수 개의 그린 시트로 제조될 수 있다는 것을 유의하라.
기판(20)을 형성하기 위한 그린 시트의 표면에는, 예컨대 금속화 페이스트를 이용한 스크린 인쇄에 의해, 랜드 전극(5a)과 리드 전극(5b 및 5c)의 패턴을 형성한다(단계 S102). 이와 마찬가지로, 기판(20)을 형성하기 위한 그린 시트의 배면에는, 배면 전극(2c), 방열 금속(9) 등의 패턴을 형성한다(단계 S102). 한편, 프레임(21)을 형성하기 위한 그린 시트에도, 예컨대 금속화 페이스트를 이용한 스크린 인쇄에 의해, 발광면 전극(2b)의 패턴을 형성한다(단계 S104).
그 후에, 기판(20)을 형성하기 위한 그린 시트를 프레임(21)을 형성하는 위한 그린 시트의 배면 상에 적층한 후, 관통 구멍(6)을 형성하고(단계 S106), 관통 구멍 내에 금속화 페이스트를 매립한다(단계 S108). 별법으로서, 기판(20)과 프레임(21)을 적층하기 이전에, 각각의 그린 시트에 관통 구멍(6)을 형성하고 관통 구멍에 금속화 페이스트를 매립한 후, 이들 그린 시트를 적층할 수 있다. 그 후에, 적층된 세라믹 그린 시트를 고온에서 소성하여, 소결 세라믹을 형성한다(단계 S110). 또한, 금속화 페이스트로 형성된 금속면에 니켈, 금, 팔라듐, 은, 백금 등을 도금하여 패키지(1)를 형성한다(단계 S112).
이러한 상태에서는, 프레임(21)의 표면에 형성된 발광면 전극(2b)으로부터 실장면 전극(2a) 및 상면 전극(2d)을 지나 기판(20)의 배면의 배면 전극(2c)까지가 전기적으로 이어진다. 또한, 기판(20)과 프레임(21) 사이에 형성된 리드 전극(5b 및 5c)은 실장면 전극(2a)에 접속된다.
그 후에, 금-주석 공융 솔더, 은 페이스트, 투명 수지, 혹은 반사재가 혼입된 수지 등과 같은 다이 접착 재료를 사용하여, 반도체 발광 소자(3)를 랜드 전극(5a)에 장착한다(단계 S114). 그 후에, 반도체 발광 소자(3)에 마련된 전극을 본딩 와이어(4)에 의해 리드 전극(5b 및 5c)에 접속시킨다(단계 S116). 그 후에, 리세스(1a)에, 예컨대 에폭시계 혹은 실리콘계 수지를 포팅(potting)에 의해 채우고, 소정 온도에서 경화시켜 수지(16)를 형성한다(단계 S118). 그 후에, 이러한 기체(基體)를 다이싱 라인(50 및 52)을 따라 다이싱 절단하여, 발광 장치를 잘라낸다(단계 S120).
도 8은 패키지가 연속적으로 형성되어 있는 기체로부터 각각의 발광 장치를 잘라내는 공정을 보여주는 모식도이다.
다이싱 블레이드(200)를 사용하여 인접하는 패키지 사이를 절단하는 것에 의해, 각 발광 장치가 분리될 수 있다. 이때, 금속화 이후의 관통 구멍(6)의 폭(6W)이 다이싱 블레이드(200)의 두께보다 크면, 다이싱 블레이드가 실장면 전극(2a)에 접촉하는 것을 방지할 수 있고, 실장면 전극(2a)을 보호할 수 있다.
전술한 바와 같이, 본 실시예에 따르면, 금속화 패턴이 형성된 그린 시트를 적층하고, 관통 구멍을 형성하며, 관통 구멍의 내부를 금속화한다. 따라서, 사이드 뷰 타입 장치에 사용하는 실장면 전극(2a)을 확실하게 그리고 쉽게 형성할 수 있다.
또한, 본 실시예에서는, 다이싱 블레이드(200)의 두께와 다이싱 위치를 조정함으로써, 도 1 및 도 4를 참조로 하여 전술한 단차(S)의 높이를 조절할 수 있다. 예컨대, 관통 구멍(6)의 중심이 다이싱 블레이드(200)에 의해 절단된 경우에는, 관통 구멍(6)의 폭(6W), 다이싱 블레이드(200)의 두께(200t) 및 단차(S) 사이에, 이하의 관계가 성립된다.
S = (6W-200t)/2
즉, 관통 구멍(6)의 폭(6W)과 다이싱 블레이드(200)의 두께(200t)를 적절히 설정함으로써, 단차(S)의 높이를 확실하게 그리고 쉽게 조절할 수 있다.
이하에서는, 본 실시예의 발광 장치에 마련될 수 있는 다른 특징을 설명한다. 도 1 내지 도 8은 반도체 발광 소자(3)가 2개의 본딩 와이어(4)에 의해 접속되어 있는 발광 장치를 보여주지만, 본 발명은 이에 한정되지 않는다.
도 9는 본 실시예의 발광 장치의 변형예를 보여주는 모식적인 사시도이다.
이러한 변형예에서는, 기판(20)과 프레임(21) 사이에 마련된 랜드 전극(5a)이 패키지(1)의 일단부까지 연장된다. 또한, 반도체 발광 소자(3)는 그 상면에서부터 대향 리드 전극(5b)에 본딩 와이어(4)에 의해 접속되어 있다. 즉, 이러한 반도체 발광 소자(3)의 한 전극은 반도체 발광 소자(3)의 실장면측에 마련되며, 랜드 전극(5a)에서부터 실장면 전극(2a)에 접속되어 있다.
도 10은 본 실시예의 발광 장치의 변형예를 보여주는 모식적인 사시도이다. 보다 구체적으로, 도 10a는 이 변형예의 발광 장치를 리세스(1a) 측에서 바라본 사시도이고, 도 10b는 리세스(1a)의 반대측에서 바라본 사시도이다.
이 변형예에서, 패키지(1)의 양단부에는, 실장면 전극(2a)과 상면 전극(2d)만이 마련되고, 발광면 전극(2b)과 배면 전극(2c)은 마련되지 않는다. 즉, 도 6과 도 7을 참조로 하여 전술한 공정에서, 기판(20)의 그린 시트의 배면과 프레임(21)의 그린 시트의 상면에는 금속화 패턴을 형성하지 않는다. 이러한 경우에, 금속화 프로세스를 생략할 수 있다. 따라서, 제조 공정을 단축시켜서, 발광 장치를 저비용으로 제공할 수 있다.
또한, 발광면 전극(2b)과 배면 전극(2c)이 마련되지 않은 경우라도, 도 4를 참조로 하여 전술한 바와 마찬가지로, 발광 장치의 장착 위치의 자동적인 보정 효과가 얻어진다.
도 11은 본 변형예에서의 장착 위치의 보정 효과를 예시하는 모식도이다. 본 변형예에서는 발광면 전극(2b)과 배면 전극(2c)이 마련되지 않는다. 따라서, 도 11a에 도시된 바와 같이 실장면 전극(2a)을 실장면으로서 사용하여 발광 장치를 장착하였을 때, 솔더(120)는 세라믹 등으로 제조된 패키지(1)의 측면에 타고 올라가지 않는다. 이러한 경우에는, 도 11b와 도 11c에 도시된 바와 같이, 패키지(1)의 양측에서, 용융된 솔더(120)가 표면 장력(C)에 의해 랜드 전극(110) 상에서 부풀어오른다. 이러한 상태에서, 도 11b에 도시된 바와 같이 패키지(1)의 좌우의 솔더(120)양이 서로 다르면, 화살표 A로 표시된 바와 같이, 솔더(120)는 그 자중(自重)에 의해 좌우에 있어서의 양의 균형을 맞추도록 패키지(1) 아래로 유동한다. 그 결과, 도 11b에 화살표 B로 표시된 바와 같이, 패키지(1)는 좌우로 적절히 이동하여, 랜드 전극(110)의 중심에 자동적으로 정렬된다.
도 12는 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 사시도이다. 보다 구체적으로, 도 12a는 이 변형예의 발광 장치를 리세스(1a) 측에서 바라본 사시도이고, 도 12b는 리세스(1a)의 반대측에서 바라본 사시도이다.
이 변형예에서, 패키지(1)의 양단부에는, 발광면 전극(2b)과 배면 전극(2c)이 각각 부분적으로 실장면 전극(2a)과 상면 전극(2d)에 인접하게 마련되어 있다. 이와 같이 발광면 전극(2b)과 배면 전극(2c)이 마련됨으로써, 도 4를 참조로 하여 전술한 바와 같이 솔더(120)가 타고 올라갈 수 있게 되고, 발광 장치의 장착 위치의 자동적인 보정 효과가 얻어진다.
이를 위해, 발광면 전극(2b)의 폭(W1)과 배면 전극(2c)의 폭(W2)은 모두 솔더(120)가 타고 올라가는 양보다 큰 것이 바람직하다. 보다 구체적으로, 도 4에 도시된 바와 같이, 실장면 전극(2a)을 실장면으로 사용하여 발광 장치를 장착한 경우에는, 솔더(120)가 발광면 전극(2b) 및 배면 전극(2c)에 각각 타고 올라간다. 이들 전극에 솔더(120)가 타고 올라가는 양을 균등하게 하기 위해서는, 폭(W1)과 폭(W2)이 모두 솔더가 타고 올라가는 양보다 큰 것이 바람직하다. 여기서, 폭(W1)과 폭(W2)은, 솔더(120)가 타고 올라가는 양보다 크기만 하다면, 서로 동일할 필요는 없다.
또한, 이와 같이 발광면 전극(2b)과 배면 전극(2c)을 마련함으로써, 장착 공정에 있어서, 발광 장치가 용융된 솔더(120)에 의해 전방 또는 후방으로 당겨져 넘어지는 것을 방지할 수 있다. 보다 구체적으로, 크림 솔더가 스크린 인쇄된 인쇄 회로 기판의 전극 상에 표면 실장 타입의 칩(예컨대, 칩 저항이나 칩 커패시터 등)을 장착한 후에, 리플로우 솔더링을 행한다고 가정한다. 칩 전극의 좌우에 있어서 리플로우된 솔더의 양이 서로 크게 다르거나, 장착 위치의 어긋남으로 인하여 전극이 솔더와 접촉하지 않거나, 또는 리플로우 로(爐)의 온도 분포가 균일하지 않다면, 보다 일찍 용융된 솔더 측을 기점(基点)으로 하여 반대측이 들어올려지며, 이는 "맨하탄(Manhattan) 현상"으로 알려져 있다. 이와 같은 현상은 사이드 뷰 타입의 발광 장치에서도 또한 일어날 수 있다. 발광 장치의 전극의 좌우에 있어서 솔더의 양이 서로 현저하게 다르면, 발광 장치는 보다 일찍 용융된 솔더를 향해 끌어 당겨져서 넘어질 수 있다.
이에 반하여, 본 실시예에 따르면, 전술한 바와 같이 발광면 전극(2b)과 배면 전극(2c)을 마련함으로써, 용융된 솔더가 이들 전극에 타고 올라갈 수 있게 한다. 또한, 도 4를 참조로 하여 전술한 바와 같이, 솔더는 랜드 전극과 실장면 전극(2a) 사이를 이동할 수 있게 되어 있다. 따라서, 양측에 있어서 솔더의 밸런스 가 균등하게 맞춰져서, 칩이 넘어지는 것을 방지할 수 있다.
또한, 본 변형예에서도, 패키지(1)의 리세스(1a)의 양단부는 화살표 X의 방향에서 보았을 때 실장면 전극(2a)의 내측에 위치하도록 형성되어, 발광면 전극(2b)과의 간섭이 방지될 수 있다. 그 결과, 배면 전극(2c) 및 발광면 전극(2b)을 형성하여 솔더의 타고 오름의 밸런스를 맞춤으로써, 장착 위치를 자동적으로 보정할 수 있다. 리세스(1a)의 양단부가 패키지(1)의 양단부의 근방까지 연장된다면, 발광면 전극(2b)은 리세스(1a)와 실장면 전극(2a) 사이에 형성될 필요가 있다. 그러나, 패키지(1)가 소형화되는 경우, 이 공간은 발광면 전극(2b)을 형성하기에는 너무 작다. 이에 비해, 실장면 전극(2a)의 내측에 리세스(1a)를 마련함으로써, 발광면 전극(2b)이 확실하게 형성될 수 있고, 장착 위치의 자동적인 보정 효과가 확실하게 얻어질 수 있다.
도 13은 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 사시도이다. 보다 구체적으로, 도 13a는 본 변형예의 발광 장치를 리세스(1a) 측에서 바라본 사시도이고, 도 13b는 리세스(1a)의 반대측에서 바라본 사시도이다.
본 변형예에서는, 실장면 전극(2a)을 형성하기 위한 복수 개의 관통 구멍(6)이 마련된다. 즉, 실장면 전극(2a)은 복수 개의 관통 구멍(6) 사이에 형성된 돌출부(1p)에 의해 분할되어 있다. 이와 같이 복수 개의 관통 구멍(6)을 마련하고 이들 관통 구멍의 측면을 금속화함으로써, 넓은 면적을 지닌 실장면 전극(2a)도 또한 쉽게 형성될 수 있다. 또한, 인접하는 관통 구멍(6) 사이의 돌출부(1p)는, 패키지(1)의 실장면(1m)과 동일 평면 상에 있다. 즉, 이들 돌출부(1p)는 실장 부재의 실장면과 접촉하여 지지 레그로서 작용한다. 그 결과, 발광 장치는 사이드 뷰 상태로 안정되게 직립 설치될 수 있다.
도 14는 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 사시도이다. 보다 구체적으로, 도 14a는 본 변형예의 발광 장치를 리세스(1a) 측에서 바라본 사시도이고, 도 14b는 리세스(1a)의 반대측에서 바라본 사시도이다.
본 변형예에서는, 관통 구멍(6)이 좌우 양단부까지 이르지는 않지만, 돌출부(1p)가 실장면(1m)의 양단부에 마련되어 있다. 도 13을 참조로 하여 전술한 돌출부(1p)와 마찬가지로, 이들 돌출부(1p)는 패키지(1)의 실장면(1m)과 동일 평면 상에 있다. 즉, 이들 돌출부(1p)는 실장 부재의 실장면과 접촉하여 지지 레그로서 작용한다. 그 결과, 발광 장치는 사이드 뷰 상태로 안정되게 직립 설치될 수 있다. 즉, 도 3에 예시된 바와 같은 사이드 뷰 상태로 장착될 때, 발광 장치는 패키지(1)의 양단부에서 돌출부(1p)에 의해 지지된다. 따라서, 패키지(1)의 길이방향의 기울어짐이 방지될 수 있다.
도 15는 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 사시도이다. 보다 구체적으로, 도 15a는 본 변형예의 발광 장치를 리세스(1a) 측에서 바라본 사시도이고, 도 15b는 리세스(1a)의 반대측에서 바라본 사시도이다.
본 변형예에서, 실장면 전극(13)은 패키지(1)의 실장면(1m)에 마련되어 있다. 실장면 전극(13)은, 예컨대 랜드 전극(5a)에 접속되어 있다. 이러한 발광 장치에서는, 예컨대 3전극형 반도체 발광 소자가 설치될 수 있다. 별법으로서, 복수 개의 반도체 발광 소자를 랜드 전극(5a)에 장착하고, 이들 반도체 발광 소자에 대 한 공통 전극으로서 실장면 전극(13)을 사용하여, 좌우의 실장면 전극(2a 및 2a)을 각 반도체 발광 소자의 구동 전극으로서 사용할 수 있다. 다른 용도에서는, 반도체 발광 소자와 보호용 다이오드가 설치될 수 있다.
도 16은 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 사시도이다. 보다 구체적으로, 도 16a는 본 변형예의 발광 장치를 리세스(1a) 측에서 바라본 사시도이고, 도 16b는 리세스(1a)의 반대측에서 바라본 사시도이다.
본 변형예에서도, 패키지(1)의 실장면(1m)에 실장면 전극(13)이 마련되어 있다. 또한, 실장면 전극(13)에 접속되고 패키지(1)의 전면(前面) 상에서 연장되는 발광면 전극(14)과, 패키지(1)의 배면 상에서 연장되는 배면 전극(15)이 마련되어 있다.
이와 같이 발광면 전극(14)과 배면 전극(15)이 마련됨으로써, 발광 장치를 실장 부재에 장착하는 공정에 있어서, 발광 장치가 용융된 솔더(120)에 의해 전방 또는 후방으로 당겨져 넘어지는 것을 방지할 수 있다. 또한, 본 변형예에서 배면 전극(15)은 방열 금속으로서도 사용될 수 있다. 즉, 반도체 발광 소자(3)의 후측에 마련된 배면 전극(15)으로부터 효율적으로 방열을 수행할 수 있다.
도 17은 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 평면도이다. 보다 구체적으로, 본 도면은 도 7c에 예시된 제조의 중간 단계에 있어서 프레임(21)의 상면에 있는 다이싱 라인(50 및 52)의 교차부를 확대하여 보여주는 모식도이다.
본 실시예에서, 관통 구멍(6)은 하나일 필요는 없고, 이러한 관통 구멍의 형 상과 간격은 임의로 선택될 수 있다. 예컨대, 도 17a에 도시된 바와 같이, 단 하나의 편평한 관통 구멍(6)이 사용될 수 있다. 별법으로서, 도 17b에 도시된 바와 같이, 약간 편평한 관통 구멍(6)이 서로 간격을 두고서 마련될 수 있다. 또한, 도 17c에 도시된 바와 같이, 복수 개의 원형 관통 구멍(60)이 서로 간격을 두고서 마련될 수도 있고, 혹은 도 17d에 도시된 바와 같이, 복수 개의 대략 사각형의 관통 구멍(60)이 서로 간격을 마련될 수도 있다. 어느 경우라도, 본 실시예의 발광 장치는, 다이싱 라인(50 및 52)을 따라 절단하는 것에 의해 형성될 수 있다.
도 18은 본 실시예의 발광 장치의 다른 변형예를 보여주는 모식적인 평면도이다.
본 변형예에서, 실장면 전극(제1 급전 전극면, 제2 급전 전극면)(2a)의 형상은 상면 전극(제3 급전 전극면, 제4 급전 전극면)(2d)의 형상과 다르다. 보다 구체적으로, 실장면 전극(2a)은 곡면 형상으로 움푹 패여있는 반면에, 상면 전극(2d)은 다각 평면 형상으로 움푹 패여있다. 이와 같이 실장면 전극(2a)과 상면 전극(2d)의 형상이 다르면, 전극의 극성을 구별하기가 쉽다. 예컨대, 발광 장치의 리세스(1a)를 전방을 향하게 하고, 다각 평면 리세스를 상방을 향하게 하였을 때, 예컨대 우측이 애노드이고 좌측이 캐소드이다는 것과 같이, 극성을 쉽게 구별할 수 있다. 여기서, 좌우의 실장면 전극(2a)과 좌우의 상면 전극(2d) 중 적어도 하나의 형상이 나머지 전극과 다르기만 하다면, 즉 이들 4개의 전극 중 하나의 형상이 나머지 전극의 형상과 다르기만 하다면, 전극의 극성을 구별할 수 있다.
본 실시예의 발광 장치는 상면 전극(2d)을 실장면 측으로서 사용하여 장착될 수 있지만, 상면 전극(2d)이 마련된 리세스가 다각 평면 형상을 갖더라도, 장착에 지장은 없다.
도 19는 도 18에 도시된 변형예의 발광 장치를 제조하는 공정의 일부분을 보여주는 모식적인 평면도이다.
보다 구체적으로, 도 6 내지 도 8과 도 17을 참조로 하여 전술한 바와 마찬가지로, 복수 개의 패키지(1)가 형성된 기체를 다이싱 라인(50 및 52)을 따라 절단함으로써, 본 변형예의 발광 장치가 얻어진다. 여기서, 관통 구멍(6)의 개구 형상을 다이싱 라인(50), 즉 관통 구멍(6)을 연결하는 선에 대해 비대칭으로 함으로써, 실장면 전극(2a)과 상면 전극(2d)의 형상을 다르게 할 수 있다. 도 19에서, 관통 구멍(6)의 상반부는 실장면 전극(2a)을 이루고, 관통 구멍(6)의 하반부는 상면 전극(2d)을 이룬다.
도 20은 본 실시예의 발광 장치의 또 다른 변형예를 보여주는 모식적인 평면도이다.
본 변형예에서는, 2개의 실장면 전극(제1 급전 전극면, 제2 급전 전극면)(2a)과 2개의 상면 전극(제3 급전 전극면, 제4 급전 전극면)(2d) 중에서 2개의 전극의 형상이 각각 다른 전극의 형상과 다르다. 즉, 실장면 전극(2a)의 형상이 상면 전극(2d)의 형상과 다를뿐만 아니라, 상면 전극(2d)은 좌우 형상이 다르다. 구체적으로, 도 20의 좌측에 있는 상면 전극(2d)은 대략 V자 모양으로 잘라내어진 형상을 갖는 반면에, 우측에 있는 상면 전극(2d)은 대략 사다리꼴 모양으로 잘라내어진 형상을 갖는다. 따라서, 좌우의 상면 전극(2d)의 형상이 달라서, 극성을 구별 하기가 더 용이해진다. 예컨대, V자 모양으로 잘라내어진 측이 애노드이고, 사다리꼴 모양으로 잘라내어진 측이 캐소드이다.
도 21은 도 20에 도시된 변형예의 발광 장치를 제조하는 공정의 일부분을 보여주는 모식적인 평면도이다.
본 변형예에서도, 관통 구멍(6A 및 6B)의 개구 형상을 다이싱 라인(50), 즉 관통 구멍(6A 및 6B)을 연결하는 선에 대하여 비대칭으로 한다. 또한, 관통 구멍(6A) 및 관통 구멍(6B)은 개구 형상이 다르다. 따라서, 실장면 전극(2a) 및 상면 전극(2d)의 형상을 각기 다르게 형성할 수 있다. 보다 구체적으로, 도 21에서, 관통 구멍(6A)의 하반부는 V자 모양으로 잘라내어진 상면 전극(2d)에 대응하고, 관통 구멍(6B)의 하반부는 사다리꼴 모양으로 잘라내어진 상면 전극(2d)에 대응한다. 이와 같은 간단한 방법에 의해, 본 변형예는, 극성을 구별하기가 매우 용이한 발광 장치를 제공할 수 있다.
전극의 극성의 구별을 용이하게 하는 다른 방법이 있다. 예컨대, 좌우 실장면 전극(2a) 혹은 상면 전극(2d)의 폭(도 1에서 X 방향으로 본 길이)이 다르게 할 수 있고, 또는 도 13을 참조로 하여 전술한 바와 같은 돌출부(1p)의 개수 및/또는 위치를 좌우 실장면 전극(2a)에서 다르게 할 수 있다. 별법으로서, 도 14를 참조로 하여 전술한 바와 같은 돌출부(1p)는 좌우 간에 비대칭으로 형성될 수 있다.
전술한 예를 참조로 하여 본 발명의 제1 실시예를 설명하였다. 그러나, 본 발명은 이러한 예에 한정되는 것은 아니다. 예컨대, 당업자라면, 본 발명의 발광 장치를 구성하는 기판, 프레임, 리세스, 반도체 발광 소자, 랜드 전극, 리드 전극, 실장면 전극, 상면 전극, 발광면 전극, 배면 전극, 방열 금속, 와이어, 수지 등을 적절히 변경할 수 있고, 이러한 변경도 또한 본 발명의 정신 내에 포함된다면 본 발명의 범위 내에 속한다.
또한, 전술한 예와 변형예를 서로 기술적으로 실행 가능한 범위에서 조합시킬 수 있으며, 이러한 조합도 또한 본 발명의 범위 내에 속한다.
또한, 본 실시예의 발광 장치는 인쇄 회로 기판을 사용하여 형성될 수도 있다. 보다 구체적으로, 우선, 종이 페놀 또는 유리 에폭시로 이루어지며 전방측과 후방측에 구리 등의 전극층이 형성된 인쇄 회로 기판의 원판에, 금형 가공이나 NC(수치 제어) 드릴링에 의해 관통 구멍(6)을 형성한다. 이러한 관통 구멍(6)의 내벽을 도금 등에 의해 금속화하여, 인쇄 회로 기판의 전방측과 후방측에 형성된 상기 전극층에 접속되는 실장면 전극(2a)을 형성한다. 다음으로, 인쇄 회로 기판의 전방측과 후방측에 형성된 상기 전극층을 패터닝하여, 전극 패턴을 형성한다. 이어서, 이러한 전극 패턴 상에 반도체 발광 소자를 장착하고, 전극을 와이어 본딩한다. 반도체 발광 소자와 와이어는 필요에 따라 수지 등으로 밀봉 또는 피복된다. 그 후에, 인쇄 회로 기판을 관통 구멍(6)을 따라 종횡으로 절단한다. 따라서, 사이드 뷰 타입의 발광 장치가 완성된다. 이러한 경우에, 반도체 발광 소자는 인쇄 회로 기판의 표면에 실장되며, 그 주변은 예컨대 필요에 따라 밀봉 수지로 밀봉된다.
(제2 실시예)
도 22는 본 발명의 제2 실시예에 따른 발광 장치를 보여주는 모식적인 사시 도이다. 보다 구체적으로, 도 22a는 광 취출면 측에서 바라본 발광 장치의 사시도이고, 도 22b는 광 취출면의 반대측에서 바라본 발광 장치의 사시도이다.
도 23은 도 22a의 선 A-A를 따라 취한 단면도이다.
본 실시예의 발광 장치는, 상면(발광면)에 리세스(301a)가 마련된 대략 직육면체 형상의 패키지(301)와, 리세스(301a) 내에 마련된 반도체 발광 소자(303)를 포함한다. 리세스(301a)의 바닥면 상에는 리드 전극(305a 및 305b)이 마련되어 있다. LED 등과 같은 반도체 발광 소자(303)가 리드 전극(305a) 상에 장착되어 있다. 반도체 발광 소자(303) 상에 마련된 전극(도시 생략)은 본딩 와이어(304)에 의해 리드 전극(305b)에 접속되어 있다. 에폭시 또는 실리콘 등과 같은 투광성 수지(316)에 의해 리세스(301a)가 밀봉된다. 여기서, 발광 소자(303)로부터 방출된 광이 백색광으로 파장 변환되도록, 수지(316)에 형광체를 분산시킬 수 있다. 별법으로서, 이러한 형광체를 수지(316)에 분산시키는 대신에, 발광 소자(303)의 상면 또는 주변에 피복할 수도 있다. 도시의 편의를 위해, 도 22는 수지(316)가 빠진 상태를 보여준다는 점을 유의하라.
대략 직육면체 형상의 패키지(301)의 배면측에는, 한 쌍의 실장 전극(급전 전극면)(302a 및 302b)이 마련되어 있고, 이들 실장 전극(302a 및 302b) 사이에는, 반도체 발광 소자(303)로부터의 방열을 촉진시키기 위한 히트 싱크 금속(309)이 마련되어 있다.
도 23에 도시된 바와 같이, 패키지(301)는 기판(320)과, 이 기판 상에 마련되는 프레임(321)을 포함한다. 기판(320)과 프레임(321)은 각각 알루미나계나 멀 라이트계의 세라믹과 같은 세라믹, 유리 세라믹, 유리 에폭시, 종이 에폭시, 종이 페놀, 열경화성 수지, UV(자외선) 경화 수지, 열가소성 수지 등으로 형성될 수 있다. 기판(320)은 대략 판 형상이고, 프레임(321)에는 구멍이 형성되어 있다. 리세스(301a)는 기판(320)과 프레임(321)을 적층하는 것에 의해 형성된다. 이러한 수지 기반 구성에서, 기판(320)과 프레임(321)은 반드시 별개체이어야 하는 것은 아니며, 일체적으로 성형될 수도 있다.
리세스(301a)의 내벽면(S)은 광반사면의 역할을 할 수 있다. 즉, 반도체 발광 소자(303)로부터 방출된 광이 내벽면(S)에 의해 반사되도록, 프레임(321)을 구성하는 세라믹 또는 수지의 무피복 재료면이 내벽면(S)으로서 사용될 수 있다. 이러한 경우, 광은 확산 반사되기 때문에, 균일한 확산 반사면이 형성될 수 있다. 이로써, 리세스(301a)로부터 방출된 광의 배광 특성에서 편중이 제거되어, 균일한 배광 특성이 얻어진다.
리드 전극(305a 및 305b)은 서로 절연되어 있으며, 기판(320)과 프레임(321) 사이에 마련되어 있다. 리드 전극(305a 및 305b)은 접속 비아(305c 및 305d)를 통하여 패키지(301)의 배면까지 연장되어 있고, 패키지(301)의 배면에 마련된 실장 전극(302a 및 302b)에 접속되어 있다. 즉, 패키지(301)의 배면에 있는 실장 전극(302a 및 302b)은 리드 전극(305a 및 305b)을 통해 반도체 발광 소자(303)의 두 전극에 접속되어 있다.
또한, 본 실시예에서는, 패키지의 외벽면이 반사막(310)으로 피복되어 있다. 보다 구체적으로, 도 22 및 도 23에 도시된 예에서, 패키지의 상면과 측면은 반사 막(310)으로 피복되어 있다. 발광 소자(303)로부터 방출된 광은 리세스(301a)의 내벽면(S)에 의해 반사되고, 위쪽으로[리세스(301a)의 개구를 향해] 취출된다. 그러나, 수지 또는 세라믹의 내벽면(S)은, 발광 소자(303)로부터 방출된 광에 대한 반사율이 100%는 아니다. 특히, 최근에는 발광 장치의 소형화가 진행됨에 따라, 패키지(301)의 내벽면(S)으로부터 외벽면(측면)까지의 두께가 얇아지고 있다. 예컨대, 알루미나계 세라믹의 경우, 두께가 약 1 ㎜이면, 그 반사율이 80% 이상에 이르지만, 두께가 0.2 ㎜이면, 그 반사율이 약 60%까지 저하하여, 상방으로의 광 취출 효율에 있어서 약 20%의 손실이 발생한다. 반사되지 않은 광은 패키지(301)의 외벽면(예컨대 측면 등)을 통해 외부로 누출된다. 또한, 이와 같은 본래 불필요한 방향으로의 광 누출은, 발광 장치의 배광 특성을 떨어뜨리며, 또한 발광 장치가 설치된 기기의 성능에 영향을 미치는 것도 우려된다.
이에 반하여, 본 실시예에 따르면, 패키지(301)의 외벽면을 반사막(310)으로 피복함으로써, 내벽면(S)을 투과하여 프레임(321) 또는 기판(320)으로 유입된 광은, 리세스(301a)로 되돌아가게 반사되어 외부로 방출될 수 있다. 그 결과, 소형화된 발광 장치에서도, 패키지(301)의 외벽면으로부터의 광 누출이 방지되며, 광은 리세스(301a)로부터 고효율로 취출될 수 있다. 구체적으로, 예컨대 발광 장치가 1 ㎜ 이하로 소형화된 미소 패키지의 경우에도, 리세스(301a) 이외의 외벽면으로부터의 광 누출이 방지되어, 광은 리세스(301a)로부터 고휘도로 취출될 수 있다. 그 결과, 원하는 배광 특성이 유지되는 소형의 고휘도 및 고성능 발광 장치를 구현할 수 있다.
반사막(310)은 패키지(301)의 외벽면에 반드시 밀착되어야 하는 것은 아니며, 외벽면에 병설될 수 있다. 또한, 반사막(310)은, 이 반사막으로 피복되는 기판(320) 및 프레임(321)보다 반사율이 높은 재료로 이루어지는 것이 바람직하다. 구체적으로, 반사막(310)은 예컨대 금, 은, 알루미늄, 팔라듐 및 백금 등과 같은 금속으로 형성된다. 금속 이외에도, 산화 티탄 및 산화 마그네슘 등과 같은 산화물의 미립자를 분산시킨 수지 등을 사용할 수도 있다. 또한, 렌즈 등에 피복되는 광학 반사막과 유사하게, 금속 산화막 등과 같은 유전체로 이루어진 다층막도 반사막(310)으로서 사용될 수 있다.
금속 등의 도전성 재료로 형성된 반사막(310)은, 어느 실장 전극(302a 및 302b)에도 단락되지 않도록 형성되는 것이 바람직하다. 실장 전극(302a 및 302b) 중 어느 하나에만 단락되는 경우, 장치는 여전히 사용 가능하지만, 양 실장 전극(302a 및 302b) 모두에 단락되면, 장치는 사용할 수 없게 된다.
한편, 절연체로 형성된 반사막(310)은 전기적인 단락 등의 문제가 없다. 따라서, 도 22와 도 23에 도시된 바와 같이, 반사막(310)은 상면과 측면을 전부 덮도록 패키지(301)의 외벽면에 마련될 수 있다.
반사막(310)을 형성하는 방법으로는, 금속 혹은 금속 산화물을 함유하는 페이스트를 도포한 후에 소성하는 방법이나, 증착, 스퍼터링 등에 의해 금속 혹은 유전체 다층막을 침적하는 방법 등이 있다. 또한, 금속 혹은 금속 산화물 미립자를 함유하는 수지를 접착하는 방법과, 금속박이나, 또는 금속 혹은 금속 산화물 미립자를 함유하는 수지막 등을 고착하는 방법도 사용할 수 있다.
도 24는 본 실시예의 제2 예의 발광 장치를 보여주는 모식적인 사시도이다. 보다 구체적으로, 도 24a는 광 취출면 측에서 바라본 발광 장치의 사시도이고, 도 24b는 광 취출면의 반대측에서 바라본 발광 장치의 사시도이다.
도 25는 도 24a의 선 A-A를 따라 취한 단면도이다. 도 24와 이하의 도면에서는, 이전 도면에 도시된 것과 동일한 요소에 동일한 도면 부호를 붙여서, 그 상세한 설명을 적절히 생략한다.
본 예에서, 패키지(301)의 측면 중 실장면에 가까운 부분에는, 반사막(310)이 피복되어 있지 않은 노출부(301e)가 마련되어 있다. 예컨대, 금속 등의 도전성 재료로 형성된 반사막(310)이 패키지(301)의 실장면 근방까지 연장되는 경우, 발광 장치가 실장 기판(도시 생략)에 장착될 때, 실장 기판의 실장 전극은 반사막(310)에 전기적으로 단락될 수 있다. 특히, 발광 장치를 실장 기판에 장착할 때, 솔더, 도전성 접착체 등이 발광 장치의 주변으로 비어져 나온다면, 측면을 피복하는 반사막(310)과 접촉할 것이다. 따라서, 실장 전극(302a 및 302b)이 반사막(310)을 통해 단락되면, 장치는 작동할 수 없게 된다.
이에 반하여, 본 예에 따르면, 패키지(301)의 측면 중 실장면에 가까운 부분에는 반사막(310)이 마련되지 않는다. 이와 같이 하면, 발광 장치를 장착할 때, 솔더, 도전성 접착체 등이 발광 장치의 주변으로 비어져 나오더라도, 전기적인 단락을 방지할 수 있다.
또한, 도 25에서 확인되는 바와 같이, 발광 소자(303)는 통상적으로는 패키지(301)에서 비교적 높은 위치에 배치되어 있다. 즉, 발광 소자(303)로부터 방출 되고 내벽면(S)으로부터 프레임(321) 및 기판(320)에 유입되는 광은, 약간만 노출부(301e)로부터 누출되며, 그 대부분은 반사막(310)에 의해 리세스(301a)로 되돌아가게 반사될 수 있다.
도 26은 본 실시예의 제3 예의 발광 장치를 보여주는 모식적인 사시도이다. 보다 구체적으로, 도 26a는 광 취출면 측에서 바라본 발광 장치의 사시도이고, 도 26b는 광 취출면의 반대측에서 바라본 발광 장치의 사시도이다.
도 27은 도 26a의 선 A-A를 따라 취한 단면도이다.
본 예에서는, 돌출부(장착면)(301P)가 패키지(301)의 실장면에 형성되어 있다. 돌출부(301P)는 실장 전극(302a 및 302b) 사이에 형성되며, 돌출부 상에 히트 싱크 금속(309)이 마련되어 있다. 즉, 급전 전극면의 역할을 하는 실장 전극(302a 및 302b)은 실장면측에서 히트 싱크 금속(309)보다도 뒤로 물러나 있으며, 이들 사이에는 단차(S)가 마련되어 있다.
이와 같이 하면, 제1 실시예와 관련하여 전술한 단차(S)(도 1 참조)와 유사한 효과가 얻어진다. 보다 구체적으로, 패키지(301)는 솔더에 의해 들어 올려지는 일 없이 기판 등과 같은 실장 부재에 밀착하게 장착될 수 있다. 또한, 전술한 바와 같이 돌출부(301P)가 마련되면, 도 4를 참조로 하여 전술한 바와 같이, 솔더가 실장 전극(302a 및 302b) 아래로 유동할 수 있게 되어, 발광 장치의 장착 위치가 소정 위치로 자동적으로 보정될 수 있다는 유익이 얻어진다.
도 28a와 도 28b는 본 실시예의 제4 및 제5 예의 발광 장치를 각각 보여주는 모식적인 사시도이다.
도 28a에 도시된 제4 예에 있어서, 패키지(301)의 외벽면 중 측면에는 반사막(310)이 마련되어 있는 반면에, 상면에는 반사막(310)이 마련되어 있지 않으며 노출부(301e)로서 남겨진다. 이러한 경우에도, 횡방향으로의 광 누출은 방지될 수 있고, 광은 상방으로만, 즉 리세스(301a)가 마련되어 있는 방향으로만 취출될 수 있다.
도 28b에 도시된 제5 예에 있어서, 패키지(301)의 상면도 역시 반사막(310)이 마련되어 있지 않은 노출부(301e)로서 남겨진다. 또한, 측면 중에서 실장면에 가까운 부분에도 노출부(301e)가 마련되어 있다. 따라서, 제2 예와 관련하여 전술한 바와 같이, 발광 장치를 장착할 때에도 단락을 방지할 수 있다.
도 29a는 본 실시예의 제6 예의 발광 장치를 보여주는 모식적인 사시도이며, 도 29b는 도 29a의 선 A-A를 따라 취한 단면도이다.
본 예에서, 실장 전극(302a 및 302b)은 패키지(301)의 측면으로부터 돌출해 있다. 이와 같은 패키지(301)는, 예컨대 리드 프레임(lead frame)에 형성된 실장 전극(302a 및 302b)을 수지 프리폼(resin preform)에 매립한 후 성형하는 매립 성형에 의하여 형성될 수 있다.
이러한 구조에서, 반사막(310)이 금속 등의 도전성 재료로 형성될 때에는, 본 예에 따르면, 실장 전극(302a 및 302b)에 인접한 부분에는 반사막(310)이 마련되어 있지 않으며, 노출부(301e)로서 남겨진다. 따라서, 실장 전극(302a 및 302b) 간의 단락을 방지할 수 있다. 또한, 본 예에서는, 실장 전극(302a 및 302b)이 돌출된 측면에 직교하는 측면에는, 노출부(301e)가 마련되어 있지 않으며, 이 측면 전체가 반사막(310)으로 피복되어 있다. 그러나, 이 측면 상의 반사막(310)이, 발광 장치를 장착하는 실장 기판 등의 임의의 전극 패턴에 단락될 우려가 있을 경우에는, 도 28b에 도시된 바와 같이 실장면의 근방에는 반사막(310)을 마련하지 않고, 노출부(301e)를 형성할 수 있다.
도 30은 본 실시예의 제7 예의 발광 장치를 보여주는 모식적인 사시도이다. 보다 구체적으로, 도 30a는 광 취출면 측에서 바라본 발광 장치의 사시도이고, 도 30b는 광 취출면의 반대측에서 바라본 발광 장치의 사시도이다.
본 예에서는, 대략 직육면체 형상의 패키지(301)의 길이방향 양단부에 있어서, 실장 전극(302a 및 302b)은 패키지(301)의 둘레로 마련되어 있다. 이러한 실장 전극(302a 및 302b)은, 편평한 개구 형상을 갖는 리세스(301a)의 바닥에 마련된 리드 전극(305a 및 305b)에 각각 접속되어 있다. 패키지(301)의 외벽면 중에서, 리세스(301a)가 마련된 면과 이 면에 직교하는 면에는 반사막(310)이 마련되어 있다. 한편, 리세스(301a)가 마련된 면의 반대측인 배면에는, 방열용 히트 싱크 금속(309)이 마련되어 있다. 또한, 본 예에서는, 전술한 바와 같이 반사막(310)을 마련함으로써, 발광 소자(303)로부터 방출되고 내벽면(S)으로부터 패키지(301)에 유입되는 광은, 반사막(310)에 의해 리세스(301a)로 되돌아가게 반사될 수 있다. 그 결과, 소형화되더라도, 리세스(301a) 이외의 부분으로부터의 광 누출이 방지되어, 광은 리세스(301a)로부터 고휘도로 취출될 수 있다.
본 예는 히트 싱크 금속(309)을 실장면으로서 사용하여 기판 등에 실장될 수 있다. 그러나, 이 외에도, 본 예는 소위 "사이드 뷰 타입" 발광 장치로서 사용될 수 있다.
도 31은 본 예의 발광 장치를 사이드 뷰 타입 장치로서 사용한 경우의 실장 상태를 보여주는 모식도이다.
본 예의 발광 장치를 사이드 뷰 타입 장치로서 사용하는 경우에는, 실장 전극(302a 및 302b)은, 리세스(301a)를 옆으로 향하게 한 상태에서, 실장 기판 등과 같은 실장 부재(400) 상에 솔더(420)를 사용하여 장착될 수 있다. 예컨대, 액정 디스플레이의 백라이트로서 사용하는 경우, 이와 같이 장착된 발광 장치의 [리세스(301a)가 마련되어 있는 면에 대향하는] 전방측에 도광판이 인접하게 병설되고, 발광 장치로부터 방출된 광은 도광판의 측면에 고효율로 입사될 수 있다. 따라서, 도광판과 발광 장치가 모두 1 ㎜ 이하의 높이를 갖는 초박형의 고휘도 백라이트가 구현될 수 있다. 또한, 본 예에서는, 발광 장치의 높이(H)가 이와 같이 매우 작은 경우에도, 반사막(310)을 마련함으로써, 리세스(301a) 이외의 부분으로부터의 광 누출을 방지할 수 있고, 리세스(301a)로부터 고휘도의 발광을 얻을 수 있다.
또한, 이와 같이 실장 부재(400) 상에 발광 장치가 장착된 상태에서, 리세스(301a)의 반대측에 마련된 히트 싱크 금속(309)에는 히트 싱크(도시 생략) 등이 접속될 수 있다. 따라서, 반도체 발광 소자(303)로부터 방출되는 열은, 그 바로 후측에 마련된 큰 히트 싱크 금속(309)을 통해 외부로 효율적으로 방출될 수 있다.
도 32는 본 실시예의 제8 예의 발광 장치를 보여주는 모식적인 사시도이다. 본 예는 도 30과 도 31을 참조로 하여 전술한 제7 예와 유사한 구조를 갖는다. 그러나, 본 예는 리세스(301a)가 마련된 면에 반사막(310)이 마련되어 있지 않으며, 노출부(301e)로서 남겨져 있다는 점이 다르다. 이러한 경우에도, 리세스(301a)가 마련된 면에 대하여 횡방향으로 광이 누출되는 것을 방지할 수 있고, 리세스(301a)가 마련된 면으로부터 광을 고효율로 취출할 수 있다.
이어서, 반사막(310)을 형성하는 방법을 설명한다.
도 33은 패키지(301)의 측면에 반사막(310)을 형성하는 방법을 예시하는 공정도이다. 우선, 도 33a에 도시된 바와 같이, 반사막(310)을 형성할 면이 특정 방향을 향해 있도록, 복수 개의 패키지(301)를 배열한다.
그 후에, 도 33b에 도시된 바와 같이, 이들 패키지(301)를 지그(jig) 등을 사용하여 고정하고, 이 면에 반사면(310)을 구성하는 재료(M)를 공급한다. 이를 위한 방법으로서, 예컨대 은 페이스트 등을 프린터를 사용하여 도포한 후, 소성하여 수지 성분을 증발시킨다. 따라서, 도 33c에 도시된 바와 같이 은 반사막(310)이 형성된다.
별법으로서, 지그로 고정된 상태에서, 패키지(301)를 진공 챔버에 넣고, 도 33b에 도시된 바와 같이 은 등과 같은 재료(M)를 증착, 스퍼터링 등에 의해 침적한다. 따라서, 반사막(310)은 도 33c에 도시된 바와 같이 형성될 수 있다.
별법으로서, 알루미늄 등의 금속박이 접착제 등을 사용하여 고착될 수 있다. 이때, 비교적 얇은 금속박이 사용될 수 있다. 그래서, 금속박이 도 33c에 도시된 바와 같이 고착된 이후에, 지그를 떼어내고 개개의 패키지(301)로 분리할 때, 금속박은 패키지(301) 간의 연결부에서 절단될 수 있는 반면에, 각 패키지(301)에 부착된 채로 유지된다.
패키지(301)를 다시 배열하고 도 33을 참조로 하여 전술한 공정을 반복함으로써, 반사막(310)을 패키지(301)의 다른 면에 형성할 수 있다. 이와 같이 전술한 공정을 반복함으로써, 필요에 따라 어느 외벽면에도 반사막(310)을 마련할 수 있다.
도 34는 마스크를 사용하는 방법을 보여주는 공정도이다. 여기서, 도 34a와 도 34c는 패키지(301)의 상면측을 보여주고, 도 34b는 패키지(301)의 배면측을 보여준다.
우선, 도 34a와 도 34b에 도시된 바와 같이, 패키지(301)의 표면 중에서 반사막(310)을 형성하지 않는 부분에 포토레지스트 등을 사용하여 마스크(350)를 미리 형성한다. 그리고 나서, 패키지(301)를 진공 챔버에 넣고, 예컨대 패키지(301)를 기울인 채로 자전 및 회전시키면서, 은 등으로 이루어진 반사막(310)을 패키지(301)의 상면과 측면에 증착 혹은 스퍼터링에 의해 침적한다. 그 후에, 포토레지스트 리무버 등에 의해 마스크(350)를 제거하여, 마스크 상에 침적된 반사막(310)을 들어낸다. 따라서, 반사막(310)은 도 34c에 도시된 바와 같이 소정 패턴으로 형성될 수 있다.
별법으로서, 불소수지계 재료 등을 사용하여 도 34a와 도 34b에 도시된 바와 같이 마스크(350)를 형성하고, 은 페이스트에 침지한다. 은 페이스트는 마스크(350) 상에 받아들여지지 않아서, 마스크에는 은 페이스트가 피복되지 않는다. 그 후에, 마스크(350)를 제거한 후, 소성한다. 그리하면, 반사막(310)은 도 34c에 도시된 바와 같이 소정 패턴으로 형성될 수 있다.
전술한 예를 참조로 하여 본 발명의 제2 실시예를 설명하였다. 그러나, 본 발명은 이러한 예에 한정되는 것은 아니다. 예컨대, 당업자라면, 본 발명의 발광 장치를 구성하는 기판, 프레임, 리세스, 발광 소자, 리드 전극, 실장 전극, 상면 전극, 히트 싱크 금속, 와이어, 수지 등을 적절히 변경할 수 있고, 이러한 변경도 또한 본 발명의 정신 내에 포함된다면 본 발명의 범위 내에 속한다.
본 발명에 따르면, 고휘도화와 박형화가 가능한 발광 장치, 그 제조 방법 및 그 실장 기판이 제공될 수 있다.
또한, 본 발명에 따르면, 확산 반사면을 이용하고 패키지로부터의 광 누출을 방지함으로써, 광을 방출 방향으로 효율적으로 방출할 수 있는 발광 장치가 제공될 수 있다.
Claims (12)
- 리세스가 형성된 대략 사각형의 발광면과, 이 발광면에 대향하는 배면(背面)과, 상기 발광면 및 상기 배면에 대해 대략 직교하는 제1 측면, 그리고 제1 측면에 대향하는 제2 측면을 구비하는 패키지; 및상기 리세스 내에 마련되는 발광 소자를 포함하고, 상기 제1 측면과 상기 배면 중 어느 하나 혹은 양자 모두는, 상기 발광 소자에 접속된 제1 급전 전극면 및 제2 급전 전극면과, 상기 제1 급전 전극면 및 상기 제2 급전 전극면 사이에 마련된 실장면을 구비하며,상기 제1 급전 전극면과 상기 실장면 사이에는 단차가 마련되고,상기 제2 급전 전극면과 상기 실장면 사이에는 단차가 마련되며,상기 제1 급전 전극면 및 상기 제2 급전 전극면은 이에 인접하는 상기 실장면보다 뒤로 물러나 있는 것인 발광 장치.
- 제1항에 있어서, 상기 제1 급전 전극면, 상기 제2 급전 전극면 및 상기 실장면은 상기 제1 측면에 마련되고,상기 제1 측면은, 상기 제1 급전 전극면 및 상기 제2 급전 전극면의 외측에 있는 양단부와, 상기 제1 급전 전극면 및 상기 제2 급전 전극면을 분할하는 위치 중 적어도 한 곳에 마련되는 돌출부를 더 구비하며, 이 돌출부는 실장면과 대략 동일 평면 상에 있는 평면까지 돌출하는 것인 발광 장치.
- 제1항에 있어서, 상기 제1 급전 전극면 및 상기 제2 급전 전극면은 상기 제1 측면에 마련되고,상기 발광면에는, 상기 제1 급전 전극면에 접속된 제1 발광면 전극과 상기 제2 급전 전극면에 접속된 제2 발광면 전극이 마련되며,상기 배면에는, 상기 제1 급전 전극면에 접속된 제1 배면 전극과 상기 제2 급전 전극면에 접속된 제2 배면 전극이 마련되는 것인 발광 장치.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 급전 전극면, 상기 제2 급전 전극면 및 상기 실장면은 상기 제1 측면에 마련되고,상기 제2 측면은, 그 일단부에 마련되어 상기 제1 급전 전극면에 접속된 제3 급전 전극면과, 그 타단부에 마련되어 상기 제2 급전 전극면에 접속된 제4 급전 전극면을 구비하며,상기 제1 내지 제4 급전 전극면 중에서 하나 이상 급전 전극면의 형상이, 나머지 급전 전극면의 형상과 다른 것인 발광 장치.
- 리세스가 형성된 발광면과, 이 발광면에 대략 직교하고 제1 급전 전극면 및 제2 급전 전극면을 갖는 제1 측면을 구비하는 패키지; 및 상기 리세스 내에 마련되는 발광 소자를 포함하는 발광 장치의 제조 방법으로서,복수 개의 상기 리세스를 구비하는 기체(基體)에 형성된 복수 개의 관통 구 멍의 내벽에 도전층을 형성함으로써 상기 제1 급전 전극면 및 제2 급전 전극면을 형성하는 단계를 포함하는 것인 발광 장치의 제조 방법.
- 제5항에 있어서, 복수 개의 상기 리세스와 상기 관통 구멍을 구비하는 기체에서 관통 구멍의 내벽에 도전층을 형성하는 단계;상기 리세스에 발광 소자를 장착하는 단계;상기 리세스에 마련된 리드 전극과 상기 발광 소자를 본딩 와이어에 의해 접속하는 단계;상기 리세스에 수지를 충전하는 단계; 및상기 관통 구멍을 연결하는 선을 따라 상기 기체를 절단하는 단계를 포함하는 발광 장치의 제조 방법.
- 제6항에 있어서, 상기 절단 단계에 의해 노출된 절단면과 상기 관통 구멍의 내벽에 형성된 상기 도전층과의 사이에 형성되는 단차의 높이는, 절단 위치와, 절단에 사용되는 블레이드의 두께 중 어느 하나 혹은 양자 모두를 조정하는 것에 의해 조절되는 것인 발광 장치의 제조 방법.
- 기판;이 기판 상에 마련되는 제1 랜드 전극과 제2 랜드 전극; 및상기 기판 상에 마련되는 제1항 내지 제4항 중 어느 한 항에 따른 발광 장치를 포함하고,상기 발광 장치의 상기 제1 급전 전극면은 상기 제1 랜드 전극에 접속되며,상기 발광 장치의 상기 제2 급전 전극면은 상기 제2 랜드 전극에 접속되는 것인 실장 기판.
- 리세스가 형성되며 수지 또는 세라믹을 갖는 패키지; 및상기 리세스 내에 마련되는 발광 소자를 포함하며,상기 수지 또는 세라믹의 외벽면에 반사막이 마련되는 것인 발광 장치.
- 수지 또는 세라믹으로 이루어지며, 리세스가 형성된 발광면과, 이 발광면에 인접한 측면을 갖는 패키지; 및상기 리세스 내에 마련되는 발광 소자를 포함하며, 상기 측면에는 반사막이 마련되는 것인 발광 장치.
- 제10항에 있어서, 상기 발광면에도 반사막이 마련되는 것인 발광 장치.
- 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 반사막은, 금속막, 금속 산화물의 미립자를 함유하는 막, 및 유전체로 이루어진 다층막으로 구성된 군(群)에서 선택되는 어느 하나인 것인 발광 장치.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006308446 | 2006-11-14 | ||
JPJP-P-2006-308446 | 2006-11-14 | ||
JP2006350164A JP2008160032A (ja) | 2006-12-26 | 2006-12-26 | 発光装置 |
JPJP-P-2006-350164 | 2006-12-26 | ||
JPJP-P-2007-021607 | 2007-01-31 | ||
JP2007021607A JP2008147605A (ja) | 2006-11-14 | 2007-01-31 | 発光装置及びその製造方法並びに実装基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090082470A true KR20090082470A (ko) | 2009-07-30 |
Family
ID=39401462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20097011896A KR20090082470A (ko) | 2006-11-14 | 2007-08-31 | 발광 장치, 그 제조 방법 및 실장 기판 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20090082470A (ko) |
WO (1) | WO2008059650A1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150086670A (ko) * | 2014-01-20 | 2015-07-29 | 엘지이노텍 주식회사 | 광원모듈 및 이를 구비한 조명 시스템 |
KR20150129770A (ko) * | 2013-03-05 | 2015-11-20 | 오스람 옵토 세미컨덕터스 게엠베하 | 광전자 컴포넌트 및 광전자 컴포넌트를 가진 전자 디바이스 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5450854B2 (ja) * | 2008-06-24 | 2014-03-26 | シャープ株式会社 | 発光装置 |
KR101064026B1 (ko) * | 2009-02-17 | 2011-09-08 | 엘지이노텍 주식회사 | 발광 디바이스 패키지 및 그 제조방법 |
JP2013127994A (ja) * | 2010-03-29 | 2013-06-27 | Sanyo Electric Co Ltd | 発光装置、発光装置モジュール及び発光装置の製造方法 |
JP2013127996A (ja) * | 2010-03-29 | 2013-06-27 | Sanyo Electric Co Ltd | 発光装置及び発光装置モジュール |
US9857059B2 (en) | 2011-10-31 | 2018-01-02 | Sharp Kabushiki Kaisha | Light emitting device, illuminating device and method of manufacturing light emitting device |
JP6387787B2 (ja) * | 2014-10-24 | 2018-09-12 | 日亜化学工業株式会社 | 発光装置、パッケージ及びそれらの製造方法 |
JP2019212859A (ja) * | 2018-06-08 | 2019-12-12 | 三菱電機株式会社 | 半導体レーザー素子 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065926A (ja) * | 1992-06-18 | 1994-01-14 | Rohm Co Ltd | チップ形発光ダイオード |
JP2826020B2 (ja) * | 1992-09-09 | 1998-11-18 | シャープ株式会社 | 発光装置およびその製造方法 |
JP4279388B2 (ja) * | 1999-01-29 | 2009-06-17 | 日亜化学工業株式会社 | 光半導体装置及びその形成方法 |
JP2002170998A (ja) * | 2000-12-01 | 2002-06-14 | Sharp Corp | 半導体発光装置およびその製造方法 |
US6879040B2 (en) * | 2002-09-18 | 2005-04-12 | Agilent Technologies, Inc. | Surface mountable electronic device |
JP2004158635A (ja) * | 2002-11-06 | 2004-06-03 | Stanley Electric Co Ltd | 表面実装型チップled及びその製造方法 |
-
2007
- 2007-08-31 WO PCT/JP2007/067073 patent/WO2008059650A1/ja active Search and Examination
- 2007-08-31 KR KR20097011896A patent/KR20090082470A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150129770A (ko) * | 2013-03-05 | 2015-11-20 | 오스람 옵토 세미컨덕터스 게엠베하 | 광전자 컴포넌트 및 광전자 컴포넌트를 가진 전자 디바이스 |
KR20150086670A (ko) * | 2014-01-20 | 2015-07-29 | 엘지이노텍 주식회사 | 광원모듈 및 이를 구비한 조명 시스템 |
Also Published As
Publication number | Publication date |
---|---|
WO2008059650A1 (fr) | 2008-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100025722A1 (en) | Light emitting device, its manufacturing method and its mounted substrate | |
RU2763308C2 (ru) | Светоизлучающее устройство | |
JP6773056B2 (ja) | 発光装置 | |
KR20090082470A (ko) | 발광 장치, 그 제조 방법 및 실장 기판 | |
JP2008147605A (ja) | 発光装置及びその製造方法並びに実装基板 | |
US8287148B2 (en) | Light emitting module | |
EP2398072A1 (en) | Semiconductor light-emitting device | |
US8319427B2 (en) | Light emitting apparatus and light unit | |
JP2004253404A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP4193905B2 (ja) | 半導体装置の製造方法 | |
JP2012089555A (ja) | 発光素子搭載用基板、発光装置およびこれらの製造方法 | |
KR20150032926A (ko) | 발광 장치 및 그 제조 방법 | |
JP5724573B2 (ja) | 発光装置 | |
JP2016174120A (ja) | 発光装置 | |
JP4369738B2 (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP2009038184A (ja) | 半導体発光装置、光源装置及び面状発光装置 | |
JP2007005722A (ja) | 光半導体素子用外囲器およびそれを用いた光半導体装置 | |
KR100853412B1 (ko) | 반도체 패키지 | |
KR100866879B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
KR101606818B1 (ko) | 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법 | |
US20100065874A1 (en) | Light emitting device | |
JP5406691B2 (ja) | 半導体発光装置 | |
JP2008160032A (ja) | 発光装置 | |
KR100730771B1 (ko) | 발광소자용 패키지 | |
CN111009603A (zh) | 发光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |