JP2001223285A - チップ型半導体装置及びその製造方法 - Google Patents
チップ型半導体装置及びその製造方法Info
- Publication number
- JP2001223285A JP2001223285A JP2000038064A JP2000038064A JP2001223285A JP 2001223285 A JP2001223285 A JP 2001223285A JP 2000038064 A JP2000038064 A JP 2000038064A JP 2000038064 A JP2000038064 A JP 2000038064A JP 2001223285 A JP2001223285 A JP 2001223285A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chip substrate
- sealing body
- resin
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Abstract
極の密着性の低下を防止する。生産効率を低下させるこ
となく封止体の容積を小さくして、装置の小型・軽量化
を図る。 【解決手段】 チップ型半導体装置において、チップ基
板に少なくとも1つの樹脂注入孔を形成し、前記封止用
樹脂により形成した封止体の側面を、端子電極を備えて
いない側のチップ基板側面よりも内側に位置させる。チ
ップ基板に少なくとも一つの樹脂注入孔を形成し、この
樹脂注入孔を介して半導体素子の固着側と反対のチップ
基板側から封止用樹脂を注入し封止体を形成する。
Description
に関し、より詳細には従来のものよりも小型・軽量で、
しかも封止体表面からの吸湿が抑えられたチップ型半導
体装置およびその製造方法に関するものである。
って、回路基板へ表面実装が可能な電子部品、即ちチッ
プ型半導体装置の需要が急速に増加している。チップ型
半導体装置(以下、チップ型装置と記すことがある)は
直方体ブロックに近い形を通常はしており、その底面ま
たは底面に近い側面に端子電極が形成されている。この
端子電極と回路基板上の配線パターンとが接触するよう
にチップ型装置を回路基板上に配設し、クリーム半田な
どの導電性接着剤を用いてチップ型装置を基板上に固着
する。
に示す。平面視長矩形状をしたチップ基板1の上面長手
方向両端部にはそれぞれ端子電極2,2’が形成されて
いる。そしてチップ基板1の表面には、端子電極2に導
通する第1の導電パターン3が端子電極2と一体に形成
され、同様に端子電極2’に導通する第2の導電パター
ン4が端子電極2’と一体に形成されている。第1の導
電パターン3には半導体素子(この図ではLED素子)
5が導電性接着剤で固着され、また第2の導電パターン
4にはワイヤボンディング部(不図示)が形成され、半
導体素子5の上面電極(不図示)とボンディングワイヤ
7によって結線されている。そして、半導体素子5およ
びボンディングワイヤ7、第1及び第2の導電パターン
3,4を覆うように封止用樹脂(この図では透明または
半透明の樹脂)からなる封止体6が形成されている。
次のようにして製造されていた。まず、ガラスエポキシ
等からなるチップ基板1の表面に、Cu,Ni,Auな
どの導電膜を印刷や蒸着などにより形成し、不要部分を
エッチングなどにより除去して電極被膜2,2’および
導電パターン3,4となる部分を形成する。次に図6に
示すように複数本のスリット101をチップ基板1に設
けて複数本の桟102を形成する。このときこの桟10
2の両側縁部には、端子電極の一部となる電極被膜2,
2’が相互対向状に形成され、第1の電極被膜2から桟
102の幅方向に延びる複数の第1の導電パターン3は
等間隔に形成されるとともに、第2の電極被膜2’から
桟102の幅方向に延びる複数の第2の導電パターン4
も等間隔に形成される。そしてスリット101の内周面
には電極被膜(不図示)が形成され、さらにチップ基板
の裏側、すなわち各桟102の裏側に三次電極(不図
示)が形成されて端子電極が最終的に形成される。
2の第1の電極被膜2に導通する第1の導電パターン3
上には、それぞれ半導体素子(この図ではLEDチッ
プ)5がボンディングされる。そうして、各半導体素子
5の上面パッド(不図示)と第2の導電パターン4との
間は、ボンディングワイヤによって結線される。各桟1
02にその長手方向に並ぶ各チップボンディング部の全
てに半導体素子5をボンディングし、かつ所定のワイヤ
ボンディングがなされると、各桟102の上面をその長
手方向に一連に覆う封止体6が、たとえばトランスファ
モールド法によって形成される。
して行われる。図6の桟102の長手方向の断面図(A
−A線断面図)を図7に示す。図7(a)〜(c)に示
すように、まず桟102の長手方向上面を、半導体素子
5の上面に固着されたボンディングワイヤを完全に覆う
程度の深さの溝が桟102の長手方向に形成された樹脂
型108で覆い、当該桟102と樹脂型108とで密閉
空間(キャビティ)を作る。そこへエポキシ樹脂などの
封止用樹脂を圧入して所定温度で硬化させて封止体6を
形成する(図7(c))。封止体6を形成した後の桟1
02の斜視図を図8に示す。そして図7(c)および図
8の破線で示すように一定長さごとに桟102をダイシ
ングブレードなどで切断して、図5に示した従来のチッ
プ型装置を製造していた。
は、半導体素子および第1及び第2の導電パターンなど
を保護するために設けられるものであり、本来これらを
封止さえすればよいのであるが、前記の製造方法によれ
ば、各桟の長手方向上面に直方体状に形成された封止体
をダイシングブレードで切断するためチップ型装置の両
側面は必然的に垂直面となる。このため必要以上に封止
体の容積が大きくなり、小型・軽量化という要望に十分
には応じられていない。
の切断面は表面が粗く、外気との接触面積が広くなるた
め水分を吸収しやすい。このためチップ型装置を長時間
使用すると、大気中の水分をエポキシ樹脂などの封止用
樹脂が吸収し、封止用樹脂と電極との密着性が低下し
て、ボンディングワイヤが切れたり、あるいは電極から
剥離するという問題が生じる。
れたものであり、その目的は、生産効率を低下させるこ
となく封止体の容積を小さくして、装置の小型・軽量化
を図ることにある。
湿を抑えて、封止体と電極の密着性の低下を防止するこ
とにある。
端子電極を備えたチップ基板の表面に導電パターンを形
成し、該導電パターン上に半導体素子を固着し、該半導
体素子を含めたチップ基板表面の少なくとも一部を封止
用樹脂で封止したチップ型半導体装置において、チップ
基板に少なくとも1つの樹脂注入孔を形成し、前記封止
用樹脂により形成した封止体の側面を、端子電極を備え
ていない側のチップ基板側面よりも内側に位置させたこ
とを特徴とするチップ型半導体装置が提供される。
観点から、前記樹脂注入孔の総断面積は前記封止体の底
面積の2〜4%の範囲であるのが好ましい。
導電膜を形成し、不要部分を除去して電極被膜および導
電パターンとなる部分を形成する工程と、前記チップ基
板の側面および裏面に電極被膜をさらに形成し端子電極
を形成する工程と、前記導電パターン上に半導体素子を
固着する工程と、前記チップ基板に少なくとも一つの樹
脂注入孔を形成する工程と、前記半導体素子の固着側と
反対のチップ基板側から前記樹脂注入孔を介して封止用
樹脂を注入し封止体を形成する工程とを含むことを特徴
とするチップ型半導体装置の製造方法が提供される。
切断時に当該ブレードの摩耗を減らす観点、および封止
体表面を滑らかな状態で保持する観点から、端子電極を
備えていない側のチップ基板側面よりも内側に側面が位
置するように前記封止体を形成し、封止体がダイシング
ブレードなどで切断されないようにするのが望ましい。
ることなく封止体の容積を小さくして、チップ型装置の
小型・軽量化を図ると同時に、封止体表面からの吸湿を
抑えて、封止体と電極の密着性の低下を防止するにはど
うすればよいか鋭意検討を重ねた結果、チップ基板に少
なくとも1つの樹脂注入孔を形成し、この樹脂注入孔を
用いて基板裏面から封止体用樹脂を注入して、端子電極
を備えていない側のチップ基板側面よりも内側に側面が
位置するように前記封止体を形成すればよいことを見出
し本発明をなすに至った。
は、チップ基板に少なくとも1つの樹脂注入孔を形成す
る点、及び前記封止用樹脂により形成した封止体の側面
を、端子電極を備えていない側のチップ基板側面よりも
内側に位置させる点にある。チップ基板に樹脂注入孔を
形成したので、チップ基板裏面から封止用樹脂を注入す
ることができ、封止体容積を必要最小限にすることがで
きる。また封止体の側面はチップ基板の側面より内側に
位置するようにしたので、製造時にダイシングブレード
などで封止体が切断されることがない。このため封止体
表面の滑らかさが保持され、表面からの吸湿が抑えられ
るのである。また同時に封止体を切断しないことからダ
イシングブレードの使用寿命も延ばすことができる。
に示す。図1はチップ型装置の斜視図である。なお図5
と同じ部材及び部分については同一符号とする。チップ
基板1の上面長手方向両端部に端子電極2,2’が形成
されている。そしてチップ基板1の表面には、端子電極
2と第1の導電パターン3が一体に形成され、同様に端
子電極2’と第2の導電パターン4が一体に形成されて
いる。第1の導電パターン3には半導体素子(この図で
はLED素子)5が導電性接着剤で固着され、また第2
の導電パターン4にはワイヤボンディング部(不図示)
が形成され、半導体素子5の上面電極(不図示)とボン
ディングワイヤ7によって結線されている。そして、チ
ップ基板1の表面中央部付近に2つの樹脂注入孔8が設
けられている。この樹脂注入孔8を介してチップ基板裏
面から表面へ封止用樹脂(この図では透明または半透明
の樹脂)が注入されて、半導体素子5およびボンディン
グワイヤ7、第1及び第2の導電パターン3,4を覆う
封止体6が形成される。そして、この封止体6の側面は
チップ基板1の側面より内側に位置している。
まず説明すると、その形状や大きさに特に限定はなく、
生産効率や樹脂の注入のしやすさなどから適宜決定すれ
ばよい。また形成する樹脂注入孔の数に限定はなく、前
記形状や大きさなどを考慮して決定すればよい。なお樹
脂注入孔の総断面積は、封止体の底面積の2〜4%の範
囲が好ましい。前記総断面積が2%より小さいと樹脂の
注入が円滑に行えないおそれがあり、他方4%より大き
いとチップ基板の強度に影響を与えるおそれがある。よ
り好ましい総断面積は2.5〜3.5%の範囲である。
く、チップ基板強度や樹脂の注入のしやすさなどから適
宜決定すればよいが、表面が端子電極や導電パターンで
ある部分に形成すると導通状態に影響を与えるおそれが
あるので、表面にチップ基板が出ている部分に形成する
のが望ましい。
を示す。図2はチップ型装置の平面図であり、破線が封
止体の底面位置を示している。図2(a)のチップ型装
置では、第1の導電パターン3と第2の導電パターン4
との間に断面円形の樹脂注入孔8が形成されている。図
2(b)では、第1の導電パターン3および第2の導電
パターン4の左右にそれぞれ断面四角形の樹脂注入孔8
が形成されている。図2(c)のチップ型装置では、端
子電極2,2’にそれぞれ2つの断面円形の樹脂注入孔
8が形成されている。
成した封止体は、端子電極を備えていない側のチップ基
板側面よりも内側に側面が位置するようにする必要があ
る。前記の通り、図5〜図9に示した従来の製造方法で
は、複数のチップ型装置が一体成形された成形体をダイ
シングブレードなどで切断して個々のチップ型装置とし
ていたため、チップ基板と共に封止体も切断されて、封
止体表面が粗くなってしまっていた。このためここから
空気中の水分が封止体中に吸収されやすくなり、前記問
題を引き起こしていた。一方、本発明のチップ型装置で
は、封止体の側面が、端子電極を備えていない側のチッ
プ基板側面よりも内側に位置するので、ダイシングブレ
ードなどによる切断時に封止体が切断されることがな
く、滑らかな封止体表面が維持されるのである。封止体
側面とチップ基板側面との距離に特に限定はないが、ダ
イシングブレードとの位置関係の点から0.05〜0.
1mmの範囲で離れているのが好ましい。
限定はなく、例えばエポキシ樹脂や不飽和ポリエステル
樹脂、シリコーン樹脂、ユリア・メラミン樹脂などが挙
げられ、この中でも半導体素子として発光素子を使用す
る場合には、透光性などの点からエポキシ樹脂がより好
適に使用できる。エポキシ樹脂としては、一分子中に2
個以上のエポキシ基を有するものでエポキシ樹脂成形材
料として使用されるものであれば制限はなく、フェノー
ルノボラック型エポキシ樹脂、オルクレゾールノボラッ
ク型エポキシ樹脂を代表するフェノール類とアルデヒド
類のノボラック樹脂をエポキシ化したもの、ビスフェノ
ールA、ビスフェノールF、ビスフェノールS、水添ビ
スフェノールAなどのジグリシジルエーテル、フタル
酸、ダイマー酸などの多塩基酸とエピクロルヒドリンの
反応により得られるジグリシジルエステル型エポキシ樹
脂、ジアミノジフェニルメタン、イソシアヌル酸などの
ポリアミンとエピクロルヒドリンの反応により得られる
グリシジルアミン型エポキシ樹脂、オレフィン結合を過
酢酸などの過酸により、酸化して得られる綿状脂肪族エ
ポキシ樹脂、および脂環族エポキシ樹脂などを挙げるこ
とができ、これらを単独であるいは2以上の混合物とし
て使用することができる。これらのエポキシ樹脂は十分
に精製されたもので、常温で液状であっても固形であっ
てもよいが、液化時の外観ができる限り透明なものを使
用するのが好ましい。
製造方法について説明する。この発明の大きな特徴は、
チップ基板に少なくとも一つの樹脂注入孔を形成し、こ
の樹脂注入孔を介して半導体素子の固着側と反対のチッ
プ基板側から封止用樹脂を注入し封止体を形成する点に
ある。このような構成とすることで、封止体の形状の所
望のものとすることができ、特に、封止体の側面がチッ
プ基板側面よりも内側に位置する形状とすれば、ダイシ
ングブレードなどによるチップ基板の切断時に封止体が
切断されることがなく、滑らかな封止体表面を維持でき
望ましい。
と、まず、チップ基板の表面に導電膜を形成し、不要部
分を除去して電極被膜および導電パターンとなる部分を
形成する。チップ基板の材料としては、例えばガラスエ
ポキシやBTレジン、セラミックなどが挙げられる。ま
た導電膜の材料としては導電性のものであれば特に限定
はなく、Cu,Ni,Auなどの金属材料が好適に用い
られる。導電膜の形成はスピンコーティング法やディッ
プコーティング法、熱蒸着法、スパッタリング法、CV
D法など従来公知の方法により行うことができる。ま
た、電極被膜および導電パターンの形状に限定はなく、
半導体素子の大きさや種類、チップ型装置の用途などを
考慮して適宜決定すればよい。導電膜の不要部分の除去
は、例えば電極被膜および導電パターンと同じ形状にパ
ターン化したマスク層を導電膜上に作製し、マスク開口
部をエッチングすることにより行うことができる。この
ようなエッチング法としては、エッチング液を用いるウ
ェットエッチング法;プラズマエッチング法、スパッタ
エッチング法、反応性イオンエッチング法、イオンビー
ムエッチング法などのドライエッチング法が挙げられ、
この中でも前記金属材料のエッチングにはCCl4系ガ
スを用いた反応性イオンエッチング法が好適に用いられ
る。
膜をさらに形成し端子電極を形成する。電極被膜の形成
に特に限定はないが、例えばチップ基板裏面の電極被膜
は、前記表面の電極被膜と同様にして形成することがで
きる。また側面の電極被膜は無電解メッキを行った後電
気メッキを行うことにより形成することができる。
体素子を固着する。使用できる半導体素子の種類に限定
はなく、例えば発光素子や受光素子、複合素子など従来
公知の半導体素子が使用できる。半導体素子の固着は、
クリーム半田やAgペーストなどの導電性接着剤を用い
て行えばよい。また半導体素子と導電パターンとの導通
はワイヤボンディング方式及びノンワイヤボンディング
方式のいずれであってもよい。
樹脂注入孔を形成する。樹脂注入孔の形成は、ドリルな
どを用いた切削加工でもよいし、ガラスエポキシ樹脂な
どからなるチップ基板にレーザを照射して溶かす方法で
もよい。樹脂注入孔の形状や大きさ、数に限定はなく、
生産効率や封止用樹脂の注入のしやすさなどから適宜決
定すればよい。
固着側と反対のチップ基板側から封止用樹脂を注入し封
止体を形成する。図に基づきこの工程を以下説明する。
図3は、図6で示した桟102のA−A線断面図であ
る。封止体形状に対応する凹部104が形成された下型
103の上に、半導体素子5などの部材が凹部104に
対向するように、半導体素子5が実装されている面を下
にしてチップ基板1を載置する(図3(a))。次に、
樹脂注入孔8に対応する間隔および大きさの貫通孔9が
形成された押さえ部材105を、樹脂注入孔8に貫通孔
9が位置するようにチップ基板1の上に定置する(同図
(b))。そしてさらに封止用樹脂の流動通路107が
形成された上型106で押圧する(同図(c))。そし
てエポキシなどの封止用樹脂を圧入する。加熱軟化され
た封止用樹脂は、流動通路107を図面左方向から流入
し、各貫通孔9および樹脂注入孔8を通って密閉された
凹部104に圧入される(同図(d))。加熱して封止
用樹脂を硬化させた後、上型106及び押さえ部材10
5、下型103を外して封止体6が形成された桟102
を取り出す(同図(e))。封止体6が形成された桟1
02の斜視図を図4に示す。
2,2’が形成され、半導体素子や導電パターン(いず
れも不図示)を封止した封止体6が所定間隔で個別に形
成されている。複数のチップ型装置が一体成形されてい
るこの桟102を、図上破線で示した位置をダイシング
ブレードなどで切断して個々のチップ型装置とする。こ
のとき封止体6の側面がチップ基板1の側面(切断面)
よりも内側に位置していると、ダイシングブレードなど
で封止体6が切断されることがなく、封止体6表面から
の水分吸収が抑制されて望ましい。
に押さえ部材105を介在させたが、金型形状や使用す
る封止用樹脂の種類などを選べば、押さえ部材105を
用いずに封止体6を形成することもできる。また封止体
6をより円滑に成形するために、下型103の凹部10
4に孔を形成しておき、その孔から吸引を行って封止用
樹脂の凹部104への充填を促進させてもよい。
プ基板に少なくとも1つの樹脂注入孔を形成し、封止用
樹脂により形成した封止体の側面を、端子電極を備えて
いない側のチップ基板側面よりも内側に位置させる構成
としたので、封止体の容積を小さくして、装置の小型・
軽量化を図ることができ、また封止体がダイシングブレ
ードなどで切断されることがなく封止体表面からの吸湿
を抑えて、封止体と電極の密着性の低下を防止できる。
法では、チップ基板に少なくとも一つの樹脂注入孔を形
成し、この樹脂注入孔を介して半導体素子の固着側と反
対のチップ基板側から封止用樹脂を注入し封止体を形成
するので、封止体の容積を小さくして、装置の小型・軽
量化を図ることができる。
示す斜視図である。
示す断面図である。
視図である。
る。
ある。
断面図である。
図である。
Claims (4)
- 【請求項1】 両端に端子電極を備えたチップ基板の表
面に導電パターンを形成し、該導電パターン上に半導体
素子を固着し、該半導体素子を含めたチップ基板表面の
少なくとも一部を封止用樹脂で封止したチップ型半導体
装置において、 チップ基板に少なくとも1つの樹脂注入孔を形成し、 前記封止用樹脂により形成した封止体の側面を、端子電
極を備えていない側のチップ基板側面よりも内側に位置
させたことを特徴とするチップ型半導体装置。 - 【請求項2】 前記樹脂注入孔の総断面積が前記封止体
の底面積の2〜4%の範囲である請求項1記載のチップ
型半導体装置。 - 【請求項3】 チップ基板の表面に導電膜を形成し、不
要部分を除去して電極被膜および導電パターンとなる部
分を形成する工程と、 前記チップ基板の側面および裏面に電極被膜をさらに形
成し端子電極を形成する工程と、 前記導電パターン上に半導体素子を固着する工程と、 前記チップ基板に少なくとも一つの樹脂注入孔を形成す
る工程と、 前記半導体素子の固着側と反対のチップ基板側から前記
樹脂注入孔を介して封止用樹脂を注入し封止体を形成す
る工程とを含むことを特徴とするチップ型半導体装置の
製造方法。 - 【請求項4】 端子電極を備えていない側のチップ基板
側面よりも内側に側面が位置するように前記封止体を形
成する請求項3記載のチップ型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000038064A JP2001223285A (ja) | 2000-02-09 | 2000-02-09 | チップ型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000038064A JP2001223285A (ja) | 2000-02-09 | 2000-02-09 | チップ型半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001223285A true JP2001223285A (ja) | 2001-08-17 |
Family
ID=18561863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000038064A Pending JP2001223285A (ja) | 2000-02-09 | 2000-02-09 | チップ型半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001223285A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004014857A (ja) * | 2002-06-07 | 2004-01-15 | Stanley Electric Co Ltd | チップタイプ光半導体素子 |
JP2006106479A (ja) * | 2004-10-07 | 2006-04-20 | Towa Corp | 透光性部材、光デバイス、及び光デバイスの組立方法 |
JP2007237740A (ja) * | 2007-04-02 | 2007-09-20 | Towa Corp | 光電子部品および光電子部品の製造方法 |
JP2008544537A (ja) * | 2005-06-24 | 2008-12-04 | エルジー イノテック カンパニー リミテッド | 発光素子パッケージ及び発光素子パッケージの製造方法 |
JP2008311506A (ja) * | 2007-06-15 | 2008-12-25 | Harvatek Corp | 高い効率の発光効果を有する発光ダイオードチップの封止方法およびその封止構造 |
JP2010504626A (ja) * | 2006-09-20 | 2010-02-12 | 株式会社ニコン | 光学素子及び樹脂封止発光素子の製造方法、並びに、それにより得られた物 |
US7915090B2 (en) | 2007-03-20 | 2011-03-29 | Nichia Corporation | Method for manufacturing a semiconductor device |
US7985357B2 (en) | 2005-07-12 | 2011-07-26 | Towa Corporation | Method of resin-sealing and molding an optical device |
JP2011171765A (ja) * | 2011-05-24 | 2011-09-01 | Towa Corp | 光デバイス及び光デバイスの組立方法 |
JP2011210923A (ja) * | 2010-03-30 | 2011-10-20 | Citizen Finetech Miyota Co Ltd | 電子機器の製造方法 |
JP2011529628A (ja) * | 2008-07-29 | 2011-12-08 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体素子 |
US8193558B2 (en) | 2004-04-26 | 2012-06-05 | Towa Corporation | Optical electronic component |
JP2013526047A (ja) * | 2010-04-30 | 2013-06-20 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクスデバイスおよびオプトエレクトロニクスデバイスを製造する方法 |
JP2018067731A (ja) * | 2011-02-16 | 2018-04-26 | ローム株式会社 | Ledモジュール |
JPWO2021153121A1 (ja) * | 2020-01-28 | 2021-08-05 |
-
2000
- 2000-02-09 JP JP2000038064A patent/JP2001223285A/ja active Pending
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004014857A (ja) * | 2002-06-07 | 2004-01-15 | Stanley Electric Co Ltd | チップタイプ光半導体素子 |
US8193558B2 (en) | 2004-04-26 | 2012-06-05 | Towa Corporation | Optical electronic component |
US8696951B2 (en) | 2004-04-26 | 2014-04-15 | Towa Corporation | Manufacturing method of optical electronic components and optical electronic components manufactured using the same |
JP2006106479A (ja) * | 2004-10-07 | 2006-04-20 | Towa Corp | 透光性部材、光デバイス、及び光デバイスの組立方法 |
US8222059B2 (en) | 2004-10-07 | 2012-07-17 | Towa Corporation | Method transparent member, optical device using transparent member and method of manufacturing optical device |
US9564567B2 (en) | 2005-06-24 | 2017-02-07 | Lg Innotek Co., Ltd. | Light emitting device package and method of fabricating the same |
JP2008544537A (ja) * | 2005-06-24 | 2008-12-04 | エルジー イノテック カンパニー リミテッド | 発光素子パッケージ及び発光素子パッケージの製造方法 |
US8395178B2 (en) | 2005-06-24 | 2013-03-12 | Lg Innotek Co., Ltd. | Light emitting device package and method of fabricating the same |
US8178894B2 (en) | 2005-06-24 | 2012-05-15 | Lg Innotek Co., Ltd. | Light emitting device package and method of fabricating the same |
US8771563B2 (en) | 2005-07-12 | 2014-07-08 | Towa Corporation | Manufacturing method of optical electronic components and optical electronic components manufactured using the same |
US7985357B2 (en) | 2005-07-12 | 2011-07-26 | Towa Corporation | Method of resin-sealing and molding an optical device |
JP2010504626A (ja) * | 2006-09-20 | 2010-02-12 | 株式会社ニコン | 光学素子及び樹脂封止発光素子の製造方法、並びに、それにより得られた物 |
US7915090B2 (en) | 2007-03-20 | 2011-03-29 | Nichia Corporation | Method for manufacturing a semiconductor device |
JP2007237740A (ja) * | 2007-04-02 | 2007-09-20 | Towa Corp | 光電子部品および光電子部品の製造方法 |
JP2008311506A (ja) * | 2007-06-15 | 2008-12-25 | Harvatek Corp | 高い効率の発光効果を有する発光ダイオードチップの封止方法およびその封止構造 |
JP2011529628A (ja) * | 2008-07-29 | 2011-12-08 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体素子 |
US10580941B2 (en) | 2008-07-29 | 2020-03-03 | Osram Oled Gmbh | Optoelectronic semiconductor component |
US9099622B2 (en) | 2008-07-29 | 2015-08-04 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component |
US9831394B2 (en) | 2008-07-29 | 2017-11-28 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component |
JP2011210923A (ja) * | 2010-03-30 | 2011-10-20 | Citizen Finetech Miyota Co Ltd | 電子機器の製造方法 |
JP2013526047A (ja) * | 2010-04-30 | 2013-06-20 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクスデバイスおよびオプトエレクトロニクスデバイスを製造する方法 |
US9293671B2 (en) | 2010-04-30 | 2016-03-22 | Osram Opto Semiconductors Gmbh | Optoelectronic component and method for producing an optoelectronic component |
JP2018067731A (ja) * | 2011-02-16 | 2018-04-26 | ローム株式会社 | Ledモジュール |
JP2011171765A (ja) * | 2011-05-24 | 2011-09-01 | Towa Corp | 光デバイス及び光デバイスの組立方法 |
JPWO2021153121A1 (ja) * | 2020-01-28 | 2021-08-05 | ||
WO2021153121A1 (ja) * | 2020-01-28 | 2021-08-05 | ローム株式会社 | 半導体発光装置及び半導体発光装置の製造方法 |
JP7291811B2 (ja) | 2020-01-28 | 2023-06-15 | ローム株式会社 | 半導体発光装置及び半導体発光装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001223285A (ja) | チップ型半導体装置及びその製造方法 | |
KR100761623B1 (ko) | 반도체 장치 | |
KR100253870B1 (ko) | 반도체장치와 그 제조방법 및 기판프레임(semiconductor device, method of manufacturing the same, and semiconductor circuit board) | |
KR100241205B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법 | |
US6573028B1 (en) | Base sheet for semiconductor module, method for manufacturing base sheet for semiconductor module, and semiconductor module | |
US20050212107A1 (en) | Circuit device and manufacturing method thereof | |
JPH0750312A (ja) | 半導体装置およびその製造方法 | |
JP2573016B2 (ja) | マイクロ入出力ピンおよびその製造方法 | |
TWI403234B (zh) | 安裝基板及使用該基板之薄型發光裝置的製造方法 | |
JP4010424B2 (ja) | 側面型電子部品の電極構造及びその製造方法 | |
US6197616B1 (en) | Method of fabricating semiconductor device | |
JPH11284101A (ja) | 半導体装置用パッケ―ジおよびその製造方法 | |
US9847316B2 (en) | Production of optoelectronic components | |
JP2001196641A (ja) | 表面実装型の半導体装置 | |
JP7037368B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2001160629A (ja) | チップ型半導体装置 | |
JP4118320B1 (ja) | 実装基板およびそれを用いた薄型発光装置の製造方法 | |
JP2006269603A (ja) | 配線基板および多数個取り用配線基板 | |
JP2001203291A (ja) | チップ型半導体装置 | |
TW201922069A (zh) | 印刷電路板 | |
JP2001168397A (ja) | チップ型半導体装置 | |
JPH01146376A (ja) | チップled | |
WO2007078104A1 (en) | Method of fabricating printed circuit board for mounting light emitting diode chip and light emitting diode package having the circuit board | |
JP3838826B2 (ja) | チップ型半導体装置 | |
JP3886305B2 (ja) | 樹脂封止型光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060725 |