JP3838826B2 - チップ型半導体装置 - Google Patents
チップ型半導体装置 Download PDFInfo
- Publication number
- JP3838826B2 JP3838826B2 JP27375799A JP27375799A JP3838826B2 JP 3838826 B2 JP3838826 B2 JP 3838826B2 JP 27375799 A JP27375799 A JP 27375799A JP 27375799 A JP27375799 A JP 27375799A JP 3838826 B2 JP3838826 B2 JP 3838826B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- semiconductor element
- semiconductor device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Led Device Packages (AREA)
Description
【発明の属する技術分野】
本発明はチップ型半導体装置に関し、より詳細には回路基板などに半田付けされるチップ型半導体装置に関するものである。
【0002】
【従来の技術】
近年の電子機器の小形・薄形化傾向に伴って、回路基板へ表面実装が可能な電子部品、即ちチップ型半導体装置の需要が急速に増加している。チップ型半導体装置(以下、チップ型装置と記すことがある)は直方体ブロックに近い形を通常はしており、その底面または底面に近い側面に端子電極が形成されている。回路基板上の配線パターンと所定の端子電極とが接触するようにチップ型装置を回路基板上に配設し、半田などの導電性接着剤でチップ型装置を基板上に固着する。従来の代表的なチップ型装置の形態を図4に示す。平面視長矩形状をしたチップ基板1の上面長手方向両端部にはそれぞれ端子電極2,2’が形成されている。基板1の表面には、一方の端子電極2に導通する第1の表面側電極21と、他方の端子電極2’に導通する第2の表面側電極22とが形成されている。第1の表面側電極21にはチップボンディング部(不図示)が形成され、ここに半導体素子5がボンディングされる。また、第2の表面側電極22にはワイヤボンディング部(不図示)が形成され、半導体素子5の上面電極(不図示)とボンディングワイヤ6によって結線されている。そして、半導体素子5およびボンディングワイヤ6、表面側電極21,22は透明または半透明の樹脂で封止されている。
【0003】
このような従来のチップ型装置を回路基板に半田などで固着する場合、一般に、端子電極部分にクリーム半田を塗布した後リフロー炉で加熱してクリーム半田を溶融し回路基板に固着させていた。ところが封止に用いられるエポキシ樹脂などの透光性樹脂と金や銅などを材料とする表面側電極との相性がよいとはいえず密着性の点で問題があった。このため、前記半田付けの際に溶融した半田が表面側電極と透光性樹脂封止体との間から侵入して表面側電極のチップボンディング部やワイヤボンディング部にまで達し、ここから水蒸気などがさらに侵入して半導体素子やボンディングワイヤを腐食させ引いては導通不良を生じさせていた。
【0004】
【発明が解決しようとする課題】
このような不具合を防止するため、例えば図5に示すような形状の表面側電極を用いることがこれまで試みられた。図5はチップ型装置の表面側電極22の平面図であって、図5(a)は端子電極からワイヤボンディング部へ至る表面側電極22の通路の幅を狭くした部分10を設けた装置である。これは、表面側電極22の通路の幅を狭くした部分を設けることによりワイヤボンディング部への半田の侵入を抑えようとしたものであるが、構成上半田の侵入を完全に防ぐことはできず実使用上依然として不具合が生じる可能性があった。一方図5(b)は、端子電極からワイヤボンディング部へ至る表面側電極22の通路の幅方向に、エポキシ樹脂などからできた高さ数十ミクロンの凸部11をシルク印刷により形成し、ワイヤボンディング部への半田の侵入を防止しようとするものである。この技術によれば確かに半田の侵入は防止できるが、シルク印刷による凸部形成の工程が必要となり生産効率が悪くなる問題があった。また凸部11の高さが低いと半田の侵入を十分には防げないという問題もあった。
【0005】
本発明はこのような従来の問題に鑑みてなされたものであり、従来の生産効率を維持しつつ、チップ型装置の回路基板への半田付けの際、溶融した半田がチップボンディング部及びワイヤボンディング部へ侵入しないチップ型装置を提供することをその目的とするものである。
【0006】
【課題を解決するための手段】
本発明によれば、チップ基板の両端に端子電極を形成し、該チップ基板の表面に、半導体素子をボンディングする第1の電極と該半導体素子の上面電極からボンディングワイヤで連結される第2の電極とを前記端子電極から絶縁された状態で配設すると共に、これら半導体素子及びボンディングワイヤ、第1の電極、第2の電極を透光性樹脂で封止し、該チップ基板の裏面に、前記端子電極に導通する裏面側電極を形成し、ボンディングされた前記半導体素子の、第1の電極を挟んで直下のチップ基板、及びボンディングワイヤがボンディングされた部分の、第2の電極を挟んで直下のチップ基板に、これら電極と前記裏面側電極とを導通可能に結ぶスルーホールを設けたことを特徴とするチップ型半導体装置が提供される。このとき、前記裏面側電極は前記スルーホールの周囲に同心円状に形成されるのが好ましい。
【0007】
【発明の実施の形態】
本発明者等は、チップ型装置の回路基板への半田付けの際、溶融した半田がチップボンディング部及びワイヤボンディング部へ侵入しないようにするため鋭意検討を重ねた結果、溶融半田が侵入する経路、すなわち端子電極からチップボンディング部及びワイヤボンディング部へ至る表面側電極の通路を設けず、代わりにチップボンディング部及びワイヤボンディング部とチップ基板の裏面に形成された裏面側電極とを導通可能に結ぶスルーホールを設けて、端子電極からチップボンディング部及びワイヤボンディング部へ至る電路を形成すればよいことを見出し本発明をなすに至った。
【0008】
以下本発明を図に基づき具体的に説明する。なおこれら図において図4と同じ部材および部分は同一の符号とする。図1は本発明のチップ型半導体装置の斜視図である。チップ基板1の長手方向両端部には端子電極2,2’が形成されている。図では端子電極2,2’はチップ基板1の表面端部まで形成されているが、これらは少なくともチップ基板の両端側面に形成されていればよい。チップ基板1の表面の略中央部には、半導体素子5をボンディングした第1の電極3と、半導体素子5の上面電極(不図示)からボンディングワイヤ6で連結される第2の電極4とが端子電極2,2’から絶縁された状態で配設されている。この図では半導体素子5が1個のチップ型装置を示しているが、複数個の半導体素子を備えたものももちろん本発明のチップ型半導体装置に含まれる。この場合ボンディングする半導体素子の個数に対応して複数個の電極3,4を設ける必要がある。ボンディングする半導体素子に特に限定はなく、例えば発光素子や受光素子、複合素子など従来公知の半導体素子をボンディングできる。電極3,4の形状に特に限定はなく、電極3の場合にはボンディングされる半導体素子の形状から適宜決定すればよく、また電極4の場合にはボンディングワイヤ6がボンディングできる形状、大きさであればよい。電極3,4は、端子電極2,2’から絶縁した状態であればチップ基板1の表面のいずれの位置に形成されていてもよいが、電極3,4が離れすぎているとボンディングワイヤ6が長くなりすぎて断線や導通不良といった不具合が発生する可能性があるので、なるべく近接した絶縁位置でワイヤボンディングが行いやすい位置に設けるのがよい。このような電極3,4は、例えば印刷や蒸着などの方法によってチップ基板1の表面全体に銅や金などの導体被膜を形成し、不要部分をエッチングによって除去することにより形成することができる。
【0009】
半導体素子5と電極3,4、ボンディングワイヤ6は透明又は半透明の透光性樹脂封止体7で封止される。使用できる透光性樹脂としては、例えばエポキシ樹脂や不飽和ポリエステル樹脂、シリコーン樹脂、ユリア・メラミン樹脂などが挙げられ、この中でも透光性などの点からエポキシ樹脂がより好適に使用できる。エポキシ樹脂としては、一分子中に2個以上のエポキシ基を有するものでエポキシ樹脂成形材料として使用されるものであれば制限はなく、フェノールノボラック型エポキシ樹脂、オルクレゾールノボラック型エポキシ樹脂を代表するフェノール類とアルデヒド類のノボラック樹脂をエポキシ化したもの、ビスフェノールA、ビスフェノールF、ビスフェノールS、水添ビスフェノールAなどのジグリシジルエーテル、フタル酸、ダイマー酸などの多塩基酸とエピクロルヒドリンの反応により得られるジグリシジルエステル型エポキシ樹脂、ジアミノジフェニルメタン、イソシアヌル酸などのポリアミンとエピクロルヒドリンの反応により得られるグリシジルアミン型エポキシ樹脂、オレフィン結合を過酢酸などの過酸により、酸化して得られる綿状脂肪族エポキシ樹脂、および脂環族エポキシ樹脂などを挙げることができ、これらを単独であるいは2以上の混合物として使用することができる。これらのエポキシ樹脂は十分に精製されたもので、常温で液状であっても固形であってもよいが、液化時の外観ができる限り透明なものを使用するのが好ましい。また図1では透光性樹脂封止体7は側断面が台形状の形状をしているが、透光性樹脂封止体7の形状はこれに限定されるものではなく、本発明のチップ型半導体装置が用いられる器具や部品の形状などから適宜決定すればよい。封止方法としては例えばトランスファ成形法などを用いることができる。トランスファ成型法の場合、成形条件は通常、成形温度140〜160℃、圧力400〜1,200N/cm2、成形時間1〜5minの範囲である。
【0010】
次に、本発明のチップ型半導体装置の裏面の斜視図を図2に示す。ボンディングされた半導体素子5の、第1の電極3を挟んで直下、及びボンディングワイヤ6がボンディングされた部分の、第2の電極4を挟んで直下に、チップ基板1を貫通するスルーホール8,8’が形成されており、チップ基板1の長手方向の両端部に形成された端子電極2,2’とこのスルーホール8,8’とが導通するように裏面側電極9,9’が形成されている。電極3,4と裏面側電極9,9’とをスルーホール8,8’によって導通可能に結ぶには、スルーホール8,8’の内周面に銅や金などの導電性部材で被膜を形成する、又はスルーホール8,8’を導電性部材で埋めるなどにより達成できる。スルーホールの態様を図3に示す。図3は図1のA−A線での断面図である。図3(a)では、スルホール8の内周面に銅や金などの導電性部材で導電被膜81が形成されており、導電被膜81が電極3の下面と接触し、かつ裏面側電極9と接触することにより両者間の導通を可能にしている。一方図3(b)では、スルーホール8の内部容積を埋めるように前記導電性部材からなる導電体82が形成され電極3と裏面側電極9との間の導通を可能にしている。スルーホール8,8’の大きさや形状は、電極3,4と裏面側電極9,9’の間の導通確保できるものであれば特に限定はなく、電極の形状などから適宜決定すればよい。
【0011】
裏面側電極9,9’およびスルーホール8,8’の形成は、エッチングとレーザ加工によって作ることができる。例えば印刷や蒸着などの方法によってチップ基板1の裏面全体に銅や金などの導体被膜を形成し、不要部分をエッチングによって除去する。次いで、スルーホール8,8’を形成する部分にレーザを照射してエポキシ樹脂などからなるチップ基板1を溶かす。このレーザ加工ではエポキシ樹脂などからなるチップ基板のみを溶かすことができ、チップ基板1の表面側に形成された電極3,4はそのまま残すことができる。エポキシ樹脂などを取り除いた後、スルーホール8,8’の内周面に銅などの金属によるメッキを施すことによってスルーホール内周面に導電被膜81を形成することができる。またスルホール8,8’の内部全体に導電体82を形成するには、溶融した導電性部材をスルーホール8,8’に注入し冷却固化させてもよいし、スルーホール8,8’の断面形状と同一の断面形状を有する固体の導電性部材をスルーホールに嵌合させてもよい。なお、上記レーザ加工の代わりにドリルによる穴あけ加工によってスルーホールを形成してもよい。また裏面側電極9,9’を形成する際、端子電極2,2’を同時に一体形成してもよい。そしてまた裏面側電極9,9’の形状は、チップ基板1の両端部に形成された端子電極2,2’とスルーホール8,8’とを導通可能にするものであれば特に限定はないが、導通不良や断線を防ぐ観点からは、スルーホール8,8’の周囲に同心円状に形成されたものがよい。
【0012】
本発明のチップ型半導体装置は、例えば回路基板上の配線パターンと当該チップ型半導体装置の端子電極とが接触するように回路基板上に配設され、クリーム半田などの導電性接着剤が端子電極および配線パターンに塗布された後、リフロー炉で加熱されてクリーム半田が溶融することにより回路基板に固着される。
【0013】
【発明の効果】
本発明のチップ型半導体装置によれば、回路基板への半田付けの際、溶融した半田がチップボンディング部及びワイヤボンディング部へ侵入することがなく、半導体素子及びボンディングワイヤの腐食や断線のおそれもなく信頼性の向上が図れる。
【図面の簡単な説明】
【図1】 本発明のチップ型半導体装置の表面側の斜視図である。
【図2】 本発明のチップ型半導体装置の裏面側の斜視図である。
【図3】 図1のA−A線断面図である。
【図4】 従来のチップ型半導体装置の斜視図である。
【図5】 従来の表面側電極を示す図である。
【符号の説明】
1 チップ基板
2,2’ 端子電極
3 第1の電極
4 第2の電極
5 半導体素子
6 ボンディングワイヤ
7 透光性樹脂封止体
8,8’ スルーホール
9,9’ 裏面側電極
81 導電被膜
82 導電体
Claims (2)
- チップ基板の両端に端子電極を形成し、該チップ基板の表面に、半導体素子をボンディングする第1の電極と該半導体素子の上面電極からボンディングワイヤで連結される第2の電極とを前記端子電極から絶縁された状態で配設すると共に、これら半導体素子及びボンディングワイヤ、第1の電極、第2の電極を透光性樹脂で封止し、
該チップ基板の裏面に、前記端子電極に導通する裏面側電極を形成し、ボンディングされた前記半導体素子の、第1の電極を挟んで直下のチップ基板、及びボンディングワイヤがボンディングされた部分の、第2の電極を挟んで直下のチップ基板に、これら電極と前記裏面側電極とを導通可能に結ぶスルーホールを設けたことを特徴とするチップ型半導体装置。 - 前記裏面側電極は前記スルーホールの周囲に同心円状に形成された請求項1記載のチップ型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27375799A JP3838826B2 (ja) | 1999-09-28 | 1999-09-28 | チップ型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27375799A JP3838826B2 (ja) | 1999-09-28 | 1999-09-28 | チップ型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001102638A JP2001102638A (ja) | 2001-04-13 |
JP3838826B2 true JP3838826B2 (ja) | 2006-10-25 |
Family
ID=17532166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27375799A Expired - Fee Related JP3838826B2 (ja) | 1999-09-28 | 1999-09-28 | チップ型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3838826B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4608810B2 (ja) * | 2001-05-23 | 2011-01-12 | パナソニック株式会社 | 表面実装型の半導体装置 |
AT513801B1 (de) | 2013-01-08 | 2019-02-15 | Blum Gmbh Julius | Dämpfvorrichtung für bewegbare Möbelteile |
-
1999
- 1999-09-28 JP JP27375799A patent/JP3838826B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001102638A (ja) | 2001-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5183642B2 (ja) | 半導体装置およびその製造方法 | |
US5650595A (en) | Electronic module with multiple solder dams in soldermask window | |
KR100272399B1 (ko) | 전자부품의 제조방법 및 이에 의해 제조된 전자부품 | |
US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
KR19990072580A (ko) | 반도체장치,반도체장치용기판및이들의제조방법및전자기기 | |
JPH08236586A (ja) | 半導体装置及びその製造方法 | |
KR20000048018A (ko) | 반도체 장치 | |
US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
US6800506B1 (en) | Method of making a bumped terminal in a laminated structure for a semiconductor chip assembly | |
JP3838826B2 (ja) | チップ型半導体装置 | |
JP2004119773A (ja) | 半導体装置及びその製造方法 | |
JP2008177619A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
WO2011125434A1 (ja) | 電子装置 | |
JP2020077857A (ja) | モジュールおよびその製造方法 | |
JP4161463B2 (ja) | チップキャリアの製造方法 | |
JP2001168397A (ja) | チップ型半導体装置 | |
JP3554640B2 (ja) | 半導体チップ装着用パッケージ、半導体装置およびその製造方法 | |
JPH10125817A (ja) | 2層配線基板 | |
KR100477176B1 (ko) | 반도체장치및이의제조방법 | |
JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
JP2001148441A (ja) | 半導体パッケージ及びその製造方法 | |
JPH05129515A (ja) | 半導体装置 | |
JPH08264914A (ja) | 加熱圧着接続型バンプ付きfpc | |
JP4419656B2 (ja) | 半導体装置用基板及びその製造方法 | |
JPH08306739A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060801 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |