JP2001102638A - チップ型半導体装置 - Google Patents
チップ型半導体装置Info
- Publication number
- JP2001102638A JP2001102638A JP27375799A JP27375799A JP2001102638A JP 2001102638 A JP2001102638 A JP 2001102638A JP 27375799 A JP27375799 A JP 27375799A JP 27375799 A JP27375799 A JP 27375799A JP 2001102638 A JP2001102638 A JP 2001102638A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- electrodes
- semiconductor element
- chip substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 従来の生産効率を維持しつつ、チップ型装置
の回路基板への半田付けの際、溶融した半田がチップボ
ンディング部及びワイヤボンディング部へ侵入しないよ
うにする。 【解決手段】 チップ基板の両端に端子電極を形成し、
該チップ基板の表面に、半導体素子をボンディングする
第１の電極と該半導体素子の上面電極からボンディング
ワイヤで連結される第２の電極とを前記端子電極から絶
縁された状態で配設すると共に、これら半導体素子及び
ボンディングワイヤ、第１の電極、第２の電極を透光性
樹脂で封止し、該チップ基板の裏面に、前記端子電極に
導通する裏面側電極を形成し、前記第１の電極及び前記
第２の電極の下のチップ基板にこれら電極と前記裏面側
電極とを導通可能に結ぶスルーホールを設ける。このと
き、前記裏面側電極は前記スルーホールの周囲に同心円
状に形成するのが好ましい。
の回路基板への半田付けの際、溶融した半田がチップボ
ンディング部及びワイヤボンディング部へ侵入しないよ
うにする。 【解決手段】 チップ基板の両端に端子電極を形成し、
該チップ基板の表面に、半導体素子をボンディングする
第１の電極と該半導体素子の上面電極からボンディング
ワイヤで連結される第２の電極とを前記端子電極から絶
縁された状態で配設すると共に、これら半導体素子及び
ボンディングワイヤ、第１の電極、第２の電極を透光性
樹脂で封止し、該チップ基板の裏面に、前記端子電極に
導通する裏面側電極を形成し、前記第１の電極及び前記
第２の電極の下のチップ基板にこれら電極と前記裏面側
電極とを導通可能に結ぶスルーホールを設ける。このと
き、前記裏面側電極は前記スルーホールの周囲に同心円
状に形成するのが好ましい。
Description
【０００１】
【発明の属する技術分野】本発明はチップ型半導体装置
に関し、より詳細には回路基板などに半田付けされるチ
ップ型半導体装置に関するものである。
に関し、より詳細には回路基板などに半田付けされるチ
ップ型半導体装置に関するものである。
【０００２】
【従来の技術】近年の電子機器の小形・薄形化傾向に伴
って、回路基板へ表面実装が可能な電子部品、即ちチッ
プ型半導体装置の需要が急速に増加している。チップ型
半導体装置（以下、チップ型装置と記すことがある）は
直方体ブロックに近い形を通常はしており、その底面ま
たは底面に近い側面に端子電極が形成されている。回路
基板上の配線パターンと所定の端子電極とが接触するよ
うにチップ型装置を回路基板上に配設し、半田などの導
電性接着剤でチップ型装置を基板上に固着する。従来の
代表的なチップ型装置の形態を図４に示す。平面視長矩
形状をしたチップ基板１の上面長手方向両端部にはそれ
ぞれ端子電極２，２’が形成されている。基板１の表面
には、一方の端子電極２に導通する第１の表面側電極２
１と、他方の端子電極２’に導通する第２の表面側電極
２２とが形成されている。第１の表面側電極２１にはチ
ップボンディング部（不図示）が形成され、ここに半導
体素子５がボンディングされる。また、第２の表面側電
極２２にはワイヤボンディング部（不図示）が形成さ
れ、半導体素子５の上面電極（不図示）とボンディング
ワイヤ６によって結線されている。そして、半導体素子
５およびボンディングワイヤ６、表面側電極２１，２２
は透明または半透明の樹脂で封止されている。
って、回路基板へ表面実装が可能な電子部品、即ちチッ
プ型半導体装置の需要が急速に増加している。チップ型
半導体装置（以下、チップ型装置と記すことがある）は
直方体ブロックに近い形を通常はしており、その底面ま
たは底面に近い側面に端子電極が形成されている。回路
基板上の配線パターンと所定の端子電極とが接触するよ
うにチップ型装置を回路基板上に配設し、半田などの導
電性接着剤でチップ型装置を基板上に固着する。従来の
代表的なチップ型装置の形態を図４に示す。平面視長矩
形状をしたチップ基板１の上面長手方向両端部にはそれ
ぞれ端子電極２，２’が形成されている。基板１の表面
には、一方の端子電極２に導通する第１の表面側電極２
１と、他方の端子電極２’に導通する第２の表面側電極
２２とが形成されている。第１の表面側電極２１にはチ
ップボンディング部（不図示）が形成され、ここに半導
体素子５がボンディングされる。また、第２の表面側電
極２２にはワイヤボンディング部（不図示）が形成さ
れ、半導体素子５の上面電極（不図示）とボンディング
ワイヤ６によって結線されている。そして、半導体素子
５およびボンディングワイヤ６、表面側電極２１，２２
は透明または半透明の樹脂で封止されている。
【０００３】このような従来のチップ型装置を回路基板
に半田などで固着する場合、一般に、端子電極部分にク
リーム半田を塗布した後リフロー炉で加熱してクリーム
半田を溶融し回路基板に固着させていた。ところが封止
に用いられるエポキシ樹脂などの透光性樹脂と金や銅な
どを材料とする表面側電極との相性がよいとはいえず密
着性の点で問題があった。このため、前記半田付けの際
に溶融した半田が表面側電極と透光性樹脂封止体との間
から侵入して表面側電極のチップボンディング部やワイ
ヤボンディング部にまで達し、ここから水蒸気などがさ
らに侵入して半導体素子やボンディングワイヤを腐食さ
せ引いては導通不良を生じさせていた。
に半田などで固着する場合、一般に、端子電極部分にク
リーム半田を塗布した後リフロー炉で加熱してクリーム
半田を溶融し回路基板に固着させていた。ところが封止
に用いられるエポキシ樹脂などの透光性樹脂と金や銅な
どを材料とする表面側電極との相性がよいとはいえず密
着性の点で問題があった。このため、前記半田付けの際
に溶融した半田が表面側電極と透光性樹脂封止体との間
から侵入して表面側電極のチップボンディング部やワイ
ヤボンディング部にまで達し、ここから水蒸気などがさ
らに侵入して半導体素子やボンディングワイヤを腐食さ
せ引いては導通不良を生じさせていた。
【０００４】
【発明が解決しようとする課題】このような不具合を防
止するため、例えば図５に示すような形状の表面側電極
を用いることがこれまで試みられた。図５はチップ型装
置の表面側電極２２の平面図であって、図５（ａ）は端
子電極からワイヤボンディング部へ至る表面側電極２２
の通路の幅を狭くした部分１０を設けた装置である。こ
れは、表面側電極２２の通路の幅を狭くした部分を設け
ることによりワイヤボンディング部への半田の侵入を抑
えようとしたものであるが、構成上半田の侵入を完全に
防ぐことはできず実使用上依然として不具合が生じる可
能性があった。一方図５（ｂ）は、端子電極からワイヤ
ボンディング部へ至る表面側電極２２の通路の幅方向
に、エポキシ樹脂などからできた高さ数十ミクロンの凸
部１１をシルク印刷により形成し、ワイヤボンディング
部への半田の侵入を防止しようとするものである。この
技術によれば確かに半田の侵入は防止できるが、シルク
印刷による凸部形成の工程が必要となり生産効率が悪く
なる問題があった。また凸部１１の高さが低いと半田の
侵入を十分には防げないという問題もあった。
止するため、例えば図５に示すような形状の表面側電極
を用いることがこれまで試みられた。図５はチップ型装
置の表面側電極２２の平面図であって、図５（ａ）は端
子電極からワイヤボンディング部へ至る表面側電極２２
の通路の幅を狭くした部分１０を設けた装置である。こ
れは、表面側電極２２の通路の幅を狭くした部分を設け
ることによりワイヤボンディング部への半田の侵入を抑
えようとしたものであるが、構成上半田の侵入を完全に
防ぐことはできず実使用上依然として不具合が生じる可
能性があった。一方図５（ｂ）は、端子電極からワイヤ
ボンディング部へ至る表面側電極２２の通路の幅方向
に、エポキシ樹脂などからできた高さ数十ミクロンの凸
部１１をシルク印刷により形成し、ワイヤボンディング
部への半田の侵入を防止しようとするものである。この
技術によれば確かに半田の侵入は防止できるが、シルク
印刷による凸部形成の工程が必要となり生産効率が悪く
なる問題があった。また凸部１１の高さが低いと半田の
侵入を十分には防げないという問題もあった。
【０００５】本発明はこのような従来の問題に鑑みてな
されたものであり、従来の生産効率を維持しつつ、チッ
プ型装置の回路基板への半田付けの際、溶融した半田が
チップボンディング部及びワイヤボンディング部へ侵入
しないチップ型装置を提供することをその目的とするも
のである。
されたものであり、従来の生産効率を維持しつつ、チッ
プ型装置の回路基板への半田付けの際、溶融した半田が
チップボンディング部及びワイヤボンディング部へ侵入
しないチップ型装置を提供することをその目的とするも
のである。
【０００６】
【課題を解決するための手段】本発明によれば、チップ
基板の両端に端子電極を形成し、該チップ基板の表面
に、半導体素子をボンディングする第１の電極と該半導
体素子の上面電極からボンディングワイヤで連結される
第２の電極とを前記端子電極から絶縁された状態で配設
すると共に、これら半導体素子及びボンディングワイ
ヤ、第１の電極、第２の電極を透光性樹脂で封止し、該
チップ基板の裏面に、前記端子電極に導通する裏面側電
極を形成し、前記第１の電極及び前記第２の電極の下の
チップ基板にこれら電極と前記裏面側電極とを導通可能
に結ぶスルーホールを設けたことを特徴とするチップ型
半導体装置が提供される。このとき、前記裏面側電極は
前記スルーホールの周囲に同心円状に形成されるのが好
ましい。
基板の両端に端子電極を形成し、該チップ基板の表面
に、半導体素子をボンディングする第１の電極と該半導
体素子の上面電極からボンディングワイヤで連結される
第２の電極とを前記端子電極から絶縁された状態で配設
すると共に、これら半導体素子及びボンディングワイ
ヤ、第１の電極、第２の電極を透光性樹脂で封止し、該
チップ基板の裏面に、前記端子電極に導通する裏面側電
極を形成し、前記第１の電極及び前記第２の電極の下の
チップ基板にこれら電極と前記裏面側電極とを導通可能
に結ぶスルーホールを設けたことを特徴とするチップ型
半導体装置が提供される。このとき、前記裏面側電極は
前記スルーホールの周囲に同心円状に形成されるのが好
ましい。
【０００７】
【発明の実施の形態】本発明者等は、チップ型装置の回
路基板への半田付けの際、溶融した半田がチップボンデ
ィング部及びワイヤボンディング部へ侵入しないように
するため鋭意検討を重ねた結果、溶融半田が侵入する経
路、すなわち端子電極からチップボンディング部及びワ
イヤボンディング部へ至る表面側電極の通路を設けず、
代わりにチップボンディング部及びワイヤボンディング
部とチップ基板の裏面に形成された裏面側電極とを導通
可能に結ぶスルーホールを設けて、端子電極からチップ
ボンディング部及びワイヤボンディング部へ至る電路を
形成すればよいことを見出し本発明をなすに至った。
路基板への半田付けの際、溶融した半田がチップボンデ
ィング部及びワイヤボンディング部へ侵入しないように
するため鋭意検討を重ねた結果、溶融半田が侵入する経
路、すなわち端子電極からチップボンディング部及びワ
イヤボンディング部へ至る表面側電極の通路を設けず、
代わりにチップボンディング部及びワイヤボンディング
部とチップ基板の裏面に形成された裏面側電極とを導通
可能に結ぶスルーホールを設けて、端子電極からチップ
ボンディング部及びワイヤボンディング部へ至る電路を
形成すればよいことを見出し本発明をなすに至った。
【０００８】以下本発明を図に基づき具体的に説明す
る。なおこれら図において図４と同じ部材および部分は
同一の符号とする。図１は本発明のチップ型半導体装置
の斜視図である。チップ基板１の長手方向両端部には端
子電極２，２’が形成されている。図では端子電極２，
２’はチップ基板１の表面端部まで形成されているが、
これらは少なくともチップ基板の両端側面に形成されて
いればよい。チップ基板１の表面の略中央部には、半導
体素子５をボンディングした第１の電極３と、半導体素
子５の上面電極（不図示）からボンディングワイヤ６で
連結される第２の電極４とが端子電極２，２’から絶縁
された状態で配設されている。この図では半導体素子５
が１個のチップ型装置を示しているが、複数個の半導体
素子を備えたものももちろん本発明のチップ型半導体装
置に含まれる。この場合ボンディングする半導体素子の
個数に対応して複数個の電極３，４を設ける必要があ
る。ボンディングする半導体素子に特に限定はなく、例
えば発光素子や受光素子、複合素子など従来公知の半導
体素子をボンディングできる。電極３，４の形状に特に
限定はなく、電極３の場合にはボンディングされる半導
体素子の形状から適宜決定すればよく、また電極４の場
合にはボンディングワイヤ６がボンディングできる形
状、大きさであればよい。電極３，４は、端子電極２，
２’から絶縁した状態であればチップ基板１の表面のい
ずれの位置に形成されていてもよいが、電極３，４が離
れすぎているとボンディングワイヤ６が長くなりすぎて
断線や導通不良といった不具合が発生する可能性がある
ので、なるべく近接した絶縁位置でワイヤボンディング
が行いやすい位置に設けるのがよい。このような電極
３，４は、例えば印刷や蒸着などの方法によってチップ
基板１の表面全体に銅や金などの導体被膜を形成し、不
要部分をエッチングによって除去することにより形成す
ることができる。
る。なおこれら図において図４と同じ部材および部分は
同一の符号とする。図１は本発明のチップ型半導体装置
の斜視図である。チップ基板１の長手方向両端部には端
子電極２，２’が形成されている。図では端子電極２，
２’はチップ基板１の表面端部まで形成されているが、
これらは少なくともチップ基板の両端側面に形成されて
いればよい。チップ基板１の表面の略中央部には、半導
体素子５をボンディングした第１の電極３と、半導体素
子５の上面電極（不図示）からボンディングワイヤ６で
連結される第２の電極４とが端子電極２，２’から絶縁
された状態で配設されている。この図では半導体素子５
が１個のチップ型装置を示しているが、複数個の半導体
素子を備えたものももちろん本発明のチップ型半導体装
置に含まれる。この場合ボンディングする半導体素子の
個数に対応して複数個の電極３，４を設ける必要があ
る。ボンディングする半導体素子に特に限定はなく、例
えば発光素子や受光素子、複合素子など従来公知の半導
体素子をボンディングできる。電極３，４の形状に特に
限定はなく、電極３の場合にはボンディングされる半導
体素子の形状から適宜決定すればよく、また電極４の場
合にはボンディングワイヤ６がボンディングできる形
状、大きさであればよい。電極３，４は、端子電極２，
２’から絶縁した状態であればチップ基板１の表面のい
ずれの位置に形成されていてもよいが、電極３，４が離
れすぎているとボンディングワイヤ６が長くなりすぎて
断線や導通不良といった不具合が発生する可能性がある
ので、なるべく近接した絶縁位置でワイヤボンディング
が行いやすい位置に設けるのがよい。このような電極
３，４は、例えば印刷や蒸着などの方法によってチップ
基板１の表面全体に銅や金などの導体被膜を形成し、不
要部分をエッチングによって除去することにより形成す
ることができる。
【０００９】半導体素子５と電極３，４、ボンディング
ワイヤ６は透明又は半透明の透光性樹脂封止体７で封止
される。使用できる透光性樹脂としては、例えばエポキ
シ樹脂や不飽和ポリエステル樹脂、シリコーン樹脂、ユ
リア・メラミン樹脂などが挙げられ、この中でも透光性
などの点からエポキシ樹脂がより好適に使用できる。エ
ポキシ樹脂としては、一分子中に２個以上のエポキシ基
を有するものでエポキシ樹脂成形材料として使用される
ものであれば制限はなく、フェノールノボラック型エポ
キシ樹脂、オルクレゾールノボラック型エポキシ樹脂を
代表するフェノール類とアルデヒド類のノボラック樹脂
をエポキシ化したもの、ビスフェノールＡ、ビスフェノ
ールＦ、ビスフェノールＳ、水添ビスフェノールＡなど
のジグリシジルエーテル、フタル酸、ダイマー酸などの
多塩基酸とエピクロルヒドリンの反応により得られるジ
グリシジルエステル型エポキシ樹脂、ジアミノジフェニ
ルメタン、イソシアヌル酸などのポリアミンとエピクロ
ルヒドリンの反応により得られるグリシジルアミン型エ
ポキシ樹脂、オレフィン結合を過酢酸などの過酸によ
り、酸化して得られる綿状脂肪族エポキシ樹脂、および
脂環族エポキシ樹脂などを挙げることができ、これらを
単独であるいは２以上の混合物として使用することがで
きる。これらのエポキシ樹脂は十分に精製されたもの
で、常温で液状であっても固形であってもよいが、液化
時の外観ができる限り透明なものを使用するのが好まし
い。また図１では透光性樹脂封止体７は側断面が台形状
の形状をしているが、透光性樹脂封止体７の形状はこれ
に限定されるものではなく、本発明のチップ型半導体装
置が用いられる器具や部品の形状などから適宜決定すれ
ばよい。封止方法としては例えばトランスファ成形法な
どを用いることができる。トランスファ成型法の場合、
成形条件は通常、成形温度１４０〜１６０℃、圧力４０
０〜１，２００Ｎ／ｃｍ2、成形時間１〜５ｍｉｎの範
囲である。
ワイヤ６は透明又は半透明の透光性樹脂封止体７で封止
される。使用できる透光性樹脂としては、例えばエポキ
シ樹脂や不飽和ポリエステル樹脂、シリコーン樹脂、ユ
リア・メラミン樹脂などが挙げられ、この中でも透光性
などの点からエポキシ樹脂がより好適に使用できる。エ
ポキシ樹脂としては、一分子中に２個以上のエポキシ基
を有するものでエポキシ樹脂成形材料として使用される
ものであれば制限はなく、フェノールノボラック型エポ
キシ樹脂、オルクレゾールノボラック型エポキシ樹脂を
代表するフェノール類とアルデヒド類のノボラック樹脂
をエポキシ化したもの、ビスフェノールＡ、ビスフェノ
ールＦ、ビスフェノールＳ、水添ビスフェノールＡなど
のジグリシジルエーテル、フタル酸、ダイマー酸などの
多塩基酸とエピクロルヒドリンの反応により得られるジ
グリシジルエステル型エポキシ樹脂、ジアミノジフェニ
ルメタン、イソシアヌル酸などのポリアミンとエピクロ
ルヒドリンの反応により得られるグリシジルアミン型エ
ポキシ樹脂、オレフィン結合を過酢酸などの過酸によ
り、酸化して得られる綿状脂肪族エポキシ樹脂、および
脂環族エポキシ樹脂などを挙げることができ、これらを
単独であるいは２以上の混合物として使用することがで
きる。これらのエポキシ樹脂は十分に精製されたもの
で、常温で液状であっても固形であってもよいが、液化
時の外観ができる限り透明なものを使用するのが好まし
い。また図１では透光性樹脂封止体７は側断面が台形状
の形状をしているが、透光性樹脂封止体７の形状はこれ
に限定されるものではなく、本発明のチップ型半導体装
置が用いられる器具や部品の形状などから適宜決定すれ
ばよい。封止方法としては例えばトランスファ成形法な
どを用いることができる。トランスファ成型法の場合、
成形条件は通常、成形温度１４０〜１６０℃、圧力４０
０〜１，２００Ｎ／ｃｍ2、成形時間１〜５ｍｉｎの範
囲である。
【００１０】次に、本発明のチップ型半導体装置の裏面
の斜視図を図２に示す。チップ基板１の表面に形成され
た電極３，４の下にチップ基板１を貫通するスルーホー
ル８，８’が形成されており、チップ基板１の長手方向
の両端部に形成された端子電極２，２’とこのスルーホ
ール８，８’とが導通するように裏面側電極９，９’が
形成されている。電極３，４と裏面側電極９，９’とを
スルーホール８，８’によって導通可能に結ぶには、ス
ルーホール８，８’の内周面に銅や金などの導電性部材
で被膜を形成する、又はスルーホール８，８’を導電性
部材で埋めるなどにより達成できる。スルーホールの態
様を図３に示す。図３は図１のＡ−Ａ線での断面図であ
る。図３（ａ）では、スルホール８の内周面に銅や金な
どの導電性部材で導電被膜８１が形成されており、導電
被膜８１が電極３の下面と接触し、かつ裏面側電極９と
接触することにより両者間の導通を可能にしている。一
方図３（ｂ）では、スルーホール８の内部容積を埋める
ように前記導電性部材からなる導電体８２が形成され電
極３と裏面側電極９との間の導通を可能にしている。ス
ルーホール８，８’の大きさや形状は、電極３，４と裏
面側電極９，９’の間の導通確保できるものであれば特
に限定はなく、電極の形状などから適宜決定すればよ
い。
の斜視図を図２に示す。チップ基板１の表面に形成され
た電極３，４の下にチップ基板１を貫通するスルーホー
ル８，８’が形成されており、チップ基板１の長手方向
の両端部に形成された端子電極２，２’とこのスルーホ
ール８，８’とが導通するように裏面側電極９，９’が
形成されている。電極３，４と裏面側電極９，９’とを
スルーホール８，８’によって導通可能に結ぶには、ス
ルーホール８，８’の内周面に銅や金などの導電性部材
で被膜を形成する、又はスルーホール８，８’を導電性
部材で埋めるなどにより達成できる。スルーホールの態
様を図３に示す。図３は図１のＡ−Ａ線での断面図であ
る。図３（ａ）では、スルホール８の内周面に銅や金な
どの導電性部材で導電被膜８１が形成されており、導電
被膜８１が電極３の下面と接触し、かつ裏面側電極９と
接触することにより両者間の導通を可能にしている。一
方図３（ｂ）では、スルーホール８の内部容積を埋める
ように前記導電性部材からなる導電体８２が形成され電
極３と裏面側電極９との間の導通を可能にしている。ス
ルーホール８，８’の大きさや形状は、電極３，４と裏
面側電極９，９’の間の導通確保できるものであれば特
に限定はなく、電極の形状などから適宜決定すればよ
い。
【００１１】裏面側電極９，９’およびスルーホール
８，８’の形成は、エッチングとレーザ加工によって作
ることができる。例えば印刷や蒸着などの方法によって
チップ基板１の裏面全体に銅や金などの導体被膜を形成
し、不要部分をエッチングによって除去する。次いで、
スルーホール８，８’を形成する部分にレーザを照射し
てエポキシ樹脂などからなるチップ基板１を溶かす。こ
のレーザ加工ではエポキシ樹脂などからなるチップ基板
のみを溶かすことができ、チップ基板１の表面側に形成
された電極３，４はそのまま残すことができる。エポキ
シ樹脂などを取り除いた後、スルーホール８，８’の内
周面に銅などの金属によるメッキを施すことによってス
ルーホール内周面に導電被膜８１を形成することができ
る。またスルホール８，８’の内部全体に導電体８２を
形成するには、溶融した導電性部材をスルーホール８，
８’に注入し冷却固化させてもよいし、スルーホール
８，８’の断面形状と同一の断面形状を有する固体の導
電性部材をスルーホールに嵌合させてもよい。なお、上
記レーザ加工の代わりにドリルによる穴あけ加工によっ
てスルーホールを形成してもよい。また裏面側電極９，
９’を形成する際、端子電極２，２’を同時に一体形成
してもよい。そしてまた裏面側電極９，９’の形状は、
チップ基板１の両端部に形成された端子電極２，２’と
スルーホール８，８’とを導通可能にするものであれば
特に限定はないが、導通不良や断線を防ぐ観点からは、
スルーホール８，８’の周囲に同心円状に形成されたも
のがよい。
８，８’の形成は、エッチングとレーザ加工によって作
ることができる。例えば印刷や蒸着などの方法によって
チップ基板１の裏面全体に銅や金などの導体被膜を形成
し、不要部分をエッチングによって除去する。次いで、
スルーホール８，８’を形成する部分にレーザを照射し
てエポキシ樹脂などからなるチップ基板１を溶かす。こ
のレーザ加工ではエポキシ樹脂などからなるチップ基板
のみを溶かすことができ、チップ基板１の表面側に形成
された電極３，４はそのまま残すことができる。エポキ
シ樹脂などを取り除いた後、スルーホール８，８’の内
周面に銅などの金属によるメッキを施すことによってス
ルーホール内周面に導電被膜８１を形成することができ
る。またスルホール８，８’の内部全体に導電体８２を
形成するには、溶融した導電性部材をスルーホール８，
８’に注入し冷却固化させてもよいし、スルーホール
８，８’の断面形状と同一の断面形状を有する固体の導
電性部材をスルーホールに嵌合させてもよい。なお、上
記レーザ加工の代わりにドリルによる穴あけ加工によっ
てスルーホールを形成してもよい。また裏面側電極９，
９’を形成する際、端子電極２，２’を同時に一体形成
してもよい。そしてまた裏面側電極９，９’の形状は、
チップ基板１の両端部に形成された端子電極２，２’と
スルーホール８，８’とを導通可能にするものであれば
特に限定はないが、導通不良や断線を防ぐ観点からは、
スルーホール８，８’の周囲に同心円状に形成されたも
のがよい。
【００１２】本発明のチップ型半導体装置は、例えば回
路基板上の配線パターンと当該チップ型半導体装置の端
子電極とが接触するように回路基板上に配設され、クリ
ーム半田などの導電性接着剤が端子電極および配線パタ
ーンに塗布された後、リフロー炉で加熱されてクリーム
半田が溶融することにより回路基板に固着される。
路基板上の配線パターンと当該チップ型半導体装置の端
子電極とが接触するように回路基板上に配設され、クリ
ーム半田などの導電性接着剤が端子電極および配線パタ
ーンに塗布された後、リフロー炉で加熱されてクリーム
半田が溶融することにより回路基板に固着される。
【００１３】
【発明の効果】本発明のチップ型半導体装置によれば、
回路基板への半田付けの際、溶融した半田がチップボン
ディング部及びワイヤボンディング部へ侵入することが
なく、半導体素子及びボンディングワイヤの腐食や断線
のおそれもなく信頼性の向上が図れる。
回路基板への半田付けの際、溶融した半田がチップボン
ディング部及びワイヤボンディング部へ侵入することが
なく、半導体素子及びボンディングワイヤの腐食や断線
のおそれもなく信頼性の向上が図れる。
【図１】 本発明のチップ型半導体装置の表面側の斜視
図である。
図である。
【図２】 本発明のチップ型半導体装置の裏面側の斜視
図である。
図である。
【図３】 図１のＡ−Ａ線断面図である。
【図４】 従来のチップ型半導体装置の斜視図である。
【図５】 従来の表面側電極を示す図である。
１ チップ基板 ２，２’ 端子電極 ３ 第１の電極 ４ 第２の電極 ５ 半導体素子 ６ ボンディングワイヤ ７ 透光性樹脂封止体 ８，８’ スルーホール ９，９’ 裏面側電極 ８１ 導電被膜 ８２ 導電体
Claims (2)
- 【請求項１】 チップ基板の両端に端子電極を形成し、 該チップ基板の表面に、半導体素子をボンディングする
第１の電極と該半導体素子の上面電極からボンディング
ワイヤで連結される第２の電極とを前記端子電極から絶
縁された状態で配設すると共に、これら半導体素子及び
ボンディングワイヤ、第１の電極、第２の電極を透光性
樹脂で封止し、 該チップ基板の裏面に、前記端子電極に導通する裏面側
電極を形成し、 前記第１の電極及び前記第２の電極の下のチップ基板に
これら電極と前記裏面側電極とを導通可能に結ぶスルー
ホールを設けたことを特徴とするチップ型半導体装置。 - 【請求項２】 前記裏面側電極は前記スルーホールの周
囲に同心円状に形成された請求項１記載のチップ型半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27375799A JP3838826B2 (ja) | 1999-09-28 | 1999-09-28 | チップ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27375799A JP3838826B2 (ja) | 1999-09-28 | 1999-09-28 | チップ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102638A true JP2001102638A (ja) | 2001-04-13 |
| JP3838826B2 JP3838826B2 (ja) | 2006-10-25 |
Family
ID=17532166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27375799A Expired - Fee Related JP3838826B2 (ja) | 1999-09-28 | 1999-09-28 | チップ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3838826B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353270A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 表面実装型の半導体装置 |
| DE212013000268U1 (de) | 2013-01-08 | 2015-08-12 | Julius Blum Gmbh | Dämpfvorrichtung für bewegbare Möbelteile |
-
1999
- 1999-09-28 JP JP27375799A patent/JP3838826B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353270A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 表面実装型の半導体装置 |
| JP4608810B2 (ja) * | 2001-05-23 | 2011-01-12 | パナソニック株式会社 | 表面実装型の半導体装置 |
| DE212013000268U1 (de) | 2013-01-08 | 2015-08-12 | Julius Blum Gmbh | Dämpfvorrichtung für bewegbare Möbelteile |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3838826B2 (ja) | 2006-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100761623B1 (ko) | 반도체 장치 | |
| JP5183642B2 (ja) | 半導体装置およびその製造方法 | |
| US5438478A (en) | Electronic component carriers and method of producing the same as well as electronic devices | |
| KR100272045B1 (ko) | 반도체장치및그제조방법 | |
| US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| JPH1050883A (ja) | 半導体装置およびその製造方法 | |
| US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| JPH1050734A (ja) | チップ型半導体 | |
| JP3838826B2 (ja) | チップ型半導体装置 | |
| US6504239B1 (en) | Semiconductor device having dummy pattern that relieves stress | |
| US8675367B2 (en) | Module incorporating electronic component | |
| JP2001160629A (ja) | チップ型半導体装置 | |
| US20060226531A1 (en) | Power semiconductor module | |
| JP2020077857A (ja) | モジュールおよびその製造方法 | |
| JP2001118951A (ja) | 半導体装置 | |
| JP2002359336A (ja) | 半導体装置 | |
| JP2001168397A (ja) | チップ型半導体装置 | |
| JP5121544B2 (ja) | 半導体発光装置 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP3554640B2 (ja) | 半導体チップ装着用パッケージ、半導体装置およびその製造方法 | |
| JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
| JPH05129515A (ja) | 半導体装置 | |
| JP2001203291A (ja) | チップ型半導体装置 | |
| JPS63107126A (ja) | 半導体装置 | |
| JP2626809B2 (ja) | 電子部品搭載用基板のリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060801 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |