JP2002353270A - 表面実装型の半導体装置 - Google Patents
表面実装型の半導体装置Info
- Publication number
- JP2002353270A JP2002353270A JP2001153527A JP2001153527A JP2002353270A JP 2002353270 A JP2002353270 A JP 2002353270A JP 2001153527 A JP2001153527 A JP 2001153527A JP 2001153527 A JP2001153527 A JP 2001153527A JP 2002353270 A JP2002353270 A JP 2002353270A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- electrode
- bonding
- resin package
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Abstract
グされたワイヤに影響を及ぼさないようにして導通構造
の保全が可能な表面実装型の半導体装置を提供するこ
と。 【解決手段】 絶縁性の基板1に設けた一対の電極2,
3のうち一方の電極2に発光素子4を導通搭載するとと
もに、この発光素子4と他方の電極3との間をワイヤ5
でボンディングし、さらにワイヤ5より外側で樹脂パッ
ケージ6により封止される電極3のボンディングエリア
3e上にワイヤ7をボンディングし、ワイヤ5およびワ
イヤ7を含んで樹脂パッケージ6で封止し、ワイヤ7に
よって半田53がウェッジボンディングされているワイ
ヤ5側に進行するのを防いでワイヤ5の浮き上がりを防
止し、導通構造の保全を図る。
Description
たは受光素子などを備える半導体装置に係り、特にプリ
ント配線基板などの表面に実装されて半田付けにより固
定される表面実装型の半導体装置に関する。
置には、リードフレームのマウント部に発光素子を実装
してワイヤボンディングするとともにエポキシ樹脂によ
り封止した砲弾型のLEDランプと、プリント配線基板
の上に半田付けにより導通実装が可能な表面実装型のも
のがある。表面実装型の半導体発光装置は、LEDラン
プに比べて小型薄型化できるため、各種の小型電子機器
に多用されている。
の概略を示す透視図、図4はプリント配線基板上への実
装状態を示す概略縦断面図である。
うに絶縁性の樹脂などを利用した基板1とその両端に形
成された一対の電極2,3と、一方の電極2の上に導通
搭載された発光素子4と、この発光素子4の上端の電極
と他方の電極3との間をボンディング接続するワイヤ5
と、このワイヤ5を含んで封止するエポキシ系の樹脂を
使用した樹脂パッケージ6とから構成されたものであ
る。
装置は、図4に示すようにプリント配線基板51の上に
導通実装される。この導通実装は、プリント配線基板5
1の表面に形成された配線パターン51a,51bに半
導体発光装置の電極2,3を位置合わせして搭載し、そ
れぞれ半田52,53付けによって固定される。これに
より、発光素子4は電源側と導通し通電によって発光す
る。
田52,53は、約250℃で溶融したものをソルダリ
ングして電極2,3をそれぞれ配線パターン51a,5
1bに導通固定する。ところが、250℃程度の高温に
樹脂パッケージ6が曝されるので、図4に示すように半
田52,53が樹脂パッケージ6の中まで浸潤しやす
い。
にダイボンディングされた後に電極3のボンディングエ
リア3eにウェッジボンディングされる。このウェッジ
ボンディングは、ワイヤ5の一端側をボンディングエリ
ア3eの表面にこすり付けるようにして接合する手法で
ある。
中まで浸潤してくると、ウェッジボンディングされたワ
イヤ5の先端部分の樹脂パッケージ6の樹脂が高温にな
って軟化したり膨張したりする。このような樹脂の軟化
や膨張は、ワイヤ5のウェッジボンディングを上に持ち
上げるように作用し、ワイヤ5の先端がボンディングエ
リア3eから浮き上がってしまうことがある。このた
め、ワイヤ5と電極3との導通が切れてしまい、発光素
子4への通電ができなくなる。
ェッジボンディングするものでは、プリント配線基板5
1への実装時に半田53の影響を受けて発光素子4への
通電に影響を及ぼす場合がある。したがって、実装製品
の歩留りの低下などの問題を引き起こすことになる。そ
して、半導体発光装置の分野だけでなく受光装置などの
ようにワイヤボンディングしたものを樹脂封止して半田
付けによって表面実装する全ての半導体装置についても
同様の問題がある。
際に半田がボンディングされたワイヤに影響を及ぼさな
いようにして導通構造の保全が可能な表面実装型の半導
体装置を提供することを目的とする。
導体装置は、絶縁性の基板と、前記基板に形成した一対
の電極と、前記基板または前記一対の電極のうち一方に
搭載される半導体素子と、前記半導体素子と前記電極の
少なくとも一方との間をボンディングするワイヤと、前
記半導体素子およびワイヤを封止する樹脂パッケージと
を備えた半導体装置において、前記ワイヤより外側で前
記樹脂パッケージにより封止される領域の電極上にワイ
ヤボンディングを施したことを特徴とする。
着力を増加させるというアンカー効果によって、半導体
素子と電極との間をボンディングするワイヤのボンディ
ング点への半田の浸入を防止することができ、半田付け
による実装の際に半田がボンディングされたワイヤに影
響を及ぼさないようにした導通構造の保全が可能な表面
実装型の半導体装置が得られる。
の基板と、前記基板に形成した一対の電極と、前記基板
または前記一対の電極のうち一方に搭載される半導体素
子と、前記半導体素子と前記電極の少なくとも一方との
間をボンディングするワイヤと、前記半導体素子および
ワイヤを封止する樹脂パッケージとを備えた半導体装置
において、前記ワイヤより外側で前記樹脂パッケージに
より封止される領域の電極上にワイヤボンディングを施
したことを特徴とする表面実装型の半導体装置であり、
ワイヤより外側で樹脂パッケージにより封止される領域
の電極上に施したワイヤボンディングによって基板と樹
脂パッケージとの付着力が増加するため、半導体素子と
電極との間をボンディングするワイヤのボンディング点
への半田の浸入を防止することができる。
基づいて説明する。なお、本実施の形態では半導体発光
装置を例として説明し、図3,4で示した従来例と同じ
構成部材については共通の符号で指示する。
発光装置の概略を示す透視図であって、(a)は平面
図、(b)は側面図、図2はプリント配線基板上への実
装時の概略を示す透視図であって、(a)は平面図、
(b)は側面図である。
は従来例と同様に、絶縁性の樹脂などを利用した基板1
とその両端に形成された一対の電極2,3と、一方の電
極2の上に導通搭載された発光素子4と、この発光素子
4の上端の電極と他方の電極3のボンディングエリア3
eとの間をボンディング接続するワイヤ5と、このワイ
ヤ5を含んで封止するエポキシ系の樹脂を使用した樹脂
パッケージ6とから構成されている。
ては、ワイヤ5より外側で樹脂パッケージ6により封止
される電極3のボンディングエリア3e上にワイヤ7を
ボンディングした構成である。ワイヤ7は、図示のよう
にその一端のみを電極3上にボンディング接続したもの
であり、樹脂パッケージ6はワイヤ7を含んで封止して
いる。
2のようにプリント配線基板51の上に実装搭載すると
き、電極2,3を配線パターン51a,51bに位置合
わせして搭載し、半田52,53によって導通固定す
る。一方、樹脂パッケージ6はワイヤ7によって電極3
との付着力が高められている。したがって、250℃程
度の高温の半田53が樹脂パッケージ6の中に浸潤して
きても、ワイヤ5よりも外側でボンディングされている
ワイヤ7によってそれ以上ボンディングエリア3eの内
側に浸潤していくことが防止される。したがって、ワイ
ヤ5近傍の樹脂パッケージ6の樹脂の軟化及び膨張が阻
止されるため、ウェッジボンディングされているワイヤ
5がボンディングエリア3eから浮き上がることがな
く、ワイヤ5と電極3との間の導通構造が確実に保全さ
れる。
との付着力を増加して、半導体素子と電極との間をボン
ディングするワイヤのボンディング点への半田の浸入を
防止することができ、半田付けによる実装の際に半田が
ボンディングされたワイヤに影響を及ぼさないようにし
た導通構造の保全が可能な表面実装型の半導体装置が得
られる。
概略を示す透視図であって、 (a)は平面図 (b)は側面図
視図であって、 (a)は平面図 (b)は側面図
す透視図
の実装状態を示す概略縦断面図
Claims (1)
- 【請求項1】 絶縁性の基板と、前記基板に形成した一
対の電極と、前記基板または前記一対の電極のうち一方
に搭載される半導体素子と、前記半導体素子と前記電極
の少なくとも一方との間をボンディングするワイヤと、
前記半導体素子およびワイヤを封止する樹脂パッケージ
とを備えた半導体装置において、前記ワイヤより外側で
前記樹脂パッケージにより封止される領域の電極上にワ
イヤボンディングを施したことを特徴とする表面実装型
の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001153527A JP4608810B2 (ja) | 2001-05-23 | 2001-05-23 | 表面実装型の半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001153527A JP4608810B2 (ja) | 2001-05-23 | 2001-05-23 | 表面実装型の半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002353270A true JP2002353270A (ja) | 2002-12-06 |
JP4608810B2 JP4608810B2 (ja) | 2011-01-12 |
Family
ID=18998032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001153527A Expired - Fee Related JP4608810B2 (ja) | 2001-05-23 | 2001-05-23 | 表面実装型の半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4608810B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012073572A1 (ja) * | 2010-12-03 | 2012-06-07 | 富士電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07176707A (ja) * | 1993-12-20 | 1995-07-14 | Fujitsu General Ltd | Ccd素子の実装方法 |
JPH08330637A (ja) * | 1995-06-02 | 1996-12-13 | Stanley Electric Co Ltd | 表面実装型発光ダイオード |
JPH0936432A (ja) * | 1995-07-17 | 1997-02-07 | Sharp Corp | 横発光型ledおよびその製造方法 |
JP2001102638A (ja) * | 1999-09-28 | 2001-04-13 | Rohm Co Ltd | チップ型半導体装置 |
-
2001
- 2001-05-23 JP JP2001153527A patent/JP4608810B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07176707A (ja) * | 1993-12-20 | 1995-07-14 | Fujitsu General Ltd | Ccd素子の実装方法 |
JPH08330637A (ja) * | 1995-06-02 | 1996-12-13 | Stanley Electric Co Ltd | 表面実装型発光ダイオード |
JPH0936432A (ja) * | 1995-07-17 | 1997-02-07 | Sharp Corp | 横発光型ledおよびその製造方法 |
JP2001102638A (ja) * | 1999-09-28 | 2001-04-13 | Rohm Co Ltd | チップ型半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012073572A1 (ja) * | 2010-12-03 | 2012-06-07 | 富士電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
US8664765B2 (en) | 2010-12-03 | 2014-03-04 | Fuji Electric Co., Ltd. | Semiconductor device |
JP5776701B2 (ja) * | 2010-12-03 | 2015-09-09 | 富士電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4608810B2 (ja) | 2011-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4359195B2 (ja) | 半導体発光装置及びその製造方法並びに半導体発光ユニット | |
US7646030B2 (en) | Flip chip type LED lighting device manufacturing method | |
JP4023723B2 (ja) | 表面実装型発光ダイオード | |
JP3311914B2 (ja) | チップ型発光ダイオード | |
WO2014203798A1 (ja) | 半導体装置 | |
JPWO2009130743A1 (ja) | 光素子用パッケージ、半導体発光装置および照明装置 | |
JP2003008071A (ja) | Led基板アセンブリを使用したledランプ | |
JPH08204239A (ja) | 樹脂封止型発光装置 | |
JPH1050734A (ja) | チップ型半導体 | |
JP2001196641A (ja) | 表面実装型の半導体装置 | |
JP2002280479A (ja) | 表面実装型の半導体装置 | |
JP2001308388A (ja) | チップ型発光素子 | |
JP2002353270A (ja) | 表面実装型の半導体装置 | |
JP2001352102A (ja) | 光半導体装置 | |
JPH11112036A (ja) | 面実装半導体装置 | |
JP3864263B2 (ja) | 発光半導体装置 | |
JP4409074B2 (ja) | 半導体装置 | |
JP2002076161A (ja) | 表面実装型の半導体装置 | |
JP2001024237A (ja) | Led及びそれを用いた表示装置 | |
JP4386552B2 (ja) | 受発光型半導体装置の構造 | |
JP3951693B2 (ja) | 半導体発光装置 | |
JP2003347596A (ja) | 光半導体装置 | |
KR100226106B1 (ko) | 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법 | |
JPH08181168A (ja) | 半導体装置 | |
JP5261025B2 (ja) | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080416 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080513 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |