JP3951693B2 - 半導体発光装置 - Google Patents
半導体発光装置 Download PDFInfo
- Publication number
- JP3951693B2 JP3951693B2 JP2001373700A JP2001373700A JP3951693B2 JP 3951693 B2 JP3951693 B2 JP 3951693B2 JP 2001373700 A JP2001373700 A JP 2001373700A JP 2001373700 A JP2001373700 A JP 2001373700A JP 3951693 B2 JP3951693 B2 JP 3951693B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- light emitting
- emitting device
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Led Device Packages (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フリップチップ型の半導体発光装置に係り、特にサブマウント素子と複合素子化して機能の拡充を図るとともに薄型化も可能とした半導体発光装置に関する。
【０００２】
【従来の技術】
例えばＧａＮ、ＧａＡｌＮ、ＩｎＧａＮ及びＩｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した半導体発光素子は、結晶基板として一般的には絶縁性のサファイアが利用される。このような絶縁性の基板を用いるものでは、基板とは反対側の面にｐ側及びｎ側の電極がそれぞれ形成される。そして、このことを利用して、各電極をマイクロバンプを介してリードフレームの搭載面に搭載して接合するフリップチップ型のものが既に知られている。このフリップチップ型とする場合では、基板側を主光取出し面としたＬＥＤランプやチップＬＥＤの発光装置が得られる。
【０００３】
図２は従来の半導体発光装置の典型的な例の縦断面図である。
【０００４】
従来の携帯電話の表示装置として使用される半導体発光装置は、図２のように薄型の保持基板１３上の一方の電極１３ｂ上に発光素子１１の裏面電極１１ａをＡｇペーストでダイスボンド実装する。また、発光素子１１の他方の電極１１ｂと保持基板１３の他方の電極１３ａとをＡｕワイヤー１７で接続する。次いで、発光素子１１及びＡｕワイヤー１７部を覆うようにエポキシ樹脂１６を形成する。
【０００５】
図２の従来構造は、半田１４によりプリント配線基板１５へ実装すると、エポキシ樹脂１６の天面までの高さが０．４ｍｍであり、携帯電話の更なる薄型化の要求には対応できないという問題がある。
【０００６】
この問題を解消するために特開２０００−０１２９１０号公報には、保持基板にスルーホールを開け、サブマウント付複合発光素子をそれに挿入した構造の半導体発光装置が本願出願人により開示されている。図３はその従来例の構造を示す縦断面図である。図３の半導体発光装置は、金属層２３ａ、２３ｂを表面に設けた保持基板２３にスルーホール２６を開け、静電気保護用のツェナーダイオード２２に導通搭載した発光素子２１をスルーホール２６中に差し込むアセンブリとしたものである。
【０００７】
プリント配線基板２５には上面に配線パターン２５ａ、２５ｂを設けるとともに、発光素子２１を搭載する部分にはツェナーダイオード２２を落とし込める程度の内径のボア２７が開けられている。そして、発光装置はそのツェナーダイオード２２の中心とボア２７の中心とを調心させて配置し、金属層２３ａ、２３ｂのそれぞれを配線パターン２５ａ、２５ｂに導通させる半田２４ａ、２４ｂを利用してプリント配線基板２５に導通固定する。サブマウント素子として付帯しているツェナーダイオード２２は、プリント配線基板２５のボア２７内に落とし込まれるアセンブリであるので、プリント配線基板２５の表面からの発光素子２１の突き出し長さＴは保持基板２３の厚さにほぼ等しい。したがって、ツェナーダイオード２２と発光素子２１とを積層して複合素子化していても、ツェナーダイオード２２の厚さ方向の嵩をボア２７内に収めてプリント配線基板２５側で吸収することができ、プリント配線基板２５を含む表示用のパネルディスプレイの薄型化が可能となる。
【０００８】
【発明が解決しようとする課題】
しかしながら、この図３に示す従来例においては、半導体発光装置を、プリント配線基板２５へ実装するには、プリント配線基板２５にボア２７を形成する加工、すなわち穴開けの加工を行う必要がある。穴開け加工を行わずプリント配線基板へ実装する場合、サブマウント素子であるツェナーダイオード２２の厚みが０．１５ｍｍ程度である。一方、プリント配線基板上に印刷塗布されるクリーム半田の厚みは０．１ｍｍ程度であるため、プリント配線基板と保持基板との間がクリーム半田の厚み以上となり、クリーム半田を用いてプリント配線基板への表面実装ができないといった問題がある。
【０００９】
本発明は、プリント配線基板に対する穴開け加工を行うことなく、薄型化を図ることのできる半導体発光装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
そこで本発明は、透明基板の上に半導体薄膜層を積層するとともにこの積層膜の表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素子と、２つの電極を持ちこれらのそれぞれを前記ｐ側及びｎ側の電極に導通させて前記半導体発光素子を接合するサブマウント素子と、前記２つの電極にそれぞれ導通する金属層を少なくとも裏面側に設けた保持基板とを備え、前記保持基板の金属層と印刷塗布するクリーム半田を介してプリント配線基板の電極部とを接続し、プリント配線基板上に接合固定される半導体発光装置において、前記サブマウント素子は、前記クリーム半田の厚み以下に形成されている半導体発光装置である。
【００１１】
本発明によれば、プリント配線基板に対する穴開け加工を行うことなく、薄型化を図ることができる半導体発光素子が得られる。
【００１２】
【発明の実施の形態】
請求項１に記載の発明は、透明基板の上に半導体薄膜層を積層するとともにこの積層膜の表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素子と、２つの電極を持ちこれらのそれぞれを前記ｐ側及びｎ側の電極に導通させて前記半導体発光素子を接合するサブマウント素子と、前記２つの電極にそれぞれ導通する金属層を少なくとも裏面側に設けた保持基板とを備え、前記保持基板の金属層と印刷塗布するクリーム半田を介してプリント配線基板の電極部とを接続し、プリント配線基板上に接合固定される半導体発光装置において、前記サブマウント素子は、前記クリーム半田の厚み以下に形成されており、プリント配線基板上の配線と保持基板裏面側の金属層との間隔がクリーム半田の厚み以下となるため、表面実装時にその間隔にクリーム半田が入り込み、両者が接続されるという作用を有する。
【００１３】
以下、本発明の実施の形態について、図１を用いて説明する。
【００１４】
図１は本発明の実施の形態に係る半導体発光装置の実装状態を示すものであり、同図の（ａ）は平面図、同図の（ｂ）は縦断面図である。
【００１５】
図１において、１はＬＥＤなどの半導体発光素子であり、従来と同様に、透明基板の上に半導体薄膜層を積層するとともにこの積層膜の表面側にｐ側及びｎ側の電極（いずれも図示せず）をそれぞれ形成した構成である。２はサブマウント素子としてのツェナーダイオードであり、半導体発光素子１のｐ側及びｎ側の電極に導通する２つの電極２ａ及び２ｂを持っている。３は保持基板であり、表面側にスルーホール７が形成されている。この保持基板３には、ツェナーダイオード２の電極２ａ及び２ｂと導通する金属層３ａ及び３ｂがメッキやエッチングなどにより形成されている。半導体発光素子１がスルーホール７内に入り込む状態に配置され、ツェナーダイオード２側の電極２ａ及び２ｂと保持基板３側の金属層３ａ及び３ｂとは、それぞれマイクロバンプ８ａ及び８ｂによって電気的に接合されている。スルーホール７はエポキシ樹脂６で封止される。
【００１６】
本発明の半導体発光装置は、従来の薄型の半導体発光装置と同様の製造工程で形成される。そしてツェナーダイオード２は、ウエハプロセスによりウエハ上面から０．０５ｍｍ程度以内の箇所に形成され、これより下側の部分を削り落としてもツェナーダイオード２としての動作には支障が生じない。半導体発光装置の一連の製造工程が完了後、ツェナーダイオード２で形成されるサブマウント素子の裏面側を研削法又はエッチング法により削り取る。最終的にツェナーダイオード２は、厚み０．０５ｍｍ程度まで削り取る。
【００１７】
ツェナーダイオードの場合、研削された面は導電性Ｓｉがむき出しにされた面であるため、この表面をエポキシ樹脂等で保護膜を形成する。転写法で行うと０．０１ｍｍ程度の膜厚で形成される（図示せず）。またツェナーダイオードの代わりにアルミナセラミック基板を用いたサブマウント素子の場合、絶縁性であるのでこのような保護膜の形成はしなくてもよい。
【００１８】
本発明の半導体発光装置をプリント基板上へ実装を行うには、プリント配線基板５側の配線電極５ａ、５ｂにクリーム半田４ａ、４ｂを印刷塗布する。次いで、本発明の半導体発光装置を配置して、高温処理してクリーム半田４ａ、４ｂを溶融接着する。溶融したクリーム半田４ａ、４ｂは、保持基板３とプリント配線基板５との間と、保持基板３の外側の周囲を覆うように充填される。したがって、保持基板３とプリント配線基板５とに確実な導通構造が形成される。保持基板３とプリント配線基板５との間に充填される半田４ａ、４ｂの厚みはおよそ０．１ｍｍである。
【００１９】
これまでの従来構造の半導体発光装置ではプリント配線基板への穴開け加工が必要であったが、本発明の半導体発光装置では、従来構造の半導体発光装置のサブマウント素子のツェナーダイオード２又は絶縁性サブマウント素子を薄型化することにより、プリント配線基板への穴開け工程を必要とせず表面実装が可能である。
【００２０】
半導体発光素子１に対するドライブ信号は、プリント配線基板５に形成された配線電極５ａ、５ｂと保持基板３の金属層３ａ、３ｂとを半田４ａ、４ｂ等で接合することによりマイクロバンプ８ａ、８ｂを介して伝達される。
【００２１】
【発明の効果】
以上のように本発明によれば、サブマウント素子の厚みをクリーム半田の厚み以下にすることにより、クリーム半田印刷法による表面実装が可能であり、従来の薄型構造で必要であったプリント配線基板に対する穴開け加工を行う必要がない。したがってプリント配線基板への表面実装が可能な半導体発光装置となり、例えば薄型化している携帯電話等の表示用として使用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す半導体発光装置の実装状態を示すものであり、
（ａ）は平面図
（ｂ）は断面図
【図２】従来の半導体発光装置のプリント配線基板への実装状態の断面図
【図３】従来の薄型の半導体発光装置のプリント配線基板への実装状態の断面図
【符号の説明】
１ 発光素子
２ サブマウント素子
２ａ、２ｂ サブマウント素子の電極
３ 保持基板
３ａ、３ｂ 金属層
４ａ、４ｂ 半田
５ プリント配線基板
５ａ、５ｂ 配線電極
６ エポキシ樹脂
７ スルーホール
８ａ、８ｂ マイクロバンプ
【発明の属する技術分野】
本発明は、フリップチップ型の半導体発光装置に係り、特にサブマウント素子と複合素子化して機能の拡充を図るとともに薄型化も可能とした半導体発光装置に関する。
【０００２】
【従来の技術】
例えばＧａＮ、ＧａＡｌＮ、ＩｎＧａＮ及びＩｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した半導体発光素子は、結晶基板として一般的には絶縁性のサファイアが利用される。このような絶縁性の基板を用いるものでは、基板とは反対側の面にｐ側及びｎ側の電極がそれぞれ形成される。そして、このことを利用して、各電極をマイクロバンプを介してリードフレームの搭載面に搭載して接合するフリップチップ型のものが既に知られている。このフリップチップ型とする場合では、基板側を主光取出し面としたＬＥＤランプやチップＬＥＤの発光装置が得られる。
【０００３】
図２は従来の半導体発光装置の典型的な例の縦断面図である。
【０００４】
従来の携帯電話の表示装置として使用される半導体発光装置は、図２のように薄型の保持基板１３上の一方の電極１３ｂ上に発光素子１１の裏面電極１１ａをＡｇペーストでダイスボンド実装する。また、発光素子１１の他方の電極１１ｂと保持基板１３の他方の電極１３ａとをＡｕワイヤー１７で接続する。次いで、発光素子１１及びＡｕワイヤー１７部を覆うようにエポキシ樹脂１６を形成する。
【０００５】
図２の従来構造は、半田１４によりプリント配線基板１５へ実装すると、エポキシ樹脂１６の天面までの高さが０．４ｍｍであり、携帯電話の更なる薄型化の要求には対応できないという問題がある。
【０００６】
この問題を解消するために特開２０００−０１２９１０号公報には、保持基板にスルーホールを開け、サブマウント付複合発光素子をそれに挿入した構造の半導体発光装置が本願出願人により開示されている。図３はその従来例の構造を示す縦断面図である。図３の半導体発光装置は、金属層２３ａ、２３ｂを表面に設けた保持基板２３にスルーホール２６を開け、静電気保護用のツェナーダイオード２２に導通搭載した発光素子２１をスルーホール２６中に差し込むアセンブリとしたものである。
【０００７】
プリント配線基板２５には上面に配線パターン２５ａ、２５ｂを設けるとともに、発光素子２１を搭載する部分にはツェナーダイオード２２を落とし込める程度の内径のボア２７が開けられている。そして、発光装置はそのツェナーダイオード２２の中心とボア２７の中心とを調心させて配置し、金属層２３ａ、２３ｂのそれぞれを配線パターン２５ａ、２５ｂに導通させる半田２４ａ、２４ｂを利用してプリント配線基板２５に導通固定する。サブマウント素子として付帯しているツェナーダイオード２２は、プリント配線基板２５のボア２７内に落とし込まれるアセンブリであるので、プリント配線基板２５の表面からの発光素子２１の突き出し長さＴは保持基板２３の厚さにほぼ等しい。したがって、ツェナーダイオード２２と発光素子２１とを積層して複合素子化していても、ツェナーダイオード２２の厚さ方向の嵩をボア２７内に収めてプリント配線基板２５側で吸収することができ、プリント配線基板２５を含む表示用のパネルディスプレイの薄型化が可能となる。
【０００８】
【発明が解決しようとする課題】
しかしながら、この図３に示す従来例においては、半導体発光装置を、プリント配線基板２５へ実装するには、プリント配線基板２５にボア２７を形成する加工、すなわち穴開けの加工を行う必要がある。穴開け加工を行わずプリント配線基板へ実装する場合、サブマウント素子であるツェナーダイオード２２の厚みが０．１５ｍｍ程度である。一方、プリント配線基板上に印刷塗布されるクリーム半田の厚みは０．１ｍｍ程度であるため、プリント配線基板と保持基板との間がクリーム半田の厚み以上となり、クリーム半田を用いてプリント配線基板への表面実装ができないといった問題がある。
【０００９】
本発明は、プリント配線基板に対する穴開け加工を行うことなく、薄型化を図ることのできる半導体発光装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
そこで本発明は、透明基板の上に半導体薄膜層を積層するとともにこの積層膜の表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素子と、２つの電極を持ちこれらのそれぞれを前記ｐ側及びｎ側の電極に導通させて前記半導体発光素子を接合するサブマウント素子と、前記２つの電極にそれぞれ導通する金属層を少なくとも裏面側に設けた保持基板とを備え、前記保持基板の金属層と印刷塗布するクリーム半田を介してプリント配線基板の電極部とを接続し、プリント配線基板上に接合固定される半導体発光装置において、前記サブマウント素子は、前記クリーム半田の厚み以下に形成されている半導体発光装置である。
【００１１】
本発明によれば、プリント配線基板に対する穴開け加工を行うことなく、薄型化を図ることができる半導体発光素子が得られる。
【００１２】
【発明の実施の形態】
請求項１に記載の発明は、透明基板の上に半導体薄膜層を積層するとともにこの積層膜の表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素子と、２つの電極を持ちこれらのそれぞれを前記ｐ側及びｎ側の電極に導通させて前記半導体発光素子を接合するサブマウント素子と、前記２つの電極にそれぞれ導通する金属層を少なくとも裏面側に設けた保持基板とを備え、前記保持基板の金属層と印刷塗布するクリーム半田を介してプリント配線基板の電極部とを接続し、プリント配線基板上に接合固定される半導体発光装置において、前記サブマウント素子は、前記クリーム半田の厚み以下に形成されており、プリント配線基板上の配線と保持基板裏面側の金属層との間隔がクリーム半田の厚み以下となるため、表面実装時にその間隔にクリーム半田が入り込み、両者が接続されるという作用を有する。
【００１３】
以下、本発明の実施の形態について、図１を用いて説明する。
【００１４】
図１は本発明の実施の形態に係る半導体発光装置の実装状態を示すものであり、同図の（ａ）は平面図、同図の（ｂ）は縦断面図である。
【００１５】
図１において、１はＬＥＤなどの半導体発光素子であり、従来と同様に、透明基板の上に半導体薄膜層を積層するとともにこの積層膜の表面側にｐ側及びｎ側の電極（いずれも図示せず）をそれぞれ形成した構成である。２はサブマウント素子としてのツェナーダイオードであり、半導体発光素子１のｐ側及びｎ側の電極に導通する２つの電極２ａ及び２ｂを持っている。３は保持基板であり、表面側にスルーホール７が形成されている。この保持基板３には、ツェナーダイオード２の電極２ａ及び２ｂと導通する金属層３ａ及び３ｂがメッキやエッチングなどにより形成されている。半導体発光素子１がスルーホール７内に入り込む状態に配置され、ツェナーダイオード２側の電極２ａ及び２ｂと保持基板３側の金属層３ａ及び３ｂとは、それぞれマイクロバンプ８ａ及び８ｂによって電気的に接合されている。スルーホール７はエポキシ樹脂６で封止される。
【００１６】
本発明の半導体発光装置は、従来の薄型の半導体発光装置と同様の製造工程で形成される。そしてツェナーダイオード２は、ウエハプロセスによりウエハ上面から０．０５ｍｍ程度以内の箇所に形成され、これより下側の部分を削り落としてもツェナーダイオード２としての動作には支障が生じない。半導体発光装置の一連の製造工程が完了後、ツェナーダイオード２で形成されるサブマウント素子の裏面側を研削法又はエッチング法により削り取る。最終的にツェナーダイオード２は、厚み０．０５ｍｍ程度まで削り取る。
【００１７】
ツェナーダイオードの場合、研削された面は導電性Ｓｉがむき出しにされた面であるため、この表面をエポキシ樹脂等で保護膜を形成する。転写法で行うと０．０１ｍｍ程度の膜厚で形成される（図示せず）。またツェナーダイオードの代わりにアルミナセラミック基板を用いたサブマウント素子の場合、絶縁性であるのでこのような保護膜の形成はしなくてもよい。
【００１８】
本発明の半導体発光装置をプリント基板上へ実装を行うには、プリント配線基板５側の配線電極５ａ、５ｂにクリーム半田４ａ、４ｂを印刷塗布する。次いで、本発明の半導体発光装置を配置して、高温処理してクリーム半田４ａ、４ｂを溶融接着する。溶融したクリーム半田４ａ、４ｂは、保持基板３とプリント配線基板５との間と、保持基板３の外側の周囲を覆うように充填される。したがって、保持基板３とプリント配線基板５とに確実な導通構造が形成される。保持基板３とプリント配線基板５との間に充填される半田４ａ、４ｂの厚みはおよそ０．１ｍｍである。
【００１９】
これまでの従来構造の半導体発光装置ではプリント配線基板への穴開け加工が必要であったが、本発明の半導体発光装置では、従来構造の半導体発光装置のサブマウント素子のツェナーダイオード２又は絶縁性サブマウント素子を薄型化することにより、プリント配線基板への穴開け工程を必要とせず表面実装が可能である。
【００２０】
半導体発光素子１に対するドライブ信号は、プリント配線基板５に形成された配線電極５ａ、５ｂと保持基板３の金属層３ａ、３ｂとを半田４ａ、４ｂ等で接合することによりマイクロバンプ８ａ、８ｂを介して伝達される。
【００２１】
【発明の効果】
以上のように本発明によれば、サブマウント素子の厚みをクリーム半田の厚み以下にすることにより、クリーム半田印刷法による表面実装が可能であり、従来の薄型構造で必要であったプリント配線基板に対する穴開け加工を行う必要がない。したがってプリント配線基板への表面実装が可能な半導体発光装置となり、例えば薄型化している携帯電話等の表示用として使用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す半導体発光装置の実装状態を示すものであり、
（ａ）は平面図
（ｂ）は断面図
【図２】従来の半導体発光装置のプリント配線基板への実装状態の断面図
【図３】従来の薄型の半導体発光装置のプリント配線基板への実装状態の断面図
【符号の説明】
１ 発光素子
２ サブマウント素子
２ａ、２ｂ サブマウント素子の電極
３ 保持基板
３ａ、３ｂ 金属層
４ａ、４ｂ 半田
５ プリント配線基板
５ａ、５ｂ 配線電極
６ エポキシ樹脂
７ スルーホール
８ａ、８ｂ マイクロバンプ
Claims (1)
- 透明基板の上に半導体薄膜層を積層するとともにこの積層膜の表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素子と、２つの電極を持ちこれらのそれぞれを前記ｐ側及びｎ側の電極に導通させて前記半導体発光素子を接合するサブマウント素子と、前記２つの電極にそれぞれ導通する金属層を少なくとも裏面側に設けた保持基板とを備え、前記保持基板の金属層と印刷塗布するクリーム半田を介してプリント配線基板の電極部とを接続し、プリント配線基板上に接合固定される半導体発光装置において、
前記サブマウント素子を、前記クリーム半田の厚み以下に形成したことを特徴とする半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001373700A JP3951693B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001373700A JP3951693B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174199A JP2003174199A (ja) | 2003-06-20 |
| JP3951693B2 true JP3951693B2 (ja) | 2007-08-01 |
Family
ID=19182374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001373700A Expired - Fee Related JP3951693B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3951693B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245336A (ja) * | 2005-03-03 | 2006-09-14 | Koito Mfg Co Ltd | 発光装置 |
-
2001
- 2001-12-07 JP JP2001373700A patent/JP3951693B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003174199A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7589351B2 (en) | Light-emitting device | |
| US9123869B2 (en) | Semiconductor device with a light emitting semiconductor die | |
| EP2590215B1 (en) | Substrate, light emitting device and method for manufacturing substrate | |
| KR20080035974A (ko) | 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법 | |
| KR20040041018A (ko) | 반도체 장치 및 그 제조방법 | |
| JP4304760B2 (ja) | 半導体発光装置 | |
| JP3685633B2 (ja) | チップ型発光素子およびその製造方法 | |
| US20180061751A1 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP2005123657A (ja) | チップ型発光素子およびその製造方法 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| US8569110B2 (en) | Pre-bonded substrate for integrated circuit package and method of making the same | |
| JPH1050734A (ja) | チップ型半導体 | |
| JP2012165016A (ja) | 発光装置 | |
| JP2006279080A (ja) | 発光素子ウエハの固定方法 | |
| JP4443397B2 (ja) | 光半導体素子及び光半導体装置並びに光半導体素子の製造方法 | |
| JP3951693B2 (ja) | 半導体発光装置 | |
| JP2001308388A (ja) | チップ型発光素子 | |
| US20040262738A1 (en) | Packaging device for semiconductor die, semiconductor device incorporating same and method of making same | |
| JP2008263246A (ja) | 発光装置 | |
| JP2014033233A (ja) | 発光装置 | |
| JP2002280479A (ja) | 表面実装型の半導体装置 | |
| JPH10150227A (ja) | チップ型発光素子 | |
| JPH11251645A (ja) | 半導体発光装置 | |
| JP2007306035A (ja) | 発光素子の製造方法 | |
| JP5213663B2 (ja) | 電子装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040803 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |