JP3864263B2 - 発光半導体装置 - Google Patents

発光半導体装置 Download PDF

Info

Publication number
JP3864263B2
JP3864263B2 JP23683299A JP23683299A JP3864263B2 JP 3864263 B2 JP3864263 B2 JP 3864263B2 JP 23683299 A JP23683299 A JP 23683299A JP 23683299 A JP23683299 A JP 23683299A JP 3864263 B2 JP3864263 B2 JP 3864263B2
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor device
circuit board
emitting semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23683299A
Other languages
English (en)
Other versions
JP2001068738A (ja
Inventor
宏基 石長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP23683299A priority Critical patent/JP3864263B2/ja
Publication of JP2001068738A publication Critical patent/JP2001068738A/ja
Application granted granted Critical
Publication of JP3864263B2 publication Critical patent/JP3864263B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、回路基板に形成された貫通孔に投光部を位置させて回路基板に装着する発光半導体装置に関するものである。
【0002】
【従来の技術】
発光半導体装置は、典型的には図6(平面図)および図7(図6のAーA断面図)に示す発光素子をセラミック基板に搭載するもの(以下、基板型という。)と、図9(平面図)および図10(図9のBーB断面図)に示す発光素子をエポキシ樹脂などでモールドしたもの(以下、モールド型という。)とある。図6および図7に示す基板型の発光半導体装置は、基板1の長手方向両側に分けてその表面中央部から端部側面および裏面にまたがって電極2および3が形成されており、一方の電極2の表面中央部側の端部に発光素子4の一方の電極が接続固定(ダイボンド)され、他方の電極3の表面中央部側の端部と発光素子4の他方の電極とがワイヤ(導線)5により電気的に接続されている。
【0003】
そして、発光素子4の周囲には、発光素子4が発する光を図示の上方に向けて投光するように反射体6が設置されている。反射体6で囲まれ発光素子4が位置する空間には透明のエポキシ樹脂7が充填されている。基板1に形成された各電極2および3は、発光素子4、反射体6および透明の樹脂層7からなる投光部8から延出されており、延出された電極部は回路基板に装着する際のはんだ付け部となる。
【0004】
また、図9および図10に示すモールド型の発光半導体装置は、一対のリード(電気引込線)12および13の一方のリード12の一端部表面に発光素子4の一方の電極が接続固定(ダイボンド)され、他方のリード13の一端部表面に発光素子4の他方の電極とがワイヤ(導線)5により電気的に接続されている。そして発光素子4の周りは透明のエポキシ樹脂14でモールドされている。モールド体14の図示の上面には上方に向けて投光する光が集光するようにレンズ部、つまり投光部15とされている。各リード12および13の他端はこのモールド体14から延出されており、延出されたリード部は回路基板に装着する際のはんだ付け部となる。
【0005】
ところで、以上のように構成された発光半導体装置は、回路基板に装着するに際し、回路基板にたとえば光点の配列を考慮した複数の貫通孔を形成し、各貫通孔毎に発光半導体装置の投光部を位置させ、発光半導体装置自体は回路基板の裏面に装着する場合がある。この場合、基板型の発光半導体装置にあっては、図8に示すように回路基板16に形成した貫通孔16aに発光半導体装置の投光部8を位置させ、回路基板16の導体回路17に連接するはんだパターン部に予めはんだを設けたはんだ層18に発光半導体装置の基板1に形成されている電極2および3を当接させ、リフロー装置などではんだ層18を溶かして接続固定するようにしている。
【0006】
また、モールド型の発光半導体装置においても、図11に示すように回路基板16に形成した貫通孔16aに発光半導体装置の投光部15を位置させ、回路基板16の導体回路17に連接するはんだランド部に予めはんだを設けたはんだ層18の上に発光半導体装置のリード12および13を当接させ、リフロー装置などではんだ18を溶かして接続固定するようにしている。
【0007】
【発明が解決しようとする課題】
ところで、製品の製造工程などの都合により、回路基板の裏面に発光半導体装置を装着する場合でも、はんだ付けをディップはんだ付けあるいはフローはんだ付けで行ないたいという要望がある。このようなはんだ付けでは発光半導体装置の電極やリードのはんだ付け部を回路基板のはんだランド部に位置決めし、はんだ付けが終わるまでその位置を回路基板上で保持する必要がある。しかし、上記の従来の発光半導体装置ではこの位置を保持することが極めて困難であるという問題がある。
【0008】
本発明は、このような問題に鑑みなされたもので、回路基板の裏面に発光半導体装置を装着する場合においても、リフローはんだ付けはもとよりディップはんだ付けあるいはフローはんだ付けを容易に行なうことのできる発光半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
請求項1に係る本発明は、回路基板に形成された貫通孔に投光部を位置させて前記回路基板に形成された半田ランドに電極部を半田付けしてなる発光半導体装置において、前記発光半導体装置は、前記回路基板への半田付けに際し、前記回路基板の前記半田ランドを避けた位置で前記回路基板に接着剤で仮止めする仮止め用の突出部を備えてなることを特徴とする
【0010】
請求項2に係る本発明は、発光半導体装置が基板型である場合に、その基板に仮止め用の突部を形成することを特徴とし、請求項3に係る本発明は、発光半導体装置がモールド型である場合に、仮止め用の突部をモールド体に一端を埋設し、他端が前記モールド体から延出する金属片で形成することを特徴とする。
【0011】
本発明では、発光半導体装置に仮止め用の突部を設けているので、発光半導体装置を回路基板に装着する場合には、この突部を利用して回路基板の所定の位置に接着剤などで固定することができ、この固定によってディップはんだ付けあるいはフローはんだ付けに際してもはんだ付けが終わるまで発光半導体装置の電極やリードのはんだ付け部を回路基板のはんだランド部に位置決め保持することが可能になる。
【0012】
【発明の実施の形態】
以下、図1ないし図5を参照して本発明に係る実施形態について説明する。図1は一実施形態に係る発光半導体装置の回路基板への装着を示す斜視図、図2は図1に示す発光半導体装置の平面図、図3は他の実施形態に係る発光半導体装置の回路基板への装着を示す斜視図、図4は図3に示す発光半導体装置の平面図、図5は図4のCーC断面図である。なお、図7ないし図11に示すものと同一部分および対応する部分には同一の符号を付している。
【0013】
図1および図2において、9は一実施形態の発光半導体装置で、1は基板、2および3は電極、8は投光部であり、電極2および3並びに投光部8は、図7に示すものと同様に構成されている。基板1には、長手方向の中央部の両側に弧状(矩形状であってもよい。)に張り出した突出部1aが一体的に形成されている。突出部1aは、回路基板16に装着する際の仮止め固定部となる。
【0014】
すなわち、発光半導体装置9を回路基板16に形成された貫通孔16aに投光部8を位置させて、発光半導体装置9自体を回路基板16の裏面に装着する場合に回路基板16の所定の位置、つまり発光半導体装置9を図示しない吸引チャックなどのマウンタにより発光半導体装置9の電極2および3を回路基板16のはんだランド部18aに合わせて搭載するとき、突出部1aの表面と対向する回路基板16の位置に接着剤19を塗布しておき、その接着力によって発光半導体装置9を回路基板16に仮止め固定する。この固定によりディップはんだ付けあるいはフローはんだ付けに際しても発光半導体装置9の位置ずれを防止することができる。
【0015】
図1および図2に示す実施形態の発光半導体装置9は基板型であるが、モールド型の発光半導体装置では、図3ないし図5に示すように構成するとよい。すなわち、図3ないし図5において、10は他の実施形態の発光半導体装置で、4は発光素子、12および13はリード、14はモールド体、15はレンズ部からなる投光部であり、これらは図10に示すものと同様に構成されている。
【0016】
20はリード12および13と同様の金属片で、リード12および13を形成したリードフレームに形成されており、発光素子4の周囲をエポキシ樹脂でモールドする際に、その一端部はリード12および13とともにモールド体14中に埋め込まれ、他端はモールド体14から延出させている。金属片20のモールド体14から延出している突出部は、回路基板16に装着する際の仮止め固定部となる。
【0017】
すなわち、発光半導体装置10を回路基板16に形成された貫通孔16aに投光部8を位置させて、発光半導体装置10自体を回路基板16の裏面に装着する場合に回路基板16の所定の位置、つまり発光半導体装置10を図示しない吸引チャックなどのマウンタにより発光半導体装置10のリード12および13を回路基板16のはんだランド部18aに合わせて搭載するとき、金属片20の表面と対向する回路基板16の位置に接着剤19を塗布しておき、その接着力によって発光半導体装置10を回路基板16に仮止め固定する。この固定によりディップはんだ付けあるいはフローはんだ付けに際しても発光半導体装置10の位置ずれを防止することができる。
【0018】
なお、この実施形態では金属片20をモールド体14から突出するようにしているが、モールド体に突出部を形成するようにしてもよい。
【0019】
【発明の効果】
以上、詳述したように本発明によれば、発光半導体装置に回路基板に当接する突出部を形成しているので、発光半導体装置を回路基板の裏面に装着する場合においても、はんだ付け時に回路基板に仮止めするスペースが確保され、このスペースによって接着剤などの固着手段の利用が図れ、ディップはんだ付けあるいはフローはんだ付けに容易に対応することができる。またその突出部を発光半導体装置の基板やリードフレームにより形成すると、格別な装置を要することなく簡単に形成することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る発光半導体装置(基板型)の回路基板への装着を示す斜視図である。
【図2】図1に示す発光半導体装置の平面図である。
【図3】本発明の他の実施形態に係る発光半導体装置(モールド型)の回路基板への装着を示す斜視図である。
【図4】図3に示す発光半導体装置の平面図である。
【図5】図4のCーC断面図である。
【図6】従来の一例の発光半導体装置(基板型)の平面図である。
【図7】図6のAーA断面図である。
【図8】従来の発光半導体装置(基板型)の回路基板への装着の一例を示す斜視図である。
【図9】従来の他の例の発光半導体装置(モールド型)の平面図である。
【図10】図9のBーB断面図である。
【図11】従来の発光半導体装置(モールド型)の回路基板への装着の他の例を示す斜視図である。
【符号の説明】
1 基板
1a 突出部
2、3 電極
4 発光素子
5 ワイヤ(導線)
6 反射体
8、15 投光部
9、10 発光半導体装置
12、13 リード
14 モールド体
16 回路基板
16a 貫通孔
17 回路導体
18a はんだランド部
19 接着剤
20 金属片(突出部)

Claims (3)

  1. 回路基板に形成された貫通孔に投光部を位置させて前記回路基板に形成された半田ランドに電極部を半田付けしてなる発光半導体装置において、前記発光半導体装置は、前記回路基板への半田付けに際し、前記回路基板の前記半田ランドを避けた位置で前記回路基板に接着剤で仮止めする仮止め用の突出部を備えてなることを特徴とする発光半導体装置。
  2. 前記仮止め用の突出部は、発光素子を固定接続した基板であることを特徴とする請求項1に記載の半導体発光装置。
  3. 前記仮止め用の突出部は、発光素子を樹脂モールドしたモールド体に一端を埋設し、他端が前記モールド体から延出する金属片であることを特徴とする請求項1に記載の半導体発光装置。
JP23683299A 1999-08-24 1999-08-24 発光半導体装置 Expired - Fee Related JP3864263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23683299A JP3864263B2 (ja) 1999-08-24 1999-08-24 発光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23683299A JP3864263B2 (ja) 1999-08-24 1999-08-24 発光半導体装置

Publications (2)

Publication Number Publication Date
JP2001068738A JP2001068738A (ja) 2001-03-16
JP3864263B2 true JP3864263B2 (ja) 2006-12-27

Family

ID=17006454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23683299A Expired - Fee Related JP3864263B2 (ja) 1999-08-24 1999-08-24 発光半導体装置

Country Status (1)

Country Link
JP (1) JP3864263B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4226796B2 (ja) 2001-05-30 2009-02-18 株式会社日立製作所 液晶表示装置
JP2004265986A (ja) 2003-02-28 2004-09-24 Citizen Electronics Co Ltd 高輝度発光素子及びそれを用いた発光装置及び高輝度発光素子の製造方法
JP2004266124A (ja) * 2003-03-03 2004-09-24 Matsushita Electric Ind Co Ltd 半導体発光装置
KR101537797B1 (ko) * 2008-06-26 2015-07-22 서울반도체 주식회사 발광장치
US8474439B2 (en) 2009-05-21 2013-07-02 Aisan Kogyo Kabushiki Kaisha Fuel vapor processors
KR101509230B1 (ko) * 2013-08-30 2015-04-10 서울반도체 주식회사 발광 디바이스

Also Published As

Publication number Publication date
JP2001068738A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
JP5933959B2 (ja) 半導体光学装置
JP3924481B2 (ja) 半導体チップを使用した半導体装置
JP3553405B2 (ja) チップ型電子部品
JP4023723B2 (ja) 表面実装型発光ダイオード
US5436500A (en) Surface mount semiconductor package
KR101920915B1 (ko) 방열구조를 갖는 반도체 패키지
JP3642823B2 (ja) 側面発光装置
JP4010424B2 (ja) 側面型電子部品の電極構造及びその製造方法
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP3864263B2 (ja) 発光半導体装置
JPH1050734A (ja) チップ型半導体
JPH11191561A (ja) 半導体装置の製造方法
JP2007150045A (ja) 半導体装置
JP2001352105A (ja) 表面実装型発光素子
JP2001035961A (ja) 半導体装置及びその製造方法
JP2000031545A (ja) 半導体発光素子及びその製造方法
JP2002280479A (ja) 表面実装型の半導体装置
JP4389263B2 (ja) 半導体発光装置の製法
JP3308078B2 (ja) 樹脂封止型半導体装置
JPH0783074B2 (ja) モ−ルドトランジスタ
JP4608810B2 (ja) 表面実装型の半導体装置
JP2868367B2 (ja) 表面実装用発光ダイオード
JP2002076161A (ja) 表面実装型の半導体装置
JP2003347596A (ja) 光半導体装置
JPH10150065A (ja) チップサイズパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees