JP3924481B2 - 半導体チップを使用した半導体装置 - Google Patents
半導体チップを使用した半導体装置 Download PDFInfo
- Publication number
- JP3924481B2 JP3924481B2 JP2002063684A JP2002063684A JP3924481B2 JP 3924481 B2 JP3924481 B2 JP 3924481B2 JP 2002063684 A JP2002063684 A JP 2002063684A JP 2002063684 A JP2002063684 A JP 2002063684A JP 3924481 B2 JP3924481 B2 JP 3924481B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor chip
- pad portion
- die
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Description
【０００１】
【発明の属する技術分野】
本発明は，半導体チップを使用した半導体装置のうち，前記半導体チップを，絶縁基板の表面に形成した金属膜によるダイパッド部に対してダイボンディングし，更に，この半導体チップを合成樹脂製のモールド部にてパッケージして成る半導体装置に関するものである。
【０００２】
【従来の技術】
一般に，この種の半導体装置において，その半導体チップを，絶縁基板の表面に形成した金属膜によるダイパッド部に対してダイボンディングするに際しては，半田ペースト等の加熱溶融性のダイボンディング剤を使用し，このダイボンディング剤の適宜量を，前記絶縁基板におけるダイパッド部の表面に塗着し，このダイボンディング剤の上に，半導体チップを載せ，この状態で，前記ダイボンディング剤を，加熱にて一旦溶融したのち凝固するという方法を採用している。
【０００３】
この場合において，従来は，前記絶縁基板における金属膜によるダイパッド部を，これにダイボンディングする半導体チップにおける矩形と相似の矩形にしているものの，その大きを，前記半導体チップより遥かに大きくしていることにより，以下に述べるような問題があった。
【０００４】
【発明が解決しようとする課題】
すなわち，前記ダイパッド部の表面に塗着したダイボンディング剤は，当該ダイボンディング剤を加熱にて溶融したとき，前記ダイパッド部の表面を四方に大きく広がり，この溶融ダイボンディング剤に載っている半導体チップも，前記溶融ダイボンディング剤の四方への広がりに伴って，前記ダイパッド部の表面に沿って中心からずれるように移動し，この中心からずれ移動した位置において，前記溶融ダイボンディング剤の凝固にてダイパッド部に対して固定されることになる。
【０００５】
また，前記ダイパッド部に対して半導体チップが，当該半導体チップにおける各側面が前記ダイパッド部における矩形の各側面と非平行の傾いた姿勢で供給された場合に，この傾いた姿勢は修正されることなく前記傾いた姿勢のままでダイパッド部に固定されることになる。
【０００６】
従って，絶縁基板におけるダイパッド部にダイボンディングした半導体チップを，合成樹脂製のモールド部にてパッケージする場合には，このモールド部における大きさを，当該モールド部にてパッケージする半導体チップが前記したように中心からずれ移動すること，及びその各側面がダイパッド部の各側面と非平行の傾いた姿勢になることを見込み，このいずれの場合においても，当該モールド部にて完全にパッケージできるように，大きくしなければならないから，半導体装置の大型化及び重量のアップを招来するのである。
【０００７】
特に，前記半導体装置が，半導体チップを発光ダイオードチップにし，且つ，モールド部を透明合成樹脂製にしたチップ型ＬＥＤである場合には，前記した中心からずれ移動すること，及びその各側面がダイパッド部の各側面と非平行の傾いた姿勢になることにより，発光ダイオードチップからの光の指向性が変化するから，光の指向性のバラ付きが大きくなるのである。
【０００８】
本発明は，これらの問題を解消することを技術的課題とするものである。
【０００９】
【課題を解決するための手段】
この技術的課題を達成するため本発明の請求項１は，
「平面視で矩形にした絶縁基板の左右両端に端子電極を設け，前記絶縁基板の上面のうち前記両端子電極間の部分には，金属膜にて平面視で矩形にしたダイパッド部を，当該ダイパッド部における四つの各側面が前記絶縁基板における四つの各側面と平行になるように形成するとともに，このダイパッド部における一つの側面から外向きに延びて一方の端子電極に電気的に接続する金属膜による細幅の配線パターンを形成し，前記ダイパッド部の上面には，他方の端子電極に対して電気的に接続する平面視で矩形にした半導体チップを，加熱溶融性のダイボンディング剤にてダイボンディングし，この半導体チップを，前記絶縁基板の上面に形成した合成樹脂製のモールド部にてパッケージして成る半導体装置において，
前記ダイパッド部の矩形における長さ寸法及び幅寸法を，前記半導体チップの矩形における長さ寸法及び幅寸法の０．５０〜１．５０倍にし，更に，前記細幅の配線パターンを，平面視において前記ダイパッド部における一つの側面に対して傾斜する。」
ことを特徴としている。
【００１０】
また，本発明の請求項２は，
「前記請求項１の記載において，前記ダイパッド部の周囲に，当該ダイパッド部から一体的に外向きに前記半導体チップの側面よりも外側にまで延びるようにした細幅の延長部を部分的に設ける。」
ことを特徴としている。
【００１１】
更にまた，本発明の請求項３は，
「前記請求項１又は２の記載において，前記ダイパッド部に，凹み部を，当該凹み部内に前記半導体チップが嵌まることがない大きさにして設ける。」
ことを特徴としている。
【００１２】
【発明の作用・効果】
このように，絶縁基板の表面に形成したダイパッド部において，その矩形における長さ寸法及び幅寸法を，半導体チップの矩形における長さ寸法及び幅寸法の０．５０〜１．５０倍にしたことにより，前記半導体チップを，前記ダイパッド部に対して，当該半導体チップにおける各側面がダイパッド部における各側面に対して非平行の向き姿勢で載せられているか，或いは，半導体チップが前記ダイパッド部の中心からずれた位置に載せられている場合に，加熱にて溶融したダイボンディング剤の表面張力が半導体チップ及びダイパッド部の各側面に同時に作用するから，以下において詳しく述べるように，この表面張力によるセルフアライメントにて，前記矩形の半導体チップは，その各側面が矩形のダイパッド部における各側面と平行又は略平行になる姿勢の向きに自動的に修正されるとともに，当該半導体チップをダイパッド部における中心に正確に位置するように自動的に修正されることになる。
【００１３】
絶縁基板におけるダイパッド部に対する半導体チップのダイボンディングに際して，ダイボンディング剤の表面張力によるセルフアライメントにて，半導体チップにおけるダイパッド部の中心からのずれを小さくすることができるとともに，半導体チップにおける各側面をダイパッド部における各側面に対して平行又は平行に近づけることができるから，この半導体チップをパッケージするモールド部を，従来の場合よりも小さく，ひいては，半導体装置を小型・軽量化できるのである。
【００１４】
特に，半導体装置が，その半導体チップを発光ダイオードチップにしたチップ型ＬＥＤである場合には，その小型・軽量化できるとともに，光の指向性のバラ付きを小さくできるのである。
これに加えて，本発明は，前記ダイパッド部と一方の端子電極とを電気的に接続する細幅の配線パターンを，平面視において前記ダイパッド部における一つの側面に対して傾斜するという構成にしたことにより，この配線パターンのうち前記モールド部にてパッケージされる部分における長さを長くでき，ひいては，前記配線パターンをパッケージするモールド部との密着面積を増大することができるから，前記したようにモールド部を小さくした場合に，この配線パターンを伝って大気中の湿度等が侵入することを確実に低減できる。
【００１５】
ところで，このように，ダイパッド部における矩形の長さ寸法及び幅寸法を，半導体チップの矩形における長さ寸法及び幅寸法の０．５０〜１．５０倍にするという構成にした場合，このダイパッド部に塗着したダイボンディング剤の盛り上がり高さが，前記ダイパッド部を前記したように構成しない場合よりも高くなるから，前記半導体チップにおけるダイパッド部からの高さ位置が，高くなるとともに，この高さ位置が不揃いになるばかりか，ダイボンディング剤の盛り上り高さが高くなることで，これに対する半導体チップのめり込み深さが深くなることで，半導体チップに電気的なショートを発生したり，半導体チップが発光ダイオードチップである場合には，当該発光ダイオードチップからの発光量を減少したりする。
【００１６】
これに対して，本発明は，請求項２又は請求項３の構成にすることを提案する。
【００１７】
すなわち，請求項２は，前記ダイパッド部の周囲に，当該ダイパッド部から一体的に外向きに半導体チップの側面よりも外側にまで延びるようにした細幅の延長部を部分的に設けるという構成にしたのであり，これにより，前記ダイパッド部の表面において加熱にて溶融したダイボンディング剤の一部は，前記細幅の延長部の表面に広がり，この広がりによって，前記ダイパッド部の表面におけるダイボンディング剤の盛り上がり高さを，当該ダイボンディング剤によるセルフアライメントを確保した状態のもとで，低くできるから，半導体チップにおけるダイパッド部からの浮き上がり高さを低くできるとともに，高さの不揃いを低減でき，しかも，ダイボンディング剤に対する半導体チップのめり込み深さが浅くなって，半導体チップに電気的ショートが発生することを低減でき，且つ，半導体チップが発光ダイオードチップである場合には，当該発光ダイオードチップからの発光量が低下することを回避できるのである。
【００１８】
また，請求項３は，前記ダイパッド部に，凹み部を，当該凹み部内に前記半導体チップが嵌まることがない大きさにして設けるという構成にしたものであり，これにより，前記ダイパッド部の表面において加熱にて溶融したダイボンディング剤の一部は，前記凹み部に入って，前記ダイパッド部の表面におけるダイボンディング剤の盛り上がり高さを，当該ダイボンディング剤によるセルフアライメントを確保した状態のもとで，低くできるから，半導体チップにおけるダイパッド部からの浮き上がり高さを低くできるとともに，高さの不揃いを低減でき，しかも，ダイボンディング剤に対する半導体チップのめり込み深さが浅くなって，半導体チップに電気的ショートが発生することを低減でき，且つ，半導体チップが発光ダイオードチップである場合には，当該発光ダイオードチップからの発光量が低下することを回避できるのである。
【００１９】
もちろん，請求項２による構成と請求項３による構成とを組み合わせた形態にしても良いことはいうまでもない。
【００２０】
【発明の実施の形態】
以下，本発明の実施の形態を，チップ型ＬＥＤに適用した場合の図面について説明する。
【００２１】
図１〜図６は，第１の実施の形態を示す。
【００２２】
この図において，符号１は，チップ型ＬＥＤを示し，このチップ型ＬＥＤ１は，平面視で矩形のチップ型にした絶縁基板２を備え，この絶縁基板２の上面には，その左右両端に金属膜による端子電極４，５が形成されているとともに，この両端子電極４，５間の部位に平面視で矩形にした金属膜によるダイパッド部３が，当該ダイパッド部における四つの各側面が前記絶縁基板２における四つの各側面と平行になるように形成されている。更に，前記絶縁基板２の上面のうち前記ダイパッド部３と一方の端子電極４との間の部分には，前記ダイパッド部３における一つの側面から外向きに延びて一方の端子電極４に電気的に接続する金属膜による細幅の配線パターン６が形成されている。
【００２３】
更に，前記チップ型ＬＥＤ１は，前記ダイパッド部３の上面にダイボンディングした平面視で矩形の発光ダイオードチップ７と，この発光ダイオードチップ７と前記他方の端子電極５との間をワイヤボンディングした細い金属線８と，前記発光ダイオードチップ６及び配線パターン６の部分をパッケージする透明合成樹脂製のモールド部９とを備えている。
【００２４】
なお，前記両端子電極４，５は，絶縁基板２の上面から端面及び下面にわたるように延びている。
【００２５】
そして，前記絶縁基板２上面におけるダイパッド部３に対して発光ダイオードチップ７をダイボンディングするに際しては，以下に述べるように構成する。
【００２６】
前記発光ダイオードチップ７は，一般的に言って，長さ寸法Ｌ０で幅寸法Ｗ０の矩形であるから，前記ダイパッド部３を，その長さ寸法Ｌ１及び幅寸法Ｗ１を，前記発光ダイオードチップ７の矩形における長さ寸法Ｌ０及び幅寸法Ｗ０と等しいか，略等しくした合同又は略合同の矩形して，このダイパッド部３の上面に，図３に示すように，半田ペースト１０の適宜量を塗着し，次いで，この半田ペースト１０の上に，図４に示すように，前記発光ダイオードチップ７を載せ，この状態で，半田の溶融点以上の温度に加熱したのち冷却して半田を凝固するというようにする。
【００２７】
このように構成することにより，前記矩形の発光ダイオードチップ７を，前記矩形のダイパッド部３に対して，図５に二点鎖線で示すように，当該発光ダイオードチップ７における各側面がダイパッド部３における各側面に対して非平行の向き姿勢で載せられているか，或いは，発光ダイオードチップ７が前記ダイパッド部３の中心からずれた位置に載せられている場合に，加熱溶融した半田における表面張力が発光ダイオードチップ７及びダイパッド部３の各側面に同時に作用するから，この表面張力によるセルフアライメントにて，前記矩形の発光ダイオードチップ７は，その各側面が矩形のダイパッド部３における各側面と平行又は略平行になる姿勢の向きに自動的に修正されるとともに，当該発光ダイオードチップ７がダイパッド部３における中心に正確に位置するように自動的に修正されることになる。
【００２８】
そして，前記発光ダイオードチップ７は，前記のように修正された姿勢のままで，溶融半田の凝固にて固定される。
【００２９】
この場合において，本発明者達の実験によると，加熱溶融した半田における表面張力のセルフアライメントによる前記した自動的な修正は，前記ダイパッド３における矩形の長さ寸法Ｌ１及び幅寸法Ｗ１を，前記発光ダイオードチップ７における矩形の長さ寸法Ｌ０及び幅寸法Ｗ０の０．５０〜１．５０倍の範囲内にした場合において確実に達成できるのであり，好ましくは，０．６５〜１．３５倍の範囲内で，最も好ましいのは，０．７５〜１．２５倍の範囲内であった。また，導電性ペースト等の半田ペースト以外の加熱溶融性ダイボンディング剤についても同様であった。
【００３０】
つまり，このように構成することにより，絶縁基板２におけるダイパッド部３に対する発光ダイオードチップ７のダイボンディングに際して，ダイボンディング剤のセルフアライメントにより，発光ダイオードチップ７におけるダイパッド部３の中心からのずれを小さくすることができるとともに，発光ダイオードチップ７における各側面をダイパッド部３における各側面に対して平行又は平行に近づけることができるから，この発光ダイオードチップ７をパッケージするモールド部９及び絶縁基板における幅寸法を，従来の場合よりも小さくでき，ひいては，チップ型ＬＥＤ１を小型・軽量化できるとともに，発光ダイオードチップ６からの発射される光の指向性のバラ付きを小さくできる。
【００３１】
しかも，本実施の形態においては，前記ダイパッド部３と一方の端子電極４とを電気的に接続する細幅の配線パターン６を，図２に二点鎖線Ａで示すように，前記ダイパッド部３における一つの側面に対して直角にすることなく，実線で示すように，前記ダイパッド部３における一つの側面に対して斜めに傾斜することにより，この配線パターン６の長さを長くし，これをパッケージするモールド部９との密着面積を増大するようにして，この配線パターン６を伝って大気中の湿度等が侵入することを確実に低減できるように構成している。この場合，前記配線パターンは，一本にすることに限らず，図７に実線で示す傾斜状の配線パターン６と，二点鎖線で示す傾斜状の配線パターン６′との二本にしても良い。
【００３２】
次に，図８は，第２の実施の形態を示す。
【００３３】
この第２の実施の形態は，前記絶縁基板２における上面に矩形に形成したダイバッド部３における各隅角部に，当該ダイパッド部３から一体的に外向きに前記半導体チップ７の 側面よりも外側にまで延びるようにした細幅の延長部３ａを設けたものである。
【００３４】
このように，ダイパッド部３に，当該ダイパッド部３から一体的に外向きに延びる細幅の延長部３ａを部分的に設けることにより，このダイパッド部３の表面に塗着した半田ペースト１０を，これに発光ダイオードチップ７を載せたのち加熱溶融したとき，この溶融半田の一部が，前記細幅の延長部３ａの表面にまで広がることになるから，この広がりによって，前記ダイパッド部３の表面における溶融半田の盛り上がり高さを，当該溶融半田の表面張力によるセルフアライメントを確保した状態のもとで，低くできるのである。
【００３５】
この場合，第２の実施の形態の変形例としては，前記ダイパッド部３に対する細幅の延長部３ａを，図９に示すように，前記ダイパッド部３における各側面の部分に設けるという構成しても良い。
【００３６】
そして，図１０及び図１１は，第３の実施の形態を示す。
【００３７】
この第３の実施の形態は，前記絶縁基板２における上面に矩形に形成したダイバッド部３に，凹み部１１を，当該凹み部１１内に前記発光ダイオードチップ７が嵌まることがない大きさにして設けるものである。
【００３８】
このように構成することにより，前記ダイパッド部３の表面に塗着した半田ペースト１０を，これに発光ダイオードチップ７を載せたのち加熱溶融したとき，この溶融半田の一部が，前記凹み部１１に入ることになるから，これによって，前記ダイパッド部３の表面における溶融半田の盛り上がり高さを，当該溶融半田の表面張力によるセルフアライメントを確保した状態のもとで，低くできるのである。
【００３９】
前記実施の形態は，発光ダイオードチップを使用したチップ型ＬＥＤに適用した場合であったが，本発明は，このチップ型ＬＥＤに限らず，ダイオード又はトランジスター等の他の半導体装置に適用できることはいうまでもない。
【図面の簡単な説明】
【図１】第１の実施の形態によるチップ型ＬＥＤを示す縦断正面図である。
【図２】図１の平面図である。
【図３】前記第１の実施の形態によるチップ型ＬＥＤを示す斜視図である。
【図４】前記第１の実施の形態における分解斜視図である。
【図５】図４のＶ−Ｖ視断面図である。
【図６】前記第１の実施の形態において絶縁基板に発光ダイオードチップをダイボンディングした状態を示す縦断正面図である。
【図７】図６の平面図である。
【図８】第２の実施の形態における絶縁基板を示す斜視図である。
【図９】第２の実施の形態における別の絶縁基板を示す斜視図である。
【図１０】第３の実施の形態における絶縁基板を示す斜視図である。
【図１１】図１０の XII − XII 視断面図である。
【符号の説明】
１ チップ型ＬＥＤ
２ 絶縁基板
３ ダイパッド部
３ａ 延長部
４，５ 端子電極
６ 配線パターン
７ 発光ダイオードチップ
８ 金属線
９ モールド部
１０ 半田ペースト（ダイボンディング剤）
【発明の属する技術分野】
本発明は，半導体チップを使用した半導体装置のうち，前記半導体チップを，絶縁基板の表面に形成した金属膜によるダイパッド部に対してダイボンディングし，更に，この半導体チップを合成樹脂製のモールド部にてパッケージして成る半導体装置に関するものである。
【０００２】
【従来の技術】
一般に，この種の半導体装置において，その半導体チップを，絶縁基板の表面に形成した金属膜によるダイパッド部に対してダイボンディングするに際しては，半田ペースト等の加熱溶融性のダイボンディング剤を使用し，このダイボンディング剤の適宜量を，前記絶縁基板におけるダイパッド部の表面に塗着し，このダイボンディング剤の上に，半導体チップを載せ，この状態で，前記ダイボンディング剤を，加熱にて一旦溶融したのち凝固するという方法を採用している。
【０００３】
この場合において，従来は，前記絶縁基板における金属膜によるダイパッド部を，これにダイボンディングする半導体チップにおける矩形と相似の矩形にしているものの，その大きを，前記半導体チップより遥かに大きくしていることにより，以下に述べるような問題があった。
【０００４】
【発明が解決しようとする課題】
すなわち，前記ダイパッド部の表面に塗着したダイボンディング剤は，当該ダイボンディング剤を加熱にて溶融したとき，前記ダイパッド部の表面を四方に大きく広がり，この溶融ダイボンディング剤に載っている半導体チップも，前記溶融ダイボンディング剤の四方への広がりに伴って，前記ダイパッド部の表面に沿って中心からずれるように移動し，この中心からずれ移動した位置において，前記溶融ダイボンディング剤の凝固にてダイパッド部に対して固定されることになる。
【０００５】
また，前記ダイパッド部に対して半導体チップが，当該半導体チップにおける各側面が前記ダイパッド部における矩形の各側面と非平行の傾いた姿勢で供給された場合に，この傾いた姿勢は修正されることなく前記傾いた姿勢のままでダイパッド部に固定されることになる。
【０００６】
従って，絶縁基板におけるダイパッド部にダイボンディングした半導体チップを，合成樹脂製のモールド部にてパッケージする場合には，このモールド部における大きさを，当該モールド部にてパッケージする半導体チップが前記したように中心からずれ移動すること，及びその各側面がダイパッド部の各側面と非平行の傾いた姿勢になることを見込み，このいずれの場合においても，当該モールド部にて完全にパッケージできるように，大きくしなければならないから，半導体装置の大型化及び重量のアップを招来するのである。
【０００７】
特に，前記半導体装置が，半導体チップを発光ダイオードチップにし，且つ，モールド部を透明合成樹脂製にしたチップ型ＬＥＤである場合には，前記した中心からずれ移動すること，及びその各側面がダイパッド部の各側面と非平行の傾いた姿勢になることにより，発光ダイオードチップからの光の指向性が変化するから，光の指向性のバラ付きが大きくなるのである。
【０００８】
本発明は，これらの問題を解消することを技術的課題とするものである。
【０００９】
【課題を解決するための手段】
この技術的課題を達成するため本発明の請求項１は，
「平面視で矩形にした絶縁基板の左右両端に端子電極を設け，前記絶縁基板の上面のうち前記両端子電極間の部分には，金属膜にて平面視で矩形にしたダイパッド部を，当該ダイパッド部における四つの各側面が前記絶縁基板における四つの各側面と平行になるように形成するとともに，このダイパッド部における一つの側面から外向きに延びて一方の端子電極に電気的に接続する金属膜による細幅の配線パターンを形成し，前記ダイパッド部の上面には，他方の端子電極に対して電気的に接続する平面視で矩形にした半導体チップを，加熱溶融性のダイボンディング剤にてダイボンディングし，この半導体チップを，前記絶縁基板の上面に形成した合成樹脂製のモールド部にてパッケージして成る半導体装置において，
前記ダイパッド部の矩形における長さ寸法及び幅寸法を，前記半導体チップの矩形における長さ寸法及び幅寸法の０．５０〜１．５０倍にし，更に，前記細幅の配線パターンを，平面視において前記ダイパッド部における一つの側面に対して傾斜する。」
ことを特徴としている。
【００１０】
また，本発明の請求項２は，
「前記請求項１の記載において，前記ダイパッド部の周囲に，当該ダイパッド部から一体的に外向きに前記半導体チップの側面よりも外側にまで延びるようにした細幅の延長部を部分的に設ける。」
ことを特徴としている。
【００１１】
更にまた，本発明の請求項３は，
「前記請求項１又は２の記載において，前記ダイパッド部に，凹み部を，当該凹み部内に前記半導体チップが嵌まることがない大きさにして設ける。」
ことを特徴としている。
【００１２】
【発明の作用・効果】
このように，絶縁基板の表面に形成したダイパッド部において，その矩形における長さ寸法及び幅寸法を，半導体チップの矩形における長さ寸法及び幅寸法の０．５０〜１．５０倍にしたことにより，前記半導体チップを，前記ダイパッド部に対して，当該半導体チップにおける各側面がダイパッド部における各側面に対して非平行の向き姿勢で載せられているか，或いは，半導体チップが前記ダイパッド部の中心からずれた位置に載せられている場合に，加熱にて溶融したダイボンディング剤の表面張力が半導体チップ及びダイパッド部の各側面に同時に作用するから，以下において詳しく述べるように，この表面張力によるセルフアライメントにて，前記矩形の半導体チップは，その各側面が矩形のダイパッド部における各側面と平行又は略平行になる姿勢の向きに自動的に修正されるとともに，当該半導体チップをダイパッド部における中心に正確に位置するように自動的に修正されることになる。
【００１３】
絶縁基板におけるダイパッド部に対する半導体チップのダイボンディングに際して，ダイボンディング剤の表面張力によるセルフアライメントにて，半導体チップにおけるダイパッド部の中心からのずれを小さくすることができるとともに，半導体チップにおける各側面をダイパッド部における各側面に対して平行又は平行に近づけることができるから，この半導体チップをパッケージするモールド部を，従来の場合よりも小さく，ひいては，半導体装置を小型・軽量化できるのである。
【００１４】
特に，半導体装置が，その半導体チップを発光ダイオードチップにしたチップ型ＬＥＤである場合には，その小型・軽量化できるとともに，光の指向性のバラ付きを小さくできるのである。
これに加えて，本発明は，前記ダイパッド部と一方の端子電極とを電気的に接続する細幅の配線パターンを，平面視において前記ダイパッド部における一つの側面に対して傾斜するという構成にしたことにより，この配線パターンのうち前記モールド部にてパッケージされる部分における長さを長くでき，ひいては，前記配線パターンをパッケージするモールド部との密着面積を増大することができるから，前記したようにモールド部を小さくした場合に，この配線パターンを伝って大気中の湿度等が侵入することを確実に低減できる。
【００１５】
ところで，このように，ダイパッド部における矩形の長さ寸法及び幅寸法を，半導体チップの矩形における長さ寸法及び幅寸法の０．５０〜１．５０倍にするという構成にした場合，このダイパッド部に塗着したダイボンディング剤の盛り上がり高さが，前記ダイパッド部を前記したように構成しない場合よりも高くなるから，前記半導体チップにおけるダイパッド部からの高さ位置が，高くなるとともに，この高さ位置が不揃いになるばかりか，ダイボンディング剤の盛り上り高さが高くなることで，これに対する半導体チップのめり込み深さが深くなることで，半導体チップに電気的なショートを発生したり，半導体チップが発光ダイオードチップである場合には，当該発光ダイオードチップからの発光量を減少したりする。
【００１６】
これに対して，本発明は，請求項２又は請求項３の構成にすることを提案する。
【００１７】
すなわち，請求項２は，前記ダイパッド部の周囲に，当該ダイパッド部から一体的に外向きに半導体チップの側面よりも外側にまで延びるようにした細幅の延長部を部分的に設けるという構成にしたのであり，これにより，前記ダイパッド部の表面において加熱にて溶融したダイボンディング剤の一部は，前記細幅の延長部の表面に広がり，この広がりによって，前記ダイパッド部の表面におけるダイボンディング剤の盛り上がり高さを，当該ダイボンディング剤によるセルフアライメントを確保した状態のもとで，低くできるから，半導体チップにおけるダイパッド部からの浮き上がり高さを低くできるとともに，高さの不揃いを低減でき，しかも，ダイボンディング剤に対する半導体チップのめり込み深さが浅くなって，半導体チップに電気的ショートが発生することを低減でき，且つ，半導体チップが発光ダイオードチップである場合には，当該発光ダイオードチップからの発光量が低下することを回避できるのである。
【００１８】
また，請求項３は，前記ダイパッド部に，凹み部を，当該凹み部内に前記半導体チップが嵌まることがない大きさにして設けるという構成にしたものであり，これにより，前記ダイパッド部の表面において加熱にて溶融したダイボンディング剤の一部は，前記凹み部に入って，前記ダイパッド部の表面におけるダイボンディング剤の盛り上がり高さを，当該ダイボンディング剤によるセルフアライメントを確保した状態のもとで，低くできるから，半導体チップにおけるダイパッド部からの浮き上がり高さを低くできるとともに，高さの不揃いを低減でき，しかも，ダイボンディング剤に対する半導体チップのめり込み深さが浅くなって，半導体チップに電気的ショートが発生することを低減でき，且つ，半導体チップが発光ダイオードチップである場合には，当該発光ダイオードチップからの発光量が低下することを回避できるのである。
【００１９】
もちろん，請求項２による構成と請求項３による構成とを組み合わせた形態にしても良いことはいうまでもない。
【００２０】
【発明の実施の形態】
以下，本発明の実施の形態を，チップ型ＬＥＤに適用した場合の図面について説明する。
【００２１】
図１〜図６は，第１の実施の形態を示す。
【００２２】
この図において，符号１は，チップ型ＬＥＤを示し，このチップ型ＬＥＤ１は，平面視で矩形のチップ型にした絶縁基板２を備え，この絶縁基板２の上面には，その左右両端に金属膜による端子電極４，５が形成されているとともに，この両端子電極４，５間の部位に平面視で矩形にした金属膜によるダイパッド部３が，当該ダイパッド部における四つの各側面が前記絶縁基板２における四つの各側面と平行になるように形成されている。更に，前記絶縁基板２の上面のうち前記ダイパッド部３と一方の端子電極４との間の部分には，前記ダイパッド部３における一つの側面から外向きに延びて一方の端子電極４に電気的に接続する金属膜による細幅の配線パターン６が形成されている。
【００２３】
更に，前記チップ型ＬＥＤ１は，前記ダイパッド部３の上面にダイボンディングした平面視で矩形の発光ダイオードチップ７と，この発光ダイオードチップ７と前記他方の端子電極５との間をワイヤボンディングした細い金属線８と，前記発光ダイオードチップ６及び配線パターン６の部分をパッケージする透明合成樹脂製のモールド部９とを備えている。
【００２４】
なお，前記両端子電極４，５は，絶縁基板２の上面から端面及び下面にわたるように延びている。
【００２５】
そして，前記絶縁基板２上面におけるダイパッド部３に対して発光ダイオードチップ７をダイボンディングするに際しては，以下に述べるように構成する。
【００２６】
前記発光ダイオードチップ７は，一般的に言って，長さ寸法Ｌ０で幅寸法Ｗ０の矩形であるから，前記ダイパッド部３を，その長さ寸法Ｌ１及び幅寸法Ｗ１を，前記発光ダイオードチップ７の矩形における長さ寸法Ｌ０及び幅寸法Ｗ０と等しいか，略等しくした合同又は略合同の矩形して，このダイパッド部３の上面に，図３に示すように，半田ペースト１０の適宜量を塗着し，次いで，この半田ペースト１０の上に，図４に示すように，前記発光ダイオードチップ７を載せ，この状態で，半田の溶融点以上の温度に加熱したのち冷却して半田を凝固するというようにする。
【００２７】
このように構成することにより，前記矩形の発光ダイオードチップ７を，前記矩形のダイパッド部３に対して，図５に二点鎖線で示すように，当該発光ダイオードチップ７における各側面がダイパッド部３における各側面に対して非平行の向き姿勢で載せられているか，或いは，発光ダイオードチップ７が前記ダイパッド部３の中心からずれた位置に載せられている場合に，加熱溶融した半田における表面張力が発光ダイオードチップ７及びダイパッド部３の各側面に同時に作用するから，この表面張力によるセルフアライメントにて，前記矩形の発光ダイオードチップ７は，その各側面が矩形のダイパッド部３における各側面と平行又は略平行になる姿勢の向きに自動的に修正されるとともに，当該発光ダイオードチップ７がダイパッド部３における中心に正確に位置するように自動的に修正されることになる。
【００２８】
そして，前記発光ダイオードチップ７は，前記のように修正された姿勢のままで，溶融半田の凝固にて固定される。
【００２９】
この場合において，本発明者達の実験によると，加熱溶融した半田における表面張力のセルフアライメントによる前記した自動的な修正は，前記ダイパッド３における矩形の長さ寸法Ｌ１及び幅寸法Ｗ１を，前記発光ダイオードチップ７における矩形の長さ寸法Ｌ０及び幅寸法Ｗ０の０．５０〜１．５０倍の範囲内にした場合において確実に達成できるのであり，好ましくは，０．６５〜１．３５倍の範囲内で，最も好ましいのは，０．７５〜１．２５倍の範囲内であった。また，導電性ペースト等の半田ペースト以外の加熱溶融性ダイボンディング剤についても同様であった。
【００３０】
つまり，このように構成することにより，絶縁基板２におけるダイパッド部３に対する発光ダイオードチップ７のダイボンディングに際して，ダイボンディング剤のセルフアライメントにより，発光ダイオードチップ７におけるダイパッド部３の中心からのずれを小さくすることができるとともに，発光ダイオードチップ７における各側面をダイパッド部３における各側面に対して平行又は平行に近づけることができるから，この発光ダイオードチップ７をパッケージするモールド部９及び絶縁基板における幅寸法を，従来の場合よりも小さくでき，ひいては，チップ型ＬＥＤ１を小型・軽量化できるとともに，発光ダイオードチップ６からの発射される光の指向性のバラ付きを小さくできる。
【００３１】
しかも，本実施の形態においては，前記ダイパッド部３と一方の端子電極４とを電気的に接続する細幅の配線パターン６を，図２に二点鎖線Ａで示すように，前記ダイパッド部３における一つの側面に対して直角にすることなく，実線で示すように，前記ダイパッド部３における一つの側面に対して斜めに傾斜することにより，この配線パターン６の長さを長くし，これをパッケージするモールド部９との密着面積を増大するようにして，この配線パターン６を伝って大気中の湿度等が侵入することを確実に低減できるように構成している。この場合，前記配線パターンは，一本にすることに限らず，図７に実線で示す傾斜状の配線パターン６と，二点鎖線で示す傾斜状の配線パターン６′との二本にしても良い。
【００３２】
次に，図８は，第２の実施の形態を示す。
【００３３】
この第２の実施の形態は，前記絶縁基板２における上面に矩形に形成したダイバッド部３における各隅角部に，当該ダイパッド部３から一体的に外向きに前記半導体チップ７の 側面よりも外側にまで延びるようにした細幅の延長部３ａを設けたものである。
【００３４】
このように，ダイパッド部３に，当該ダイパッド部３から一体的に外向きに延びる細幅の延長部３ａを部分的に設けることにより，このダイパッド部３の表面に塗着した半田ペースト１０を，これに発光ダイオードチップ７を載せたのち加熱溶融したとき，この溶融半田の一部が，前記細幅の延長部３ａの表面にまで広がることになるから，この広がりによって，前記ダイパッド部３の表面における溶融半田の盛り上がり高さを，当該溶融半田の表面張力によるセルフアライメントを確保した状態のもとで，低くできるのである。
【００３５】
この場合，第２の実施の形態の変形例としては，前記ダイパッド部３に対する細幅の延長部３ａを，図９に示すように，前記ダイパッド部３における各側面の部分に設けるという構成しても良い。
【００３６】
そして，図１０及び図１１は，第３の実施の形態を示す。
【００３７】
この第３の実施の形態は，前記絶縁基板２における上面に矩形に形成したダイバッド部３に，凹み部１１を，当該凹み部１１内に前記発光ダイオードチップ７が嵌まることがない大きさにして設けるものである。
【００３８】
このように構成することにより，前記ダイパッド部３の表面に塗着した半田ペースト１０を，これに発光ダイオードチップ７を載せたのち加熱溶融したとき，この溶融半田の一部が，前記凹み部１１に入ることになるから，これによって，前記ダイパッド部３の表面における溶融半田の盛り上がり高さを，当該溶融半田の表面張力によるセルフアライメントを確保した状態のもとで，低くできるのである。
【００３９】
前記実施の形態は，発光ダイオードチップを使用したチップ型ＬＥＤに適用した場合であったが，本発明は，このチップ型ＬＥＤに限らず，ダイオード又はトランジスター等の他の半導体装置に適用できることはいうまでもない。
【図面の簡単な説明】
【図１】第１の実施の形態によるチップ型ＬＥＤを示す縦断正面図である。
【図２】図１の平面図である。
【図３】前記第１の実施の形態によるチップ型ＬＥＤを示す斜視図である。
【図４】前記第１の実施の形態における分解斜視図である。
【図５】図４のＶ−Ｖ視断面図である。
【図６】前記第１の実施の形態において絶縁基板に発光ダイオードチップをダイボンディングした状態を示す縦断正面図である。
【図７】図６の平面図である。
【図８】第２の実施の形態における絶縁基板を示す斜視図である。
【図９】第２の実施の形態における別の絶縁基板を示す斜視図である。
【図１０】第３の実施の形態における絶縁基板を示す斜視図である。
【図１１】図１０の XII − XII 視断面図である。
【符号の説明】
１ チップ型ＬＥＤ
２ 絶縁基板
３ ダイパッド部
３ａ 延長部
４，５ 端子電極
６ 配線パターン
７ 発光ダイオードチップ
８ 金属線
９ モールド部
１０ 半田ペースト（ダイボンディング剤）
Claims (3)
- 平面視で矩形にした絶縁基板の左右両端に端子電極を設け，前記絶縁基板の上面のうち前記両端子電極間の部分には，金属膜にて平面視で矩形にしたダイパッド部を，当該ダイパッド部における四つの各側面が前記絶縁基板における四つの各側面と平行になるように形成するとともに，このダイパッド部における一つの側面から外向きに延びて一方の端子電極に電気的に接続する金属膜による細幅の配線パターンを形成し，前記ダイパッド部の上面には，他方の端子電極に対して電気的に接続する平面視で矩形にした半導体チップを，加熱溶融性のダイボンディング剤にてダイボンディングし，この半導体チップを，前記絶縁基板の上面に形成した合成樹脂製のモールド部にてパッケージして成る半導体装置において，
前記ダイパッド部の矩形における長さ寸法及び幅寸法を，前記半導体チップの矩形における長さ寸法及び幅寸法の０．５０〜１．５０倍にし，更に，前記細幅の配線パターンを，平面視において前記ダイパッド部における一つの側面に対して傾斜することを特徴とする半導体チップを使用した半導体装置。 - 前記請求項１の記載において，前記ダイパッド部の周囲に，当該ダイパッド部から一体的に外向きに前記半導体チップの側面よりも外側にまで延びるようにした細幅の延長部を部分的に設けることを特徴とする半導体チップを使用した半導体装置。
- 前記請求項１又は２の記載において，前記ダイパッド部に，凹み部を，当該凹み部内に前記半導体チップが嵌まることがない大きさにして設けることを特徴とする半導体チップを使用した半導体装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063684A JP3924481B2 (ja) | 2002-03-08 | 2002-03-08 | 半導体チップを使用した半導体装置 |
| KR1020037016753A KR100951626B1 (ko) | 2002-03-08 | 2003-02-24 | 반도체 칩을 사용한 반도체 장치 |
| CNB038008084A CN100524703C (zh) | 2002-03-08 | 2003-02-24 | 使用半导体芯片的半导体装置 |
| PCT/JP2003/001994 WO2003077312A1 (en) | 2002-03-08 | 2003-02-24 | Semiconductor device using semiconductor chip |
| DE10392365T DE10392365T5 (de) | 2002-03-08 | 2003-02-24 | Halbleitervorrichtung mit einem Halbleiterchip |
| US10/506,826 US7242033B2 (en) | 2002-03-08 | 2003-02-24 | Semiconductor device using LED chip |
| AU2003211644A AU2003211644A1 (en) | 2002-03-08 | 2003-02-24 | Semiconductor device using semiconductor chip |
| TW92104514A TWI258193B (en) | 2002-03-08 | 2003-03-04 | Semiconductor device using semiconductor chip |
| US11/810,724 US20070246731A1 (en) | 2002-03-08 | 2007-06-07 | Semiconductor device using semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063684A JP3924481B2 (ja) | 2002-03-08 | 2002-03-08 | 半導体チップを使用した半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003264267A JP2003264267A (ja) | 2003-09-19 |
| JP3924481B2 true JP3924481B2 (ja) | 2007-06-06 |
Family
ID=29196835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002063684A Expired - Lifetime JP3924481B2 (ja) | 2002-03-08 | 2002-03-08 | 半導体チップを使用した半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3924481B2 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1816685A4 (en) | 2004-10-27 | 2010-01-13 | Kyocera Corp | LIGHT EMITTING ELEMENT PLATE, BEARING CAPACITOR FOR LIGHT EMITTING ELEMENTS, LIGHT EMITTING DEVICE AND LIGHTING DEVICE |
| US9070850B2 (en) | 2007-10-31 | 2015-06-30 | Cree, Inc. | Light emitting diode package and method for fabricating same |
| US8669572B2 (en) | 2005-06-10 | 2014-03-11 | Cree, Inc. | Power lamp package |
| US8398448B2 (en) * | 2005-11-09 | 2013-03-19 | Koninklijke Electronics N.V. | Assembling lighting elements onto a substrate |
| US7675145B2 (en) | 2006-03-28 | 2010-03-09 | Cree Hong Kong Limited | Apparatus, system and method for use in mounting electronic elements |
| US7635915B2 (en) | 2006-04-26 | 2009-12-22 | Cree Hong Kong Limited | Apparatus and method for use in mounting electronic elements |
| JP5125060B2 (ja) * | 2006-11-02 | 2013-01-23 | 日亜化学工業株式会社 | 発光装置 |
| JP4940900B2 (ja) * | 2006-11-08 | 2012-05-30 | 日亜化学工業株式会社 | 実装用部品、および半導体装置 |
| US9711703B2 (en) | 2007-02-12 | 2017-07-18 | Cree Huizhou Opto Limited | Apparatus, system and method for use in mounting electronic elements |
| JP5082710B2 (ja) * | 2007-09-19 | 2012-11-28 | 日亜化学工業株式会社 | 発光装置 |
| JP5192773B2 (ja) * | 2007-10-22 | 2013-05-08 | パナソニック株式会社 | 発光装置 |
| US10256385B2 (en) | 2007-10-31 | 2019-04-09 | Cree, Inc. | Light emitting die (LED) packages and related methods |
| JP2009302229A (ja) * | 2008-06-12 | 2009-12-24 | Mitsubishi Materials Corp | 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法 |
| WO2009151123A1 (ja) * | 2008-06-12 | 2009-12-17 | 三菱マテリアル株式会社 | はんだペーストを用いた基板と被搭載物の接合方法 |
| JP2010056399A (ja) * | 2008-08-29 | 2010-03-11 | Mitsubishi Materials Corp | 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法 |
| JP5363789B2 (ja) * | 2008-11-18 | 2013-12-11 | スタンレー電気株式会社 | 光半導体装置 |
| US8368112B2 (en) | 2009-01-14 | 2013-02-05 | Cree Huizhou Opto Limited | Aligned multiple emitter package |
| JP5585013B2 (ja) * | 2009-07-14 | 2014-09-10 | 日亜化学工業株式会社 | 発光装置 |
| US9012938B2 (en) | 2010-04-09 | 2015-04-21 | Cree, Inc. | High reflective substrate of light emitting devices with improved light output |
| WO2011126135A1 (ja) * | 2010-04-09 | 2011-10-13 | ローム株式会社 | Ｌｅｄモジュール |
| JP6262816B2 (ja) * | 2011-02-16 | 2018-01-17 | ローム株式会社 | Ｌｅｄモジュール |
| US8704433B2 (en) | 2011-08-22 | 2014-04-22 | Lg Innotek Co., Ltd. | Light emitting device package and light unit |
| US8773006B2 (en) * | 2011-08-22 | 2014-07-08 | Lg Innotek Co., Ltd. | Light emitting device package, light source module, and lighting system including the same |
| JP6154987B2 (ja) * | 2011-09-22 | 2017-06-28 | 新電元工業株式会社 | 半導体装置 |
| US8564004B2 (en) | 2011-11-29 | 2013-10-22 | Cree, Inc. | Complex primary optics with intermediate elements |
| JP6079223B2 (ja) * | 2011-12-28 | 2017-02-15 | 日亜化学工業株式会社 | 発光装置用パッケージ成形体 |
| US9093621B2 (en) | 2011-12-28 | 2015-07-28 | Nichia Corporation | Molded package for light emitting device |
| JP5876299B2 (ja) * | 2012-01-18 | 2016-03-02 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
| JP6191308B2 (ja) * | 2012-07-27 | 2017-09-06 | 日亜化学工業株式会社 | ライン光源用発光装置 |
| JP2013225690A (ja) * | 2013-07-01 | 2013-10-31 | Rohm Co Ltd | 半導体発光装置 |
| JP6167825B2 (ja) * | 2013-10-07 | 2017-07-26 | 三菱電機株式会社 | 半導体装置 |
| JP6487626B2 (ja) * | 2014-03-24 | 2019-03-20 | スタンレー電気株式会社 | 半導体装置 |
| US9601670B2 (en) | 2014-07-11 | 2017-03-21 | Cree, Inc. | Method to form primary optic with variable shapes and/or geometries without a substrate |
| US10622522B2 (en) | 2014-09-05 | 2020-04-14 | Theodore Lowes | LED packages with chips having insulated surfaces |
| JP2016096322A (ja) * | 2014-11-07 | 2016-05-26 | 日亜化学工業株式会社 | 発光装置 |
| US9589940B2 (en) | 2014-11-07 | 2017-03-07 | Nichia Corporation | Light emitting device |
| JP2016115881A (ja) * | 2014-12-17 | 2016-06-23 | 京セラ株式会社 | 発光素子搭載用基板および発光装置 |
| JP6572757B2 (ja) | 2015-11-30 | 2019-09-11 | 日亜化学工業株式会社 | 発光装置 |
| JP6842246B2 (ja) * | 2016-05-26 | 2021-03-17 | ローム株式会社 | Ｌｅｄモジュール |
| JP6519549B2 (ja) * | 2016-08-02 | 2019-05-29 | 日亜化学工業株式会社 | 発光装置 |
| KR102638304B1 (ko) | 2016-08-02 | 2024-02-20 | 삼성디스플레이 주식회사 | 표시장치 |
| JP2018032748A (ja) * | 2016-08-24 | 2018-03-01 | パナソニックＩｐマネジメント株式会社 | 発光装置、照明装置及び発光装置の製造方法 |
| JP6973727B2 (ja) * | 2017-03-15 | 2021-12-01 | ローム株式会社 | 電子装置 |
| JP6680258B2 (ja) * | 2017-04-21 | 2020-04-15 | 日亜化学工業株式会社 | 光源装置 |
| JP7004397B2 (ja) * | 2017-06-09 | 2022-01-21 | ローム株式会社 | 光学装置 |
| JP7057490B2 (ja) * | 2017-11-30 | 2022-04-20 | 日亜化学工業株式会社 | 発光装置 |
| JP7064325B2 (ja) * | 2017-12-18 | 2022-05-10 | スタンレー電気株式会社 | 半導体発光装置、および、それを用いた半導体発光装置の製造方法 |
| JP7064324B2 (ja) * | 2017-12-18 | 2022-05-10 | スタンレー電気株式会社 | 半導体発光装置、および、それを用いた半導体発光装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157424U (ja) * | 1988-04-06 | 1989-10-30 | ||
| JPH06326141A (ja) * | 1993-05-17 | 1994-11-25 | Mitsubishi Electric Corp | 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法 |
| JP2536431B2 (ja) * | 1993-09-30 | 1996-09-18 | 日本電気株式会社 | 半導体装置 |
| JPH0823002A (ja) * | 1994-07-05 | 1996-01-23 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH08321634A (ja) * | 1995-05-26 | 1996-12-03 | Stanley Electric Co Ltd | 表面実装型発光ダイオード |
| JP3907145B2 (ja) * | 1998-12-25 | 2007-04-18 | ローム株式会社 | チップ電子部品 |
| JP2001168400A (ja) * | 1999-12-09 | 2001-06-22 | Rohm Co Ltd | ケース付チップ型発光装置およびその製造方法 |
-
2002
- 2002-03-08 JP JP2002063684A patent/JP3924481B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003264267A (ja) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3924481B2 (ja) | 半導体チップを使用した半導体装置 | |
| KR100951626B1 (ko) | 반도체 칩을 사용한 반도체 장치 | |
| JP3553405B2 (ja) | チップ型電子部品 | |
| US7002185B2 (en) | Semiconductor device using semiconductor chip | |
| JPH11168235A (ja) | 発光ダイオード | |
| JPH1145958A (ja) | 表面実装部品及びその製造方法 | |
| JP3993302B2 (ja) | 半導体装置 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP4703903B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20050194600A1 (en) | Light-emitting diode | |
| JP2001196641A (ja) | 表面実装型の半導体装置 | |
| JP3864263B2 (ja) | 発光半導体装置 | |
| JP3913138B2 (ja) | 半導体チップを使用した半導体装置 | |
| JP2001352102A (ja) | 光半導体装置 | |
| JPH03280453A (ja) | 半導体装置及びその製造方法 | |
| JP2002280479A (ja) | 表面実装型の半導体装置 | |
| JP4321742B2 (ja) | 半導体チップを使用した半導体装置 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JP4608810B2 (ja) | 表面実装型の半導体装置 | |
| JP2002076161A (ja) | 表面実装型の半導体装置 | |
| JP3287327B2 (ja) | 半導体樹脂封止パッケージの製造方法 | |
| JPH08181168A (ja) | 半導体装置 | |
| JPH01206652A (ja) | 半導体装置 | |
| JP2003152010A (ja) | 配線基板および半導体装置 | |
| JPS6068640A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3924481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |