DE10392365T5 - Halbleitervorrichtung mit einem Halbleiterchip - Google Patents

Halbleitervorrichtung mit einem Halbleiterchip Download PDF

Info

Publication number
DE10392365T5
DE10392365T5 DE10392365T DE10392365T DE10392365T5 DE 10392365 T5 DE10392365 T5 DE 10392365T5 DE 10392365 T DE10392365 T DE 10392365T DE 10392365 T DE10392365 T DE 10392365T DE 10392365 T5 DE10392365 T5 DE 10392365T5
Authority
DE
Germany
Prior art keywords
chip
pad
semiconductor
chip pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10392365T
Other languages
English (en)
Inventor
Shinji Isokawa
Tomoji Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002063684A external-priority patent/JP3924481B2/ja
Priority claimed from JP2002237349A external-priority patent/JP3913138B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE10392365T5 publication Critical patent/DE10392365T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

Halbleitervorrichtung, aufweisend: ein isolierendes Substrat mit einer Vorderseite, die mit einer rechteckigen Chipkontaktstelle aus einer Metallfolie und einem Paar Elektrodenklemmen aus einer Metallfolie ausgebildet ist; einem rechteckigen Halbleiterchip, der mit einem Kontaktstellenbondmaterial auf eine Oberseite der Chipkontaktstelle gebondet ist, und einen geformten Bereich aus einem synthetischen Harz zum Einbetten des Halbleiterchips, wobei das Rechteck der Chipkontaktstelle eine Länge und eine Breite aufweist, die das 0,50- bis 1,50-fache jeweils einer Länge und einer Breite des Rechtecks des Halbleiterchips betragen.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Bereich der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einem Halbleiterchip und insbesondere eine Halbleitervorrichtung mit einem Halbleiterchip, der auf eine Chipkontaktstelle gebondet ist und in einen geformten Bereich aus einem synthetischen Harz eingebettet ist.
  • 2. Beschreibung des Standes der Technik
  • Im wesentlichen umfaßt eine Leuchtdiode der oben beschriebenen Art ein isolierendes Substrat in Form eines Chips, auf dem eine Chipkontaktstelle und ein Paar erste und zweite Elektrodenklemmen, die alle aus einer Metallfolie bestehen, ausgebildet sind, so daß die Chipkontaktstelle elektrisch mit der ersten Elektrodenklemme verbunden ist. Die Vorrichtung umfaßt ferner einen Halbleiterchip, der auf die Chipkontaktstelle gebondet ist und elektrisch mit der zweiten Elektrodenklemme verbunden ist.
  • Zum Bonden des Halbleiterchips auf die elektrisch mit der ersten Elektrodenklemme verbunden Chipkontaktstelle in der Halbleitervorrichtung wird ein durch Wärme schmelzbares Kontaktstellenbondmaterial verwendet, beispielsweise eine Lötpaste. Insbesondere wird eine geeignete Menge eines solchen Bondmaterials auf eine Oberseite der Chipkontaktstelle aufgebracht, und dann wird der Halbleiterchip auf das Kontaktstellenbondmaterial aufgelegt. In diesem Zustand wird das Kontaktstellenbondmaterial einmal durch Erhitzen geschmolzen und dann gehärtet.
  • Herkömmlicherweise weist die Chipkontaktstelle zwar eine rechteckige Konfiguration auf, die der rechteckigen Konfiguration des Halbleiterchips ähnelt, jedoch wird die Chipkontaktstelle sehr viel größer als der auf diese zu bondende Halbleiterchip gestaltet, was die im folgenden beschriebenen Probleme verursacht.
  • Beim Bonden des Halbleiterchips auf die Chipkontaktstelle muß der Halbleiterchip in oder nahe an der Mitte der Chipkontaktstelle gebondet werden. Wenn jedoch das auf die Chipkontaktstelle aufgebrachte Bondmaterial geschmolzen ist, kommt der Halbleiterchip auf dem geschmolzenen Kontaktstellenbondmaterial zum Schwimmen, und das Kontaktstellenbondmaterial breitet sich in hohem Maße nach allen Seiten über die Oberseite der Chipkontaktstelle aus. Deshalb bewegt sich der Halbleiterchip im schwimmenden Zustand gemäß dem Ausbreiten des Kontaktstellenbondmaterials nach allen Seiten entlang der Oberseite der Chipkontaktstelle, um von der Mitte weg zu gelangen. Mithin wird der Halbleiterchip, wenn das Kontaktstellenbondmaterial anschließend gehärtet wird, an einer von der Mitte versetzten Position auf der Chipkontaktstelle festgelegt. Außerdem wird der Halbleiterchip, wenn der Halbleiterchip an einer versetzten Position auf die Chipkontaktstelle aufgelegt wird, ohne Korrektur auf der versetzten Position der Chipkontaktstelle festgelegt.
  • Außerdem muß der Halbleiterchip beim Bonden des Halbleiterchips auf die Chipkontaktstelle derart angeordnet werden, so daß jede der Ecken des Halbleiterchips in einer vorgegebenen Richtung orientiert wird. Da sich der auf dem geschmolzenen Kontaktstellenbondmaterial schwimmende Halbleiterchip jedoch ungehindert drehen kann, kann nicht jede der Ecken in einer vorgegebenen Richtung orientiert werden. Mithin wird der Halbleiterchip mit einer abweichenden Orientierung der Ecken befestigt.
  • Durch die Positionsabweichung von der Mitte und die Abweichung der Eckenorientierung des Halbleiterchips kann der Anschluß eines Metalldrahtes an eine vorgegebene Elektrode des Halbleiterchips beim elektrischen Verbinden des Halbleiterchips mit der zweiten Elektrodenklemme durch Drahtbonden verhindert werden oder kann ein derartiges Versagen der Verbindung bewirkt werden, daß ein Mittelabschnitt des Metalldrahtes mit dem Halbleiterchip in Kontakt kommt. Ferner muß zum Einbetten des Halbleiterchips in einen geformten Bereich aus einem synthetischen Harz der geformte Bereich angesichts der oben beschriebenen zwei Arten einer Abweichung relativ groß gestaltet werden, was zu einer Zunahme in Größe und Gewicht der Halbleitervorrichtung führt.
  • Insbesondere dann, wenn die Halbleitervorrchtung eine LED-Vorrichtung mit einem LED-Chip als Halbleiterchip ist, verändert sich die Position der Lichtquelle und die Bündelungsfähigkeit des von dem LED-Chip emittierten Lichtes auf Grund der Positionsabweichung von der Mitte und der Abweichung der Eckenorientierung des LED-Chips, so daß die Variation der Bündelungsfähigkeit des Lichtes groß ist.
    •
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die oben beschriebenen Probleme zu lösen.
  • Gemäß einer ersten Ausgestaltung der vorliegenden Erfindung wird eine Halbleitervorrichtung geschaltet, mit: Einem isolierenden Substrat mit einer Oberseite, die mit einer rechteckigen Chipkontaktstelle aus einer Metallfolie und einem Paar Elektrodenklemmen aus einer Metallfolie ausgebildet ist; einem rechteckigen Halbleiterchip, der mit einem Kontaktstellenbondmaterial an eine Oberseite der Chipkontaktstelle gebondet ist, und einem geformten Bereich aus einem synthetischen Harz zum Einbetten des Halbleiterchips. Das Rechteck der Chipkontaktstelle weist eine Länge und eine Breite auf, die das 0,50- bis 1,50-fache jeweils der Länge und der Breite des Rechtecks des Halbleiterchips betragen.
  • Indem der Länge und der Breite des Rechtecks der Chipkontaktstelle die 0,50- bis 1,50-fache Länge und Breite des Rechtecks des Halbleiterchips gegeben wird, werden die folgenden Vorteile geschaffen. Wenn der Halbleiter auf die Chipkontaktstelle aufgelegt wird, brauchen die Seitenflächen des Halbleiterchips nicht parallel mit den Seitenflächen der Chipkontaktstelle zu sein, oder der Halbleiterchip kann von der Mitte der Chipkontaktstelle versetzt sein. Selbst in einem solchen Fall wirkt die Oberflächenspannung des Kontaktstellenbondmaterials gleichzeitig auf jede Seite des Halbleiterchips und jede Seite der Chipkontaktstelle. Infolgedessen wird, wie weiter unten ausführlich beschrieben, der, Halbleiterchip durch Selbstausrichtung auf Grund der Oberflächenspannung automatisch korrigiert, so daß jede Seite des Halbleiterchips parallel oder im wesentlichen parallel zu einer entsprechenden Seite der Chipkontaktstelle wird oder jede der Ecken des Halbleiterchips gleichbleibend in einer vorgegebenen Richtung orientiert wird. Ferner wird der LED-Chip automatisch korrigiert, so daß er in oder nahe an der Mitte der Chipkontaktstelle zu liegen kommt.
  • Mithin kann beim Bonden des Halbleiterchips auf die Chipkontaktstelle auf dem isolierenden Substrat auf Grund der Selbstausrichtung durch die Oberflächen spannung des Bondmaterials die Abweichung des Halbleiterchips von der Mitte der Chipkontaktstelle vermindert werden, und jede der Ecken des Halbleiterchips kann genau in einer vorgegebenen Richtung orientiert werden, so daß jede Seite des Halbleiterchips parallel oder im wesentlichen parallel zu einer entsprechenden Seite der Chipkontaktstelle werden kann. Deshalb kann der geformte Bereich zum Einbetten des Halbleiterchips im Vergleich zu demjenigen nach dem Stand der Technik kleiner gestaltet werden, wodurch Größe und Gewicht der Halbleitervorrichtung verkleinert werden können.
  • Insbesondere kann bei der ersten Ausgestaltung, wenn die Halbleitervorrichtung eine chipartige LED-Vorrichtung mit einem LED-Chip als Halbleiterchip und einem lichtdurchlässigen, geformten Bereich ist, die Änderung der Lichtquellenposition und der Bündelungsfähigkeit unterdrückt werden, wodurch die Veränderung der Bündelungsfähigkeit vermindert werden kann.
  • Ferner kann in der ersten Ausgestaltung die Chipkontaktstelle eine Seitenfläche aufweisen, die einstückig mit einer schmalen Verlängerung ausgebildet ist, die von der Chipkontaktstelle nach außen vorsteht. Mit einer solchen Anordnung breitet sich ein Teil des auf die Chipkontaktstelle aufgebrachten Kontaktstellenbondmaterials auf die Oberseite der schmalen Verlängerung aus. Infolgedessen läßt sich die Dicke des Kontaktstellenbondmaterials auf der Oberseite der Chipkontaktstelle vermindern, während die Selbstausrichtung durch das Bondmaterial gesichert ist. Deshalb lassen sich die Schwimmhöhe über der Chipkontaktstelle, die Höhenveränderung und die Neigung des Halbleiterchips vermindern, und der Betrag des Einsinkens des Halbleiterchips in das Kontaktstellenbondmaterial wird ebenfalls vermindert. Mithin kann das Kurzschließen in dem Halbleiterchip unterdrückt werden. Weiterhin kann, wenn der Halbleiterchip ein LED-Chip ist, eine Verminderung der von dem emittierten LED-Chip emittierten Lichtmenge verhindert werden.
  • Ferner kann die Chipkontaktstelle bei der ersten Ausführungsform mit einer Ausnehmung von einer Größe ausgebildet werden, die zum Aufnehmen des Halbleiterchips nicht ausreicht. Mit einer solchen Anordnung tritt ein Teil des auf die Oberseite der Chipkontaktstelle aufgebrachten Kontaktstellenbondmaterials in die Ausnehmung ein. Infolgedessen läßt sich die Dicke des Kontaktstellenbondmateri als auf der Oberseite der Chipkontaktstelle vermindern, während die Selbstausrichtung durch das Kontaktstellenbondmaterial gesichert ist. Deshalb lassen sich die Schwimmhöhe über der Chipkontaktstelle, die Höhenveränderung und die Neigung des Halbleiterchips vermindern, und der Betrag des Einsinkens des Halbleiterchips in das Kontaktstellenbondmaterial wird ebenfalls vermindert. Mithin kann das Kurzschließen in dem Halbleiterchip unterdrückt werden.
  • Wenn das Vorsehen der schmalen Verlängerung mit dem Vorsehen der Ausnehmung verbunden wird, lassen sich größere Vorteile erhalten als dann, wenn nur eine von den obigen vorgesehen wird.
  • Gemäß einer zweiten Ausgestaltung der vorliegenden Erfindung wird eine Halbleitervorrichtung vorgesehen, mit: Einem isolierenden Substrat mit einer Oberseite, die mit einer Chipkontaktstelle aus einer Metallfolie und einem Paar Elektrodenklemmen aus einer Metallfolie ausgebildet ist; einem Halbleiterchip, der in der Draufsicht quadratisch oder im wesentlichen quadratisch ist und mit einem Kontaktstellenmaterial auf eine Oberseite der Chipkontaktstelle gebondet ist, und einem geformten Bereich aus einem synthetischen Harz zum Einbetten des Halbleiterchips. Die Chipkontaktstelle ist in der Draufsicht kreisrund und weist einen Durchmesser auf, der dem Diagonalmaß des Halbleiterchips nahekommt, wobei ein schmaler, strukturierter Leiter aus einer Metallfolie zwischen der Chipkontaktstelle und einer der Elektrodenklemmen vorgesehen ist, um die Chipkontaktstelle und die Elektrodenklemme einstückig miteinander zu verbinden.
  • Mit einer solchen Anordnung wird ein durch Wärme schmelzbares Kontaktstellenbondmaterial auf die Oberseite der Chipkontaktstelle aufgebracht, und dann wird der Halbleiterchip darauf aufgelegt. Danach wird das ganze auf eine Temperatur über dem Schmelzpunkt des Kontaktstellenbondmaterial erhitzt.
  • Durch das Erhitzen wird das Kontaktstellenbondmaterial geschmolzen, so daß der Halbleiterchip zum Schwimmen auf dem geschmolzenen Kontaktstellenbondmaterial gebracht wird. Dabei breitet sich das geschmolzene Kontaktstellenbondmaterial, während es legiert, über die gesamte Oberseite der Chipkontaktstelle und auch über die Unterseite und jede der vier Seitenflächen des Halbleiterchips aus. Mithin wirkt die Oberflächenspannung des geschmolzenen Kontaktstellen bondmaterials zwischen dem Umfangsrand der Chipkontaktstelle und jeder der vier Seitenflächen des Halbleiterchips.
  • In diesem Fall erfährt der auf dem geschmolzenen Kontaktstellenbondmaterial schwimmende Halbleiterchip, da der Halbleiterchip quadratisch oder im wesentlichen quadratisch ist, während die Chipkontaktstelle kreisrund mit einem Durchmesser ist, der dem Diagonalmaß des der Halbleiterchips nahekommt, eine Selbstausrichtung zum Bewegen des LED-Chips in eine Position, in der die Oberflächenspannung in gleicher Weise auf jede der vier Seitenflächen des Halbleiterchips wirkt. Deshalb wird selbst dann, wenn der Halbleiter in eine Position gelegt wird, die von der Mitte der Chipkontaktstelle versetzt ist, die Position durch die Selbstausrichtung auf Grund der Oberflächenspannung für die vier Seiten automatisch korrigiert, so daß der Halbleiterchip genau in oder nahe an der Mitte der Chipkontaktstelle zu liegen kommt.
  • Weiter breitet sich ein Teil des geschmolzenen Kontaktstellenbondmaterials auch zu dem schmalen, strukturierten Leiter hin aus, der aus einer Metallfolie besteht und die Chipkontaktstelle mit einer der Elektrodenklemmen verbindet. Deshalb wird an dem Außenumfang der geschmolzenen Lötpaste ein ausgebauchter Bereich h gebildet, der auf den schmalen, strukturierten Leiter vorsteht, und die Oberflächenspannung wirkt auch zwischen den Seitenflächen des Halbleiterchips und dem sich auf den schmalen, strukturierten Leiter hin ausbreitenden, ausgebauchten Bereich. Deshalb wird durch die auf Grund des Verhaltens der Lötpaste erfolgende Selbstausrichtung zum Einwirkenlassen der Oberflächenspannung in gleicher Weise auf jede der Seitenflächen der auf dem geschmolzenen Kontaktstellenbondmaterial schwimmende Halbleiterchip automatisch korrigiert, so daß eine der vier Ecken des Halbleiterchips zu dem schmalen, strukturierten Leiter hin orientiert wird.
  • Auf diese Weise wird der Halbleiterchip automatisch korrigiert (Selbstausrichtung), so daß er in oder nahe an der Mitte der Chipkontaktstelle zu liegen kommt und gleichzeitig automatisch korrigiert wird (Selbstausrichtung), so daß eine der vier Ecken des Halbleiterchips zu dem schmalen, strukturierten Leiter hin orientiert wird.
  • Durch das anschließende Härten des geschmolzenen Kontaktstellenbondmaterials durch Abkühlen wird der Halbleiterchip in oder nahe an der Mitte der mit einer der Elektrodenklemmen verbundenen Chipkontaktstelle gebondet, wobei eine der Ecken des Halbleiterchips zu dem mit der Chipkontaktstelle verbundenen schmalen, strukturierten Leiter hin orientiert wird, so daß jede der Ecken gleichbleibend in einer vorgegebenen Richtung orientiert wird. Deshalb können die Positionsabweichung des Halbleiterchips von der Mitte der Chipkontaktstelle und die Abweichung der Eckenorientierung des Halbleiterchips vermindert werden.
  • Infolgedessen wird die Möglichkeit, daß eine Verbindung versagt, was beim elektrischen Verbinden des Halbleiterchips mit einer der Elektrodenklemmen durch Drahtbonden mit Hilfe eines Metalldrahtes vorkommen kann sicher vermindert. Ferner kann der geformte Bereich, wenn der Halbleiterchip in einen geformten Bereich aus einem synthetischen Harz eingebettet werden soll, um so viel kleiner gestaltet werden, wie die obigen zwei Arten einer Abweichung vermindert werden, wodurch Größe und Gewicht der Halbleitervorrichtung verkleinert werden können.
  • Wie oben angemerkt, kann die Selbstausrichtung zum Festlegen des Halbleiterchips in oder nahe an der Mitte der Chipkontaktstelle und zum Orientieren des Halbleiterchips derart, daß eine der Ecken zu dem schmalen, strukturierten Leiter hin orientiert wird, sicher zustande gebracht werden, indem der Durchmesser der Chipkontaktstelle mit dem 0,6- bis 1,5-fachen des Diagonalmaßes des Halbleiterchips gestaltet wird.
  • In der zweiten Ausgestaltung kann die Chipkontaktstelle zwischen den paarigen Elektrodenklemmen angeordnet werden, die auf einer im wesentlichen geraden Linie angeordnet sind, und der schmale, strukturierte Leiter kann derart angeordnet werden, daß er vom Umfang der Chipkontaktstelle an einer Position vorsteht, die um 45 Grad von der Linie der Elektrodenklemmen abweicht. Mit einer solchen Anordnung wird eine der Ecken des Halbleiterchips, wenn das Kontaktbondmaterial geschmolzen ist, in der 45-Grad-Position zu dem strukturierten Leiter hin orientiert. Deshalb kann der Halbleiterchip derart gebondet werden, daß unter den vier Seiten des Halbleiterchips zwei einander gegenüberliegende Seiten parallel oder im wesentlichen parallel zu der Linie der Elektrodenklemmen verlaufen, während sich die beiden anderen einander gegenüberliegenden Seiten senkrecht oder im wesentlichen senkrecht zu der Linie der Elektrodenklemmen erstrecken. Deshalb können die Breite und die Länge der Halbleitervorrichtung kleiner gemacht werden, als wenn die vier Seiten des Halbleiterchips relativ zu der Linie der Elektrodenklemmen geneigt sind. Demgemäß können Größe und Gewicht der Halbleitervorrichtung vorteilhaft verkleinert werden.
  • Wiederum in der zweiten Ausgestaltung kann dann, wenn die Halbleitervorrichtung eine chipartige LED-Vorrichtung mit einem LED-Chip als Halbleiterchip und einem lichtdurchlässigen, geformten Bereich ist, die Änderung der Lichtquellenposition und der Bündelungsfähigkeit unterdrückt werden, wodurch die Veränderung der Bündelungsfähigkeit vermindert werden kann.
  • Wiederum in der zweiten Ausgestaltung kann die Chipkontaktstelle mit einer Ausnehmung von einer Größe ausgebildet werden, die ähnlich wie bei der ersten Ausgestaltung zum Aufnehmen des Halbleiterchips nicht ausreicht. Mit einer solchen Anordnung können die Veränderung der Schwimmhöhe des Halbleiterchips über der Chipkontaktstelle sowie die Neigung des Halbleiterchips vermindert werden und das Kurzschließen in dem Halbleiterchip unterdrückt werden.
  • Gemäß einer dritten Ausgestaltung der vorliegenden Erfindung wird eine Halbleitervorrichtung geschaffen, mit: Einer Chipkontaktstelle aus einer Metallplatte und einem Paar Elektrodenklemmen aus einer Metallplatte; einem Halbleiterchip, der in der Draufsicht quadratisch oder im wesentlichen quadratisch ist und mit einem Kontaktstellenbondmaterial auf die Chipkontaktstelle gebondet ist, und einem geformten Bereich aus einem synthetischen Harz zum Einbetten des Halbleiterchips. Die Chipkontaktstelle ist in der Draufsicht kreisrund und weist einen Durchmesser auf, der dem Diagonalmaß des Halbleiterchips nahekommt, und ein schmaler, strukturierter Leiter aus einer Metallplatte ist, zwischen der Chipkontaktstelle und einer der Elektrodenklemmen vorgesehen, um die Chipkontaktstelle und die Elektrodenklemme einstückig miteinander zu verbinden. Mit einer solchen Anordnung nutzt eine Halbleitervorrichtung kein isolierendes Substrat, sondern nutzt eine Metallplatte, die vorgesehen ist.
  • Ähnlich wie bei der zweiten Ausgestaltung sind auch die folgenden Anordnungen auf die dritte Ausgestaltung anwendbar:
    • i) dem Durchmesser der Chipkontaktstelle mit dem 0,6- bis 1,5-fachen des Diagonalmaßes des Halbleiterchips zu gestalten;
    • ii) die Chipkontaktstelle zwischen den auf einer geraden Linie angeordneten, paarigen Elektrodenklemmen anzuordnen und den schmalen, strukturierten Leiter derart anzuordnen, daß er vom Umfang der Chipkontaktstelle in einer Position ausgeht, die um 45 Grad von der Linie der Elektrodenklemmen abweicht, und
    • iii) die Halbleitervorrichtung eine chipartige LED-Vorrichtung mit einem LED-Chip als Halbleiterchip und einen lichtdurchlässigen, geformten Bereich enthalten zu lassen.
  • Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der im folgenden gegebenen Beschreibung der Ausführungsformen an Hand der anliegenden Zeichnungen besser erkennbar.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Längsschnittansicht, die eine chipartige LED-Vorrichtung gemäß einer ersten Ausführungsform zeigt.
  • 2 ist eine Draufsicht auf 1.
  • 3 ist eine perspektivische Ansicht, welche die chipartige LED-Vorrichtung gemäß einer ersten Ausführungsform zeigt.
  • 4 ist eine auseinandergezogene, perspektivische Ansicht der ersten Ausführungsform.
  • 5 ist eine entlang der Linie V–V in 4 geführte Schnittansicht.
  • 6 ist eine Längsschnittansicht, die einen LED-Chip zeigt, der auf ein isolierendes Substrat in der ersten Ausführungsform gebondet ist.
  • 7 ist eine Draufsicht auf 6.
  • 8 ist eine perspektivische Ansicht, die eine erste Variation der ersten Ausführungsform zeigt.
  • 9 ist eine perspektivische Ansicht, die eine zweite Variation der ersten Ausführungsform zeigt.
  • 10 ist eine perspektivische Ansicht, die eine dritte Variation der ersten Ausführungsform zeigt.
  • 11 ist eine perspektivische Ansicht, die eine vierte Variation der ersten Ausführungsform zeigt.
  • 12 ist eine entlang der Linie XII–XII in 11 geführte Schnittansicht.
  • 13 ist eine Längsschnittansicht, die eine chipartige LED-Vorrichtung gemäß einer zweiten Ausführungsform zeigt.
  • 14 ist eine Draufsicht auf 13.
  • 15 ist eine auseinandergezogene, perspektivische Ansicht, welche die chipartige LED-Vorrichtung gemäß der zweiten Ausführungsform zeigt.
  • 16 ist eine entlang der Linie XVI–XVI in 15 geführte Schnittansicht.
  • 17 ist eine vergrößerte Ansicht, die den Hauptbereich von 14 zeigt.
  • 18 ist eine entlang der Linie XVIII–XVIII in 17 geführte Schnittansicht.
  • 19 ist eine entlang der Linie XIX–XIX in 17 geführte Schnittansicht.
  • 20 ist eine Draufsicht, die eine Variation der zweiten Ausführungsform zeigt.
  • 21 ist eine auseinandergezogene, perspektivische Ansicht, die eine chipartige LED-Vorrichtung gemäß einer dritten Ausführungsform zeigt.
  • 22 ist eine Draufsicht auf 21.
  • 23 ist eine Längsschnittansicht, die eine Variation der dritten Ausführungsform zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • 1–7 zeigen eine erste Ausführungsform der vorliegenden Erfindung.
  • In diesen Figuren ist mit der Referenzziffer 1 eine chipartige LED-Vorrichtung als Ausführungsform einer Halbleitervorrichtung angegeben.
  • Die chipartige LED-Vorrichtung 1 beinhaltet ein isolierendes Substrat 2 in Form eines Chips. Das isolierende Substrat 2 weist eine Oberseite auf, die mit einer rechteckigen Chipkontaktstelle 3 ausgebildet ist, ein Paar Elektrodenklemmen 4, 5, die alle aus einer Metallfolie bestehen, und einen schmalen, strukturierten Leiter 6, der aus einer Metallfolie besteht und die Elektrodenklemme 4 elektrisch mit der Chipkontaktstelle 3 verbindet.
  • Die chipartige LED-Vorrichtung 1 beinhaltet ferner einen LED-Chip 7, der auf die Oberseite der Chipkontaktstelle 3 gebondet ist, einen dünnen Metalldraht 8, der den LED-Chip 7 und die Elektrodenklemme 5 durch Drahtbonden verbindet, und einen geformten Bereich 9 aus einem lichtdurchlässigen, synthetischen Harz, beispielsweise einem durchsichtigen Harz, zum Einbetten des LED-Chips 7 und der Drahtstruktur 6.
  • Die paarigen Elektrodenklemmen 4, 5 erstrecken sich von der Oberseite auf eine Endfläche und eine Unterseite des isolierenden Substrats 2.
  • Das Bonden des LED-Chips 7 auf die Chipkontaktstelle 3 auf dem isolierenden Substrat 2 erfolgt folgendermaßen:
  • Zum Befestigen des LED-Chips 7, der typischerweise rechteckig ist und eine Länge L0 und eine Breite W0 aufweist, werden die Länge L1 und die Breite W1 der Chipkontaktstelle 3 gleich oder im wesentlichen gleich der Länge L0 und der Breite W0 des LED-Chips 7 gestaltet, so daß die Chipkontaktstelle 3 deckungsgleich oder im wesentlichen deckungsgleich mit dem LED-Chip 7 wird. Beim Bonden wird in der in 3 gezeigten Weise eine geeignete Menge einer Lötpaste H auf die Oberseite der Chipkontaktstelle 3 aufgebracht. Dann wird in der in 4 gezeigten Weise der LED-Chip 7 auf die Lötpaste H aufgelegt. Danach wird die Lötpaste H in diesem Zustand auf eine Temperatur über dem Schmelzpunkt der Lötpaste erhitzt und dann zum Härten abgekühlt.
  • Wie in doppelt gestrichelten Linien in 5 angezeigt, brauchen die Seitenflächen des LED-Chips 7, wenn der rechteckige LED-Chip 7 auf die rechteckige Chipkontaktstelle 3 aufgelegt wird, nicht parallel mit den Seitenflächen der Chipkontaktstelle 3 zu sein, oder der LED-Chip 7 kann von der Mitte der Chipkontaktstelle 3 versetzt sein. Selbst in einem solchen wirkt die Oberflächenspannung des geschmolzenen Lots Fall mit der obigen Anordnung gleichzeitig auf jede Seitenfläche des LED-Chips 7 und jede Seitenfläche der Chipkontaktstelle 3. Infolgedessen wird die Orientierung des LED-Chips 7 durch Selbstausrichtung auf Grund der Oberflächenspannung automatisch korrigiert, so daß jede Seite des LED-Chips 7 parallel oder im wesentlichen parallel zu einer entsprechenden Seite der Chipkon taktstelle 3 wird und die Position des LED-Chips 7 automatisch korrigiert wird, so daß der LED-Chip 7 genau in der Mitte der Chipkontaktstelle 3 zu liegen kommt.
  • Durch das Härten des geschmolzenen Lots wird der LED-Chip 7 mit der in der oben beschriebenen Weise korrigierten Position befestigt.
  • Durch das von den Erfindern ausgeführte Experiment wurde festgestellt, daß die automatische Korrektur durch die Selbstausrichtung auf Grund der Oberflächenspannung des geschmolzenen Lots sicher zustande gebracht wird, wenn die Länge L1 und die Breite W1 des Rechtecks der Chipkontaktstelle 3 das 0,50- bis 1,50-fache, vorzugsweise das 0,65- bis 1,35-fache und am meisten vorzugsweise das 0,75- bis 1,25-fache, der Länge L0 und der Breite W0 des Rechtecks des LED-Chips 7 betragen. Das trifft auch auf andere Bondmaterialien als Lötpaste zu, beispielsweise auf leitfähige Paste.
  • Auf diese Weise vermindert sich beim Kontaktstellenbonden des LED-Chips 7 auf die Chipkontaktstelle 3 auf dem isolierenden Substrat 2 auf Grund der Selbstausrichtung durch das Kontaktstellenbondmaterial die Positionsabweichung des LED-Chips 7 von der Mitte der Chipkontaktstelle 3 und macht dabei jede Seitenfläche des LED-Chips 7 parallel oder im wesentlichen parallel zu einer entsprechenden Seite der Chipkontaktstelle 3. Deshalb kann die Breite des isolierenden Substrats und des geformten Bereichs 9 zum Einbetten des LED-Chips 7 im Vergleich zu derjenigen der Vorrichtung nach dem Stand der Technik vermindert werden, wodurch Größe und Gewicht der chipartigen LED-Vorrichtung 1 verkleinert werden können. Ferner kann die Variation der Bündelungsfähigkeit des von dem LED-Chip 7 emittierten Lichtes vermindert werden.
  • Bei der ersten Ausführungsform erstreckt sich der strukturierte Leiter 6 zum elektrischen Verbinden der Chipkontaktstelle 3 mit der ersten Elektrodenklemme 4 nicht in der in doppelt gestrichelten Linien in 2 angegebenen Weise gerade, sondern verläuft in der in durchgehenden Linien in 2 angegebenen Weise schräg, wodurch der strukturierte Leiter 6 relativ lang gestaltet wird. Mit einer solchen Anordnung läßt sich der Kontaktbereich zwischen dem strukturierten Leiter und dem geformten Bereich 9, der den Leiter einbettet, vergrößern, wodurch beispielsweise sicher verhindert wird, daß Feuchtigkeit in der Atmosphäre durch den strukturierten Leiter 6 hindurch eintritt.
  • Die Anzahl der strukturierten Leiter 6 beschränkt sich nicht auf einen. Wie in 7 gezeigt ist, können zwei strukturierte Leiter, d.h. der in durchgehenden Linien angezeigte, strukturierte Leiter 6 und ein in doppelt gestrichelten Linien angezeigter, strukturierter Leiter 6 vorgesehen werden.
  • 8 zeigt eine erste Variation der ersten Ausführungsform.
  • Bei der ersten Variation ist jede Ecke der auf der Oberseite des isolierenden Substrats 2 gebildeten, rechteckigen Chipkontaktstelle 3 einstückig mit einer schmalen Verlängerung 3a ausgebildet, die von der Chipkontaktstelle 3 nach außen vorsteht.
  • Mit dieser Anordnung breitet sich, wenn die Lotpaste H auf die Chipkontaktstelle 3 aufgebracht und geschmolzen wird, ein Teil des geschmolzenen Lots auf die Oberseite der von der Chipkontaktstelle 3 nach außen vorstehenden, schmalen Verlängerung 3a aus. Deshalb läßt sich die Dicke des geschmolzenen Lots auf der Oberseite der Chipkontaktstelle 3 vermindern, während die auf Grund der Oberflächenspannung erfolgende Selbstausrichtung des geschmolzenen Lots gesichert ist.
  • Als zweite Variation der ersten Ausführungsform kann die schmale Verlängerung 3a in der in 9 gezeigten Weise an jeder Seitenfläche der Chipkontaktstelle 3 vorgesehen werden. Als dritte Variation der ersten Ausführungsform kann an einer Seitenfläche der Chipkontaktstelle 3 eine Mehrzahl von schmalen Verlängerungen 3a vorgesehen werden, so daß die Verlängerungen in der in 10 gezeigten Weise auch als strukturierter Leiter 6 dienen. Bei diesen Variationen kann wiederum die Dicke des geschmolzenen Lots auf der Oberseite der Chipkontaktstelle 3 vermindert werden, während die auf Grund der Oberflächenspannung erfolgende Selbstausrichtung des geschmolzenen Lots gesichert ist.
  • 11 und 12 zeigen eine vierte Variation der ersten Ausführungsform. Bei der vierten Variation ist die auf der Oberseite des isolierenden Substrats 2 gebildete, rechteckige Chipkontaktstelle 3 mit einer Ausnehmung 3b mit einer Größe ausgebildet, die zum Aufnehmen des LED-Chips 7 nicht ausreicht.
  • Mit einer solchen Anordnung wird ein Teil des geschmolzenen Lots, wenn die auf die Oberseite der Chipkontaktstelle 3 aufgebrachte Lötpaste H mit dem darauf aufgelegten LED-Chip 7 geschmolzen wird, in der Ausnehmung 3b aufgenommen. Deshalb läßt sich die Dicke des geschmolzenen Lots auf der Oberseite der Chipkontaktstelle 3 vermindern, während die auf Grund der Oberflächenspannung erfolgende Selbstausrichtung des geschmolzenen Lots gesichert ist.
  • 13–19 zeigen eine zweite Ausführungsform der vorliegenden Erfindung.
  • In diesen Figuren ist mit der Referenzziffer 11 eine chipartige LED-Vorrichtung angegeben. Die chipartige LED-Vorrichtung 11 beinhaltet ein isolierendes Substrat 12 in Form eines Chips. Das isolierende Substrat 12 weist eine Oberseite auf, die mit einer aus einer Metallfolie bestehenden Chipkontaktstelle 3 ausgebildet ist, die eine kreisrunde Konfiguration mit einem Durchmesser D aufweist, und ein Paar Elektrodenklemmen 14 und 15, die aus einer Metallfolie bestehen und auf einander gegenüberliegenden Seiten der Chipkontaktstelle vorgesehen sind. Die Oberseite des isolierenden Substrats 12 ist ferner mit einem schmalen, strukturierten Leiter 16 ausgebildet, der aus einer Metallfolie besteht und die Elektrodenklemme 14 elektrisch mit der Chipkontaktstelle 3 verbindet.
  • Die chipartige LED-Vorrichtung 11 beinhaltet ferner einen LED-Chip 17, der auf die Oberseite der Chipkontaktstelle 13 gebondet ist, einen dünnen Metalldraht 18, der eine Elektrode auf der Oberseite des LED-Chips 17 mit der Elektrodenklemme 15 durch Drahtbonden verbindet, und einen geformten Bereich 19 aus einem lichtdurchlässigen, synthetischen Harz, beispielsweise einem durchsichtigen Harz, zum Einbetten des LED-Chips 17, des schmalen, strukturierten Leiters 16 und des Metalldrahtes 18 auf der Oberseite des isolierenden Substrats 12. In der Draufsicht ist der LED-Chip 17 quadratisch oder im wesentlichen quadratisch mit einer Seitenlänge B.
  • Die Elektrodenklemmen 14, 15 erstrecken sich von der Oberseite auf eine Endfläche und eine Unterseite Seite des isolierenden Substrats 12.
  • Zum Bonden des LED-Chips 17 auf die Chipkontaktstelle 13 auf dem isolierenden Substrat 12 wird der Durchmesser D der Chipkontaktstelle 13 nahe an das Diagonalmaß S des quadratischen oder im wesentlichen quadratischen LED-Chips 17 gebracht.
  • Beim Bonden der Chipkontaktstelle wird eine geeignete Menge der Lötpaste H auf die Oberseite der Chipkontaktstelle 13 aufgebracht, und dann wird in der in 15 und 16 gezeigten Weise der LED-Chip 17 auf die Lötpaste H aufgelegt.
  • Beim Aufbringen des LED-Chips 17 muß der LED-Chip nur auf die Lötpaste H aufgelegt werden, und es ist unnötig, den LED-Chip genau in der Mitte der Chipkontaktstelle 13 zu plazieren oder jede Ecke des LED-Chips 17 in einer vorgegebenen Richtung zu orientieren.
  • Danach wird das ganze auf eine Temperatur über dem Schmelzpunkt des Lots erhitzt, um die Lötpaste H zu schmelzen, und dann zum Härten der Paste auf Normaltemperatur abgekühlt.
  • Durch das Erhitzen und Schmelzen der Lötpaste H wird der LED-Chip 17 zum Schwimmen auf der geschmolzenen Lötpaste H gebracht. Dabei breitet sich die geschmolzene Lötpaste H, während sie legiert, über die gesamte Oberseite der Chipkontaktstelle 13 und auch über Unterseite und jede der vier Seitenflächen des LED-Chips 17 aus. Mithin wirkt die Oberflächenspannung der geschmolzenen Lötpaste H zwischen dem Umfangsrand der Chipkontaktstelle 13 und jeder der vier Seitenflächen des LED-Chips 17.
  • In diesem Fall erfährt die auf der geschmolzenen Lötpaste H schwimmende Chipkontaktstelle 13, da der LED-Chip 17 quadratisch oder im wesentlichen quadratisch ist, während die Chipkontaktstelle 13 kreisrund mit einem Durchmesser D ist, der dem Diagonalmaß S des LED-Chips 17 nahekommt, eine Selbstausrichtung zum Bewegen des LED-Chips in eine Position, in der die Oberflächenspannung in gleicher Weise auf jede der vier Seitenflächen des LED-Chips wirkt. Deshalb wird selbst dann, wenn der LED-Chip 17 in eine Position gelegt wird, die von der Mitte der Chipkontaktstelle 13 versetzt ist, die Position durch die Selbstausrichtung automatisch korrigiert, so daß der LED-Chip genau in der Mitte der Chipkontaktstelle 13 zu liegen kommt.
  • Weiter breitet sich in der in 17 und 18 gezeigten Weise ein Teil der geschmolzenen Lötpaste H auch zu dem schmalen, strukturierten Leiter 16 hin aus, der die Chipkontaktstelle 13 mit der Elektrodenklemme 14 verbindet. Deshalb wird an dem Außenumfang der geschmolzenen Lötpaste H ein ausgebauchter Bereich h gebildet, der auf den schmalen, strukturierten Leiter 16 vorsteht, und die Oberflächenspannung der Lötpaste H wirkt auch zwischen den Seitenflächen des LED-Chips 17 und dem sich auf den schmalen, strukturierten Leiter 16 hin ausbreitenden, ausgebauchten Bereich h. Deshalb wird durch die auf Grund des Verhaltens der Lötpaste erfolgende Selbstausrichtung zum Bewirkenlassen der Oberflächenspannung in gleicher Weise auf jede der Seitenflächen die Orientierung des auf der geschmolzenen Lotpaste H schwimmenden LED-Chips 17 automatisch korrigiert, so daß eine der vier Ecken des LED-Chips 17 zu dem schmalen, strukturierten Leiter 16 hin orientiert wird.
  • Auf diese Weise erfolgt in der in 17, 18 und 19 gezeigten Weise eine automatische Korrektur, so daß der LED-Chip 17 in oder nahe an der Mitte der Chipkontaktstelle 13 positioniert wird und eine der vier Ecken des LED-Chips 17 zu dem schmalen, strukturierten Leiter 16 hin orientiert wird.
  • Durch das anschließende Härten der Lötpaste H durch Abkühlen wird der LED-Chip 17 in oder nahe an der Mitte der mit der Elektrodenklemme 14 verbundenen Chipkontaktstelle 13 gebondet, wobei eine der vier Ecken des LED-Chips 17 zu dem mit der Chipkontaktstelle 13 verbundenen schmalen, strukturierten Leiter 16 hin orientiert wird, so daß jede der Ecken gleichbleibend in einer vorgegebenen Richtung orientiert wird.
  • Durch das von den Erfindern ausgeführte Experiment wurde festgestellt, daß die Selbstausrichtung auf Grund der Oberflächenspannung des geschmolzenen Lots sicher zustande gebracht wird, wenn der Durchmesser D der Chipkontaktstelle 13 das 0,6-fache (Untergrenze) bis 1,5-fache (Obergrenze) des Diagonalmaßes S des LED-Chips 17 beträgt, und noch sicherer zustande gebracht wird, wenn er das 0,8-fache (Untergrenze) bis 1,2-fache (Obergrenze) beträgt.
  • Deshalb bedeutet "ein Durchmesser nahe an einem Diagonalmaß des Halbeiterchips" entsprechend der Darstellung in den Ansprüchen der vorliegenden Erfindung den oben beschriebenen Bereich.
  • 20 zeigt eine Variation der zweiten Ausführungsform.
  • Bei der chipartigen LED-Vorrichtung 11' gemäß dieser Variation ist die Chipkontaktstelle 13' in der Draufsicht auf einer Mittellinie C angeordnet, welche die an einander gegenüberliegenden Enden des isolierenden Substrats 12' vorgesehenen Elektrodenklemmen 14', 15' miteinander verbindet. Insbesondere sind die Elektrodenklemme 14' und die Elektrodenklemme 15' in der Draufsicht auf einer geraden Linie angeordnet, wobei die Chipkontaktstelle 13' dazwischen angeordnet ist, und der die Chipkontaktstelle 13' mit der Elektrodenklemme 14' verbindende schmale, strukturierte Leiter 16' ist derart angeordnet, daß er vom Umfang der Chipkontaktstelle 13' an einer Position ausgeht, die um einen Winkel θ (= 45 Grad) von der die Elektrodenklemmen 14' und 15' miteinander verbindenden Mittellinie C abweicht, d.h. von der Linie der Elektroden 14', 15'. Ähnlich wie bei den vorstehenden Ausführungsformen ist ein LED-Chip 17' mit Lötpaste H auf die Oberseite der Chipkontaktstelle 13' gebondet, und eine Elektrode auf dem LED-Chip 17' ist durch Drahtbonden mit Hilfe eines Metalldrahts 18' mit der Elektrodenklemme 15' verbunden. Der LED-Chip 17', der schmale, strukturierte Leiter 16' und der Metalldraht 18' auf der Oberseite des isolierenden Substrats 12' sind in einen geformten Bereich 19' aus durchsichtigem, synthetischem Harz eingebettet.
  • Mit einer solchen Anordnung erfolgt, wenn die auf die Oberseite der Chipkontaktstelle 13' aufgebrachte Lötpaste H mit dem darauf aufgelegten LED-Chip 17'' geschmolzen ist, eine Selbstausrichtung auf Grund der Oberflächenspannung der Lötpaste H, so daß der LED-Chip 17' automatisch in oder nahe an der Mitte der Chipkontaktstelle 13' zu liegen kommt, während gleichzeitig eine der Ecken automatisch zu dem schmalen, strukturierten Leiter 16' hin orientiert wird. In der in 20 gezeigten Weise kann der LED-Chip 17' durch anschließendes Befestigen des LED-Chips in diesem Zustand gebondet werden, so daß unter den vier Seiten des LED-Chips zwei einander gegenüberliegende Seiten parallel oder im wesentlichen parallel zu der die Elektrodenklemmen 14' und 15' miteinander verbindenden Mittellinie C verlaufen, d.h. mit der Linie der Elektrodenklemmen 14', 15', während sich die beiden anderen einander gegenüberliegenden Seiten senkrecht oder im wesentlichen senkrecht zu der die Elektrodenklemmen 14' und 15' miteinander verbindenden Mittellinie C erstrecken. Deshalb können die Breite F und die Länge E der chipartigen LED-Vorrichtung 11' kleiner als in der in 14 gezeigten Konstruktion gemacht werden, bei der die vier Seiten des LED-Chips relativ zu der Linie der Elektrodenklemmen 14' und 15' geneigt sind.
  • 21 und 22 zeigen eine dritte Ausführungsform der vorliegenden Erfindung.
  • Bei der chipartigen LED-Vorrichtung 21 sind gemäß der dritten Ausführungsform anstelle der paarigen Elektrodenklemmen und der Chipkontaktstelle, die alle eine auf einem isolierenden Substrat ausgebildete Metallfolie umfassen, ein Paar Elektrodenklemmen und eine Chipkontaktstelle vorgesehen, die alle eine relativ dicke Metallplatte umfassen, und das isolierende Substrat wird nicht verwendet.
  • Insbesondere bestehen die Elektrodenklemme 25 und die Elektrodenklemme 24, die über einen schmalen, strukturierten Leiter 26 mit der kreisrunden Chipkontaktstelle 23 verbunden sind, beide aus einer Metallplatte. Ähnlich wie bei den vorstehenden Ausführungsformen ist ein LED-Chip 27 mit Lötpaste H auf die Oberseite der Chipkontaktstelle 23 gebondet, und eine Elektrode auf dem LED-Chip 27 ist durch Drahtbonden mit Hilfe eines Metalldrahtes 28 mit der Elektrodenklemme 25 verbunden. Der LED-Chip 27, der schmale, strukturierte Leiter 26 und der Metalldraht 28 sind in einen geformten Abschnitt 29 aus einem lichtdurchlässigen Harz, beispielsweise ein durchsichtiges Harz, eingebettet.
  • Mit einer solchen Anordnung kann eine chipartige LED 21, die kein isolierendes Substrat beinhaltet, durch Verwendung einer Metallplatte ausgebildet werden. In der in 23 gezeigten Weise kann bei einer Variation der dritten Ausführungsform die Elektrodenklemme 25 zwecks direkter Verbindung mit dem LED-Chip 27 anstelle der Verbindung mit dem LED-Chip 27 durch Drahtbonden mit Hilfe eines Metalldrahtes 28 langgestreckt sein, wodurch das Drahtbonden mit Hilfe eines Metalldrahtes beseitigt werden kann.
  • Bei der dritten Ausführungsform wiederum beträgt der Durchmesser D der Chipkontaktstelle 23 vorzugsweise das 0,6-fache (Untergrenze) bis 1,5-fache (Obergrenze) des Diagonalmaßes des LED-Chips 27 und mehr vorzugsweise das 0,8-fache (Untergrenze) bis 1,2-fache (Obergrenze) des Diagonalmaßes des LED-Chips 27. Weiter bei der dritten Ausführungsform wiederum kann der schmale, strukturierte Leiter 26 ähnlich wie bei der Variation der in 20 gezeigten zweiten Ausführungsform vom Umfang der Chipkontaktstelle 23 so angeordnet sein, daß er von einer Position ausgeht, die um einen Winkel θ (= 45 Grad) von der die Elektrodenklemmen 24 und 25 miteinander verbindenden Mittellinie abweicht, d.h. von der Linie der Elektroden 24, 25. In diesem Fall können die Breite und die Länge der chipartigen LED-Vorrichtung 21 zwecks Größenverminderung verkürzt werden.
  • In den vorstehenden Ausführungsformen ist als Beispiel für eine Halbleitervorrichtung eine chipartige LED-Vorrichtung beschrieben, die einen LED-Chip nutzt. Jedoch ist die vorliegende Erfindung nicht auf diese beschränkt und ist auch auf eine solche Halbleitervorrichtung wie einen Transistor anwendbar, in dem mehr als zwei Elektrodenklemmen mit einem einzigen Halbleiterchip verbunden sind, sowie auf eine Diode mit einer Konstruktion, die derjenigen der chipartigen LED-Vorrichtung ähnelt.
  • ZUSAMMENFASSUNG
  • Eine Halbleitervorrichtung beinhaltet ein isolierendes Substrat 2 mit einer Vorderseite, die mit einer Chipkontaktstelle 3 ausgebildet ist, einen rechteckigen Halbleiterchip 7, beispielsweise einen LED-Chip, der mit einem Kontaktstellenbondmaterial 10 auf die Chipkontaktstelle gebondet ist, und einen geformten Bereich 9 aus einem synthetischen Harz zum Einbetten des Halbleiterchips. Die Chipkontaktstelle 3 kann rechteckig sein mit Abmessungen, die denen des Halbleiterchips nahekommen, oder kreisrund sein mit einem Durchmesser, der dem Diagonalmaß des Halbleiterchips nahekommt, wodurch die Positionierung und Ausrichtung des Halbleiterchips beim Bonden des Halbleiterchips präzise vorgenommen werden kann.

Claims (12)

  1. Halbleitervorrichtung, aufweisend: ein isolierendes Substrat mit einer Vorderseite, die mit einer rechteckigen Chipkontaktstelle aus einer Metallfolie und einem Paar Elektrodenklemmen aus einer Metallfolie ausgebildet ist; einem rechteckigen Halbleiterchip, der mit einem Kontaktstellenbondmaterial auf eine Oberseite der Chipkontaktstelle gebondet ist, und einen geformten Bereich aus einem synthetischen Harz zum Einbetten des Halbleiterchips, wobei das Rechteck der Chipkontaktstelle eine Länge und eine Breite aufweist, die das 0,50- bis 1,50-fache jeweils einer Länge und einer Breite des Rechtecks des Halbleiterchips betragen.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Halbleiterchip einen LED-Chip umfaßt und wobei der geformte Bereich lichtdurchlässig ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Chipkontaktstelle eine Seitenfläche aufweist, die integral mit einer schmalen, von der Chipkontaktstelle nach außen vorstehenden Verlängerung ausgebildet ist.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Chipkontaktstelle mit einer Ausnehmung von einer Größe ausgebildet ist, die zum Aufnehmen des Halbleiterchips nicht ausreicht.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Chipkontaktstelle eine Seitenfläche aufweist, die integral mit einer schmalen, von der Chipkontaktstelle nach außen vorstehenden Verlängerung ausgebildet ist und wobei die Chipkontaktstelle mit einer Ausnehmung von einer Größe ausgebildet ist, die zum Aufnehmen des Halbleiterchips nicht ausreicht.
  6. Halbleitervorrichtung, aufweisend: ein isolierendes Substrat mit einer Vorderseite, die mit einer Chipkontaktstelle aus einer Metallfolie und einem Paar Elektrodenklemmen aus einer Metallfolie ausgebildet ist; einem Halbleiterchip, der in der Draufsicht quadratisch oder im wesentlichen quadratisch ist und mit einem Kontaktstellenmaterial auf eine Vorderseite der Chipkontaktstelle gebondet ist, und einen geformten Bereich aus einem synthetischen Harz zum Einbetten des Halbleiterchips, wobei die Chipkontaktstelle in der Draufsicht kreisrund ist und einen Durchmesser aufweist, der einem Diagonalmaß des Halbleiterchips nahekommt und wobei ein schmaler, strukturierter Leiter aus einer Metallfolie zwischen der Chipkontaktstelle und einer der Elektrodenklemmen vorgesehen ist, um die Chipkontaktstelle und die Elektrodenklemme integral miteinander zu verbinden.
  7. Halbleitervorrichtung nach Anspruch 6, wobei der Durchmesser der Chipkontaktstelle das 0,6- bis 1,5-fache des Diagonalmaßes des Halbleiterchips beträgt.
  8. Halbleitervorrichtung nach Anspruch 6 oder 7, wobei der Halbleiterchip einen LED-Chip umfaßt und wobei der geformte Bereich lichtdurchlässig ist.
  9. Halbleitervorrichtung nach Anspruch 6 oder 7, wobei die paarigen Elektrodenklemmen in der Draufsicht auf einer im wesentlichen geraden Linie angeordnet sind und die Chipkontaktstelle dazwischen angeordnet ist, wobei der schmale, strukturierte Leiter derart angeordnet ist, daß er von einem Umfang der Chipkontaktstelle an einer Position vorsteht, die um 45 Grad von der Linie der Elektrodenklemmen abweicht.
  10. Halbleitervorrichtung nach Anspruch 6 oder 7, wobei der Halbleiterchip einen LED-Chip umfaßt, wobei der geformte Bereich lichtdurchlässig ist und wobei die paarigen Elektrodenklemmen in der Draufsicht auf einer im wesentlichen geraden Linie angeordnet sind, die Chipkontaktstelle dazwischen angeordnet ist und der schmale, strukturierte Leiter derart angeordnet ist, daß er von einem Umfang der Chipkontaktstelle an einer Position vorsteht, die um 45 Grad von der Linie der Elektrodenklemmen abweicht.
  11. Halbleitervorrichtung nach Anspruch 6 oder 7, wobei die Chipkontaktstelle mit einer Ausnehmung von einer Größe ausgebildet ist, die zum Aufnehmen des Halbleiterchips nicht ausreicht.
  12. Halbleitervorrichtung, aufweisend: eine Chipkontaktstelle aus einer Metallplatte und einem Paar Elektrodenklemmen aus einer Metallplatte; einen Halbleiterchip, der in der Draufsicht quadratisch oder im wesentlichen quadratisch ist und mit einem Kontaktstellenbondmaterial auf die Chipkontaktstelle gebondet ist, und einem geformten Bereich aus einem synthetischen Harz zum Einbetten des Halbleiterchips, wobei die Chipkontaktstelle in der Draufsicht kreisrund ist und einen Durchmesser aufweist, der einem Diagonalmaß des Halbleiterchips nahekommt, und wobei ein schmaler, strukturierter Leiter aus einer Metallplatte zwischen der Chipkontaktstelle und einer der Elektrodenklemmen vorgesehen ist, um die Chipkontaktstelle und die Elektrodenklemme integral miteinander zu verbinden.
DE10392365T 2002-03-08 2003-02-24 Halbleitervorrichtung mit einem Halbleiterchip Withdrawn DE10392365T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002-63684 2002-03-08
JP2002063684A JP3924481B2 (ja) 2002-03-08 2002-03-08 半導体チップを使用した半導体装置
JP2002-237349 2002-08-16
JP2002237349A JP3913138B2 (ja) 2002-08-16 2002-08-16 半導体チップを使用した半導体装置
PCT/JP2003/001994 WO2003077312A1 (en) 2002-03-08 2003-02-24 Semiconductor device using semiconductor chip

Publications (1)

Publication Number Publication Date
DE10392365T5 true DE10392365T5 (de) 2005-04-21

Family

ID=27806946

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10392365T Withdrawn DE10392365T5 (de) 2002-03-08 2003-02-24 Halbleitervorrichtung mit einem Halbleiterchip

Country Status (7)

Country Link
US (2) US7242033B2 (de)
KR (1) KR100951626B1 (de)
CN (1) CN100524703C (de)
AU (1) AU2003211644A1 (de)
DE (1) DE10392365T5 (de)
TW (1) TWI258193B (de)
WO (1) WO2003077312A1 (de)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7426225B2 (en) * 2004-02-19 2008-09-16 Sumitomo Electric Industries, Ltd. Optical sub-assembly having a thermo-electric cooler and an optical transceiver using the optical sub-assembly
EP1816685A4 (de) * 2004-10-27 2010-01-13 Kyocera Corp Anbringplatte für lichtemittierende elemente, lagerkapselung für lichtemittierende elemente, lichtemittierende einrichtung und beleuchtungsgerät
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US8669572B2 (en) * 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
WO2007072919A1 (ja) * 2005-12-22 2007-06-28 Matsushita Electric Works, Ltd. Ｌｅｄを用いた照明器具
US7675145B2 (en) * 2006-03-28 2010-03-09 Cree Hong Kong Limited Apparatus, system and method for use in mounting electronic elements
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US7635915B2 (en) * 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
EP2044477B1 (de) * 2006-07-14 2016-09-07 Koninklijke Philips N.V. Montage einer elektrooptischen komponente in abstimmung mit einem optischen element
TWI321857B (en) * 2006-07-21 2010-03-11 Epistar Corp A light emitting device
US8735920B2 (en) * 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US8367945B2 (en) * 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
TWM312020U (en) * 2006-12-04 2007-05-11 Lighthouse Technology Co Ltd Light emitting diode package structure
KR101119172B1 (ko) * 2007-02-05 2012-03-21 삼성전자주식회사 발광 다이오드 모듈 및 이를 구비한 표시 장치
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
CN101388161A (zh) * 2007-09-14 2009-03-18 科锐香港有限公司 Led表面安装装置和并入有此装置的led显示器
USD634863S1 (en) 2008-01-10 2011-03-22 Cree Hong Kong Limited Light source of light emitting diode
JP2009194267A (ja) * 2008-02-18 2009-08-27 Panasonic Corp 半導体装置、その製造方法、およびそれを用いた電子機器
JP5202042B2 (ja) * 2008-03-10 2013-06-05 シチズン電子株式会社 Ｌｅｄランプ
WO2009151123A1 (ja) * 2008-06-12 2009-12-17 三菱マテリアル株式会社 はんだペーストを用いた基板と被搭載物の接合方法
US8791471B2 (en) * 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
JP5375041B2 (ja) 2008-11-13 2013-12-25 日亜化学工業株式会社 発光装置およびその製造方法
US20110037083A1 (en) * 2009-01-14 2011-02-17 Alex Chi Keung Chan Led package with contrasting face
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
JP5340763B2 (ja) * 2009-02-25 2013-11-13 ローム株式会社 Ｌｅｄランプ
KR101047603B1 (ko) * 2009-03-10 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
US8610156B2 (en) 2009-03-10 2013-12-17 Lg Innotek Co., Ltd. Light emitting device package
US8089075B2 (en) * 2009-04-17 2012-01-03 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. LFCC package with a reflector cup surrounded by a single encapsulant
US8101955B2 (en) * 2009-04-17 2012-01-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. PLCC package with a reflector cup surrounded by an encapsulant
JP5585013B2 (ja) * 2009-07-14 2014-09-10 日亜化学工業株式会社 発光装置
CN102054827B (zh) * 2009-10-30 2013-01-23 沈育浓 发光二极管晶元封装体及其封装方法
JP5383611B2 (ja) * 2010-01-29 2014-01-08 株式会社東芝 Ｌｅｄパッケージ
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
WO2011126135A1 (ja) * 2010-04-09 2011-10-13 ローム株式会社 Ｌｅｄモジュール
KR101101018B1 (ko) * 2010-06-21 2011-12-29 김재구 리드선이 개량된 다이오드 패키지 및 그 제조방법
JP2012080085A (ja) 2010-09-10 2012-04-19 Nichia Chem Ind Ltd 支持体及びそれを用いた発光装置
EP2448028B1 (de) 2010-10-29 2017-05-31 Nichia Corporation Lichtemittierende Vorrichtung und zugehöriges Herstellungsverfahren
JP2012119637A (ja) * 2010-12-03 2012-06-21 Sumitomo Electric Device Innovations Inc 光半導体装置の製造方法
US10522518B2 (en) * 2010-12-23 2019-12-31 Bench Walk Lighting, LLC Light source with tunable CRI
US8704433B2 (en) 2011-08-22 2014-04-22 Lg Innotek Co., Ltd. Light emitting device package and light unit
US8773006B2 (en) * 2011-08-22 2014-07-08 Lg Innotek Co., Ltd. Light emitting device package, light source module, and lighting system including the same
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
US9093621B2 (en) 2011-12-28 2015-07-28 Nichia Corporation Molded package for light emitting device
JP2013247340A (ja) * 2012-05-29 2013-12-09 Toyoda Gosei Co Ltd 発光装置
KR102037866B1 (ko) * 2013-02-05 2019-10-29 삼성전자주식회사 전자장치
US9252321B2 (en) 2013-04-22 2016-02-02 Empire Technology Development Llc Opto-mechanical alignment
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
USD737784S1 (en) * 2014-07-30 2015-09-01 Kingbright Electronics Co., Ltd. LED component
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
US9589940B2 (en) 2014-11-07 2017-03-07 Nichia Corporation Light emitting device
USD758977S1 (en) * 2015-06-05 2016-06-14 Kingbright Electronics Co. Ltd. LED component
USD751998S1 (en) * 2015-09-18 2016-03-22 Revolution Display, Llc LED tile
JP6572757B2 (ja) 2015-11-30 2019-09-11 日亜化学工業株式会社 発光装置
USD774475S1 (en) * 2016-02-19 2016-12-20 Kingbright Electronics Co. Ltd. LED component
JP6842246B2 (ja) 2016-05-26 2021-03-17 ローム株式会社 Ｌｅｄモジュール
JP6519549B2 (ja) * 2016-08-02 2019-05-29 日亜化学工業株式会社 発光装置
JP2018074057A (ja) * 2016-11-01 2018-05-10 住友電工デバイス・イノベーション株式会社 半導体レーザキャリア組立体、光半導体装置、及び光半導体装置の製造方法
US11721657B2 (en) * 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses
JP2023044026A (ja) * 2021-09-17 2023-03-30 東芝ライテック株式会社 車両用照明装置、および車両用灯具

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223119A (ja) 1985-07-24 1987-01-31 Hitachi Ltd 半導体装置
JPH01157424A (ja) 1987-12-14 1989-06-20 Olympus Optical Co Ltd 光学素子の成形方法とその装置
JPH01157424U (de) * 1988-04-06 1989-10-30
JP2536431B2 (ja) * 1993-09-30 1996-09-18 日本電気株式会社 半導体装置
JPH08321634A (ja) 1995-05-26 1996-12-03 Stanley Electric Co Ltd 表面実装型発光ダイオード
WO1998029903A1 (en) * 1996-12-26 1998-07-09 Hitachi, Ltd. Resin-encapsulated semiconductor device and method for manufacturing the same
US6054716A (en) * 1997-01-10 2000-04-25 Rohm Co., Ltd. Semiconductor light emitting device having a protecting device
EP0977251B1 (de) * 1997-02-10 2011-11-16 Panasonic Corporation Harzvergossener halbleiter und seine herstellung
CN1219320C (zh) * 1998-05-20 2005-09-14 罗姆股份有限公司 半导体器件
US6872661B1 (en) * 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
JP2001168400A (ja) 1999-12-09 2001-06-22 Rohm Co Ltd ケース付チップ型発光装置およびその製造方法
JP2001358367A (ja) * 2000-06-13 2001-12-26 Rohm Co Ltd チップ型発光素子

Also Published As

Publication number Publication date
US20050156187A1 (en) 2005-07-21
WO2003077312A1 (en) 2003-09-18
US20070246731A1 (en) 2007-10-25
CN1545730A (zh) 2004-11-10
TW200305958A (en) 2003-11-01
KR100951626B1 (ko) 2010-04-09
US7242033B2 (en) 2007-07-10
AU2003211644A1 (en) 2003-09-22
TWI258193B (en) 2006-07-11
CN100524703C (zh) 2009-08-05
KR20040089459A (ko) 2004-10-21

Similar Documents

Publication Publication Date Title
DE10392365T5 (de) Halbleitervorrichtung mit einem Halbleiterchip
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE19926128B4 (de) Leistungs-Halbleiterbauteil-Gehäuse
DE112007002446B4 (de) Elektronische Schaltungsvorrichtung und Verfahren zu ihrer Herstellung
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE69637488T2 (de) Halbleiter und Halbleitermodul
DE69433543T2 (de) Halbleitervorrichtung.
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE112016002302B4 (de) Leistungs-Halbleitervorrichtung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE2840514A1 (de) Leistungssteuergeraet und verfahren zum anbringen desselben
DE102014118836A1 (de) Halbleiterbauteil
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE102016218867A1 (de) Elektronische Schaltungsvorrichtung
DE3329886A1 (de) Verfahren zum herstellen von trocken-elektrolyt-kondensatoren
DE4130899C2 (de) Halbleitervorrichtung
DE10393769T5 (de) Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102014107088B4 (de) Halbleiterpackage und Verfahren
DE19745648A1 (de) Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130903