JP2009194267A - 半導体装置、その製造方法、およびそれを用いた電子機器 - Google Patents

半導体装置、その製造方法、およびそれを用いた電子機器 Download PDF

Info

Publication number
JP2009194267A
JP2009194267A JP2008035416A JP2008035416A JP2009194267A JP 2009194267 A JP2009194267 A JP 2009194267A JP 2008035416 A JP2008035416 A JP 2008035416A JP 2008035416 A JP2008035416 A JP 2008035416A JP 2009194267 A JP2009194267 A JP 2009194267A
Authority
JP
Japan
Prior art keywords
resin
substrate
mold
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008035416A
Other languages
English (en)
Inventor
Takayuki Yoshida
隆幸 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008035416A priority Critical patent/JP2009194267A/ja
Priority to US12/343,936 priority patent/US20090206463A1/en
Publication of JP2009194267A publication Critical patent/JP2009194267A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Abstract

【課題】必要数の接続端子を確保しながら半導体装置をより小型化する。
【解決手段】基板2と、基板表面に実装された半導体素子3と、基板表面に半導体素子3を覆って形成されたモールド樹脂部4と、モールド樹脂部4の外周側の基板表面に配置された複数の接続端子5とを備える半導体装置において、モールド樹脂部4の外周側の領域におけるモールド金型の樹脂通路に対応する領域Ｂに、モールド樹脂との接着強度が弱い樹脂剥離部としての複数の金属面18,19が前記樹脂通路に沿う向きに適当間隔で配列され、その間に少なくとも一つの接続端子5が配置される。
【選択図】図３

Description

本発明は、半導体装置、その製造方法、およびそれを用いた電子機器に関するものである。
携帯電話などの携帯用電子機器は製品の小型化が進められており、内部に配置される半導体装置にも小型化が求められている。そのため半導体装置は例えば、第一の基板の片面に第一の半導体素子を実装し、それを覆うモールド樹脂部を形成し、その上に、モールド樹脂部の外周側となる基板面に配置された複数の接続端子に対応する複数の接続端子を有する第二の基板もしくは第二の半導体素子を配置し、対応する接続端子どうしを導電性接着体で接続し、第一の基板のもう片面に、機器内のメイン基板表面の第二の実装電極に接続する第一の実装電極を設けた構成とされている。
この半導体装置を製造する際の、モールド樹脂部を形成する工程では、第一の半導体素子を実装した第一の基板の片面上に金型を配置し、そのランナーを通じてモールド樹脂を流し込む成形法がとられている。そのため、第一の基板のランナー対応部分に残る不要な樹脂を効率的に除去できるように、第一の基板のランナー対応部分に、つまり第一の基板の外周部からモールド領域まで連続的に、モールド樹脂の接着強度が弱い金属剥離面が形成されている（たとえば特許文献１）。
特開平６−１２０３９７号公報
しかしながら、上記したように第一の基板にその外周部からモールド領域まで連続的に金属剥離面を形成することとすれば、その部分には接続端子を設けることができない。第一の基板自体の小型化を図っている現状では、必要数の接続端子を設けるためには、金属剥離面の分だけ基板サイズを大きくせざるをえず、半導体装置もそれに見合ったサイズとなる。
本発明は、上記問題に鑑み、必要数の接続端子を確保しながら半導体装置をより小型化することを目的とするものである。
上記課題を解決するために、本発明の半導体装置は、第一の基板と、前記第一の基板の第一面に実装された第一の半導体素子と、前記第一の基板の第一面に前記半導体素子を覆って形成されたモールド樹脂部と、前記第一の基板の前記モールド樹脂部の外周側の基板面に配置された複数の第一の接続端子とを備え、前記モールド樹脂部の外周側の領域におけるモールド金型の樹脂通路に対応する部分に、モールド樹脂との接着強度が弱い複数の樹脂剥離部が前記樹脂通路に沿う向きに適当間隔で配列されており、その間に少なくとも一つの前記第一の接続端子が配置されていることを特徴とする。
また本発明の半導体装置は、上記の半導体装置のモールド樹脂部上に第二の基板もしくは第二の半導体素子が配置され、前記第二の基板もしくは第二の半導体素子に形成された第二の接続端子と第一の基板の第一の接続端子とが導電性接着部で接続されていることを特徴とする。
複数の樹脂剥離部は、モールド金型のゲートに対応する第１の樹脂剥離部と、ランナーに対応して基板周縁部に配置された第２の樹脂剥離部とにより構成され、前記第１および第２の樹脂剥離部の各々が金属面であるものとすることができる。複数の樹脂剥離部の全てが第一の接続端子であってもよい。
複数の第一の接続端子が配置されているときは所定間隔で直線状に並んでいることが好ましい。モールド樹脂部の外周側の領域は複数の樹脂剥離部および第一の接続端子の表面以外が絶縁樹脂膜で覆われていることが好ましい。またモールド樹脂部の外周側の領域は複数の樹脂剥離部および第一の接続端子の表面も含めてプラズマ処理されていることが好ましい。
複数の樹脂剥離部は、モールド樹脂部の外周側の領域が第一の接続端子の表面以外が絶縁樹脂膜で覆われ、前記第一の接続端子の表面も含めて他領域よりも強プラズマ処理された構成であってもよく、この場合はモールド金型の樹脂通路に対応する部分では前記第一の接続端子以外の強プラズマ処理面が樹脂剥離部として機能する。
絶縁樹脂膜はフィラを含有しているのが望ましい。第１の樹脂剥離部である金属面は位置認識パターンとしても利用できる。
上述の半導体装置を製造する際には、第一の基板の第一面に第一の半導体素子を搭載し電気的に接続するとともに、その搭載領域よりも外周側の領域をプラズマ処理する工程と、第一の基板の第一面にモールド金型を配置し、その樹脂通路を通じてモールド樹脂を流し込んでモールド樹脂部を形成する工程と、前記第一の基板の樹脂通路対応領域に残ったモールド樹脂を除去する工程とを少なくとも行う。
第一の基板のモールド樹脂部の外周側となる領域が第一の接続端子の表面を除いて絶縁樹脂膜で覆われているときには、当該領域を他領域よりも強プラズマ処理する。プラズマ処理は、第一の半導体素子の搭載前に行ってもよいし、第一の半導体素子の搭載後に行ってもよい。
上述の第１の半導体装置を、第１の基板の第二面に設けた実装電極をメイン基板表面の実装電極に接続させて搭載した電子機器も、本発明の一部を構成する。
上述の第２の半導体装置を、第１の基板の第二面に設けた実装電極をメイン基板表面の実装電極に接続させて搭載した電子機器も、本発明の一部を構成する。
半導体素子を実装する実装領域と前記半導体素子を覆うモールド樹脂部を形成するモールド領域とが第一面に設定され、前記モールド領域の外周側の領域に複数の接続端子が配置された配線基板であって、前記モールド樹脂部の外周側の領域におけるモールド金型の樹脂通路に対応する部分に、モールド樹脂との接着強度が弱い複数の樹脂剥離部が前記樹脂通路に沿う向きに適当間隔で配列されており、その間に少なくとも一つの前記第一の接続端子が配置されている配線基板も、本発明の一部を構成する。
本発明の半導体装置は、モールド金型の樹脂通路に対応する基板面に、モールド樹脂との接着強度が弱い複数の樹脂剥離部を適当間隔で配置し、その間に少なくとも一つの接続端子を配置したので、つまり従来は金属剥離面を連続的に形成していた部分にも接続端子を配置し、それを樹脂剥離部としても利用するので、必要とする個数の接続端子、および、効率的なモールド樹脂除去を確保しながら、基板サイズ、装置サイズを従来よりも小さくすることができる。よって、この半導体装置を搭載する電子機器の小型化、高機能化も実現可能となる。
以下、本発明の一実施形態を図面を用いて説明する。
図１において、半導体装置１００は、第一の半導体装置１と第二の半導体装置１０とからなるモジュール構造を有している。
半導体装置１は、基板２と、基板２の片面（以下基板表面という）に実装された半導体素子３と、基板表面に半導体素子３を覆って形成されたモールド樹脂部４と、基板表面に形成された複数の接続端子５、８と、基板裏面に形成された複数の接続端子６、実装電極１３とを有している。
基板２は配線基板であって、基板表面の中央に半導体素子搭載部が設定され、モールド樹脂部４内となる領域とその外周側となる領域とにそれぞれ複数の接続端子８、５が形成され、これらの接続端子８、５に電気的に接続する複数の接続端子６が基板裏面に形成されている。また接続端子６上に実装電極１３が形成されている。
半導体素子３は、基板２の半導体素子搭載部上に絶縁性の接着剤で固着されており、素子上面の接続端子７と基板２の接続端子８とはワイヤー９で電気的に接続されている（一部のみ図示している）。
モールド樹脂部４は、エポキシ樹脂などのモールド樹脂よりなり、半導体素子３、接続端子８、ワイヤー線９を覆っている。半導体素子３等を外的衝撃から保護する構造である。
半導体装置１０は、基板２の接続端子５に対応する複数の接続端子１１を有しており、モールド樹脂部４の上に配置されて、互いの接続端子５、１１どうし、ボール状の導電性接着剤１２を介して電気的、機械的に接続されている。
以上のような半導体装置１と半導体装置１０とが二段に積層された半導体装置１００が、基板２の裏面の実装電極１３において、図示しない電子機器、例えば携帯電話のような携帯用電子機器のメイン基板表面の実装電極上に導電性接着剤によって接続されることで、同メイン基板上に実装される。
なお半導体装置１００は、基板２上に半導体素子３と半導体装置１０とが二段に実装されたモジュール構造とも言える。半導体装置１０はたとえば大規模メモリーであるが、これに代えて、他の基板や半導体素子を実装しても構わない。
半導体装置１００の製造方法を図２を参照して簡単に説明する。
図２（ａ）はフープ状の基板１４を示す。基板１４は、上述の基板２の領域が複数に連なったもので、各基板２領域の四方の外周部分に後段で分割するための切溝１６が形成されている。
各基板２領域において、表面の接続端子５は、モールド樹脂部４の外周側となる領域に、半導体素子３およびモールド樹脂部４の周方向に沿う向きに所定間隔をあけて配列されるとともに、同心状に二列に配列されている。
また各基板２の領域について、上述のモールド樹脂部４を形成する金型の樹脂通路に対向する領域Ｂに金属面１８、１９が非連続的に形成されている。金属面１８は、基板１４の長手方向の一辺１４ａから切溝不形成部１７を通って基板２の領域内のコーナー部に少し入り込む形で配置されており、金属面１９は金属面１８の延長線上にある。接続端子５は金属面１８、１９間にも配置されている。接続端子５、金属面１８、１９の表面を除く基板２の全面は絶縁保護膜であるレジスト２ａで覆われている。金属面１８、１９等については後段で詳述する。
１５は基板１４にその長手方向に沿って所定間隔で設けられたパイロット孔であり、このパイロット孔１５によって、連続的な搬送、加工、実装作業が容易に行えるようになっている。
図２（ｂ）に示すように、基板１４の各基板２の領域に半導体素子３を実装し、当該基板１４をモールド用の金型３０にセットする。モールド容器（図示せず）に連通する供給部３１が基板１４の外周に位置し、ランナー３２およびゲート３３が領域Ｂに対向し、凹部３４により形成されるモールド空間に半導体素子３が収容される。この状態でモールド容器からモールド樹脂を供給して、ランナー３２およびゲート３３を通じて、凹部３４によるモールド空間に注入する。
モールド樹脂の硬化後に、図２（ｃ）に示すようにモールド樹脂部４が形成された基板１４を金型３０から取外し、切溝１６に沿ってカッターで切断して、基板２ごとの成形品つまり半導体装置１に分割する。
この際に、基板１４を金型３０から取外した後に（カッターでの切断前に）、領域Ｂに残留したモールド樹脂を除去するのであるが、このモールド樹脂の除去を効率的に行うために以下の手段を講じている。図３を参照しつつ説明する。図３では図示を簡略にするために切断後の基板２の領域のみ示している。
（１）上述したように、領域Ｂに金属面１９、金属面１８、接続端子５を形成する。金属面１８は金型のランナーに対応して基板周縁部に配置する。金属面１９は金型のゲートに対応して、モールド樹脂部４となる領域の外周部に配置する。これら直線状に並んだ金属面１９、金属面１８の間に、２個の接続端子５も同様に直線状に配置する。金属面１８、２個の接続端子５、金属面１９の少なくとも表面（上面）は、金や銀といった金属表面として、モールド樹脂との密着性を低くする。
（２）金属面１８、接続端子５、金属面１９を除く基板２の全面に設けたレジスト２ａ上をプラズマ処理する。プラズマ処理は、基板２上に半導体素子３を実装した前でも後でもよい。モールド樹脂部４となる領域内とその外周側領域とで処理強度を異ならせるのが好ましい。
具体的には、図４（ａ）（ｂ）に拡大して示すように、モールド樹脂部４となるモールド領域内は、接続端子８（図１参照）の表面を綺麗にすること、および、レジスト２ａとモールド樹脂部４との接着強度を強くすることを目的に、通常の強度のプラズマ処理を行う。一方、モールド領域よりも外周側の領域は、金属面１８、２個の接続端子５、金属面１９の表面を綺麗にすることだけを目的として、モールド領域内よりも強いプラズマ処理を行う。
このようにしたことにより、金属面１８、２個の接続端子５、金属面１９に対するモールド樹脂の密着性が低くなり、除去しやすくなった。また接続端子５，８の電気的な接続がしやすくなった。
さらに、上述の強いパワーでのプラズマ処理により、基板２領域外の領域Ｂ（図２（ａ）参照）に残るモールド樹脂も除去しやすくなった。この理由は十分に解明できていないが、次のようなものであると考えられる。
基板２上にはレジスト２ａが設けられており、このレジスト２ａはフィラを含んでいる。強いプラズマ処理によってレジスト２ａの表面が削られると、図４（ｂ）に示すようにフィラ２０が表出し、浮石状態となってモールド樹脂との密着強度が低下するか、またはＯＨ基が少なくなってモールド樹脂との密着強度が低下する。
後者の場合について詳述する。モールド樹脂は金型から離型しやすいように離型材（ワックス）を表面にある程度「まだら」に滲ませる材料設計になっており、離型材が存在しない部分でレジスト２ａのＯＨ基と結びつく。しかしレジスト２ａの樹脂成分などに比較すると、Ｓｉ系（ガラス系統）などのフィラ２０はＯＨ基が非常に少なく、かかるフィラ２０が表出することでモールド樹脂との密着強度が低下すると考えられる。
いずれにせよ、上述の構造、処理によって、基板２上に残る不要なモールド樹脂を容易に除去することが可能になった。
一方、従来は領域Ｂに連続的に設けていた金属面を金属面１８、１９という非連続的なものとし、その部分に接続端子５を設けているので、必要個数の接続端子５を設けるための基板２のサイズ、したがって半導体装置１、１００のサイズを従来よりも小さくすることができる。半導体装置１００を搭載する電子機器の小型化も実現できる。
また、図示したように金属面１９をモールド樹脂部４の一つのコーナー部に配置した場合は、この金属面１９を実装認識マークとしても利用することが出来る。例えば、基板２上に半導体装置１０を実装するときに、いわゆる一番ピンどうしを識別したうえで実装作業を進める必要があるが、その際の位置認識をするための実装認識マークとして金属面１９を利用することができる。
なお、基板２の領域Ｂにおいては、金属面１８、１９の一方あるいは双方を設けることなく、あるいはこれらの面積を小さくして、その部分に他の接続端子５を設けてもよく、その場合には、代替した接続端子５が金属面１８、１９と同様の機能を果たすこととなる。
また、金属面１８、１９の一方あるいは双方を設けることなく、あるいはこれらの面積を小さくして、その部分をレジスト２ａで覆い、かつその部分のプラズマ処理を強くしても、不要なモールド樹脂を容易に除去可能となる。図５は金属面１９のみを設けた状態を示す。
本発明の半導体装置は、基板上で樹脂通路となる部分に設ける樹脂剥離部を非連続的なものとし、その間にも接続端子を配置するようにしたことにより、必要数の接続端子を確保しながら従来よりもサイズダウンできるもので、小型化の要求が強い携帯用電子機器に特に有用である。
本発明の一実施形態の半導体装置の断面図 図１の半導体装置の製造方法を示す工程図 図１の半導体装置を構成する基板の平面図 図３の基板の一部を拡大して示す平面図および断面図 本発明に係る他の基板の一部を拡大して示す平面図
符号の説明
１ 半導体装置
２ 基板
2a レジスト
３ 半導体素子
４ モールド樹脂部
５，６，７，８ 接続端子
９ ワイヤー
10 半導体装置
11 接続端子
12 導電性接着剤
13 実装電極
14 基板
18，19 金属面
20 フィラ
100 半導体装置

Claims (17)

  1. 第一の基板と、前記第一の基板の第一面に実装された第一の半導体素子と、前記第一の基板の第一面に前記半導体素子を覆って形成されたモールド樹脂部と、前記第一の基板の前記モールド樹脂部の外周側の基板面に配置された複数の第一の接続端子とを備え、
    前記モールド樹脂部の外周側の領域におけるモールド金型の樹脂通路に対応する部分に、モールド樹脂との接着強度が弱い複数の樹脂剥離部が前記樹脂通路に沿う向きに適当間隔で配列されており、その間に少なくとも一つの前記第一の接続端子が配置されている半導体装置。
  2. 複数の樹脂剥離部は、モールド金型のゲートに対応する第１の樹脂剥離部と、ランナーに対応して基板周縁部に配置された第２の樹脂剥離部とよりなり、前記第１および第２の樹脂剥離部の各々が金属面である請求項１記載の半導体装置。
  3. 複数の樹脂剥離部の全てが第一の接続端子である請求項１記載の半導体装置。
  4. 複数の第一の接続端子が配置されているときは所定間隔で直線状に並んでいる請求項１記載の半導体装置。
  5. モールド樹脂部の外周側の領域は複数の樹脂剥離部および第一の接続端子の表面以外が絶縁樹脂膜で覆われている請求項１記載の半導体装置。
  6. モールド樹脂部の外周側の領域は複数の樹脂剥離部および第一の接続端子の表面も含めてプラズマ処理されている請求項１または請求項５のいずれかに記載の半導体装置。
  7. モールド樹脂部の外周側の領域は第一の接続端子の表面以外が絶縁樹脂膜で覆われ、前記第一の接続端子の表面も含めて他領域よりも強プラズマ処理されていて、モールド金型の樹脂通路に対応する部分では前記第一の接続端子以外の強プラズマ処理面が樹脂剥離部として機能する請求項１記載の半導体装置。
  8. 絶縁樹脂膜はフィラを含有している請求項４または請求項７のいずれかに記載の半導体装置。
  9. 第１の樹脂剥離部である金属面は位置認識パターンを兼ねている請求項２記載の半導体装置。
  10. 請求項１記載の半導体装置のモールド樹脂部上に第二の基板もしくは第二の半導体素子が配置され、前記第二の基板もしくは第二の半導体素子に形成された第二の接続端子と第一の基板の第一の接続端子とが導電性接着部で接続された半導体装置。
  11. 請求項１記載の半導体装置の製造方法であって、第一の基板の第一面に第一の半導体素子を搭載し電気的に接続するとともに、その搭載領域よりも外周側の領域をプラズマ処理する工程と、第一の基板の第一面にモールド金型を配置し、その樹脂通路を通じてモールド樹脂を流し込んでモールド樹脂部を形成する工程と、前記第一の基板の樹脂通路対応領域に残ったモールド樹脂を除去する工程とを有する半導体装置の製造方法。
  12. 第一の基板のモールド樹脂部の外周側となる領域が第一の接続端子の表面を除いて絶縁樹脂膜で覆われているときには、当該領域を他領域よりも強プラズマ処理する請求項１１記載の半導体装置の製造方法。
  13. プラズマ処理は、第一の半導体素子の搭載前に行う請求項１１記載の半導体装置の製造方法。
  14. プラズマ処理は、第一の半導体素子の搭載後に行う請求項１１記載の半導体装置の製造方法。
  15. 請求項１記載の半導体装置を、第１の基板の第二面に設けた実装電極をメイン基板表面の実装電極に接続させて搭載した電子機器。
  16. 請求項１０記載の半導体装置を、第１の基板の第二面に設けた実装電極をメイン基板表面の実装電極に接続させて搭載した電子機器。
  17. 半導体素子を実装する実装領域と前記半導体素子を覆うモールド樹脂部を形成するモールド領域とが第一面に設定され、前記モールド領域の外周側の領域に複数の接続端子が配置された配線基板であって、前記モールド樹脂部の外周側の領域におけるモールド金型の樹脂通路に対応する部分に、モールド樹脂との接着強度が弱い複数の樹脂剥離部が前記樹脂通路に沿う向きに適当間隔で配列されており、その間に少なくとも一つの前記第一の接続端子が配置されている配線基板。
JP2008035416A 2008-02-18 2008-02-18 半導体装置、その製造方法、およびそれを用いた電子機器 Pending JP2009194267A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008035416A JP2009194267A (ja) 2008-02-18 2008-02-18 半導体装置、その製造方法、およびそれを用いた電子機器
US12/343,936 US20090206463A1 (en) 2008-02-18 2008-12-24 Semiconductor device, method of manufacturing the same, and electronic equipment using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008035416A JP2009194267A (ja) 2008-02-18 2008-02-18 半導体装置、その製造方法、およびそれを用いた電子機器

Publications (1)

Publication Number Publication Date
JP2009194267A true JP2009194267A (ja) 2009-08-27

Family

ID=40954334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008035416A Pending JP2009194267A (ja) 2008-02-18 2008-02-18 半導体装置、その製造方法、およびそれを用いた電子機器

Country Status (2)

Country Link
US (1) US20090206463A1 (ja)
JP (1) JP2009194267A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172144A (ja) * 1994-12-20 1996-07-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2001298127A (ja) * 2000-04-18 2001-10-26 Hitachi Ltd 配線基板、半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298269A (ja) * 1995-04-25 1996-11-12 Toshiba Microelectron Corp 半導体装置及びその製造方法
US5929511A (en) * 1996-07-15 1999-07-27 Matsushita Electronics Corporation Lead frame for resin sealed semiconductor device
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
JP2997746B2 (ja) * 1998-05-27 2000-01-11 亜南半導体株式会社 印刷回路基板
JP3020201B2 (ja) * 1998-05-27 2000-03-15 亜南半導体株式会社 ボールグリッドアレイ半導体パッケージのモールディング方法
JP4769380B2 (ja) * 2001-05-18 2011-09-07 ルネサスエレクトロニクス株式会社 クリーニング用シートおよびそれを用いた半導体装置の製造方法
US7242033B2 (en) * 2002-03-08 2007-07-10 Rohm Co., Ltd. Semiconductor device using LED chip
US20090230487A1 (en) * 2005-03-16 2009-09-17 Yamaha Corporation Semiconductor device, semiconductor device manufacturing method and lid frame

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172144A (ja) * 1994-12-20 1996-07-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2001298127A (ja) * 2000-04-18 2001-10-26 Hitachi Ltd 配線基板、半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090206463A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
JP2006294701A (ja) 半導体装置及びその製造方法
JP2014183181A (ja) 電子部品モジュール及びその製造方法
JP2011181825A (ja) 接続用パッドの製造方法
CN101308833A (zh) 电路基板、树脂封装型半导体器件、托架及检查插座
US8416577B2 (en) Coreless substrate and method for making the same
JP2009246174A (ja) 半導体モジュール、半導体モジュールの製造方法、ならびに携帯機器
US20080042256A1 (en) Chip package structure and circuit board thereof
US7105384B2 (en) Circuit device manufacturing method including mounting circuit elements on a conductive foil, forming separation grooves in the foil, and etching the rear of the foil
US7443043B2 (en) Circuit device and method of manufacture thereof
US20130193571A1 (en) Semiconductor package and method and system for fabricating the same
JP2009231815A5 (ja)
CN103098565B (zh) 元器件内置基板
US20140091472A1 (en) Semiconductor device and manufacturing method of the same
JP2009194267A (ja) 半導体装置、その製造方法、およびそれを用いた電子機器
JP2007173724A (ja) 回路モジュール
JP2008041693A (ja) 半導体素子収納用パッケージとそれを用いた圧電発振器、通信機器及び電子機器、並びに半導体素子収納用パッケージの製造方法
KR101079429B1 (ko) 디바이스 패키지 기판 및 그 제조 방법
US9905519B1 (en) Electronic structure process
TW201705439A (zh) 半導體裝置
JP2009076666A (ja) 半導体装置の製造方法
JP2008060160A (ja) 樹脂封止型半導体装置の製造方法
US9125320B2 (en) Method of manufacturing passive component module
JP2013258351A (ja) 配線基板および配線基板の製造方法
JP2010238994A (ja) 半導体モジュールおよびその製造方法
CN107039389B (zh) 封装基板与其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417