JP2008041693A - 半導体素子収納用パッケージとそれを用いた圧電発振器、通信機器及び電子機器、並びに半導体素子収納用パッケージの製造方法 - Google Patents

半導体素子収納用パッケージとそれを用いた圧電発振器、通信機器及び電子機器、並びに半導体素子収納用パッケージの製造方法 Download PDF

Info

Publication number
JP2008041693A
JP2008041693A JP2006209832A JP2006209832A JP2008041693A JP 2008041693 A JP2008041693 A JP 2008041693A JP 2006209832 A JP2006209832 A JP 2006209832A JP 2006209832 A JP2006209832 A JP 2006209832A JP 2008041693 A JP2008041693 A JP 2008041693A
Authority
JP
Japan
Prior art keywords
package
thin film
film layer
exposed
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006209832A
Other languages
English (en)
Inventor
Takushi Yoshikawa
卓志 吉川
Yukihiko Hoashi
之彦 帆足
Kenichiro Kamo
健一郎 加茂
Toshiyuki Yahazu
俊幸 矢括
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yoshikawa Kogyo Co Ltd
Original Assignee
Yoshikawa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yoshikawa Kogyo Co Ltd filed Critical Yoshikawa Kogyo Co Ltd
Priority to JP2006209832A priority Critical patent/JP2008041693A/ja
Publication of JP2008041693A publication Critical patent/JP2008041693A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】半田接合又は実装の際の接合不良あるいは短絡不良を効果的に回避可能なパッケージとその製造方法を提供すること。
【解決手段】半導体素子を収納するパッケージ本体1aの表面に露出する金属露出面のうち、半田接合又は実装に不必要な金属露出面3a、4aの少なくとも外周部に、絶縁性材料を含むインクを印刷して絶縁薄膜層10を形成する。さらに、半田接合又は実装に必要な金属露出面3bの外周部からその近傍にかけて、導電性材料を含むインクを連続的に印刷して導電薄膜層20を形成する。
【選択図】図4

Description

本発明は、通信機器や電子機器に用いられる圧電発振器などを構成する半導体素子を収納する半導体素子収納用パッケージ(以下、単に「パッケージ」という。)と、その製造方法に関する。
近年、携帯電話などの移動体通信機器を中心に種々の通信機器や電子機器においては、小型化・薄型化・高集積化・微細化の要望がさらに強まっており、これらの通信機器や電子機器に搭載する圧電発振器などを構成する半導体素子を収納するパッケージに対しても、同様に小型化・薄型化・高集積化・微細化の要望が強まっている。
パッケージの形態においても、小型化、薄型化の要望に対し、例えば実装基板表面に実装するノンリードタイプのパッケージが開発されており、例えば通信機器あるいは電子機器に用いられる圧電発振器のパッケージにおいては、発振回路素子を収納した第1パッケージと、圧電振動素子を収納した第2パッケージを接合して構成される一体型パッケージなどが開発されている(例えば特許文献1参照)。
図7は、従来の圧電発振器用の一体型パッケージを示す断面図、図8は、その実装面を示す平面図である。
この一体型パッケージは、第1パッケージ1と第2パッケージ2とを半田接合で電気接続して構成される。
第1パッケージ1は、2種類のフレーム、すなわち転写フレーム3及びリードフレーム4と、転写フレーム3のパッド部3aにダイボンディングした発振回路素子5と、発振回路素子5と転写フレーム3の外部端子部3bやリードフレーム4などを電気接続する金属ワイヤ6とをパッケージ本体1aとして同時に樹脂成型したものである。ここで、転写フレームとは、ベース基板上に配線パターンを配置し、それを樹脂成型後にベース基板から引き剥がすことによって成型樹脂の引き剥がし面側に配線パターンが転写された形で残るように形成されたフレームのことをいう。すなわち、第1パッケージ1の作製においては、パターニングによりパッド部3a及び外部端子部3bが形成された転写フレーム3をベース基板上に配置し、次に転写フレーム3のパッド3a上に発振回路素子5をダイボンディングし、発振回路素子5と転写フレーム3の外部端子部3b及びリードフレーム4とを金属ワイヤ6でワイヤボンディングし、さらにそれらを一緒に樹脂成型する。最後に成型樹脂をベース基板から引き剥がす。これによって、図8に示すように、転写フレーム3のパッド部3a及び外部端子部3b、並びにリードフレーム4の実装面側金属露出面4aが金属露出面として同一実装面に露出する第1パッケージ1が形成される。第1パッケージ1の実装面と反対側の面には、リードフレーム4の外部端子部4bが金属露出面として存在する。
なお、第1パッケージ1の生産性を向上させるには、各パッケージをフレームに多数個一括で樹脂成型し、連結されたパッケージのフレーム部をプレスカットする、若しくは、連結されたパッケージの樹脂部をダイシングカットする、等により個片化する。
一方、第2パッケージ2は、セラミックス製のパッケージ本体2a内に圧電振動素子7を収納しており、蓋8によって密封されている。また、圧電振動素子7はパッケージ本体2aの表面に露出する外部端子9に電気的に接続されている。
上述の第1パッケージ1及び第2パッケージ2を用いて図7に示すような圧電発振器用の一体型パッケージとするには、まず、第1パッケージ1の実装面と反対側の面に露出するリードフレーム4の外部端子部4bと、第2パッケージ2の表面に露出する外部端子9とを半田接合で電気接続する。そして、この一体型パッケージを実装基板に対し実装する。このとき、スクリーン半田を実装基板表面に印刷するが、このスクリーン半田は実装に必要な転写フレーム3の外部端子部3bに対応する実装基板表面にのみ印刷され、実装に不必要な転写フレーム3のパッド部3a及びリードフレーム4の実装面側金属露出面4aに対応する実装基板表面には印刷されない。したがって、パッケージが小型化されるほど、スクリーン半田のパターンは狭ピッチになる。
ここで、図7に示す第1パッケージ1の場合、電気接続のため、転写フレーム3の外部端子部3bが実装面側に露出する必要があり、かつリードフレーム4の外部端子4bが第2パッケージ2側に露出する必要がある。一方、転写フレーム3のパッド部3aは、発振回路素子5を搭載するダイパッドとして使用されるが、転写フレーム3の外部端子部3bと同一の転写フレームからなるため、転写フレーム3の外部端子部3bを実装面側に露出させると、転写フレーム3のパッド3aも実装面側に露出する。また、リードフレーム4の外部端子部4bを第2パッケージ2側に露出させる場合、樹脂成型する際にリードフレーム4の外部端子部4bをモールド金型上面に接するように配置する必要があり、そのためには他端のリードフレーム4の実装面側金属露出面4aをリードフレーム4の外部端子部4bの反対側モールド金型上面に接するように配置する必要がある。したがって、リードフレーム4の実装面側金属露出面4aが実装面側に露出する。すなわち、第1パッケージ1の実装面には、実装に必要な転写フレーム3の外部端子部3bのほかに、実装に不必要な転写フレーム3のパッド部3a及びリードフレーム4の実装面側金属露出面4aが露出する。
しかしながら、このようなパッケージの構造において、実装のためにスクリーン半田を実装基板に印刷してリフローした場合、実装に必要な転写フレーム3の外部端子部3bと、実装に不必要な転写フレーム3のパッド部3a及びリードフレーム4の実装面側金属露出面4aとの間で、半田による短絡不良が発生することがある。パッケージが小型化され、その実装面が小さくなっている状況下において、上述の短絡不良をスクリーン半田の印刷パターンの制御で回避するには限界がある。
さらに、実装基板との半田接合性を向上させるためは、実装のための金属露出面(図7においては転写フレーム3の外部端子部3b)の面積を拡大することが有効であるが、図7に示すパッケージ構造の場合、リードフレーム4の実装面側金属露出面4aが転写フレーム3の外部端子部3bに近接しているため、転写フレーム3の外部端子部3bの面積拡大には制限があり、接合不良が発生することがある。
特開2004−166230公報
本発明が解決しようとする課題は、半田接合又は実装の際の接合不良あるいは短絡不良を効果的に回避可能なパッケージとその製造方法を提供することにある。
本発明のパッケージの一態様は、半導体素子を収納するパッケージ本体の表面に露出する金属露出面のうち、半田接合又は実装に不必要な金属露出面の少なくとも外周部に、絶縁性材料を含むインクを印刷して形成した絶縁薄膜層を有するものである。
この絶縁薄膜層を有する本発明のパッケージは、半導体素子を収納するパッケージ本体の表面に露出する金属露出面のうち、半田接合又は実装に不必要な金属露出面の少なくとも外周部に、絶縁性材料を含むインクを印刷する工程と、前記印刷された絶縁性材料を含むインクに、乾燥、ベーク又は紫外線照射の処理を施して絶縁薄膜層を形成する工程とを含む製造方法によって得ることができる。
このように、半田接合又は実装に不必要な金属露出面の少なくとも外周部に絶縁薄膜層を形成することにより、半田接合又は実装する際に、半田接合又は実装に必要な金属露出面から、半田接合又は実装に不必要な金属露出面への半田流れ込みが防止され、短絡不良を防ぐことができる。
絶縁薄膜層を形成するための絶縁性材料を含むインクとしては、絶縁性材料として熱硬化性樹脂、熱可塑性樹脂、紫外線硬化性樹脂及びセラミックスのうち1種又は2種以上を含むインクを使用できる。特に、セラミックスを含むインクを使用すると、金属露出面を全面被覆した場合でも、短絡不良を防ぎつつ放熱性をより向上させることができる。
本発明のパッケージの別態様は、半導体素子を収納するパッケージ本体の表面に露出する金属露出面のうち、半田接合又は実装に必要な金属露出面の外周部からその近傍にかけて、導電性材料を含むインクを印刷して連続的に形成した導電薄膜層を有するものである。
この導電薄膜層を有する本発明のパッケージは、半導体素子を収納するパッケージ本体の表面に露出する金属露出面のうち、半田接合又は実装に必要な金属露出面の外周部からその近傍にかけて、導電性材料を含むインクを連続的に印刷する工程と、前記印刷された導電性材料を含むインクに、乾燥、ベーク又は紫外線照射の処理を施して導電薄膜層を形成する工程とを含む製造方法によって得ることができる。
このように、半田接合又は実装に必要な金属露出面の外周部からその近傍にかけて導電薄膜層を形成することで、半田接合又は実装に必要な接合面積を拡大させることができ、接合不良を防ぐことができる。特に本発明では、印刷によって導電薄膜層を形成するので、構造上若しくは設計上で金属露出面の面積を拡大することが困難であっても、所定の部位及び所定の形状に導電薄膜層を印刷して接合面積を拡大することが可能であり、半田接合強度を向上させることができる。また、本発明の導電薄膜層の形成工程(パターニング工程)においては、めっき加工には必要なレジスト処理の必要がないため、コストダウン及びリードタイムの短縮化を図ることができる。
本発明において、前記導電薄膜層の上には、印刷又はめっき加工により、さらに1層又は2層以上の導電薄膜層を積層して厚膜化することができる。印刷により導電薄膜層を積層する場合は、導電性材料を含んだインクを印刷し、その後、乾燥、ベーク又は紫外線照射等の処理を施す。
導電薄膜層を形成するための導電性材料を含むインクとしては、導電性材料として銅、ニッケル及び金のうち1種又は2種以上を含むインクを使用できる。また、めっき加工により導電薄膜層を積層する場合は、電解めっき又は無電解めっきにて、銅、ニッケル、金などを積層する。
以上の本発明のパッケージ構造を、例えば図7に示したようなパッケージ構造に適用し、実装基板に実装することで圧電発振器を得ることができる。そして、この圧電発振器を、携帯電話やGPS、陸上移動無線機、マイクロ波通信などの通信機器や周波数カウンタやシンセサイザなどの電子機器に搭載することができる。
本発明によれば、半田接合又は実装の際の接合不良あるいは短絡不良を効果的に回避可能なパッケージを得ることができる。すなわち、半田接合又は実装に不必要な金属露出面の少なくとも外周部に絶縁薄膜層を形成することにより、半田接合又は実装する際に、半田接合又は実装に金属露出面から、半田接合又は実装に不必要な金属露出面への半田流れ込みが防止され、短絡不良を防ぐことができる。また、半田接合又は実装に必要な金属露出面の外周部からその近傍にかけて導電薄膜層を形成することで、半田接合又は実装に必要な接合面積を拡大させることができ、接合強度を向上させることができて接合不良を防ぐことができる。
さらに、本発明においては絶縁薄膜層と導電薄膜層を印刷により形成するので、レジスト処理を施すことなく絶縁薄膜層及び導電薄膜層のパターンを自由に印刷でき、コストダウン及びリードタイムの短縮化を図ることができる。
以下、図面に示す実施例に基づき本発明の実施の形態を説明する。
図1は、本発明のパッケージの一実施例を示す断面図、図2は、その実装面を示す平面図である。
図1に示すパッケージの基本構造は、図7に示したパッケージと同じである。すなわち、図1に示すパッケージは圧電発振器用の一体型パッケージであり、第1パッケージ1と第2パッケージ2とを半田接合で電気接続して構成される。このパッケージの平面サイズとしては、3.2mm×2.5mm又は2.5mm×2.0mmが一般的である。
第1パッケージ1は、2種類のフレーム、すなわち転写フレーム3及びリードフレーム4と、転写フレームのパッド部3aにダイボンディングした発振回路素子5と、発振回路素子5と転写フレーム3の外部端子部3bやリードフレーム4などを電気接続する金属ワイヤ6とをパッケージ本体1aとして同時に樹脂成型したものである。具体的には、第1パッケージ1の作製においては、パターニングによりパッド部3a及び外部端子部3bが形成された転写フレーム3をベース基板上に配置し、次に転写フレーム3のパッド3a上に発振回路素子5をダイボンディングし、発振回路素子5と転写フレーム3の外部端子部3b及びリードフレーム4とを金属ワイヤ6でワイヤボンディングし、さらにそれらを一緒に樹脂成型する。最後に成型樹脂をベース基板から引き剥がす。
なお、パッケージ1の生産性を向上させる場合、パッケージ1をフレームに多数個一括で樹脂成型し、連結されたパッケージ1のフレーム部をプレスカットし個片化する、若しくは、連結された半導体パッケージ1の樹脂部をダイシングカットし個片化する、といった生産方法を採用することもできる。この場合、個片化するタイミングは、特に限定されるものではない。
このようにして得られたパッケージ本体1aの実装面には、転写フレーム3のパッド部3a及び外部端子部3b、並びにリードフレーム4の実装面側金属露出面4aが金属露出面として存在する。また、パッケージ本体1aの実装面と反対側の面には、リードフレーム4の外部端子部4bが金属露出面として存在する。
パッケージ本体1aの実装面側の金属露出面のうち、転写フレーム3の外部端子部3bは実装基板への実装に必要であり、実装基板の端子と半田接合されるが、転写フレーム3のパッド部3a及びリードフレーム4の実装面側金属露出面4aは実装には不必要である。このような場合、実装時に転写フレーム3の外部端子部3bとリードフレーム4の実装面側金属露出面4aは半田で短絡してはならない。また、転写フレーム3の外部端子部3bとパッド部3aも半田で短絡してはならない。
そこで、図1に示すパッケージでは、図2に示すように、実装に不必要な転写フレーム3のパッド部3a及びリードフレーム4の実装面側金属露出面4aの金属露出面全面に絶縁薄膜層10を形成し、この絶縁薄膜層10によって、実装時に、転写フレーム3の外部端子部3bから転写フレーム3のパッド部3a及びリードフレーム4の実装面側金属露出面4aに半田が流れ込むのを防止し、短絡不良を防ぐようにしている。
絶縁薄膜層10は必ずしも実装に不必要な金属露出面の全面に形成する必要はなく、図3に示すように、実装に不必要な金属露出面の少なくとも外周部に形成すればよい。
この絶縁薄膜層10は絶縁性材料を含むインクを印刷し、これに乾燥、ベーク又は紫外線照射等の処理を施して形成するが、インクジェット印刷により絶縁性材料を含むインクを印刷する場合は、パッケージ本体1aの表面(実装面)と対向する可動式のインクジェットノズル100を水平方向に移動させ、このインクジェットノズル100からパッケージ本体1aの表面に対して絶縁性材料を含むインクを吐出する。絶縁薄膜層10を形成しない領域に対しては、インクジェットノズル100を水平方向に移動させるのみで、インクジェットノズル100からは絶縁性材料を含むインクを吐出しない。このようにして所定の位置に所定の形状の絶縁薄膜層10のパターンが形成される。なお、絶縁薄膜層10のパターンについては、図2及び図3の例に限定されるものではなく、要するに、実装時に、転写フレーム3の外部端子部3bから転写フレーム3のパッド部3a及びリードフレーム4の実装面側金属露出面4aに半田が流れ込むのを防止し得るパターンであればよい。
また、印刷に用いる絶縁性材料を含むインクとしては、絶縁性材料として熱硬化性樹脂、熱可塑性樹脂、紫外線硬化性樹脂及びセラミックスのうち1種又は2種以上を含むインクが好ましいが、リフロー温度250℃近傍迄の耐熱性を有し、かつ、パッケージの使用温度範囲で絶縁性が確保されるものであれば、特に限定されず、その用途によって使い分けてもよい。
絶縁薄膜層10は上述のとおり、印刷された絶縁性材料を含んだインクを乾燥、ベーク又は紫外線照射等の処理を施して形成される。例えば、絶縁性材料として熱硬化性樹脂を含むインクを使用した場合は、一般的に150℃〜180℃程度で1時間程度ベークするが、これに限定されない。なお、絶縁薄膜層10の体積抵抗率は、リーク電流を抑えるため、10Ωcm以上であることが好ましい。
一方、第2パッケージ2は、図1に示すように、セラミックス製のパッケージ本体2a内に圧電振動素子7を収納しており、蓋8によって密封されている。また、圧電振動素子7はパッケージ本体2aの表面に露出する外部端子9に電気的に接続されている。
以上説明した第1パッケージ1及び第2パッケージ2を用いて図1に示すような圧電発振器用の一体型パッケージとするには、まず、第1パッケージ1の実装面と反対の面に露出するリードフレーム4の外部端子部4bと、第2パッケージ2の表面に露出する外部端子9とを半田接合で電気接続する。そして、この一体型パッケージを実装基板に対し実装する。このとき、スクリーン半田を実装基板表面に印刷するが、図1に示す第1パッケージ1においては、上述のとおり、実装に不必要な転写フレーム3のパッド部3a及びリードフレーム4の実装面側金属露出面4aの少なくとも外周部に絶縁薄膜層10を形成しているので、実装時に、転写フレーム3の外部端子部3bから転写フレーム3のパッド部3a及びリードフレーム4の実装面側金属露出面4aに半田が流れ込むのが防止され、短絡不良を防ぐことができる。
図4は、本発明のパッケージの別実施例を示す断面図、図5は、その実装面を示す平面図、図6は図4のパッケージを構成する第1パッケージの第2パッケージとの接合面を示す平面図である。
この実施例は、先の実施例で説明した絶縁薄膜層10に加え、半田接合又は実装に必要な金属露出面に対して、その半田接合又は実装のための面積を拡大させるために、導電薄膜層20を形成したものである。なお、この実施例において先の実施例と同一の構成には同一の符号を付し、その説明を省略する。
導電薄膜層20は、図5に示すように、実装面において実装に必要な金属露出面である転写フレーム3の外部端子部3bの外周部からその近傍にかけて形成されている。図5の例では、導電薄膜層20は、その一部がリードフレーム4の実装面側金属露出面4a上の絶縁薄膜層10上に被さるように形成されている。また、図4と図6に示すように、第1パッケージ1の第2パッケージ2との接合面においては、第2パッケージ2の外部端子9と半田接合するための金属露出面であるリードフレーム4の外部端子部4bの外周部からその近傍にかけて導電薄膜層20が形成されている。
これらの導電薄膜層20は、導電性材料を含むインクを印刷し、これに乾燥、ベーク又は紫外線照射等の処理を施して形成される。導電性材料を含むインクの印刷は、先の実施例において説明した導電性材料を含むインクを印刷する方法と同様の要領で行うことができる。
導電薄膜層20の厚膜化のために、その上にさらに印刷又はめっき加工により導電薄膜層を積層することができる。例えば、銅を含むインクをインクジェット印刷し、乾燥、ベーク又は紫外線照射等を施すことによって第一層として銅の導電薄膜層を形成し、続いて前記方法を繰り返し、第二層としてニッケルの導電薄膜層、及び第三層として金の導電薄膜層を形成することができる。一般的に、ベークする場合は、150℃〜240℃程度で1時間程度ベークする。なお、ベーク条件は、導電性材料の種類、導電薄膜層の厚さ、幅等の諸条件によって可変であり、特に限定されるものではない。また、印刷にてパターン形成された第一層の銅の導電薄膜層上に、めっき加工にて第二層としてニッケルの導電薄膜層、及び第三層として金の導電薄膜層を形成することもできる。
以上説明した各実施例において絶縁薄膜層10及び導電薄膜層20を形成するためにインクを印刷する方法としては、インクジェット印刷が好ましい。すなわち、インクジェット印刷によれば、その吐出圧、吐出量、パターニング速度等の条件を変更したり、同じパターンを2回以上印刷したり、インクジェットノズルの本数を増やし、すべてのインクジェットノズルの吐出ターゲットを一緒にして、あるインクジェットノズルは吐出する、あるインクジェットノズルは吐出しないといった制御をすることで、印刷する薄膜層厚みの変更を容易にできる。
また、絶縁薄膜層10及び導電薄膜層20とパッケージ本体表面との密着性を向上させるため、印刷する前に、パッケージ本体の表面を粗面化してもよい。粗面化の方法としては、ブラスト法、化学研磨法等が挙げられるが、これに限定はされない。
本発明は、構造上若しくは設計上、実装に不必要な金属露出面が存在する半導体パッケージや、外部端子の面積を拡大できない半導体パッケージに好適に適用される。
本発明のパッケージの一実施例を示す断面図である。 図1に示す本発明のパッケージの実装面を示す平面図である。 本発明のパッケージの実装面の他の例を示す平面図である。 本発明のパッケージの別実施例を示す断面図である。 図4に示す本発明のパッケージの実装面を示す平面図である。 図4のパッケージを構成する第1パッケージの第2パッケージとの接合面を示す平面図である。 従来の圧電発振器用の一体型パッケージを示す断面図である、 図7に示す従来のパッケージの実装面を示す平面図である。
符号の説明
1 第1パッケージ
1a パッケージ本体
2 第2パッケージ
2a パッケージ本体
3 転写フレーム
3a パッド部
3b 外部端子部
4 リードフレーム
4a 実装面側金属露出面
4b 外部端子部
5 発振回路素子
6 金属ワイヤ
7 圧電振動素子
8 蓋
9 外部端子
10 絶縁薄膜層
20 導電薄膜層
100 インクジェットノズル

Claims (10)

  1. 半導体素子を収納するパッケージ本体の表面に露出する金属露出面のうち、半田接合又は実装に不必要な金属露出面の少なくとも外周部に、絶縁性材料を含むインクを印刷して形成した絶縁薄膜層を有する半導体素子収納用パッケージ。
  2. 前記絶縁性材料を含むインクが、絶縁性材料として、熱硬化性樹脂、熱可塑性樹脂、紫外線硬化性樹脂及びセラミックスのうち1種又は2種以上を含む請求項1に記載の半導体素子収納用パッケージ。
  3. 半導体素子を収納するパッケージ本体の表面に露出する金属露出面のうち、半田接合又は実装に必要な金属露出面の外周部からその近傍にかけて、導電性材料を含むインクを印刷して連続的に形成した導電薄膜層を有する半導体素子収納用パッケージ。
  4. 前記導電薄膜層の上に、1層又は2層以上の導電薄膜層が積層された請求項3に記載の半導体素子収納用パッケージ。
  5. 請求項1から請求項4のいずれかに記載の半導体素子収納用パッケージを備えた圧電発振器。
  6. 請求項5に記載の圧電発振器を備えた通信機器。
  7. 請求項5に記載の圧電発振器を備えた電子機器。
  8. 半導体素子を収納するパッケージ本体の表面に露出する金属露出面のうち、半田接合又は実装に不必要な金属露出面の少なくとも外周部に、絶縁性材料を含むインクを印刷する工程と、
    前記印刷された絶縁性材料を含むインクに、乾燥、ベーク又は紫外線照射の処理を施して絶縁薄膜層を形成する工程と、
    を含む半導体素子収納用パッケージの製造方法。
  9. 半導体素子を収納するパッケージ本体の表面に露出する金属露出面のうち、半田接合又は実装に必要な金属露出面の外周部からその近傍にかけて、導電性材料を含むインクを連続的に印刷する工程と、
    前記印刷された導電性材料を含むインクに、乾燥、ベーク又は紫外線照射の処理を施して導電薄膜層を形成する工程と、
    を含む半導体素子収納用パッケージの製造方法。
  10. 前記導電薄膜層を形成する工程の後に、
    前記導電薄膜層の上に、印刷又はめっき加工により導電薄膜層を積層する工程を含む請求項9に記載の半導体素子収納用パッケージの製造方法。
JP2006209832A 2006-08-01 2006-08-01 半導体素子収納用パッケージとそれを用いた圧電発振器、通信機器及び電子機器、並びに半導体素子収納用パッケージの製造方法 Pending JP2008041693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006209832A JP2008041693A (ja) 2006-08-01 2006-08-01 半導体素子収納用パッケージとそれを用いた圧電発振器、通信機器及び電子機器、並びに半導体素子収納用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006209832A JP2008041693A (ja) 2006-08-01 2006-08-01 半導体素子収納用パッケージとそれを用いた圧電発振器、通信機器及び電子機器、並びに半導体素子収納用パッケージの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008220198A Division JP2008294480A (ja) 2008-08-28 2008-08-28 半導体素子収納用パッケージの製造方法、その製造方法で製造した半導体素子収納用パッケージ、並びにそれを用いた圧電発振器、通信機器及び電子機器

Publications (1)

Publication Number Publication Date
JP2008041693A true JP2008041693A (ja) 2008-02-21

Family

ID=39176425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006209832A Pending JP2008041693A (ja) 2006-08-01 2006-08-01 半導体素子収納用パッケージとそれを用いた圧電発振器、通信機器及び電子機器、並びに半導体素子収納用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2008041693A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226396A (ja) * 2009-03-23 2010-10-07 Seiko Epson Corp 圧電デバイスおよび圧電デバイスの製造方法
KR101725074B1 (ko) * 2015-12-30 2017-04-10 (주)샘씨엔에스 세라믹 패키지 및 그 제조방법
JP2017135573A (ja) * 2016-01-28 2017-08-03 京セラ株式会社 圧電デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226396A (ja) * 2009-03-23 2010-10-07 Seiko Epson Corp 圧電デバイスおよび圧電デバイスの製造方法
KR101725074B1 (ko) * 2015-12-30 2017-04-10 (주)샘씨엔에스 세라믹 패키지 및 그 제조방법
JP2017135573A (ja) * 2016-01-28 2017-08-03 京セラ株式会社 圧電デバイスの製造方法

Similar Documents

Publication Publication Date Title
US10714822B2 (en) Wireless module and method for manufacturing wireless module
US9653323B2 (en) Manufacturing method of substrate structure having embedded interconnection layers
US8841759B2 (en) Semiconductor package and manufacturing method thereof
JP2004119863A (ja) 回路装置およびその製造方法
JP2007318076A (ja) Sipモジュール
JP2004071898A (ja) 回路装置およびその製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2008258478A (ja) 電子部品装置およびその製造方法
JP2004071899A (ja) 回路装置およびその製造方法
JP2009218804A (ja) 半導体装置とこれを備えた通信機器及び電子機器
JP2018201248A (ja) 無線モジュール
JP2008041693A (ja) 半導体素子収納用パッケージとそれを用いた圧電発振器、通信機器及び電子機器、並びに半導体素子収納用パッケージの製造方法
JP5849874B2 (ja) 半導体装置、基板の製造方法およびシステム
US20160007463A1 (en) Electronic device module and method of manufacturing the same
JP2008294480A (ja) 半導体素子収納用パッケージの製造方法、その製造方法で製造した半導体素子収納用パッケージ、並びにそれを用いた圧電発振器、通信機器及び電子機器
JP4898396B2 (ja) 弾性波デバイス
JP2005117188A (ja) 表面実装型圧電発振器及びその製造方法
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP2004014651A (ja) 配線基板、それを用いた半導体装置及び配線基板の製造方法
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP4166065B2 (ja) 回路装置の製造方法
CN107039389B (zh) 封装基板与其制作方法
KR100426493B1 (ko) 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법
JP2017162990A (ja) 電子部品内蔵基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20080702

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090703

A02 Decision of refusal

Effective date: 20091030

Free format text: JAPANESE INTERMEDIATE CODE: A02