JP5849874B2 - 半導体装置、基板の製造方法およびシステム - Google Patents

半導体装置、基板の製造方法およびシステム Download PDF

Info

Publication number
JP5849874B2
JP5849874B2 JP2012153384A JP2012153384A JP5849874B2 JP 5849874 B2 JP5849874 B2 JP 5849874B2 JP 2012153384 A JP2012153384 A JP 2012153384A JP 2012153384 A JP2012153384 A JP 2012153384A JP 5849874 B2 JP5849874 B2 JP 5849874B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
frame member
wiring
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012153384A
Other languages
English (en)
Other versions
JP2014017349A (ja
Inventor
史彦 安藤
史彦 安藤
小林　泉
泉 小林
貴雄 大野
貴雄 大野
昭彦 村田
昭彦 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2012153384A priority Critical patent/JP5849874B2/ja
Publication of JP2014017349A publication Critical patent/JP2014017349A/ja
Application granted granted Critical
Publication of JP5849874B2 publication Critical patent/JP5849874B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子部品が搭載される半導体装置、基板の製造方法および半導体装置を含むシステムに関する。
回路の微細化により半導体装置の回路規模は大きくなってきている。これに伴い、半導体装置の端子数は増加し、例えば、半導体装置の裏面にバンプが縦横に配置されたＢＧＡ（Ball Grid Array）等のパッケージが開発されている。
ＢＧＡタイプの半導体装置において、バンプが配置される領域の周囲に隔壁や補強用のはんだを設けることで、バンプの領域への異物の混入を防止し、あるいは、バンプと基板との接続の信頼性を向上する手法が提案されている（例えば、特許文献１−７参照）。
また、複数の半導体装置を一体に製造する場合に、半導体装置を封止している樹脂を、厚さ方向に一部切断し、複数の半導体装置が一体化されている状態で試験等の工程を実施し、その後、半導体装置を個別に切り出す手法が提案されている（例えば、特許文献６参照）。
特開２００８−１４７８１１号公報 特開平９−２０５１１３号公報 特開平１１−２１４５７６号公報 特開２００２−３２９８１９号公報 特開平８−４６３１３号公報 特開２００５−１０９２８１号公報 特開２００１−２０３２９３号公報
しかしながら、半導体装置の製造工程において、一体化されている半導体装置を厚さ方向に一部切断する場合、切断箇所が、その後の工程で折れたり、変形しないように、樹脂やインターポーザ等の基板は厚くされる。この結果、半導体装置の高さは高くなり、半導体装置のシステム等への実装効率は低下する。
本発明の目的は、一体化されている複数の半導体装置を厚さ方向に一部切断することで製造される半導体装置において、半導体装置の高さを低くし、実装効率を向上することである。
１つの側面では、本発明の一形態では、半導体装置は、表面に部品が搭載された基板と、基板の裏面であって、かつ基板の端部に取り付けられた枠部材とを備え、枠部材は、基板の端面に揃う第１の面と、裏面から離れた位置に設けられ、基板の端面よりも基板の外側に向けて突出する突出部とを備えている。
一体化されている複数の半導体装置を厚さ方向に一部切断することで製造される半導体装置において、半導体装置の高さを低くでき、実装効率を向上できる。
一実施形態における半導体装置の例を示している。 別の実施形態における半導体装置の例を示している。 図２に示した補強枠の構造の例を示している。 図２に示した半導体装置を裏面側から見た例を示している。 図２に示した半導体装置の製造に使用するベース基板の例を示している。 図５に示したベース基板を裏面側から見た例を示している。 図５に示したベース基板に補強枠を取り付ける例を示している。 図７に示したベース基板を裏面側から見た例を示している。 図７に示したベース基板に電子部品を取り付ける例を示している。 図９に示したベース基板に取り付けられた電子部品をモールド樹脂で覆う例を示している。 図１０に示したモールド樹脂で覆われたベース基板をハーフカットする例を示している。 図１１に示したモールド樹脂の表面および溝をめっきする例を示している。 図２に示した半導体装置の製造方法の例を示している。 図２に示した半導体装置が搭載されるシステムの例を示している。 別の実施形態における半導体装置の例を示している。 図１５に示した補強枠の構造の例を示している。 図１５に示した半導体装置を裏面側から見た例を示している。 図１５に示した半導体装置を裏面側から見た別の例を示している。 図１５に示した半導体装置の製造方法の例を示している。 図１５に示した半導体装置が搭載されるシステムの例を示している。 別の実施形態における半導体装置の例を示している。 図２１に示した補強枠の構造の例を示している。 図２１に示した半導体装置を裏面側から見た例を示している。 図２１に示した半導体装置において、ベース基板に取り付けられた補強枠の例を示している。 図２４に示したモールド樹脂で覆われたベース基板をハーフカットする例を示している。 図２５に示したモールド樹脂の表面および溝をめっきする例を示している。 図２６に示したベース基板を裏面側から見た例を示している。 図２１に示した半導体装置の製造方法の例を示している。 図２１に示した半導体装置が搭載されるシステムの例を示している。 図１、図２、図１５および図２１に示した半導体装置のいずれかが搭載されるシステムの例を示している。
以下、図面を用いて実施形態を説明する。
図１は、一実施形態における半導体装置１００の例を示している。例えば、半導体装置１００は、プリント基板１０の表面に搭載された電子部品２０ａを有している。例えば、電子部品２０ａは、ＡＳＩＣ（Application Specific Integrated Circuit）等の半導体チップである。なお、２つ以上の電子部品がプリント基板１０に搭載されてもよい。
例えば、プリント基板１０は、はんだ４０により電子部品２０ａの端子に接続された複数の端子３０と、プリント基板１０の裏面に設けられた複数の端子３２と、プリント基板１０の内部に設けられた複数の配線３４とを有している。端子３２は、はんだ４２を用いて、システム基板等に接続される。プリント基板１０の裏面の周囲には、補強枠５０が取り付けられている。すなわち、補強枠５０は、プリント基板１０の端部に取り付けられている。補強枠５０Ａは、枠部材の一例である。例えば、補強枠５０の材料は、ソルダーレジスト等の絶縁性の樹脂、あるいは、アルミニウムや銅等の金属である。
補強枠５０は、プリント基板１０の端面Ｅ１に揃う面Ｓ２と、プリント基板１０の裏面から離れた位置に設けられ、面Ｓ２に対してプリント基板１０の延在方向の外側に向けて突出する突出部５２とを有している。すなわち、突出部５２は、プリント基板１０の端面Ｅ１よりもプリント基板１０の外側に向けて突出している。例えば、突出部５２の先端は、面Ｓ２に平行な面Ｓ３を有している。
例えば、半導体装置１００は、複数のプリント基板１０が接続されたベース基板を用いて複数個が一体に製造される。この際、半導体装置１００の製造工程の途中で、ベース基板の一部が図１の上側から厚さ方向に切断され、面Ｅ１、Ｓ２が露出される。すなわち、表面から裏面に向けてベース基板の一部が切断され（ハーフカット）、図１１に示す溝９０と同様の溝が形成される。
ハーフカットされた状態で、複数の半導体装置１００は、枠部材５０の底面Ｓ４側を介して、互いにつながれており、面Ｓ３は露出していない。ベース基板は、互いにつながれた枠部材５０により所定の剛性を有している。そして、複数の半導体装置１００は、枠部材５０の底面Ｓ４側で支持されて、別の製造工程が実施される。
別の製造工程が実施された後、複数の半導体装置１００を互いにつなげている枠部材５０の底面Ｓ４側が切断され（フルカット）、半導体装置１００が個別に切り出される。そして、面Ｓ３が露出される。
例えば、補強枠５０の厚さ（図１の上下方向の幅）は、はんだ４２が接続されるシステム基板の接続面よりプリント基板１０側に、底面Ｓ４が位置するように決められる。これにより、補強枠５０により邪魔されることなく、プリント基板１０は、はんだ４２を介してシステム基板に接続される。換言すれば、補強枠５０の厚さは、はんだ４２の厚さ程度まで許容される。このため、複数の半導体装置１００がつながれた状態のハーフカットされたベース基板は、補強枠５０の底面Ｓ４部分（突出部５２）により剛性を保つことが可能であり、プリント基板１０の厚さを、従来に比べて薄くできる。これにより、半導体装置１００の高さを従来に比べて低くできるため、半導体装置１００のシステムへの実装効率は高くなり、システムコストを削減できる。
これに対して、補強枠５０を設けない場合、プリント基板１０より厚いベース基板が使用され、ハーフカットにより、ベース基板の途中まで溝が形成される。ハーフカットされたベース基板の剛性を保つためには、ベース基板の厚さを、プリント基板１０の厚さと枠部材５０の厚さの合計程度まで厚くする必要がある。この場合、端子３２およびはんだ４２は、図１より下側に設けられるため、半導体装置１００の高さは高くなってしまう。
例えば、フルカットに使用される刃の肉厚は、ハーフカットに使用される刃の肉厚より薄い。このため、面Ｓ３は、面Ｅ１、Ｓ２より半導体装置１００の外側に位置し、結果として枠部材５０に突出部５２が形成される。換言すれば、半導体装置１００を個別に切り出すフルカット時の刃は、面Ｓ３に沿って移動され、プリント基板１０に触れないため、プリント基板１０の端部が欠けることを防止できる。
また、例えば、電子部品２０ａを覆って、プリント基板１０の表面に樹脂等の封止部材が設けられる場合、ハーフカット時に、面Ｅ１、Ｓ２に揃う面が封止部材の端部に形成される。この場合にも、フルカット時に刃が封止部材に触れないため、封止部材の端部が欠けることを防止できる。例えば、ハーフカット後に、封止部材を覆って金属膜が付けられる場合にも、フルカット時に刃が金属膜に触れないため、金属膜が剥がれることを防止できる。
さらに、補強枠５０を設けることで、ハーフカットによりプリント基板１０を完全に切断し、端面Ｅ１を露出させることができる。この結果、プリント基板１０の断面の全てに金属膜を付けることができる。これに対して、補強枠５０が設けられない場合、プリント基板１０においてハーフカットされない部分の断面は、金属膜が付かない。
以上、この実施形態では、一体化されている複数の半導体装置を厚さ方向に一部切断することで製造される半導体装置１００において、半導体装置１００の高さを低くでき、半導体装置１００のシステムへの実装効率を向上できる。また、フルカット時に、プリント基板１０、封止部材あるいは金属膜が損傷することを防止できる。この結果、半導体装置１００の製造歩留を向上できる。
図２は、別の実施形態における半導体装置１００Ａの例を示している。図１で説明した要素と同様または同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図２は、図４のＡ−Ａ’線に沿う断面を示している。
例えば、半導体装置１００Ａは、プリント基板１０上に搭載された複数の電子部品２０（２０ａ、２０ｂ、２０ｃ）を有している。例えば、電子部品２０ａは、ＡＳＩＣ（Application Specific Integrated Circuit）等の半導体チップであり、電子部品２０ｂ、２０ｃは、コイルやコンデンサ等である。なお、電子部品２０の数は３つに限定されない。
プリント基板１０は、表面に複数の端子３０を有し、裏面に複数の端子３２を有し、内部に複数の配線３４を有している。例えば、表面は、図２の上側の面であり、電子部品２０が搭載される面である。裏面は、図２の下側の面であり、電子部品２０が搭載される面と反対側の面である。端子３０は、はんだ４０を介して電子部品２０の端子に電気的に接続されている。端子３２には、はんだボール等のはんだ４２が搭載されている。配線３４は、信号線、電源線、接地線ＧＮＤ等である。
例えば、プリント基板１０の表面および裏面は、端子３０、３２を除く領域に塗布されたソルダーレジストを有している。なお、図２では、分かりやすくするために、配線３４（内層）を１層とし、端子３０、３２よりも厚く記載している。しかしながら、実際のプリント基板１０は、２層以上の配線３４を有していてもよく、配線３４の厚さは、端子３０、３２と同様の厚さである。
プリント基板１０の裏面側の周囲には、補強枠５０Ａが接着されている。補強枠５０Ａは、枠部材の一例である。例えば、補強枠５０Ａの材料は、ソルダーレジスト等の絶縁性の樹脂である。なお、補強枠５０Ａの材料は、アルミニウムや銅等の金属でもよい。補強枠５０Ａについては、図３、図４、図８等で説明する。プリント基板１０の表面に搭載された電子部品２０は、電気絶縁性のモールド樹脂６０により覆われている。モールド樹脂６０は封止部材の一例である。
モールド樹脂６０の表面およびプリント基板１０の端面Ｅ１は、ニッケルや銅等のめっき処理により設けられるシールド膜７０で覆われている。シールド膜７０は、単層に限定されず、例えば、ニッケル、銅、ニッケルの３層構造でもよい。シールド膜７０は、金属膜の一例である。シールド膜７０は、プリント基板１０の端面Ｅ１に露出する接地線ＧＮＤの配線３４に接続され、配線３４を介して接地線ＧＮＤの端子３２に接続されている。なお、プリント基板１０の表面または裏面に設けられ、プリント基板１０の端面Ｅ１に露出する配線にシールド膜７０が接続されてもよい。
図３は、図２に示した補強枠５０Ａの構造の例を示している。なお、図３は、図４のＡ−Ａ’線に沿う断面を示している。補強枠５０Ａは、プリント基板１０の裏面に接着された面Ｓ１と、面Ｓ２、Ｓ３とを有している。面Ｓ２は、プリント基板１０の端面Ｅ１、配線３４の端面Ｅ２およびモールド樹脂６０の端面Ｅ３に揃っている。面Ｓ３は、プリント基板１０の端面Ｅ１に付けられたシールド膜７０の表面より突出した突出部５２の先端に位置している。
例えば、端面Ｅ１、Ｅ２、Ｅ３および面Ｓ２は、複数のプリント基板１０がつながったベース基板（図５の符号８０）からプリント基板１０を切り出す前に、モールド樹脂６０側から補強枠５０Ａの途中まで切断するときの切断面である。以降の説明では、端面Ｅ１、Ｅ２、Ｅ３を露出させる切断、または面Ｓ２を露出させる切断を、ハーフカットと称する。例えば、突出部５２を除く補強枠５０Ａの長さＬ１は、０．１ｍｍから０．３ｍｍである。
面Ｓ３は、シールド膜７０が付けられたモールド樹脂６０およびプリント基板１０を、ベース基板から切り出すときの切断面である。以降の説明では、プリント基板１０を、ベース基板から切り出すことをフルカットと称する。例えば、フルカットは、ハーフカットで使用する刃よりも薄い刃を用いて行われるため、切断面である面Ｓ３は、端面Ｅ１、Ｅ２、Ｅ３に付けられたシールド膜７０の表面より突出する。これにより、フルカットに用いる刃がシールド膜７０の表面に触れることなく、プリント基板１０をベース基板から切り出すことができる。この結果、フルカット時にシールド膜７０が剥がれることを防止でき、半導体装置１００Ａの信頼性を向上できる。
図４は、図２に示した半導体装置１００Ａを裏面側から見た例を示している。補強枠５０Ａは、はんだ４２が配列される領域の外側に、プリント基板１０の周囲を覆って、プリント基板１０の裏面に接着されている。
図５は、図２に示した半導体装置１００Ａの製造に使用するベース基板８０の例を示している。図５は、図４のＡ−Ａ’線に沿う断面に対応する断面を示している。一点鎖線は、図３で説明したハーフカットおよびフルカットにおける切断線ＣＬを示している。２つの切断線ＣＬの間に矢印で示した領域１０Ａが、図２に示したプリント基板１０の領域である。ベース基板８０は、端子３０、３２および配線３４を有している。図５に示すように、ベース基板８０は、互いにつながった複数のプリント基板１０に対応する複数の領域１０Ａを有している。なお、図５から図１３は、半導体装置１００Ａの製造方法を示している。
図６は、図５に示したベース基板８０を裏面側から見た例を示している。ベース基板８０は、プリント基板１０の元である複数の領域１０Ａを有している。なお、図６に示す切断線ＣＬは、ベース基板８０に実際に引かれているものではない。この例では、各領域１０Ａは、３５個の端子３２を有しているが、端子３２の数は、３５個に限定されない。
図７は、図５に示したベース基板８０に補強枠５０Ａを取り付ける例を示している。図７は、図４のＡ−Ａ’線に沿う断面に対応する断面を示している。補強枠５０Ａは、プリント基板１０の元である複数の領域１０Ａの境界を跨いでベース基板８０に接着される。換言すれば、補強枠５０Ａは、図３で説明したハーフカットおよびフルカットにおける切断線ＣＬを中心として均等に配置されるように接着される。例えば、補強枠５０Ａの厚さＴ１は、０．１ｍｍから０．２５ｍｍであり、補強枠５０Ａの幅Ｗ１は、０．８ｍｍから１．２ｍｍである。
図８は、図７に示したベース基板８０を裏面側から見た例を示している。図８に示すように、補強枠５０Ａは、格子形状を有しており、格子の各辺の中心を領域１０Ａの境界である切断線ＣＬに合わせて、ベース基板８０に接着されている。
図９は、図７に示したベース基板８０に電子部品２０を取り付ける例を示している。図９は、図４のＡ−Ａ’線に沿う断面に対応する断面を示している。電子部品２０ａ、２０ｂ、２０ｃが取り付けられる前、ベース基板８０の端子３０上に、例えば、クリーム状のはんだ４０が印刷される。次に、端子３０上に電子部品２０ａ、２０ｂ、２０ｃの端子を合わせて、電子部品２０ａ、２０ｂ、２０ｃがベース基板８０上に搭載される。そして、電子部品２０ａ、２０ｂ、２０ｃが搭載されたベース基板８０は、炉に入れられ、電子部品２０ａ、２０ｂ、２０ｃはベース基板８０にはんだ付けされる。
図１０は、図９に示したベース基板８０に取り付けられた電子部品２０をモールド樹脂６０で覆う例を示している。図１０は、図４のＡ−Ａ’線に沿う断面に対応する断面を示している。例えば、電子部品２０ａ、２０ｂ、２０ｃが搭載されたベース基板８０は、上下２つの金型に挟まれる。そして、例えば、金型内が真空状態にされた後、熱硬化性のモールド樹脂６０が金型内に充填される。金型内に注入されたモールド樹脂６０は、熱処理により硬化し、図１０に示した状態になる。
図１１は、図１０に示したモールド樹脂６０で覆われたベース基板８０をハーフカットする例を示している。図１１は、図４のＡ−Ａ’線に沿う断面に対応する断面を示している。例えば、ハーフカットは、回転する円形状の刃を切断線ＣＬに沿ってモールド樹脂６０側から補強枠５０Ａに向けて移動することにより行われる。例えば、ハーフカットに使用される刃の厚さは０．６ｍｍである。ハーフカットにより、モールド樹脂６０、ベース基板８０、ベース基板８０内の配線３４（ＧＮＤ）と、補強枠５０Ａの一部とが切断され、プリント基板１０の領域１０Ａの境界に溝９０が形成される。これにより、図３に示したように、補強枠５０Ａの面Ｓ２は、プリント基板１０の端面Ｅ１、配線３４の端面Ｅ２およびモールド樹脂６０の端面Ｅ３に揃う。
ハーフカットされた状態で、モールド樹脂６０およびプリント基板１０は、切断されているが、補強枠５０Ａは、プリント基板１０側の一部を除き切断されていない。このため、モールド樹脂６０およびプリント基板１０が切断された後にも、ベース基板８０は補強枠５０Ａにより支持され、ベース基板８０の剛性は保たれる。したがって、ハーフカット後の半導体装置１００Ａの製造工程において、例えば、ベース基板８０が溝９０を境に割れることや、曲がることを防止できる。換言すれば、図１３に示すハーフカット後に実施されるステップＳ６０、Ｓ７０、Ｓ８０において、ベース基板８０を金型等の治具にセットする場合や、ベース基板８０に圧力や応力が掛かる場合にも、ベース基板８０が割れることや、曲がることを防止できる。
割れたベース基板８０や曲がったベース基板８０は、金型等の治具にセットすることは困難であるため、廃棄される。廃棄により、製造歩留は低下し、製造コストは増加する。例えば、１つのベース基板８０から４０個の半導体装置１００Ａが製造される場合、ベース基板８０が割れる毎、あるいは曲がる毎に、４０個の半導体装置１００Ａが廃棄される。このため、ベース基板８０の割れや曲がりが、製造歩留に与える影響および製造コストに与える影響は大きい。
なお、ハーフカットは、プリント基板１０の途中まで実施してもよい。この場合、溝９０の先端は、枠部材５０Ａに到達しないが、図１１に比べてベース基板８０の剛性を高くできる。ここで、ハーフカットは、少なくとも溝９０が配線３４（ＧＮＤ）に届くまで実施することが好ましい。
図１２は、図１１に示したモールド樹脂６０の表面および溝９０をめっきする例を示している。図１２は、図４のＡ−Ａ’線に沿う断面に対応する断面を示している。ハーフカットされたベース基板８０は、めっき処理が行われ、モールド樹脂６０の表面および溝９０は、シールド膜７０で覆われる。シールド膜７０は、溝９０の部分で配線３４（ＧＮＤ）に接続される。これにより、例えば、図２に示した半導体装置１００Ａが動作するときに電子部品２０ａ等から発生する電磁波は、シールド膜７０により遮蔽される。図１１に示したように、ベース基板８０がハーフカットにより完全に切断される場合、シールド膜７０は、ベース基板８０の裏面側まで被覆される。このため、シールド膜７０による電磁波の遮蔽効果は高い。
図１３は、図２に示した半導体装置１００Ａの製造方法の例を示している。まず、ステップＳ１０において、図５に示したベース基板８０が製造される。次に、ステップＳ２０において、図７および図８に示したように、補強枠５０Ａがベース基板８０に接着される。次に、ステップ３０において、図９に示したように、電子部品２０ａ、２０ｂ、２０ｃがベース基板８０に取り付けられる。次に、ステップＳ４０において、図１０に示したように、電子部品２０ａ、２０ｂ、２０ｃを覆ってベース基板８０にモールド樹脂６０によりモールドされる。
次に、ステップＳ５０において、図１１に示したように、モールド樹脂６０、ベース基板８０および補強枠５０Ａがハーフカットされる。次に、ステップＳ６０において、図１２に示したように、モールド樹脂６０の表面および溝９０にメッキ処理が施され、モールド樹脂６０の表面および溝９０は、シールド膜７０で覆われる。
この後、ステップＳ７０において、半導体装置１００Ａの品番等がシールド膜７０上に捺印される。捺印は、レーザ照射やインクを用いた押印により行われる。次に、ステップＳ８０において、図２に示した端子３２にはんだ４２が取り付けられる。はんだ４２は、はんだボールあるいはクリームはんだである。
そして、ステップＳ９０において、回転する円形状の刃が図１２に示した溝９０に挿入され、補強枠５０Ａが切断され（フルカット）、図２に示した半導体装置１００Ａが完成する。この際、フルカットで使用される刃は、ハーフカットで使用される刃より薄い。例えば、フルカットで使用される刃の厚さは、０．２ｍｍである。このため、図３に示したように、切断面Ｓ３は、ハーフカット時の切断面Ｅ１、Ｅ２、Ｅ３、Ｓ２より、図１２に示した溝９０の中心軸である切断線ＣＬ側に位置する。したがって、フルカット時に刃がシールド膜７０に接触することはなく、シールド膜７０が剥がれることはない。
なお、ステップＳ２０による補強枠５０Ａのベース基板８０への接着は、ステップＳ３０、Ｓ４０の間、またはステップＳ４０、Ｓ５０の間に実施されてもよい。また、ステップＳ６０、Ｓ７０の少なくともいずれかは省略されてもよい。ステップＳ７０が省略される場合、ステップＳ６０は、ステップＳ８０、Ｓ９０の間に実施されてもよい。ステップＳ８０は、フルカットされた後に、実施されてもよい。
なお、ステップＳ９０において、鋭角な棒状の部材の上に補強枠５０Ａを載せ、ベース基板８０を表面側から裏面側に押圧することで、補強枠５０Ａを図１２に示した切断線ＣＬで折り曲げて割り、半導体装置１００Ａを製造してもよい。
ステップＳ９０の後、完成された半導体装置１００Ａは、図１４に示すプリント基板２００Ａにはんだ付けされ、他の半導体装置や電子部品とともに携帯機器等のシステムとして動作する。
図１４は、図２に示した半導体装置１００Ａが搭載されるシステムＳＹＳの例を示している。システムＳＹＳは、半導体装置１００Ａと、半導体装置１００Ａがはんだ付けされたプリント基板２００Ａとを有している。半導体装置１００Ａの断面は、図４のＡ−Ａ’線に沿う断面に対応している。例えば、プリント基板２００Ａは、半導体装置１００Ａ以外の半導体装置や電子部品が搭載されている。プリント基板２００Ａは、システム基板の一例である。
プリント基板２００Ａは、はんだ４２を介して半導体装置１００Ａの端子３２がはんだ付けされる端子２０２を有している。端子２０２は、プリント基板２００Ａの内層の配線に接続され、内層の配線を介して他の半導体装置や電子部品に接続される。はんだ４２、端子３２および配線３４（ＧＮＤ）を介してシールド膜７０に接続される端子２０２は、内層の配線を介してプリント基板２００Ａの接地端子に接続される。
以上、この実施形態においても、図１に示した実施形態と同様に、一体化されている複数の半導体装置を厚さ方向に一部切断することで製造される半導体装置１００Ａにおいて、半導体装置１００Ａの高さを低くでき、実装効率を向上できる。また、フルカット時に、プリント基板１０、モールド樹脂６０あるいはシールド膜７０が損傷することを防止できる。
さらに、ベース基板８０に補強枠５０Ａを取り付けることで、補強枠５０Ａの一部を残してモールド樹脂６０およびベース基板８０をハーフカットできる。これにより、ハーフカット後もベース基板８０の剛性を保持でき、ベース基板８０を金型等の治具にセットする場合や、ベース基板８０に圧力や応力が掛かる場合にも、ベース基板８０が割れることや、曲がることを防止できる。この結果、半導体装置１００Ａの製造歩留の低下を抑制でき、半導体装置１００ＡおよびシステムＳＹＳの製造コストを削減できる。
図１５は、別の実施形態における半導体装置１００Ｂの例を示している。図１から図１４で説明した要素と同様または同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図１５は、例えば、図１７のＡ−Ａ’線に沿う断面を示している。
半導体装置１００Ｂは、図２に示した半導体装置１００Ａの補強枠５０Ａの代わりに補強枠５０Ｂを有している。補強枠５０Ｂは、枠部材の一例である。例えば、補強枠５０Ｂの材料は、銅やアルミニウム等の金属である。補強枠５０Ｂの表面の一部は、例えば、ニッケルと錫とが順にメッキされた金属膜７２が付けられている。そして、補強枠５０Ｂの底面（図１５の下側の面）には、金属膜７２を介してはんだ４４が付けられている。
半導体装置１００Ｂのその他の構成は、半導体装置１００Ａと同様である。すなわち、半導体装置１００Ｂは、プリント基板１０上に搭載された複数の電子部品２０（２０ａ、２０ｂ、２０ｃ）、モールド樹脂６０、シールド膜７０を有している。シールド膜７０は、プリント基板１０の配線３４（ＧＮＤ）を介して、はんだ４２に接続されている。プリント基板１０は、電子部品２０の端子がはんだ付けされる端子３０と、はんだ４２が付けられる端子３２と、内層の配線３４とを有している。なお、プリント基板１０の断面に露出する配線が、プリント基板１０の表面または裏面に設けられ、プリント基板１０の断面に露出する配線にシールド膜７０が接続されてもよい。
図１６は、図１５に示した補強枠５０Ｂの構造の例を示している。図３と同様の構造については、詳細な説明は省略する。なお、図１６は、例えば、図１７のＡ−Ａ’線に沿う断面を示している。補強枠５０Ｂの形状は、図３に示した補強枠５０Ａと同様である。すなわち、補強枠５０Ｂは、プリント基板１０の裏面に接着された面Ｓ１と、プリント基板１０の端面Ｅ１、配線３４の端面Ｅ２およびモールド樹脂６０の端面Ｅ３に揃う面Ｓ２と、シールド膜７０の表面よりも突出する突出部５２の先端に位置する面Ｓ３とを有している。例えば、突出部５２を除く補強枠５０Ｂの長さＬ２は、図３に示した長さＬ１と同様に、０．１ｍｍから０．３ｍｍである。
図２および図３に示した半導体装置１００Ａと同様に、端面Ｅ１、Ｅ２、Ｅ３および面Ｓ２は、モールド樹脂６０側から補強枠５０Ｂの途中までハーフカットするときの切断面である。面Ｓ３は、シールド膜７０が付けられたモールド樹脂６０およびプリント基板１０を、ベース基板から切り出すフルカット時の切断面である。
金属膜７２は、補強枠５０Ｂにおいて、面Ｓ１、Ｓ２、Ｓ２とシールド膜７０に覆われた面とを除く面に付けられている。そして、金属膜７２において、面Ｓ１に対向する面に、はんだ４４が付けられている。はんだ４４は、クリーム状のはんだでもよく、はんだボールでもよい。なお、図１１の説明と同様に、ハーフカットは、枠部材５０Ｂに到達させず、プリント基板１０の途中まで実施してもよい。この場合、ハーフカットは、少なくとも溝９０が配線３４（ＧＮＤ）に届くまで実施することが好ましい。
図１７は、図１５に示した半導体装置１００Ｂを裏面側から見た例を示している。図４と同様の要素については、詳細な説明は省略する。補強枠５０Ｂは、はんだ４２が配列される領域の外側に、プリント基板１０の周囲を覆って接着されている。金属膜７２は、補強枠５０Ｂの四隅に付けられている。
また、補強枠５０Ｂの四隅には、金属膜７２上にはんだ４４が付けられている。すなわち、４つのはんだ４４が、補強枠５０Ｂ上に間隔をおいて付けられている。
図１８は、図１５に示した半導体装置１００Ｂを裏面側から見た別の例を示している。図４および図１７と同様の要素については、詳細な説明は省略する。この例では、Ｌ字状の金属膜７２が、補強枠５０Ｂの四隅に付けられており、はんだ４４が金属膜７２上に付けられている。
なお、金属膜７２およびはんだ４４は、図２０に示すプリント基板２００Ｂに半導体装置１００Ｂがはんだ付けされた状態で、熱ストレスに対する接続強度が最も高い形状および位置に付けられ、好ましくは、補強枠５０Ｂの四隅を含む位置に付けられる。このため、金属膜７２およびはんだ４４は、周状の補強枠５０Ｂの全体にわたって付けられてもよい。例えば、熱ストレスに対する接続強度は、半導体装置１００Ｂの開発時に、予め評価される。
図１９は、図１５に示した半導体装置１００Ｂの製造方法の例を示している。図１３と同様の工程については、詳細な説明は省略する。この実施形態では、図１３に示したステップＳ２０とステップＳ３０との間にステップＳ２２が挿入される。また、図１３に示したステップＳ８０の代わりにステップＳ８２が実施される。ステップＳ１０、Ｓ２０、Ｓ３０、Ｓ４０、Ｓ５０、Ｓ６０、Ｓ７０、Ｓ９０は、図１３に示した各ステップと同様である。
ステップＳ２２では、補強枠５０Ｂに金属膜７２がめっきされる。金属膜７２のめっきにより、補強枠５０Ｂにおけるはんだの濡れ性が向上する。ステップＳ８２では、図１３に示したステップＳ８０による端子３２へのはんだ４２の取り付けに加えて、金属膜７２に、はんだ４４が取り付けられる。
なお、図１３の説明と同様に、ステップＳ２０、Ｓ２２は、ステップＳ３０、Ｓ４０の間、またはステップＳ４０、Ｓ５０の間に実施されてもよい。また、ステップＳ６０、Ｓ７０の少なくともいずれかは省略されてもよい。ステップＳ７０が省略される場合、ステップＳ６０は、ステップＳ８２、Ｓ９０の間に実施されてもよい。ステップＳ８２は、フルカットされた後に、実施されてもよい。さらに、ステップＳ２２は、めっきする材料が同じ場合、ステップＳ６０とともに実施してもよい。
図２０は、図１５に示した半導体装置１００Ｂが搭載されるシステムＳＹＳの例を示している。図１４と同様の要素については、詳細な説明は省略する。システムＳＹＳは、半導体装置１００Ｂと、半導体装置１００Ｂがはんだ付けされたプリント基板２００Ｂとを有している。半導体装置１００Ｂの断面は、図１７のＡ−Ａ’線に沿う断面に対応している。図１４と同様の要素については、詳細な説明は省略する。プリント基板２００Ｂは、システム基板の一例である。
プリント基板２００Ｂは、はんだ４２を介して半導体装置１００Ｂの端子３２がはんだ付けされる端子２０２と、はんだ４４を介して補強枠５０Ｂに接続される端子２０４とを有している。端子２０２は、図１４と同様に、プリント基板２００Ｂの内層の配線に接続され、内層の配線を介して、プリント基板２００Ｂに搭載される他の半導体装置や電子部品に接続される。
はんだ４２、端子３２および配線３４（ＧＮＤ）を介してシールド膜７０に接続される端子２０２は、内層の配線を介してプリント基板２００Ａの接地端子に接続される。端子２０４は、補強枠５０Ｂをプリント基板２００Ｂに取り付けるために設けられており、プリント基板２００Ｂの内層の配線には接続されない。
以上、この実施形態においても、図１から図１４に示した実施形態と同様に、一体化されている複数の半導体装置を厚さ方向に一部切断することで製造される半導体装置１００Ｂにおいて、半導体装置１００Ｂの高さを低くでき、実装効率を向上できる。また、ハーフカット後にベース基板８０の剛性を保持できる。フルカット時に、プリント基板１０、モールド樹脂６０あるいはシールド膜７０が損傷することを防止できる。これにより、半導体装置１００Ｂの製造歩留の低下を抑制でき、半導体装置１００ＢおよびシステムＳＹＳの製造コストを削減できる。
さらに、補強枠５０Ｂをはんだ４４によりプリント基板２００Ｂの端子２０４に接続することにより、半導体装置１００Ｂとプリント基板２００Ｂとの接続強度を、図１４に比べて高くできる。この際、図１７および図１８に示したように、はんだ４４を補強枠５０Ｂの少なくとも四隅に付けることで、最小限のはんだ４４により、半導体装置１００Ｂとプリント基板２００Ｂとの接続強度を高くできる。
図２１は、別の実施形態における半導体装置１００Ｃの例を示している。図１から図１４で説明した要素と同様または同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図２１は、例えば、図２３のＡ−Ａ’線に沿う断面を示している。
半導体装置１００Ｃは、図２に示した半導体装置１００Ａの補強枠５０Ａの代わりに補強枠５０Ｃを有している。補強枠５０Ｃは、枠部材の一例である。例えば、補強枠５０Ｃの材料は、ソルダーレジスト等の絶縁性の樹脂である。補強枠５０Ｃには、底面（図２１の下側の面）からプリント基板１０の配線３４（ＧＮＤ）まで貫通する穴５４が開けられており、穴５４には導電性の部材５６が充填されている。例えば、導電性の部材５６は、粉状の銅を含み、熱により硬化するペースト状の樹脂である。また、補強枠５０Ｃの底面には、導電性の部材５６に付けられたはんだ４６が配置されている。
なお、プリント基板１０の断面に露出する配線を、プリント基板１０の表面または裏面に設け、穴５４を、補強枠５０Ｃの底面からプリント基板１０の表面または裏面の配線（ＧＮＤ）まで開けてもよい。この場合、導電性の部材５６は、補強枠５０Ｃの底面からプリント基板１０の表面または裏面まで充填される。
半導体装置１００Ｃのその他の構成は、半導体装置１００Ａと同様である。すなわち、半導体装置１００Ｃは、プリント基板１０上に搭載された複数の電子部品２０（２０ａ、２０ｂ、２０ｃ）、モールド樹脂６０、シールド膜７０を有している。プリント基板１０は、電子部品２０の端子がはんだ付けされる端子３０と、はんだ４２が付けられる端子３２と、内層の配線３４とを有している。なお、電子部品２０ａ、２０ｂ、２０ｃおよび端子３０は、図２１に示す断面に表れないため、破線で示している。
図２２は、図２１に示した補強枠５０Ｃの構造の例を示している。図３と同様の構造については、詳細な説明は省略する。なお、図２２は、例えば、図２３のＡ−Ａ’線に沿う断面を示している。補強枠５０Ｃの形状は、図３に示した補強枠５０Ａと同様である。すなわち、補強枠５０Ｃは、プリント基板１０の裏面に接着された面Ｓ１と、プリント基板１０の端面Ｅ１、配線３４の端面Ｅ２およびモールド樹脂６０の端面Ｅ３に揃う面Ｓ２と、シールド膜７０の表面よりも突出する突出部５２の先端に位置する面Ｓ３とを有している。例えば、突出部５２を除く補強枠５０Cの長さＬ3は、１．１ｍｍから１．３ｍｍである。
端面Ｅ１、Ｅ２、Ｅ３および面Ｓ２は、図２および図３に示した半導体装置１００Ａと同様に、モールド樹脂６０側から補強枠５０Ｂの途中まで切断するときの切断面である。面Ｓ３は、シールド膜７０が付けられたモールド樹脂６０およびプリント基板１０を、ベース基板から切り出すときの切断面である。
はんだ４４は、補強枠５０Ｃの底面から配線３４まで貫通する穴５４に充填された導電性の部材５６を介して、配線３４に電気的に接続されている。これにより、配線３４の端面Ｅ２に接続されているシールド膜７０は、配線３４および導電性の部材５６を介してはんだ４６に接続される。はんだ４４は、クリーム状のはんだでもよく、はんだボールでもよい。
図２３は、図２１に示した半導体装置１００Ｃを裏面側から見た例を示している。図４と同様の要素については、詳細な説明は省略する。補強枠５０Ｃは、はんだ４２が配列される領域の外側に、プリント基板１０の周囲を覆って接着されている。
補強枠５０Ｃの四隅のそれぞれには、図２２に示した穴５４が開けられ、図２２に示した導電性の部材５６が充填されている。そして、導電性の部材５６に、はんだ４６がそれぞれ付けられている。
図２４は、図２１に示した半導体装置１００Ｃにおいて、ベース基板８０に取り付けられた補強枠５０Ｃの例を示している。図２４は、図２３のＡ−Ａ’線に沿う断面に対応する断面を示している。図７と同様に、補強枠５０Ｃは、プリント基板１０の元である複数の領域１０Ａの境界、すなわち、ハーフカットおよびフルカットにおける切断線ＣＬを跨いでベース基板８０に接着される。換補強枠５０Ｃの厚さＴ２は、０．１ｍｍから０．２５ｍｍであり、補強枠５０Ａの幅Ｗ２は、２．８ｍｍから３．２ｍｍである。穴５４は、切断線ＣＬを避けた位置に形成される。
図２５は、図２４に示したモールド樹脂６０で覆われたベース基板８０をハーフカットする例を示している。図２５は、図２３のＡ−Ａ’線に沿う断面に対応する断面を示している。このため、図２５の断面には、図２１と同様に、電子部品２０ａ、２０ｂ、２０ｃは表れない。
図１１と同様に、ハーフカットは、例えば、厚さは０．６ｍｍの円形状の刃をモールド樹脂６０側から補強枠５０Ｃに向けて移動することにより行われる。ハーフカットにより、プリント基板１０の領域１０Ａの境界に溝９０が形成され、図２２に示したように、補強枠５０Ｃの面Ｓ２は、プリント基板１０の端面Ｅ１、配線３４の端面Ｅ２およびモールド樹脂６０の端面Ｅ３に揃う。
図１１と同様に、ハーフカットされた状態で、モールド樹脂６０およびプリント基板１０は切断されているが、補強枠５０Ｃは、プリント基板１０側の一部を除き切断されていない。このため、ハーフカット後にも、ベース基板８０の剛性は補強枠５０Ｃにより保たれ、ベース基板８０が溝９０を境に割れることや、曲がることを防止できる。すなわち、ハーフカット後に、ベース基板８０を金型等の治具にセットする場合や、ベース基板８０に圧力や応力が掛かる場合にも、ベース基板８０が割れることや、曲がることを防止できる。
なお、ハーフカットは、プリント基板１０の途中まで実施してもよい。この場合、溝９０の先端は、枠部材５０Ｃに到達しないが、図２５に比べてベース基板８０の剛性を高くできる。ここで、ハーフカットは、少なくとも溝９０が配線３４（ＧＮＤ）に届くまで実施することが好ましい。
図２６は、図２５に示したモールド樹脂６０の表面および溝９０をめっきする例を示している。図２６は、図２３のＡ−Ａ’線に沿う断面に対応する断面を示している。
めっき処理により、モールド樹脂６０の表面および溝９０は、シールド膜７０で覆われ、シールド膜７０は配線３４（ＧＮＤ）に接続される。ベース基板８０は、ハーフカットにより切断されるため、シールド膜７０は、図１２と同様にベース基板８０の裏面側まで到達する。このため、シールド膜７０による電磁波の遮蔽効果は高い。
図２７は、図２６に示したベース基板８０を裏面側から見た例を示している。図８と同様に、補強枠５０Ａは、格子形状を有しており、格子の各辺の中心を領域１０Ａの境界である切断線ＣＬに合わせて、ベース基板８０に接着されている。また、導電性の部材５６は、格子形状の補強枠５０Ａの交差部分に設けられている。
図２８は、図２１に示した半導体装置の製造方法の例を示している。図１３と同様の工程については、詳細な説明は省略する。この実施形態では、図１３に示したステップＳ２０とステップＳ３０との間にステップＳ２４、Ｓ２６が挿入される。また、図１３に示したステップＳ８０の代わりにステップＳ８４が実施される。ステップＳ１０、Ｓ２０、Ｓ３０、Ｓ４０、Ｓ５０、Ｓ６０、Ｓ７０、Ｓ９０は、図１３に示した各ステップと同様である。
ステップＳ２４では、レーザ光などを用いて補強枠５０Ｃに穴５４が開けられる。ステップＳ２６では、穴５４に導電性の部材５６が充填される。ステップＳ８４では、図１３に示したステップＳ８０による端子３２へのはんだ４２の取り付けに加えて、導電性の部材５６にはんだ４６が取り付けられる。
なお、図１３の説明と同様に、ステップＳ２０、Ｓ２４，Ｓ２６は、ステップＳ３０、Ｓ４０の間、またはステップＳ４０、Ｓ５０の間に実施されてもよい。また、ステップＳ６０、Ｓ７０の少なくともいずれかは省略されてもよい。ステップＳ７０が省略される場合、ステップＳ６０は、ステップＳ８４、Ｓ９０の間に実施されてもよい。ステップＳ８４は、フルカットされた後に、実施されてもよい。
図２９は、図２１に示した半導体装置１００Ｃが搭載されるシステムＳＹＳの例を示している。図１４および図２０と同様の要素については、詳細な説明は省略する。システムＳＹＳは、半導体装置１００Ｃと、半導体装置１００Ｃがはんだ付けされたプリント基板２００Ｃとを有している。半導体装置１００Ｃの断面は、図２３のＡ−Ａ’線に沿う断面に対応している。プリント基板２００Ｃは、システム基板の一例である。
プリント基板２００Ｃは、はんだ４２を介して半導体装置１００Ｃの端子３２がはんだ付けされる端子２０２と、はんだ４６、導電性の部材５６および配線３４を介してシールド膜７０に接続される端子２０６とを有している。端子２０６は、プリント基板２００Ｃの内層の配線に接続され、内層の配線を介して、プリント基板２００Ｃに搭載される他の半導体装置や電子部品に接続される。また、端子２０６は、プリント基板２００Ｃの内層の配線を介してプリント基板２００Ｃの接地端子に接続される。
これにより、はんだ４６により半導体装置１００Ｃとプリント基板２００Ｃとの接続強度を高くできる。また、はんだ４６により半導体装置１００Ｃがプリント基板２００Ａを介して接地される。このため、半導体装置１００Ｃは、電源ノイズの影響を受けにくくなり、信頼性を向上できる。
以上、この実施形態においても、図１から図２０に示した実施形態と同様に、一体化されている複数の半導体装置を厚さ方向に一部切断することで製造される半導体装置１００Ｃにおいて、半導体装置１００Ｃの高さを低くでき、実装効率を向上できる。また、ハーフカット後にベース基板８０の剛性を保持できる。フルカット時に、プリント基板１０、モールド樹脂６０あるいはシールド膜７０が損傷することを防止できる。これにより、半導体装置１００Ｃの製造歩留の低下を抑制でき、半導体装置１００ＣおよびシステムＳＹＳの製造コストを削減できる。はんだ４６を補強枠５０Ｃの四隅に付けることで、最小限のはんだ４６により、半導体装置１００Ｃとプリント基板２００Ｃとの接続強度を高くできる。
さらに、補強枠５０Ｃの穴５４に導電性の部材５６を充填することで、端子３２以外の端子を用いて、プリント基板１０の配線３４やシールド膜７０を、プリント基板２００Ｃに電気的に接続できる。これにより、システムＳＹＳの電気的特性を向上できる。
図３０は、図１に示した半導体装置１００が搭載されるシステムＳＹＳの例を示している。システムＳＹＳは、例えば、携帯ゲーム機や携帯電話などの携帯機器またはプログラムを実行することで動作するマイクロコンピュータシステムの少なくとも一部を形成する。
例えば、システムＳＹＳは、半導体装置１００、ＣＰＵ（Central Processing Unit）、周辺回路ＰＥＲＩ、ＤＲＡＭ（Dynamic Random Access Memory）および周辺装置ＤＥＶを有している。例えば、半導体装置１００、ＣＰＵ、周辺回路ＰＥＲＩ、ＤＲＡＭは、プリント基板２００に搭載されている。プリント基板２００は、システム基板の一例である。
ＣＰＵは、内蔵するＲＯＭ（Read Only Memory）に格納されているプログラムを実行し、ＤＲＡＭにアクセスし、周辺回路ＰＥＲＩを制御し、システムＳＹＳ全体の動作を制御する。なお、ＣＰＵにより実行されるプログラムが格納されるＲＯＭは、プリント基板２００に搭載されてもよい。ＣＰＵは、システムＳＹＳ全体の動作を制御するコントローラの一例である。
周辺回路ＰＥＲＩは、周辺装置ＤＥＶの動作を制御する。例えば、周辺装置ＤＥＶは、入力装置ＩＮＰＵＴ、出力装置ＯＵＴおよび入出力装置ＩＮＯＵＴのいずれか、または入力装置ＩＮＰＵＴ、出力装置ＯＵＴおよび入出力装置ＩＮＯＵＴの複数の組み合わせである。例えば、入力装置ＩＮＰＵＴは、文字や数字を入力し、あるいは、移動方向を指示する入力キーや、マウス、マイク、カメラなどである。例えば、出力装置ＯＵＴＰＵＴは、ディスプレイ、スピーカーなどである。例えば、入出力装置ＩＮＯＵＴは、無線通信の入出力部、通信インタフェース部等である。
例えば、半導体装置１００は、システムＳＹＳの動作状況に応じて、周辺装置ＤＥＶに供給する電源電圧を制御する。例えば、半導体装置１００は、消費電力を削減する低消費電力モードにシステムＳＹＳの状態が遷移された場合、動作が停止可能な周辺装置ＤＥＶへの電源電圧の供給を停止する。
なお、システムＳＹＳは、半導体装置１００の代わりに、図２、図１５および図２１に示した半導体装置１００Ａ、１００Ｂ、１００Ｃのいずれかが搭載されてもよい。この場合、システムＳＹＳは、図１４、図２０または図２９に示したシステムＳＹＳのいずれかに対応し、プリント基板２００は、図１４、図２０または図２９に示したプリント基板２００Ａ、２００Ｂ、２００Ｃのいずれかに対応する。
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１）
表面に部品が搭載された基板と、
前記基板の裏面であって、かつ前記基板の端部に取り付けられた枠部材と
を備え、
前記枠部材は、
前記基板の端面に揃う第１の面と、
前記裏面から離れた位置に設けられ、前記基板の前記端面よりも前記基板の外側に向けて突出する突出部と
を備えていることを特徴とする半導体装置。
（付記２）
前記表面に前記部品を覆って設けられた封止部材と、
前記封止部材の表面を覆って前記基板の前記端面まで設けられ、前記端面に露出する前記基板の配線に接続された金属膜と
を備え、
前記突出部の先端は、前記基板の前記端面に接する前記金属膜の表面よりも突出していること
を特徴とする付記１に記載の半導体装置。
（付記３）
前記枠部材および前記基板に設けられ、前記裏面側から前記配線まで貫通する穴と、
前記穴に充填された導電性の部材と
を備えていることを特徴とする付記２に記載の半導体装置。
（付記４）
前記枠部材における前記裏面から離れた側の面に取り付けられた金属膜を備えていること
を特徴とする付記１または付記２に記載の半導体装置。
（付記５）
前記突出部の先端は、前記第１の面と平行な第２の面を有すること
を特徴とする付記１ないし付記５のいずれか１項に記載の半導体装置。
（付記６）
表面に部品が搭載された基板と、
前記表面に前記部品を覆って設けられた封止部材と、
前記基板の裏面に取り付けられた格子形状の枠部材と
前記枠部材に対向する位置に設けられ、前記封止部材を貫通し、前記基板まで入り込む溝と
を備えていることを特徴とする半導体装置。
（付記７）
前記溝は、前記基板を貫通し、前記枠部材まで入り込んでいること
を特徴とする付記６に記載の半導体装置。
（付記８）
前記基板に設けられた配線と、
前記封止部材の表面を覆って前記溝の内部まで設けられ、前記溝に露出する前記基板の配線に接続された第１金属膜と、
前記枠部材および前記基板に設けられ、前記裏面側から前記配線まで貫通する穴と、
前記穴に充填された導電性の部材と
を備えていること
を特徴とする付記６または付記７に記載の半導体装置。
（付記９）
前記穴は、格子形状の前記枠部材の交差部分に設けられていること
を特徴とする付記８に記載の半導体装置。
（付記１０）
前記枠部材における前記裏面から離れた側の面に取り付けられた第２金属膜を備えていること
を特徴とする付記６または付記７に記載の半導体装置。
（付記１１）
前記第２金属膜は、格子形状の前記枠部材の交差部分に設けられていること
を特徴とする付記１０に記載の半導体装置。
（付記１２）
基板の裏面に格子形状の枠部材を取り付ける工程と、
前記基板の表面に部品を取り付ける工程と、
前記表面に前記部品を覆って封止部材を設ける工程と、
前記封止部材を貫通し、前記基板に入り込む溝を、前記枠部材に対向する位置に形成する工程と、
前記溝の底から前記枠部材を切断し、前記基板から個別の半導体装置に切り出す工程と
を備えていることを特徴とする基板の製造方法。
（付記１３）
前記溝は、前記基板を貫通し、前記枠部材まで入り込んでいること
を特徴とする付記１２に記載の基板の製造方法。
（付記１４）
前記溝を形成する工程の後に、前記封止部材の表面を覆って前記溝の内部まで第１金属膜を設ける工程を備え、
前記溝は、所定の肉厚の刃を用いて、前記封止部材および前記基板を切ることにより形成され、
前記枠部材の切断は、前記刃より肉厚の薄い刃を用いて実施されること
を特徴とする付記１２または付記１３に記載の基板の製造方法。
（付記１５）
前記枠部材および前記基板に、前記裏面側から前記基板の配線まで貫通する穴を開ける工程と、
前記穴に導電性の部材を充填する工程と
を備え、
前記第１金属膜は、前記溝に露出する前記配線に接続されること
を特徴とする付記１４に記載の基板の製造方法。
（付記１６）
前記枠部材における前記裏面から離れた側の面に第２金属膜を取り付ける工程を
備えていることを特徴とする付記１２ないし付記１５のいずれか１項に記載の基板の製造方法。
（付記１７）
表面に部品が搭載され、裏面にはんだ付け用の端子が設けられた基板を含む半導体装置と、
前記半導体装置の前記端子がはんだ付けされるシステム基板と
を備え、
前記半導体装置は、
前記基板の裏面であって、かつ前記基板の端部に取り付けられた枠部材と
を備え、
前記枠部材は、
前記基板の端面に揃う第１の面と、
前記基板の前記裏面から離れた位置に設けられ、前記基板の前記端面よりも前記基板の外側に突出する突出部と
を備えていることを特徴とするシステム。
（付記１８）
前記表面に前記部品を覆って設けられた封止部材と、
前記封止部材の表面を覆って前記基板の前記端面まで設けられ、前記端面に露出する前記基板の配線に接続された金属膜と
を備え、
前記突出部の先端は、前記基板の前記端面に接する前記金属膜の表面よりも突出していること
を特徴とする付記１６に記載のシステム。
（付記１９）
前記枠部材および前記基板に設けられ、前記裏面側から前記配線まで貫通する穴と、
前記穴に充填された導電性の部材と
を備え、
前記導電性の部材は、前記システム基板にはんだ付けされていること
を特徴とする付記１７に記載のシステム。
（付記２０）
前記枠部材における前記裏面から離れた側の面に取り付けられた金属膜を備え、
前記金属膜は、前記システム基板にはんだ付けされていること
を特徴とする付記１６または付記１７に記載のシステム。
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
１０‥プリント基板；２０ａ、２０ｂ、２０ｃ‥電子部品；３０、３２‥端子；３４‥配線；４０、４２、４４、４６‥はんだ；５０、５０Ａ、５０Ｂ、５０Ｃ‥補強枠；５２‥突出部；５４‥穴；５６‥導電性の部材；６０‥モールド樹脂；７０‥シールド膜；７２‥金属膜；８０‥ベース基板；９０‥溝；１００、１００Ａ、１００Ｂ、１００Ｃ‥半導体装置；２００、２００Ａ、２００Ｂ、２００Ｃ‥プリント基板；２０２、２０４‥端子；ＣＬ‥切断線；ＤＥＶ‥周辺装置；Ｅ１、Ｅ２、Ｅ３‥端面；ＰＥＲＩ‥周辺回路；Ｓ１、Ｓ２、Ｓ３‥面；ＳＹＳ‥システム

Claims (17)

  1. 表面に部品が搭載された基板と、
    前記基板の裏面であって、かつ前記基板の端部に取り付けられた枠部材と
    を備え、
    前記枠部材は、
    前記基板の端面に揃う第１の面と、
    前記裏面から離れた位置に設けられ、前記基板の前記端面よりも前記基板の外側に向けて突出する突出部と
    を備えていることを特徴とする半導体装置。
  2. 前記表面に前記部品を覆って設けられた封止部材と、
    前記封止部材の表面を覆って前記基板の前記端面まで設けられ、前記端面に露出する前記基板の配線に接続された金属膜と
    を備え、
    前記突出部の先端は、前記基板の前記端面に接する前記金属膜の表面よりも突出していること
    を特徴とする請求項１に記載の半導体装置。
  3. 前記枠部材および前記基板に設けられ、前記裏面側から前記配線まで貫通する穴と、
    前記穴に充填された導電性の部材と
    を備えていることを特徴とする請求項２に記載の半導体装置。
  4. 前記枠部材における前記裏面から離れた側の面に取り付けられた金属膜を備えていること
    を特徴とする請求項１または請求項２に記載の半導体装置。
  5. 表面に部品が搭載された基板と、
    前記表面に前記部品を覆って設けられた封止部材と、
    前記基板の裏面に取り付けられた格子形状の枠部材と
    前記枠部材に対向する位置に設けられ、前記封止部材を貫通し、前記基板まで入り込む溝と
    を備えていることを特徴とする半導体装置。
  6. 前記溝は、前記基板を貫通し、前記枠部材まで入り込んでいること
    を特徴とする請求項５に記載の半導体装置。
  7. 前記基板に設けられた配線と、
    前記封止部材の表面を覆って前記溝の内部まで設けられ、前記溝に露出する前記基板の配線に接続された第１金属膜と、
    前記枠部材および前記基板に設けられ、前記裏面側から前記配線まで貫通する穴と、
    前記穴に充填された導電性の部材と
    を備えていること
    を特徴とする請求項５または請求項６に記載の半導体装置。
  8. 前記枠部材における前記裏面から離れた側の面に取り付けられた第２金属膜を備えていること
    を特徴とする請求項５または請求項６に記載の半導体装置。
  9. 基板の裏面に格子形状の枠部材を取り付ける工程と、
    前記基板の表面に部品を取り付ける工程と、
    前記表面に前記部品を覆って封止部材を設ける工程と、
    前記封止部材を貫通し、前記基板に入り込む溝を、前記枠部材に対向する位置に形成する工程と、
    前記溝の底から前記枠部材を切断し、前記基板から個別の半導体装置に切り出す工程と
    を備えていることを特徴とする基板の製造方法。
  10. 前記溝は、前記基板を貫通し、前記枠部材まで入り込んでいること
    を特徴とする請求項９に記載の基板の製造方法。
  11. 前記溝を形成する工程の後に、前記封止部材の表面を覆って前記溝の内部まで第１金属膜を設ける工程を備え、
    前記溝は、所定の肉厚の刃を用いて、前記封止部材および前記基板を切ることにより形成され、
    前記枠部材の切断は、前記刃より肉厚の薄い刃を用いて実施されること
    を特徴とする請求項９または請求項１０に記載の基板の製造方法。
  12. 前記枠部材および前記基板に、前記裏面側から前記基板の配線まで貫通する穴を開ける工程と、
    前記穴に導電性の部材を充填する工程と
    を備え、
    前記第１金属膜は、前記溝に露出する前記配線に接続されること
    を特徴とする請求項１１に記載の基板の製造方法。
  13. 前記枠部材における前記裏面から離れた側の面に第２金属膜を取り付ける工程を
    備えていることを特徴とする請求項９ないし請求項１２のいずれか１項に記載の基板の製造方法。
  14. 表面に部品が搭載され、裏面にはんだ付け用の端子が設けられた基板を含む半導体装置と、
    前記半導体装置の前記端子がはんだ付けされるシステム基板と
    を備え、
    前記半導体装置は、
    前記基板の裏面であって、かつ前記基板の端部に取り付けられた枠部材と
    を備え、
    前記枠部材は、
    前記基板の端面に揃う第１の面と、
    前記基板の前記裏面から離れた位置に設けられ、前記基板の前記端面よりも前記基板の外側に突出する突出部と
    を備えていることを特徴とするシステム。
  15. 前記表面に前記部品を覆って設けられた封止部材と、
    前記封止部材の表面を覆って前記基板の前記端面まで設けられ、前記端面に露出する前記基板の配線に接続された金属膜と
    を備え、
    前記突出部の先端は、前記基板の前記端面に接する前記金属膜の表面よりも突出していること
    を特徴とする請求項１４に記載のシステム。
  16. 前記枠部材および前記基板に設けられ、前記裏面側から前記配線まで貫通する穴と、
    前記穴に充填された導電性の部材と
    を備え、
    前記導電性の部材は、前記システム基板にはんだ付けされていること
    を特徴とする請求項１５に記載のシステム。
  17. 前記枠部材における前記裏面から離れた側の面に取り付けられた金属膜を備え、
    前記金属膜は、前記システム基板にはんだ付けされていること
    を特徴とする請求項１４または請求項１５に記載のシステム。
JP2012153384A 2012-07-09 2012-07-09 半導体装置、基板の製造方法およびシステム Expired - Fee Related JP5849874B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012153384A JP5849874B2 (ja) 2012-07-09 2012-07-09 半導体装置、基板の製造方法およびシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012153384A JP5849874B2 (ja) 2012-07-09 2012-07-09 半導体装置、基板の製造方法およびシステム

Publications (2)

Publication Number Publication Date
JP2014017349A JP2014017349A (ja) 2014-01-30
JP5849874B2 true JP5849874B2 (ja) 2016-02-03

Family

ID=50111798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012153384A Expired - Fee Related JP5849874B2 (ja) 2012-07-09 2012-07-09 半導体装置、基板の製造方法およびシステム

Country Status (1)

Country Link
JP (1) JP5849874B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202789B2 (en) * 2014-04-16 2015-12-01 Qualcomm Incorporated Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package
JP6237732B2 (ja) * 2015-08-28 2017-11-29 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法
JP2020031089A (ja) * 2018-08-21 2020-02-27 イビデン株式会社 プリント配線板
EP3648161A1 (en) * 2018-11-05 2020-05-06 Heraeus Deutschland GmbH & Co KG Method of manufacturing an electromagnetic interference shielding layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP2010010360A (ja) * 2008-06-26 2010-01-14 Kyocera Corp 電子装置および電子装置の製造方法
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法
JP5565548B2 (ja) * 2009-03-23 2014-08-06 Ｔｄｋ株式会社 樹脂封止型電子部品及びその製造方法
JP5306879B2 (ja) * 2009-03-30 2013-10-02 日本特殊陶業株式会社 補強材付き配線基板
JP2011035140A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2011216849A (ja) * 2010-03-17 2011-10-27 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP2011258733A (ja) * 2010-06-09 2011-12-22 Casio Comput Co Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014017349A (ja) 2014-01-30

Similar Documents

Publication Publication Date Title
JP6621708B2 (ja) 半導体装置、半導体装置の製造方法
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
KR20130076899A (ko) 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리
US20040136123A1 (en) Circuit devices and method for manufacturing the same
US20150131231A1 (en) Electronic component module and manufacturing method thereof
JP2005294547A (ja) 半導体装置およびその製造方法
JP2007318076A (ja) Ｓｉｐモジュール
JP6469632B2 (ja) 無線モジュール及び無線モジュールの製造方法
US9980371B2 (en) Printed wiring board
JP2006294701A (ja) 半導体装置及びその製造方法
JP3894091B2 (ja) Ｉｃチップ内蔵多層基板及びその製造方法
JP5849874B2 (ja) 半導体装置、基板の製造方法およびシステム
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
KR101762627B1 (ko) 반도체 패키지 및 그 제조 방법
JP2018201248A (ja) 無線モジュール
US9793241B2 (en) Printed wiring board
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
US20160007463A1 (en) Electronic device module and method of manufacturing the same
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (ｐｃｂ)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
JP2020129637A (ja) 電子装置及び電子装置の製造方法
US10219380B2 (en) Electronic device module and manufacturing method thereof
JP4942452B2 (ja) 回路装置
JP7382210B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP5933271B2 (ja) 配線板、電子ユニット及び配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150330

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151117

R150 Certificate of patent or registration of utility model

Ref document number: 5849874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees