JP6237732B2 - 電子部品モジュールの製造方法 - Google Patents

電子部品モジュールの製造方法 Download PDF

Info

Publication number
JP6237732B2
JP6237732B2 JP2015169052A JP2015169052A JP6237732B2 JP 6237732 B2 JP6237732 B2 JP 6237732B2 JP 2015169052 A JP2015169052 A JP 2015169052A JP 2015169052 A JP2015169052 A JP 2015169052A JP 6237732 B2 JP6237732 B2 JP 6237732B2
Authority
JP
Japan
Prior art keywords
electronic component
layer
component module
manufacturing
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015169052A
Other languages
English (en)
Other versions
JP2017045932A (ja
Inventor
努 早坂
努 早坂
和規 松戸
和規 松戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Ink SC Holdings Co Ltd
Toyochem Co Ltd
Original Assignee
Toyo Ink SC Holdings Co Ltd
Toyochem Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Ink SC Holdings Co Ltd, Toyochem Co Ltd filed Critical Toyo Ink SC Holdings Co Ltd
Priority to JP2015169052A priority Critical patent/JP6237732B2/ja
Publication of JP2017045932A publication Critical patent/JP2017045932A/ja
Application granted granted Critical
Publication of JP6237732B2 publication Critical patent/JP6237732B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Description

本発明は、電磁波シールド層で被覆された電子部品モジュールの製造方法に関する。
ICチップ等を搭載した電子部品は、外部からの磁場や電波による誤動作を防止するために、通常、電磁波シールド構造が設けられている。例えば、ICなどの電子部品を実装したパッケージを、金属缶によりシールドする方法がある。また、電子部品を実装したパッケージを構成する封止体の表面に、めっき層を形成して接地した電子部品パッケージが提案されている(特許文献1)。
特許文献2においては、導電箔と導電性物質を充填する方法により電子部品モジュールを電磁波シールドする方法が開示されている。具体的には、配線基板上の電極と回路部品とを半田等で接続し、それらを絶縁樹脂で覆った後に、絶縁樹脂の天面に導電箔を形成し、絶縁樹脂の側面の溝に導電性物質を充填することにより、導電性物質を介して絶縁樹脂の天面に設けた導電箔と配線基板のグラウンドパターンとを電気的に接続させる方法が開示されている。
特許文献3においては、電子部品の一部であるモールド樹脂を導電性ペーストで被覆して導電性シールド層を設ける構成が開示されている。より詳細には、モールド樹脂上に導電性ペーストを塗布する工程、及び導電性ペーストを加熱して硬化させる工程を含む導電性シールドを設ける方法が提案されている。
特開平11−163583号公報 特開2005−159227号公報 特開2013−207213号公報
しかし、特許文献1の電子部品モジュールは、めっき層の形成に時間が掛かるため生産性の改善に限界あった。また、特許文献2の電子部品モジュールは、天面の導電箔形成および側面の導電性物質の形成を行う必要があり、電磁波シールド層の形成に少なくとも2ステップを要するため生産性の改善に限界があった。また、特許文献3の電子部品モジュールは、導電性ペーストを塗工して導電性シールド層を形成しているため、厚みにバラつきが生じやすく、生産性についても改善に限界があった。
また、昨今の電子モジュールの高性能化に伴い、発熱量が増加し熱が電子モジュール内に滞留することによって性能が低下する問題があった。
本発明は、上記背景に鑑みて成されたものであり、その目的とすることは、電磁波シールド構造および放熱構造を簡易に形成できる電子部品モジュールの製造方法を提供することである。
本発明者らが鋭意検討を重ねたところ、以下の態様において、本発明の課題を解決し得ることを見出し、本発明を完成するに至った。
本発明に係る電子部品モジュールの製造方法は、基板上に電子部品を実装する工程と、前記電子部品を実装した前記基板上方に、熱により軟化するバインダー樹脂および導電性フィラーを含有する導電性接着層と、放熱層とを少なくとも有する導電性シートを配置する工程と、前記電子部品および露出する前記基板の表面に追随するように前記導電性シートを熱圧着して電磁波シールド層を形成する工程と、を具備し、前記電磁波シールド層を、前記基板に形成されたグラウンドパターンとアースコンタクトさせる。
本発明によれば、めっき工程のような廃液処理の問題が生じず、導電性ペースト塗工のような塗工厚のバラつきが少なく、予め準備した導電性シートを電子部品等に対する熱圧着工程で電磁波シールド構造および放熱構造を形成できたことで、電磁波シールド構造および放熱構造を簡易に形成した電子部品モジュールを得ることができた。
本発明により、電磁波シールド構造を簡易に形成できる電子部品モジュールの製造方法を提供できる。
第1実施形態に係る電子部品モジュールの模式的断面図。 第1実施形態に係る電子部品モジュールの製造工程断面図。 第1実施形態に係る電子部品モジュールの製造工程断面図。 第1実施形態に係る電子部品モジュールの製造工程断面図。 第2実施形態に係る電子部品モジュールの製造工程断面図。 第3実施形態に係る電子部品モジュールの製造工程断面図。 第4実施形態に係る電子部品モジュールの製造工程断面図。 第4実施形態に係る電子部品モジュールの製造工程断面図。 第4実施形態に係る電子部品モジュールの模式的断面図。 第5実施形態に係る電子部品モジュールの製造工程断面図。 第6実施形態に係る電子部品モジュールの模式的断面図。 第6実施形態に係る電子部品モジュールの製造工程断面図。 第7実施形態に係る電子部品モジュールの製造工程断面図。 放熱層を有する導電性シートの構成断面図。
以下、本発明を適用した実施形態の一例について説明する。なお、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、これに限定されるものではない。
[第1実施形態]
図1に、第1実施形態に係る製造方法により得られた電子部品モジュールの模式的断面図を示す。電子部品モジュール1は、図1に示すように、基板10、電子部品25、および電磁波シールド層50等を有する。電子部品25は、集積回路20が封止樹脂40によりモールド成形されている。なお、本発明の電子部品は、前記構成に限定されず、ベアチップ状態の半導体IC,或いはコンデンサ、インダクタ、サーミスタ、抵抗等が絶縁体により保護された電子部品全般に対して適用できる。以下、図2〜4の製造工程断面図を用いて第1実施形態に係る電子部品モジュール1の製造方法を説明する。
(工程1)
まず、図2に示すように、マザー基板11上に電子部品25を実装する。より具体的には、マザー基板11上に、集積回路20を実装し、次いで、集積回路20を封止樹脂40によりモールド成形する。或いは、集積回路を封止樹脂によりモールド成形した電子部品をマザー基板11上に実装してもよい。封止樹脂40の材料は特に限定されないが、熱硬化性樹脂が通常用いられる。封止樹脂40の形成方法は特に限定されず、印刷、ラミネート、トランスファー成形、コンプレッション、注型等が挙げられる。
マザー基板11は、電子部品25を実装する基板であり、銅箔等からなる導電パターンを片面又は両面に形成したワークボードである。最終的には、後述する切断工程を経て、個片化した基板10とする。マザー基板11は、電子部品25を実装可能であり、且つ後述する加熱圧着工程(工程3)に耐え得る基板であればよく、任意に選択できる。好適な例として、ガラスエポキシ基板、ガラスコンポジット基板、テフロン(登録商標)基板、セラミックス基板等が挙げられる。
マザー基板11の表面には、電極・配線パターンが形成された導電パターン30が形成されている。導電パターン30は、電子部品25と電気的に接続するための電極・配線パターン31、電磁波シールド層50とアースコンタクトするためのグラウンドパターン32等を有する。導電パターン30の材料は上記目的を達成できればよく、特に限定されないが、Cu、Al、Au,Ag,Ni,Pd,Sn,Cr,W,Fe,Ti,およびSUS材等の金属、ならびにその合金等導電材料が例示できる。マザー基板11の内部および裏面の構造は、用途に応じて任意に設計できる。例えば、マザー基板11の裏面に裏面電極(不図示)を形成し、内部に配線パターン(不図示)およびインナービア(不図示)を形成し、表面電極と裏面電極とを電気的に接続した多層配線基板が例示できる。
電子部品25は、マザー基板11上のX方向およびY方向にアレイ状に複数(例えば、X方向に6、Y方向に50)形成されている。マザー基板11に形成された電極・配線パターン31と集積回路20とは、半田もしくは導電性接着剤等の導電体(不図示)を介して電気的に接続され、固設されている。
集積回路20は、図1のように1つの電子部品モジュール1に対して1つ実装しても、複数実装してもよい。また、図2のようにアレイ状に電子部品25を配置する態様に代えて、電子部品25を任意の位置に配置することもできる。また、マザー基板11から複数の電子部品モジュール1を製造する場合のみならず、プリント配線板等の基板10から一の電子部品モジュールを製造する場合にも、本製造方法を適用することができる。
(工程2)
図2に示すように電子部品25を実装した基板上方に、導電性接着層52と、放熱層53とを少なくとも有する導電性シート51を配置する。製造工程の簡略化の観点からは、マザー基板11上に実装された複数の電子部品25全体に1枚の導電性シート51を用いることが好ましいが、製造設備あるいはマザー基板のサイズ等に応じて、マザー基板11の領域毎に複数の導電性シート51を用いたり、電子部品25毎に導電性シート51を配設したりしてもよい。
導電性シート51は、前述した様に少なくとも導電性接着層52と、放熱層53とを有する。導電性接着層52は、熱により軟化するバインダー樹脂および導電性フィラーを少なくとも含有する組成物を用いて形成された層である。熱圧着時の取扱い容易性の観点から、導電性シート51は、図2に示すような導電性接着層52と、放熱層53との積層体が好ましい。導電性接着層52は、単層でも複数層でもよい。複数層で形成する場合には、最外層を流動性のより高い層で構成することが好ましい。
導電性接着層52は、150℃、圧力5kg/cmの条件で30分熱圧着した場合におけるフロー量が、0.05mm以上、2mm以下であることが好ましく、0.1mm以上、1mm以下がより好ましく、0.1mm以上、0.5mm以下がさらに好ましい。0.05mm以上、2mm以下の範囲とすることにより、電子部品25およびマザー基板11を被覆するために適度な流動性が得られる。なお、フロー量とは、導電性接着層52を上記条件で圧着した際、導電性接着層52の元のサイズに対して側面部からはみ出した長さをいう。なお、本製造工程の熱圧着工程の温度および圧力は、150℃、5kg/cmの条件で行う必要はなく、電子部品25の耐熱性、製造設備あるいはニーズに応じて、電磁波シールド層の被覆性が確保できる範囲においてそれぞれ独立に任意に設定できる。0.1mm以上、2mm以下のフロー量が得られる温度条件・圧力条件に設定することが好ましい。圧力範囲としては、前記フロー量が得られる圧力であることが好ましく限定されないが、1〜10kg/cm程度が好ましく、2〜8kg/cm程度がより好ましい。圧着時間は、前記フロー量が得られる時間であることが好ましく限定されないが、1分〜30分程度が好ましい。導電性シートは、前記フロー量が得られる厚さの導電性シートを使用すればよい。
導電性接着層52の厚みは、後述する熱圧着工程(工程3)の際に溝61に導電性接着層52を充填せしめ、且つ電子部品25の天面にも被覆することが可能な厚みとする。用いるバインダー樹脂の流動性や、溝61のサイズにより変動し得るが、通常、10〜500μm程度が好ましく、20〜300μm程度がより好ましく、30〜100μm程度がさらに好ましい。これにより、封止樹脂40への被覆性を良好にしつつ、電磁波シールド性を効果的に発揮することができる。
導電性接着層52を構成するバインダー樹脂のTgは、−20℃以上、100℃以下が好ましく、0℃以上、80℃以下がより好ましい。バインダー樹脂は、1種類を用いても複数種類を併用してもよい。複数種類を用いる場合は、混合前のTgが上記範囲に含まれているものを主成分とすることが好ましい。導電性接着層52の材料は、熱圧着時に軟化して電子部品25および露出するマザー基板11の表面に追随する流れ性があり、電磁波シールド性を発揮できる導電特性を有していればよく、特に限定されない。
バインダー樹脂としては、本発明の趣旨を逸脱しない範囲で特に限定されないが、熱硬化性樹脂が好ましい。また、後工程においてリフロー工程等の加熱工程が無い用途においては、熱可塑性樹脂が好ましい。熱硬化性樹脂は、自己架橋性タイプおよび硬化剤反応タイプが使用できる。硬化剤反応タイプのバインダー樹脂としては、硬化剤と反応可能な反応性官能基が結合された熱硬化性樹脂が好適である。
熱硬化性樹脂は、エポキシ、アクリル、ウレタン、ポリスチレン、ポリカーボネート、ポリアミド、ポリアミドイミド、ポリエステルアミド、ポリエーテルエステル、ウレタンウレア、およびポリイミド等が好ましい。前記熱硬化性樹脂は、通常、自己架橋可能な官能基、または硬化剤と反応可能な官能基を有している。これらの中でも電子部品モジュール1を搭載する電子機器を製造する時(例えば、リフロー時)における過酷な条件を考慮すると、熱硬化性樹脂は、エポキシ、エポキシエステル、ウレタン、ウレタンウレア、およびポリアミドのうちの少なくとも1つを含んでいることが好ましい。また、加熱工程に耐え得る範囲であれば、熱硬化性樹脂と熱可塑性樹脂を併用できる。
硬化剤は、前記硬化性官能基と反応可能な官能基を複数有している。硬化剤は、エポキシ化合物、酸無水物基含有化合物、イソシアネート化合物、アジリジン化合物、ジシアンジアミド、芳香族ジアミン等のアミン化合物、フェノールノボラック樹脂等のフェノール化合物等が好ましい。
硬化剤は、熱硬化性樹脂100質量部に対して1〜100質量部含むことが好ましく、3〜70重量部がより好ましく、3〜50重量部がさらに好ましい。
熱可塑性樹脂は、ポリエステル、アクリル、ポリエーテル、ウレタン、スチレンエラストマー、ポリカーボネート、ブタジエン、ポリアミド、エステルアミド、イソプレン、およびセルロース等が好ましい。
導電性フィラーは、導電特性を有し、電磁波シールド性を発揮できれば特に限定されないが、金、銀、銅等の金属およびその合金、または、導電性高分子が例示できる。導電性フィラーの形状は特に限定されず、例えば、球状、フレーク状、樹枝状等が挙げられる。導電性フィラーの含有量は、バインダー樹脂100質量部に対して、30〜1000質量部含むことが好ましく、40〜800質量部がより好ましい。この範囲とすることにより、電磁波シールド性とフロー性を両立し易くなるという効果が得られる。
導電性フィラーの平均粒子径は、1〜50μmが好ましい。なお平均粒子径は、走査型電子顕微鏡の拡大画像(例えば千倍〜一万倍)から約10〜20個程度を平均した数値である。また、導電性フィラーが長さ方向と横方向で長さが大きく異なる場合(アスペクトフ比が1.5以上の場合)は、長さ方向で平均粒子径を算出する。
さらに、導電性接着層を構成する組成物には、着色剤、難燃剤、無機添加剤、滑剤、ブロッキング防止剤等を含んでいてもよい。
着色剤としては、例えば、有機顔料、カーボンブラック、群青、弁柄、亜鉛華、酸化チタン、黒鉛等が挙げられる。
難燃剤としては、例えば、ハロゲン含有難燃剤、りん含有難燃剤、窒素含有難燃剤、無機難燃剤等が挙げられる。
無機添加剤としては、例えば、ガラス繊維、シリカ、タルク、セラミック等が挙げられる。
滑剤としては、例えば、脂肪酸エステル、炭化水素樹脂、パラフィン、高級脂肪酸、脂肪酸アミド、脂肪族アルコール、金属石鹸、変性シリコーン等が挙げられる。
ブロッキング防止剤としては、例えば、炭酸カルシウム、シリカ、ポリメチルシルセスキオサン、ケイ酸アルミニウム塩等が挙げられる。
放熱層53は、蒸着膜、金属箔、金属メッシュ、金属性の不織布、熱伝導性フィラーを含有する樹脂塗膜、およびグラファイトシートから選択されたいずれかが、導電性接着剤層52にシート状に積層されている。
この放熱層53の選択は、要求される放熱性に応じて決めることができる。
熱伝導性フィラーを含有する樹脂塗膜とは、バインダー樹脂中に熱伝導性フィラーを混合分散した混合物をシート状に形成したものである。
熱伝導性フィラーを含有する樹脂塗膜に用いるバインダー樹脂は、導電性シートで説明したバインダー樹脂と同様のものを使用することができる。熱電導性フィラーは熱伝導性を有するものであれば特に限定されず、例えば、酸化アルミニウム、酸化カルシウム、酸化マグネシウム等の金属酸化物、窒化アルミニウム、窒化ホウ素等の金属窒化物、水酸化アルミニウム、水酸化マグネシウム等の金属水酸化物、炭酸カルシウム、炭酸マグネシウム等の炭酸金属塩、ケイ酸カルシウム等のケイ酸金属塩、水和金属化合物、結晶性シリカ、非結晶性シリカ、炭化ケイ素またはこれらの複合物等が挙げられる。この中でも、金属酸化物、金属窒化物が好適に用いられ、なかでも熱伝導率の観点から、酸化アルミニウム、窒化アルミニウム、窒化ホウ素がより好適に用いられる。
これらは、1種を単独で用いても良く、2種以上を併用することもできる。
(工程3)
電子部品25および露出するマザー基板11の表面に追随するように導電性シート51を熱圧着する。これにより、図3に示すように、電子部品25を被覆する電磁波シールド層50が形成される。熱圧着時の温度および圧力は、用いる導電性接着層52の特性により変動し得るが、加熱の温度は、封止樹脂40と電磁波シールド層50との充分な接合を確保する観点から、100℃以上であることが好ましく、より好ましくは110℃以上、更に好ましくは120℃以上である。また、上限値としては、電子部品25の耐熱性に依存するが、220℃以下であることが好ましく、200℃以下であることがより好ましく、180℃以下であることが更に好ましい。圧力の範囲は、平滑性・製造効率の観点から、1kg/cm以上であることが好ましく、3kg/cm以上であることがより好ましく、5kg/cm以上であることが更に好ましい。また、上限値としては、電子部品25およびマザー基板11の耐圧性の観点から、100kg/cm以下であることが好ましく、80kg/cm以下であることがより好ましく、50kg/cm以下であることが更に好ましい。
熱圧着時間は、電子部品の耐熱性、導電性シートに用いるバインダー樹脂、および生産工程等に応じて設定できる。バインダー樹脂として熱硬化性樹脂を用いる場合には、1分〜2時間程度の範囲が好適である。なお熱圧着時間は、1分〜1時間程度がより好ましい。この熱圧着により熱硬化性樹脂は、硬化する。ただし、熱硬化性樹脂は、流動が可能であれば熱圧着前に硬化してもよい。
導電性シート51を上方側から熱圧着することにより、バインダー樹脂が軟化して溝61に導電性接着層52が流れ込み、溝61に充填され、封止樹脂40の天面および側面ならびにマザー基板の露出面に電磁波シールド層50が形成される。そして、電子部品25の側方に位置するマザー基板11上において、封止樹脂40から突出するように形成されたグラウンドパターン32が、電磁波シールド層50とアースコンタクトされて、電磁波シールド構造が形成される。
溝61の深さhおよび幅wは、導電性接着層52が熱圧着工程で充填できる範囲であればよく限定されないが、深さhは、例えば50〜1000μm程度であり、幅wは、例えば、100〜1000μm程度である。
電子部品25の天面上に形成される電磁波シールド層50の厚みは、用途により適宜設計し得る。薄型化が求められている用途の場合には、例えば1〜10μm程度が好ましく、1〜8μm程度がより好ましい。また、高周波ノイズを精度高くシールドする場合には、例えば、50〜1000μm等の厚膜とすることも可能であるが、通常、5〜200μm程度である。なお、電磁波シールド層は、等方導電性および異方導電性を適宜選択できる。
また、電子部品25を封止する封止樹脂40の天面には、導電性接着層52に積層された放熱層53によって放熱構造が形成される。この放熱層53の材質、厚み等は要求される放熱性、製造時の加熱温度、加熱圧力等に基づいて決められる。
(工程4)
工程3の後、図4に示すように、電磁波シールド層50およびマザー基板11を切削する。例えば、ダイシングブレード等を用いて、マザー基板11における電子部品モジュール1の個品の製品エリアに対応する位置でXY方向にダイシングする。これにより、電子部品25が電磁波シールド層50で被覆され、且つ基板10に形成されたグラウンドパターン32と電磁波シールド層50がアースコンタクトされた電子部品モジュール1が得られる。
従来、電磁波シールド層を形成する方法として、前述した様に金属缶を嵌合する方法、めっき処理する方法、導電性ペーストを塗布する方法等が提案されてきた。しかしながら、金属缶を嵌合する方法は、汎用性が高いとは言えなかった。また、めっき処理する方法や導電性ペーストを塗布する方法は、処理工程が煩雑であるという問題があった。また、めっき処理や導電性ペーストを行う方法においては、電磁波シールド層の天面の平滑性に課題があった。
第1実施形態に係る電子部品モジュールの製造方法によれば、電子部品を覆う封止樹脂を電磁波シールド層により被覆しているので、高い電磁波シールド性を発揮できる。また、導電性接着層と、放熱層とを少なくとも有する導電性シートを用いて電磁波シールド層を形成しているので、電磁波シールド構造と放熱構造が形成された電子部品モジュールの製造工程の簡便化を図ることができる。また、アレイ状に配置された電子部品に対して一括して処理できるので、製造時間の短縮化を図ることができる。更に、導電性シートをマザー基板の面方向に押圧して圧着させているので、電子部品の天面の電磁波シールド層の平滑性に優れる。このため、製品名あるいはロット番号をインクジェット方式やレーザーマーキング方式で印字した際、文字の視認性が向上した高品質な電子部品モジュールを提供できる。
また、この製造方法により得られた電子部品モジュールには、放熱構造としての放熱層53が形成されているので、電子部品25の動作時に放出される熱が放熱層53から効率よく外部に放熱される。この結果、電子部品25の動作時に放出される熱が封止樹脂40内に滞留することにより生ずる電子部品の機能低下等の発生を有効に防止することができる。
[第2実施形態]
次に、第1実施形態とは異なる製造方法の一例について説明する。第2実施形態に係る製造方法は、以下の点を除く基本的な構造および製造方法が上記第1実施形態と同様である。即ち、第2実施形態の導電性シートは、凹凸パターンが形成されている点において、導電性シートに凹凸パターンが形成されていない第1実施形態と相違する。なお、以降の図において、同一の要素部材には同一の符号を付し、適宜その説明を省略する。
図5に、第2実施形態に係る工程1の製造工程断面図を示す。導電性シート51aを構成する導電性接着層52aは、マザー基板11上に形成された電子部品25間である溝61に対応する位置に凸部62が形成され、上面視において電子部品25の天面に対応する位置に略同一形状の凹部63が形成されている。
凸部62の高さおよび幅は、電子部品25の深さh、幅wに嵌め込むように略同一のサイズとしてもよいし、小さいサイズとして、加熱時に充填させるようにしてもよい。導電性接着層52aの凸部は、印刷、フォトリソグラフィーまたはリフトオフ法等により形成することができる。
第2実施形態によれば、導電性シートを用いて電磁波シールド層を形成しているので、製造工程の簡便化・短縮化を図ることができる。また、電磁波シールド層の天面の平滑性にも優れる。更に、導電性接着層52aのフロー量が小さい樹脂でも溝61に好適に充填できる。また、溝61が深い用途に特に好適である。
なお、導電性シート51aに絶縁パターンを積層することも可能である。例えば、マザー基板11の表面において短絡することを避けるために、凸部62の所望の位置に絶縁パターンを形成したり、集積回路20を絶縁保護するために、凹部63の表面に更に絶縁層を積層したりすることも可能である。
[第3実施形態]
第3実施形態に係る製造方法および電子部品モジュールの構成は、封止樹脂の形状が異なる点を除き、第1実施形態と同様である。
図6に、第3実施形態に係る工程2の製造工程断面図を示す。電子部品25bの封止樹脂40bは、電磁波シールド層50の被覆性を高めるために、電子部品25bの天面に向かうにつれて面積が減少するようなテーパー形状が設けられている。
第3実施形態によれば、第1実施形態と同様の効果を得ることができる。また、テーパー形状を設けることにより、電磁波シールド層50の電子部品25bの側面に対する被覆性をより効果的に良好にすることができる。
[第4実施形態]
第4実施形態製造方法および電子部品モジュールは、以下の点を除き、基本的な構造および製造方法が第1実施形態と同様である。即ち、電磁波シールド層が封止樹脂40のまわりのみならず基板10の側面にも設けられている点において第1実施形態と相違する。また、基板の切断工程のタイミング、封止樹脂の形成方法が、第1実施形態と相違する。
図7に、第4実施形態に係る工程1の製造工程断面図を示す。同図に示すように、マザー基板11上に集積回路20を実装し、マザー基板11の略全面に封止樹脂40cを形成する。そして、マザー基板11を載置台64に固定した後に、切削工程により製品エリアに対応する位置でダイシング等により封止樹脂40cおよびマザー基板11を切断する。これにより、図8に示すような個片化された基板10cと電子部品25cが得られる。この際、後述する加熱圧着工程(工程3)で導電性シートの導電性接着層が溝61に充分に充填されるように、幅wを決定する。
次いで、第1実施形態と同様の方法にて、基板10cの側方および封止樹脂40cの側方および封止樹脂40cの天面を被覆する電磁波シールド層50cを得る。そして、切削工程により製品エリアに対応する位置で電磁波シールド層50cを切断することにより、図9に示すような電子部品モジュール2を得る。
第4実施形態によれば、第1実施形態と同様の効果を得ることができる。加えて、基板10cの側方も電磁波シールド層50cを容易な製造工程により被覆できる。
[第5実施形態]
第5実施形態に係る電子部品モジュールおよびその製造方法は、以下の点を除き、基本的な構造および製造方法が第4実施形態と同様である。即ち、封止樹脂の製造方法が第1実施形態と同様である点およびマザー基板の厚み方向上方のみに溝を形成する点において第4実施形態と相違する。
図10に、第5実施形態に係る工程1の製造工程断面図を示す。同図に示すように、マザー基板上に集積回路20、封止樹脂40を形成し、その後に、マザー基板の厚み方向の上方部のみを切断する。溝65は、マザー基板を載置台64に固定した後に、切削工程により製品エリアに対応する位置でダイシング等により切断することにより得られる。これにより、封止樹脂40の間を形成する溝61と上面視において略同一形状の溝65が、マザー基板の厚み方向上方に設けられたマザー基板11dが得られる。なお、溝61と溝65の幅は、同一のものに限定されず、それぞれ独立に設計可能である。
次いで、第1実施形態と同様の方法にて、マザー基板11の側方上方部および封止樹脂40の側方および天面を被覆する電磁波シールド層を得る。そして、切削工程により製品エリアに対応する位置で電磁波シールド層およびマザー基板11dを切断することにより、電子部品25および基板10の上方部側方に電磁波シールド層が形成された電子部品モジュールを得る。
第5実施形態によれば、第4実施形態と同様の効果を得ることができる。また、基板の側面の所望の位置まで電磁波シールド層が形成された電子部品モジュールを容易な製造工程により形成することができる。
[第6実施形態]
第6実施形態の電子部品モジュールおよびその製造方法は、基板上に複数の集積回路が実装されている点、マザー基板を用いずに電子部品モジュールを構成する基板に電子部品を実装する点、封止樹脂の天面に凹凸形状が形成されている点を除き、第4実施形態と同様である
図11に、第6実施形態に係る製造方法により得られた電子部品モジュール3の模式的断面図を示す。電子部品モジュール3は、封止樹脂40eの天面に複数の凹凸形状を有し、凹部66内には、電磁波シールド層50eが形成されている。
電磁波シールド層50eの形成は、例えば、図12に示すように、加熱圧着時に、完成品と略同一形状の凹部形状の製造容器70内の所望の位置に実装済み基板10を固設し、上方から導電性シート51eを載置して熱圧着せしめる。その後、製造容器70から取り出すことにより、封止樹脂40eの天面および封止樹脂40eと基板10の側方に電磁波シールド層50eを形成した電子部品モジュールが得られる。
第6実施形態に係る製造方法によれば、第4実施形態と同様の効果を得ることができる。また、本発明の導電性シートを用いることにより、電子部品25eの天面に凹凸形状が設けられている場合にも、凹部内に容易に電磁波シールド層を簡易な製造工程により形成することができる。従って、電子部品の天面の設計自由度を高めることが可能となり、電子部品の絶縁構造部にも電磁波シールド層を容易に形成することができる。なお、凹部66のサイズや形成位置は任意に設計できる。また、凹部の断面形状は、任意に設計でき、例えば、矩形状、V字状、U字状等が例示できる。
[第7実施形態]
第7実施形態の電子部品モジュールおよびその製造方法は、以下の点を除き、基本的な構造及び製造方法が第1実施形態と同様である。即ち、電磁波シールド層が、封止樹脂40に沿うように形成されている点において、第1実施形態と相違する。
図13に、第7実施形態に係る工程3の製造工程断面図を示す。同図に示すように、電磁波シールド層50fは、封止樹脂40fの天面および側面およびマザー基板11の露出面の形状に沿うように形成されている。
第7実施形態に係る方法によれば、第1実施形態と同様の効果を得ることができる。また、溝61を充填させずに露出面を被覆する方法を採用しているので、導電性接着層を効率的に用いることができる。特に、溝の幅が広い用途において好適である。
上記の各実施形態では、導電性シート51にシート状の放熱層53を積層したもので説明したが、図14は放熱層53の放熱効果を高めるために、放熱層53を図14(x1)に示す蛇腹状53x1、図14(x2)に示す枕木状53x2のような断面形状としたものである。
放熱層53を上記のような断面形状に構成するには、金属箔を、切削またはエッチングによって凹凸を形成するもので、その列設された凸部は、導電性シート51の材質、放熱条件等に応じて、凸部相互の間隔w、凸部の高さh、凸部の厚さt等を決める。また、放熱層53の製造工程において該放熱層を挟持するように設けられた回転ローラの表面に凹凸が形成されておれば、放熱層53には製造過程で自動的に凹凸が形成される。
このように、表面が凹凸状の放熱層53を用いることで、シート状の放熱層53を用いた場合に比べて、空気との接触面積が増大する。その結果、電子部品25から放出された熱が効果的に外部に放熱され、封止樹脂40内に滞留する熱により、電子部品25が機能低下することをより有効に防止することができる。
なお、導電性シート51には、導電性接着層52に異物が付着するのを防止するため、必要に応じて導電性接着層52に保護フィルムを設けてもよい。この保護フィルムは、最終的には剥離するので、離型性の優れた材料が好ましい。また、電子部品モジュール1を電子機器に搭載するタイミングに保護フィルムを剥離することも可能である。好適な例としては、シリコーンまたはフッ素の離型層等を備えたポリエステルフィルム等が例示できる。保護フィルムの厚みは、例えば、5〜300μm程度であり、25〜200μm程度がより好ましい。
さらに導電性シート51の放熱層側にも保護フィルムを設けてもよい。保護フィルムを設けることで導電性シート51のハンドリング性が良好となる。
本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、上記実施形態は、互いに好適に組み合わせられる。
1、2 電子部品モジュール
10 基板
11 マザー基板
20 集積回路
25 電子部品
30 導電パターン
31 電極・配線パターン
32 グラウンドパターン
40 封止樹脂
50 電磁波シールド層
51 導電性シート
52 導電性接着層
53 放熱層
53 (x1)蛇腹状放熱層
53 (x2)枕木状放熱層
61 溝
62 凸部
63 凹部
64 載置台
65 溝
66 凹部

Claims (10)

  1. 基板上に電子部品を実装する工程と、
    前記電子部品を実装した前記基板上方に、熱により軟化するバインダー樹脂および導電性フィラーを含有する導電性接着層と、放熱層とを少なくとも有する導電性シートを配置する工程と、
    前記電子部品および前記基板の表面に追随するように前記導電性シートを熱圧着し、導電性接着層と、放熱層とが積層されてなる電磁波シールド層を形成する工程と、を具備し、
    前記電磁波シールド層を、前記基板に形成されたグラウンドパターンにアースコンタクトさせる電子部品モジュールの製造方法。
  2. 前記導電性シートは、前記導電性接着層に放熱層が積層されていることを特徴とする請求項1記載の電子部品モジュールの製造方法。
  3. 前記基板上には、前記電子部品が複数形成され、複数の前記電子部品上および前記電子部品間に亘って電磁波シールド層を形成することを特徴とする請求項1または2に記載の電子部品モジュールの製造方法。
  4. 前記導電性接着層は、温度150℃、圧力5kg/cmの条件で30分熱圧着した場合のフロー量が、0.05mm以上、2mm以下であることを特徴とする請求項1〜3いずれか1項記載の電子部品モジュールの製造方法。
  5. 前記放熱層が、蒸着膜、金属箔、金属メッシュ、金属性の不織布、熱伝導性フィラーを含有する樹脂塗膜、およびグラファイトシートから選択されたいずれかである、請求項1〜いずれか1項記載の電子部品モジュールの製造方法。
  6. 前記電磁波シールド層は、更に前記基板の側方の少なくとも一部にも被覆されていることを特徴とする請求項1〜いずれか1項記載の電子部品モジュールの製造方法。
  7. 前記導電性接着層のバインダー樹脂は、自己架橋可能な熱硬化性樹脂、硬化剤と反応可能な官能基を有する熱硬化性樹脂、又は熱可塑性樹脂の少なくともいずれかであり、前記硬化剤と反応可能な官能基を有する前記熱硬化性樹脂を用いる場合には、前記導電性接着剤層中に前記硬化剤を含む請求項1〜いずれか1項記載の電子部品モジュールの製造方法。
  8. 前記電磁波シールド層を形成する工程の後に、前記電磁波シールド層の切削工程を更に備えることを特徴とする請求項1〜いずれか1項記載の電子部品モジュールの製造方法。
  9. 前記電子部品の上面および側面は、封止樹脂により構成されており、
    前記封止樹脂の天面は、凹凸形状を有し、当該凹凸形状の凹部に電磁波シールド層が形成されていることを特徴とする請求項1〜いずれか1項記載の電子部品モジュールの製造方法。
  10. 前記導電性シートは、前記導電性接着層に放熱層と保護フィルムが積層されていることを特徴とする請求項1〜いずれか1項記載の電子部品モジュールの製造方法。
JP2015169052A 2015-08-28 2015-08-28 電子部品モジュールの製造方法 Active JP6237732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015169052A JP6237732B2 (ja) 2015-08-28 2015-08-28 電子部品モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015169052A JP6237732B2 (ja) 2015-08-28 2015-08-28 電子部品モジュールの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017196682A Division JP2018046282A (ja) 2017-10-10 2017-10-10 電子部品モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2017045932A JP2017045932A (ja) 2017-03-02
JP6237732B2 true JP6237732B2 (ja) 2017-11-29

Family

ID=58210071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015169052A Active JP6237732B2 (ja) 2015-08-28 2015-08-28 電子部品モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP6237732B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553546B2 (en) 2017-12-22 2020-02-04 Samsung Electronics Co., Ltd. Semiconductor package and semiconductor module

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373917B2 (en) 2017-12-05 2019-08-06 Tdk Corporation Electronic circuit package using conductive sealing material
JP7320923B2 (ja) * 2018-02-28 2023-08-04 株式会社村田製作所 モジュール
WO2019167908A1 (ja) 2018-02-28 2019-09-06 株式会社村田製作所 高周波モジュール
US11270875B2 (en) 2018-07-20 2022-03-08 Shimadzu Corporation Mass spectrometer
WO2020017547A1 (ja) 2018-07-20 2020-01-23 株式会社村田製作所 モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207286B2 (ja) * 1993-03-22 2001-09-10 株式会社東芝 樹脂封止型半導体装置
JP2007287937A (ja) * 2006-04-17 2007-11-01 Kyocera Chemical Corp 樹脂封止型半導体装置及びその製造方法
JP6039198B2 (ja) * 2012-03-07 2016-12-07 Towa株式会社 樹脂封止電子部品の製造方法及び樹脂封止電子部品の製造装置
WO2013183671A1 (ja) * 2012-06-08 2013-12-12 日立化成株式会社 半導体装置の製造方法
JP5849874B2 (ja) * 2012-07-09 2016-02-03 株式会社ソシオネクスト 半導体装置、基板の製造方法およびシステム
JP2014229768A (ja) * 2013-05-23 2014-12-08 日東電工株式会社 電子部品装置の製造方法
JP2015126132A (ja) * 2013-12-26 2015-07-06 日東電工株式会社 電子部品装置の製造方法、及び、電子部品封止用シート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553546B2 (en) 2017-12-22 2020-02-04 Samsung Electronics Co., Ltd. Semiconductor package and semiconductor module

Also Published As

Publication number Publication date
JP2017045932A (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
JP6237732B2 (ja) 電子部品モジュールの製造方法
JP6303597B2 (ja) 電子部品モジュールの製造方法
JP6176578B2 (ja) 電子部品モジュールの製造方法
KR100297915B1 (ko) 반도체패키지및그제조방법
CN102339763B (zh) 装配集成电路器件的方法
EP2633746B1 (en) Composite film for board level emi shielding
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
TWI732995B (zh) 屏蔽印刷配線板及屏蔽印刷配線板之製造方法
EP2750490B1 (en) Component-mounting printed circuit board and manufacturing method for same
TW201251556A (en) Printed circuit board and method for manufacturing the same
JP2006302930A (ja) 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
JP6139653B2 (ja) 部品内蔵樹脂多層基板
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
JP2002033558A (ja) 回路基板とその製造方法
JP6612723B2 (ja) 基板装置
JP7232996B2 (ja) 電子部品搭載基板および電子機器
TWI802757B (zh) 電磁波遮蔽片以及電子零件搭載基板
CN102548191A (zh) 线路板及其制造方法
KR20180116349A (ko) 배선 기판 또는 배선 기판 재료의 제조 방법
JP2018046282A (ja) 電子部品モジュールの製造方法
US20180158794A1 (en) Semiconductor device and method of manufacturing the same
JP6583455B2 (ja) 電子部品モジュールの製造方法
JP2022040177A (ja) 電子部品搭載基板および電子機器
KR102026197B1 (ko) 인쇄회로기판, 이를 포함하는 디스플레이장치 및 이의 제조 방법
JP2019036588A (ja) 電磁波シールド電子機器の製造方法、および前記電磁波シールド電子機器の製造方法に用いられる電磁波シールドフィルム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170905

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170905

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171016

R151 Written notification of patent or utility model registration

Ref document number: 6237732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250