KR101762627B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101762627B1
KR101762627B1 KR1020150161106A KR20150161106A KR101762627B1 KR 101762627 B1 KR101762627 B1 KR 101762627B1 KR 1020150161106 A KR1020150161106 A KR 1020150161106A KR 20150161106 A KR20150161106 A KR 20150161106A KR 101762627 B1 KR101762627 B1 KR 101762627B1
Authority
KR
South Korea
Prior art keywords
connection
insulator
connection portion
shielding film
substrate
Prior art date
Application number
KR1020150161106A
Other languages
English (en)
Other versions
KR20170057692A (ko
Inventor
김현주
이승환
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020150161106A priority Critical patent/KR101762627B1/ko
Priority to CN201610179428.6A priority patent/CN106711123B/zh
Priority to US15/088,206 priority patent/US9887163B2/en
Publication of KR20170057692A publication Critical patent/KR20170057692A/ko
Application granted granted Critical
Publication of KR101762627B1 publication Critical patent/KR101762627B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 기판; 상기 기판에 실장되는 반도체 칩; 상기 기판에 실장되는 절연체와 절연체의 끝단에 형성된 전도성 물질의 제1 연결부를 구비한 연결 소자; 상기 반도체 칩을 둘러싸고, 상기 연결소자를 상기 제1 연결부의 상부 표면이 노출되도록 둘러싸게 형성된 몰딩부; 및 상기 몰딩부를 둘러싸며, 상기 제1 연결부에 대응되는 부분에 개부구가 형성된 차폐막을 포함하는 반도체 패키지 및 그 제조 방법을 제공한다.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 특히 반도체 칩이 실장된 기판에 절연체의 끝면에 형성된 연결부를 구비한 연결 소자를 사용하여 차폐막의 외부와 전기적 연결을 제공할 수 있도록 한 반도체 패키지 및 그 제조 방법에 관한 것이다.
전자 장치들은 적어도 두 개의 전자 부속물들이 서로 전기적으로 연결될 수 있다. 예를 들어, 기판에 다수의 반도체 칩이 실장 될 수 있으며, 이러한 기판이 다른 기판과 전기적으로 연결될 수 있다.
이때, 기판에 실장된 반도체 칩이 통신 칩인 경우에 기판과 안테나는 전기적으로 연결되어야 한다. 엄밀히 말하면, 통신 칩과 안테나가 전기적으로 연결되어야 한다.
상술한 전자 장치들은 기능이 다양화되어가는 반면에 휴대성이 유리한 장치가 좀더 높은 경쟁력을 가질 수 있다. 예를 들어, 동일한 기능을 가지고 있는 휴대용 전자 장치더라도 좀더 슬림하고 경박 단소화되어 있는 장치를 선호하기 마련이다.
따라서, 휴대용 전자 장치 제조자들은 동일하거나 좀더 우수한 기능을 가지면서 타제품에 비해 더욱 슬림하고 경박 단소화된 장치를 개발하기 위하여 노력하고 있다.
이러한 추세의 일환으로 전자 장치들에 구비되는 부속물들은 전자 장치내에서 서로 일정 간격으로 이격된 채 배치될 수 있다. 이러한 이격 배치는 전자 장치내의 각 부속물들간의 설계 구조에 기인하기도 하고, 각 부속물들에서 발생하는 노이즈에 의한 상대 부속물의 성능 저하를 방지하는 것에 기인할 수도 있다.
예를 들어, 기판상에 실장된 반도체 칩들에서 방사되는 노이즈 또는 전자파를 차폐하기 위하여 그 상부에 차폐막이 형성될 수 있으며, 외부에서 발생하는 정전기 방전을 효과적으로 그라운드 시키기 위하여 기판과 기판에 실장된 반도체 칩과 전기적 연결을 도모할 수도 있다.
상술한 적어도 두 부속물들간의 전기적 연결을 위해서는 별도의 전기적 연결 장치가 수반되어야 하며, 이러한 전기적 연결 장치들은 전자 장치를 오랜 기간 사용하거나 외부의 충격에도 내구성이 우수하고, 신뢰성 있는 전기적 연결 구조를 갖도록 구성되어야 한다.
또한, 그 제조에 있어서 제조 비용을 낮추어 타사 제품과 비교하여 경쟁력을 갖도록 할 필요가 있다.
그리고, 위에서 설명하였듯이, 전자 장치들의 제조에 요구되는 슬림화와 경박 단소화에 부합되어야 한다.
즉, 전기적 연결 장치는 슬림하고 경박 단소화되어 있으며, 신뢰성 있는 전기적 연결 구조를 제공할 뿐만 아니라 제조 비용에서도 경쟁력을 갖출 필요가 있다.
국내공개특허공보 2015-0017179호 국개공개특허공보 2015-0094155호 국내공개특허공보 2001-0111017호 미국등록특허 5973393호 미국등록특허 7671457호
본 발명은 상기와 같은 목적을 달성하기 위하여, 반도체 칩이 실장된 기판에 절연체의 끝면에 형성된 연결부를 구비한 연결 소자를 사용하여 차폐막의 외부와 전기적 연결을 제공할 수 있도록 한 반도체 패키지 및 그 제조 방법을 제공하는 데 있다.
본 발명의 일측면은 기판; 상기 기판에 실장되는 반도체 칩; 상기 기판에 실장되는 절연체와 절연체의 끝단에 형성된 전도성 물질의 제1 연결부를 구비한 연결 소자; 상기 반도체 칩을 둘러싸고, 상기 연결소자를 상기 제1 연결부의 상부 표면이 노출되도록 밀봉하는 몰딩부; 및 상기 몰딩부를 둘러싸며, 상기 제1 연결부에 대응되는 부분에 개부구가 형성된 차폐막을 포함한다.
또한, 본 발명의 일측면의 상기 연결 소자는 상기 절연체의 다른 끝단에 형성된 전도성 물질의 제2 연결부를 포함한다.
또한, 본 발명의 일측면의 상기 절연체는 직육면체이고, 상기 제1 연결부는 상기 절연체의 한쪽의 끝면의 전체 면을 덮고, 또 그 일부가 각 측면상에 돌아 들어가 형성되어 있으며, 상기 제2 연결부는 상기 절연체의 다른쪽의 끝면의 전체 면을 덮고, 또 그 일부가 각 측면상에 돌아 들어가 형성되어 있다.
또한, 본 발명의 일측면의 상기 개구부는 상기 제1 연결부와 제2 연결부가 노출되도록 형성되어 있다.
또한, 본 발명의 일측면의 상기 개구부는 상기 제1 연결부와 제2 연결부 그리고 절연체의 상부 표면의 일부가 노출되도록 형성되어 있다.
또한, 본 발명의 일측면의 상기 절연체의 두께 T1은 상기 제1 연결부의 두께 T2보다 작다.
또한, 본 발명의 일측면의 상기 연결소자는 절연체 부분은 세라믹으로 형성되고, 상기 제1 연결부와 제2 연결부는 솔더(주석) 또는 구리로 형성됨을 특징으로 한다.
또한, 본 발명의 일측면의 상기 반도체 칩은 통신 칩이며, 상기 통신 칩은 연결 소자를 통하여 차폐막의 외부의 안테나와 전기적으로 연결되어 있다.
한편, 본 발명의 다른 측면은 (A) 기판에 절연체와 절연체의 한쪽 끝단에 형성된 전도성 물질의 제1 연결부를 구비한 연결 소자와 반도체 칩을 실장하는 단계; (B) 상기 연결 소자의 상기 제1 연결부의 두께에 해당하는 두께로 몰딩부를 형성하는 단계; 및 (C) 상기 몰딩부를 둘러싸며, 상기 제1 연결부가 노출되도록 개부구가 형성된 차폐막을 형성하는 단계를 포함한다.
또한, 본 발명의 다른 측면의 상기 (B) 단계는 상기 반도체 칩을 둘러싸고, 상기 연결소자를 상기 제1 연결부의 상부 표면이 노출되도록 밀봉하는 몰딩부를 형성하는 것을 특징으로 한다.
또한, 본 발명의 다른 측면의 상기 (B) 단계는 상기 반도체 칩과 상기 제1 연결부의 상부 표면을 덮도록 밀봉하는 몰딩부를 형성하며, 상기 (C) 단계는 상기 차폐막에 개구부를 형성할 때에 상기 제1 연결부의 상부에 있는 몰딩부를 제거하여 상기 제1 연결부가 노출되도록 형성한다.
또한, 본 발명의 다른 측면의 상기 연결 소자는 절연체의 다른쪽 끝단에 형성된 제2 연결부를 구비하며, 상기 (C) 단계는 상기 제2 연결부가 노출되도록 개구부가 형성된 차폐막을 형성한다.
또한, 본 발명의 다른 측면의 상기 (C) 단계는 (C-1) 상기 몰딩부를 둘러싸도록 차폐막을 형성하는 단계; 및 (C-2) 상기 제1 연결부가 노출되도록 차폐막에 개부구를 형성하는 단계를 포함한다.
상기와 같은 본 발명에 따르면, 연결 소자로 절연체의 끝면에 연결부를 구비하여 커패시터 형상과 유사한 구조를 사용하기 때문에 커패시터 칩의 실장에 사용되는 실장 장치를 사용할 수 있어 새로운 장치의 제조에 필요한 비용 등을 절감할 수 있다.
즉, 본 발명과 달리 전기적 연결을 위해 포스트 등을 사용하게 되면 새로운 실장 장치가 필요하게 되고, 이러한 새로운 실장 장치의 설계 및 제작에 많은 비용이 소요될 수 있는데 이와 달리 커패시터 형상을 사용하게 되면 종래 이미 많이 개발된 커패시터 실장 장치를 즉시 이용할 수 있어 비용 절감을 가져올 수 있다.
또한, 본 발명에 따르면, 연결 소자로 커패시터 형상을 사용하기 때문에 종래 커패시터 제조 방법을 사용할 수 있어 기술개발에 따른 비용 증가를 방지할 수 있다.
또한, 본 발명에 따르면, 전기적 접속을 제공하는 연결부가 절연체의 외부에 노출되어 있어 전기적 결함이 발생할 가능성이 현저하게 줄어든다.
즉, 본 발명과 달리 전기적 연결을 위하여 몰딩에 레이저로 홀을 가공하고 홀을 도금 등을 사용하여 충진하여 전기적 연결을 제공하게 되면 홀의 내부에 충진되는 도금층에 보이드(void) 등이 발생하여 전기적 접속 신뢰성이 떨어질 수 있으나 본 발명에 따른 연결부가 절연체의 외부에 노출되어 있어 전기적 신뢰성을 확보할 수 있다.
더욱이, 본 발명과 달리 전기적 연결을 위하여 몰딩에 레이저로 홀을 가공하게 되면 홀 가공에 많은 비용이 사용되나 본 발명은 이와 같은 레이저 사용이 없어 비용을 절감할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 패키지의 단면도이다.
도 2는 도 1에 사용되는 연결 소자의 사시도이다.
도 3a 내지 도 3c는 도 1의 차폐막의 상부 평면도이다.
도 4 내지 도 8은 본 발명의 일 실시 예에 따른 반도체 패키지의 제조과정을 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 이하에서는 특정 실시예들을 첨부된 도면을 기초로 상세히 설명하고자 한다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 일 실시 예에 따른 반도체 패키지의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 반도체 패키지는 기판(10)과, 기판(10)에 실장되는 반도체 칩(20)과, 반도체 칩(20)의 주위에 배치되어 있는 전자부품(30)과, 기판(10)에 실장되어 있으며 반도체 칩(20)과 차폐막(50)의 외부의 전자 장치를 전기적으로 연결시키는 연결 소자(40)와, 반도체 칩(10)을 감싸고 있는 몰딩부(50) 및 차폐막(60)을 포함하고 있다.
상기 기판(10)은 해당하는 기술분야에서 알려진 다양한 종류의 기판이 이용될 수 있다. 예컨대, 세라믹 기판, 인쇄회로기판, 유연성 기판 등이 이용될 수 있다.
이때, 본 실시예에 따른 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층에는 전기적인 연결을 위한 회로 배선이 형성될 수 있고, 각 층에 형성된 회로 배선을 전기적으로 연결하는 비아가 형성될 수 있다.
또한, 상기 기판(10)의 상면에는 각각 반도체 칩(20)과 전자부품(30) 그리고 연결 소자(40)를 실장하기 위한 제1 접속패드(11)가 형성되어 있고, 기판(10)의 하면에는 반도체 패키지가 실장되는 메인 기판과 같은 외부 기판(도면 미도시)과의 전기적으로 연결하기 위한 제2 접속패드(12)가 형성될 수 있다. 아울러, 도면에 도시하지는 않았지만 제1 접속패드(11) 및 제2 접속패드(12)간의 전기적인 연결을 위하여 회로배선이 형성될 수 있다.
한편, 상기 기판(10)의 상면에는 적어도 하나 이상의 반도체 칩(20)이 실장되어 있다.
이때, 상기 반도체 칩(20)은 제1 접속패드(11)에 실장될 수 있으며, 와이어 본딩 방식 또는 플립칩 본딩 방식에 의하여 제1 접속패드(11)에 실장될 수 있다.
이와 같은 상기 반도체 칩(20)은 통신 칩일 수 있으며, WiFi, GPS, 블루투스 등의 통신 기능을 지원할 수 있다.
이러한 반도체 칩(20)은 주위에 커패시터나, 인덕터 그리고 저항 등의 수동 소자나 다이오드나 트랜지스터 등의 능동 소자로 이루어진 전자 부품(30)을 구비하여 원하는 동작을 수행할 수 있다.
다음으로, 상기 기판(10)의 상면에는 연결 소자(40)가 형성되어 있으며 기판(10)과 차폐막(60)의 외부의 전자 장치와 전기적 접속을 제공한다. 여기에서, 외부의 전자 장치는 안테나일 수 있다.
이때, 상기 연결 소자(40)는 제1 접속패드(11)에 실장될 수 있으며, 플립칩 본딩 방식에 의하여 제1 접속패드(11)에 실장될 수 있다.
상기 연결 소자(40)는 커패시터 형상으로 형성되어 있으며 도 2의 사시도에서 알 수 있는 바와 같이 절연체(41)와 제1 연결부(42) 및 제2 연결부(43)를 구비하고 있다. 여기에서, 제1 연결부(42)와 제2 연결부(43)를 구비하도록 하였으나 제1 연결부(42) 또는 제2 연결부(43) 중의 어느 하나만 구비하도록 할 수 있다.
절연체(41)는 형상에 특별히 제한은 없지만, 바람직하게 직육면체 형상일 수 있다. 또한, 그 치수도 특별히 제한은 없고, 용도에 따라 적절한 치수로 할 수 있으며, 예를 들면 (0.6 내지 5.6 mm) × (0.3 내지 5.0 mm) ×(0.3 내지 1.9 mm) 일 수 있다. 이와 같은 절연체(41)는 세라믹일 수 있다.
이러한 절연체(41)는 절연체(41)의 길이방향에 대향하는 한 쌍의 끝면과, 절연체(41)의 적층방향에 대향하는 한 쌍의 측면과, 길이방향 및 적층방향에 수직의 방향에 대향하는 한 쌍의 측면을 갖고 있다.
제 1 연결부(42)는 한쪽의 끝면의 전체 면을 덮고, 또 그 일부가 각 측면상에 돌아 들어가 형성되어 있다. 제 2 연결부(43)는 다른쪽의 끝면의 전체 면을 덮고, 또 그 일부가 각 측면상에 돌아 들어가 형성되어 있다.
절연체(41)의 적층방향에 대향하는 한 쌍의 측면의 어느 한쪽의 측면은 연결 소자(40)가 기판(10)에 실장되었을 때에, 상기 기판(10)에 대향하는 면이다.
이러한 제1 및 제2 연결부(42, 43)는 전도성 물질로 형성되어 있으며, 그 물질은 특별히 한정되어 있지 않지만, Ni, Cu, 솔더(납 또는 주석을 포함함) 또는 이들의 합금을 이용할 수 있다.
제1 및 제2 연결부(42, 43)의 두께는 용도 등에 따라 적절히 결정할 수 있는데, 예를 들면 10 내지 100 ㎛ 정도일 수 있다.
여기에서, 절연체(41)의 두께 T1는 제1 및 제2 연결부(42,43)의 두께 T2보다 작다.
다음으로, 상기 기판(10)의 일면에는 전면을 덮도록 몰딩부(50)가 형성되어 있다.
여기서, 상기 몰딩부(50)는 기판(10)에 실장된 반도체 칩(20)과 전자 부품(30)을 덮도록 형성됨으로써, 반도체 칩(20)과 전자부품(30) 상호 간의 전기적인 단락이 발생되는 것을 방지할 수 있으며, 반도체 칩(20)과 전자부품(30)을 기판(10)에 고정시켜 외부의 충격으로부터 반도체 칩(20)과 전자부품(30)을 안전하게 보호함으로써, 높은 신뢰성을 확보할 수 있다.
또한, 이와 같은 몰딩부(50)는 기판(10)에 실장된 연결 소자(40)를 둘러싸도록 형성하며, 연결 소자(40)의 제1 연결부(42)와 제2 연결부(43)의 상부 표면이 노출되도록 형성되어 있다.
물론, 이때 제1 연결부(42)와 제2 연결부(43)의 상부 표면 전체가 노출되도록 형성할 수 있으며, 그에 더해 절연체(41)의 외부로 노출된 상부 표면의 일부 또는 전체가 노출되도록 형성할 수 있다.
이러한, 상기 몰딩부(50)는 에폭시 등과 같은 수지재를 포함하는 절연성의 재질로 형성될 수 있다. 또한, 본 실시예에 따른 몰딩부(50)는 반도체 칩(30) 등이 실장된 기판(10)을 금형에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 그러나, 이에 한정되는 것은 아니다.
다음으로, 차폐막(60)은 몰딩부(50)를 둘러싸는 구조로 형성될 수 있다. 차폐막(60)은 도전성 재질로 형성될 수 있다.
예를 들어, 차폐막(60)은 도전성 분말을 포함하는 수지재를 몰딩부(50)의 외부면에 도포하여 형성될 수 있다.
또는 차폐막(60)은 금속 박막을 몰딩부(50)의 외부면에 부착함으로써 형성될 수 있다. 여기서, 금속 박막은 스퍼터링(Sputtering), 기상 증착, 스프레이 코팅, 스크린 프린팅, 전해 도금, 무전해 도금 등과 같은 다양한 방법으로 형성될 수 있다. 차폐막(60)은 다른 구성부와 별도의 연결되지 않고 독립적으로 형성될 수 있거나, 기판(10)의 접지층(미도시)과 전기적으로 연결될 수 있다.
이와 같은 차폐막(60)은 상기 연결 소자(40)의 제1 연결부(42)와 제2 연결부(43)의 상부에 대응되는 부분에 개구부(61)가 형성되어 있어 다양한 접속 수단을 사용하여 외부 전자 장치와 전기적 연결이 가능하도록 한다.
상기 개구부(61)는 도 3a에 도시된 바와 같이 하나의 개구부(61)로 이루어질 수 있고, 도 3b에 도시되어 있는 바와 같이 제1 연결부(42)와 제2 연결부(43)의 각각에 대응되는 2개의 개구부로 이루어질 수 있다.
그리고, 상기 개구부(61)의 크기는 상기 연결 소자(50)를 위에서 보았을 때 평면의 크기와 같은 크기이거나 더 클 수 있다.
이때, 도 3c에 도시된 바와 같이 차폐막(60)의 가장자리의 일부 전체에 개구부(61)를 형성할 수도 있다.
이와 같이 구성되는 반도체 패키지는 반도체 칩(20)과 차폐막(60)의 외부에 있는 전자 장치를 연결 소자(50)를 사용하여 전기적으로 연결할 수 있다.
도 4 내지 도 8은 본 발명의 일 실시 예에 따른 반도체 패키지의 제조과정을 나타낸 단면도이다.
도 4에 도시된 바와 같이, 먼저, 기판(10)의 상면에 형성된 제1접속 패드(11)에 반도체 칩(20)과, 전자 부품(30) 그리고 연결 소자(40)를 실장한다.
이때, 상기 반도체 칩(20)은 제1 접속 패드(11)에 와이어 본딩 방식 또는 플립칩 본딩 방식을 통하여 실장 할 수 있다. 그리고, 전자 부품(30)과 연결 소자(40)는 플립칩 본딩 방식 등을 통하여 실장할 수 있다.
다음으로, 도 5에 도시된 바와 같이, 상기 연결 소자(40)의 제1 연결부(42)와 제2 연결부(43)의 두께에 해당하는 두께로 몰딩부(50)를 형성한다.
이때, 기판(10)의 상면에 실장된 반도체 칩(20)과, 전자부품(30)은 두께가 연결 소자(40)의 제1 연결부(42)와 제2 연결부(43)의 두께보다 작기 때문에 몰딩부(50)에 의해 덮도록 형성된다.
하지만, 연결 소자(40)의 제1 연결부(42)와 제2 연결부(43)의 상부 표면은 일부 또는 전체가 노출되도록 형성될 수 있다.
또한, 연결 소자(40)의 절연체(41)의 상부 표면이 일부 또는 전체가 노출되도록 형성될 수 있다.
이와 달리, 상기 몰딩부(50)는 상기 연결 소자(40)의 제1 연결부(42)와 제2 연결부(43)를 덮도록 형성될 수 있다.
이때, 아주 얇은 두께로 덮도록 하여 이후 차폐막(60)에 개구부를 형성할 때 제1 연결부(42)와 제2 연결부(43)를 노출되도록 할 수 있다.
이와 같은 상기 몰딩부(50)는 반도체 칩(20)과 전자부품(30) 그리고 연결 소자(40)가 실장된 기판(10)을 금형에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다.
상기 몰딩 공정이 완료된 후, 기판(10) 하부에 솔더볼(70)을 부착하는 공정을 추가로 진행할 수 있다.
다음, 도 6에 도시된 바와 같이, 다이아몬드 재질의 쏘우 블레이드(saw blade)를 사용하여 커팅을 진행한다.
그리고, 도 7을 참조하면, 상기 커팅이 진행된 결과물에서 몰딩부(50) 표면에 도전성 물질을 이용하여 차폐막(60)을 형성한다.
상기 차폐막(60)은 도전성 물질이면 사용이 가능하다. 도전성 물질의 일 예로서, 구리, 알루미늄과 같은 금속 혹은 구리, 알루미늄의 금속 화합물이 사용될 수 있다. 통상적으로 금속은 내부에 이동성 자유전자를 포함하고 있기 때문에 전자파의 반사에 매우 효과적으로 작용한다. 그러나 금속은 무겁기 때문에 벌크재료, 섬유, 입자 등에 코팅하여 사용할 수도 있다. 상기 차폐막(60)을 형성하는 방식은 코팅, 무전해도금, 진공증착 등의 방법이 사용될 수 있다.
코팅이나 진공증착 방식을 사용하여 차폐막(60)을 형성할 때에는, 별도의 보호 필름 없이 차폐막(60)을 형성해도 무방하다. 하지만, 무전해 도금을 통해 몰딩부(50) 표면에 차폐막(60)을 형성할 경우, 기판의 하부 배선과, 솔더볼(70)에 합선(short)이 발생하는 것을 방지하기 위해 별도의 보호 필름을 사용하여 덮은 상태에서 무전해 도금을 진행하는 것이 바람직하다.
이후에, 도 8에 도시된 바와 같이 레이저 드릴등을 사용하여 차폐막(60)에 개구부(61)를 형성한다.
이때, 개구부는 도 3a 내지 3c에 개시된 바와 같이 다양한 형태로 형성할 수 있다.
그리고, 개구부를 형성할 때에 연결 소자(40)의 제1 연결부(42)와 제2 연결부(43)가 몰딩부(50)에 의해 덮혀 있는 경우에 일부 또는 전체가 노출되도록 할 수 있으며, 절연체(41)의 상부 표면의 몰딩부(50)에 의해 덮혀 있는 경우에도 전체 또는 일부가 노출되도록 형성할 수 있다.
한편, 여기에서는 한번의 커팅으로 반도체 패키지를 분리하였지만 이와 달리
쏘우 블레이드(saw blade)를 사용하여 상기 몰딩부가 몰딩된 결과물에서 몰딩부 부분만을 절단하는 방식으로 진행하는 1차 커팅을 한 후에, 도전성 물질을 형성하여차폐막을 형성하고, 이후에 개구부를 형성한 후에, 2차 커팅 공정을 진행하여 기판을 완전히 절단하여 스트립 형태의 기판에서 단위 반도체 패키지를 분리할 수도 있다.
이러한 방법은 상기 차폐막이 2차 커팅을 진행하기 전에 기판 상부에서만 형성되었기 때문에, 기판의 측면이나 하부면에는 차폐막이 형성되지 않은 특징을 갖는다. 따라서 기판 측면에 회로 배선과 같은 도전성 패턴이 존재하더라도 이곳에서 합선(short)이 발생하지 않는다.
상기와 같은 본 발명에 따르면, 연결 소자로 커패시터 형상을 사용하기 때문에 커패시터의 실장에 사용되는 실장 장치를 사용할 수 있어 새로운 장치의 제조에 필요한 비용 등을 절감할 수 있다.
즉, 본 발명과 달리 전기적 연결을 위해 포스트 등을 사용하게 되면 새로운 실장 장치가 필요하게 되고, 이러한 새로운 실장 장치의 설계 및 제작에 많은 비용이 소요될 수 있는데 이와 달리 커패시터 형상을 사용하게 되면 종래 이미 많이 개발된 커패시터 실장 장치를 즉시 이용할 수 있어 비용 절감을 가져올 수 있다.
또한, 본 발명에 따르면, 연결 소자로 커패시터 형상을 사용하기 때문에 종래 커패시터 제조 방법을 사용할 수 있어 기술개발에 따른 비용 증가를 방지할 수 있다.
또한, 본 발명에 따르면, 전기적 접속을 제공하는 제1 및 제2 연결부가 절연체의 외부에 노출되어 있어 전기적 결함이 발생할 가능성이 현저하게 줄어든다.
즉, 본 발명과 달리 전기적 연결을 위하여 몰딩부에 레이저로 홀을 가공하고 홀을 도금 등을 사용하여 충진하여 전기적 연결을 제공하게 되면 홀의 내부에 충진되는 도금층에 보이드(void) 등이 발생하여 전기적 접속 신뢰성이 떨어질 수 있으나 본 발명에 따른 연결부가 절연체의 외부에 노출되어 있어 전기적 신뢰성을 확보할 수 있다.
더욱이, 본 발명과 달리 전기적 연결을 위하여 몰딩부에 레이저로 홀을 가공하게 되면 홀 가공에 많은 비용이 사용되나 본 발명은 이와 같은 레이저 사용이 없어 비용을 절감할 수 있다.
10 : 기판 20 : 반도체 칩
30 : 전자 부품 40 : 연결 소자
41 : 절연체 42, 43 : 연결부
50 : 몰딩부 60 : 차폐막
61 : 개구부 70 : 솔더볼

Claims (13)

  1. 기판;
    상기 기판에 실장되는 반도체 칩;
    상기 기판에 실장되는 절연체와 절연체의 끝단에 형성된 전도성 물질의 제1 연결부를 구비한 연결 소자;
    상기 반도체 칩을 둘러싸고, 상기 연결소자를 상기 제1 연결부의 상부 표면이 노출되도록 밀봉하는 몰딩부; 및
    상기 몰딩부를 둘러싸며, 상기 제1 연결부에 대응되는 부분에 개구부가 형성된 차폐막을 포함하며,
    상기 절연체는 직육면체이고,
    상기 제1 연결부는 상기 절연체의 한쪽의 끝면의 전체 면을 덮고, 또 그 일부가 각 측면상에 돌아 들어가 형성되어 있는 반도체 패키지.
  2. 청구항 1항에 있어서,
    상기 연결 소자는 상기 절연체의 다른 끝단에 형성된 전도성 물질의 제2 연결부를 포함하는 반도체 패키지.
  3. 청구항 2항에 있어서,
    상기 제2 연결부는 상기 절연체의 다른쪽의 끝면의 전체 면을 덮고, 또 그 일부가 각 측면상에 돌아 들어가 형성되어 있는 반도체 패키지.
  4. 청구항 3항에 있어서,
    상기 개구부는 상기 제1 연결부와 제2 연결부가 노출되도록 형성되어 있는 반도체 패키지.
  5. 청구항 3항에 있어서,
    상기 개구부는 상기 제1 연결부와 제2 연결부 그리고 절연체의 상부 표면의 일부가 노출되도록 형성되어 있는 반도체 패키지.
  6. 청구항 1항에 있어서,
    상기 절연체의 두께 T1은 상기 제1 연결부의 두께 T2보다 작은 반도체 패키지.
  7. 청구항 2항에 있어서,
    상기 연결소자는 절연체 부분은 세라믹으로 형성되고, 상기 제1 연결부와 제2 연결부는 솔더 또는 구리로 형성됨을 특징으로 하는 반도체 패키지.
  8. 청구항 1항에 있어서,
    상기 반도체 칩은 통신 칩이며, 상기 통신 칩은 연결 소자를 통하여 차폐막의 외부의 안테나와 전기적으로 연결되는 반도체 패키지.
  9. (A) 기판에 절연체와 절연체의 한쪽 끝단에 형성된 전도성 물질의 제1 연결부를 구비한 연결 소자와 반도체 칩을 실장하는 단계;
    (B) 상기 연결 소자의 상기 제1 연결부의 두께에 해당하는 두께로 몰딩부를 형성하는 단계; 및
    (C) 상기 몰딩부를 둘러싸며, 상기 제1 연결부가 노출되도록 개구부가 형성된 차폐막을 형성하는 단계를 포함하며,
    상기 절연체는 직육면체이고,
    상기 제1 연결부는 상기 절연체의 한쪽의 끝면의 전체 면을 덮고, 또 그 일부가 각 측면상에 돌아 들어가 형성되어 있는 반도체 패키지 제조 방법.
  10. 청구항 9항에 있어서,
    상기 (B) 단계는 상기 반도체 칩을 둘러싸고, 상기 연결소자를 상기 제1 연결부의 상부 표면이 노출되도록 밀봉하는 몰딩부를 형성하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  11. 청구항 9항에 있어서,
    상기 (B) 단계는 상기 반도체 칩과 상기 제1 연결부의 상부 표면을 덮도록 밀봉하는 몰딩부를 형성하며,
    상기 (C) 단계는 상기 차폐막에 개구부를 형성할 때에 상기 제1 연결부의 상부에 있는 몰딩부를 제거하여 상기 제1 연결부가 노출되도록 형성하는 반도체 패키지 제조 방법.
  12. 청구항 9항에 있어서,
    상기 연결 소자는 절연체의 다른쪽 끝단에 형성된 제2 연결부를 구비하며,
    상기 (C) 단계는 상기 제2 연결부가 노출되도록 개구부가 형성된 차폐막을 형성하는 반도체 패키지 제조 방법.
  13. 청구항 9항에 있어서,
    상기 (C) 단계는
    (C-1) 상기 몰딩부를 둘러싸도록 차폐막을 형성하는 단계; 및
    (C-2) 상기 제1 연결부가 노출되도록 차폐막에 개구부를 형성하는 단계를 포함하는 반도체 패키지 제조 방법.
KR1020150161106A 2015-11-17 2015-11-17 반도체 패키지 및 그 제조 방법 KR101762627B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150161106A KR101762627B1 (ko) 2015-11-17 2015-11-17 반도체 패키지 및 그 제조 방법
CN201610179428.6A CN106711123B (zh) 2015-11-17 2016-03-25 半导体封装件及其制造方法
US15/088,206 US9887163B2 (en) 2015-11-17 2016-04-01 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150161106A KR101762627B1 (ko) 2015-11-17 2015-11-17 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170057692A KR20170057692A (ko) 2017-05-25
KR101762627B1 true KR101762627B1 (ko) 2017-08-14

Family

ID=58691999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150161106A KR101762627B1 (ko) 2015-11-17 2015-11-17 반도체 패키지 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9887163B2 (ko)
KR (1) KR101762627B1 (ko)
CN (1) CN106711123B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) * 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US11088082B2 (en) * 2018-08-29 2021-08-10 STATS ChipPAC Pte. Ltd. Semiconductor device with partial EMI shielding and method of making the same
US10784210B2 (en) 2018-12-27 2020-09-22 STATS ChipPAC Pte. Ltd. Semiconductor device with partial EMI shielding removal using laser ablation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120062439A1 (en) * 2010-09-09 2012-03-15 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20140103527A1 (en) * 2012-03-23 2014-04-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a POP Device with Embedded Vertical Interconnect Units

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404309B1 (en) 2000-06-09 2002-06-11 Thomson Licensing, S.A. Tuner with non-edge RF input pin/lead
US7911045B2 (en) * 2007-08-17 2011-03-22 Kabushiki Kaisha Toshiba Semiconductor element and semiconductor device
CN102324416B (zh) * 2010-09-16 2015-07-22 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
KR20150017179A (ko) 2013-08-06 2015-02-16 삼성전자주식회사 안테나 장치 및 그것을 갖는 전자 장치
TWI503902B (zh) * 2013-11-29 2015-10-11 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102271880B1 (ko) 2014-02-10 2021-07-01 삼성전자주식회사 전기적 연결 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120062439A1 (en) * 2010-09-09 2012-03-15 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20140103527A1 (en) * 2012-03-23 2014-04-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a POP Device with Embedded Vertical Interconnect Units

Also Published As

Publication number Publication date
KR20170057692A (ko) 2017-05-25
CN106711123B (zh) 2019-06-07
US9887163B2 (en) 2018-02-06
CN106711123A (zh) 2017-05-24
US20170141045A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
KR102470354B1 (ko) 전자 소자 모듈
KR100824562B1 (ko) 오버몰드 패키지 및 그 제조 방법
KR101288284B1 (ko) 반도체 패키지 제조 방법
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
KR101762627B1 (ko) 반도체 패키지 및 그 제조 방법
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
US20100109132A1 (en) Chip package and manufacturing method thereof
KR101250737B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20120045893A (ko) 반도체 패키지 모듈
KR102520212B1 (ko) 전자 소자 모듈 및 그 제조 방법
US9209053B2 (en) Manufacturing method of a conductive shield layer in semiconductor device
US11382207B2 (en) Electronic device module and method of manufacturing electronic device module
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
US9412703B1 (en) Chip package structure having a shielded molding compound
KR20130042171A (ko) 반도체 패키지 및 그의 제조 방법
US11252812B2 (en) Electronic device module
KR101141443B1 (ko) 반도체 패키지의 제조 방법
KR101994714B1 (ko) 고주파 모듈
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
US20180240738A1 (en) Electronic package and fabrication method thereof
US20120250267A1 (en) Radio frequency communication module
KR102505198B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20130048991A (ko) 반도체 패키지 및 그 제조 방법
KR20200090718A (ko) 전자 소자 모듈
KR101350610B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right