JP2008288610A - 回路モジュールの製造方法 - Google Patents
回路モジュールの製造方法 Download PDFInfo
- Publication number
- JP2008288610A JP2008288610A JP2008186084A JP2008186084A JP2008288610A JP 2008288610 A JP2008288610 A JP 2008288610A JP 2008186084 A JP2008186084 A JP 2008186084A JP 2008186084 A JP2008186084 A JP 2008186084A JP 2008288610 A JP2008288610 A JP 2008288610A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- resin layer
- circuit module
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
【課題】実装する要素部品に対するシールド性を有すると共に小型化と低コスト化を図ることができる回路モジュールの製造方法を提供する。
【解決手段】要素部品を実装した集合基板の上面側に封止樹脂層14を形成する封止樹脂層形成の後に、集合基板の上面方向から封止樹脂層を分離ラインに沿って封止樹脂層から集合基板に至る溝20をハーフカットすることにより形成する。溝を埋設するように導電性樹脂19を流し込んで封止樹脂層14の上にシールド層19を形成し、ハーフカットのカット幅よりも狭いカット幅で分離ラインに沿って切断して切断基板と当該シールド層の端面を同一の切断平面状に位置させる。導電性樹脂が封止樹脂層の側面及び集合基板のハーフカット面を被覆するので、高いシールド効果が得られる。分離ラインに沿った一括カットを採用したので、分離作業が簡単な分だけ低コストを図ることができる。
【選択図】図9
【解決手段】要素部品を実装した集合基板の上面側に封止樹脂層14を形成する封止樹脂層形成の後に、集合基板の上面方向から封止樹脂層を分離ラインに沿って封止樹脂層から集合基板に至る溝20をハーフカットすることにより形成する。溝を埋設するように導電性樹脂19を流し込んで封止樹脂層14の上にシールド層19を形成し、ハーフカットのカット幅よりも狭いカット幅で分離ラインに沿って切断して切断基板と当該シールド層の端面を同一の切断平面状に位置させる。導電性樹脂が封止樹脂層の側面及び集合基板のハーフカット面を被覆するので、高いシールド効果が得られる。分離ラインに沿った一括カットを採用したので、分離作業が簡単な分だけ低コストを図ることができる。
【選択図】図9
Description
本発明は、電子部品の回路モジュールの製造方法に関する。
従来、基板上に複数の要素部品を搭載してなる小型の電子部品が急速に普及してきた。この種の電子部品には、ICやハイブリットモジュール等のように封止或いはモールドされたもの又は金属製キヤップで部品を覆ったもの、金属製キヤップに収納されたものが存在する(図12参照)。
この金属製キャップに収納されたモジュールタイプの回路モジュール10'の製造においては、個々の回路モジュール毎に基板を作成し、この基板上に要素部品を実装した後に、樹脂を用いた封止又はモールドした後、金属製キャップの装着を行っている。このため、基板表面に金属ケース装着のためのハンダ付けランドが必要になり、回路モジュールの小型化には支障があった。また、金属ケースを装着せずに、モールド樹脂にてモールドする場合には、シールド効果をもたせることが必要であり、隣接する回路からの電磁波等によりモジュールの特性が損なわれないようにシールド対策は必要不可欠である。このため、近年、基板上に実装した電子部品に対するシールド効果をもたせるため、回路基板の電子部品を導電性樹脂で被覆封止するようにした回路モジュールが提案されている(例えば、特許文献1参照)。
この特許文献1に記載された発明は、複数の端子を有する配線パターンを備えた回路基板と、その上に固定される複数の半導体集積回路チップと、これら半導体集積回路チップと接続端子との間を電気的に接続するボンディングワイヤとを具備する混成集積回路において、各半導体集積回路チップとそれに接続されるボンディングワイヤ及び接続端子とを絶縁性封止層で覆うと共に、これら複数の半導体集積回路チップの内少なくとも一つの半導体集積回路チップについては前記絶縁性封止層を更に導電性封止層で被覆し、該導電性封止層を回路基板の接地導体に接続するようにした混成集積回路である。この発明は、回路基板上に搭載される複数の半導体集積回路チップのノイズや静電誘導を防止してシールド効果をもたせることができるものである。このような回路モジュールにおいても、更なる小型化と低コストでの生産を可能にすることが近年益々大きな問題となっている。
本発明の目的は、上記従来の問題に鑑み、金属ケースを使用しないで、実装する要素部品に対するシールド性を有すると共にモジュールの小型化と低コスト化を図ることができる回路モジュールの製造方法を提供することにある。
請求項1では、複数の基板がマトリクス状に連設された集合基板を形成する集合基板製造工程と、当該集合基板上面に要素部品を実装する要素部品実装工程と、要素部品を実装した集合基板の上面側に封止樹脂層を形成する封止樹脂層形成工程と、当該集合基板の上面方向から当該封止樹脂層を分離ラインに沿って当該封止樹脂層から当該集合基板に至る溝をハーフカットすることにより形成するハーフカット工程と、当該溝を埋設するように導電性樹脂を流し込んで当該封止樹脂層の上にシールド層を形成するシールド層形成工程と、当該ハーフカットのカット幅よりも狭いカット幅で分離ラインに沿って切断して切断基板と当該シールド層の端面を同一の切断平面状に位置させる分離工程と、からなる回路モジュールの製造方法を提案する。
該モジュールの製造方法によれば、1層目の封止樹脂層から当該集合基板に至る溝を該ハーフカットにより形成し、分離工程において、該ハーフカットの溝幅よりも幅狭に切断すると、該シールド層が、該封止樹脂層の上面とともに側面を、さらに、該ハーフカットにより形成した基板のハーフカット面を、それぞれ包み込むように被覆する回路モジュールが得られる。このとき、該回路モジュールの該基板外周端面と該シールド層の外周端面が連続した同一平面を形成する。封止樹脂層断面とハーフカット面とが連続面であって、これらを包み込むように被覆するシールド層のシールド効果は、高精度で確実なものとなる。このため、外部からの電磁界や静電の影響を有効に阻止することができる。これと共に、基板の外周端面とシールド層の外周端面とが連続した同一平面であるから製造時の切断工程において個別の切断ではなく一括の切断ができるので従来の回路モジュールよりも一層の小型化と低コスト化を図ることができる。
本発明の回路モジュール及びその製造法の実施形態について説明する。実施形態のうち、第1乃至4の実施形態が回路モジュールについての実施形態であり、第5乃至8の実施形態が回路モジュールの製造方法についての実施形態である。その中で、第3及び第7の実施形態が、本発明に直接係るものであって、上記2つの実施形態以外の実施形態は、本発明を理解する上で参考となる実施形態である。
(本発明の第1の実施形態)
図1は、本発明の第1の実施形態は、回路モジュールについて説明する図である。本発明の第1の実施形態における回路モジュール(半導体装置)10は、該図に示すように、例えば、セラミックやガラス・エポキシ樹脂等からなる回路基板11と、その表面に搭載される半導体素子、コンデンサ、抵抗等の要素部品12とを有する。
図1は、本発明の第1の実施形態は、回路モジュールについて説明する図である。本発明の第1の実施形態における回路モジュール(半導体装置)10は、該図に示すように、例えば、セラミックやガラス・エポキシ樹脂等からなる回路基板11と、その表面に搭載される半導体素子、コンデンサ、抵抗等の要素部品12とを有する。
回路モジュール10は、例えば、所定厚さ(例えば厚さ4mm)の直方体形状を成し、プリント配線が形成された回路基板11と、該回路基板11の部品実装面(一方の主面:上面)に実装された複数の要素部品12と、要素部品12を覆うように回路基板11の上面に形成された封止樹脂層を構成する第1樹脂層(封止樹脂層、第1樹脂モールド層)14と、該第1樹脂層14の表面に形成された静電や電磁界からの影響をシールド遮蔽する第2樹脂層(シールド層、第2樹脂モールド層)19とから構成されている。
回路基板11は、例えば上面が長方形を成す厚さ1mmのセラミック基板からなる。この回路基板11の表面には、要素部品12を搭載するための接合パッドを兼ねる信号パターン15aと、回路基板11上の一方の側部に接地用電極とが設けられている。基板11の信号パターン15aと各半導体チップ、コンデンサ、抵抗等の要素部品12の端子とは、ボンディングワイヤ13或いはハンダ13'等で接続されている。
そして、要素部品12を搭載する回路基板11の内部には、内層パターン16a,ホール16bが設けられており、また回路基板11の裏面には、中央に配置された接地用電極17aと、その周囲に配置されたI/O電極(信号電極)17bとが設けられており、基板11の端面にはハーフスルー18a,18bが設けられている。基板11の表面に設けた前記接地用電極15aと信号パターンと、基板11の裏面に設けた前記接地用電極17aとI/O電極17bとが、それぞれ前記内層パターン16a,ホール16b及びハーフスルー18a,18bを介して導電接続されている。
この回路基板11の表面には、要素部品12がハンダ若しくは導電性樹脂接着剤により接合されている。要素部品12としては、例えば半導体素子、コンデンサ、抵抗等の2極端子を有する部品であり、図1に示すように、それぞれの要素部品12は、ボンディングワイヤ13,13又はハンダ13'等により基板の信号パターンと電気的に接続されている。接地用電極17aは、電源の供給等のために設けた回路基板11の裏面中央部に形成されており、I/O電極(信号電極)17bが同様に接地用電極17aの周囲に配置されている。
この回路基板11の上面に搭載した要素部品12の上部を覆って第1樹脂層14が形成されており、この第1樹脂モールド層14は、要素部品12を封止して絶縁層(封止樹脂層、第1樹脂層)を形成するもので、回路基板11の側部に配設した前記接地用電極の上面部分を避けるようにして、モールド被覆されている。この第1樹脂層14の上に、更に第2樹脂層19が形成されている。この第2樹脂層19は、外部からの静電や電界等の影響から要素部品12を保護するためのシールドであって、導電性の樹脂により形成されている。このため、第1樹脂層14で封止された要素部品12の端子は、図示しないスルーホール等を介して回路基板11裏面のI/O電極に接続されている。また第2樹脂層19は、導電性樹脂であるので、前記接地用電極に対する導電接続を介して基板11裏面の前記接地用電極とも導電接続されるように構成されており、第2樹脂層19に対する外乱ノイズは該接地用電極から図示しないマザーボードへと回避されるので、これにより、実装された要素部品12や内部配線に対するシールド性が確保される。この第2樹脂層19は、導電性樹脂でのモールド形成により上面が平坦面に形成されており、回路モジュール10の吸着による取扱や操作が容易に行えるように形成されている。
この第1樹脂層14は、前記回路基板11上の要素部品12に対して全面被覆するように形成されており、且つ該第1樹脂層14の前記一方の側部(図では左側)は第2樹脂層19と共に、製造工程における分離切断の際に、分離ラインにおいて基板11の一方の端面と共に面一となるように切断されてそれぞれの層の端面が露呈されるように配設された構造となっている。
また、この第1樹脂層14の他方の端部(図では右側)は前記接地用電極よりも内側に形成され、その側部は第2樹脂層19の側部により完全に被覆されている。第1樹脂層14の前記他方の側部を被覆する第2樹脂層19の端面と接地用電極の端面とは、その側部が製造工程における分離切断の際に、分離ラインにおいて基板11の前記他方の端面と面一となるように切断されて露呈されるように配設された構造となっている。
本発明の第1実施形態による回路モジュールの構造は、基板の表面に搭載した要素部品をモールドするモールド樹脂を第1樹脂層と第2樹脂層とで2層化し、1層目の第1樹脂層で搭載した要素部品を確実に絶縁し、2層目の第2樹脂層に導電性の樹脂を使用することにより、前記接地用電極と基板内部に形成された内層パターンを介してシールド性を有する第2樹脂層をグランド電位へ接続するようにしたリードレス型の回路モジュールの構造としたので、搭載した要素部品と内層パターンとに対する高精度で確実な絶縁性とシールド効果とをもたせることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュール(モジュール)よりも一層の小型化を図ることができると共に、高密度実装が容易となる。
(本発明の第2の実施形態)
次に、本発明の回路モジュールの第2の実施形態について、図2に基づいて説明する。第2実施形態と第1の実施形態との回路モジュール10の相違は、第2実施形態の回路モジュールの構成では、第1実施形態の基板11上に配置した接地用電極が設けられておらず、回路基板11の上部端面に接地用電極15aが臨むように構成されていること、回路用基板11と第1樹脂層14との端面が面一の同じ幅に形成され、シールドを形成する第2樹脂層19が、その第1樹脂層14の表面全体を覆うとともに、回路用基板11の上部端面と第1樹脂層14の端面全部を被覆するように第2樹脂層19の端部が形成されていることである。この第2樹脂層19は、例えばディップ等の方法で形成するとよい。
次に、本発明の回路モジュールの第2の実施形態について、図2に基づいて説明する。第2実施形態と第1の実施形態との回路モジュール10の相違は、第2実施形態の回路モジュールの構成では、第1実施形態の基板11上に配置した接地用電極が設けられておらず、回路基板11の上部端面に接地用電極15aが臨むように構成されていること、回路用基板11と第1樹脂層14との端面が面一の同じ幅に形成され、シールドを形成する第2樹脂層19が、その第1樹脂層14の表面全体を覆うとともに、回路用基板11の上部端面と第1樹脂層14の端面全部を被覆するように第2樹脂層19の端部が形成されていることである。この第2樹脂層19は、例えばディップ等の方法で形成するとよい。
そして、該基板11端面と第2樹脂層19の端部との接触により、回路基板11の上部端面の接地用電極15aが裏面の前記接地用電極17bと前記内層パターンを介して導電接続されるように構成されている。また、回路基板11の第1樹脂層14で封止された要素部品12の信号側端子は、図示しないスルーホール等を介して該基板11裏面のI/O電極に接続されている。
本実施形態の回路モジュールによれば、基板の表面に搭載した要素部品をモールドするモールド樹脂を2層化し、1層目の第1樹脂層で基板に搭載した要素部品を完全被覆して絶縁封止し、2層目の第2樹脂層に導電性の樹脂を使用すると共に該導電性の樹脂を基板の基板上部端面に露呈する端面電極まで被覆するようにし、且つ導電性の樹脂とグランドとを内層パターンを介して導通接続させるようにしたリードレス型の回路モジュールの構造としたので、搭載した要素部品及び内層パターンに対する高精度で確実なシールド効果とをもたせることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュール(モジュール)よりも一層の小型化を図ることができる作用を奏するものである。
(本発明の第3の実施形態)
次に、本発明の回路モジュールの第3の実施形態について、図3に基づいて説明する。第3実施形態と第2実施形態との回路モジュール10の相違は、第3実施形態の回路モジュールの構成では、接地用電極15aが形成される回路用基板11の上部端面と第1樹脂層14との端面が同一面(連続面)に形成され、且つ該両端面が基板11下部端面よりも内方の部品を実装した側に後退した位置に形成されており、この両端面がシールド層19で包み込むように被覆されているとともに、シールドを形成する該シールド層19の端面と該基板11の下部端面(外周端面)とが同一平面に露呈されるように形成されていることである。上記した回路基板11の上部端面は、後述する回路モジュールの製造方法が示すように、第1樹脂層14となる封止樹脂部の固体化後に、回路基板の集合である集合基板と封止樹脂部に溝をハーフカットにより形成する際に形成されるハーフカット面である。
次に、本発明の回路モジュールの第3の実施形態について、図3に基づいて説明する。第3実施形態と第2実施形態との回路モジュール10の相違は、第3実施形態の回路モジュールの構成では、接地用電極15aが形成される回路用基板11の上部端面と第1樹脂層14との端面が同一面(連続面)に形成され、且つ該両端面が基板11下部端面よりも内方の部品を実装した側に後退した位置に形成されており、この両端面がシールド層19で包み込むように被覆されているとともに、シールドを形成する該シールド層19の端面と該基板11の下部端面(外周端面)とが同一平面に露呈されるように形成されていることである。上記した回路基板11の上部端面は、後述する回路モジュールの製造方法が示すように、第1樹脂層14となる封止樹脂部の固体化後に、回路基板の集合である集合基板と封止樹脂部に溝をハーフカットにより形成する際に形成されるハーフカット面である。
この第3実施形態による回路モジュール10の構造によれば、基板11の表面に搭載した要素部品12をモールドするモールド樹脂を2層化し、1層目の第1樹脂層14で基板に搭載した要素部品12を完全被覆して絶縁封止し、2層目のシールド層19に導電性の樹脂を使用すると共に該導電性の樹脂を基板11の基板上部端面(すなわち、ハーフカット面)の接地用電極15aまで包み込むように被覆させ、且つシールド層19の導電性の樹脂とグランドとを内層パターンを介して導通接続させるようにしたリードレス型の回路モジュールの構造としたので、搭載した要素部品12及び内層パターンに対しては、回路用基板11とシールド層19とで完全に被覆するので、高精度で確実なシールド効果とをもたせることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュール(モジュール)よりも一層の小型化を図ることができる。また、この構成により、外部からの衝撃等からも確実に保護される耐衝撃性が得られるなど、保証性の高い回路モジュールの構造と成すことができるものである。
(本発明の第4の実施形態)
次に、本発明の回路モジュールの第4の実施形態について、図4に基づいて説明する。第4実施形態と第3実施形態との回路モジュール10の相違は、第4実施形態の回路モジュールの構成では、回路用基板11上の境界部端面にシールド層19との導通確保用のチップ状金属(導通部材)22を露呈して配設し、このチップ状金属22とシールド層19とを導通させるようにしたことである。この実施形態では、回路用基板11の端面とシールド層19との端面が同一平面となるように形成され、第1樹脂層14の端面は、基板11端面よりも内方の部品を実装した側に後退しており、且つ少なくともチップ状金属22上面の一部を被覆する位置に形成したから、この第1樹脂層14の端面がシールド層19で被覆されているとともに、シールド層19とチップ状金属22とが接触して導通が確保されており、シールドを形成する該シールド層19の端面と該基板11端面とが同一平面に露呈されるように形成されていることである。
次に、本発明の回路モジュールの第4の実施形態について、図4に基づいて説明する。第4実施形態と第3実施形態との回路モジュール10の相違は、第4実施形態の回路モジュールの構成では、回路用基板11上の境界部端面にシールド層19との導通確保用のチップ状金属(導通部材)22を露呈して配設し、このチップ状金属22とシールド層19とを導通させるようにしたことである。この実施形態では、回路用基板11の端面とシールド層19との端面が同一平面となるように形成され、第1樹脂層14の端面は、基板11端面よりも内方の部品を実装した側に後退しており、且つ少なくともチップ状金属22上面の一部を被覆する位置に形成したから、この第1樹脂層14の端面がシールド層19で被覆されているとともに、シールド層19とチップ状金属22とが接触して導通が確保されており、シールドを形成する該シールド層19の端面と該基板11端面とが同一平面に露呈されるように形成されていることである。
この第4実施形態による回路モジュール10の構造によれば、基板11の表面に搭載した要素部品12をモールドするモールド樹脂を2層化し、1層目の第1樹脂層14で基板に搭載した要素部品12を完全被覆して絶縁封止し、基板11上の境界部に配置したチップ状金属22と2層目のシールド層19とを内層パターン16a,16bを介して導通接続させるようにしたリードレス型の回路モジュールの構造としたので、搭載した要素部品12及び内層パターンに対しては、回路用基板11とシールド層19とで完全に被覆するので、高精度で確実なシールド効果とをもたせることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュール(モジュール)よりも一層の小型化を図ることができる。また、この構成により、外部からの衝撃等からも確実に保護される耐衝撃性が得られるなど、保証性の高い回路モジュールと成すことができるものである。
(回路モジュールの製造方法)
次に、本発明の回路モジュールの製造方法について説明する。
次に、本発明の回路モジュールの製造方法について説明する。
(本発明の第5の実施形態)
図5に基づいて、本発明の第5の実施形態である回路モジュールの製造方法を説明する。
図5に基づいて、本発明の第5の実施形態である回路モジュールの製造方法を説明する。
図5は、本発明の第1実施形態の回路モジュールに対応する製造方法を示している。上述した回路モジュール10の製造方法を図5に示す工程説明図を参照して説明する。製造方法は、大略して以下の工程から成っている。
まず、複数の回路モジュール10の回路基板11がマトリクス状に連設された集合基板21を形成する(集合基板製造工程)。そして、この集合基板21の上面に要素部品12を実装する(回路モジュール実装工程)。次いで、要素部品12を実装した集合基板21の上面側にモールドにより封止樹脂層(第1の樹脂モールド層)14を形成する(封止樹脂層形成工程)。この後、該集合基板21と封止樹脂層14の上にモールドにより導電性樹脂から成るシールド層(第2の樹脂モールド層)19を形成する(シールド層形成工程)。最後に、このシールド層19を形成した集合基板21を個々のモジュールに分離切断する(分離工程)から成っている。
上記工程の集合基板製造工程においては、要素基板の表層パターン16a又はビアホール16bを形成した複数の配線板を積層して、内部に内層パターンを形成するとともに、裏面には、I/O電極(信号電極)17aと接地用電極17bとを形成して、表面側の信号パターンと裏面側のI/O電極と、表面側の接地用電極と裏面側の接地用電極とを導通接続させた集合基板21を用意する。ここでは16個の基板11を4×4のマトリクス状に配置した集合基板21を形成した。
この工程の後、集合基板21の上面に、接地用電極を除く要素部品12を覆うようにバッキング剤をコーティングするバッキング工程を置いてもよい。この場合、バッキングは絶縁、防水、保護を目的としてコーティングするものであり、バッキング剤としては、例えばアクリル系、ウレタン系、シリコーン系、フッ素系、ゴム系、ビニール系、ポリエステル系、フェノール系、エポキシ系、ワックス系等の塗料材料を使用することができる。
封止樹脂層形成工程では、トランスファモールド法、ポッティング法或いは、真空印刷法等のモールド法を採用することができる。
本実施形態の方法では、トランスファモールド法の1つであるFAME(Film Assist Molding Equipment)法を用いて集合基板21の上面側に封止樹脂層14を形成した。FAME法による封止樹脂層14の形成は、フィルムを使用した樹脂成形方法であり、図6に示すように、集合基板21が水平状態で嵌入することが可能な基台31に集合基板21を装着し、5torrの真空にして脱泡を行う(準備工程)。次いで、集合基板21の上面側に前述した樹脂を供給する。この状態では集合基板21上の要素部品12の周囲には気泡状の空間が形成されていることが多い。
次いで、集合基板21の上面側をフィルム30で覆い、上金型33の吸着穴34からの吸引によりフィルム30を吸着して、前述した樹脂32を供給して硬化させる(FAME工程)。樹脂32を硬化させてから、基台31から集合基板21を取り外して、封止樹脂層形成工程を終了する。
次に、第2の樹脂モールド層19を形成するシールド層形成工程では、上記封止樹脂層形成工程と同様のやり方で、第2の樹脂モールド層19を形成する。
第2の樹脂モールド層19を形成する材料としては、導電性を有する材料であればよく、金属板や金属膜などの材料の他に金属フィラーを含む樹脂等導電性を有する材料を型に流し込んで形成するか、又は金属性メッキを用いて形成することができる。
そして、最後の分離工程では、上記シールド層を形成した集合基板21を個々のモジュールに分離切断する。
この場合、モジュールの一方の切断面は、基板11と、封止樹脂層14と、シールド層19の各端面が同一平面に露呈するように分離ラインに沿って切断され、他方の切断面は、基板11上に形成した接地用電極の端部が、基板11とシールド層19との端面と同一面上に露呈するように分離ラインに沿って切断されるものである。このため、基板11上の接地用電極と2層目のシールド層19との導通が確実に確保でき、裏面側の接地用電極への接続が十分に保証される。
集合基板21の切断には、ダイシング装置やレーザ装置、ウオ−ター装置或いはワイヤー装置等が用いられる。これにより、個々の基板11間の境界線の分離ラインに沿ってマトリクス状に切断することにより回路モジュール10の本体が得られる。
(本発明の第6の実施形態)
次に、本発明の第6の実施形態である回路モジュールの製造方法について説明する。
次に、本発明の第6の実施形態である回路モジュールの製造方法について説明する。
図7は、本発明の第6実施形態の回路モジュールに対応する製造方法を示している。本実施形態と第5実施形態との相違は、集合基板21の形成工程では、基板11上の接地用電極の配設に代えて、個々の基板11の境界部に跨り、分離切断後にその切断面に接地用電極が露呈されるように基板21内に内層パターンを形成した集合基板21を用意すること、封止樹脂層14の形成工程では、封止樹脂層は基板上面と要素部品表面とを完全に被覆すること、シールド層19の形成工程と分離切断工程との順序を入れ替え、封止樹脂層形成工程後に分離切断工程を先に実施し、そして最後にシールド層19を形成するようにしたことである。
回路モジュール実装工程までは第5実施形態と同じであるから省略し、封止樹脂層形成工程以下について、図7に基づいて説明する。
封止樹脂層形成工程では、モールドにより成形するが、その方法としては、トランスファモールド法、真空印刷法或いはポッティング法などが使用できる。前記第5実施形態と同じトランスファモールド法によってもよいが、ここでは、真空印刷法により説明する。
真空印刷法による樹脂層の形成は、図8に示すように、集合基板21が水平状態で篏入する可能な基台31上に集合基板21を装着し、5torrの真空にして脱泡を行う(準備工程)。次いで、集合基板21の上面側に前述した樹脂を印刷32して樹脂を供給する(第1回目の印刷工程)。この状態では、集合基板21上の要素部品12の周囲には気泡状の空間が形成されていることが多い。
この後、真空度を例えば、150torr程度まで上げて差圧を発生させ、前記回路モジュール21の周囲空間に樹脂を充填させる(樹脂充填工程)。これにより、樹脂32の表面には陥没が生じるので、この陥没内に樹脂32を充填するために、真空度を解除した非真空状態で再度樹脂32を印刷する(第2回目印刷工程)。
次いで、樹脂層14を硬化させてから基台31から集合基板21を取り外して、封止樹脂形成工程を終了する。
次に、封止樹脂層14を形成した集合基板21をダイシング装置等を用いて個片に分離切断する。このとき、個々の基板11間の境界線ラインに沿ってマトリクス状に切断することにより電子装置10の中間体が得られる。この切断により、封止樹脂層14と基板11との端面は同一平面内に形成される。
最後に、切断して得られた電子装置10の中間体にシールド層19を被覆して形成する。この被覆形成法としては、ディップ法等のコーティング法を利用する。本実施形態では、電子装置10の中間体をディップ液に浸漬し、塗布量を調節しながら所定速度で引き上げることにより、シールド層19をコーティング形成した。
このシールド層19は、基板11内部の内層パターンが端面に露呈した部分と導通が確保できる範囲で基板11の上部端面を被覆するように形成するものである。したがって、基板11端面に露呈した接地用電極とシールド層19との導通が確実に確保できるので、裏面側の接地用電極への接続が十分に保証される。
シールド層19を形成する材料としては、第5実施形態と同様に、導電性を有する材料であればよく、金属板や金属膜などの材料の他に金属フィラーを含む樹脂等導電性を有する材料を型に流し込んで形成するか、又は金属性メッキを用いて形成することができる。
(第7の実施形態)
次に、本発明の第7の実施形態である回路モジュールの製造方法について説明する。
次に、本発明の第7の実施形態である回路モジュールの製造方法について説明する。
図9および10は、本発明の第7実施形態の回路モジュールに対応する製造方法を示している。本第7実施形態と第6実施形態との相違は、封止樹脂層14の形成工程の後、つまり、封止樹脂層14を基板11の上面と部品表面とを完全に被覆して硬化させた後でのシールド層19の形成工程の前に、ダイサー等で個片化する分離ラインに沿って封止樹脂層から基板11至る溝20を形成するハーフカット工程を入れること、そして最後の分離切断工程において前記ハーフカット幅よりも狭い幅のダイサー等で切断することにより、回路モジュール10の端面にシールド層19の端面と基板11の端面と同一面内に露呈するように形成することである。
次いで、封止樹脂層形成工程では、モールドにより封止樹脂層を成形するが、その方法としては、トランスファモールド法、真空印刷法或いはポッティング法などが使用できる。前記第6実施形態と同じトランスファモールド法によって実施するので詳細な説明は省略する。
次いで、溝20を切削した後、再び封止樹脂層14の上面にシールド層19を形成する(シールド層形成工程)。このシールド層19を形成する材料としては、導電性を有する材料であればよく、金属板や金属膜などの材料の他に金属フィラーを含む樹脂等導電性を有する材料を型に流し込んで形成することができる。
このようにダイシング装置を用いて前記溝20の幅よりも狭いブレード26で切断すると、切断後においてはシールド層19が側面に露呈して封止樹脂層13を完全に包み込むように被覆した構造に形成できる。そして、これにより得られた回路モジュール10は、ダイサーによるハーフカットで基板11端面に露呈した接地用電極とのシールド層19との導通を確実に確保することができるものである。
また、本実施形態では電子装置10の機能を特に限定していないが、本発明は種々の電子装置に適用可能である。例えば、高周波パワーアンプ、電子ボリューム、DC/DCコンバータ、FETスイッチ、小電力テレメータ、キーレス送信機、インバータ、等の電子装置に適用可能である。
(第8の実施形態)
次に、本発明の第8の実施形態である回路モジュールの製造方法について説明する。
次に、本発明の第8の実施形態である回路モジュールの製造方法について説明する。
図11は、本発明の第8実施形態の回路モジュールに対応する製造方法を示している。本第8実施形態と第7実施形態との相違は、集合基板形成工程では、集合基板21上の個々の基板11の境界部に跨ってチップ状金属(導通部材)22を配設し、1層目の封止樹脂層14を形成し固体化した後のシールド層形成工程では、該封止樹脂層14上面からダイサー等により少なくとも該チップ状金属22上面まで切削溝を形成するハーフカット工程を置き、その後のシールド層形成工程で実装した要素部品12、チップ状金属22、及び封止樹脂層14上を導電性の樹脂で被覆してシールド層19を形成し、最後の分離切断工程において前記ハーフカット幅よりも狭い幅のダイサー等で分離切断することにより、回路モジュール10の端面にシールド層19の端面と基板11の端面と同一平面内に露呈するように形成することである。
次いで、封止樹脂層形成工程では、前記第7実施形態と同様にトランスファモールド法によって実施したので詳細な説明は省略する。
次いで、溝20を切削した後、再び封止樹脂層14の上面にシールド層19を形成する(シールド層形成工程)。このシールド層19を形成する材料としては、前記第7実施形態と同様に導電性を有する材料であればよい。
上記溝切削工程から分離工程までは、第7実施形態の工程と同様な手段を使用したので、詳しい説明は省略する。
なお、本発明の実施の態様は、上記に限定されるものではなく、例えば次のように変更してもよい。
基板と、該基板上に実装された要素部品と、該要素部品の周囲所定空間を充填するように前記基板の主面に形成された絶縁性を有する第1樹脂層と、前記第1樹脂層の表面に形成された導電性を有する第2樹脂層とから成り、前記基板に形成された導体パターンのうち、少なくとも該基板表面に形成された接地用電極は該基板裏面に形成された接地用電極に基板の内層パターンを介して接続されており、前記第1樹脂層は前記基板の主面に所定厚さに形成された直方体形状を成し、前記第2樹脂層の少なくとも1つの側面は前記接地用電極に接触してその上部を被覆した回路モジュール。
該回路モジュールによれば、基板の表面に搭載した要素部品をモールドするモールド樹脂を第1樹脂層と第2樹脂層とで2層化し、1層目の第1樹脂層で搭載した要素部品を確実に絶縁し、2層目の第2樹脂層に導電性の樹脂を使用することにより、前記接地用電極と基板内部に形成された内層パターンを介してシールド性を有する第2樹脂層をグランド電位へ接続するようにしたリードレス型の回路モジュールとしたので、搭載した要素部品と内層パターンとに対する高精度で確実な絶縁性とシールド効果とをもたせることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュールよりも一層の小型化を図ることができる作用を奏するものである。
上記回路モジュールにおいて、前記第2樹脂層の少なくとも1つの側面の端面と前記基板の端面とは同一平面内に露呈し、前記第2樹脂層の他の側面の端面は前記第1樹脂層の側面の端面及び前記基板の端面と共に同一平面内に露呈するようにした回路モジュール。
該回路モジュールによれば、基板の表面に搭載した要素部品をモールドするモールド樹脂を第1樹脂層と第2樹脂層とで2層化し、1層目の第1樹脂層で搭載した要素部品を確実に絶縁し、2層目の第2樹脂層に導電性の樹脂を使用することにより、前記接地用電極と基板内部に形成された内層パターンを介してシールド性を有する第2樹脂層をグランド電位へ接続するようにし、かつ、回路モジュールの側面を基板と各樹脂層とで面一に形成したリードレス型の回路モジュールの構造としたので、搭載した要素部品と内層パターンとに対する高精度で確実な絶縁性とシールド効果とをもたせることができ、外部からの電磁界や静電の影響を有効に阻止することができると共に、高密度実装を可能とすることにより、従来の回路モジュールよりも一層の小型化を図ることができる作用を奏する。
基板と、該基板上に実装された要素部品と、該要素部品の周囲所定空間を充填するように前記基板の主面に形成された絶縁性を有する第1樹脂層と、前記第1樹脂層の表面に形成された導電性を有する第2樹脂層とから成り、前記基板に形成された導体パターンのうち、少なくとも基板周囲の端面に露呈する端面電極は内層パターンを介して該基板裏面に形成された接地用電極に接続されており、前記第1樹脂層は前記要素部品を被覆し、前記第2樹脂層は該第1樹脂層を全面被覆し、且つその端面は少なくとも前記基板端面に露呈する端面電極を含む基板上部端面を被覆するように形成されている回路モジュール。
該回路モジュールによれば、基板の表面に搭載した要素部品をモールドするモールド樹脂を2層化し、1層目の第1樹脂層で基板に搭載した要素部品を完全被覆して絶縁封止し、2層目の第2樹脂層に導電性の樹脂を使用すると共に該導電性の樹脂を基板の基板上部端面に露呈する端面電極まで被覆するようにし、且つ導電性の樹脂とグランドとを内層パターンを介して導通接続させるようにしたリードレス型の回路モジュールの構造としたので、搭載した要素部品及び内層パターンに対する高精度で確実なシールド効果とをもたせることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、高密度実装が可能で従来の回路モジュールよりも一層の小型化を図ることができる作用を奏するものである。
基板と、該基板上に実装された要素部品と、該要素部品の周囲所定空間を充填するように前記基板の主面に形成された絶縁性を有する第1樹脂層と、前記第1樹脂層の表面に形成された導電性を有する第2樹脂層とから成り、前記第1樹脂層は前記要素部品を実装した基板の全上面を被覆し、前記要素部品の少なくとも1つは導通部材として、その端面が露呈するように配設され、かつ該導通部材は基板裏面の接地用電極に接続される内層パターンの少なくとも1つに接続されており、前記第2樹脂層の端面と前記導通部材の端面と前記基板端面とが同一平面に露呈するように形成されている回路モジュール。
該回路モジュールによれば、基板の表面に搭載した要素部品をモールドするモールド樹脂を2層化し、1層目の第1樹脂層で基板に搭載した要素部品を完全被覆して絶縁封止し、2層目の第2樹脂層に導電性の樹脂を使用すると共に該導電性の樹脂を基板上の導通部材を被覆するように成し、且つ該第2樹脂層と接地用電極とを導通部材と内層パターンとを介して導通接続させるようにしたリードレス型の回路モジュールとしたので、搭載した要素部品及び内層パターンに対しては、基板と第2樹脂層とで完全に被覆するので、高精度で確実なシールド効果と高密度実装とを可能にすることができるため、外部からの電磁界や静電の影響を有効に阻止することができると共に、従来の回路モジュールよりも一層の小型化を図ることができる作用を奏するものである。
集合基板を形成する工程と、前記集合基板に要素部品を実装する工程と、前記要素部品が実装された集合基板上に封止樹脂部を形成する工程と、前記封止樹脂部が形成された集合基板を個々の基板に分離する工程とを有し、最後に、分離後の基板と前記封止樹脂部の表層にシールド層を形成する工程とから成る回路モジュールの製造方法において、前記集合基板の形成工程では、要素基板の表層パターン又はビアホールを形成した複数の配線板を積層して内部に内層パターンを形成し、前記内層パターンの少なくとも1つは分離切断において切断面に露呈して接地用電極となるように形成し、表面側には要素部品と接続する信号パターンを形成すると共に、裏面側には信号電極(I/O電極)と接地用電極とを形成して、基板の表面側の信号パターンは裏面側の信号電極と、前記接地用電極は裏面側の接地用電極とにそれぞれ導通接続させて分離後に個片化される基板をマトリクス状に配置した集合基板を形成し、前記集合基板の分離工程では、基板と前記封止樹脂部との端面が同一平面を形成するように分離ラインに沿って切断し、前記シールド層の形成工程では、分離した基板上部端面及び前記封止樹脂部表面を導電性の樹脂にて被覆してシールド層を形成し、かつ該シールド層は少なくとも前記基板端面に露呈する接地用電極を被覆するようにした回路モジュールの製造方法。
この回路モジュールの製造方法によれば、基板の表面に搭載した要素部品をモールドするモールド樹脂を2層化し、1層目の封止樹脂層で基板に搭載した要素部品を完全被覆して絶縁封止し、2層目のシールド層に導電性の樹脂を使用すると共に該導電性の樹脂を基板の基板上部端面に露呈する端面電極まで被覆するようにし、且つ導電性の樹脂からなるシールド層と接地用電極とを内層パターンを介して導通接続させるようにしてシールド性を確保したリードレス型の回路モジュールが得られるようにしたので、搭載した要素部品及び内層パターンに対する高精度で確実なシールド効果と共に、外部からの電磁界や静電の影響を有効に阻止することができる製造方法が提供でき、これにより、従来の回路モジュールよりも一層の小型化を図ることも可能となる。
集合基板を形成する工程と、前記集合基板に要素部品を実装する工程と、前記要素部品が実装された集合基板上に封止樹脂部を形成する工程と、前記集合基板及び封止樹脂部の表層にシールド層を形成する工程と、前記封止樹脂部及びシールド層が形成された集合基板を個々の基板に分離する工程とから成る回路モジュールの製造方法において、前記集合基板の形成工程では、要素基板の表層パターン又はビアホールを形成した複数の配線板を積層して内部に内層パターンを形成し、前記内層パターンの少なくとも1つは分離切断において切断面に露呈して接地用電極となるように形成し、表面側には要素部品と接続する信号パターンを形成すると共に、裏面側には信号電極(I/O電極)と接地用電極とを形成して、基板の表面側の信号パターンは裏面側の信号電極と、前記基板切断面の接地用電極は裏面側の接地用電極とにそれぞれ導通接続させて分離後に個片化される基板をマトリクス状に配置した集合基板を形成し、前記封止樹脂部の形成工程では、前記封止樹脂部を形成して固体化した後に、分離工程での切断位置に少なくとも前記基板切断面の接地用電極となる導電パターンに達する溝をハーフカットにより形成し、前記集合基板及び封止樹脂部に溝を形成する工程の後で、前記シールド層を形成する工程では、前記溝を埋設するように導電性の樹脂を流し込んでシールド層を形成し、しかる後、前記集合基板の分離工程では、基板下端面と前記シールド層の端面とが同一平面を形成するように前記ハーフカットの幅よりも幅狭な分離手段により前記溝を両断するように切断し、かつ該シールド層は少なくとも前記基板切断面に露呈する接地用電極を被覆するようにして個片化する回路モジュールの製造方法。
該回路モジュールの製造方法によれば、1層目の封止樹脂部に前記ハーフカットで形成した溝を、分離工程において、該ハーフカットの溝幅よりも幅狭に切断すると、切断後においてはシールド層が回路モジュールの端面に露呈して封止樹脂部及び基板端面の電極部を完全に包み込むようにして被覆した構造に形成できる。そして、これにより得られた回路モジュールは、ハーフカットで基板端面に露呈した電極と2層目のシールド層との導通を確実に確保することができ、簡単な工程により効率よく側面部のシールド構造を形成することができるとともに、裏面側の接地用電極への接続が十分に保証される。また、複数の基板がマトリクス状に連設された集合基板を用いているので、従来例のような基板材料の無駄を大幅に低減することができる。さらに、シールド層の表面を平滑に形成できるので自動装着機による吸着が容易であり、高密度実装も容易に可能となる。
集合基板を形成する工程と、前記集合基板に要素部品を実装する工程と、前記要素部品が実装された集合基板上に封止樹脂部を形成する工程と、前記集合基板及び封止樹脂部の表層にシールド層を形成する工程と、前記封止樹脂部及びシールド層が形成された集合基板を個々の基板に分離する工程とから成る回路モジュールの製造方法において、前記集合基板の形成工程では、要素基板の表層パターン又はビアホールを形成した複数の配線板を積層して内部に内層パターンを形成し、前記内層パターンの少なくとも1つは基板表面に露呈して接地用電極となるように形成し、表面側には要素部品と接続する信号パターンを形成すると共に、裏面側には接地用電極と信号電極(I/O電極)とを形成して、基板の表面側の信号パターンは裏面側の信号電極と、前記基板表面の接地用電極は裏面側の接地用電極とにそれぞれ導通接続させて分離後に個片化される基板をマトリクス状に配置した集合基板を形成し、前記要素部品の実装工程では、分離ラインに跨って配設された該要素部品のうちの少なくとも1つの導通部材と前記基板表面の接地用電極とを接続させ、前記シールド層形成工程の前に、前記封止樹脂部の形成工程で前記封止樹脂部を形成して固体化した後、分離ラインに沿い少なくとも前記導通部材に達する溝をハーフカットにより形成する切削工程を置き、前記シールド層を形成する工程では、前記切削工程で形成した溝を埋設するように導電性の樹脂を流し込んでシールド層を形成し、しかる後、前記集合基板の分離工程では、前記ハーフカットの幅よりも幅狭な分離手段により前記溝を両断することにより、前記シールド層端面と前記導通部材端面と前記基板端面とが同一平面に露呈するように切断分離されて個片化される回路モジュールの製造方法。
この回路モジュールの製造方法によれば、1層目の封止樹脂部に前記ハーフカットにより導通部材にまで達するように形成した溝を、分離工程において、該ハーフカットの溝幅よりも幅狭に切断すると、切断後においてはシールド層と前記導通部材とで他の要素部品を完全に包み込むようにして被覆したシールド構造に形成できると共に、シールド層から前記導通部材と内層パターンとを介して裏面側の接地用電極への確実な導通が確保できる。そして、これにより得られた回路モジュールは、複数の基板がマトリクス状に連設された集合基板を用いているので、従来例のような基板材料の無駄を大幅に低減することができる。さらに、シールド層の表面を平滑に形成できるので自動装着機による吸着が容易であり、高密度実装も容易に可能となる。
10 回路モジュール
11 基板
12 要素部品
13 ボンディングワイヤ
14 第1樹脂層(封止樹脂層、第1樹脂モールド層)
15a 端子電極
16a,16b 内層パターン
17a 接地用電極
17b I/O電極
19 第2樹脂層(シールド層、第2樹脂モールド層)
19´ シールド層の側面
20 溝
21 集合基板
22 導通部品(チップ状金属)
25,26 ブレード
31 基台
32 樹脂
50 分離ライン
11 基板
12 要素部品
13 ボンディングワイヤ
14 第1樹脂層(封止樹脂層、第1樹脂モールド層)
15a 端子電極
16a,16b 内層パターン
17a 接地用電極
17b I/O電極
19 第2樹脂層(シールド層、第2樹脂モールド層)
19´ シールド層の側面
20 溝
21 集合基板
22 導通部品(チップ状金属)
25,26 ブレード
31 基台
32 樹脂
50 分離ライン
Claims (1)
- 複数の基板がマトリクス状に連設された集合基板を形成する集合基板製造工程と、
当該集合基板上面に要素部品を実装する要素部品実装工程と、
要素部品を実装した集合基板の上面側に封止樹脂層を形成する封止樹脂層形成工程と、
当該集合基板の上面方向から当該封止樹脂層を分離ラインに沿って当該封止樹脂層から当該集合基板に至る溝をハーフカットすることにより形成するハーフカット工程と、
当該溝を埋設するように導電性樹脂を流し込んで当該封止樹脂層の上にシールド層を形成するシールド層形成工程と、
当該ハーフカットのカット幅よりも狭いカット幅で分離ラインに沿って切断して切断基板と当該シールド層の端面を同一の切断平面状に位置させる分離工程と、からなる
ことを特徴とする回路モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008186084A JP2008288610A (ja) | 2008-07-17 | 2008-07-17 | 回路モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008186084A JP2008288610A (ja) | 2008-07-17 | 2008-07-17 | 回路モジュールの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002333079A Division JP4662324B2 (ja) | 2002-11-18 | 2002-11-18 | 回路モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008288610A true JP2008288610A (ja) | 2008-11-27 |
Family
ID=40147969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008186084A Pending JP2008288610A (ja) | 2008-07-17 | 2008-07-17 | 回路モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008288610A (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010192653A (ja) * | 2009-02-18 | 2010-09-02 | Panasonic Corp | 半導体装置 |
WO2010106599A1 (ja) | 2009-03-19 | 2010-09-23 | パナソニック株式会社 | 回路モジュール及び電子機器 |
JP2011222704A (ja) * | 2010-04-08 | 2011-11-04 | Murata Mfg Co Ltd | 回路モジュール |
EP2405731A2 (en) | 2010-07-08 | 2012-01-11 | Sony Corporation | Module and portable terminal |
JP2012064825A (ja) * | 2010-09-17 | 2012-03-29 | Nec Corp | 回路モジュール |
CN102548239A (zh) * | 2012-01-09 | 2012-07-04 | 华为终端有限公司 | 一种电路板的制作方法、电路板和电子设备 |
US8240035B2 (en) | 2008-08-19 | 2012-08-14 | Murata Manufacturing Co., Ltd. | Circuit module and manufacturing method for the same |
JP2012191033A (ja) * | 2011-03-11 | 2012-10-04 | Nec Corp | 回路モジュールの構造及びその製造方法 |
JP2012253190A (ja) * | 2011-06-02 | 2012-12-20 | Powertech Technology Inc | 半導体パッケージ及びその実装方法 |
CN103081578A (zh) * | 2010-10-26 | 2013-05-01 | 株式会社村田制作所 | 模块基板及模块基板的制造方法 |
JP2014017349A (ja) * | 2012-07-09 | 2014-01-30 | Fujitsu Semiconductor Ltd | 半導体装置、基板の製造方法およびシステム |
JP2014093520A (ja) * | 2012-11-02 | 2014-05-19 | Universal Global Scientific Industrial Co Ltd | 電子パッケージモジュール及びその製造方法 |
US8772088B2 (en) | 2011-02-09 | 2014-07-08 | Murata Manufacturing Co., Ltd. | Method of manufacturing high frequency module and high frequency module |
US8847371B2 (en) | 2012-02-08 | 2014-09-30 | Mitsumi Electric Co., Ltd. | Electronic component module including a lead frame and an insulating resin having a thickness less than or equal to a thickness of the lead frame and method for producing same |
JP2015043357A (ja) * | 2013-08-26 | 2015-03-05 | Tdk株式会社 | モジュール部品の製造方法 |
WO2016098628A1 (ja) * | 2014-12-17 | 2016-06-23 | 株式会社 村田製作所 | 積層セラミック電子部品およびその製造方法 |
US9627327B2 (en) | 2014-10-06 | 2017-04-18 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111299A (ja) * | 1993-10-14 | 1995-04-25 | Fuji Xerox Co Ltd | 混成集積回路 |
JPH10214923A (ja) * | 1997-01-28 | 1998-08-11 | Fujitsu Denso Ltd | チップ・オン・ボード遮蔽構造およびその製造方法 |
JPH1126646A (ja) * | 1997-07-03 | 1999-01-29 | Nec Corp | 光半導体モジュールとその製造方法 |
JPH11131283A (ja) * | 1997-10-24 | 1999-05-18 | Citizen Electronics Co Ltd | 赤外線リモートコントロール受光ユニット及びその製造方法 |
JP2001024312A (ja) * | 1999-07-13 | 2001-01-26 | Taiyo Yuden Co Ltd | 電子装置の製造方法及び電子装置並びに樹脂充填方法 |
JP2002280468A (ja) * | 2001-03-16 | 2002-09-27 | Matsushita Electric Ind Co Ltd | 高周波モジュールおよびその製造方法 |
-
2008
- 2008-07-17 JP JP2008186084A patent/JP2008288610A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111299A (ja) * | 1993-10-14 | 1995-04-25 | Fuji Xerox Co Ltd | 混成集積回路 |
JPH10214923A (ja) * | 1997-01-28 | 1998-08-11 | Fujitsu Denso Ltd | チップ・オン・ボード遮蔽構造およびその製造方法 |
JPH1126646A (ja) * | 1997-07-03 | 1999-01-29 | Nec Corp | 光半導体モジュールとその製造方法 |
JPH11131283A (ja) * | 1997-10-24 | 1999-05-18 | Citizen Electronics Co Ltd | 赤外線リモートコントロール受光ユニット及びその製造方法 |
JP2001024312A (ja) * | 1999-07-13 | 2001-01-26 | Taiyo Yuden Co Ltd | 電子装置の製造方法及び電子装置並びに樹脂充填方法 |
JP2002280468A (ja) * | 2001-03-16 | 2002-09-27 | Matsushita Electric Ind Co Ltd | 高周波モジュールおよびその製造方法 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8240035B2 (en) | 2008-08-19 | 2012-08-14 | Murata Manufacturing Co., Ltd. | Circuit module and manufacturing method for the same |
JP2010192653A (ja) * | 2009-02-18 | 2010-09-02 | Panasonic Corp | 半導体装置 |
WO2010106599A1 (ja) | 2009-03-19 | 2010-09-23 | パナソニック株式会社 | 回路モジュール及び電子機器 |
JP2011222704A (ja) * | 2010-04-08 | 2011-11-04 | Murata Mfg Co Ltd | 回路モジュール |
CN102263069A (zh) * | 2010-04-08 | 2011-11-30 | 株式会社村田制作所 | 电路模块 |
EP2405731A2 (en) | 2010-07-08 | 2012-01-11 | Sony Corporation | Module and portable terminal |
JP2012064825A (ja) * | 2010-09-17 | 2012-03-29 | Nec Corp | 回路モジュール |
CN103081578A (zh) * | 2010-10-26 | 2013-05-01 | 株式会社村田制作所 | 模块基板及模块基板的制造方法 |
US8772088B2 (en) | 2011-02-09 | 2014-07-08 | Murata Manufacturing Co., Ltd. | Method of manufacturing high frequency module and high frequency module |
JP2012191033A (ja) * | 2011-03-11 | 2012-10-04 | Nec Corp | 回路モジュールの構造及びその製造方法 |
JP2012253190A (ja) * | 2011-06-02 | 2012-12-20 | Powertech Technology Inc | 半導体パッケージ及びその実装方法 |
CN102548239A (zh) * | 2012-01-09 | 2012-07-04 | 华为终端有限公司 | 一种电路板的制作方法、电路板和电子设备 |
EP2713683A1 (en) * | 2012-01-09 | 2014-04-02 | Huawei Device Co., Ltd. | Method for manufacturing circuit board, circuit board and electronic apparatus |
US9426935B2 (en) | 2012-01-09 | 2016-08-23 | Huawei Device Co., Ltd. | Method for manufacturing circuit board, circuit board, and electronic device |
EP2713683A4 (en) * | 2012-01-09 | 2014-06-11 | Huawei Device Co Ltd | METHOD FOR MANUFACTURING CIRCUIT BOARD, CIRCUIT BOARD, AND ELECTRONIC APPARATUS |
US8847371B2 (en) | 2012-02-08 | 2014-09-30 | Mitsumi Electric Co., Ltd. | Electronic component module including a lead frame and an insulating resin having a thickness less than or equal to a thickness of the lead frame and method for producing same |
JP2014017349A (ja) * | 2012-07-09 | 2014-01-30 | Fujitsu Semiconductor Ltd | 半導体装置、基板の製造方法およびシステム |
US9332646B2 (en) | 2012-11-02 | 2016-05-03 | Universal Scientific Industrial (Shanghai) Co., Ltd. | Electronic package module and method of manufacturing the same |
JP2014093520A (ja) * | 2012-11-02 | 2014-05-19 | Universal Global Scientific Industrial Co Ltd | 電子パッケージモジュール及びその製造方法 |
JP2015043357A (ja) * | 2013-08-26 | 2015-03-05 | Tdk株式会社 | モジュール部品の製造方法 |
US9627327B2 (en) | 2014-10-06 | 2017-04-18 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
WO2016098628A1 (ja) * | 2014-12-17 | 2016-06-23 | 株式会社 村田製作所 | 積層セラミック電子部品およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4662324B2 (ja) | 回路モジュール | |
JP2008288610A (ja) | 回路モジュールの製造方法 | |
KR100691076B1 (ko) | 전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법 | |
US9055682B2 (en) | Circuit module | |
KR100824562B1 (ko) | 오버몰드 패키지 및 그 제조 방법 | |
EP2787530B1 (en) | High-frequency semiconductor package and high-frequency semiconductor device | |
JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
US20120187551A1 (en) | Semiconductor module | |
CN104241255B (zh) | 电子组件模块及其制造方法 | |
US8897019B1 (en) | Circuit module | |
CN102119588B (zh) | 元器件内置模块的制造方法及元器件内置模块 | |
US20150062854A1 (en) | Electronic component module and method of manufacturing the same | |
JP2010010441A (ja) | 回路モジュールの製造方法および回路モジュール | |
KR101477392B1 (ko) | 전자 소자 모듈 | |
JP3842229B2 (ja) | 回路モジュール | |
KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
KR20180101832A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
CN112259528A (zh) | 具有双面选择性电磁屏蔽封装的sip结构及其制备方法 | |
CN105280624A (zh) | 电子装置模块及其制造方法 | |
KR101141443B1 (ko) | 반도체 패키지의 제조 방법 | |
KR102117477B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
KR20170124769A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
KR20180103661A (ko) | 웨이퍼 레벨 팬-아웃 패키지 및 그 제조 방법 | |
TWI663663B (zh) | 電子封裝構件及其製作方法 | |
JP2001168493A (ja) | 電子装置の製造方法及び電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110411 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111019 |