CN103081578A - 模块基板及模块基板的制造方法 - Google Patents

模块基板及模块基板的制造方法 Download PDF

Info

Publication number
CN103081578A
CN103081578A CN2011800428752A CN201180042875A CN103081578A CN 103081578 A CN103081578 A CN 103081578A CN 2011800428752 A CN2011800428752 A CN 2011800428752A CN 201180042875 A CN201180042875 A CN 201180042875A CN 103081578 A CN103081578 A CN 103081578A
Authority
CN
China
Prior art keywords
substrate
terminal connection
module
face
connection substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800428752A
Other languages
English (en)
Other versions
CN103081578B (zh
Inventor
山元一生
大坪喜人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN103081578A publication Critical patent/CN103081578A/zh
Application granted granted Critical
Publication of CN103081578B publication Critical patent/CN103081578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供一种能增加可安装的电子元器件的个数、且即使在安装需要个数的电子元器件的情况下也能实现小型化的模块基板、及模块基板的制造方法。本发明在基底基板(1)的至少一个面上安装了多个电子元器件(2)的模块基板(10)中，包括与基底基板(1)的安装了多个电子元器件(2)的一个面相连接的柱状的端子连接基板(3)。端子连接基板(3)具有多个导体部(31)，并利用平面及/或曲面对柱状的端子连接基板(3)的至少一个角进行倒角，并在该端子连接基板(3)的与进行了倒角的面相接的侧面上与基底基板(1)的一个面进行连接。

Description

模块基板及模块基板的制造方法
技术领域
本发明涉及将端子连接基板与至少在一个面上安装了多个电子元器件的基底基板相连接的模块基板及模块基板的制造方法。
背景技术
近年来，随着电子设备的小型化、轻量化，对安装在电子设备上的模块基板本身也要求小型化、轻量化。因此，使用引线端子、焊料球、空腔结构等将电子元器件安装在基底基板的两个面上，从而进行模块基板的小型化、轻量化。
专利文献1中公开了一种模块基板，该模块基板包括：在两个面上利用焊料安装了多个电子元器件的主基板；以及利用焊料安装在主基板外周的四个近似长方体的子基板。子基板在基材的表面上具有形成为U字形的电极。此外，专利文献1中，对被子基板围起的部分以覆盖电子元器件的方式涂布了树脂。由此，无需特殊的布线，能容易地制造模块基板，并且，还能经由机器将模块基板自动地安装到母基板上。
现有技术文献
专利文献
专利文献1：日本专利特开2004-303944号公报
发明内容
发明所要解决的技术问题
专利文献1中公开的子基板由于是近似长方体，因此，截面积为恒定。因此，为了将子基板与母基板稳定地进行连接，在将子基板的截面积增大的情况下，能安装电子元器件的区域减小。在能安装电子元器件的区域减小的情况下，能安装的电子元器件的个数减少，为了安装相同个数的电子元器件就需要使模块基板本身增大，产生无法使模块基板小型化这样的问题。
本发明是鉴于上述的技术问题而完成的，其目的在于提供一种能增加可安装的电子元器件的个数、即使在安装需要个数的电子元器件的情况下也能实现小型化的模块基板、及模块基板的制造方法。
解决技术问题所采用的技术方案
为了实现上述目的，本发明所涉及的模块基板将多个电子元器件安装在基底基板的至少一个面上，包括与所述基底基板的安装了多个所述电子元器件的一个面相连接的多个导体部，并利用平面及/或曲面对所述导体部的至少一个角进行倒角，并在该端子连接基板的与进行了倒角的平面及/或曲面相接的侧面上与所述基底基板的一个面进行连接。
上述结构中，用平面及/或曲面对导体部的至少一个角进行倒角，并在该端子连接基板的与进行了倒角的平面及/或曲面相接的侧面上与基底基板的一个面相连接，由此，在导体部的下方也能安装电子元器件。因此，能增大可安装电子元器件的区域，能增加可安装的电子元器件的个数。此外，即使在安装需要个数的电子元器件的情况下，也能使模块基板小型化。
此外，对于优选本发明所涉及的模块基板，所述导体部以进行了倒角的平面及/或曲面朝向所述基底基板的内侧的方式进行配置。
上述结构中，导体部以进行了倒角的平面及/或曲面朝向基底基板的内侧的方式进行配置，因此，在导体部的下方也能安装电子元器件。因此，能增大可安装电子元器件的区域，能增加可安装的电子元器件的个数。此外，即使在安装需要个数的电子元器件的情况下，也能使模块基板小型化。
此外，优选在本发明所涉及的模块基板中，所述导体部的与所述基底基板正交的面上的横截面形状为倒L字形。
上述结构中，由于导体部的横截面形状为倒L字形，因此，形成有由导体部和基底基板的一个面所围成的凹部，能在所形成的凹部确保可安装电子元器件的区域。因此，能增加可安装的电子元器件的个数，即使在安装需要个数的电子元器件的情况下，也能使模块基板小型化。
此外，优选本发明所涉及的模块基板包括柱状的端子连接基板，该端子连接基板具有多个所述导体部，并与所述基底基板的安装了多个所述电子元器件的一个面相连接，用平面及/或曲面对所述端子连接基板的至少一个角进行倒角，并在该端子连接基板的与进行了倒角的平面及/或曲面相接的侧面上与所述基底基板的一个面进行连接。
上述结构中，用平面及/或曲面对端子连接基板的至少一个角进行倒角，并在该端子连接基板的与进行了倒角的平面及/或曲面相接的侧面上与基底基板的安装了多个电子元器件的一个面相连接，由此，在端子连接基板的下方也能安装电子元器件。因此，能增大可安装电子元器件的区域，能增加可安装的电子元器件的个数。此外，即使在安装需要个数的电子元器件的情况下，也能使模块基板小型化。
此外，优选在本发明所涉及的模块基板中，所述端子连接基板以进行了倒角的平面及/或曲面朝向所述基底基板的内侧的方式进行配置。
上述结构中，端子连接基板以进行了倒角的平面及/或曲面朝向基底基板的内侧的方式进行配置，因此，在端子连接基板的下方也能安装电子元器件。因此，能增大可安装电子元器件的区域，能增加可安装的电子元器件的个数。此外，即使在安装需要个数的电子元器件的情况下，也能使模块基板小型化。
此外，优选在本发明所涉及的模块基板中，所述端子连接基板的横截面形状为倒L字形。
上述结构中，由于端子连接部的横截面形状为倒L字形，因此，形成有由端子连接基板和基底基板的一个面所围成的凹部，能在所形成的凹部确保可安装电子元器件的区域。因此，能增加可安装的电子元器件的个数，即使在安装需要个数的电子元器件的情况下，也能使模块基板小型化。
此外，优选在本发明所涉及的模块基板中，所述端子连接基板具有多个绝缘部，且所述导体部和所述绝缘部交替地重叠成柱状。
上述结构中，端子连接基板具有多个绝缘部，且导体部与绝缘部交替地重叠成柱状，因此，能提高导体部之间的绝缘性，并且，在使端子连接基板与安装用基板相连接时，与导体部以彼此分离的方式进行配置的端子连接基板相比，能使端子连接基板与安装用基板的连接区域增大所具有的绝缘部的大小，能稳定地使安装用基板与端子连接基板进行连接。
此外，优选在本发明所涉及的模块基板中，在所述端子连接基板的所述基底基板的外侧方向的侧面配置有绝缘板。
上述结构中，在端子连接基板的基底基板的外侧方向的侧面配置有绝缘板，因此，对端子连接基板的基底基板的外侧方向的侧面进行保护，能防止端子连接基板的导体部的氧化。此外，即使在由绝缘材料构成支承部的情况下，也能在端子连接基板的基底基板的外侧方向的侧面设置屏蔽膜。而且，在将端子连接基板与基底基板的一个面相连接的情况下，能防止焊料从端子连接基板的基底基板的外侧方向的侧面流出。
此外，优选在本发明所涉及的模块基板中，所述端子连接基板利用所述绝缘部及/或所述绝缘板来固接多个所述导体部。
上述结构中，端子连接基板利用绝缘部及/或绝缘板来固接多个导体部，因此，能将多个导体部作为一个端子连接基板来一次性地与基底基板的安装了多个电子元器件的一个面相连接，能减轻制造模块基板的操作负担。
此外，优选在本发明所涉及的模块基板中，所述导体部或所述端子连接基板以其所述基底基板的外侧方向的侧面的位置与所述基底基板的侧面的位置对齐的方式进行配置。
上述结构中，导体部或端子连接基板以其基底基板的外侧方向的侧面的位置与基底基板的侧面的位置对齐的方式进行配置，因此，能使模块基板小型化，并能增大可安装电子元器件的区域。
此外，优选在本发明所涉及的模块基板中，在从与所述基底基板的一个面垂直的方向俯视时，存在所述导体部或所述端子连接基板与所述电子元器件重叠的区域。
上述结构中，从与基底基板的一个面垂直的方向俯视时，存在导体部或端子连接基板与电子元器件重叠的区域，因此，能增加可安装的电子元器件的个数，即使在安装需要个数的电子元器件的情况下，也能使模块基板小型化。
此外，优选本发明所涉及的模块基板包括对安装在所述基底基板的一个面上的所述电子元器件进行覆盖的树脂层，所述导体部或所述端子连接基板的一部分从所述树脂层露出。
上述结构中，包括对安装在基底基板的一个面上的电子元器件进行覆盖的树脂层，且导体部或端子连接基板的一部分从树脂层露出，因此，能提高安装在基底基板的一个面上的电子元器件之间的绝缘性，并且在将电子元器件安装在基底基板的两个面上时，预先利用树脂层对基底基板的安装了电子元器件、端子连接基板的一个面进行覆盖，从而能防止安装在基底基板的一个面上的电子元器件、端子连接基板因对基底基板的另一个面安装电子元器件时所产生的应力等而掉落、移动等。
此外，优选在本发明所涉及的的模块基板中，所述导体部或所述端子连接基板在其与所述基底基板相连接的面的相反侧的面上与安装用基板进行连接。
上述结构中，导体部或端子连接基板在其与基底基板相连接的面的相反侧的面上与安装用基板进行连接，因此，能在基底基板与安装用基板之间确保可安装电子元器件的空间。
接下来，为了实现上述目的，本发明所涉及的模块基板的制造方法中，对在至少一个面上安装了多个电子元器件的集合基板进行分割，来从该集合基板切出多个模块基板，该模块基板的制造方法包含：第一工序，在该第一工序中，形成横截面形状呈T字形的柱状的端子连接基板；第二工序，在该第二工序中，将所形成的柱状的所述端子连接基板以横跨切出位置的方式与所述集合基板的一个面进行连接；以及第三工序，在该第三工序中，在所述切出位置从所述集合基板切出多个模块基板，在所述第三工序中，将横截面形状呈T字形的柱状的所述端子连接基板分割成横截面形状呈倒L字形的两个柱状的所述端子连接基板。
上述结构中，形成横截面形状呈T字形的柱状的端子连接基板，将所形成的柱状的端子连接基板以横跨切出位置的方式与集合基板的一个面进行连接，并在切出位置从集合基板切出多个模块基板。从集合基板切出多个模块基板时，将横截面形状呈T字形的柱状的端子连接基板分割成横截面形状呈倒L字形的两个柱状的端子连接基板，因此，形成有由端子连接基板和基底基板的一个面所围成的凹部，能在所形成的凹部确保可安装电子元器件的区域。因此，能增加可安装的电子元器件的个数，即使在安装需要个数的电子元器件的情况下，也能使模块基板小型化。
此外，本发明所涉及的模块基板的制造方法的特征在于，在所述第一工序中，将多个导体部与多个绝缘部交替地重叠为柱状，从而形成所述端子连接基板。
上述结构的第一工序中，将多个导体部与多个绝缘部交替地重叠为柱状来形成端子连接基板，因此，能提高导体部之间的绝缘性，并且，在使端子连接基板与安装用基板连接时，与导体部以彼此分离的方式进行配置的端子连接基板相比，能使端子连接基板与安装用基板的连接区域增大所具有的绝缘部的大小，能稳定地使安装用基板与端子连接基板进行连接。
接下来，为了实现上述目的，本发明所涉及的模块基板的制造方法中，对在至少一个面上安装了多个电子元器件的集合基板进行分割，来从该集合基板切出多个模块基板，该模块基板的制造方法包含：第一工序，在该第一工序中，形成由支承部将横截面形状呈倒L字形的两个柱状的端子连接基板连接起来的、横截面形状呈T字形的柱状的端子连接基板；第二工序，在该第二工序中，将所形成的柱状的所述端子连接基板以所述支承部横跨切出位置的方式与所述集合基板的一个面进行连接；以及第三工序，在该第三工序中，在所述切出位置从所述集合基板切出多个模块基板，在所述第三工序中，对所述支承部进行分割，从而分割成横截面形状呈倒L字形的两个柱状的所述端子连接基板。
上述结构中，形成由支承部将横截面形状呈倒L字形的两个柱状的端子连接基板连接起来的、横截面形状呈T字形的柱状的端子连接基板，将所形成的柱状的端子连接基板以支承部横跨切出位置的方式与集合基板的一个面进行连接，并在切出位置从集合基板切出多个模块基板。在从集合基板切出多个模块基板时，对支承部进行分割，从而分割成横截面形状呈倒L字形的两个柱状的端子连接基板，因此，形成有由端子连接基板和基底基板的一个面所围成的凹部，能在所形成的凹部确保可安装电子元器件的区域。因此，能增加可安装的电子元器件的个数，即使在安装需要个数的电子元器件的情况下，也能使模块基板小型化。此外，支承部对端子连接基板的基底基板的外侧方向的侧面进行保护，能防止端子连接基板的导体部的氧化。而且，即使在由绝缘材料构成支承部的情况下，也能在端子连接基板的基底基板的外侧方向的侧面设置屏蔽膜。
此外，本发明所涉及的模块基板的制造方法的特征在于，在所述第三工序中除去所述支承部。
上述结构中，在从集合基板切出多个模块基板时，将支承部全部除去，因此，能与除去支承部的量相应地使模块基板小型化。
此外，本发明所涉及的模块基板的制造方法的特征在于，在从所述集合基板切出多个模块基板之前，包含形成对安装在所述集合基板的至少一个面上的所述电子元器件进行覆盖的树脂层的第四工序，在所述第四工序中，以使所述端子连接基板的一部分露出的方式形成所述树脂层。
上述结构中，在从集合基板切出多个模块基板之前，以使端子连接基板的一部分露出的方式形成对安装在集合基板的至少一个面上的电子元器件进行覆盖的树脂层，因此，能提高安装在集合基板的一个面上的电子元器件之间的绝缘性，并且在将电子元器件安装在集合基板的两个面上时，预先利用树脂层对基底基板的安装了电子元器件、端子连接基板的一个面进行覆盖，由此能防止安装在基底基板的一个面上的电子元器件、端子连接基板因对基底基板的另一个面安装电子元器件时所产生的应力等而掉落、移动等。
发明的效果
根据上述结构，用平面及/或曲面对导体部或柱状的端子连接基板的至少一个角进行倒角，并在该端子连接基板的与进行了倒角的平面及/或曲面相接的侧面上与基底基板的一个面相连接，由此，在导体部或端子连接基板的下方也可安装电子元器件。因此，能增大可安装电子元器件的区域，能增加可安装的电子元器件的个数。此外，即使在安装需要个数的电子元器件的情况下，也能使模块基板小型化。
此外，根据上述结构，形成横截面形状呈T字形的柱状的端子连接基板，将所形成的柱状的端子连接基板以横跨切出位置的方式与集合基板的一个面进行连接，并在切出位置从集合基板切出多个模块基板。在从集合基板切出多个模块基板时，将横截面形状呈T字形的柱状的端子连接基板分割成横截面形状呈倒L字形的两个柱状的端子连接基板，因此，形成有由端子连接基板和基底基板的一个面所围成的凹部，能在所形成的凹部确保可安装电子元器件的区域。因此，能增加可安装的电子元器件的个数，即使在安装需要个数的电子元器件的情况下，也能使模块基板小型化。
而且，根据上述结构，形成由支承部将横截面形状呈倒L字形的两个柱状的端子连接基板连接起来的、横截面形状呈T字形的柱状的端子连接基板，将所形成的柱状的端子连接基板以支承部横跨切出位置的方式与集合基板的一个面进行连接，并在切出位置从集合基板切出多个模块基板。在从集合基板切出多个模块基板时，对支承部进行分割，从而分割成横截面形状呈倒L字形的两个柱状的端子连接基板，因此，形成有由端子连接基板和基底基板的一个面所围成的凹部，能在所形成的凹部确保可安装电子元器件的区域。因此，能增加可安装的电子元器件的个数，即使在安装需要个数的电子元器件的情况下，也能使模块基板小型化。此外，支承部对端子连接基板的基底基板的外侧方向的侧面进行保护，能防止端子连接基板的导体部的氧化。而且，即使在由绝缘材料构成支承部的情况下，也能在端子连接基板的基底基板的外侧方向的侧面设置屏蔽膜。
附图说明
图1是表示本发明的实施方式1所涉及的模块基板的结构的示意图。
图2是表示本发明的实施方式1所涉及的端子连接基板的结构的立体图。
图3是表示本发明的实施方式1所涉及的端子连接基板的配置的模块基板的俯视图。
图4是表示本发明的实施方式1所涉及的端子连接基板的制造工序的立体图。
图5是表示本发明的实施方式1所涉及的具有绝缘部的端子连接基板的结构的立体图。
图6是表示本发明的实施方式1所涉及的模块基板的制造工序的示意图。
图7是表示本发明的实施方式1所涉及的端子连接基板的横截面形状的示意图。
图8是表示本发明的实施方式2所涉及的模块基板的结构的示意图。
图9是表示本发明的实施方式2所涉及的端子连接基板的配置的模块基板的俯视图。
图10是表示本发明的实施方式2所涉及的端子连接基板的结构的立体图。
图11是表示本发明的实施方式2所涉及的模块基板的制造工序的示意图。
图12是表示本发明的实施方式3所涉及的端子连接基板的结构的立体图。
图13是表示本发明的实施方式3所涉及的端子连接基板的配置的模块基板的俯视图。
图14是表示本发明的实施方式3所涉及的端子连接基板的另一配置的模块基板的俯视图。
图15是表示本发明的实施方式4所涉及的模块基板的结构的示意图。
图16是表示本发明的实施方式4所涉及的模块基板的制造工序的示意图。
图17是表示本发明的另一实施方式所涉及的导体部的结构的立体图。
图18是表示本发明的另一实施方式所涉及的导体部的配置的模块基板的俯视图。
具体实施方式
以下，参照附图详细说明本发明的实施方式。
(实施方式1)
图1是表示本发明的实施方式1所涉及的模块基板的结构的示意图。如图1所示，模块基板10包括：基底基板1；安装在基底基板1的一个面上的多个电子元器件2；与安装了多个电子元器件2的基底基板1的一个面相连接的端子连接基板3；以及对安装在基底基板1的一个面上的电子元器件2进行覆盖的树脂层4。
基底基板1为LTCC(低温烧成陶瓷：Low Temperature Co-fired Ceramics)基板、有机基板等，没有特别的限定。在基底基板1的安装电子元器件2的面上形成有表面电极(未图示)。电子元器件2是能表面安装在基底基板1的一个面上的表面安装型电子元器件(Surface Mount Device)。
端子连接基板3是利用平面及/或曲面对至少一个角进行了倒角的柱状的基板。例如，本实施方式1中，端子连接基板3是横截面形状呈倒L字形的柱状的基板，具有与基底基板1的安装了多个电子元器件2的一个面进行电连接的多个导体部。本实施方式1中，对端子连接基板3的横截面中的高度H、宽度W的部分进行了倒角。将端子连接基板3以其实施了倒角的部分朝向基底基板1内侧的方式进行配置。即，本实施方式1中，端子连接基板3以横截面形状呈倒L字形的方式与基底基板1的安装了多个电子元器件2的一个面相连接，并以由端子连接基板3和基底基板1的一个面所围成的凹部3c的开口(由虚线围起的部分)朝向基底基板1的内侧的方式进行连接。因此，利用凹部3c能使可安装电子元器件2的区域相应地增大区域1a。也就是说，能增加可安装的电子元器件2的个数，即使在安装需要个数的电子元器件的情况下，也能使模块基板10小型化。此外，未图示的安装用基板(母基板)与端子连接基板3相连接，为了稳定地进行连接，其与端子连接基板3的连接区域需要规定面积。在以往那样使用棱柱状、圆柱状的端子连接基板的情况下，若将安装用基板与端子连接基板3的连接区域设为规定面积，则基底基板1与端子连接基板3的连接区域也成为规定面积，能安装电子元器件2的区域减小。相比之下，本实施方式1中，即使将安装用基板与端子连接基板3的连接区域设为规定面积，也能使基底基板1与端子连接基板3的连接区域小于规定面积，能增大可安装电子元器件2的区域。另外，所谓的安装用基板是指用于安装多个模块基板10、电子元器件2等并使其各自电连接的电子电路基板。
树脂层4是由环氧树脂等所构成的绝缘材料，因此，提高了安装在基底基板1的一个面上的电子元器件2之间的绝缘性，并且在将电子元器件2安装到基底基板1的两个面上时，通过预先利用树脂层4对基底基板1的安装了电子元器件2、端子连接基板3的一个面进行覆盖，能防止因在将电子元器件安装到基底基板1的另一个面上时产生的应力等而导致安装在基底基板1的一个面上的电子元器件2、端子连接基板3产生掉落、移动等。另外，如果不必考虑安装在基底基板1的一个面上的电子元器件2之间的绝缘性等，则也可以不形成树脂层4。
图2是表示本发明的实施方式1所涉及的端子连接基板3的结构的立体图。如图2所示，端子连接基板3通过将导体部31与绝缘部32交替地重叠成柱状而形成。由于在导体部31之间设有绝缘部32，因此，提高了导体部31之间的绝缘性。此外，在使安装用基板与端子连接基板3连接的情况下，与将导体部彼此分离地进行配置的端子连接基板相比，能使端子连接基板3与安装用基板的连接区域增大所具有的绝缘部32的大小，能使安装用基板与端子连接基板3稳定地进行连接。而且，端子连接基板3利用绝缘部32固接多个导体部31，由此能将多个导体部31作为一个端子连接基板3一次性地与基底基板1的安装了多个电子元器件2的一个面相连接，能减轻制造模块基板10的操作负担。
另外，端子连接基板3的导体部31由铜等形成的导电材料构成，绝缘部32由陶瓷、玻璃、环氧树脂等形成的绝缘材料构成。如图1所示，优选使端子连接基板3与基底基板1的安装了多个电子元器件2的一个面进行了连接时的、端子连接基板3和基底基板1的一个面所围成的凹部3c的高度H大于安装在基底基板1的一个面上的电子元器件2的高度h。
图3是表示本发明的实施方式1所涉及的端子连接基板3的配置的模块基板10的俯视图。如图3所示，端子连接基板3分别与矩形的基底基板1的四个外周边相连接。如图1所示，对端子连接基板3以基底基板1的外侧方向的侧面3d的位置与基底基板1的侧面1b的位置对齐地方式进行配置，由此能使模块基板10小型化，并能增大可安装电子元器件2的区域。
另外，与基底基板1的各外周边相连接的端子连接基板3可以是各自独立的端子连接基板，也可以使与两边至四边相连接的端子连接基板一体化。此外，可以将导体部31和绝缘部32交替地且呈柱状地重叠在基底基板1的安装了多个电子元器件2的一个面上来形成端子连接基板3，也可以预先形成图2那样的将多个导体部31和多个绝缘部32交替地堆叠成柱状而成的端子连接基板3，将所形成的端子连接基板3与基底基板1的安装有多个电子元器件2的一个面连接。端子连接基板3还可以不设置绝缘部32，而仅由多个导体部31形成为梳齿状。
图4是表示本发明的实施方式1所涉及的端子连接基板3的制造工序的立体图。首先，如图4(a)所示，在由陶瓷、玻璃、环氧树脂等构成的绝缘基板35的两个面上粘贴具有规定厚度的铜箔36。本实施方式1中，铜箔36的厚度分别为300μm。另外，绝缘基板35可以是刚性较高的基板，也可以是具有可挠性的基板。此外，铜箔36并不限于纯铜，可以是磷青铜、黄铜等铜合金。铜合金与纯铜相比加工性较高，因此，在利用切割机进行分割时、对上表面进行研磨时等，不易产生毛边、延伸等。
而且，铜箔36也可以利用镀敷加工来形成。例如，将具有150μm左右厚度的铜箔粘贴在绝缘基板35的两个面上，在此基础上利用镀敷加工制成200～400μm的厚度即可。铜箔36的厚度为100～500μm，优选为200～400μm。
接下来，如图4(b)所示，在粘贴在两个面上的各个铜箔36的相同位置上形成梳形的槽37。槽37的形成方法没有特别的限定，例如，可以是蚀刻加工、利用切割机的切削加工、兼用两者的加工等，只要是能可靠地除去铜箔36而形成槽37的方法即可。
而且，如图4(c)所示，利用切割机在与所形成的槽37交叉的方向上分割绝缘基板35及铜箔36，从而切割出图4(d)那样的、在绝缘体(支承部)38的两个面上具有导体部31的端子连接基板3。利用切割机进行分割而切出的宽度成为与基底基板1的安装了多个电子元器件2的一个面进行了连接时的端子连接基板3的高度。因此，需要使利用切割机进行分割而切出的宽度比要进行安装的电子元器件2的高度至少要长100μm。这是由于，在要安装的电子元器件2的高度的偏差使电子元器件2的高度高于与基底基板1进行了连接时的端子连接基板3的高度时，有可能在与安装用基板之间产生连接不良。对切出的端子连接基板3的导体部31实施镀敷处理或防锈处理，如图4(e)所示那样旋转90度，成为将导体部31配置在绝缘体38的两个侧面上的状态。另外，对于镀膜，利用湿镀等对Ni/Sn、Ni/Au或Ni/Pd/Au等进行成膜。此外，通过实施防锈处理，能抑制构成导体部31的铜的氧化的进行，提高与基底基板1连接时的焊料浸润性。
而且，通过对利用切割机所形成的槽37中位于所希望位置的槽37进行分割，能制造出设有所希望个数的导体部31的端子连接基板3。
接下来，在导体部31之间印刷抗蚀剂来形成绝缘部32。图5是表示本发明的实施方式1所涉及的具有绝缘部32的端子连接基板3的结构的立体图。如图5所示，以对配置在绝缘体38的两个侧面上的导体部31之间进行填埋的方式形成绝缘部32。而且，对虚线39的部分进行倒角，由此能形成导体部31和绝缘部32交替且呈柱状地在绝缘体38的两个侧面进行重叠、且横截面形状呈T字形的柱状的端子连接基板3。也就是说，能形成利用绝缘体38将图2所示那样的横截面形状呈倒L字形的两个柱状的端子连接基板3连接起来的、横截面形状呈T字形的柱状的端子连接基板3。
另外，在使用厚度(端子连接基板3夹住绝缘体38的方向的厚度)较薄的铜箔来取代绝缘体38的情况下，用铜箔连接横截面形状呈倒L字形的两个柱状的端子连接基板3而一体化，能形成横截面形状呈T字形的柱状的端子连接基板3。以下，对在本发明的实施方式1所涉及的模块基板10的制造工序中、使用将横截面形状呈倒L字形的两个柱状的端子连接基板3进行一体化而成的、横截面形状呈T字形的柱状的端子连接基板3来制造模块基板10的方法进行说明。
图6是表示本发明的实施方式1所涉及的模块基板10的制造工序的示意图。首先，如图6(a)所示，在集合基板100的一个面上，将电子元器件2安装在印刷了焊料的表面电极(未图示)上，并连接将横截面形状呈倒L字形的两个柱状的端子连接基板3进行一体化而成的、横截面形状呈T字形的柱状的端子连接基板3。另外，既可以在相同的制造工序中将电子元器件2安装在集合基板100上，并连接端子连接基板3，也可以将电子元器件2安装在集合基板100上，在其他制造工序中连接端子连接基板3。
此处，对使用LTCC基板制成集合基板100的方法进行说明。首先，将陶瓷浆料涂布在PET膜上，然后，使其干燥，从而制成厚度为10～200μm的陶瓷生片。从PET膜一侧利用金属模、激光等在所制成的陶瓷生片上形成直径近似0.1mm的通孔。接下来，将以银或铜为主要成分的金属粉、树脂、有机溶剂混炼而成的电极糊料填充到通孔内，并使其干燥。而且，利用丝网印刷等使相同的电极糊料在陶瓷生片上形成所希望的图案，并使其干燥。
在此状态下将多个陶瓷生片进行层叠，在压力100～1500kg/cm2、温度40～100℃下进行压接。然后，在电极糊料以银为主要成分的情况下，在空气中以近似850℃的温度进行烧成，在以铜为主要成分的情况下，在氮气氛中以近似950℃的温度进行烧成，并利用湿镀等在电极上对Ni/Sn、Ni/Au、或Ni/Pd/Au等进行成膜，从而制成集合基板100。
将端子连接基板3以横跨邻接的两个基底基板1的切出位置的方式与集合基板100的一个面相连接。对端子连接基板3进行配置并连接，使得基底基板1的外侧方向的侧面的位置与各自的基底基板1的侧面的位置对齐。此外，电子元器件2不仅可以安装在集合基板100的一个面上，当然也能安装在其他面上。
接下来，如图6(b)所示，形成对安装在多个基底基板1(集合基板100)的一个面上的电子元器件2进行覆盖的树脂层4。对树脂层4的顶面进行研磨以使端子连接基板3的一部分露出。接下来，如图6(c)所示，使用切割机来形成从端子连接基板3的顶面到基底基板1(集合基板100)的槽5。通过形成槽5，来将横截面形状呈T字形的柱状的端子连接基板3分割成横截面形状呈倒L字形的两个柱状的端子连接基板3。另外，即使在形成了槽5的情况下，邻接的两个基底基板1(集合基板100)的一部分或全部也相连。
接下来，如图6(d)所示，利用湿镀等在从树脂层4露出的端子连接基板3的导体部31上对Ni/Sn、Ni/Au、或Ni/Pd/Au等进行成膜，从而形成镀层6。另外，由于邻接的两个基底基板1的一部分或全部相连，因此，能一次性形成镀层6，与从集合基板100切出多个模块基板10之后再在各个模块基板10上形成镀层6的情况相比，能高效地进行操作。
接下来，如图6(e)所示，使用切割机对集合基板100进行分割，从而切出多个模块基板10。接下来，如图6(f)所示，将所切出的模块基板10安装在安装用基板20上。将形成了镀层6的端子连接基板3的导体部31与安装用基板20的印刷有焊料的表面电极21相连接，从而将所切出的模块基板10安装在安装用基板20上。也就是说，端子连接基板3利用其与基底基板1相连接的面的相反侧的面与安装用基板20相连接，因此，能在基底基板1与安装用基板20之间确保可安装电子元器件2的空间。
如上所述，根据本发明的实施方式1，利用平面及/或曲面对端子连接基板3的至少一个角进行倒角，并在与进行了倒角的平面及/或曲面相接的侧面上与基底基板1的安装了多个电子元器件2的一个面相连接，由此，在端子连接基板3的下方也能安装电子元器件2。因此，能增大可安装电子元器件2的区域，并能增加可安装的电子元器件2的个数。此外，即使在安装需要个数的电子元器件2的情况下，也能使模块基板10小型化。特别是图1所示的端子连接基板3的横截面形状呈倒L字形，因此，形成了由端子连接基板3和基底基板1的一个面围成的凹部3c，能在所形成的凹部3c确保可安装电子元器件2的区域。
另外，端子连接基板3的横截面形状并不限于倒L字形，只要是用平面及/或曲面对端子连接基板3的至少一个角进行倒角、从与基底基板1的一个面垂直的方向俯视时、存在端子连接基板3与电子元器件2重叠的区域的形状即可。
图7是表示本发明的实施方式1所涉及的端子连接基板3的横截面形状的示意图。图7(a)所示的端子连接基板3的横截面形状是用曲面对一个角进行倒角而成的倒L字形。图7(b)所示的端子连接基板3的横截面形状是利用曲面对彼此相对的两个角进行倒角而成的近似圆弧状。在此情况下，也优选为端子连接基板3的与安装用基板20相连接的部分平坦地形成。图7(c)所示的端子连接基板3的横截面形状是用平面对一个角进行倒角而成的五边形形状。图7(d)所示的端子连接基板3的横截面形状是用平面对一个角进行倒角而成的梯形形状。从与基底基板1的一个面垂直的方向俯视时，无论哪个形状均存在端子连接基板3与电子元器件2重叠的区域。即，在端子连接基板3的下方也存在可安装电子元器件2的区域1d。另外，只要端子连接基板3是与安装用基板20相连接的面的面积(区域1c的面积)大于与基底基板1相连接的面的面积(区域1e的面积)、并能以其基底基板1的外侧方向的侧面的位置与基底基板1的侧面的位置对齐的方式对其进行配置并连接的形状，则不限于图7(a)～(d)所示的端子连接基板3的形状。
此外，并不限于图6所示那样将端子连接基板3与切出基底基板1之前的集合基板100的一个面进行连接的情况，也可以将端子连接基板3与从集合基板100切出后得到的基底基板1的一个面相连接。
(实施方式2)
对于本发明的实施方式2所涉及的模块基板，与基底基板1的一个面进行了连接的端子连接基板3的基底基板1的外侧方向的侧面上配置有绝缘板。图8是表示本发明的实施方式2所涉及的模块基板的结构的示意图。如图8所示，对于模块基板11，与基底基板1的一个面进行了连接的端子连接基板3的基底基板1的外侧方向的侧面3d上配置有绝缘板7。另外，对于模块基板11，除了配置有绝缘板7以外，具有与图1所示的模块基板10相同的结构，因此，对相同的构成要素标注相同的标号，并省略详细的说明。
图9是表示本发明的实施方式2所涉及的端子连接基板3的配置的模块基板11的俯视图。如图9所示，端子连接基板3分别与矩形的基底基板1的周边部相连接。将绝缘板7配置于进行了连接的端子连接基板3的基底基板1的外侧方向的侧面。如图8所示，由于以绝缘板7的基底基板1的外侧方向的侧面7a的位置与基底基板1的侧面1b对齐的方式进行配置，因此，能使模块基板11小型化，并能增大可安装电子元器件2的区域。另外，也可以不将绝缘板7配置在端子连接基板3的基底基板1的外侧方向的整个侧面上。
图10是表示本发明的实施方式2所涉及的端子连接基板3的结构的立体图。如图10所示，形成由绝缘体(支承部)38将横截面形状呈倒L字形的两个柱状的端子连接基板3连接起来的、横截面形状呈T字形的柱状的端子连接基板3。利用绝缘部32及绝缘体(支承部)38来固接多个导体部31，并通过将导体部31和绝缘部32交替且呈柱状地重叠在绝缘体(支承部)38的两个侧面上来形成端子连接基板3。此外，横截面形状呈T字形的柱状的端子连接基板3的制造方法与图4所示的制造方法相同，因此，省略详细的说明。
对将横截面形状呈T字形的柱状的端子连接基板3与集合基板100进行连接来制造模块基板11的方法进行说明。图11是表示本发明的实施方式2所涉及的模块基板11的制造工序的示意图。首先，如图11(a)所示，在集合基板100的一个面上，将电子元器件2安装在印刷了焊料的表面电极(未图示)上，并连接端子连接基板3，该端子连接基板3是由绝缘体(支承部)38将横截面形状呈倒L字形的两个柱状的端子连接基板3连接而成的、横截面形状呈T字形的柱状的端子连接基板3。另外，既可以在相同的制造工序中将电子元器件2安装在集合基板100上，并连接端子连接基板3，也可以将电子元器件2安装在集合基板100上，而在其他制造工序中连接端子连接基板3。
将端子连接基板3以绝缘体38横跨邻接的两个基底基板1的切出位置的方式与集合基板100的一个面进行连接。当然，电子元器件2不仅可以安装在集合基板100的一个面上，当然也能安装在其他面上。
接下来，如图11(b)所示，形成对安装在多个基底基板1(集合基板100)的一个面上的电子元器件2进行覆盖的树脂层4。对树脂层4的顶面进行研磨以使端子连接基板3的一部分露出。接下来，如图11(c)所示，使用切割机来形成从端子连接基板3的顶面到基底基板1(集合基板100)的槽5。通过形成槽5来分割绝缘体38，从而分割成横截面形状呈倒L字形的两个柱状的端子连接基板3。槽5的宽度(端子连接基板3夹住绝缘体38的方向的宽度)小于绝缘体38的宽度(端子连接基板3夹住绝缘体38的方向的宽度)，因此，在端子连接基板3的基底基板1的外侧方向的侧面上残留有分割后的绝缘体38，从而形成为绝缘板7。另外，即使在形成了槽5的情况下，邻接的两个基底基板1(集合基板100)的一部分或全部也相连。
接下来，如图11(d)所示，利用湿镀等在从树脂层4露出的端子连接基板3的导体部31上对Ni/Sn、Ni/Au、Ni/Pd/Au等进行成膜，从而形成镀层6。另外，由于邻接的两个基底基板1的一部分或全部相连，因此，能一次性形成镀层6，与从集合基板100切出多个模块基板10之后再在各个模块基板11上形成镀层6的情况相比，能高效地进行操作。
接下来，如图11(e)所示，使用切割机对集合基板100进行分割，从而切出多个模块基板11。接下来，如图11(f)所示，将所切出的模块基板11安装在安装用基板20上。将形成了镀层6的端子连接基板3的导体部31与安装用基板20的印刷有焊料的表面电极21相连接，从而将所切出的模块基板11安装在安装用基板20上。
如上所述，根据本发明的实施方式2，形成由绝缘体(支承部)38将横截面形状呈倒L字形的两个柱状的端子连接基板3连接起来的、横截面形状呈T字形的柱状的端子连接基板3，并将所形成的柱状的端子连接基板3以绝缘体(支承部)38横跨切出位置的方式与集合基板100的一个面相连接，在切出位置从集合基板100切出多个模块基板11。在从集合基板100切出多个模块基板11时，对绝缘体(支承部)38进行分割，从而分割成横截面形状呈倒L字形的两个柱状的端子连接基板3，因此，形成了由端子连接基板3和基底基板1的一个面所围成的凹部，能在所形成的凹部确保可安装电子元器件2的区域。因此，能增加可进行安装的电子元器件2的个数，即使在安装需要个数的电子元器件2的情况下，也能使模块基板11小型化。此外，绝缘体(支承部)38对端子连接基板3的基底基板1的外侧方向的侧面进行保护，能防止端子连接基板3的导体部31的氧化。而且，即使在由绝缘材料构成绝缘体(支承部)38的情况下，也能在端子连接基板3的基底基板1的外侧方向的侧面上设置屏蔽膜。
另外，并不限于图11所示那样将端子连接基板3与切出基底基板1之前的集合基板100的一个面进行连接的情况，也可以将端子连接基板3与从集合基板100切出后得到的基底基板1的一个面相连接。
(实施方式3)
本发明的实施方式3所涉及的模块基板与实施方式2相同，在与基底基板1的一个面进行了连接的端子连接基板3的基底基板1的外侧方向的侧面上配置有绝缘板7，但端子连接基板3没有绝缘部。图12是表示本发明的实施方式3所涉及的端子连接基板3的结构的立体图。如图12所示，利用绝缘体(支承部)38来固接多个导体部31，从而使横截面形状呈倒L字形的两个柱状的端子连接基板3形成为一个端子连接基板3。也就是说，形成由绝缘体38将横截面形状呈倒L字形的两个柱状的端子连接基板3连接起来的、横截面形状呈T字形的柱状的端子连接基板3。另外，端子连接基板3是将多个导体部31以规定的间隔进行配置、导体部31与导体部31之间没有绝缘部的结构。此外，横截面形状呈T字形的柱状的端子连接基板3的制造方法与图4所示的制造方法相同，因此，省略详细的说明。而且，本发明的实施方式3所涉及的模块基板具有与图8所示的模块基板11相同的结构，因此，省略详细的说明。
图13是表示本发明的实施方式3所涉及的端子连接基板3的配置的模块基板的俯视图。如图13所示，端子连接基板3分别与矩形的基底基板1的周边部相连接。在进行了连接的端子连接基板3的基底基板1的外侧方向的侧面上配置有绝缘板7。对于本发明的实施方式3所涉及的模块基板12，将以规定的间隔配置了多个导体部31、且导体部3与导体部3之间没有绝缘部的柱状的端子连接基板3与基底基板1的安装了多个电子元器件2的一个面相连接。另外，模块基板12的制造方法与图11所示的制造方法相同，因此，省略详细的说明。
如上所述，根据本发明的实施方式3，利用绝缘体38(绝缘板7)将多个导体部31以规定的间隔进行配置、且导体部31与导体部31之间没有绝缘部的端子连接基板3与多个导体部31固接，从而将横截面形状呈倒L字形的两个柱状的端子连接基板3作为一个端子连接基板3进行连接，因此，能将多个导体部31作为一个端子连接基板3一次性地与基底基板1的安装了多个电子元器件2的一个面相连接，能减轻制造模块基板12的操作负担。
另外，也可以在使利用绝缘体38固接了多个导体部31的端子连接基板3与基底基板1的一个面相连接之后，除去绝缘体38。具体而言，使图11(c)中所形成的槽5的宽度大于绝缘体38的宽度，由此，在形成槽5时，切除作为绝缘板7所形成的绝缘体38，能除去在端子连接基板3的基底基板1的外侧方向的侧面上形成绝缘板7的绝缘体38。图14是表示本发明的实施方式3所涉及的端子连接基板3的另一配置的模块基板的俯视图。如图14所示，通过除去绝缘板7(绝缘体38)，能使模块基板13与除去绝缘体38的量(用虚线所示的模块基板12的外形与模块基板13的外形之差)相对应地小型化。另外，也可以不除去所有的绝缘体38，而在局部形成绝缘板7。
(实施方式4)
本发明的实施方式4所涉及的模块基板将电子元器件安装在基底基板1的两个面上。图15是表示本发明的实施方式4所涉及的模块基板的结构的示意图。如图15所示，对于模块基板14，电子元器件2、2a安装在基底基板1的两个面上。另外，对于模块基板14，基本上除了将电子元器件2、2a安装在基底基板1的两个面上以外，具有与图1所示的模块基板10相同的结构，因此，对相同的构成要素标注相同的标号，并省略详细的说明。
图16是表示本发明的实施方式4所涉及的模块基板14的制造工序的示意图。首先，如图16(a)所示，在集合基板100的一个面上，将电子元器件2安装在印刷了焊料的表面电极(未图示)上，并对横截面形状呈T字形的柱状的端子连接基板3进行连接。另外，既可以在相同的制造工序中将电子元器件2安装在集合基板100上，并连接端子连接基板3，也可以将电子元器件2安装在集合基板100上，而在其他制造工序中连接端子连接基板3。
将端子连接基板3以横跨邻接的两个基底基板1的切出位置的方式与集合基板100的一个面进行连接。端子连接基板3以其基底基板1的外侧方向的侧面的位置与各自的基底基板1的侧面的位置对齐的方式进行配置和连接。
接下来，如图16(b)所示，形成对安装在多个基底基板1(集合基板100)的一个面上的电子元器件2进行覆盖的树脂层4。对树脂层4的顶面进行研磨以使端子连接基板3的一部分露出。接下来，如图16(c)所示，在图16(a)中安装了电子元器件2的集合基板100的一个面的相反侧的一个面上，将电子元器件2a安装在印刷了焊料的表面电极(未图示)上。接下来，如图16(d)所示，形成对安装在基底基板1的一个面上的电子元器件2a进行覆盖的树脂层4a。
接下来，如图16(e)所示，使用切割机来从端子连接基板3的顶面朝基底基板1的方向形成槽5，并形成从树脂层4a的顶面到基底基板1的槽5a。通过形成槽5，来将横截面形状呈T字形的柱状的端子连接基板3分割成横截面形状呈倒L字形的两个柱状的端子连接基板3。槽5a形成在形成了槽5的基底基板1的一个面的相反侧的一个面的、相对应的位置上。另外，即使在形成了槽5、5a的情况下，邻接的两个基底基板1的一部分或全部也相连。
接下来，如图16(f)所示，利用湿镀等在从树脂层4露出的端子连接基板3的导体部31上对Ni/Sn、Ni/Au、或Ni/Pd/Au等进行成膜，从而形成镀层6。另外，由于邻接的两个基底基板1的一部分或全部相连，因此，能一次性形成镀层6，与从集合基板100切出多个模块基板14之后再在各个模块基板14上形成镀层6的情况相比，能高效地进行操作。
接下来，如图16(g)所示，利用导电材料在由树脂层4a的顶面及槽5a所形成的树脂层4a的侧面上形成屏蔽层8。接下来，如图16(h)所示，使用切割机对集合基板100进行分割，从而切出多个模块基板14，并将所切出的模块基板14安装在安装用基板20上。将形成了镀层6的端子连接基板3的导体部31与安装用基板20的印刷有焊料的表面电极21进行连接，从而将所切出的模块基板14安装在安装用基板20上。
如上所述，根据本发明的实施方式4，将电子元器件2、2a安装在基底基板1的两个面上，因此，能增加可进行安装的电子元器件2、2a的个数，即使在安装需要个数的电子元器件2、2a的情况下，也能使模块基板14小型化。
另外，并不限于图16所示那样将端子连接基板3与切出基底基板1之前的集合基板100的一个面进行连接的情况，也可以将端子连接基板3与从集合基板100切出的基底基板1的一个面进行连接。实施方式1至4中，对包括具有多个导体部31的柱状的端子连接基板3的模块基板10～14的制造方法进行了说明，但也可以预先独立地准备多个导体部31，并将其与基底基板1进行连接。
图17是表示本发明的另一实施方式所涉及的导体部31的结构的立体图。如图17所示，独立地形成多个横截面形状呈倒L字形的导体部31。图18是表示本发明的另一实施方式所涉及的导体部31的配置的模块基板的俯视图。如图18所示，对于模块基板15，导体部31分别独立地配置在矩形的基底基板1的周边部。
标号说明
1基底基板
2、2a电子元器件
3端子连接基板
4、4a树脂层
5、5a、37槽
6镀层
7绝缘板
8屏蔽层
10～15模块基板
20安装用基板
31导体部
32绝缘部
35绝缘基板
36铜箔
38绝缘体(支承部)

Claims (18)

1.一种模块基板，该模块基板中，在基底基板的至少一个面上安装了多个电子元器件，
包括与所述基底基板的安装了多个所述电子元器件的一个面相连接的多个导体部，
利用平面及/或曲面对所述导体部的至少一个角进行了倒角，并在该端子连接基板的与进行了倒角的平面及/或曲面相接的侧面上与所述基底基板的一个面进行连接。
2.如权利要求1所述的模块基板，其特征在于，
所述导体部以进行了倒角的平面及/或曲面朝向所述基底基板的内侧的方式进行配置。
3.如权利要求1或2所述的模块基板，其特征在于，
所述导体部在与所述基底基板正交的面上的横截面形状为倒L字形。
4.如权利要求1所述的模块基板，其特征在于，
包括柱状的端子连接基板，该端子连接基板具有多个所述导体部，并与所述基底基板的安装了多个所述电子元器件的一个面进行连接，
用平面及/或曲面对所述端子连接基板的至少一个角进行了倒角，并在该端子连接基板的与进行了倒角的平面及/或曲面相接的侧面上与所述基底基板的一个面相连接。
5.如权利要求4所述的模块基板，其特征在于，
所述端子连接基板以进行了倒角的平面及/或曲面朝向所述基底基板的内侧的方式进行配置。
6.如权利要求4或5所述的模块基板，其特征在于，
所述端子连接基板的横截面形状为倒L字形。
7.如权利要求4至6中任一项所述的模块基板，其特征在于，
所述端子连接基板具有多个绝缘部，且所述导体部和所述绝缘部交替地重叠成柱状。
8.如权利要求4至7中任一项所述的模块基板，其特征在于，
所述端子连接基板的所述基底基板的外侧方向的侧面配置有绝缘板。
9.如权利要求7或8所述的模块基板，其特征在于，
在所述端子连接基板中，利用所述绝缘部及/或所述绝缘板来固接多个所述导体部。
10.如权利要求1至7、9中任一项所述的模块基板，其特征在于，
所述导体部或所述端子连接基板以其所述基底基板的外侧方向的侧面的位置与所述基底基板的侧面的位置对齐的方式进行配置。
11.如权利要求1至10中任一项所述的模块基板，其特征在于，
从与所述基底基板的一个面垂直的方向俯视时，存在所述导体部或所述端子连接基板与所述电子元器件重叠的区域。
12.如权利要求1至11中任一项所述的模块基板，其特征在于，
包括对安装在所述基底基板的一个面上的所述电子元器件进行覆盖的树脂层，
所述导体部或所述端子连接基板的一部分从所述树脂层露出。
13.如权利要求1至12中任一项所述的模块基板，其特征在于，
所述导体部或所述端子连接基板在其与所述基底基板相连接的面的相反侧的面上与安装用基板进行连接。
14.一种模块基板的制造方法，在该模块基板的制造方法中，对在至少一个面上安装了多个电子元器件的集合基板进行分割，并从该集合基板切出多个模块基板，包含：
第一工序，在该第一工序中，形成横截面形状呈T字形的柱状的端子连接基板；
第二工序，在该第二工序中，将所形成的柱状的所述端子连接基板以横跨切出位置的方式与所述集合基板的一个面进行连接；以及
第三工序，在该第三工序中，在所述切出位置从所述集合基板切出多个模块基板，
在所述第三工序中，将横截面形状呈T字形的柱状的所述端子连接基板分割成横截面形状呈倒L字形的两个柱状的所述端子连接基板。
15.如权利要求14所述的模块基板的制造方法，其特征在于，
在所述第一工序中，将多个导体部与多个绝缘部交替地重叠成柱状，从而形成所述端子连接基板。
16.一种模块基板的制造方法，在该模块基板的制造方法中，对在至少一个面上安装了多个电子元器件的集合基板进行分割，并从该集合基板切出多个模块基板，包含：
第一工序，在该第一工序中，形成由支承部将横截面形状呈倒L字形的两个柱状的端子连接基板连接起来的、横截面形状呈T字形的柱状的所述端子连接基板；
第二工序，在该第二工序中，将所形成的柱状的所述端子连接基板以所述支承部横跨切出位置的方式与所述集合基板的一个面进行连接；以及
第三工序，在该第三工序中，在所述切出位置从所述集合基板切出多个模块基板，
在所述第三工序中，对所述支承部进行分割，从而分割成横截面形状呈倒L字形的两个柱状的所述端子连接基板。
17.如权利要求16所述的模块基板的制造方法，其特征在于，
在所述第三工序中除去所述支承部。
18.如权利要求14至17中任一项所述的模块基板的制造方法，其特征在于，
在从所述集合基板切出多个模块基板之前，包含形成对安装在所述集合基板的至少一个面上的所述电子元器件进行覆盖的树脂层的第四工序，
在所述第四工序中，以使所述端子连接基板的一部分露出的方式形成所述树脂层。
CN201180042875.2A 2010-10-26 2011-10-12 模块基板及模块基板的制造方法 Active CN103081578B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010239535 2010-10-26
JP2010-239535 2010-10-26
PCT/JP2011/073366 WO2012056879A1 (ja) 2010-10-26 2011-10-12 モジュール基板及びモジュール基板の製造方法

Publications (2)

Publication Number Publication Date
CN103081578A true CN103081578A (zh) 2013-05-01
CN103081578B CN103081578B (zh) 2016-07-06

Family

ID=45993604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180042875.2A Active CN103081578B (zh) 2010-10-26 2011-10-12 模块基板及模块基板的制造方法

Country Status (4)

Country Link
US (1) US9781828B2 (zh)
JP (1) JP5532141B2 (zh)
CN (1) CN103081578B (zh)
WO (1) WO2012056879A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107160488A (zh) * 2017-07-11 2017-09-15 东莞市乐景建材科技有限公司 一种套材地脚线造型方法及设备
CN110741492A (zh) * 2017-06-16 2020-01-31 株式会社杰士汤浅国际 蓄电装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5958454B2 (ja) * 2013-12-05 2016-08-02 株式会社村田製作所 部品内蔵モジュール
US20150359099A1 (en) * 2014-06-04 2015-12-10 Apple Inc. Low area over-head connectivity solutions to sip module
US9839133B2 (en) 2014-06-04 2017-12-05 Apple Inc. Low-area overhead connectivity solutions to SIP module
US9967984B1 (en) * 2015-01-14 2018-05-08 Vlt, Inc. Power adapter packaging
US10624214B2 (en) 2015-02-11 2020-04-14 Apple Inc. Low-profile space-efficient shielding for SIP module
US10292258B2 (en) 2015-03-26 2019-05-14 Apple Inc. Vertical shielding and interconnect for SIP modules
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
CN111033722B (zh) * 2017-09-04 2023-12-12 株式会社村田制作所 高频模块及其制造方法
US10638608B2 (en) 2017-09-08 2020-04-28 Apple Inc. Interconnect frames for SIP modules
US10334732B2 (en) 2017-09-22 2019-06-25 Apple Inc. Area-efficient connections to SIP modules
JP7013323B2 (ja) * 2018-05-17 2022-01-31 株式会社東芝 回路装置
WO2020218289A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュール部品、アンテナモジュール及び通信装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208700A (ja) * 1999-01-18 2000-07-28 Denso Corp 積層型回路実装モジュ―ル
US6704209B2 (en) * 2000-06-30 2004-03-09 Matsushita Electric Industrial Co., Ltd. Aggregate of electronic components and mounting method thereof
JP2004088036A (ja) * 2002-06-27 2004-03-18 Kyocera Corp 電子装置及びその製造方法
JP2005158360A (ja) * 2003-11-21 2005-06-16 Nec Saitama Ltd 三次元基板間接続部品および三次元基板間接続構造
CN1658439A (zh) * 2004-02-20 2005-08-24 松下电器产业株式会社 连接部件和安装体及其制造方法
CN101204125A (zh) * 2005-07-14 2008-06-18 松下电器产业株式会社 中继基板及使用了该中继基板的立体配线构造体
CN101268550A (zh) * 2005-10-03 2008-09-17 罗姆股份有限公司 混合集成电路装置及其制造方法
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
DE10043127A1 (de) * 1999-08-31 2001-08-30 Rohm Co Ltd Infrarot-Daten-Kommunikationsmodul und Verfahren zu dessen Herstellung
JP2004303944A (ja) 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd モジュール基板及びその製造方法
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
WO2005078796A1 (ja) * 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
JP2006019512A (ja) 2004-07-01 2006-01-19 Murata Mfg Co Ltd 回路モジュール
JP4312148B2 (ja) * 2004-12-13 2009-08-12 パナソニック株式会社 中継基板と立体配線構造体
TWI248653B (en) * 2005-05-03 2006-02-01 Advanced Semiconductor Eng Method of fabricating wafer level package
TWI263284B (en) * 2005-05-03 2006-10-01 Advanced Semiconductor Eng Method of fabricating wafer level package
WO2007116657A1 (ja) * 2006-04-10 2007-10-18 Panasonic Corporation 中継基板とその製造方法およびそれを用いた立体回路装置
JP5059486B2 (ja) * 2007-05-28 2012-10-24 パナソニック株式会社 部品内蔵モジュールの製造方法
US7790576B2 (en) * 2007-11-29 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming through hole vias in die extension region around periphery of die

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208700A (ja) * 1999-01-18 2000-07-28 Denso Corp 積層型回路実装モジュ―ル
US6704209B2 (en) * 2000-06-30 2004-03-09 Matsushita Electric Industrial Co., Ltd. Aggregate of electronic components and mounting method thereof
JP2004088036A (ja) * 2002-06-27 2004-03-18 Kyocera Corp 電子装置及びその製造方法
JP2005158360A (ja) * 2003-11-21 2005-06-16 Nec Saitama Ltd 三次元基板間接続部品および三次元基板間接続構造
CN1658439A (zh) * 2004-02-20 2005-08-24 松下电器产业株式会社 连接部件和安装体及其制造方法
CN101204125A (zh) * 2005-07-14 2008-06-18 松下电器产业株式会社 中继基板及使用了该中继基板的立体配线构造体
CN101268550A (zh) * 2005-10-03 2008-09-17 罗姆股份有限公司 混合集成电路装置及其制造方法
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741492A (zh) * 2017-06-16 2020-01-31 株式会社杰士汤浅国际 蓄电装置
CN107160488A (zh) * 2017-07-11 2017-09-15 东莞市乐景建材科技有限公司 一种套材地脚线造型方法及设备

Also Published As

Publication number Publication date
CN103081578B (zh) 2016-07-06
WO2012056879A1 (ja) 2012-05-03
JPWO2012056879A1 (ja) 2014-03-20
JP5532141B2 (ja) 2014-06-25
US20130223038A1 (en) 2013-08-29
US9781828B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
CN103081578A (zh) 模块基板及模块基板的制造方法
CN102623176B (zh) 层叠陶瓷电子部件
CN101416567B (zh) 中继基板、其制造方法及使用其的立体电路装置
CN102792785A (zh) 模块基板、模块基板的制造方法、以及端子连接基板
CN204597019U (zh) 将电缆固定于布线基板的固定结构、以及电缆
JP2009267421A (ja) 回路基板及び回路モジュール
CN1324558A (zh) 一种电器元件和一种连接到接地板的电路模块
KR20030030938A (ko) 전자회로유닛
JP5235627B2 (ja) 多数個取り配線基板
WO2009016445A1 (en) Circuit board having two or more planar sections
CN103081574A (zh) 批量生产型布线基板、布线基板以及电子装置
JP2012089797A (ja) 多数個取り配線基板
JP5673123B2 (ja) モジュール基板及びモジュール基板の製造方法
JP4272507B2 (ja) 多数個取り配線基板
JP4458933B2 (ja) 多数個取り配線基板
JP2003017816A (ja) 多数個取り配線基板
JP2005340542A (ja) 多数個取り配線基板
JP2012049522A (ja) 多数個取り配線基板および電子装置
CN216818580U (zh) 天线用射频滤波器组装体
JP3894841B2 (ja) 多数個取り配線基板
CN109950017B (zh) 电子部件以及电子部件的制造方法
JP4303539B2 (ja) 多数個取り配線基板
JP6231376B2 (ja) 半導体素子実装基板および半導体装置
JP3894810B2 (ja) 多数個取り配線基板
JP3936079B2 (ja) 変換モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant